CN107293514A - 半导体装置的制造方法和衬底处理装置 - Google Patents

半导体装置的制造方法和衬底处理装置 Download PDF

Info

Publication number
CN107293514A
CN107293514A CN201610615796.0A CN201610615796A CN107293514A CN 107293514 A CN107293514 A CN 107293514A CN 201610615796 A CN201610615796 A CN 201610615796A CN 107293514 A CN107293514 A CN 107293514A
Authority
CN
China
Prior art keywords
film
gas
copper
nonproliferation
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610615796.0A
Other languages
English (en)
Inventor
芦原洋司
大桥直史
竹田刚
菊池俊之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INTERNATIONAL ELECTRIC CO Ltd
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of CN107293514A publication Critical patent/CN107293514A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F3/00—Brightening metals by chemical means
    • C23F3/04—Heavy metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供半导体装置的制造方法和衬底处理装置。是可在形成有空气间隙的半导体装置中实现良好的特性的技术。为了解决上述问题，本发明提供的技术包括：将衬底搬入到处理室中的工序，所述衬底具有第一布线层和第一防扩散膜，所述第一布线层具有第一层间绝缘膜、形成在所述第一层间绝缘膜之上作为布线使用的多个含铜膜、使所述含铜膜间绝缘的布线间绝缘膜以及设于所述多个含铜膜之间的空隙，所述第一防扩散膜形成在所述含铜膜上表面的一部分表面之上并构成为抑制所述含铜膜的成分扩散；和形成第二防扩散膜的工序，所述第二防扩散膜形成在所述含铜膜上的没有形成所述第一防扩散膜的其他部分的表面之上，构成为抑制所述含铜膜的成分扩散。

Description

半导体装置的制造方法和衬底处理装置
技术领域
本发明涉及半导体装置的制造方法和衬底处理装置。
背景技术
近年来，半导体装置有高度集成化的倾向，随之而来的是布线间的细微化。因此，存在布线间电容变大，引起信号的传播速度降低等问题。于是，要求将布线间尽可能低介电常数化。
发明内容
发明所要解决的技术问题
作为实现低介电常数化的方法之一，人们正在研究在布线间设置空隙的空气间隙构造。作为形成空气间隙构造的空隙的方法，例如有对布线间进行蚀刻的方法。例如专利文献1中记载了空气间隙的形成方法。
可是，由于加工精度的问题，在形成图案形成的时候有时会发生对不准(misalignment)。因此，存在电路特性变差这样的问题。
于是，本发明的目的是提供一种针对形成有空气间隙的半导体装置能够实现良好的特性的技术。
专利文献1：日本特开2006-334703
解决技术问题所采取的技术手段
为了解决上述技术问题，本发明提供一项技术，该项技术包括将衬底搬入到处理室中的工序和形成第二防扩散膜的工序。所述的衬底具有：第一布线层，其包括第一层间绝缘膜、形成在所述第一层间绝缘膜之上用作布线的多个含铜膜、使所述含铜膜间绝缘的布线间绝缘膜以及设于所述多个含铜膜之间的空隙；和第一防扩散膜，该第一防扩散膜形成在所述含铜膜上表面的一部分的表面之上，抑制所述含铜膜的成分扩散。所述第二防扩散膜形成在所述含铜膜之上的没有形成所述第一防扩散膜的其他部分的表面之上，抑制所述含铜膜的成分扩散。
发明的技术效果
根据涉及本发明的技术，能够提供一种针对形成有空气间隙的半导体装置能够实现良好的特性的技术。
附图说明
图1是对涉及一个实施方式的半导体器件的制造流程进行说明的说明图。
图2是涉及一个实施方式的晶片的说明图。
图3是对涉及一个实施方式的晶片的处理状态进行说明的说明图。
图4是对涉及一个实施方式的晶片的处理状态进行说明的说明图。
图5是对涉及一个实施方式的晶片的处理状态进行说明的说明图。
图6是对涉及一个实施方式的晶片的处理状态进行说明的说明图。
图7是对涉及一个实施方式的衬底处理装置进行说明的说明图。
图8是对涉及一个实施方式的衬底处理装置进行说明的说明图。
图9是对形成涉及一个实施方式的第二防扩散膜的流程进行说明的说明图。
图10是对涉及一个实施方式的晶片的处理状态进行说明的说明图。
图11是对涉及一个实施方式的晶片的处理状态进行说明的说明图。
图12是对涉及一个实施方式的衬底处理装置进行说明的说明图。
图13是对形成涉及一个实施方式的第二防扩散膜的流程进行说明的说明图。
附图标记说明
200 晶片(衬底)
201 处理空间
202 腔室
212 衬底载置台
具体实施方式
(第一实施方式)
以下关于本发明的第一实施方式进行说明。
用图1说明半导体装置的制造工序的一个工序。
(布线层形成工序S101)
对布线层形成工序S101进行说明。
关于布线层形成工序S101，用图2进行说明。图2是说明形成半导体晶片200的布线层2006的图。布线层2006形成在绝缘膜2001之上。在比绝缘膜2001靠下方处，存在有未作图示的电极层，电极层中设有栅电极、阳极等结构。绝缘膜2001被用作与电极层绝缘的层间绝缘膜。
绝缘膜2001是例如多孔状的含碳硅膜(SiOC膜)。绝缘膜2001之上形成有布线间绝缘膜2002。布线间绝缘膜2002用例如SiOC膜形成。
布线间绝缘膜2002中设有多个槽2003，槽2003的表面形成有阻挡膜2004。阻挡膜2004是例如氮化钽膜(TaN膜)。阻挡膜2004之上形成有将在此后用作布线的含铜膜2005。含铜膜2005例如由铜构成。
形成了含铜膜2005之后，通过CMP(Chemical Mechanical Polishing)除去多余的含铜膜2005而使其成为图2的状态，使形成在各槽2003内的含铜膜2005之间绝缘。
在本实施方式中，将设置了层间绝缘膜2002、槽2003、阻挡膜2004、含铜膜2005的层称为布线层2006。在本实施方式中，为了便于说明，将下层的布线层称为第一布线层，将设在第一布线层的上方的布线层称为第二布线层。
(第一防扩散膜形成工序S102)
接着，用图3对第一防扩散膜形成工序S102进行说明。这里，针对形成了图2的布线层2006的状态的晶片200，形成第一防扩散膜2007。防扩散膜2007例如是SiON膜。防扩散膜2007具有绝缘性的性质以及抑制扩散的性质。具体而言，通过形成第一防扩散膜2007，能够抑制含铜膜2005的成分向上层的扩散。另外，当布线间明显狭窄时，存在有布线(含铜膜2005)借助形成在布线层2006上的上层而导通的潜在可能性，第一防扩散膜2007能够抑制这种潜在可能性的发生。
(图案形成工序S103)
下面，对图案形成工序S103进行说明。
这里，对形成有图3中示出的防扩散膜2007的状态的晶片200进行处理。首先，在防扩散膜2007之上，形成图案形成用的抗蚀层2008。在此之后进行曝光处理，如图4的(A)所示，将抗蚀层2008形成所期望的图案。
将抗蚀层2008形成所期望的图案后，进行蚀刻处理，如图4的(B)所示，对布线间绝缘膜2002的一部分进行蚀刻，在含铜膜2005之间形成空隙2009。例如，在含铜膜2005a与含铜膜2005b之间形成空隙2009。空隙2009将在此后构成空气间隙。
形成空隙2009之后，将抗蚀层2008除去。
这里对空气间隙进行说明。
随着近年来的细微化、高密度化，布线间的距离越来越窄。这样一来就有布线间电容容量增加从而发生信号延迟这样的问题。在这种情况下，与以往相同，可以考虑在布线间填充低介电常数的绝缘物，但是这种方法存在物理上的极限。为了规避这一问题，在布线间设置被称作空气间隙的空隙来降低介电常数。
(第二防扩散膜形成工序S104)
可是，由于近年来的细微化、高密度化，使得器件上布线间的距离越来越窄，曝光精度也随之而逐渐接近极限，容易受到对不准的影响。当发生对不准时，就会如例如图4的(B)所示，不仅是含铜膜2005之间被蚀刻，含铜膜2005之上的防扩散膜2007的局部也被蚀刻，导致被蚀刻部2007a上暴露出来。
除去抗蚀层2008之后，当在含铜膜2005a的局部暴露的状态下,在含铜膜2005之上形成层间绝缘膜时，就会从含铜膜2005a的暴露面向上方的层间绝缘膜产生泄漏电流，该泄漏电流会将相邻的含铜膜2005导通。例如，将含铜膜2005a与含铜膜2005b之间导通。或者是，金属(铜)的成分会扩散到上层的层间绝缘膜中。这样的问题将会导致器件特性降低。
于是，在本实施方式中，在除去抗蚀层2008后，如图5所示，至少在被蚀刻部(含铜膜2005a的暴露面)形成第二防扩散膜2010。关于防扩散膜2010的形成方法将在下文中叙述。
像这样形成了第一防扩散膜和第二防扩散膜。关于这些防扩散膜的性质重新归纳一下，可进行如下表达。即，第一防扩散膜形成在含铜膜上表面的局部表面之上，具有抑制含铜膜的成分从所述含铜膜经由局部表面向形成于所述第一布线层的上方的第二布线层扩散这样的性质。第二防扩散膜在含铜膜之上没有形成所述第一防扩散膜的暴露面之上，具有抑制含铜膜的成分从含铜膜经由暴露面向第二布线层扩散的性质。
(第二层间绝缘膜形成工序S105)
接着，关于在防扩散膜2010之上形成层间绝缘膜2011的第二层间绝缘膜形成工序S105进行说明。形成防扩散膜2010后，如图6所示，在防扩散膜2010之上形成层间绝缘膜2011。层间绝缘膜2011是例如含碳硅氧化膜(SiOC膜)。在形成该层间绝缘膜2011的时候，可以考虑例如将含硅气体和含氧气体供给到晶片200之上使其进行气相反应，之后掺杂碳等方法。
接下来，对在本工序中在确保空隙2009的状态下形成层间绝缘膜2011的理由说明如下。
如前所述，当布线间非常狭窄时，随着层间绝缘膜2011的淀积发展，在防扩散膜2007的上部附近，气体受淀积物阻挡而难以绕到下方。因此，空隙2009的下方的淀积速度比防扩散膜2007上方的淀积速度小。通过在这种状态下连续进行成膜处理，来确保空隙2009。所确保的空隙2009将被用作空气间隙。
接着，对在第二防扩散膜形成工序S104中使用的衬底处理装置、防扩散膜形成方法进行说明。第二防扩散膜的形成方法是半导体制造方法的一部分，也是衬底处理方法的一部分。
(衬底处理装置)
首先用图7说明衬底处理装置100。在本实施方式中，衬底处理装置100形成防扩散膜2010。
构成衬底处理装置100的腔室202，是作为横截面为圆形的扁平密闭容器而构成的。另外，腔室202是用例如铝(Al)、不锈钢(SUS)等金属材料构成的。腔室202内形成有对作为衬底的硅晶片等晶片200进行处理的处理空间201和在将晶片200向处理空间201搬送时供晶片200通过的搬送空间203。腔室202由上部容器202a和下部容器202b构成。上部容器202a与下部容器202b之间设有隔板204。
在下部容器202b的侧面设有与闸阀205邻接的衬底搬入搬出口206，晶片200经由衬底搬入搬出口206而在下部容器202b与未作图示的搬送室之间移动。下部容器202b的底部设有多个顶销207。
在处理空间201内设有对晶片200进行支承的衬底支承部210。衬底支承部210主要具有载置晶片200的载置面211、在表面具有载置面211的载置台212和作为内置于衬底载置台212的加热源的加热器213。衬底载置台212上的与顶销207相对应的位置上设有供顶销207贯穿的贯穿孔214。加热器213连接于控制通电状态的加热器控制部220。
衬底载置台212由轴217支承。轴217的支承部贯穿设于腔室202底壁的孔215，进而借助支承板216在腔室202外部连接于升降机构218。通过使升降机构218工作从而使轴217及支承台212进行升降，能够载置于使衬底载置面211之上的晶片200进行升降。此外，轴217下端部的四周由波纹管219覆盖着。腔室202内保持气密。
在搬送晶片200时，衬底载置台212下降到衬底载置面211对着衬底搬入搬出口206的位置(晶片搬送位置，晶片搬送POSITION)，在对晶片200进行处理时，如图7所示，衬底载置台212上升至晶片200成为处理空间201内的处理位置(晶片处理位置，晶片处理POSITION)。
具体而言，在使衬底载置台212下降到晶片搬送位置时，顶销207的上端部从衬底载置面211的上表面突出，成为顶销207从晶片200的下方支承晶片200的状态。另外，在使衬底载置台212上升到晶片处理位置时，顶销207从衬底载置面211的上表面沉没，成为衬底载置面211从晶片200的下方支承晶片200的状态。此外，由于顶销207与晶片200直接接触，所以，用例如石英、氧化铝等材质形成较为理想。
处理空间201的上部(上游侧)设有作为气体分散机构的簇射头230。簇射头230的盖231上设有供第一分散机构241插入的贯穿孔231a。第一分散机构241具有插入到簇射头内的前端部241a和固定于盖231的凸缘241b。
前端部241a为柱状，例如构成为圆柱状。圆柱的侧面设有分散孔。从下文将叙述的腔室的气体供给部(供给系统)供给的气体，经由前端部241a供给到缓冲空间232中。
簇射头230备有作为使气体分散用的第二分散机构的分散板234。该分散板234的上游侧为缓冲空间232，下游侧为处理空间201。分散板234上设有多个贯穿孔234a。分散板234以对着衬底载置面211的方式配置。
分散板234构成为例如圆盘状。贯穿孔234a遍布分散板234整个面设置。相邻的贯穿孔234a以例如等距离配置，配置在最外周的贯穿孔234a比载置在衬底载置台212之上的晶片的外周靠外侧配置。
上部容器202a具有凸缘，凸缘之上载置、固定有支承块233。支承块233具有凸缘233a，凸缘233a之上载置、固定有分散板234。进而，盖231固定于支承块233的上表面。通过形成这样的构造，能够从上方依次将盖231、分散板234、支承块233拆下。
(供给系统)
设于簇射头230的盖231上的气体导入孔231a中连接有第一分散机构241。第一分散机构241上连接有共用气体供给管242。第一分散机构241上设有凸缘，利用螺钉等固定于盖231、共用气体供给管242的凸缘。
第一分散机构241与共用气体供给管242在管的内部连通，从共用气体供给管242供给的气体，经由第一分散机构241、气体导入孔231a供给到簇射头230内。
共用气体供给管242上连接有第一气体供给管243a、第二气体供给管244a、第三气体供给管245a。
从包含第一气体供给管243a的第一气体供给系统243主要供给含第一元素气体，从包含第二气体供给管244a的第二气体供给系统244主要供给含第二元素气体。
(第一气体供给系统)
第一气体供给管243a上从上游方向起依次设有第一气体供给源243b、作为流量控制器(流量控制部)的质量流量控制器(MFC)243c以及作为开关阀的阀243d。
含有第一元素的气体(下称“含第一元素气体”)，从第一气体供给管243a，经由质量流量控制器243c、阀243d、共用气体供给管242供给到簇射头230。
含第一元素气体为例如氢(H2)气，是还原气体，即处理气之一。这里，第一元素为例如氢(H)。即，含第一元素气体为例如含氢气体。
在第一气体供给管243a的比阀243d靠下游侧的位置上连接有第一非活性气体供给管246a的下游端。第一非活性气体供给管246a上从上游方向起依次设有非活性气体供给源246b、作为流量控制器(流量控制部)的质量流量控制器(MFC)246c以及作为开关阀的阀246d。非活性气体在还原工序(S304)、选择生长工序(S306)中作为载气或者稀释气体而发挥作用。
这里，非活性气体为例如氮(N2)气。此外，作为非活性气体，除了N2气，还可以用例如氦(He)气、氖(Ne)气、氩(Ar)气等稀有气体。
含第一元素气体供给系统243主要由第一气体供给管243a、质量流量控制器243c、阀243d构成。
另外，第一非活性气体供给系统主要由第一非活性气体供给管246a、质量流量控制器246c以及阀246d构成。此外，也可以认为非活性气体供给源246b、第一气体供给管243a包含在第一非活性气体供给系统中。
而且还可以认为第一气体供给源243b、第一非活性气体供给系统包含在含第一元素气体供给系统243中。
(第二气体供给系统)
第二气体供给管244a上从上游方向起依次设有第二气体供给源244b、作为流量控制器(流量控制部)的质量流量控制器(MFC)244c以及作为开关阀的阀244d。
含有第二元素的气体(下称“含第二元素气体”)，从第二气体供给管244a，经由质量流量控制器244c、阀244d、共用气体供给管242供给到簇射头230内。
含第二元素气体是处理气之一。含第二元素气体关于成膜具有选择性，即：使膜容易在含铜膜2005上生长，而在布线间绝缘膜2002上膜难以生长。换言之是能够在含铜膜2005之上选择生长的气体。例如是含过渡金属的气体。过渡金属由于具有容易析出的性质，所以容易与含铜膜反应，而不易与绝缘膜反应。因此，使选择生长成为可能。
这里，含第二元素气体含有不同于第一元素的第二元素。第二元素是过渡金属，例如是钨(W)。含第二元素气体用例如六氟化钨(WF6)气。
这里，关于含第二元素气体在含铜膜2005和布线间绝缘膜2002之间具有选择性的理由进行说明。
钨具有在活性点多的区域选择性生长的性质。本实施方式中的所谓活性点多的区域，是含铜膜2005的暴露部分。暴露部分因最外层反应使得电子的移动容易，这就成为了活性点。另一方面，布线间绝缘膜2002、第一层间绝缘膜2001的表面由于电子的移动难以进行而难以成为活性点。即，布线绝缘膜2002的构成槽2009侧面的侧面2002a和层间绝缘膜2001的构成槽2009底面的表面2001a难以成为活性点。由于这样的关系，在含铜膜2005的暴露面的表面有钨膜生长，而在布线间绝缘膜2002的表面则没有钨膜生长。只要是具有这样特征的含金属气体就可以使用，而不限于WF6气。
含第二元素气体供给系统244(亦称为含金属气体供给系统)主要由第二气体供给管244a、质量流量控制器244c、阀244d构成。
另外，在第二气体供给管244a的比阀244d靠下游侧的位置上连接有第二非活性气体供给管247a的下游端。第二非活性气体供给管247a上从上游方向起依次设有非活性气体供给源247b、作为流量控制器(流量控制部)的质量流量控制器(MFC)247c以及作为开关阀的阀247d。
非活性气体从第二非活性气体供给管247a经由质量流量控制器247c、阀247d、第二气体供给管247a供给到簇射头230内。非活性气体在第二防扩散膜形成工序(S104)中作为载气或者稀释气体而发挥作用。
第二非活性气体供给系统主要由第二非活性气体供给管247a、质量流量控制器247c以及阀247d构成。此外，也可以认为非活性气体供给源247b包含在第二非活性气体供给系统中。
进而，还可以认为第二气体供给源247b、第二非活性气体供给系统包含在含第二元素气体供给系统244中。
(第三气体供给系统)
第三气体供给管245a上从上游方向起依次设有第三气体供给源245b、作为流量控制器(流量控制部)的质量流量控制器(MFC)245c以及作为开关阀的阀245d。
作为吹扫气体的非活性气体，从第三气体供给管245a，经由质量流量控制器245c、阀245d、共用气体供给管242供给到簇射头230。
这里，非活性气体为例如氮(N2)气。此外，作为非活性气体，除了N2气，也可以使用例如氦(He)气、氖(Ne)气、氩(Ar)气等稀有气体。
在第三气体供给管245a的比阀245d靠下游侧的位置上连接有蚀刻气体供给管248a的下游端。蚀刻气体供给管248a上，从上游方向起依次设有蚀刻气体供给源248b、作为流量控制器(流量控制部)的质量流量控制器(MFC)248c以及作为开关阀的阀248d。蚀刻气体具有除去含钨膜的性质，例如为含氟气体，进一步为NF3气。
第三气体供给系统245主要由第三气体供给管245a、质量流量控制器245c、阀245d构成。
另外，蚀刻气体供给系统主要由蚀刻气体供给管248a、质量流量控制器248c以及阀248d构成。此外，可以认为蚀刻气体供给源248b、第三气体供给管245a包含在蚀刻气体供给系统中。
进而，还可以认为第三气体供给源245b、蚀刻气体供给系统包含在第三气体供给系统245中。
在选择生长工序306中，非活性气体从第三气体供给管245a经由质量流量控制器245c、阀245d、共用气体供给管242供给到簇射头230内。另外，在蚀刻工序中，蚀刻气体经由质量流量控制器248c、阀248d、共用气体供给管242供给到簇射头230内。
从非活性气体供给源245b供给的非活性气体在衬底处理工序中作为对滞留在处理容器202、簇射头230内的气体进行吹扫的吹扫气体而发挥作用。另外，在蚀刻工序中，也可作为蚀刻气体的载气或者稀释气体而发挥作用。
从蚀刻气体供给源248b供给的蚀刻气体在蚀刻工序中对在晶片200上形成的岛状的钨膜进行蚀刻。
蚀刻气体为例如三氟化氮(NF3)气，但也可以用三氟化氯气(ClF3)气等，还可以将二者组合使用。
(排气系统)
将腔室202的气氛排出的排气系统，具有连接于腔室202的多个排气管。具体而言，具有连接于处理空间201的排气管262和连接于搬送空间203的排气管261。另外，排气管264连接于各排气管261、262的下游侧。
排气管261设于搬送空间203的侧面或者底面。排气管261上设有涡轮分子泵265。在排气管261上，在涡轮分子泵265的上游侧设有作为搬送空间用第一排气阀的阀266。
排气管262设于处理空间201的侧方。排气管262上设有作为压力控制器的APC(Auto Pressure Controller)276，该APC将处理空间201内控制在规定压力。APC276具有能调节开度的阀芯(未图示)，其对应于来自下文将叙述的控制器280的指令来调节排气管262的传导。另外，在排气管262上，在APC276的上游侧设有阀275。将排气管262与阀275、APC276汇总称为处理室排气部。
排气管264上设有DP(Dry Pump，干泵)267。如图所示，排气管264上，从其上游侧起连接有排气管262、排气管261，进而在排气管262、排气管261的下游设有DP267。DP267分别经由排气管262、排气管261将处理空间201及搬送空间203各自的气氛排出。另外，DP267在TMP265工作时也作为其辅助泵而发挥功能。即，由于单独用作为高真空(或者超高真空)泵的TMP265，进行排气到大气压是困难的，所以用DP267作为进行到排气大气压的辅助泵。上述排气系统的各阀使用例如空气阀。
(控制器)
衬底处理装置100具有控制衬底处理装置100的各部动作的控制器280。如图8所示，控制器280至少具有运算部(CPU)280a、临时存储部280b、存储部280c、信号收发部280d。控制器280通过信号收发部280连接于衬底处理装置100的各个构成部分，对应于上位控制器、使用者的指令从存储部280c调出程序、制程程序，对应其内容控制各个构成的动作。此外，控制器280可以作为专用的计算机而构成，也可以作为通用的计算机而构成。例如，准备储存有上述程序的外部存储装置(例如磁带，软盘或硬盘等磁盘，CD或DVD等光盘，MO等光磁盘，USB存储器(USB Flash Drive)或存储卡等半导体存储器)282，通过用外部存储装置将程序282安装到通用的计算机中，能够构成涉及本实施方式的控制器280。另外，向计算机供给程序的手段，不限于通过外部存储装置282进行供给的情况。例如，可以用因特网或专用线路等通信手段，也可以通过信号接收部283从上位装置280接收信息，而不通过外部存储装置282供给程序。另外，还可以用键盘、触控面板等输入输出装置281对控制器280发出指令。
此外，将存储部280c、外部存储装置282构成为计算机可读取的存储介质。以下，亦将这些简单地统称作存储介质。此外，在本说明书中使用了存储介质这一表述时，既有仅包括单个存储部280c的情况，也有仅包括外部存储装置282这一种装置的情况，另外，还有包括上述二者的情况。
(衬底处理方法)
接着，用图9对被搬入到衬底处理装置中的晶片200的第二防扩散膜形成工序S104的详细情况进行说明。此外，晶片200是从图4的(B)的状态除去了抗蚀层2008后的状态，是含铜膜2005暴露出来的状态。
以下，关于用H2气作为第一处理气、用WF6气作为第二处理气、用NF3气作为第三处理气来形成防扩散膜2010的例子进行说明。
(衬底搬入、载置工序S302)
在衬底处理装置100中，通过使衬底载置台212下降到晶片200的搬送位置(搬送POSITION)，使顶销207贯穿衬底载置台212的贯穿孔214。其结果是，顶销207成为从衬底载置台212表面突出一个规定高度的状态。接着，打开闸阀205使搬送空间203与转移室(未图示)连通。然后，用晶片转移机(未图示)将晶片200从该转移室搬入到搬送空间203中，将晶片200转移到顶销207之上。由此，晶片200被以水平姿势支承在从衬底载置台212的表面突出的顶销207之上。
将晶片200搬入到腔室202内之后，使晶片转移机退避到腔室202之外，关闭闸阀205从而使腔室202内成为密闭空间。之后，通过使衬底载置台212上升，使晶片200载置到设于衬底载置台212的衬底载置面211上，进而使衬底载置台212上升，由此，使晶片200上升到所述的处理空间201内的处理位置(衬底处理POSITION)。
在将晶片200搬入到搬送空间203后，使其上升到处理空间201内的处理位置时，关闭阀266。由此，将搬送空间203与TMP265之间隔断，由TMP265进行的搬送空间203的排气结束。另一方面，打开阀275，使处理空间201与APC276之间连通。APC276通过调节排气管263的传导，控制由DP267进行的处理空间201的排气流量，将处理空间201维持在规定的压力(例如10-5～10-1Pa的高真空)。
另外，在将晶片200载置到衬底载置台212之上的时候，进行控制，向埋入到衬底载置台212内部的加热器213供电，使晶片200的表面变为规定的温度。晶片200的温度在例如室温以上800℃以下，优选在室温以上700℃以下。此时，控制器280基于由温度传感器检测到的温度信息提取控制值，由温度控制部220控制向加热器213的通电状态，藉此来调节加热器213的温度。
(还原工序S304)
接着进行还原工序S304。
在还原工序S304中从第一气体供给系统向处理空间201供给H2气。这里，在搬送途中将形成在晶片200表面的自然氧化膜等除去。特别是将被蚀刻部2007a中的含铜膜2005的暴露面清洁化(吹扫)。通过清洁化，能够除去含铜膜2005的暴露面与防扩散膜2010之间的反应障碍物，所以能够提高整个含铜膜2005的暴露面与防扩散膜2010之间的反应性。因此，能够均匀地形成暴露面的防扩散膜2010。
在还原工序S304中，使处理空间201的压力为100Pa～1000Pa，晶片200的温度为150℃～400℃，同时使含氢气体的流量为1000sccm～3000sccm。
(选择生长工序S306)
对搬入到衬底处理装置中的晶片200的选择生长工序S306进行说明。在选择生长工序S306中，对图4的(B)状态下的晶片进行处理。
以下，对用H2气作为第一处理气、用WF6气作为第二处理气来形成第二防扩散膜2010的例子进行说明。
在还原工序S404中经过规定的时间后，一边继续供给含氢气体，一边从第二气体供给系统供给WF6气。所供给的WF6气被热分解，并被供给到晶片200上。由于如前所述，WF6气关于成膜具有选择性，所以在侧面2002a、表面2001a上没有钨膜形成，而在含铜膜2005的暴露面上有以钨为主成份的第二防扩散膜2010形成。
通过以这种方式成膜，如图5所示，能够确保空隙2009的宽度L。因此，实现低介电常数的空气间隙成为可能。
在选择生长工序S306中，使处理空间201的压力为1Pa～10Pa，晶片200的温度为150℃～300℃，同时使含氢气体的流量为1000sccm～3000sccm，WF6气的流量为3sccm～100sccm。例如在含氢气体和WF6气的混合气体中，使WF6气的比例为处于0.1％～3％之间。
经过规定时间后，停止WF6气的供给。含氢气体的供给继续进行。这样，通过先停止WF6的供给，继续含氢气体的供给，能够规避WF6气的分压增加的情况，能够防止选择性降低。
更为理想的是，在过渡金属中使用不易与铜反应的钨(W)、钽(Ta)、钼(Mo)中任意一种较为理想。例如作为过渡金属使用钛(Ti)的情况下，相比于使用钨等的情况而言，钛(Ti)容易与铜反应。所以，存在Ti成分扩散到含铜膜2005中，使含铜膜2005的阻抗值上升的潜在可能性。
另一方面，由于钨(W)、钽(Ta)、钼(Mo)难以与铜反应，所以各金属成分不容易向铜中扩散，因此不会导致阻抗值上升。
(蚀刻工序S308)
不过，在选择生长工序S306中，有时处理条件等会发生一时的变动，而破坏了选择性。在这种情况下，如图10所示，有时不只是暴露面之上，在层间绝缘膜2001的表面2001a、布线间绝缘膜2002的侧面2002a上也会有斑点状态的膜2012形成。如果在这种状态下进行下一道工序即第二层间绝缘膜形成工序S105及其以后的工序，就会引起空气间隙的介电常数局部性地变高等空气间隙构造的特性降低。
于是，在本工序中，为了除去斑点膜2012而以如下方式进行膜2012的蚀刻。
在选择生长工序S306中经过规定的时间后，停止含氢气体的供给，同时将气氛排出。排气后，打开阀248d，向处理空间201供给蚀刻气体。所供给的蚀刻气体将膜2012除去。
在蚀刻工序S308中，使处理空间201的压力为1Pa～10Pa，晶片200的温度为150℃～300℃，同时使蚀刻气体的流量为10sccm～1000sccm。
(衬底搬出工序S310)
蚀刻工序S308结束后，实施衬底搬出工序S310。在衬底搬出工序S310中，使衬底载置台212下降，使晶片200支承在从衬底载置台212的表面突出的顶销207之上。由此，晶片200从处理位置变为搬送位置。
接下来，当晶片200移动到搬送位置时，关闭阀275，将搬送空间203与排气管264之间隔断。另一方面，打开阀266，利用TMP265(及DP267)将搬送空间203的气氛排出，藉此将腔室202维持在高真空(超高真空)状态(例如10-5Pa以下)，以降低与同样被维持在高真空(超高真空)状态(例如10-6Pa以下)的转移室的压力差。到达规定的压力后，由未作图示的臂将晶片200搬出。
(第二实施方式)
接着，对第二实施方式进行说明。
第二实施方式主要在下面各点与第一实施方式不同。第一不同点是第二气体不同。第二不同点是形成第二防扩散膜的工序不同。
以下，用图11至图13，以与第一实施方式的不同点为中心，说明具体实例。此外，对与第一实施方式相同的内容则省略说明。
在本实施工序中，以针对图4的(B)中除去了抗蚀层2008状态的晶片200，如图11的(B)所示地形成第二层间绝缘膜2015为目的。
图11是与图5相当的图。这里，在本实施方式的第二防扩散膜形成工序S104中对图4中除去了抗蚀层状态的晶片200进行处理，如图11的(A)所示地形成含硅膜2013，之后对含硅膜2013进行改性，如图11的(B)所示形成第二防扩散膜2015。
另外，图12是对本实施方式中用于实现第二防扩散膜形成工序的衬底处理装置100’进行说明的图。图13是与图9相当的图，是对本实施方式中的第二防扩散膜形成工序S104进行说明的图。
与图4所示的第一实施方式相同，本实施方式中所处理的晶片200是在图案形成工序中使含铜膜2005的表面的一部分暴露出来的状态。
首先，用图11说明经过了涉及第二实施方式的衬底处理后的晶片200的状态。在本工序中，形成图11的(A)的含硅膜2013，之后含硅膜2013改性而作为图11的(B)的第二防扩散膜2015。
接着，对形成第二防扩散膜2015的方法以及实现该方法的衬底处理装置进行说明。
(衬底处理装置)
这里，用图12说明衬底处理装置100’。与第一实施方式的衬底处理装置100相比，衬底处理装置100’在第二气体供给系统、第三气体供给系统的构成上不同，同时新增了第四气体供给系统。以下将以与衬底处理装置100的不同点为中心进行详细说明。此外，省略关于与衬底处理装置100相同标记的构成的说明。
(第二气体供给系统)
说明第二实施方式中的第二气体供给系统249。
第二气体供给管249a上从上游方向起依次设有第二气体供给源249b、作为流量控制器(流量控制部)的质量流量控制器(MFC)249c以及作为开关阀的阀249d。
第二气体即含有第二元素的气体(下称“含第二元素气体”)，从第二气体供给管249a，经由质量流量控制器249c、阀249d、共用气体供给管242供给到簇射头230内。
含第二元素气体为处理气之一。含第二元素气体关于成膜具有选择性，即：使膜容易在含铜膜2005上生长，而在布线间绝缘膜2002上膜难以生长。换言之，是能够在含铜膜2005上选择生长的气体。例如是含有硅成分的气体。
这里，含第二元素气体，含有与第一元素不同的第二元素。第二元素是含硅气体，例如是乙硅烷(Si2H6)。
含第二元素气体供给系统249(亦称含硅气体供给系统)主要由第二气体供给管249a、质量流量控制器249c、阀249d构成。
另外，第二气体供给管249a的比阀249d靠下游侧的位置上连接有第二非活性气体供给管250a的下游端。第二非活性气体供给管250a上从上游方向起依次设有非活性气体供给源250b、作为流量控制器(流量控制部)的质量流量控制器(MFC)250c以及作为开关阀的阀250d。
非活性气体从第二非活性气体供给管250a经由质量流量控制器250c、阀250d、第二气体供给管249a供给到簇射头230内。非活性气体在第二防扩散膜形成工序(S104)中作为载气或者稀释气体而发挥作用。
第二非活性气体供给系统主要由第二非活性气体供给管250a、质量流量控制器250c以及阀250d构成。此外，可以认为非活性气体供给源250b包含在第二非活性气体供给系统中。
进而，还可以认为第二气体供给源250b、第二非活性气体供给系统包含在含第二元素气体供给系统249中。
(第三气体供给系统)
第三气体供给管251a上从上游方向起依次设有第三气体供给源251b、作为流量控制器(流量控制部)的质量流量控制器(MFC)251c以及作为开关阀的阀251d。
作为吹扫气体的非活性气体，从第三气体供给管251a，经由质量流量控制器250c、阀250d、共用气体供给管242供给到簇射头230。
这里，非活性气体为例如氮(N2)气。此外，作为非活性气体，除了N2气，也可以用例如氦(He)气、氖(Ne)气、氩(Ar)气等稀有气体。
第三气体供给管251a的比阀251d靠下游侧的位置上连接有蚀刻气体供给管252a的下游端。蚀刻气体供给管252a上，从上游方向起依次设有蚀刻气体供给源252b、作为流量控制器(流量控制部)的质量流量控制器(MFC)252c以及作为开关阀的阀252d。蚀刻气体具有将含硅膜除去的性质，例如是含氯气体，进一步可以是HCl气。
第三气体供给系统251主要由第三气体供给管251a、质量流量控制器251c、阀251d构成。
另外，蚀刻气体供给系统主要由蚀刻气体供给管252a、质量流量控制器252c以及阀252d构成。此外，也可以认为蚀刻气体供给源252b、第三气体供给管251a包含在蚀刻气体供给系统中。
进而，还可以认为第三气体供给源251b、蚀刻气体供给系统包含在第三气体供给系统251中。
在选择生长工序406中，非活性气体从第三气体供给管251a经由质量流量控制器251c、阀251d、共用气体供给管242供给到簇射头230内。另外，在蚀刻工序中，蚀刻气体经由质量流量控制器252c、阀252d、共用气体供给管242供给到簇射头230内。
从非活性气体供给源251b供给的非活性气体在衬底处理工序中作为对滞留在处理容器202、簇射头230内的气体进行吹扫的吹扫气体而发挥作用。另外，也可以在蚀刻工序中作为蚀刻气体的载气或者稀释气体而发挥作用。
从蚀刻气体供给源252b供给的蚀刻气体在蚀刻工序中对形成在晶片200上的斑点状(又或是岛状)的含硅膜进行蚀刻。
(第四气体供给系统)
接着说明第四气体供给系统252。
第四气体供给管252a上，从上游方向起依次设有第四气体供给源252b、作为流量控制器(流量控制部)的质量流量控制器(MFC)252c以及作为开关阀的阀252d、远端等离子体单元252e。
在改性工序S410中使用的氮化气，从第四气体供给管252a，经由质量流量控制器252c、阀252d、远端等离子体单元252e、共用气体供给管242供给到簇射头230。
这里，氮化气例如为氨(NH3)气。此外，作为氮化气，除了NH3气，也可以使用例如氮(N2)气等。
第四气体供给管252a的比阀252d靠下游侧的位置上连接有非活性气体供给管253a的下游端。非活性气体供给管253a上，从上游方向起依次设有非活性气体供给源253b、作为流量控制器(流量控制部)的质量流量控制器(MFC)253c以及作为开关阀的阀253d。
第四气体供给系统252主要由第四气体供给管252a、质量流量控制器252c、阀252d、远端等离子体单元252e构成。
另外，非活性气体供给系统主要由非活性气体供给管253a、质量流量控制器253c以及阀253d构成。此外，可以认为非活性气体供给源253b、第四气体供给管253a包含在非活性气体供给系统中。
进而，还可以认为第四气体供给源252b、非活性气体供给系统包含在第四气体供给系统252中。
接下来，用图13说明第二实施方式中的第二防扩散膜形成工序S104的详细情况。此外，衬底搬入、载置工序S402与衬底搬入、载置工序S302相同，还原工序S404与还原工序S304相同，衬底搬出工序S408与衬底搬出工序S310相同，所以省略其说明。
(选择生长工序S406)
对搬入到衬底处理装置中的晶片200的选择生长工序S406进行说明。在选择生长工序S406中，对图4的(B)状态的除去了抗蚀层2008状态的晶片进行处理。
以下，对用H2气作为第一处理气、用Si2H6气作为第二处理气来形成含硅膜2013，进而使含硅膜2013改性而形成第二防扩散膜2015的例子进行说明。
在还原工序S404中，经过规定的时间后，一边继续供给含氢气体，一边从第二气体供给系统供给Si2H6气。所供给的Si2H6气被热分解，并被供给到晶片200上。Si2H6气在含铜膜2005的暴露面上形成含硅膜2013。经过规定时间后，停止Si2H6气的供给。
在选择生长工序S406中，使处理空间201的压力为1Pa～10Pa，晶片200的温度为150℃～300℃，同时使含硅气体的流量为10sccm～1000sccm。
(蚀刻工序S408)
不过，在选择生长工序S406中，由于选择性的问题，不只在含铜膜2005的暴露面，而且在层间绝缘膜2001的表面2001a、布线间绝缘膜2002的侧面2002a上也有斑点状态的膜2014形成。如果在这种状态下进行下一道工序即第二层间绝缘膜形成工序S105及其以后的工序，就会引起空气间隙的介电常数变高等空气间隙构造的特性降低。
于是，在本工序中，为了除去膜2014而以如下方式进行膜2014的蚀刻。
具体而言，在选择生长工序S406中经过规定的时间后，停止Si2H6气的供给，同时将气氛排出。排气后，打开阀248d，向处理空间201供给蚀刻气体。所供给的蚀刻气体将膜2012除去。
在蚀刻工序S408中，使处理空间201的压力为1Pa～10Pa，晶片200的温度为150℃～300℃，同时使蚀刻气体的流量为10sccm～1000sccm。
(改性工序S410)
接着说明改性工序S410。
不过，众所周知，一般在例如400℃左右高温状态的情况下，硅成分容易向铜中扩散。对照一下本实施方式，则形成在用铜构成的含铜膜2005的暴露部分上的含硅膜2013中所含的硅成分，存在向含铜膜2005中扩散的潜在可能性。
有硅成分扩散的含铜膜由于阻抗值上升的缘故，会使其作为布线的性能劣化。于是，更好的做法是，为了抑制硅成分扩散而对含硅膜2013进行改性。
接下来说明改性工序S410中的含硅膜2010的改性方法的具体实例。关闭第一气体供给系统243、第二气体供给系统244、第三气体供给系统245的阀，停止从各气体供给系统所供给的气体的供给从而使选择生长工序S406及蚀刻工序408结束，之后打开阀252d开始氨(NH3)气的供给。此时，远端等离子体单元252e既已启动。
通过了远端等离子体单元252e的氨气成为等离子体状态，等离子体状态的氨气被供给到晶片200之上。在晶片200上，含硅膜2013与氨等离子体反应而将含硅膜氮化，形成第二防扩散膜2015。含硅膜2013的氮化处理使硅成分与氮成分的结合度提高，所以能够抑制硅成分的扩散。经过规定的时间后，停止氨气的供给。
这里，说明一下用含氮气体的等离子体进行氮化的原因。如前所述，众所周知，在高温状态下硅成分容易向含铜膜中扩散。另一方面，进行氮化时需要高的能量亦为众所周知。因此，假定在利用高热补偿了反应能量的情况下，必须将晶片200加热到更高温度。使晶片200成为高温，则如前所述存在硅形成扩散，含铜膜2005的阻抗值上升这样的问题。含铜膜2005是后续作为布线使用的部分，为了使电流高效流过，希望其阻抗值尽可能低。
因此，必须在抑制硅成分向含铜膜扩散程度的温度下进行氮化处理。于是，为了在不使晶片200成为高温的情况下将其氮化，通过使含氮气体成为等离子体状态，用等离子体来补偿反应所必须的能量，对含硅膜进行氮化处理。
这里，在改性工序S410中的处理条件下，本工序中，使NH3气的供给量为例如10sccm～1000sccm，优选为10sccm～500sccm范围内的流量。向晶片200供给NH3气的时长为例如1秒～600秒，优选为1秒～120秒范围内的时间。另外，晶片200的温度为例如200℃～400℃左右，优选为300℃～380℃左右。
通过以这种方式形成，如图11所示，能够在确保空隙2009的宽度L的状态下形成第一防扩散膜和第二防扩散膜。因此，既可以防止铜成分扩散，同时又可以实现低介电常数的空气间隙。
此外，在本实施方式中作为含硅气体用Si2H6气进行了说明，但是含硅气体并不限定于此，也可以用例如硅烷(SiH4)气或其混合气体。
(主要效果)
以上的实施方式所带来的主要效果记录如下。
(a)通过形成第二防扩散膜，即使在蚀刻工序中含铜膜暴露出来，也能抑制金属成分向上层的扩散。
(b)通过形成第二防扩散膜，即使在蚀刻工序中含铜膜暴露出来，也能抑制其与相邻的含铜膜导通。

Claims (20)

1.一种半导体装置的制造方法，包括：
将衬底搬入到处理室中的工序，所述衬底具有第一布线层和第一防扩散膜，
所述第一布线层具有第一层间绝缘膜、形成在所述第一层间绝缘膜之上作为布线使用的多个含铜膜、使所述含铜膜之间绝缘的布线间绝缘膜以及设在所述多个含铜膜之间的空隙，
所述第一防扩散膜形成在所述含铜膜上表面的一部分的表面之上并以抑制所述含铜膜的成分扩散的方式构成；和
形成第二防扩散膜的工序，所述第二防扩散膜形成在所述含铜膜之上的没有形成所述第一防扩散膜的其他部分的表面之上，其以抑制所述含铜膜的成分扩散的方式构成。
2.根据权利要求1所述的半导体装置的制造方法，其中，在形成所述第二防扩散膜的工序中，在所述含铜膜的其他部分的表面之上，选择性地形成所述第二防扩散膜。
3.根据权利要求2所述的半导体装置的制造方法，其中，在形成所述第二防扩散膜的工序中，向所述衬底供给具有不选择所述布线间绝缘膜而选择所述含铜膜的性质的含金属气体，在所述其他部分的表面之上形成所述第二防扩散膜。
4.根据权利要求3所述的半导体装置的制造方法，其中，所述含金属气体为含过渡金属气体。
5.根据权利要求3所述的半导体装置的制造方法，其中，所述含金属气体中的金属成分为钨、钽、钼中的任意一种。
6.根据权利要求4所述的半导体装置的制造方法，其中，在形成所述第二防扩散膜的工序中，进一步向所述衬底供给含氢气体。
7.根据权利要求6所述的半导体装置的制造方法，其中，在形成所述第二防扩散膜的工序中，向所述衬底供给所述含氢气体，在此之后供给所述含金属气体。
8.根据权利要求7所述的半导体装置的制造方法，其中，在形成所述第二防扩散膜的工序中，在停止了所述含金属气体的供给后，停止所述含氢气体的供给。
9.根据权利要求8所述的半导体装置的制造方法，其中，所述第一防扩散膜是含硅膜，所述第二防扩散膜是含金属膜。
10.根据权利要求1所述的半导体装置的制造方法，其中，在形成所述第二防扩散膜的工序中，向所述衬底供给具有不选择所述布线间绝缘膜而选择所述含铜膜的性质的含金属气体，在所述其他部分的表面之上形成所述第二防扩散膜。
11.根据权利要求10所述的半导体装置的制造方法，其中，在形成所述第二防扩散膜的工序中，进一步向所述衬底供给含氢气体。
12.根据权利要求11所述的半导体装置的制造方法，其中，在形成所述第二防扩散膜的工序中，向所述衬底供给所述含氢气体，在此之后供给所述含金属气体。
13.根据权利要求12所述的半导体装置的制造方法，其中，在形成所述第二防扩散膜的工序中，在停止了所述含金属气体的供给之后，停止所述含氢气体的供给。
14.根据权利要求11所述的半导体装置的制造方法，其中，在形成所述第二防扩散膜的工序中，在停止了所述含金属气体的供给之后，停止所述含氢气体的供给。
15.根据权利要求1所述的半导体装置的制造方法，其中，在形成所述第二防扩散膜的工序中，向所述衬底供给具有不选择所述布线间绝缘膜而选择所述含铜膜的性质的含硅气体，在所述其他部分的表面之上形成含硅膜。
16.根据权利要求15所述的半导体装置的制造方法，其中，在形成所述第二防扩散膜的工序中，在所述含硅膜形成后，进行所述含硅膜的改性，形成所述第二防扩散膜。
17.根据权利要求16所述的半导体装置的制造方法，其中，在所述含硅膜的改性时，向所述衬底供给氮化气体。
18.根据权利要求17所述的半导体装置的制造方法，其中，在进行所述改性的时候，在抑制所述含硅膜的成分向所述含铜膜中扩散的温度下，对所述衬底进行处理。
19.根据权利要求16所述的半导体装置的制造方法，其中，在进行所述改性的时候，在抑制所述含硅膜的成分向所述含铜膜中扩散的温度下对所述衬底进行处理。
20.一种衬底处理装置，包括：
用于载置衬底的载置部，所述衬底具有第一布线层和第一防扩散膜，所述第一布线层包括第一层间绝缘膜、形成在所述第一层间绝缘膜之上用作布线的多个含铜膜、使所述含铜膜之间绝缘的布线间绝缘膜以及设于所述多个含铜膜之间的空隙，所述第一防扩散膜形成在所述含铜膜上表面的一部分的表面之上，且以抑制所述含铜膜的成分扩散的方式构成；
内置所述载置部的处理室；以及
向所述处理室中供给用于形成第二防扩散膜的气体的供给部，所述第二防扩散膜形成在所述含铜膜上的没有形成所述第一防扩散膜的其他部分的表面之上，所述第二防扩散膜以抑制所述含铜膜的成分扩散的方式构成。
CN201610615796.0A 2016-03-30 2016-07-28 半导体装置的制造方法和衬底处理装置 Pending CN107293514A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-068139 2016-03-30
JP2016068139A JP6329199B2 (ja) 2016-03-30 2016-03-30 半導体装置の製造方法、基板処理装置およびプログラム

Publications (1)

Publication Number Publication Date
CN107293514A true CN107293514A (zh) 2017-10-24

Family

ID=59152351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610615796.0A Pending CN107293514A (zh) 2016-03-30 2016-07-28 半导体装置的制造方法和衬底处理装置

Country Status (5)

Country Link
US (1) US9698050B1 (zh)
JP (1) JP6329199B2 (zh)
KR (1) KR20170112892A (zh)
CN (1) CN107293514A (zh)
TW (1) TWI619185B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111602236A (zh) * 2018-01-11 2020-08-28 索尼半导体解决方案公司 半导体装置、其制造方法和电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6318188B2 (ja) * 2016-03-30 2018-04-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6602332B2 (ja) * 2017-03-28 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1420560A (zh) * 2001-11-15 2003-05-28 株式会社日立制作所 半导体器件及其制造方法
US20080299758A1 (en) * 2007-06-04 2008-12-04 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device
CN101345230A (zh) * 2007-07-09 2009-01-14 台湾积体电路制造股份有限公司 集成电路结构与其形成方法
CN101397653A (zh) * 2007-09-28 2009-04-01 东京毅力科创株式会社 金属膜成膜方法和计算机能够读取的存储介质
US8420528B2 (en) * 2008-10-28 2013-04-16 Hitachi, Ltd. Manufacturing method of a semiconductor device having wirings

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691573A (en) * 1995-06-07 1997-11-25 Advanced Micro Devices, Inc. Composite insulation with a dielectric constant of less than 3 in a narrow space separating conductive lines
US6809026B2 (en) * 2001-12-21 2004-10-26 Applied Materials, Inc. Selective deposition of a barrier layer on a metal film
JP5117755B2 (ja) * 2002-05-08 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
JP5180426B2 (ja) * 2005-03-11 2013-04-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4608370B2 (ja) 2005-06-01 2011-01-12 独立行政法人海洋研究開発機構 試料採取用マイクロミル
JP4956919B2 (ja) 2005-06-08 2012-06-20 株式会社日立製作所 半導体装置およびその製造方法
JP2006179950A (ja) * 2006-02-15 2006-07-06 Renesas Technology Corp 半導体集積回路装置の製造方法
US7800228B2 (en) * 2006-05-17 2010-09-21 International Business Machines Corporation Reliable via contact interconnect structure
JP2008294335A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 半導体装置の製造方法
JP5334434B2 (ja) 2007-06-04 2013-11-06 パナソニック株式会社 半導体装置の製造方法
US20090093100A1 (en) * 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure
US7879683B2 (en) * 2007-10-09 2011-02-01 Applied Materials, Inc. Methods and apparatus of creating airgap in dielectric layers for the reduction of RC delay
US7964442B2 (en) * 2007-10-09 2011-06-21 Applied Materials, Inc. Methods to obtain low k dielectric barrier with superior etch resistivity
JP5097501B2 (ja) 2007-10-18 2012-12-12 株式会社日立製作所 半導体集積回路装置の製造方法
WO2009127914A1 (en) * 2008-04-17 2009-10-22 Freescale Semiconductor, Inc. Method of sealing an air gap in a layer of a semiconductor structure and semiconductor structure
US7928003B2 (en) * 2008-10-10 2011-04-19 Applied Materials, Inc. Air gap interconnects using carbon-based films
JP2010258215A (ja) * 2009-04-24 2010-11-11 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP5238615B2 (ja) * 2009-06-04 2013-07-17 株式会社東芝 半導体装置の製造方法
US8076241B2 (en) * 2009-09-30 2011-12-13 Tokyo Electron Limited Methods for multi-step copper plating on a continuous ruthenium film in recessed features
KR101912947B1 (ko) * 2011-11-09 2018-10-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN107579038B (zh) * 2011-12-29 2021-02-26 英特尔公司 具有罩层的气隙互连以及形成的方法
US9034664B2 (en) * 2012-05-16 2015-05-19 International Business Machines Corporation Method to resolve hollow metal defects in interconnects
US20130323930A1 (en) * 2012-05-29 2013-12-05 Kaushik Chattopadhyay Selective Capping of Metal Interconnect Lines during Air Gap Formation
KR102003523B1 (ko) * 2012-08-17 2019-07-24 삼성전자주식회사 금속 플러그를 포함하는 반도체 장치 및 그 제조 방법
KR102154112B1 (ko) * 2013-08-01 2020-09-09 삼성전자주식회사 금속 배선들을 포함하는 반도체 장치 및 그 제조 방법
US9312168B2 (en) * 2013-12-16 2016-04-12 Applied Materials, Inc. Air gap structure integration using a processing system
US9263389B2 (en) * 2014-05-14 2016-02-16 International Business Machines Corporation Enhancing barrier in air gap technology
US9496224B2 (en) * 2014-05-15 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having air gap structures and method of fabricating thereof
US9496169B2 (en) * 2015-02-12 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect structure having an air gap and structure thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1420560A (zh) * 2001-11-15 2003-05-28 株式会社日立制作所 半导体器件及其制造方法
US20080299758A1 (en) * 2007-06-04 2008-12-04 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device
CN101345230A (zh) * 2007-07-09 2009-01-14 台湾积体电路制造股份有限公司 集成电路结构与其形成方法
CN101397653A (zh) * 2007-09-28 2009-04-01 东京毅力科创株式会社 金属膜成膜方法和计算机能够读取的存储介质
US8420528B2 (en) * 2008-10-28 2013-04-16 Hitachi, Ltd. Manufacturing method of a semiconductor device having wirings

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111602236A (zh) * 2018-01-11 2020-08-28 索尼半导体解决方案公司 半导体装置、其制造方法和电子设备
US11990366B2 (en) 2018-01-11 2024-05-21 Sony Semiconductor Solutions Corporation Semiconductor device and method for manufacturing the same, and electronic apparatus

Also Published As

Publication number Publication date
US9698050B1 (en) 2017-07-04
TW201735201A (zh) 2017-10-01
TWI619185B (zh) 2018-03-21
JP2017183489A (ja) 2017-10-05
KR20170112892A (ko) 2017-10-12
JP6329199B2 (ja) 2018-05-23

Similar Documents

Publication Publication Date Title
TWI717341B (zh) 鎢膜之成膜方法
TWI713523B (zh) 金屬膜之成膜方法
TWI703620B (zh) 鎢膜之成膜方法及成膜裝置
KR101912995B1 (ko) 금속막의 스트레스 저감 방법 및 금속막의 성막 방법
US7651730B2 (en) Method and apparatus for forming silicon oxide film
US8207061B2 (en) Semiconductor device manufacturing method using valve metal and nitride of valve metal
JP5207615B2 (ja) 成膜方法および基板処理装置
KR20220079671A (ko) 갭 충전 증착 공정
US20090104792A1 (en) Semiconductor Device Producing Method
TWI730990B (zh) 用於沉積介電質阻障層以及含鋁的蝕刻終止層之方法
US7674710B2 (en) Method of integrating metal-containing films into semiconductor devices
JP6467239B2 (ja) ルテニウム膜の成膜方法、成膜装置及び半導体装置の製造方法
CN107293514A (zh) 半导体装置的制造方法和衬底处理装置
JP2019062142A (ja) 選択成膜方法および半導体装置の製造方法
KR101817833B1 (ko) 텅스텐막의 성막 방법
US20210066064A1 (en) Methods and apparatus for cleaning metal contacts
CN107275280A (zh) 半导体器件的制造方法及衬底处理装置
CN108257862A (zh) 半导体器件的制造方法、衬底处理装置及存储介质
KR20080106373A (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
JP6608026B2 (ja) タングステン膜の成膜方法および成膜装置
WO2021210441A1 (ja) タングステン膜を形成する方法及び装置、並びにタングステン膜を形成する前の中間膜の形成を行う装置
TW202237878A (zh) 溝槽結構內的選擇性鎢沉積
JP2021008642A (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20181128

Address after: Tokyo, Japan, Japan

Applicant after: International Electric Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Hitachi Kunisai Electric Corp.

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171024