KR20170083833A - Printed circuit board - Google Patents
Printed circuit board Download PDFInfo
- Publication number
- KR20170083833A KR20170083833A KR1020160003194A KR20160003194A KR20170083833A KR 20170083833 A KR20170083833 A KR 20170083833A KR 1020160003194 A KR1020160003194 A KR 1020160003194A KR 20160003194 A KR20160003194 A KR 20160003194A KR 20170083833 A KR20170083833 A KR 20170083833A
- Authority
- KR
- South Korea
- Prior art keywords
- metal pattern
- insulating layer
- layer
- flexible
- rigid
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
본 발명의 일 측면에 따른 인쇄회로기판은, 교대로 적층된 플렉서블 절연층 및 리지드 절연층; 상기 플렉서블 절연층 및 상기 리지드 절연층 상에 형성 되는 복수의 금속패턴층을 포함하고, 상기 복수의 금속패턴층 중, 최외곽에 위치하는 위치하는 어느 한 층의 강성률은, 최외곽에 위치하는 다른 한 층의 강성률보다 크다.A printed circuit board according to an aspect of the present invention includes: an alternately stacked flexible insulating layer and a rigid insulating layer; And a plurality of metal pattern layers formed on the flexible insulating layer and the rigid insulating layer, wherein the rigidity of one of the plurality of metal pattern layers positioned at the outermost position is different from that of the other Is greater than the stiffness of one layer.
Description
본 발명은 인쇄회로기판에 관한 것이다.The present invention relates to a printed circuit board.
최근 전자 제품의 소형화, 박형화 그리고 외형 디자인의 중요성이 증가하고 있다. 이를 만족하는 전자 제품을 구현하기 위해서, 전자 제품의 내부에 삽입되는 인쇄회로기판의 중요성이 부각되고 있다. 전자 제품의 소형화 및 박형화에 대응하기 위해 전자 제품에 삽입되는 기판으로 경연성 인쇄회로기판이 사용되고 있다. 경연성 인쇄회로기판은 좁은 공간에 효율적인 배치를 위해서 센서 및 부품을 실장하는 경성 부분과 굴곡부인 연성 부분으로 구분되어 효율적으로 이용되고 있다. Recently, the importance of miniaturization, thinning, and external design of electronic products is increasing. In order to realize an electronic product satisfying this requirement, importance of a printed circuit board inserted into the electronic product is emphasized. In order to cope with downsizing and thinning of electronic products, a rigid printed circuit board is used as a substrate to be inserted into an electronic product. Flexible printed circuit boards are effectively used because they are divided into a hard part for mounting sensors and components and a soft part for bending for efficient arrangement in a narrow space.
본 발명은 평탄도가 개선된 인쇄회로기판을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a printed circuit board with improved flatness.
본 발명의 일 측면에 따르면, 교대로 적층된 플렉서블 절연층 및 리지드 절연층; 상기 플렉서블 절연층 및 상기 리지드 절연층 상에 형성 되는 복수의 금속패턴층을 포함하고, 상기 복수의 금속패턴층 중, 최외곽에 위치하는 위치하는 어느 한 층의 강성률은, 최외곽에 위치하는 다른 한 층의 강성률보다 큰 인쇄회로기판이 제공된다.According to an aspect of the present invention, there is provided a semiconductor device comprising: an alternately stacked flexible insulating layer and a rigid insulating layer; And a plurality of metal pattern layers formed on the flexible insulating layer and the rigid insulating layer, wherein the rigidity of one of the plurality of metal pattern layers positioned at the outermost position is different from that of the other A printed circuit board having a rigidity higher than that of one layer is provided.
본 발명의 다른 측면에 따르면, 제1 플렉서블 절연층; 상기 제1 플렉서블 절연층 상하면에 형성된 제1 금속패턴; 상기 제1 플렉서블 절연층의 일부를 노출시키도록, 상기 제1 플렉서블 절연층 상하면에 적층된 제1 리지드 절연층; 상기 제1 리지드 절연층 하부에 형성된 제2 금속패턴; 및 상기 제1 리지드 절연층 상부에 형성된 제3 금속패턴을 포함하고, 상기 제2 금속패턴의 강성률은 상기 제3 금속패턴의 강성률보다 큰 인쇄회로기판이 제공된다.According to another aspect of the present invention, there is provided a semiconductor device comprising: a first flexible insulating layer; A first metal pattern formed on the upper surface and the lower surface of the first flexible insulation layer; A first rigid insulating layer stacked on the first flexible insulating layer to expose a part of the first flexible insulating layer; A second metal pattern formed under the first rigid insulating layer; And a third metal pattern formed on the first rigid insulating layer, wherein a rigidity of the second metal pattern is greater than a rigidity of the third metal pattern.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 2는 본 발명의 다른 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 3 내지 도 11은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 도면.1 illustrates a printed circuit board according to one embodiment of the present invention.
2 illustrates a printed circuit board according to another embodiment of the present invention.
3 to 11 are views illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.
본 발명에 따른 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to embodiments of the present invention, examples of which are illustrated in the accompanying drawings, wherein like reference numerals refer to the like elements throughout. It will be omitted.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.It is also to be understood that the terms first, second, etc. used hereinafter are merely reference numerals for distinguishing between identical or corresponding components, and the same or corresponding components are defined by terms such as first, second, no.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, the term " coupled " is used not only in the case of direct physical contact between the respective constituent elements in the contact relation between the constituent elements, but also means that other constituent elements are interposed between the constituent elements, Use them as a concept to cover each contact.
인쇄회로기판Printed circuit board
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면이다.1 is a view illustrating a printed circuit board according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은, 경연성 기판으로서, 카메라 모듈 등에 적용될 수 있다.Referring to FIG. 1, a printed circuit board according to an embodiment of the present invention can be applied as a rigid board, a camera module, or the like.
본 발명의 일 실시예에 따른 인쇄회로기판은, 플렉서블 절연층, 리지드 절연층, 복수의 금속패턴층을 포함할 수 있다.The printed circuit board according to an embodiment of the present invention may include a flexible insulating layer, a rigid insulating layer, and a plurality of metal pattern layers.
구체적으로, 본 발명의 일 실시예에 따른 인쇄회로기판은, 제1 플렉서블 절연층(110), 제1 금속패턴(120), 제1 리지드 절연층(130), 제2 금속패턴(140), 제3 금속패턴(150)을 포함하고, 제2 플렉서블 절연층(160), 제4 금속패턴(170), 제2 리지드 절연층(180)을 더 포함할 수 있다.In detail, the printed circuit board according to an embodiment of the present invention includes a first
복수의 금속패턴층 중, 최외곽에 위치하는 위치하는 어느 한 층의 강성률은, 최외곽에 위치하는 다른 한 층의 강성률보다 클 수 있다.The stiffness of one of the plurality of metal pattern layers located at the outermost layer may be greater than the stiffness of the other layer located at the outermost layer.
플렉서블 절연층은 유연하여 굴곡이 가능한 절연물질로 이루어진 층으로서, 예를 들어, 폴리이미드(Polyimide; PI)로 이루어질 수 있다.The flexible insulating layer is a layer made of a flexible and flexible insulating material, and may be made of, for example, polyimide (PI).
플렉서블 절연층은 복수로 형성될 수 있다. 예를 들어, 플렉서블 절연층은 제1 플렉서블 절연층(110)과 제2 플렉서블 절연층(160)을 포함할 수 있다.The flexible insulating layer may be formed in plural. For example, the flexible insulating layer may include a first
리지드 절연층은 플렉서블 절연층에 비하여 유연하지 않으므로 굴곡이 가능하지 않은 절연물질로 이루어진 층으로서, 에폭시(epoxy) 수지로 이루어질 수 있다. 특히, 이러한 에폭시 수지에는 유리 섬유와 같은 섬유 보강재가 함침될 수 있으며, 유리 섬유가 함침된 에폭시 수지는 프리프레그(prepreg)일 수 있다. The rigid insulating layer is made of an epoxy resin, which is not flexible as compared with the flexible insulating layer and is made of an insulating material which is not bendable. Particularly, such epoxy resin may be impregnated with a fiber reinforcing material such as glass fiber, and the epoxy resin impregnated with glass fiber may be a prepreg.
에폭시 수지는, 예를 들어, 나프탈렌계 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 노볼락계 에폭시 수지, 크레졸 노볼락계 에폭시 수지, 고무 변성형 에폭시 수지, 고리형 알리파틱계 에폭시 수지, 실리콘계 에폭시 수지, 질소계 에폭시 수지, 인계 에폭시 수지 등일 수 있으나, 이에 한정되지 않는다.Examples of the epoxy resin include epoxy resins such as naphthalene type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, novolac type epoxy resin, cresol novolak type epoxy resin, rubber modified epoxy resin, A silicone-based epoxy resin, a nitrogen-based epoxy resin, a phosphorus-based epoxy resin, and the like, but is not limited thereto.
리지드 절연층에는, 리지드 절연층이 층간의 접착부재의 역할을 할 수 있도록 접착성이 있는 물질이 함유될 수 있다.The rigid insulating layer may contain an adhesive material so that the rigid insulating layer can serve as an adhesive member between the layers.
리지드 절연층은 복수로 형성될 수 있다. 예를 들어, 리지드 절연층은 제1 리지드 절연층(130)과 제2 리지드 절연층(180)을 포함할 수 있다.The rigid insulating layer may be formed in plural. For example, the rigid insulating layer may include a first
플렉서블 절연층과 리지드 절연층은 교대로 적층될 수 있다. The flexible insulating layer and the rigid insulating layer may be alternately stacked.
예를 들어, 제1 플렉서블 절연층(110) 양면에 제1 리지드 절연층(130)이 형성되고, 제2 플렉서블 절연층(160) 일면에 제2 리지드 절연층(180)이 형성되며, 제1 리지드 절연층(130) 하나가 사이에 개재되도록 제1 플렉서블 절연층(110)과 제2 플렉서블 절연층(160)이 적층될 수 있다. For example, a first
이 경우, 세 층의 리지드 절연층이 마련되고, 두 리지드 절연층 사이마다 플렉서블 절연층이 개재되어, 총 다섯 개의 층으로 이루어지는 인쇄회로기판에 제공된다.In this case, three rigid insulating layers are provided, and a flexible insulating layer is interposed between the two rigid insulating layers to provide a printed circuit board comprising a total of five layers.
한편, 플렉서블 절연층의 두께는 리지드 절연층의 두께보다 작을 수 있으나, 이에 한정되지 않으며, 서로 동일하거나, 리지드 절연층의 두께가 상대적으로 더 작을 수도 있다.On the other hand, the thickness of the flexible insulating layer may be smaller than the thickness of the rigid insulating layer, but is not limited thereto and may be equal to each other, or the thickness of the rigid insulating layer may be relatively small.
경연성의 인쇄회로기판은, 리지드 영역(R)과 플렉서블 영역(F)으로 구획될 수 있다. 플렉서블 영역(F)에는 플렉서블 절연층만 포함되고, 리지드 영역(R)에는 플렉서블 절연층 및 리지드 절연층이 모두 포함될 수 있다. 리지드 절연층은 플렉서블 절연층의 일부를 노출시키도록, 플렉서블 절연층 상에 적층될 수 있다.The rigid printed circuit board can be divided into the rigid region R and the flexible region F. [ The flexible region F includes only the flexible insulating layer and the rigid region R may include both the flexible insulating layer and the rigid insulating layer. The rigid insulating layer may be laminated on the flexible insulating layer so as to expose a part of the flexible insulating layer.
즉, 제1 리지드 절연층(130)은 제1 플렉서블 절연층(110) 일부를 노출시키도록 제1 플렉서블 절연층(110) 상에 형성되고, 제2 리지드 절연층(180)은 제2 플렉서블 절연층(160) 일부를 노출시키도록 제2 플렉서블 절연층(160) 상에 형성된다.That is, the first
제1 플렉서블 절연층(110)의 노출된 일부와 제2 플렉서블 절연층(160)의 노출된 일부는 서로 대응되며, 해당 노출 부분이 플렉서블 영역(F)이 된다.The exposed portion of the first
제조 공정의 측면에서 본다면, 제1 리지드 절연층(130)과 제2 리지드 절연층(180)에는 플렉서블 영역(F)에 대응하여 캐비티(cavity)가 형성되는 것으로 이해할 수 있다.It can be understood that a cavity is formed in the first
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 인쇄회로기판은, 두 개의 리지드 영역(R)과, 그 사이에 개재된 하나의 플렉서블 영역(F)으로 구획될 수 있다.1, the printed circuit board according to an embodiment of the present invention may be divided into two rigid regions R and one flexible region F interposed therebetween.
플렉서블 영역(F)에서는 플렉서블 절연층이 외부로 노출되고, 리지드 절연층이 존재하지 않는다. 플렉서블 영역(F)은 복수의 플렉서블 절연층들로 구성될 수 있으며, 복수의 플렉서블 절연층은 서로 이격될 수 있다. In the flexible region (F), the flexible insulating layer is exposed to the outside, and the rigid insulating layer is not present. The flexible region F may be composed of a plurality of flexible insulating layers, and the plurality of flexible insulating layers may be spaced apart from each other.
한편, 인쇄회로기판이 두 층의 플렉서블 절연층을 포함하더라도, 플렉서블 영역(F)에서 노출된 플렉서블 절연층은 하나일 수 있다. 즉, 당업자의 필요에 따라서, 다른 하나의 플렉서블 절연층은 삭제될 수 있다.On the other hand, even if the printed circuit board includes two layers of flexible insulating layers, the flexible insulating layer exposed in the flexible area F may be one. That is, the other flexible insulating layer can be eliminated, according to the needs of those skilled in the art.
예를 들어, 도 1에서, 제1 플렉서블 절연층(110)만 플렉서블 영역(F)에서 남아있고, 제2 플렉서블 절연층(160)은 제거될 수 있다.For example, in FIG. 1, only the first
리지드 영역(R)은 복수의 플렉서블 절연층과 리지드 절연층을 포함할 수 있으며, 플렉서블 절연층과 리지드 절연층이 교대로 적층된 구조일 수 있다. 리지드 영역(R)이 굴곡성이 거의 없으므로, 리지드 영역(R)에 플렉서블 절연층이 존재하더라도, 리지드 영역(R)의 굴곡성은 상대적으로 낮다.The rigid region R may include a plurality of flexible insulating layers and a rigid insulating layer, and may be a structure in which a flexible insulating layer and a rigid insulating layer are alternately stacked. The flexibility of the rigid region R is relatively low even if there is a flexible insulating layer in the rigid region R because the rigid region R has almost no bending property.
제작과정의 측면에서 보면, 플렉서블 영역(F)과 리지드 영역(R) 모두에 있어서, 플렉서블 절연층과 리지드 절연층이 교대로 적층된 후에, 플렉서블 영역(F)에 있어서, 리지드 절연층만이 선택적으로 제거되어, 플렉서블 영역(F)과 리지드 영역(R)으로 구분될 수 있다.In view of the fabrication process, only the rigid insulating layer is selectively formed in the flexible region (F) after the flexible insulating layer and the rigid insulating layer are alternately stacked in both the flexible region (F) and the rigid region The flexible region F and the rigid region R can be separated.
한편, 금속패턴층은 금속패턴으로 이루어진 층으로, 금속패턴층은 복수로 이루어질 수 있다. 금속패턴층은 플렉서블 절연층 상에 그리고 리지드 절연층 상에 형성된다. On the other hand, the metal pattern layer may be a layer made of a metal pattern, and the metal pattern layer may be composed of a plurality of layers. A metal pattern layer is formed on the flexible insulating layer and on the rigid insulating layer.
복수의 금속패턴층은, 제1 금속패턴(120), 제2 금속패턴(140), 제3 금속패턴(150) 및 제4 금속패턴(170)을 포함할 수 있다.The plurality of metal pattern layers may include a
제1 금속패턴(120)은 제1 플렉서블 절연층(110) 일면 또는 상하면에 형성되는 금속패턴이다.The
제2 금속패턴(140)은 제1 리지드 절연층(130)의 하부, 특히 제1 플렉서블 절연층(110)의 하면에 형성된 제1 리지드 절연층(130)의 하부에 형성되며, 구체적으로 제2 리지드 절연층(180)의 하면에 형성될 수 있다. 또한, 제2 금속패턴(140)은 인쇄회로기판 상에서 최외곽에 위치하는 금속패턴일 수 있다. The
제3 금속패턴(150)은 제1 리지드 절연층(130) 상부, 특히 제1 플렉서블 절연층(110)의 상면에 형성된 제1 리지드 절연층(130)의 상면에 형성될 수 있다. 제3 금속패턴(150)은 인쇄회로기판 상에서 최외곽에 위치하며, 제2 금속패턴(140)과는 반대면에 위치할 수 있다.The
제3 금속패턴(150)으로 이루어지는 제3 금속패턴층은 그라운드층으로 이용될 수 있다.The third metal pattern layer made of the
제4 금속패턴(170)은 제2 플렉서블 절연층(160)의 일면, 특히 하면에 형성될 수 있다. 또한, 제4 금속패턴(170)은 제2 플렉서블 절연층(160)의 양면, 즉 상하면에 형성될 수 있다.The
제2 금속패턴(140)은 메인보드 등의 외부기판에 접속되며, 제3 금속패턴(150)에는 칩 등의 부품이 실장될 수 있다. The
이러한 금속패턴들은 전기적 특성이 우수한 구리(Cu), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속으로 이루어질 수 있다.These metal patterns may be made of metals such as copper (Cu), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), and platinum (Pt)
복수의 금속패턴층 중, 최외곽에 위치하는 위치하는 어느 한 층의 강성률은, 최외곽에 위치하는 다른 한 층의 강성률보다 클 수 있다. 또한, 복수의 금속패턴층 중, 최외곽에 위치하는 위치하는 어느 한 층의 강성률은, 최외곽에 위치하지 않는 금속패턴층 각각의 강성률보다 클 수 있다.The stiffness of one of the plurality of metal pattern layers located at the outermost layer may be greater than the stiffness of the other layer located at the outermost layer. Further, of the plurality of metal pattern layers, the stiffness of a layer positioned at the outermost layer may be greater than the stiffness of each of the metal pattern layers not located at the outermost layer.
예를 들어, 제2 금속패턴(140)의 강성률은 제3 금속패턴(150)의 강성률보다 클 수 있다. 또한, 제2 금속패턴(140)의 강성률은 나머지 금속패턴인 제1 금속패턴(120), 제2 금속패턴(140) 및 제3 금속패턴(150) 각각의 강성률보다 클 수 있다. For example, the stiffness of the
이 경우, 제2 금속패턴(140)은 철을 포함하는 금속으로 이루어지고, 제1 금속패턴(120) 내지 제3 금속패턴(150)은 구리를 포함하는 금속으로 이루어질 수 있다. 특히, 제2 금속패턴(140)은 스테인레스 스틸(Stainless Steel; steel use stainless; SUS)일 수 있다. 또한, 제1 금속패턴(120) 내지 제3 금속패턴(150)은 순수 구리 또는 구리 합금으로 이루어질 수 있다.In this case, the
제2 금속패턴(140)으로서 강성률이 상대적으로 큰 금속이 사용되는 경우, 인쇄회로기판의 평탄도가 개선될 수 있고, 휨(warpage), 틸트(tilt) 등의 문제가 감소될 수 있다.When a metal having a relatively large rigidity is used as the
한편, 복수의 금속패턴층 중, 최외곽에 위치하는 위치하는 어느 한 층의 열전도율은, 나머지 층의 열전도율보다 클 수 있다. 예를 들어, 제2 금속패턴(140)의 열전도율은 나머지 금속패턴의 열전도율보다 클 수 있다.On the other hand, among the plurality of metal pattern layers, the thermal conductivity of any layer located at the outermost layer may be larger than the thermal conductivity of the remaining layers. For example, the thermal conductivity of the
제1 금속패턴(120)은 플렉서블 영역(F)과 리지드 영역(R) 모두에 형성될 수 있지만, 제2 금속패턴(140), 제3 금속패턴(150), 제4 금속패턴(170)은 리지드 영역(R)에만 형성될 수 있다.The
각각의 금속패턴은 애디티브(additive), 서브트랙티브(subtractive), 세미-애디티브(Semi additive), 텐팅(Tenting), MSAP(Modified Semi Additive Process) 등의 공법으로 형성될 수 있으나, 이러한 방식으로 한정되는 것은 아니다. Each metal pattern may be formed by a method such as an additive, a subtractive, a semi-additive, a tenting, and a modified semi- additive process (MSAP) .
본 발명의 일 실시예에 따른 인쇄회로기판은 복수의 비아를 더 포함할 수 있다. The printed circuit board according to an embodiment of the present invention may further include a plurality of vias.
비아는 복수의 금속패턴층 중 적어도 두 개의 금속패턴을 층간연결할 수 있다. 복수의 비아 중 적어도 하나는, 복수의 금속패턴층 중 최외곽에 위치하는 위치하는 어느 한 층을 관통할 수 있다.The vias may interconnect at least two metal patterns of the plurality of metal pattern layers. At least one of the plurality of vias may pass through any one of the layers located at the outermost one of the plurality of metal pattern layers.
복수의 비아는 제1 비아(V1), 제2 비아(V2), 제3 비아(V3), 제4 비아(V4), 제5 비아(V5)를 포함할 수 있다.The plurality of vias may include a first via V1, a second via V2, a third via V3, a fourth via V4, and a fifth via V5.
제1 비아(V1)는 제1 플렉서블 절연층(110)을 관통하여, 제1 플렉서블 절연층(110) 양면에 형성된 제1 금속패턴(120) 간을 연결하는 비아이다. 제1 비아(V1)는 필(fill)도금된 비아일 수 있다.The first via V1 is a via which connects the
제2 비아(V2)는 제2 금속패턴(140)과 연결되고, 리지드 절연층을 관통하는 비아이다. 여기서, 제2 비아(V2)는 제2 리지드 절연층(180)을 관통할 수 있다. 또한, 제2 비아(V2)는 인쇄회로기판 상에서 최외곽에 위치하는 금속패턴층을 관통할 수 있다. 즉, 제2 비아(V2)는 제2 금속패턴(140)을 관통할 수 있다. 제2 비아(V2)는 필도금 되거나, 비아홀 내측벽만 도금된 형태일 수 있다.The second via V2 is connected to the
제3 비아(V3)는 제3 금속패턴(150)과 연결되고, 리지드 절연층 특히, 제1 리지드 절연층(130)을 관통하는 비아이다. 제3 비아(V3)는 필도금 되거나 비아홀 내측벽만 도금된 형태일 수 있다.The third via V3 is connected to the
제3 비아(V3)는 제1 비아(V1)와 스택(stack)구조를 이룰 수 있다.The third via V3 may form a stack structure with the first via V1.
제4 비아(V4)는 복수의 절연층을 관통하여 형성되는 관통비아이다. 제4 비아(V4)는 제1 플렉서블 절연층(110), 제2 플렉서블 절연층(160), 제1 리지드 절연층(130)을 모두 관통하여, 제1 금속패턴(120), 제3 금속패턴(150), 제4 금속패턴(170)을 전기적으로 연결시키는 비아를 포함할 수 있다. 또한, 제4 비아(V4)는 제1 플렉서블 절연층(110), 제2 플렉서블 절연층(160), 제1 리지드 절연층(130), 제2 리지드 절연층(180)을 모두 관통하여, 제1 금속패턴(120), 제2 금속패턴(140), 제3 금속패턴(150), 제4 금속패턴(170)을 전기적으로 연결시키는 비아를 포함할 수 있다.The fourth vias V4 are through vias formed through a plurality of insulating layers. The fourth vias V4 pass through the first flexible insulating
제4 비아(V4)의 비아홀 단면적은 인쇄회로기판 상하로 갈수록 일정할 수 있다. 또한, 제4 비아(V4)는 비아홀이 필도금되거나, 내측벽만 도금된 형태일 수 있다.The via-hole cross-sectional area of the fourth via (V4) may be constantly increasing or decreasing over the printed circuit board. The fourth vias V4 may be in the form of a via hole plated or a plated inner side wall only.
제5 비아(V5)는 제1 금속패턴(120)과 제4 금속패턴(170)을 연결하도록 제1 리지드 절연층(130)을 관통하는 비아이다. The fifth via V5 is a via through the first rigid insulating
본 발명의 일 실시예에 따른 인쇄회로기판은 커버층(190)을 더 포함할 수 있다.The printed circuit board according to an embodiment of the present invention may further include a
플렉서블 절연층의 노출된 영역에, 금속패턴층의 금속패턴 일부가 형성되고, 플렉서블 절연층의 노출된 영역에, 금속패턴의 상기 일부를 커버하는 커버층이 형성될 수 있다.A portion of the metal pattern of the metal pattern layer is formed in the exposed region of the flexible insulating layer and a cover layer covering the part of the metal pattern may be formed in the exposed region of the flexible insulating layer.
예를 들어, 제1 금속패턴(120)의 일부는 제1 플렉서블 절연층(110)의 노출 영역, 즉, 플렉서블 영역(F)에 위치한 제1 플렉서블 절연층(110) 부분에 형성될 수 있다.For example, a portion of the
이 경우, 플렉서블 영역(F)의 제1 플렉서블 절연층(110)은 리지드 영역(R)의 제1 플렉서블 절연층(110)과 비교할 때, 외부로 노출되어 있다. 따라서, 제1 금속패턴(120)의 상기 일부 역시 외부로 노출될 수 있다. 이 경우, 노출되니 제1 금속패턴(120)의 상기 일부의 부식, 손상 등을 방지하기 위하여, 커버층(190)이 요구될 수 있다.In this case, the first flexible insulating
커버층(190)은 제1 플렉서블 절연층(110)과 동일한 재질의 절연물질로 이루어질 수 있으며, 예를 들어, 폴리이미드로 이루어질 수 있다. 다만, 커버층(190)에는 접착물질도 함유될 수 있다. The
한편, 커버층은 제2 플렉서블 절연층 상에도 형성될 수 있으나, 도 1에는 도시하지 않았다. On the other hand, the cover layer may also be formed on the second flexible insulating layer, but is not shown in Fig.
커버층(190)의 측면은 리지드 영역(R)의 인쇄회로기판과 접촉될 수 있다. 이러한 커버층(190)은 커버레이(coverlay)라고 불리기도 한다.The side surface of the
커버층(190)은 제1 플렉서블 절연층(110)의 양면에 형성될 수 있다. The
본 발명의 일 실시예에 따른 인쇄회로기판은 솔더레지스트(SR)를 더 포함할 수 있다.The printed circuit board according to an embodiment of the present invention may further include a solder resist (SR).
솔더레지스트(SR)는 감광성 레지스트로서, 인쇄회로기판 상에서 최외곽에 위치하는 금속패턴층 상에 형성되어, 해당 금속패턴층의 금속패턴들을 보호한다. 솔더레지스트(SR)는 제2 금속패턴(140)과 제3 금속패턴(150)을 커버할 수 있다. 다만, 제2 금속패턴(140)과 제3 금속패턴(150)의 일부를 노출시키기 위하여, 솔더레지스트(SR)에 개구가 형성될 수 있다.The solder resist SR is a photosensitive resist, which is formed on the outermost metal pattern layer on the printed circuit board to protect the metal patterns of the metal pattern layer. The solder resist SR may cover the
도 2는 본 발명의 다른 실시예에 따른 인쇄회로기판을 나타낸 도면이다. 도 1을 참조한, 본 발명의 일 실시예에 따른 인쇄회로기판과 비교하여, 차이점에 대해서만 중점적으로 기술한다.2 is a view illustrating a printed circuit board according to another embodiment of the present invention. Referring to FIG. 1, only the differences will be described in comparison with the printed circuit board according to an embodiment of the present invention.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 인쇄회로기판은, 제1 플렉서블 절연층(110)과 한 쌍의 제1 리지드 절연층(130)을 포함하고, 상술한 본 발명의 일 실시예에 따른 인쇄회로기판과 달리, 제2 플렉서블 절연층(160)과 제2 리지드 절연층(180)은 포함되지 않는다.Referring to FIG. 2, the printed circuit board according to another embodiment of the present invention includes a first flexible insulating
한 쌍의 제1 리지드 절연층(130)은 제1 플렉서블 절연층(110)의 양면에 형성된다. 본 실시예에서는 인쇄회로기판의 절연층이 제1 플렉서블 절연층(110)에 대해 대칭을 이룬다. 플렉서블 영역(F)에는 한 층의 플렉서블 절연층(110)만이 존재한다.A pair of first rigid insulating
이 경우, 제2 금속패턴(140)은 제1 플렉서블 절연층(110)의 하면에 형성된 제1 리지드 절연층(130)의 하면에 형성된다.In this case, the
제2 금속패턴(140)의 강성율은 제1 금속패턴(120) 및/또는 제3 금속패턴(150) 각각의 강성율보다 클 수 있다. 또한, 제2 금속패턴(140)의 열전도율은 제1 금속패턴(120) 및/또는 제3 금속패턴(150) 각각의 열전도율보다 클 수 있다.The stiffness of the
한편, 본 발명의 다른 실시예에 따른 인쇄회로기판은 복수의 비아를 포함하고, 복수의 비아는, 제1 금속패턴(120) 간을 연결하는 제1 비아(V1), 제1 금속패턴(120)과 제2 금속패턴(140)을 연결하는 제2 비아(V2), 제1 금속패턴(120)과 제3 금속패턴(150)을 연결하는 제3 비아(V3), 복수의 금속패턴을 동시에 연결하도록 인쇄회로기판을 전층 관통하는 제4 비아(V4) 등을 포함할 수 있다.The printed circuit board according to another embodiment of the present invention includes a plurality of vias. The plurality of vias include a first via (V1) connecting the first metal patterns (120), a first metal pattern A third via hole V3 connecting the
또한, 본 발명의 다른 실시예에 따른 인쇄회로기판은 상술한 커버층(190)과 솔더레지스트(SR)를 더 포함할 수 있다.In addition, the printed circuit board according to another embodiment of the present invention may further include the
인쇄회로기판 제조방법Printed circuit board manufacturing method
도 3 내지 도 11은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 도면이다.3 to 11 are views illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.
도 3 내지 도 11을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법은, 제1 플렉서블 절연층(110)에 제1 금속패턴(120)을 형성하는 단계, 커버층(190)을 형성하는 단계, 제1 리지드 절연층(130)을 형성한는 단계, 제2 플렉서블 절연층(160), 제3 금속패턴층, 제4 금속패턴층을 형성하는 단계, 제3 금속패턴층을 패터닝하는 단계, 제2 리지드 절연층(180), 제2 금속패턴(140)층을 형성하는 단계, 플렉서블 영역(F)에 대응하여, 제2 리지드 절연층(180)과 제2 금속패턴(140)층을 패터닝하는 단계 및 솔더레지스트(SR)를 형성하는 단계를 포함할 수 있다.3 to 11, a method of manufacturing a printed circuit board according to an embodiment of the present invention includes forming a
도 3을 참조하면, 제1 플렉서블 절연층(110)에 제1 금속패턴(120)이 형성된다. 제1 플렉서블 절연층(110)과 그 양면에 제1 금속패턴층이 부착된 연성동박적층필름(Flexible Copper Clad Laminate; FCCL)을 준비한 후, 제1 금속패턴층을 패터닝하여, 제1 금속패턴(120)이 형성될 수 있다.Referring to FIG. 3, a
또한, 이 단계에서 제1 비아(V1)도 함께 형성될 수 있다. 먼저, 비아홀이 형성될 부분에 대응하여 제1 금속패턴층의 일부를 에칭 등으로 제거하여, 제1 플렉서블 절연층(110)을 노출시키고, 노출된 제1 플렉서블 절연층(110)에 CO2, YAG 등의 레이저를 이용하여 비아홀을 형성하고, 해당 비아홀 내부를 도금하여, 제1 비아(V1)가 형성될 수 있다.At this stage, the first via V1 may also be formed. First, a part of the first metal pattern layer is removed by etching or the like to correspond to the portion where the via hole is to be formed, the first flexible insulating
이러한 레이저를 이용하여 비아홀을 형성하는 경우, 비아홀의 단면적은 가공면에서 비가공면으로 갈수록 점점 작아질 수 있다.When a via hole is formed by using such a laser, the cross-sectional area of the via hole may be gradually reduced from the processing surface to the non-processing surface.
도 4를 참조하면, 제1 플렉서블 절연층(110)에 커버층(190)가 형성된다. 커버층(190)은 제1 금속패턴(120)의 일부를 커버하며, 최종 제품에서 플렉서블 영역(F)에 위치하게 된다.Referring to FIG. 4, a
도 5를 참조하면, 제1 리지드 절연층(130)인 제1 플렉서블 절연층(110) 양면에 적층됨과 동시에, 제1 리지드 절연층(130)을 접착부재로써 사용하여 제2 플렉서블 절연층(160) 및 제3 금속패턴층을 각각 적층한다. 즉, 제1 플렉서블 절연층(110)의 상면에 형성된 제1 리지드 절연층(130) 상에는 제3 금속패턴층이 적층되고, 제1 플렉서블 절연층(110)의 하면에 형성된 제1 리지드 절연층(130) 상에는 제2 플렉서블 절연층(160)이 적층된다. 여기서, 제2 플렉서블 절연층(160)에는 제4 금속패턴층이 적층되어 있다.5, the first flexible insulating
요컨대, 제1 플렉서블 절연층(110)과 제1 금속패턴층으로 이루어진 하나의 FCCL과 제2 플렉서블 절연층(160)과 제4 금속패턴층으로 이루어진 또 다른 FCCL이 제1 리지드 절연층(130)을 접착부재로 하여 서로 적층되는 것이다. In other words, one FCCL composed of the first flexible insulating
또한, 제3 금속패턴층 역시 제1 리지드 절연층(130)을 접착부재로 하여 제1 플렉서블 절연층(110) 상에 적층된다. In addition, the third metal pattern layer is also laminated on the first flexible insulating
제3 금속패턴층과 제4 금속패턴층은 아직 패터닝되기 전 상태이며, 리지드 영역(R)과 플렉서블 영역(F) 모두에 걸쳐 형성되어 있다.The third metal pattern layer and the fourth metal pattern layer are not yet patterned and are formed over both the rigid region R and the flexible region F. [
도 6을 참조하면, 제3 금속패턴층이 패터닝되어 제3 금속패턴(150)이 형성된다. 제3 금속패턴(150)의 패턴은 한정되지는 않으나, 리지드 영역(R) 내에만 있고, 플렉서블 영역(F) 내에는 존재하지 않는다. 즉, 플렉서블 영역(F)에 있는 제3 금속패턴층은 제거된다.Referring to FIG. 6, a third metal pattern layer is patterned to form a
해당 단계에서는 복수의 비아가 형성된다. 제3 비아(V3)는 제1 금속패턴(120)과 제3 금속패턴(150)을 연결하는 비아이고, 제3 비아(V3)는 제3 금속패턴층의 일부가 에칭되어 제1 리지드 절연층(130)이 노출된 후, 제1 리지드 절연층(130)에 비아홀을 가공하고, 비아홀 내부를 도금함으로써 형성될 수 있다. 여기서 비아홀은 레이저 가공으로 형성될 수 있다.In this step, a plurality of vias are formed. The third via (V3) is a via connecting the first metal pattern (120) and the third metal pattern (150), and the third via (V3) After the via
제4 비아(V4)는 현 단계까지 적층된 모든 절연층을 관통하는 비아이며, 제1 플렉서블 절연층(110), 제2 플렉서블 절연층(160), 제1 리지드 절연층(130), 제2 리지드 절연층(180)을 모두 관통하는 비아홀을 형성한 후, 비아홀 내부를 도금하여 형성될 수 있다. 여기서 비아홀은 비트(bit)와 같은 기계적 드릴 가공으로 형성될 수 있으며, 레이저 가공에 비하여 비아홀 단면적이 일정하다. The fourth vias V4 are vias passing through all of the insulating layers stacked up to the present stage and the first flexible insulating
제5 비아(V5)는 제1 금속패턴(120)과 제4 금속패턴층을 연결하는 비아로, 제4 금속패턴층 일부를 에칭 등의 방법으로 제거하여 제2 플렉서블 절연층(160)을 노출시킨 뒤, 제2 플렉서블 절연층(160)과 제1 리지드 절연층(130)을 관통하는 비아홀을 형성하고, 비아홀 내부를 도금함으로써 형성될 수 있다.The fifth via (V5) is a via connecting the
제5 비아(V5)는 제1 비아(V1) 또는 제3 비아(V3)와 비교하여, 서로 반대의 형상을 가질 수 있다. 즉, 제5 비아(V5)의 단면은 사다리꼴인 반면, 제1 비아(V1)와 제3 비아(V3)의 단면은 역사다리꼴일 수 있다. 이러한 차이는 레이저 가공의 가공면 차이에서 기인한다. The fifth vias V5 may have shapes opposite to those of the first vias V1 or the third vias V3. That is, the cross section of the fifth via V5 is a trapezoid, while the cross section of the first via V1 and the third via V3 may be inverted trapezoidal. This difference is due to the difference in processing surface of the laser processing.
도 7을 참조하면, 제2 리지드 절연층(180)과 제2 금속패턴(140)층이 적층된다. 이 경우, 제2 금속패턴(140)층은 제2 리지드 절연층(180)을 접착부재로 하여 적층된다. Referring to FIG. 7, a second rigid insulating
상기 단계에서, 제2 리지드 절연층(180), 제2 금속패턴(140)층은 리지드 영역(R)과 플렉서블 영역(F) 모두에 걸쳐 우선 형성된다.In this step, the second rigid insulating
도 8을 참조하면, 제2 금속패턴(140)층이 패터닝되어 제2 금속패턴(140)이 형성된다. 제2 금속패턴(140)은 리지드 영역(R)에만 존재하고, 플렉서블 영역(F)에는 존재하지 않는다.Referring to FIG. 8, a
제2 금속패턴(140)층의 패터닝은 에칭 등의 방법으로 이루어질 수 있으며, 이 경우, 에칭은 제2 금속패턴(140)층에 한하여 이루어지고, 제2 리지드 절연층(180)이 스타퍼(stopper) 역할을 할 수 있다.The
한편, 해당 단계에서, 현 단계까지 적층된 모든 절연층을 관통하는 또 다른 제4 비아(V4)가 형성될 수 있다.On the other hand, in this step, another fourth via V4 passing through all the insulating layers stacked up to the present stage may be formed.
도 9를 참조하면, 제2 리지드 절연층(180)이 패터닝된다. 제2 리지드 절연층(180)은 리지드 영역(R)에만 존재하도록, 플렉서블 영역(F) 내에 있는 제2 리지드 절연층(180)이 제거된다. 제2 리지드 절연층(180)은 레이저 가공 또는 기계적 드릴 가공을 통하여, 제거될 수 있으며, 이 경우, 제4 금속패턴층이 스타퍼(stopper)로 작용할 수 있다.Referring to FIG. 9, the second rigid insulating
도 10을 참조하면, 제4 금속패턴층이 패터닝된다. 여기서, 플렉서블 영역(F) 내에 있는 제4 금속패턴층은 제거되고, 리지드 영역(R) 내에서 제4 금속패턴(170)이 형성된다. 제4 금속패턴층은 에칭에 의하여 제거될 수 있으며, 이 경우, 제2 플렉서블 절연층(160)이 스타퍼(stopper)로 작용할 수 있다.Referring to FIG. 10, the fourth metal pattern layer is patterned. Here, the fourth metal pattern layer in the flexible region F is removed, and the
해당 단계가 진행된 결과, 플렉서블 영역(F)에는 커버층(190)을 포함한 플렉서블 절연층만 남게되며, 리지드 영역(R)에는 플렉서블 절연층 및 리지드 절연층이 모두 존재하게 된다. As a result of this step, only the flexible insulating layer including the
플렉서블 영역(F)의 플렉서블 절연층은 굴곡성을 가지기 때문에, 플렉서블 절연층을 기준으로 인쇄회로기판이 휘어질 수 있다.Since the flexible insulating layer in the flexible region F has flexibility, the printed circuit board can be bent based on the flexible insulating layer.
도 11을 참조하면, 솔더레지스트(SR)가 형성된다. 솔더레지스트(SR)는 제2 금속패턴(140)과 제3 금속패턴(150)을 커버하며, 필요에 따라서, 제2 금속패턴(140)과 제3 금속패턴(150) 일부를 노출시키는 개구가 솔더레지스트(SR)에 형성될 수 있다.Referring to Fig. 11, a solder resist SR is formed. The solder resist SR covers the
솔더레지스트(SR)가 감광성인 경우, 개구는 포토리소그래피(photolithography) 공정으로 형성될 수 있다.If the solder resist SR is photosensitive, the opening may be formed by a photolithography process.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit of the invention as set forth in the appended claims. The present invention can be variously modified and changed by those skilled in the art, and it is also within the scope of the present invention.
110: 제1 플렉서블 절연층
120: 제1 금속패턴
130: 제1 리지드 절연층
140: 제2 금속패턴
150: 제3 금속패턴
160: 제2 플렉서블 절연층
170: 제4 금속패턴
180: 제2 리지드 절연층
190: 커버층
SR: 솔더레지스트
V1: 제1 비아
V2: 제2 비아
V3: 제3 비아
V4: 제4 비아
V5: 제5 비아110: first flexible insulating layer
120: first metal pattern
130: first rigid insulating layer
140: second metal pattern
150: third metal pattern
160: second flexible insulating layer
170: fourth metal pattern
180: second rigid insulating layer
190: cover layer
SR: Solder resist
V1: 1st Via
V2: Second Via
V3: Third Via
V4: fourth vias
V5: fifth via
Claims (16)
상기 플렉서블 절연층 및 상기 리지드 절연층 상에 형성 되는 복수의 금속패턴층을 포함하고,
상기 복수의 금속패턴층 중, 최외곽에 위치하는 위치하는 어느 한 층의 강성률은, 최외곽에 위치하는 다른 한 층의 강성률보다 큰 인쇄회로기판.
An alternately stacked flexible insulating layer and a rigid insulating layer;
And a plurality of metal pattern layers formed on the flexible insulating layer and the rigid insulating layer,
Wherein a stiffness of one of the plurality of metal pattern layers located at the outermost position is greater than a stiffness of another layer located at the outermost position.
상기 복수의 금속패턴층 중, 최외곽에 위치하는 위치하는 어느 한 층은 철을 포함하는 금속으로 이루어지고, 나머지 층은 구리를 포함하는 금속으로 이루어지는 인쇄회로기판.
The method according to claim 1,
Wherein at least one outermost layer of the plurality of metal pattern layers is made of a metal containing iron and the remaining layer is made of a metal containing copper.
복수의 금속패턴층 중 적어도 두 개의 금속패턴을 층간연결하는 적어도 하나의 비아를 더 포함하는 인쇄회로기판.
The method according to claim 1,
Further comprising at least one via for interconnecting at least two metal patterns of the plurality of metal pattern layers.
상기 비아는 복수로 이루어지고, 상기 복수의 비아 중 적어도 하나는, 상기 복수의 금속패턴층 중 최외곽에 위치하는 위치하는 어느 한 층을 관통하는 인쇄회로기판.
The method according to claim 1,
Wherein at least one of the plurality of vias penetrates through at least one of the plurality of vias located at the outermost one of the plurality of metal pattern layers.
상기 복수의 금속패턴층 중, 최외곽에 위치하는 위치하는 어느 한 층의 열전도율은, 나머지 층의 열전도율보다 큰 인쇄회로기판.
The method according to claim 1,
Wherein the thermal conductivity of any one of the plurality of metal pattern layers located at the outermost layer is greater than the thermal conductivity of the remaining layers.
상기 리지드 절연층은 상기 플렉서블 절연층의 일부를 노출시키도록, 상기 플렉서블 절연층 상에 적층되는 인쇄회로기판.
The method according to claim 1,
Wherein the rigid insulating layer is laminated on the flexible insulating layer so as to expose a part of the flexible insulating layer.
상기 플렉서블 절연층의 노출된 영역에, 상기 금속패턴층의 금속패턴 일부가 형성되고,
상기 플렉서블 절연층의 노출된 영역에, 상기 금속패턴의 상기 일부를 커버하는 커버층이 형성되는 인쇄회로기판.
The method according to claim 6,
A part of the metal pattern of the metal pattern layer is formed in the exposed region of the flexible insulating layer,
And a cover layer covering the part of the metal pattern is formed in an exposed region of the flexible insulating layer.
상기 플렉서블 절연층과 상기 커버층은 동일한 재질로 이루어지는 인쇄회로기판.
8. The method of claim 7,
Wherein the flexible insulating layer and the cover layer are made of the same material.
상기 복수의 금속패턴층 중, 최외곽에 위치하는 위치하는 층 상에는 솔더레지스트가 형성되는 인쇄회로기판.
The method according to claim 1,
And a solder resist is formed on the outermost layer of the plurality of metal pattern layers.
상기 플렉서블 절연층 및 상기 리지드 절연층은 각각 복수로 이루어지고,
상기 플렉서블 절연층 각각은 상기 리지드 절연층 사이에 배치되는 인쇄회로기판.
The method according to claim 1,
Wherein the flexible insulation layer and the rigid insulation layer are respectively formed in plural,
Wherein each of the flexible insulating layers is disposed between the rigid insulating layers.
상기 복수의 금속패턴층 중, 최외곽에 위치하는 위치하는 어느 한 층의 강성률은, 최외곽에 위치하지 않는 금속패턴층 각각의 강성률보다 큰 인쇄회로기판.
The method according to claim 1,
Wherein a stiffness of one of the plurality of metal pattern layers located at the outermost position is greater than a stiffness of each of the metal pattern layers not located at the outermost position.
상기 제1 플렉서블 절연층 상하면에 형성된 제1 금속패턴;
상기 제1 플렉서블 절연층의 일부를 노출시키도록, 상기 제1 플렉서블 절연층 상하면에 적층된 제1 리지드 절연층;
상기 제1 리지드 절연층 하부에 형성된 제2 금속패턴; 및
상기 제1 리지드 절연층 상부에 형성된 제3 금속패턴을 포함하고,
상기 제2 금속패턴의 강성률은 상기 제3 금속패턴의 강성률보다 큰 인쇄회로기판.
A first flexible insulation layer;
A first metal pattern formed on the upper surface and the lower surface of the first flexible insulation layer;
A first rigid insulating layer stacked on the first flexible insulating layer to expose a part of the first flexible insulating layer;
A second metal pattern formed under the first rigid insulating layer; And
And a third metal pattern formed on the first rigid insulating layer,
Wherein the rigidity of the second metal pattern is greater than the rigidity of the third metal pattern.
상기 제1 리지드 절연층 하면에 적층되는 제2 플렉서블 절연층;
상기 제2 플렉서블 절연층의 하면에 형성되는 제4 금속패턴; 및
상기 제4 금속패턴을 커버하도록 상기 제2 플렉서블 절연층 하면에 적층되고, 상기 제2 플렉서블 절연층의 일부를 노출시키는 제2 리지드 절연층을 포함하고,
상기 제2 금속패턴은 상기 제2 리지드 절연층의 하면에 형성되는 인쇄회로기판.
13. The method of claim 12,
A second flexible insulation layer laminated on a lower surface of the first rigid insulation layer;
A fourth metal pattern formed on the lower surface of the second flexible insulation layer; And
And a second rigid insulating layer laminated on a lower surface of the second flexible insulating layer to cover the fourth metal pattern and exposing a part of the second flexible insulating layer,
Wherein the second metal pattern is formed on the lower surface of the second rigid insulating layer.
상기 제2 금속패턴의 강성률은 상기 제1 금속패턴 및 상기 제4 금속패턴의 강성률보다 큰 인쇄회로기판.
14. The method of claim 13,
Wherein the rigidity of the second metal pattern is greater than the rigidity of the first metal pattern and the fourth metal pattern.
상기 제2 금속패턴과 상기 제4 금속패턴을 연결하는 비아를 더 포함하고,
상기 비아는 상기 제2 금속패턴을 관통하는 인쇄회로기판.
14. The method of claim 13,
Further comprising a via connecting the second metal pattern and the fourth metal pattern,
The via penetrating the second metal pattern.
상기 제1 금속패턴의 일부는 상기 제1 플렉서블 절연층의 노출된 영역에 형성되고,
상기 플렉서블 절연층의 노출된 영역에, 상기 제1 금속패턴의 상기 일부를 커버하는 커버층이 형성되는 인쇄회로기판.
13. The method of claim 12,
Wherein a portion of the first metal pattern is formed in an exposed region of the first flexible insulation layer,
And a cover layer covering the part of the first metal pattern is formed in the exposed region of the flexible insulating layer.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160003194A KR102494343B1 (en) | 2016-01-11 | 2016-01-11 | Printed circuit board |
CN201710013795.3A CN107046761B (en) | 2016-01-11 | 2017-01-09 | Printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160003194A KR102494343B1 (en) | 2016-01-11 | 2016-01-11 | Printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170083833A true KR20170083833A (en) | 2017-07-19 |
KR102494343B1 KR102494343B1 (en) | 2023-02-01 |
Family
ID=59427679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160003194A KR102494343B1 (en) | 2016-01-11 | 2016-01-11 | Printed circuit board |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR102494343B1 (en) |
CN (1) | CN107046761B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190083538A (en) * | 2018-01-04 | 2019-07-12 | 삼성전기주식회사 | Printed circuit board and camera module having the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005317946A (en) * | 2004-03-30 | 2005-11-10 | Sumitomo Bakelite Co Ltd | Circuit board |
US20080014768A1 (en) | 2006-07-13 | 2008-01-17 | Samsung Electro-Mechanics Co., Ltd. | Rigid-flexible printed circuit board and method of manufacturing the same |
JP2011091312A (en) * | 2009-10-26 | 2011-05-06 | Sumitomo Bakelite Co Ltd | Rigid flex circuit board, method of manufacturing the same, and electronic device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4452222B2 (en) * | 2005-09-07 | 2010-04-21 | 新光電気工業株式会社 | Multilayer wiring board and manufacturing method thereof |
JP2013030724A (en) * | 2011-06-22 | 2013-02-07 | Sumitomo Chemical Co Ltd | Laminated body and manufacturing method of the same |
CN104735899B (en) * | 2013-12-19 | 2017-08-22 | 鹏鼎控股(深圳)股份有限公司 | Flexible circuit board and preparation method thereof |
KR102107037B1 (en) * | 2014-02-21 | 2020-05-07 | 삼성전기주식회사 | Printed circuit board and method of manufacturing the same |
-
2016
- 2016-01-11 KR KR1020160003194A patent/KR102494343B1/en active IP Right Grant
-
2017
- 2017-01-09 CN CN201710013795.3A patent/CN107046761B/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005317946A (en) * | 2004-03-30 | 2005-11-10 | Sumitomo Bakelite Co Ltd | Circuit board |
US20080014768A1 (en) | 2006-07-13 | 2008-01-17 | Samsung Electro-Mechanics Co., Ltd. | Rigid-flexible printed circuit board and method of manufacturing the same |
JP2011091312A (en) * | 2009-10-26 | 2011-05-06 | Sumitomo Bakelite Co Ltd | Rigid flex circuit board, method of manufacturing the same, and electronic device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190083538A (en) * | 2018-01-04 | 2019-07-12 | 삼성전기주식회사 | Printed circuit board and camera module having the same |
Also Published As
Publication number | Publication date |
---|---|
CN107046761A (en) | 2017-08-15 |
KR102494343B1 (en) | 2023-02-01 |
CN107046761B (en) | 2022-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9674969B2 (en) | Flexible printed circuit board and manufacturing method thereof | |
US9999141B2 (en) | Printed circuit board and method for manufacturing the same | |
US20050284657A1 (en) | Double-sided printed circuit board without via holes and method of fabricating the same | |
KR20070028246A (en) | Multilayered wiring substrate and method of manufacturing the same | |
KR20130096025A (en) | Method of manufacturing flying tail type rigid-flexible printed circuit board and flying tail type rigid-flexible printed circuit board manufactured by the same | |
JP2007049004A (en) | Printed wiring board and manufacturing method thereof | |
KR101966326B1 (en) | Multi layer rigid-flexible printed circuit board and method of manufacturing the same | |
JP5259240B2 (en) | Multilayer flexible printed wiring board and manufacturing method thereof | |
US20100147559A1 (en) | Carrier used in the manufacture of substrate and method of manufacturing substrate using the carrier | |
US8102664B2 (en) | Printed circuit board and method of manufacturing the same | |
KR102325407B1 (en) | Printed circuit board and manufacturing method thereof | |
JP5095117B2 (en) | Multilayer circuit board having cable portion and method for manufacturing the same | |
KR102494343B1 (en) | Printed circuit board | |
JP2013115110A (en) | Printed wiring board of step structure | |
JP4347143B2 (en) | Circuit board and manufacturing method thereof | |
KR102551217B1 (en) | Carrier substrate and printed circuit board fabricated using the same | |
JP4926676B2 (en) | Manufacturing method of multilayer printed wiring board | |
KR101283164B1 (en) | The printed circuit board and the method for manufacturing the same | |
KR101044123B1 (en) | A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same | |
KR102021772B1 (en) | Printed circuit board having double side embedded circuit and method of manufacturing the same | |
JP2008166300A (en) | Flexible rigid multilayer printed wiring board, manufacturing method thereof, and electronic apparatus | |
KR20170079542A (en) | Printed circuit board | |
JP2017022227A (en) | Wiring board and manufacturing method of wiring board | |
KR20200106342A (en) | Printed Circuit Board and manufacturing method for the same | |
KR20130065216A (en) | Multi-layered printed circuit board and manufacturing metheod thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |