KR20170058924A - Soi 웨이퍼의 제조방법 - Google Patents

Soi 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR20170058924A
KR20170058924A KR1020177006584A KR20177006584A KR20170058924A KR 20170058924 A KR20170058924 A KR 20170058924A KR 1020177006584 A KR1020177006584 A KR 1020177006584A KR 20177006584 A KR20177006584 A KR 20177006584A KR 20170058924 A KR20170058924 A KR 20170058924A
Authority
KR
South Korea
Prior art keywords
soi
film thickness
wafer
thinning
plane
Prior art date
Application number
KR1020177006584A
Other languages
English (en)
Other versions
KR102259162B1 (ko
Inventor
히로지 아가
스스무 쿠와바라
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20170058924A publication Critical patent/KR20170058924A/ko
Application granted granted Critical
Publication of KR102259162B1 publication Critical patent/KR102259162B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Abstract

본 발명은, SOI층이 형성된 SOI 웨이퍼의 SOI 막두께를 조정하는 박막화 공정을 갖는 SOI 웨이퍼의 제조방법에 있어서, (A1) SOI층이 형성된 SOI 웨이퍼의 박막화 공정 전의 SOI 막두께를 측정하는 공정, (A2) 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포, 및 미리 구한 박막화 공정에서의 면내 절삭량 분포에 기초하여, 박막화 공정을 행할 때의 SOI 웨이퍼의 회전위치를 결정하고, 이 회전위치가 되도록 SOI 웨이퍼를 중심축둘레로 회전시키는 공정, 및 (A3)회전시킨 SOI 웨이퍼의 SOI층을 박막화하는 공정을 포함하는 SOI 웨이퍼의 제조방법이다. 이에 따라, 박막화 공정 후의 SOI층의 면내 막두께 균일성이 양호한 SOI 웨이퍼를 제조할 수 있는 SOI 웨이퍼의 제조방법이 제공된다.

Description

SOI 웨이퍼의 제조방법{SOI WAFER MANUFACTURING METHOD}
본 발명은, SOI 웨이퍼의 제조방법에 관한 것으로, 특히, FD-SOI(Fully Depleted Silicon-On-Insulator: 완전공핍형 SOI)라 불리며, 매우 높은 SOI층 막두께의 균일성이 요구되는 SOI 웨이퍼의 제조방법에 관한 것이다.
종래, SOI층이 형성된 SOI 웨이퍼의 SOI층을 박막화하는 방법 중 하나로서 SOI 웨이퍼를 배치식 열처리로에서 열처리하고, SOI층 표면의 Si를 산화시켜 산화막으로 변질시킨 후, 이 산화막을 제거하는 방법(소위, 희생산화처리)이 행해져 왔다.
이 방법에 의해 SOI 막두께를 정도좋게 목적의 값으로 박막화하려면, 산화막두께가 목표값이 되도록 정확하게 제어할 필요가 있다. 그러나, 실제로는 산화시간 중의 대기압의 변동에 의해 산화레이트가 변화하므로, 열처리에 의해 성장하는 산화막두께를 정확하게 제어하는 것은 매우 곤란하다. 이에 따라, 산화막의 형성과 제거에 의한 박막화를 행하는 경우에는, 박막화 공정 후의 SOI 막두께가 목적의 값보다 약간(3nm 정도) 두꺼워지도록 산화막의 형성과 제거에 의한 박막화를 행하고, 그 후, 별도, 에칭에 의한 박막화에 의해 목적의 값이 되도록 에칭시간을 제어하는 방법이 채용되어 왔다.
이 2단계의 박막화의 방법에서는, 특허문헌 1에 나타나 있는 바와 같이, 산화 후의 산화막을 제거한 후에 SOI 막두께를 측정하고, 그 값을 토대로 다음 단계인 에칭 공정의 절삭량(取り代)을 설정하는 방법이 채용되어 왔다.
또한 산화막의 형성과 제거 및 에칭에 의한 상기 2단계의 박막화 공정에 있어서, 공정을 단축하는 방법으로서, 산화 후에 산화막이 부착된 상태로 SOI층의 막두께를 측정하고, 측정한 SOI층의 막두께를 토대로, 산화막 제거 및 에칭, 더 나아가 세정 공정을 세정의 동일배치처리로 행하는 방법이 제안되어 있다.
또한, 산화막의 형성과 제거 및 배치식 세정기에 의한 박막화에 더하여, 매엽식의 에칭장치를 이용하여 SOI층의 박막화를 제어하는 방법도 제안되어 있다(특허문헌 2).
그러나, 이들 방법에 의해 SOI층의 막두께를 고정도로 제어하여도, 산화막 형성·제거나 에칭 등의 박막화 공정에 있어서 면내 절삭량 불균일이 생겨 박막화 공정 후의 SOI층의 면내 막두께 분포가 악화되기 때문에, 예를 들면 FD-SOI 웨이퍼와 같이 웨이퍼 면내의 전(全) 점이 목적의 SOI 막두께±0.5nm 이내와 같은 고정도의 막두께 균일성이 필요한 경우에는, 막두께 균일성의 요구를 만족시킬 수 없다는 문제가 있었다.
특허문헌1: 일본특허공개 2007-266059호 공보 특허문헌2: 일본특허공개 2010-092909호 공보
본 발명은, 상기 문제를 해결하기 위하여 이루어진 것으로, 박막화 공정 후의 SOI층의 면내 막두께 균일성이 양호한 SOI 웨이퍼를 제조할 수 있는 SOI 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 본 발명에서는, SOI층이 형성된 SOI 웨이퍼의 SOI 막두께를 조정하는 박막화 공정을 갖는 SOI 웨이퍼의 제조방법에 있어서,
(A1) 상기 SOI층이 형성된 SOI 웨이퍼의 상기 박막화 공정 전의 SOI 막두께를 측정하는 공정,
(A2) 상기 (A1)공정의 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포, 및 미리 구한 상기 박막화 공정에서의 면내 절삭량 분포에 기초하여, 상기 박막화 공정을 행할 때의 상기 SOI 웨이퍼의 회전위치를 결정하고, 이 회전위치가 되도록 상기 SOI 웨이퍼를 중심축둘레로 회전시키는 공정, 및
(A3) 상기 (A2)공정에서 회전시킨 SOI 웨이퍼의 SOI층을 박막화하는 공정,
을 포함하는 SOI 웨이퍼의 제조방법을 제공한다.
이와 같은 SOI 웨이퍼의 제조방법이면, SOI 막두께를 조정하는 박막화 공정 후의 SOI층의 면내 막두께 균일성이 양호한 SOI 웨이퍼를 제조할 수 있다.
또한, 본 발명에서는, SOI층이 형성된 SOI 웨이퍼의 SOI 막두께를 조정하는 박막화 공정을 갖는 SOI 웨이퍼의 제조방법에 있어서,
(B0) 산화성 가스분위기하에서 열처리를 행하여 상기 SOI층의 표면에 열산화막을 형성하는 공정,
(B1) 상기 (B0)공정에서 열산화막이 형성된 SOI 웨이퍼의 SOI 막두께를, 상기 열산화막이 부착된 상태로 측정하는 공정,
(B2) 상기 (B1)공정의 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포, 및 미리 구한 상기 박막화 공정에서의 면내 절삭량 분포에 기초하여, 상기 박막화 공정을 행할 때의 상기 SOI 웨이퍼의 회전위치를 결정하고, 이 회전위치가 되도록 상기 SOI 웨이퍼를 중심축둘레로 회전시키는 공정, 및
(B3) 상기 (B2)공정에서 회전시킨 SOI 웨이퍼의 SOI층 표면의 열산화막 제거 및 상기 SOI층의 에칭을 포함하는 배치식 세정에 의해, 상기 SOI층의 에칭량을 상기 (B1)공정에서 얻어진 SOI 막두께에 따라 제어하면서, 상기 SOI층을 박막화하는 공정,
을 포함하는 SOI 웨이퍼의 제조방법을 제공한다.
이와 같은 SOI 웨이퍼의 제조방법이면, SOI 막두께를 조정하는 박막화 공정 전에 SOI층 표면에 형성한 열산화막을 제거하고, 에칭에 의해 막두께를 조정함으로써, 박막화 공정 후의 SOI층의 면내 막두께 균일성이 양호한 SOI 웨이퍼를 제조할 수 있다.
또한, 본 발명에서는, SOI층이 형성된 SOI 웨이퍼의 SOI 막두께를 조정하는 제1과 제2의 박막화 공정을 갖는 SOI 웨이퍼의 제조방법에 있어서,
(C0) 산화성 가스분위기하에서 열처리를 행하여 상기 SOI층의 표면에 열산화막을 형성하는 공정,
(C1) 상기 (C0)공정에서 열산화막이 형성된 SOI 웨이퍼의 SOI 막두께를, 상기 열산화막이 부착된 상태로 측정하는 공정,
(C2) 상기 (C1)공정의 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포, 및 미리 구한 상기 제1의 박막화 공정에서의 면내 절삭량 분포에 기초하여, 상기 제1의 박막화 공정을 행할 때의 상기 SOI 웨이퍼의 회전위치를 결정하고, 이 회전위치가 되도록 상기 SOI 웨이퍼를 중심축둘레로 회전시키는 공정,
(C3) 상기 (C2)공정에서 회전시킨 SOI 웨이퍼의 SOI층 표면의 열산화막 제거 및 상기 SOI층의 에칭을 포함하는 배치식 세정에 의해, 상기 SOI층의 에칭량을 상기 (C1) 공정에서 얻어진 SOI 막두께에 따라 제어하면서, 상기 SOI층을 최종의 타겟값보다 두꺼워지도록 박막화하는 제1의 박막화 공정,
(C4) 상기 제1의 박막화 공정 후의 SOI 웨이퍼의 SOI 막두께를 측정하는 공정,
(C5) 상기 (C4)공정의 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포, 및 미리 구한 상기 제2의 박막화 공정에서의 면내 절삭량 분포에 기초하여, 상기 제2의 박막화 공정을 행할 때의 상기 SOI 웨이퍼의 회전위치를 결정하고, 이 회전위치가 되도록 상기 SOI 웨이퍼를 중심축둘레로 회전시키는 공정, 및
(C6) 상기 (C5)공정에서 회전시킨 SOI 웨이퍼의 SOI층의 에칭을 포함하는 세정에 의해, 상기 SOI층의 에칭량을 상기 (C4)공정에서 얻어진 SOI 막두께에 따라 제어하면서, 상기 SOI층을 최종의 타겟값이 되도록 박막화하는 제2의 박막화 공정,
을 포함하는 SOI 웨이퍼의 제조방법을 제공한다.
이와 같은 SOI 웨이퍼의 제조방법이면, SOI 막두께를 조정하는 박막화 공정 전에 SOI층 표면에 형성한 열산화막을 제거하는 제1의 박막화 공정과, 에칭에 의해 목표로 하는 막두께로 조정하는 제2의 박막화 공정의 2단계의 박막화 공정에 의해, 박막화 공정 후의 SOI층의 면내 막두께 균일성이 보다 양호한 SOI 웨이퍼를 제조할 수 있다.
또 이때, 상기 (C6)공정의 세정을, 매엽식 세정으로 행하는 것이 바람직하다.
제2의 박막화 공정을 매엽식 세정으로 행함으로써, 박막화 공정 후의 SOI층의 막두께의 제어성을 더욱 향상시켜 SOI 웨이퍼를 제조할 수 있다.
또 이때, 상기 회전위치의 결정을, 상기 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포의 최대값을 나타내는 영역과, 상기 미리 구한 박막화 공정에서의 면내 절삭량 분포의 최대값을 나타내는 영역이 일치하는 위치로 결정하는 것이 바람직하다.
또 이때, 상기 회전위치의 결정을, 상기 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포의 최소값을 나타내는 영역과, 상기 미리 구한 박막화 공정에서의 면내 절삭량 분포의 최소값을 나타내는 영역이 일치하는 위치로 결정하는 것이 바람직하다.
또 이때, 상기 회전위치의 결정을, 상기 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포, 및 상기 미리 구한 박막화 공정에서의 면내 절삭량 분포를 토대로, 상기 회전위치를 소정의 각도씩 변경한 경우의 박막화 공정 후의 SOI 막두께의 면내 분포를 각각 계산하고, 이 계산한 박막화 공정 후의 SOI 막두께의 면내 최대값과 면내 최소값의 차가 최소가 되는 위치로 결정하는 것이 바람직하다.
이와 같은 기준으로 결정한 회전위치가 되도록 SOI 웨이퍼를 회전시켜 박막화 공정을 행함으로써, 보다 확실하게 박막화 공정 후의 SOI층의 면내 막두께 균일성이 양호한 SOI 웨이퍼를 제조할 수 있다.
또 이때, 상기 박막화 공정 전의 SOI 막두께를 측정하는 공정 및 그 후에 행하는 상기 SOI 웨이퍼를 회전시키는 공정을, 동일한 장치 내에서 행하는 것이 바람직하다.
이와 같이 동일 장치 내에서 행하면, 공정을 간략화할 수 있다.
또 이때, 상기 SOI층의 형성을, 적어도, 이온의 주입에 의해 형성된 미소기포층을 갖는 본드 웨이퍼와 지지기판이 되는 베이스 웨이퍼를 접합하는 공정과, 상기 미소기포층을 경계로 하여 상기 본드 웨이퍼를 박리하여 상기 베이스 웨이퍼 상에 박막을 형성하는 공정을 갖는 이온주입 박리법에 의해 행하는 것이 바람직하다.
이와 같이, 본 발명의 SOI 웨이퍼의 제조방법의 SOI층의 형성에는, 이온주입 박리법을 호적하게 이용할 수 있다.
또 이때, 상기 박막화 공정을, SC1용액에 침지함으로써 행하는 것이 바람직하다.
이와 같이, 본 발명의 SOI 웨이퍼의 제조방법의 박막화 공정에는, SC1용액을 호적하게 이용할 수 있다.
이상과 같이, 본 발명의 SOI 웨이퍼의 제조방법이면, 예를 들어 SOI층 표면에 형성한 열산화막을 제거하여 SOI층의 박막화를 행하는 방법이나, 열산화막 제거와 막두께 조정의 2단계의 박막화 공정에 의해 SOI층의 박막화를 행하는 방법에 있어서, SOI층의 막두께를 고정도로 제어하면서, 박막화 공정 후의 SOI층의 면내 막두께 균일성이 양호한 SOI 웨이퍼를 제조할 수 있다. 따라서, 이와 같은 방법이면, 매우 높은 SOI층 막두께 균일성이 요구되는 FD-SOI 웨이퍼의 제조방법으로서 호적하다. 또한, SOI 막두께의 면내 분포가 향상되기 때문에, 목표로 하는 SOI 막두께를 갖는 SOI 웨이퍼의 제조수율이 향상되고, 그 결과, 프로세스의 비용을 저감할 수 있다.
도 1은 본 발명의 SOI 웨이퍼의 제조방법의 일 예를 나타내는 플로우도이다.
도 2는 도 1의 플로우로 SOI 웨이퍼를 제조한 경우의 각 단계의 SOI 막두께의 면내 분포, 및 미리 구한 박막화 공정에서의 면내 절삭량 분포의 일 예를 나타내는 도면이고, (a)는 박막화 공정 전의 SOI 막두께의 면내 분포, (b)는 미리 구한 박막화 공정에서의 면내 절삭량 분포, (c)는 웨이퍼 회전 후의 SOI 막두께의 면내 분포, (d)는 박막화 공정 후의 SOI 막두께의 면내 분포를 나타낸다.
도 3은 본 발명의 SOI 웨이퍼의 제조방법의 다른 일 예를 나타내는 플로우도이다.
도 4는 본 발명의 SOI 웨이퍼의 제조방법의 또 다른 일 예를 나타내는 플로우도이다.
상기 서술한 바와 같이, SOI 막두께를 조정하는 박막화 공정 후의 SOI층의 면내 막두께 균일성이 양호한 SOI 웨이퍼를 제조할 수 있는 SOI 웨이퍼의 제조방법의 개발이 요구되고 있었다.
본 발명자들은, 상기 과제에 대하여 예의 검토를 거듭한 결과, 박막화 공정 전의 SOI층의 면내 분포에는 편차가 있고, 또한 박막화 공정에서의 면내 절삭량 분포에도 편차가 있으므로, 예를 들어, 박막화 공정 전의 SOI층의 막두께가 얇은 개소가 박막화 공정에서의 절삭량이 큰 개소가 된 경우에, 박막화 공정 후의 SOI층의 면내 막두께 균일성이 악화되는 것을 발견하였다. 나아가, 본 발명자들은 이 점으로부터, 박막화 공정 전의 SOI 막두께를 측정하고, 측정한 SOI 막두께의 면내 분포와 미리 구한 박막화 공정에서의 면내 절삭량 분포에 기초하여, 박막화 공정을 행할 때의 SOI 웨이퍼의 회전위치를 결정하고, 이와 같은 회전위치가 되도록 SOI 웨이퍼를 중심축둘레로 회전시킨 상태에서 박막화 공정을 행함으로써, 박막화 공정 후의 SOI층의 면내 막두께 균일성을 개선할 수 있는 것을 발견하여, 본 발명을 완성시켰다.
즉, 본 발명은, SOI층이 형성된 SOI 웨이퍼의 SOI 막두께를 조정하는 박막화 공정을 갖는 SOI 웨이퍼의 제조방법에 있어서,
(A1)상기 SOI층이 형성된 SOI 웨이퍼의 상기 박막화 공정 전의 SOI 막두께를 측정하는 공정,
(A2)상기 (A1)공정의 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포, 및 미리 구한 상기 박막화 공정에서의 면내 절삭량 분포에 기초하여, 상기 박막화 공정을 행할 때의 상기 SOI 웨이퍼의 회전위치를 결정하고, 이 회전위치가 되도록 상기 SOI 웨이퍼를 중심축둘레로 회전시키는 공정, 및
(A3)상기 (A2)공정에서 회전시킨 SOI 웨이퍼의 SOI층을 박막화하는 공정,
을 포함하는 SOI 웨이퍼의 제조방법이다.
이하, 본 발명에 대하여 상세하게 설명하나, 본 발명은 이것들로 한정되는 것은 아니다.
본 발명의 SOI 웨이퍼의 제조방법의 일 예에 대하여, 도 1의 플로우도를 참조하면서 설명한다. 도 1의 SOI 웨이퍼의 제조방법에서는, 먼저 웨이퍼에 SOI층을 형성하고, 다음에 박막화 공정 전의 SOI 막두께를 측정한다(도 1(A1)). 다음에, (A1)공정의 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포, 및 미리 구한 박막화 공정에서의 면내 절삭량 분포에 기초하여, 박막화 공정을 행할 때의 SOI 웨이퍼의 회전위치를 결정하고, 결정한 회전위치가 되도록 SOI 웨이퍼를 중심축둘레로 회전시킨다(도 1(A2)). 다음에, (A2)공정에서 회전시킨 SOI 웨이퍼의 SOI층을 박막화한다(도 1(A3)).
이하, 각 공정에 대하여 더욱 상세하게 설명한다.
[SOI층의 형성]
본 발명에 있어서, SOI층의 형성방법은 특별히 한정되지 않으나, 예를 들어, 이온의 주입에 의해 형성된 미소기포층을 갖는 본드 웨이퍼와 지지기판이 되는 베이스 웨이퍼를 접합하는 공정과, 미소기포층을 경계로 하여 본드 웨이퍼를 박리하여 베이스 웨이퍼 상에 박막을 형성하는 공정을 갖는 이온주입 박리법에 의해 행하는 것이 바람직하다. 이온주입 박리법이면, 극박이고 비교적 면내 막두께 분포가 작은 SOI층이 형성된 SOI 웨이퍼가 얻어진다.
[(A1) 박막화 공정 전의 SOI 막두께 측정]
(A1)공정에서는, SOI층이 형성된 SOI 웨이퍼의 SOI 막두께를 조정하는 박막화 공정 전의 SOI 막두께를 측정한다. 박막화 공정 전의 SOI 막두께 측정은, 특별히 한정되지 않고, 공지의 방법으로 행하면 된다.
[(A2) SOI 웨이퍼의 회전위치의 결정 및 SOI 웨이퍼의 회전]
(A2)공정에서는, (A1)공정의 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포, 및 미리 구한 박막화 공정에서의 면내 절삭량 분포에 기초하여, 박막화 공정을 행할 때의 SOI 웨이퍼의 회전위치를 결정하고, 결정한 회전위치가 되도록 SOI 웨이퍼를 중심축둘레로 회전시킨다.
SOI 막두께를 조정하는 박막화 공정에서의 면내 절삭량 분포를 미리 구할 때에는, 예를 들어 실제로 후공정인 박막화 공정에서 사용하는 박막화수단(예를 들어, 배치식 세정기나 매엽식 세정기 등)을 이용하여, SOI 막두께가 타겟값이 되도록 박막화를 행하고, 박막화 후에 SOI 막두께 측정을 행하여 절삭량 분포를 구하면 된다.
박막화 공정을 행할 때의 SOI 웨이퍼의 회전위치의 결정은, (A1)공정의 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포, 및 미리 구한 박막화 공정에서의 면내 절삭량 분포에 기초하여 행해진다. 상기 서술한 바와 같이, 예를 들어, 박막화 공정 전의 SOI층의 막두께가 얇은 개소가 박막화 공정에서의 절삭량이 큰 개소가 된 경우에, 박막화 공정 후의 SOI층의 면내 막두께 균일성이 악화된다는 점에서, 회전위치는 박막화 공정 전의 SOI층의 막두께와 박막화 공정에서의 절삭량과의 차분의 불균일이 웨이퍼 면내에서 작아지도록 결정하면 된다. 회전위치를 결정하는 기준으로서, 보다 구체적으로는, 예를 들어 이하의 3가지 기준을 들 수 있다.
(기준 1)
막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포의 최대값을 나타내는 영역과, 미리 구한 박막화 공정에서의 면내 절삭량 분포의 최대값을 나타내는 영역이 일치하는 위치를 회전위치로 결정한다.
(기준 2)
막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포의 최소값을 나타내는 영역과, 미리 구한 박막화 공정에서의 면내 절삭량 분포의 최소값을 나타내는 영역이 일치하는 위치를 회전위치로 결정한다.
(기준 3)
막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포, 및 미리 구한 박막화 공정에서의 면내 절삭량 분포를 토대로, 회전위치를 소정의 각도씩 변경한 경우의 박막화 공정 후의 SOI 막두께의 면내 분포를 각각 계산하고, 이 계산한 박막화 공정 후의 SOI 막두께의 면내 최대값과 면내 최소값의 차가 최소가 되는 위치를 회전위치로 결정한다.
예를 들어 상기 어느 한 기준으로 결정한 회전각도가 되도록 SOI 웨이퍼를 회전시켜 박막화 공정을 행함으로써, 박막화 공정에 기인한 SOI 막두께의 면내 분포를 개선, 혹은 면내 분포의 악화를 최소화할 수 있다. 또한, 물론 회전위치의 결정기준은 이것들로 한정되는 것은 아니며, 박막화 공정 전의 SOI층의 막두께와 박막화 공정에서의 절삭량과의 차분의 불균일이 웨이퍼 면내에서 작아지는 임의의 기준으로 회전위치를 결정하면 된다.
이때, 박막화 공정 전의 SOI 막두께를 측정하는 공정((A1)공정) 및 그 후에 행하는 SOI 웨이퍼를 회전시키는 공정((A2)공정)을 동일한 장치 내에서 행하면, 공정이 간략화될 수 있으므로 바람직하다. 보다 구체적으로는, (A1)공정에서 사용한 SOI 막두께 측정장치 내에 얼라인먼트용의 웨이퍼 회전기구가 부속되어 있는 경우에, SOI 막두께 측정 직후의 웨이퍼 회수시에, 측정한 SOI 막두께의 면내 분포와 미리 구한 박막화 공정에서의 면내 절삭량 분포에 기초하여 웨이퍼의 회전위치를 결정하고, 결정한 회전위치가 되도록 SOI 막두께 측정장치 내의 웨이퍼 회전기구를 이용하여 웨이퍼를 회전시킨 후, 박막화 공정에서 사용하는 세정기의 세정용 캐리어 내에 회수한다면, SOI 막두께 측정과 박막화 공정 전의 웨이퍼의 회전을 동일 장치 내에서 행할 수 있어, 작업의 간략화가 가능해진다.
[(A3)회전시킨 SOI 웨이퍼의 SOI층의 박막화]
(A3)공정에서는, (A2)공정에서 회전시킨 SOI 웨이퍼의 SOI층을 박막화한다. SOI 막두께를 조정하는 SOI층의 박막화의 방법으로는, 배치식 세정기를 이용한 세정(에칭)에 의한 박막화를 적용하는 것이 효과적인데, 이것으로 한정되지 않고, 원하는 절삭량 등에 따라, 매엽식 세정기를 이용한 세정(에칭), 희생산화처리(배치처리, 매엽처리), 가스(HCl 등)에 의한 가스에칭, 드라이에칭, 웨트에칭, 수소나 아르곤 등의 환원성 분위기 열처리에 의한 SOI층의 두께감소를 수반하는 평탄화처리 등의 여러 가지 박막화 방법을 적용할 수 있다.
또한, 박막화 공정은, SOI 웨이퍼를 SC1용액(NH4OH와 H2O2의 혼합수용액)에 침지함으로써 행하는 것이 바람직하다.
배치식 세정기와 SC1용액을 이용한 세정(에칭)의 경우, 수조 내의 상하에서 Si에칭의 면내 절삭량 분포의 편차가 발생하기 쉽고, 수조 상부에 침지된 부분의 에칭 절삭량은, 수조 하부에서 침지된 부분의 에칭 절삭량보다 작아지는 경향이 있다. 그 원인으로는 순환라인에서 가열한 약액이 수조 내 하부로부터 공급되는 점 및, 액면으로부터 웨이퍼를 넣고 꺼내기 위하여, 침지시간이 웨이퍼 면내에서 상이하여 웨이퍼 하부만큼 침지시간이 길어지는 점 등에 의한다.
이 점으로부터, 박막화 공정을 배치식 세정기와 SC1용액을 이용한 세정(에칭)에서 행하는 경우에는, 박막화 공정 전의 SOI 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포와, 상기 서술한 에칭의 면내 절삭량 분포의 편차에 기초하여, 배치식 세정기에 의한 세정 전에 예를 들어 SOI 막두께의 얇은 부분이 배치식 세정기의 수조 내 상측이 되도록 회전위치를 결정하고, 미리 배치식 세정 전에 웨이퍼를 회전시켜 세정용 캐리어에 투입하여 세정을 행하면, 배치식 세정기에 의한 박막화 공정 후의 SOI 막두께의 면내 분포를 박막화 공정 전에 비해 개선, 혹은 박막화 공정 후의 면내 분포의 악화를 최소화할 수 있다.
또한, 배치식 세정기에서의 면내 절삭량 분포를 미리 조사하여 데이터베이스화해 두면, 박막화 공정 전의 SOI 막두께 측정의 결과를 토대로, 배치 내의 각각의 SOI 웨이퍼의 회전위치를 결정하고, 각각의 웨이퍼를 결정한 회전위치가 되도록 회전시킨 후, 세정용 캐리어에 투입하여 세정을 행할 수 있으므로, 각 웨이퍼의 면내 분포를 고정도로 개선할 수 있음과 함께 공정을 더욱 간략화할 수 있다.
또한, 웨이퍼 침지형의 매엽식 세정기에서는 배치식과 마찬가지로 수조 내의 상하에서 Si에칭의 면내 절삭량 분포의 편차가 발생하기 쉬우므로, 박막화 공정 전의 SOI 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포와, 상기 서술한 에칭의 면내 절삭량 분포의 편차에 기초하여, 매엽식 세정기에 의한 박막화 전에 SOI 막두께의 얇은 부분이 매엽식세정기의 수조 내 상측이 되도록 회전위치를 결정하고, 미리 매엽식 세정 전에 웨이퍼를 회전시켜 세정용 캐리어에 투입하여 세정을 행하면, 매엽식 세정기에 의한 박막화 공정 후의 SOI 막두께의 면내 분포를 박막화 공정 전에 비해 개선, 혹은 박막화 공정 후의 면내 분포의 악화를 최소화할 수 있다.
한편, 웨이퍼를 수평으로 유지하고, 상부 배관으로부터 약액을 주수하는 약액 주수형의 매엽식 세정기에서는, 박막화 공정 중에 웨이퍼를 연속적으로 회전시키는 방법이 이용된다. 이에 따라, 박막화 공정에서의 면내 절삭량 분포가 동심원상이 되고, 박막화 공정 전의 웨이퍼를 결정한 회전위치가 되도록 중심축둘레로 회전시켜도 면내 막두께 분포로의 영향은 작지만, 박막화 공정 중의 웨이퍼의 연속회전이 편심되고 있는 경우에서는 면내 절삭량 분포가 동심원으로부터 벗어나기 때문에, 박막화 공정 전의 웨이퍼를 원하는 회전위치로 회전시킴으로써, 박막화 공정 후의 SOI 막두께의 면내 분포를 박막화 공정 전에 비해 개선, 혹은 박막화 공정 후의 면내 분포의 악화를 최소화할 수 있다.
이하, 도 2를 참조하면서 본 발명의 SOI 웨이퍼의 제조방법을 보다 구체적으로 설명하나, 본 발명은 이것으로 한정되는 것은 아니다. 도 2는, 실제로 도 1의 플로우로 SOI 웨이퍼를 제조한 경우의 각 단계의 SOI 막두께의 면내 분포, 및 미리 구한 박막화 공정에서의 면내 절삭량 분포의 예를 나타내고 있으며, 도 2(a)는 박막화 공정 전의 SOI 막두께의 면내 분포, 도 2(b)는 미리 구한 박막화 공정에서의 면내 절삭량 분포, 도 2(c)는 웨이퍼 회전 후의 SOI 막두께의 면내 분포, 도 2(d)는 박막화 공정 후의 SOI 막두께의 면내 분포를 나타낸다.
먼저, 웨이퍼에 SOI층을 형성하고, 다음에 (A1)공정으로서, 박막화 공정 전의 SOI 막두께를 측정하여 도 2(a)와 같은 SOI 막두께의 면내 분포를 얻는다. 예를 들어, 도 2(a)에서는, SOI 막두께의 평균값은 16.7nm, 면내 막두께 분포(막두께 범위(Range): 막두께의 면내 최대값-면내 최소값)는 0.59nm이고, 7시 반의 측정위치(웨이퍼 상단을 0도로 했을 때 시계방향으로 225도의 위치)에서 가장 SOI 막두께가 얇은 것을 알 수 있다.
다음에, (A2)공정으로서, 박막화 공정을 행할 때의 웨이퍼의 회전위치를 결정하는데, 그 전에 SC1용액을 이용한 배치식 세정기로 SOI 막두께가 12.0nm가 될 때까지 박막화했을 때의 면내 절삭량 분포를 미리 측정하고, 도 2(b)와 같은 박막화 공정에서의 면내 절삭량 분포를 구해 둔다. 예를 들어, 도 2(b)에서는, 평균 절삭량은 4.7nm, 면내 절삭량 분포(절삭량 범위(Range): 절삭량의 면내 최대값-면내 최소값)는 0.18nm이고, 세정용 캐리어 내의 상측에서 절삭량이 가장 적음을 알 수 있다.
다음에, (A1)공정에서 얻어진 SOI 막두께의 면내 분포(도 2(a))와, 상기 서술한 바와 같이 하여 구한 박막화 공정에서의 면내 절삭량 분포(도 2(b))에 기초하여, 배치식 세정을 행할 때의 웨이퍼의 회전위치를 결정한다. 이때, 회전위치는 예를 들어 상기 서술한 바와 같은 기준에 기초하여 임의로 결정할 수 있으나, 여기에서는, 가장 SOI 막두께가 얇은 7시 반의 측정위치를, 절삭량이 가장 적은 세정용 캐리어 내의 상측으로 맞춘 상태로 배치식 세정을 행하는 경우를 예로 든다. 이 경우, 가장 SOI 막두께가 얇은 7시 반의 측정위치가 세정용 캐리어 내의 상측(0시의 위치)이 되도록, 시계방향으로 135도 회전시킨다(도 2(c)). 이때의 웨이퍼의 회전은, 상기 서술한 바와 같이, (A1)공정에 사용한 SOI 막두께 측정장치 내에서 행해도 되고, SOI 막두께 측정장치로부터 꺼내고 나서 별도 행해도 된다.
다음에, (A3)공정으로서, 도 2(c)와 같이 시계방향으로 135도 회전시킨 상태의 웨이퍼를 세정용 캐리어에 이재(移載)하고, SOI 막두께가 12.0nm가 될 때까지 SC1용액을 이용한 배치식 세정기에 의한 박막화를 행한다.
박막화 공정 후의 SOI 막두께 분포를 측정한 바, 도 2(d)와 같이 SOI 막두께의 평균값은 12.0nm, 면내 막두께 분포(막두께 범위(Range))는 0.56nm가 되어 있어, 이 점으로부터 도 1과 같은 플로우로 박막화 공정을 행함으로써, 박막화 공정 전에 비해 면내 막두께 분포를 개선시킬 수 있고, 박막화 공정 후의 면내 막두께 균일성이 양호한 SOI 웨이퍼를 제조할 수 있음을 알 수 있다.
이상 설명한 바와 같이, 본 발명의 SOI 웨이퍼의 제조방법이면, SOI 막두께를 조정하는 박막화 공정 후의 SOI층의 면내 막두께 균일성이 양호한 SOI 웨이퍼를 제조할 수 있다.
또한, 본 발명에서는, SOI층이 형성된 SOI 웨이퍼의 SOI 막두께를 조정하는 박막화 공정을 갖는 SOI 웨이퍼의 제조방법에 있어서,
(B0)산화성 가스분위기하에서 열처리를 행하여 상기 SOI층의 표면에 열산화막을 형성하는 공정,
(B1)상기 (B0)공정에서 열산화막이 형성된 SOI 웨이퍼의 SOI 막두께를, 상기 열산화막이 부착된 상태로 측정하는 공정,
(B2)상기 (B1)공정의 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포, 및 미리 구한 상기 박막화 공정에서의 면내 절삭량 분포에 기초하여, 상기 박막화 공정을 행할 때의 상기 SOI 웨이퍼의 회전위치를 결정하고, 이 회전위치가 되도록 상기 SOI 웨이퍼를 중심축둘레로 회전시키는 공정, 및
(B3)상기 (B2)공정에서 회전시킨 SOI 웨이퍼의 SOI층 표면의 열산화막 제거 및 상기 SOI층의 에칭을 포함하는 배치식 세정에 의해, 상기 SOI층의 에칭량을 상기 (B1)공정에서 얻어진 SOI 막두께에 따라 제어하면서, 상기 SOI층을 박막화하는 공정,
을 포함하는 SOI 웨이퍼의 제조방법을 제공한다.
이와 같은 SOI 웨이퍼의 제조방법의 일 예에 대하여, 도 3의 플로우도를 참조하면서 설명한다. 도 3의 SOI 웨이퍼의 제조방법에서는, 먼저 웨이퍼에 SOI층을 형성하고, 다음에 산화성 가스분위기하에서 열처리를 행하여 SOI층의 표면에 열산화막을 형성한다(도 3(B0)). 다음에, 박막화 공정 전의 SOI 막두께를, 열산화막이 부착된 상태로 측정한다(도 3(B1)). 다음에, (B1)공정의 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포, 및 미리 구한 박막화 공정에서의 면내 절삭량 분포에 기초하여, 박막화 공정을 행할 때의 SOI 웨이퍼의 회전위치를 결정하고, 결정한 회전위치가 되도록 SOI 웨이퍼를 중심축둘레로 회전시킨다(도 3(B2)). 다음에, (B2)공정에서 회전시킨 SOI 웨이퍼의 SOI층 표면의 열산화막 제거 및 SOI층의 에칭을 포함하는 배치식 세정에 의해, SOI층의 에칭량을 (B1)공정에서 얻어진 SOI 막두께에 따라 제어하면서, SOI층을 박막화한다(도 3(B3)).
[(B0) 열산화막의 형성]
본 발명에 있어서, 열산화막의 형성은 산화성 가스분위기하에서 열처리를 행하는 방법이면 특별히 한정되지 않고, 공지의 방법으로 행할 수 있다.
한편, SOI층의 형성, (B1)공정, 및 (B2)공정은, 각각 상기 서술한 SOI층의 형성, (A1)공정, 및 (A2)공정과 동일하게 행하면 된다.
[(B3) 회전시킨 SOI 웨이퍼의 SOI층의 박막화]
(B3)공정에서는, (B2)공정에서 회전시킨 SOI 웨이퍼의 SOI층 표면의 열산화막 제거 및 SOI층의 에칭을 포함하는 배치식 세정에 의해, SOI층의 에칭량을 (B1)공정에서 얻어진 SOI 막두께(예를 들어, 면내 평균값)에 따라 제어하면서, SOI층을 박막화한다. SOI층의 에칭을 포함하는 배치식 세정에 의한 박막화의 구체적인 방법은, 특별히 한정되지 않으나, 상기 서술한 배치식 세정기와 SC1용액을 이용한 세정(에칭)을 적용하는 것이 바람직하다.
이와 같은 SOI 웨이퍼의 제조방법이면, 박막화 공정 전에 SOI층 표면에 형성한 열산화막을 제거하고, 에칭에 의해 막두께를 조정함으로써, 박막화 공정 후의 SOI층의 면내 막두께 균일성이 양호한 SOI 웨이퍼를 제조할 수 있다.
또한, 본 발명에서는, SOI층이 형성된 SOI 웨이퍼의 SOI 막두께를 조정하는 제1과 제2의 박막화 공정을 갖는 SOI 웨이퍼의 제조방법에 있어서,
(C0)산화성 가스분위기하에서 열처리를 행하여 상기 SOI층의 표면에 열산화막을 형성하는 공정,
(C1)상기 (C0)공정에서 열산화막이 형성된 SOI 웨이퍼의 SOI 막두께를, 상기 열산화막이 부착된 상태로 측정하는 공정,
(C2)상기 (C1)공정의 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포, 및 미리 구한 상기 제1의 박막화 공정에서의 면내 절삭량 분포에 기초하여, 상기 제1의 박막화 공정을 행할 때의 상기 SOI 웨이퍼의 회전위치를 결정하고, 이 회전위치가 되도록 상기 SOI 웨이퍼를 중심축둘레로 회전시키는 공정,
(C3)상기 (C2)공정에서 회전시킨 SOI 웨이퍼의 SOI층 표면의 열산화막 제거 및 상기 SOI층의 에칭을 포함하는 배치식 세정에 의해, 상기 SOI층의 에칭량을 상기 (C1)공정에서 얻어진 SOI 막두께에 따라 제어하면서, 상기 SOI층을 최종의 타겟값보다 두꺼워지도록 박막화하는 제1의 박막화 공정,
(C4)상기 제1의 박막화 공정 후의 SOI 웨이퍼의 SOI 막두께를 측정하는 공정,
(C5)상기 (C4)공정의 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포, 및 미리 구한 상기 제2의 박막화 공정에서의 면내 절삭량 분포에 기초하여, 상기 제2의 박막화 공정을 행할 때의 상기 SOI 웨이퍼의 회전위치를 결정하고, 이 회전위치가 되도록 상기 SOI 웨이퍼를 중심축둘레로 회전시키는 공정, 및
(C6)상기 (C5)공정에서 회전시킨 SOI 웨이퍼의 SOI층의 에칭을 포함하는 세정에 의해, 상기 SOI층의 에칭량을 상기 (C4)공정에서 얻어진 SOI 막두께에 따라 제어하면서, 상기 SOI층을 최종의 타겟값이 되도록 박막화하는 제2의 박막화 공정,
을 포함하는 SOI 웨이퍼의 제조방법을 제공한다.
이와 같은 SOI 웨이퍼의 제조방법의 일 예에 대하여, 도 4의 플로우도를 참조하면서 설명한다. 도 4의 SOI 웨이퍼의 제조방법에서는, 먼저 웨이퍼에 SOI층을 형성하고, 다음에 산화성 가스분위기하에서 열처리를 행하여 SOI층의 표면에 열산화막을 형성한다(도 4(C0)). 다음에, 제1의 박막화 공정 전의 SOI 막두께를, 열산화막이 부착된 상태로 측정한다(도 4(C1)). 다음에, (C1)공정의 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포, 및 미리 구한 제1의 박막화 공정에서의 면내 절삭량 분포에 기초하여, 제1의 박막화 공정을 행할 때의 SOI 웨이퍼의 회전위치를 결정하고, 결정한 회전위치가 되도록 SOI 웨이퍼를 중심축둘레로 회전시킨다(도 4(C2)). 다음에, (C2)공정에서 회전시킨 SOI 웨이퍼의 SOI층 표면의 열산화막 제거 및 SOI층의 에칭을 포함하는 배치식 세정에 의해, SOI층의 에칭량을 (C1)공정에서 얻어진 SOI 막두께에 따라 제어하면서, SOI층을 최종의 타겟값보다 두꺼워지도록 박막화한다(제1의 박막화 공정; 도 4(C3)). 다음에, 제1의 박막화 공정 후의 SOI 웨이퍼의 SOI 막두께를 측정한다(도 4(C4)). 다음에, (C4)공정의 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포, 및 미리 구한 제2의 박막화 공정에서의 면내 절삭량 분포에 기초하여, 제2의 박막화 공정을 행할 때의 SOI 웨이퍼의 회전위치를 결정하고, 이 회전위치가 되도록 SOI 웨이퍼를 중심축둘레로 회전시킨다(도 4(C5)). 다음에, (C5)공정에서 회전시킨 SOI 웨이퍼의 SOI층의 에칭을 포함하는 세정에 의해, SOI층의 에칭량을 (C4)공정에서 얻어진 SOI 막두께에 따라 제어하면서, SOI층을 최종의 타겟값이 되도록 박막화한다(제2의 박막화 공정; 도 4(C6)).
한편, SOI층의 형성, (C1)공정, 및 (C2)공정은, 각각 상기 서술한 SOI층의 형성, (A1)공정, 및 (A2)공정과 동일하게 행하면 된다. 또한, (C0)공정은, 상기 서술한 (B0)공정과 동일하게 행하면 된다.
[(C3) 회전시킨 SOI 웨이퍼의 SOI층의 박막화(제1의 박막화 공정)]
(C3)공정에서는, (C2)공정에서 회전시킨 SOI 웨이퍼의 SOI층 표면의 열산화막 제거 및 SOI층의 에칭을 포함하는 배치식 세정에 의해, SOI층의 에칭량을 (C1)공정에서 얻어진 SOI 막두께(예를 들어, 면내 평균값)에 따라 제어하면서, SOI층을 최종의 타겟값보다 두꺼워지도록 박막화한다. (C3)공정은, 상기 서술한 (B3)공정과 동일하게 행하면 되는데, 제1의 박막화 공정에서는 최종의 타겟값보다 두꺼워지도록 박막화하고, 후술하는 제2의 박막화 공정에서 최종의 타겟값이 되도록 박막화한다.
[(C4)제1의 박막화 공정 후의 SOI 막두께 측정]
(C4)공정에서는, 제1의 박막화 공정 후의 SOI 웨이퍼의 SOI 막두께를 측정한다. (C4)공정은, 상기 서술한 (A1)공정과 동일하게 행하면 된다.
[(C5) SOI 웨이퍼의 회전위치의 결정 및 SOI 웨이퍼의 회전]
(C5)공정에서는, (C4)공정의 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포, 및 미리 구한 제2의 박막화 공정에서의 면내 절삭량 분포에 기초하여, 제2의 박막화 공정을 행할 때의 SOI 웨이퍼의 회전위치를 결정하고, 이 회전위치가 되도록 SOI 웨이퍼를 중심축둘레로 회전시킨다. (C5)공정은, 상기 서술한 (A2)공정과 동일하게 행하면 된다.
[(C6) 회전시킨 SOI 웨이퍼의 SOI층의 박막화(제2의 박막화 공정)]
(C6)공정에서는, (C5)공정에서 회전시킨 SOI 웨이퍼의 SOI층의 에칭을 포함하는 세정에 의해, SOI층의 에칭량을 (C4)공정에서 얻어진 SOI 막두께(예를 들어, 면내 평균값)에 따라 제어하면서, SOI층을 최종의 타겟값이 되도록 박막화한다. 한편, (C6)공정의 세정은, 상기 서술한 (A3)공정과 동일하게 행하면 되고, 특히 매엽식 세정으로 행하는 것이 바람직하다.
이와 같은 SOI 웨이퍼의 제조방법이면, 박막화 공정 전에 SOI층 표면에 형성한 열산화막을 제거하는 제1의 박막화 공정과, 에칭에 의해 목표로 하는 막두께로 조정하는 제2의 박막화 공정의 2단계의 박막화 공정에 의해, 박막화 공정 후의 SOI층의 면내 막두께 균일성이 보다 양호한 SOI 웨이퍼를 제조할 수 있다.
한편, 이상 설명한 본 발명의 SOI 웨이퍼의 제조방법은, 스마트컷법이나 SIMOX(Separation by IMplanted Oxygen)법, rTCCP(room-Temerature Controlled Cleave Process)법과 같은 여러 가지 SOI 웨이퍼 제조방법에 적용할 수 있고, 이들 방법에 있어서도, 박막화 공정 전에 박막화 공정을 행할 때의 회전위치를 결정하고, 결정한 회전위치가 되도록 SOI 웨이퍼를 회전시킴으로써, 박막화 공정 후의 SOI층의 면내 막두께 균일성을 개선시킬 수 있다.
이상과 같이, 본 발명의 SOI 웨이퍼의 제조방법이면, 예를 들어 SOI층 표면에 형성한 열산화막을 제거하여 SOI층의 박막화를 행하는 방법이나, 열산화막 제거와 막두께 조정의 2단계의 박막화 공정에 의해 SOI층의 박막화를 행하는 방법에 있어서, SOI층의 막두께를 고정도로 제어하면서, 박막화 공정 후의 SOI층의 면내 막두께 균일성이 양호한 SOI 웨이퍼를 제조할 수 있다. 따라서, 이와 같은 방법이면, 매우 높은 SOI층 막두께 균일성이 요구되는 FD-SOI 웨이퍼의 제조방법으로서 호적하다. 또한, SOI 막두께의 면내 분포가 향상되므로, 목표로 하는 SOI 막두께를 갖는 SOI 웨이퍼의 제조수율이 향상되고, 그 결과, 프로세스의 비용을 저감할 수 있다.
실시예
이하, 실시예 및 비교예를 이용하여 본 발명을 구체적으로 설명하나, 본 발명은 이것들로 한정되는 것은 아니다. 한편, 이하의 실시예 및 비교예에서는, SOI층의 최종 타겟값을 12.0nm로 하고, 제1과 제2의 박막화 공정에 의해 박막화를 행하였다.
먼저, 이온주입 박리법을 이용하여 제작된 SOI 막두께 150nm의 SOI 웨이퍼(직경 300mm)를 50매 준비하고, 이 SOI 웨이퍼에 대하여 표 1에 나타내는 산화조건으로 열처리를 행하여 SOI층의 표면에 열산화막을 형성하였다. 다음에, 엘립소미터를 이용하여, 열산화막을 형성한 SOI 웨이퍼의 SOI층과 열산화막의 막두께를 측정하였다. 결과를 표 1에 나타낸다.
다음에, 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포와, 미리 구한 제1의 박막화 공정에서의 면내 절삭량 분포에 기초하여, SOI층의 면내 막두께에서 가장 얇은 영역이 제1의 박막화 공정을 행하는 세정조 내의 상측(즉, 절삭량이 최소가 되는 영역)이 되도록, SOI 막두께 측정 후에 이재기(SOI 막두께 측정장치 외)로 웨이퍼를 시계방향으로 135도 회전시키고 나서 세정용 캐리어에 이재하였다.
다음에, 제1의 박막화 공정으로서, 복수의 웨이퍼를 1개의 배치로 하여 동일 카세트에 모으는 배치식의 세정기를 이용하여, 표 1에 나타내는 세정조건으로, SOI 막두께가 (최종의 타겟값보다 두꺼운) 13.0nm가 되도록 배치식 세정을 행하였다(산화막 제거세정). 한편, 세정은 15%HF용액을 이용한 세정(100sec)과, SC1 용액(NH4OH 수용액(29%):H2O2 수용액(30%):H2O=1:1:5; 액온 76℃)을 이용한 세정(240sec)을 조합하여 행하였다.
그 후, 제1의 박막화 공정 후의 SOI 막두께의 측정을 행하였다. 결과를 표 1에 나타낸다.
다음에, 제1의 박막화 공정 후의 SOI 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포와, 미리 구한 제2의 박막화 공정에서의 면내 절삭량 분포에 기초하여, SOI층의 면내 막두께에서 가장 얇은 영역이 제2의 박막화 공정을 행하는 세정조 내의 상측(즉, 절삭량이 최소가 되는 영역)이 되도록, SOI 막두께 측정 후에 이재기(SOI 막두께 측정장치 외)로 각각의 웨이퍼를 회전시키고 나서 세정용 캐리어에 이재하였다.
다음에, 제2의 박막화 공정으로서, 배치식의 세정기를 이용하여, 표 1에 나타내는 세정조건으로 SC1용액을 이용하여 배치식 세정을 행하였다(막두께 조정세정). 배치식의 막두께 조정세정에서는, 제1의 박막화 공정 후의 SOI 막두께 측정 결과에 기초하여, SOI 막두께의 면내 평균값이 0.1nm마다 SOI 웨이퍼를 수용하는 세정용 캐리어를 분할하고, 캐리어마다 막두께 조정세정의 SC1 침지시간을 변경하여 타겟값(12.0nm)까지 박막화를 행하였다. 한편, SC1은 제1의 박막화 공정과 동일한 것을 사용하였다.
그 후, 제2의 박막화 공정 후의 SOI 막두께의 측정을 행하였다. 다시, 측정한 제2의 박막화 공정 후의 SOI 막두께의 면내 분포로부터 SOI층이 12.0nm±0.5nm가 된 웨이퍼의 비율(수율)을 산출한다. 결과를 표 1에 나타낸다.
(실시예 2)
제1의 박막화 공정을 행하기 전의 SOI 웨이퍼의 회전, 및 제2의 박막화 공정을 행하기 전의 SOI 웨이퍼의 회전을, 별도 웨이퍼의 회전 공정을 마련하지 않고 SOI 막두께 측정장치 내의 웨이퍼 회전기구로 행하는 것을 제외하고는 실시예 1과 동일한 조작을 행하여, SOI층의 박막화를 행하였다. 한편, 제1의 박막화 공정 및 제2의 박막화 공정을 행하기 전의 SOI 웨이퍼의 회전에서는, 실시예 1과 마찬가지로, SOI층의 면내 막두께에서 가장 얇은 영역이 박막화 공정을 행하는 세정조 내의 상측(즉, 절삭량이 최소가 되는 영역)이 되도록 회전시켰다.
실험 조건, 각 단계에서의 SOI 막두께 측정 결과, 및 산출한 수율을 표 1에 나타낸다.
(실시예 3)
제1의 박막화 공정을 행하기 전의 SOI 웨이퍼의 회전, 및 제2의 박막화 공정을 행하기 전의 SOI 웨이퍼의 회전을, 별도 웨이퍼의 회전 공정을 마련하지 않고 SOI 막두께 측정장치 내의 웨이퍼 회전기구로 행하고, 또한 제2의 박막화 공정을 웨이퍼 침지형의 매엽식 세정으로 행하는 것을 제외하고는 실시예 1과 동일한 조작을 행하여, SOI층의 박막화를 행하였다. 한편, 제1의 박막화 공정 및 제2의 박막화 공정을 행하기 전의 SOI 웨이퍼의 회전에서는, 실시예 1과 마찬가지로, SOI층의 면내 막두께에서 가장 얇은 영역이 박막화 공정을 행하는 세정조 내의 상측(즉, 절삭량이 최소가 되는 영역)이 되도록 회전시켰다.
또한, 웨이퍼 침지형의 매엽식 세정에서는, 제1의 박막화 공정 후의 SOI 막두께 측정 결과에 기초하여, SOI 막두께에 따라 웨이퍼마다 SC1 침지시간을 변경하여 타겟값(12.0nm)까지 박막화를 행하였다. 한편, SC1은 제1의 박막화 공정과 동일한 것을 사용하였다.
실험 조건, 각 단계에서의 SOI 막두께 측정 결과, 및 산출한 수율을 표 1에 나타낸다.
(비교예 1)
제1의 박막화 공정을 행하기 전의 SOI 웨이퍼의 회전, 및 제2의 박막화 공정을 행하기 전의 SOI 웨이퍼의 회전을 행하지 않은 것을 제외하고는 실시예 1과 동일한 조작을 행하여, SOI층의 박막화를 행하였다. 실험 조건, 각 단계에서의 SOI 막두께 측정 결과, 및 산출한 수율을 표 1에 나타낸다.
Figure pct00001
표 1에 나타내는 바와 같이, 제1의 박막화 공정(산화막 제거세정) 후의 SOI 막두께를 비교한 바, 제1의 박막화 공정 전에 웨이퍼를 회전시킨 실시예 1~3에서는, 제1의 박막화 공정 후의 막두께 범위(Range)가 0.64nm로 되어 있어, 웨이퍼를 회전시키지 않은 비교예 1(막두께 범위(Range)=0.75nm)에 비해, SOI층의 막두께 범위(Range)가 개선되어 있었다.
또한, 제2의 박막화 공정(막두께 조정세정 후의 SOI 막두께를 비교한 바, 제2의 박막화 공정 전에 웨이퍼를 회전시킨 실시예 1~3에서는, 제2의 박막화 공정 후의 막두께 범위(Range)가 0.61nm로 되어 있어, 웨이퍼를 회전시키지 않은 비교예 1(막두께 범위(Range)=0.79nm)에 비해, SOI층의 막두께 범위(Range)가 개선되어 있었다.
또한, 막두께 범위(Range)가 개선된 결과, SOI 막두께의 규격(12.0nm±0.5nm)에 대한 제조수율이 향상되었다.
한편, 막두께 범위(Range)나 수율에 대해서는, SOI 막두께 측정의 웨이퍼 회수시에 SOI 막두께 측정장치 내에서 웨이퍼를 회전시키는 경우(실시예 2)와, SOI 막두께 측정 후에 별도 웨이퍼를 회전시키는 경우(실시예 1)에서 차는 보이지 않았다.
이상으로부터, 본 발명의 SOI 웨이퍼의 제조방법이면, SOI 막두께를 조정하는 박막화 공정 후의 SOI층의 면내 막두께 균일성이 양호한 SOI 웨이퍼를 제조할 수 있음이 명백해졌다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (10)

  1. SOI층이 형성된 SOI 웨이퍼의 SOI 막두께를 조정하는 박막화 공정을 갖는 SOI 웨이퍼의 제조방법에 있어서,
    (A1) 상기 SOI층이 형성된 SOI 웨이퍼의 상기 박막화 공정 전의 SOI 막두께를 측정하는 공정,
    (A2) 상기 (A1)공정의 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포, 및 미리 구한 상기 박막화 공정에서의 면내 절삭량 분포에 기초하여, 상기 박막화 공정을 행할 때의 상기 SOI 웨이퍼의 회전위치를 결정하고, 이 회전위치가 되도록 상기 SOI 웨이퍼를 중심축둘레로 회전시키는 공정, 및
    (A3) 상기 (A2)공정에서 회전시킨 SOI 웨이퍼의 SOI층을 박막화하는 공정,
    을 포함하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  2. SOI층이 형성된 SOI 웨이퍼의 SOI 막두께를 조정하는 박막화 공정을 갖는 SOI 웨이퍼의 제조방법에 있어서,
    (B0) 산화성 가스분위기하에서 열처리를 행하여 상기 SOI층의 표면에 열산화막을 형성하는 공정,
    (B1) 상기 (B0) 공정에서 열산화막이 형성된 SOI 웨이퍼의 SOI 막두께를, 상기 열산화막이 부착된 상태로 측정하는 공정,
    (B2) 상기 (B1) 공정의 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포, 및 미리 구한 상기 박막화 공정에서의 면내 절삭량 분포에 기초하여, 상기 박막화 공정을 행할 때의 상기 SOI 웨이퍼의 회전위치를 결정하고, 이 회전위치가 되도록 상기 SOI 웨이퍼를 중심축둘레로 회전시키는 공정, 및
    (B3) 상기 (B2) 공정에서 회전시킨 SOI 웨이퍼의 SOI층 표면의 열산화막 제거 및 상기 SOI층의 에칭을 포함하는 배치식 세정에 의해, 상기 SOI층의 에칭량을 상기 (B1) 공정에서 얻어진 SOI 막두께에 따라 제어하면서, 상기 SOI층을 박막화하는 공정,
    을 포함하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  3. SOI층이 형성된 SOI 웨이퍼의 SOI 막두께를 조정하는 제1과 제2의 박막화 공정을 갖는 SOI 웨이퍼의 제조방법에 있어서,
    (C0) 산화성 가스분위기하에서 열처리를 행하여 상기 SOI층의 표면에 열산화막을 형성하는 공정,
    (C1) 상기 (C0) 공정에서 열산화막이 형성된 SOI 웨이퍼의 SOI 막두께를, 상기 열산화막이 부착된 상태로 측정하는 공정,
    (C2) 상기 (C1) 공정의 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포, 및 미리 구한 상기 제1의 박막화 공정에서의 면내 절삭량 분포에 기초하여, 상기 제1의 박막화 공정을 행할 때의 상기 SOI 웨이퍼의 회전위치를 결정하고, 이 회전위치가 되도록 상기 SOI 웨이퍼를 중심축둘레로 회전시키는 공정,
    (C3) 상기 (C2) 공정에서 회전시킨 SOI 웨이퍼의 SOI층 표면의 열산화막 제거 및 상기 SOI층의 에칭을 포함하는 배치식 세정에 의해, 상기 SOI층의 에칭량을 상기 (C1) 공정에서 얻어진 SOI 막두께에 따라 제어하면서, 상기 SOI층을 최종의 타겟값보다 두꺼워지도록 박막화하는 제1의 박막화 공정,
    (C4) 상기 제1의 박막화 공정 후의 SOI 웨이퍼의 SOI 막두께를 측정하는 공정,
    (C5) 상기 (C4) 공정의 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포, 및 미리 구한 상기 제2의 박막화 공정에서의 면내 절삭량 분포에 기초하여, 상기 제2의 박막화 공정을 행할 때의 상기 SOI 웨이퍼의 회전위치를 결정하고, 이 회전위치가 되도록 상기 SOI 웨이퍼를 중심축둘레로 회전시키는 공정, 및
    (C6) 상기 (C5)공정에서 회전시킨 SOI 웨이퍼의 SOI층의 에칭을 포함하는 세정에 의해, 상기 SOI층의 에칭량을 상기 (C4)공정에서 얻어진 SOI 막두께에 따라 제어하면서, 상기 SOI층을 최종의 타겟값이 되도록 박막화하는 제2의 박막화 공정,
    을 포함하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  4. 제3항에 있어서,
    상기 (C6)공정의 세정을, 매엽식 세정으로 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 회전위치의 결정을, 상기 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포의 최대값을 나타내는 영역과, 상기 미리 구한 박막화 공정에서의 면내 절삭량 분포의 최대값을 나타내는 영역이 일치하는 위치로 결정하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 회전위치의 결정을, 상기 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포의 최소값을 나타내는 영역과, 상기 미리 구한 박막화 공정에서의 면내 절삭량 분포의 최소값을 나타내는 영역이 일치하는 위치로 결정하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 회전위치의 결정을, 상기 막두께 측정에 의해 얻어진 SOI 막두께의 면내 분포, 및 상기 미리 구한 박막화 공정에서의 면내 절삭량 분포를 토대로, 상기 회전위치를 소정의 각도씩 변경한 경우의 박막화 공정 후의 SOI 막두께의 면내 분포를 각각 계산하고, 이 계산한 박막화 공정 후의 SOI 막두께의 면내 최대값과 면내 최소값의 차가 최소가 되는 위치로 결정하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 박막화 공정 전의 SOI 막두께를 측정하는 공정 및 그 후에 행하는 상기 SOI 웨이퍼를 회전시키는 공정을, 동일한 장치 내에서 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 SOI층의 형성을, 적어도, 이온의 주입에 의해 형성된 미소기포층을 갖는 본드 웨이퍼와 지지기판이 되는 베이스 웨이퍼를 접합하는 공정과, 상기 미소기포층을 경계로 하여 상기 본드 웨이퍼를 박리하여 상기 베이스 웨이퍼 상에 박막을 형성하는 공정을 갖는 이온주입 박리법에 의해 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 박막화 공정을, SC1용액에 침지함으로써 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
KR1020177006584A 2014-09-24 2015-08-28 Soi 웨이퍼의 제조방법 KR102259162B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014194425A JP6086105B2 (ja) 2014-09-24 2014-09-24 Ｓｏｉウェーハの製造方法
JPJP-P-2014-194425 2014-09-24
PCT/JP2015/004358 WO2016047047A1 (ja) 2014-09-24 2015-08-28 Ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20170058924A true KR20170058924A (ko) 2017-05-29
KR102259162B1 KR102259162B1 (ko) 2021-06-01

Family

ID=55580599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177006584A KR102259162B1 (ko) 2014-09-24 2015-08-28 Soi 웨이퍼의 제조방법

Country Status (8)

Country Link
US (1) US10115580B2 (ko)
EP (1) EP3200219B1 (ko)
JP (1) JP6086105B2 (ko)
KR (1) KR102259162B1 (ko)
CN (1) CN106663597B (ko)
SG (1) SG11201701629WA (ko)
TW (1) TWI640033B (ko)
WO (1) WO2016047047A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200019142A (ko) * 2017-06-23 2020-02-21 신에쯔 한도타이 가부시키가이샤 Soi웨이퍼의 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6354363B2 (ja) * 2014-06-12 2018-07-11 富士通セミコンダクター株式会社 半導体装置の製造方法
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
US10985028B1 (en) * 2019-10-18 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacturing

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010093683A (ko) * 2000-03-29 2001-10-29 고미야 히로요시 습식 세정 장치 및 습식 에칭 방법
JP2004311526A (ja) * 2003-04-02 2004-11-04 Sumitomo Mitsubishi Silicon Corp 半導体基板およびその製造方法
KR20040100954A (ko) * 2003-05-21 2004-12-02 캐논 가부시끼가이샤 기판제조방법 및 기판처리장치
JP2007266059A (ja) 2006-03-27 2007-10-11 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
JP2010092909A (ja) * 2008-10-03 2010-04-22 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP2010153809A (ja) * 2008-11-26 2010-07-08 Sumco Corp シリコンウェーハの表面に形成された所定の膜厚を有する層の膜厚分布を均一化する処理方法及びシリコンウェーハの厚み分布を均一化する処理方法
KR20100092909A (ko) 2009-02-13 2010-08-23 주식회사 엘지생명과학 잔틴 옥시다제 저해제로서 효과적인 신규 화합물, 그 제조방법 및 그를 함유하는 약제학적 조성물
JP2011253906A (ja) * 2010-06-01 2011-12-15 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP4274813B2 (ja) * 2003-02-19 2009-06-10 株式会社ルネサステクノロジ 製品ウェハの処理レシピ決定方法
JP2005051210A (ja) 2003-07-15 2005-02-24 Matsushita Electric Ind Co Ltd 面内分布データの圧縮法、面内分布の測定方法、面内分布の最適化方法、プロセス装置の管理方法及びプロセス管理方法
JP4087345B2 (ja) 2004-03-02 2008-05-21 信越半導体株式会社 Ｓｏｉウェーハの結晶欠陥の評価方法
FR2868599B1 (fr) * 2004-03-30 2006-07-07 Soitec Silicon On Insulator Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur
JP2007173354A (ja) 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
KR20080086899A (ko) 2005-12-27 2008-09-26 신에쓰 가가꾸 고교 가부시끼가이샤 Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
DE102006023497B4 (de) 2006-05-18 2008-05-29 Siltronic Ag Verfahren zur Behandlung einer Halbleiterscheibe
JP5466410B2 (ja) * 2008-02-14 2014-04-09 信越化学工業株式会社 Ｓｏｉ基板の表面処理方法
JP5689218B2 (ja) * 2008-03-21 2015-03-25 信越化学工業株式会社 支持基板が透明なｓｏｉ基板の欠陥検出方法
JP5458525B2 (ja) * 2008-08-05 2014-04-02 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
US8395191B2 (en) * 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
JP2012004294A (ja) * 2010-06-16 2012-01-05 Shibaura Mechatronics Corp 基板処理装置および基板処理方法
JP5927894B2 (ja) 2011-12-15 2016-06-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010093683A (ko) * 2000-03-29 2001-10-29 고미야 히로요시 습식 세정 장치 및 습식 에칭 방법
JP2004311526A (ja) * 2003-04-02 2004-11-04 Sumitomo Mitsubishi Silicon Corp 半導体基板およびその製造方法
KR20040100954A (ko) * 2003-05-21 2004-12-02 캐논 가부시끼가이샤 기판제조방법 및 기판처리장치
JP2007266059A (ja) 2006-03-27 2007-10-11 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
JP2010092909A (ja) * 2008-10-03 2010-04-22 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP2010153809A (ja) * 2008-11-26 2010-07-08 Sumco Corp シリコンウェーハの表面に形成された所定の膜厚を有する層の膜厚分布を均一化する処理方法及びシリコンウェーハの厚み分布を均一化する処理方法
KR20100092909A (ko) 2009-02-13 2010-08-23 주식회사 엘지생명과학 잔틴 옥시다제 저해제로서 효과적인 신규 화합물, 그 제조방법 및 그를 함유하는 약제학적 조성물
JP2011253906A (ja) * 2010-06-01 2011-12-15 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200019142A (ko) * 2017-06-23 2020-02-21 신에쯔 한도타이 가부시키가이샤 Soi웨이퍼의 제조방법

Also Published As

Publication number Publication date
JP6086105B2 (ja) 2017-03-01
EP3200219A4 (en) 2018-06-27
EP3200219B1 (en) 2022-04-27
CN106663597A (zh) 2017-05-10
US10115580B2 (en) 2018-10-30
WO2016047047A1 (ja) 2016-03-31
KR102259162B1 (ko) 2021-06-01
TWI640033B (zh) 2018-11-01
CN106663597B (zh) 2019-05-17
JP2016066692A (ja) 2016-04-28
EP3200219A1 (en) 2017-08-02
SG11201701629WA (en) 2017-04-27
TW201624531A (zh) 2016-07-01
US20170287697A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
KR102259162B1 (ko) Soi 웨이퍼의 제조방법
WO2005117123A1 (ja) Ｓｏｉ基板及びその製造方法
CN110223916B (zh) 一种硅晶片的加工方法
US20140097523A1 (en) Method for manufacturing bonded wafer and bonded soi wafer
TW201643938A (zh) 絕緣體上矽晶圓的製造方法
TWI601185B (zh) A semiconductor wafer cleaning tank and a method of manufacturing a bonded wafer
JP5458525B2 (ja) Ｓｏｉウェーハの製造方法
US9082819B2 (en) Process for thinning the active silicon layer of a substrate of “silicon on insulator” (SOI) type
KR20100105583A (ko) 반도체 기판들의 ｈｆ 처리들에서 워터마크들의 감소
JP2007242972A (ja) Ｓｏｉウェーハの製造方法
US9953860B2 (en) Method of manufacturing SOI wafer
WO2020158210A1 (ja) エッチング方法
KR102413439B1 (ko) 균일한 두께의 매립 절연층을 가지는 구조를 제작하기 위한 방법
JP7364071B2 (ja) Ｓｏｉウェーハの製造方法
JP6864145B1 (ja) ウェーハの表面形状調整方法
JP2004343013A (ja) シリコン材料のエッチング方法
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
TW201905962A (zh) Soi晶圓的製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant