KR20170038977A - 반도체 메모리 장치 및 기준전압 트레이닝 방법 - Google Patents

반도체 메모리 장치 및 기준전압 트레이닝 방법 Download PDF

Info

Publication number
KR20170038977A
KR20170038977A KR1020150137533A KR20150137533A KR20170038977A KR 20170038977 A KR20170038977 A KR 20170038977A KR 1020150137533 A KR1020150137533 A KR 1020150137533A KR 20150137533 A KR20150137533 A KR 20150137533A KR 20170038977 A KR20170038977 A KR 20170038977A
Authority
KR
South Korea
Prior art keywords
reference voltage
data reference
initial data
result
training
Prior art date
Application number
KR1020150137533A
Other languages
English (en)
Inventor
정영목
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150137533A priority Critical patent/KR20170038977A/ko
Priority to US15/017,835 priority patent/US9659608B2/en
Publication of KR20170038977A publication Critical patent/KR20170038977A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization

Landscapes

  • Dram (AREA)
  • Memory System (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)

Abstract

본 기술의 일 실시예에 의한 반도체 메모리 장치는 데이터 기준전압 트레이닝 모드시 복수의 입출력 패드 중 어느 하나인 기준패드에 대하여 제 1 초기 데이터 기준전압을 트레이닝하여 기준패드 기준전압을 설정하며, 나머지 입출력 패드 각각에 대하여 기준패드 기준전압인 제 2 초기 데이터 기준전압을 트레이닝하여 나머지 입출력 패드 각각에 대한 데이터 기준전압을 트레이닝하도록 구성될 수 있다.

Description

반도체 메모리 장치 및 기준전압 트레이닝 방법{Semiconductor Memory Apparatus, and Method for Training of Reference Voltage}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치 및 기준전압 트레이닝 방법에 관한 것이다.
반도체 장치는 데이터 또는 내부신호의 논리 레벨을 판별하기 위해 다양한 기준전압들을 사용한다.
일반적으로 기준전압은 논리 하이 레벨을 규정하는 전위와 논리 로우 레벨을 규정하는 전위의 중간값으로 설정될 수 있다.
기전전압들은 데이터 또는 내부신호의 논리레벨을 판별하는 절대 전압으로서의 역할을 수행한다. 따라서 기준전압은 데이터 또는 내부신호를 오류 없이 처리할 수 있는 레벨을 수 있어야 한다.
최근 반도체 장치에서는 부팅과정에서 반도체 장치가 정상 동작할 수 있는 기준전압의 레벨 범위를 찾아 기준전압의 레벨을 설정할 수 있는 기준전압 트레이닝(Training) 기법을 사용하고 있다.
반도체 장치에서 입출력되는 데이터의 논리 레벨을 판별하는 데 사용하는 기준전압 또한 부팅 과정에서 트레이닝될 수 있다. 그리고, 트레이닝을 통해 결정된 데이터 기준전압은 유효 데이터 윈도우의 크기를 결정하는 요인이 될 수 있다.
본 기술의 실시예는 유효 데이터 윈도우의 크기를 최소화할 수 있는 반도체 메모리 장치 및 기준전압 트레이닝 방법을 제공할 수 있다.
본 기술의 일 실시예에 의한 반도체 메모리 장치는 데이터 기준전압 트레이닝 모드시 복수의 입출력 패드 중 어느 하나인 기준패드에 대하여 제 1 초기 데이터 기준전압을 트레이닝하여 기준패드 기준전압을 설정하며, 나머지 입출력 패드 각각에 대하여 상기 기준패드 기준전압인 제 2 초기 데이터 기준전압을 트레이닝하여 상기 나머지 입출력 패드 각각에 대한 데이터 기준전압을 트레이닝하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 반도체 메모리 장치는 트레이닝 모드시 복수의 입출력 패드 중 어느 하나인 기준패드에 대한 기준전압을 트레이닝하기 위한 제 1 데이터 기준전압 조정신호를 생성하고, 나머지 입출력 패드에 대한 기준전압을 트레이닝하기 위한 제 2 데이터 기준전압 조정 신호를 생성하도록 구성되는 컨트롤러; 및 상기 제 1 데이터 기준전압 조정 신호에 응답하여 제 1 초기 데이터 기준전압을 변경하여 기준패드 기준전압을 생성하고, 상기 제 2 데이터 기준전압 조정 신호에 응답하여 상기 기준패드 기준전압인 제 2 초기 데이터 기준전압을 변경하여 나머지 입출력 패드 각각에 대한 데이터 기준전압을 생성하도록 구성되는 메모리 회로부;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예를 위한 반도체 메모리 장치를 위한 기준전압 트레이닝 방법은 컨트롤러 및 메모리 회로부를 포함하는 반도체 메모리 장치의 기준전압 트레이닝 방법으로서, 데이터 기준전압 트레이닝 모드시 복수의 입출력 패드 중 어느 하나인 기준패드에 대하여 제 1 초기 데이터 기준전압을 트레이닝하여 기준패드 기준전압을 설정하는 단계; 및 나머지 입출력 패드 각각에 대하여 상기 기준패드 기준전압인 제 2 초기 데이터 기준전압을 트레이닝하여 상기 나머지 입출력 패드 각각에 대한 데이터 기준전압을 트레이닝하는 단계;를 포함하도록 구성될 수 있다.
본 기술에 의하면 데이터 입출력 패드 별로 기준전압을 트레이닝할 수 있다. 따라서 각 데이터 입출력 패드마다 최적의 기준전압을 설정함으로써 유효 데이터 윈도우를 최대화할 수 있다.
도 1은 일 실시예에 의한 반도체 메모리 장치의 구성도이다.
도 2는 일 실시예에 의한 인터페이스 회로의 구성도이다.
도 3은 일 실시예에 의한 제어신호 생성부의 구성도이다.
도 4는 일 실시예에 의한 데이터 입력회로의 구성도이다.
도 5는 일 실시예에 의한 기준전압 트레이닝 방법을 설명하기 위한 흐름도이다.
도 6은 일 실시예에 의한 기준전압 트레이닝 방법을 설명하기 위한 상세 흐름도이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 반도체 메모리 장치의 구성도이다.
도 1을 참조하면, 일 실시예에 의한 반도체 메모리 장치(1)는 컨트롤러(10) 및 메모리 회로부(20)를 포함할 수 있다.
컨트롤러(10)는 클럭신호(CLK), 명령어(CMD), 어드레스(ADD)를 메모리 회로부(20)로 제공하고, 메모리 회로부(20)와 데이터(DATA)를 송수신하도록 구성될 수 있다.
반도체 메모리 장치(1)는 기 설정된 시점에서 데이터 기준전압을 트레이닝할 수 있다. 데이터 기준전압이란 컨트롤러(10)에서 메모리 회로부(20)로 제공되는 데이터(DATA)의 논리 레벨을 판별하는 기준전압일 수 있다.
일 실시예에서, 컨트롤러(10)는 데이터 기준전압 트레이닝 모드시 메모리 회로부(20)의 기 설정된 영역에 트레이닝 데이터를 기록하도록 한다. 그리고 트레이닝 대상 입출력 패드를 통한 트레이닝 데이터 리드 결과에 기초하여 패스/패일 여부를 판단한다. 그리고 컨트롤러(10)는 패스/패일 판단 결과에 따라 메모리 회로부(20)로 데이터 기준전압 조정 신호를 전송할 수 있다. 컨트롤러(10)는 또한, 각 입출력 패드에 대한 데이터 기준전압 트레이닝이 완료되면, 각 입출력 패드에 대한 데이터 기준전압이 메모리 회로부(20)에 반영되도록 제어할 수 있다.
일 실시예에서, 컨트롤러(10)는 복수의 입출력 패드 중 어느 하나인 기준패드를 트레이닝하기 위한 제 1 데이터 기준전압 조정 신호를 메모리 회로부(20)에 제공할 수 있다. 또한, 컨트롤러(10)는 나머지 입출력 패드 각각을 트레이닝하기 위한 제 2 데이터 기준전압 조정 신호를 메모리 회로부(20)에 제공할 수 있다.
메모리 회로부(20)는 인터페이스 회로(30) 및 메모리 영역(40)을 포함할 수 있다. 메모리 영역(40)은 도시하지 않았지만 메모리 셀 어레이와, 메모리 셀 어레이에 데이터를 라이트(write)하고 리드(read)할 수 이는 여러 구성요소를 포함할 수 있다.
데이터 기준전압 트레이닝 모드시 메모리 회로부(20)는 컨트롤러(10)로 각 입출력 패드를 통해 트레이닝 데이터 리드 결과를 전송할 수 있다. 그리고, 메모리 회로부(20)는 컨트롤러(10)로부터 제공되는 데이터 기준전압 조정 신호에 응답하여 트레이닝 데이터를 리드하는 데 사용한 데이터 기준전압의 레벨을 조정할 수 있다.
일 실시예에서, 복수의 입출력 패드 중 어느 하나인 기준패드에 대한 데이터 기준전압 트레이닝시, 메모리 회로부(20)는 제 1 초기 데이터 기준전압에 기초하여 트레이닝 데이터를 리드하고, 리드 결과를 기준패드를 통해 컨트롤러(10)로 제공할 수 있다. 그리고, 컨트롤러(10)로부터 제공되는 제 1 데이터 기준전압 조정 신호에 응답하여 제 1 초기 데이터 기준전압의 레벨을 조정하여 기준패드 기준전압을 생성할 수 있다. 메모리 회로부(20)는 기준패드 기준전압인 제 2 초기 데이터 기준전압에 기초하여 트레이닝 데이터를 리드하고, 리드 결과를 나머지 입출력 패드 각각을 통해 컨트롤러(10)로 제공할 수 있다. 그리고 컨트롤러(10)로부터 제공되는 제 2 데이터 기준전압 조정 신호에 응답하여 제 2 초기 데이터 기준전압의 레벨을 조정하여 나머지 입출력 패드 각각에 대한 데이터 기준전압을 생성할 수 있다.
메모리 영역(40)은 DRAM과 같은 휘발성 메모리 장치, 또는 플래시 메모리, 저항성 메모리와 같은 비휘발성 메모리 장치일 수 있으나, 이에 한정되는 것은 아니다.
또한, 메모리 셀 어레이에 데이터를 라이트하고 리드할 수 있는 구성 요소는 어드레스 디코더, 라이트 회로부, 리드 회로부 등을 포함할 수 있다.
인터페이스 회로(30)는 컨트롤러(10)로부터 제공되는 클럭신호(CLK)를 내부 클럭 신호로 변환하기 위한 클럭버퍼와, 명령어(CMD)를 내부 명령어로 변환하기 위한 명령어 버퍼와, 어드레스(ADD)를 내부 어드레스로 변환하기 위한 어드레스 버퍼와, 데이터(DATA)를 내부 데이터로 변환하기 위한 데이터 버퍼 등을 포함할 수 있다.
그리고 인터페이스 회로(30)는 컨트롤러(10)의 요청에 따라 컨트롤러(10)로부터 제공되는 데이터(DATA)를 버퍼링하여 메모리 영역(40)으로 제공하거나, 메모리 영역(40)으로부터 리드된 데이터(DATA)를 컨트롤러(10)로 전송할 수 있다.
반도체 메모리 장치(1)는 기 설정된 타이밍, 예를 들어 부팅 과정에서 데이터 기준전압을 트레이닝할 수 있다.
일 실시예에서, 반도체 메모리 장치(1)는 컨트롤러(10)의 트레이닝 명령에 따라 복수의 입출력 패드 중 어느 하나를 기준 패드로 하여, 기준패드에 대한 데이터 기준전압을 트레이닝하여 기준패드 기준전압을 설정할 수 있다. 그리고, 기준패드 기준전압이 설정되면 나머지 입출력 패드 각각에 대하여, 기준패드 기준전압을 기초로 하여 각 입출력패드 각각에 대한 데이터 기준전압을 설정할 수 있다.
트레이닝 모드시, 먼저 컨트롤러(10)로부터 제공된 트레이닝 데이터(DATA)가 기 결정된 메모리 영역(40)에 저장될 수 있다. 컨트롤러(10)는 복수의 입출력 패드 중 어느 하나인 기준패드를 통한 트레이닝 데이터 리드 결과에 따라 기준패드에 대한 기준전압을 트레이닝하여 기준패드 기준전압을 설정할 수 있다.
일 실시예에서, 컨트롤러(10)는 메모리 회로부(20)로부터 제공되는 기준패드를 통한 데이터 리드 결과가 패스(Pass)인지 패일(Fail)인지 확인할 수 있다. 확인 결과 패스인 경우 컨트롤러(10)는 메모리 회로부(20)로 제 1 데이터 기준전압 조정 신호를 전송하여 제 1 초기 데이터 기준전압을 상승 또는 강하하도록 요청하고, 메모리 회로부(20)는 컨트롤러(10)의 제어에 응답하여 제 1 초기 데이터 기준전압의 레벨을 조정할 수 있다. 한편, 기준패드를 통한 데이터 리드 결과가 패일인 경우 컨트롤러(10)는 메모리 회로부(20)로 제 1 데이터 기준전압 조정 신호를 전송하여 제 1 초기 데이터 기준전압을 강하 또는 상승하도록 요청하고, 메모리 회로부(20)는 컨트롤러(10)의 제어에 응답하여 제 1 초기 데이터 기준전압의 레벨을 조정할 수 있다.
반도체 메모리 장치(1)에는 허용 데이터 기준전압 범위가 설정되어 있을 수 있다. 트레이닝 모드에서 기준패드에 대한 패스/패일 여부를 판단하기 위한 제 1 초기 데이터 기준전압은 허용 데이터 기준전압 범위의 최소값 또는 최대값이 될 수 있다.
일 실시예에서, 기준패드에 대한 패스/패일 여부를 판단하기 위한 제 1 초기 데이터 기준전압이 허용 데이터 기준전압 범위의 최소값으로 설정된 경우를 가정한다.
이 경우 컨트롤러(10)는 기준패드에 대한 최초 리드 결과가 패스로 판단되면 메모리 회로부(20)로 제 1 초기 데이터 기준전압을 상승시키도록 요청한다. 그리고 메모리 회로부(20)는 컨트롤러(10)의 요청에 응답하여 제 1 초기 데이터 기준전압의 레벨을 상승시키고, 이에 따라 재판별된 리드 결과를 기준 패드를 통해 전송한다. 이러한 과정은 기준패드를 통한 리드 결과가 패일로 판단될 때까지 반복될 수 있다. 그리고 패일로 판단될 때의 제 1 초기 데이터 기준전압을 최종 기준패드 기준전압으로 설정할 수 있다.
한편, 컨트롤러(10)는 기준패드를 통한 최초 리드 결과가 패일로 판단되면 메모리 회로부(20)로 제 1 초기 데이터 기준전압을 강하시키도록 요청한다. 그리고, 메모리 회로부(20)는 컨트롤러(10)의 요청에 응답하여 제 1 초기 데이터 기준전압의 레벨을 강하시키고, 이에 따라 재판별된 리드 결과를 기준패드를 통해 전송한다. 이러한 과정은 기준패드를 통한 리드 결과가 패스로 판단될 때까지 반복될 수 있다. 그리고 패스로 판단될 때의 제 1 초기 데이터 기준전압이 최종 기준패드 기준전압으로 설정될 수 있다.
트레이닝 모드에서 기준패드를 통한 데이터 리드 결과의 패스/패일 여부를 판단하기 위한 제 1 초기 데이터 기준전압은 허용 데이터 기준전압 범위의 최대값으로 설정될 수도 있다. 이 경우 기준패드를 통한 최초 리드 결과가 패스이면 제 1 초기 데이터 기준전압을 강하시키는 과정이 수행되며, 이 과정은 리드 결과가 패일로 판단될 때까지 반복할 수 있다. 유사하게, 기준패드를 통한 최초 리드 결과가 패일이면 제 1 초기 데이터 기준전압을 상승시키는 과정이 수행되며, 이 과정은 리드 결과가 패스로 판단될 때까지 반복할 수 있다.
기준패드 기준전압의 설정이 완료되면, 반도체 메모리 장치(1)는 나머지 입출력 패드 각각에 대한 데이터 기준전압을 트레이닝할 수 있다. 나머지 입출력 패드 각각에 대한 데이터 기준전압 트레이닝 과정은 기준패드에 대한 데이터 기준전압 트레이닝 과정과 실질적으로 동일하다.
다만, 기준패드의 데이터 기준전압 트레이닝시에는 제 1 초기 데이터 기준전압으로 허용 데이터 기준전압 범위의 최소값 또는 최대값이 사용되었다면, 나머지 입출력 패드의 데이터 기준전압 트레이닝시에는 제 2 초기 데이터 기준전압으로 기준패드 기준전압을 사용한다는 점이 특징적이라 할 수 있다.
즉, 기준패드를 제외한 각각의 입출력 패드를 통한 리드 결과에 대하여 기준패드 기준전압을 제 2 초기 데이터 기준전압으로 하여 패스/패일 여부를 판단한다. 그리고, 패스인 경우 제 2 초기 데이터 기준전압(기준패드 기준전압)을 상승 또는 강하시키거나, 패일인 경우 제 2 초기 데이터 기준전압(기준패드 기준전압)을 강하 또는 상승하는 방식으로 각 입출력 패드에 대한 데이터 기준전압을 설정할 수 있다.
나머지 입출력 패드 각각을 통한 리드 결과 패스인 경우 제 2 초기 데이터 기준전압을 상승시키고 패일인 경우 제 2 초기 데이터 기준전압을 강하시키는 실시예는 허용 데이터 기준전압 범위의 최소값으로부터 최적의 데이터 기준전압을 탐색하는 경우에 적용될 수 있다. 나머지 입출력 패드 각각을 통한 리드 결과 패스인 경우 제 2 초기 데이터 기준전압을 강하시키고 패일인 경우 제 2 초기 데이터 기준전압을 상승시키는 실시예는 허용 데이터 기준전압 범위의 최대값으로부터 최적의 데이터 기준전압을 탐색하는 경우에 적용될 수 있다.
도 2는 일 실시예에 의한 인터페이스 회로의 구성도이다.
도 2를 참조하면, 일 실시예에 의한 인터페이스 회로(30)는 제어신호 생성부(310) 및 데이터 입력회로(320)를 포함할 수 있다.
제어신호 생성부(310)는 데이터 기준전압 조정 신호(UD, CNT_CLK, RESET)에 응답하여 복수 비트의 제어신호(N<1:m>, P<1:n>)를 생성하도록 구성될 수 있다.
데이터 입력회로(320)는 복수 비트의 제어신호(N<1:m>, P<1:n>)에 응답하여 데이터 기준전압의 레벨을 변경한다. 그리고 데이터 입력회로(320)는 변경된 데이터 기준전압에 기초하여 입력 데이터의 레벨을 판단하고, 판단 결과를 컨트롤러(10)로 제공할 수 있다.
일 실시예에서, 제어신호 생성부(310)는 데이터 기준전압 조정신호(UD, CNT_CLK)에 응답하여 디지털 신호를 카운트하고, 카운트 결과를 디코딩하여 제어신호(N<1:m>, P<1:n>)를 생성할 수 있다.
제어신호 생성부(310)는 리셋 신호(RESET)에 의해 초기화될 수 있다.
예를 들어, 도 3에 도시한 것과 같이, 제어신호 생성부(310)는 카운터(312) 및 디코더(314)를 포함할 수 있다.
컨트롤러(10)는 트레이닝 대상 입출력 패드를 통한 리드 결과에 기초하여 기준전압의 상승 또는 강하를 결정하고, 그에 기초하여 카운트 신호(UD) 및 카운트 클럭(CNT_CLK)을 데이터 기준전압 조정 신호로서 제공할 수 있다.
카운터(312)는 카운트 신호(UD) 및 카운트 클럭(CNT_CLK)에 응답하여 기 설정된 초기값을 업-카운트하거나 다운-카운트하여 카운트 코드(CODE_OUT<0:l>)를 출력하도록 구성될 수 있다.
디코더(314)는 카운트 코드(CODE_OUT<0:l>)를 기 설정된 비트 수로 디코딩하여 m비트의 제 1 제어신호(N<1:m>) 및 n비트의 제 2 제어신호(P<1:n>)를 출력할 수 있다.
제 1 제어신호(N<1:m>) 및 제 2 제어신호(P<1:n>)는 데이터 입력회로(320)로 제공되어 데이터 기준전압의 레벨을 조정하는 데 이용될 수 있다. 각 입출력 패드에 대하여 데이터 기준전압이 결정되면 그 시점의 제 1 제어신호(N<1:m>) 및 n비트의 제 2 제어신호(P<1:n>)는 기 설정된 저장 영역에 저장될 수 있다. 일 실시예에서, 제 1 제어신호(N<1:m>) 및 n비트의 제 2 제어신호(P<1:n>)는 시스템 레지스터에 저장될 수 있다. 다른 실시예에서, 제 1 제어신호(N<1:m>) 및 n비트의 제 2 제어신호(P<1:n>)의 논리 레벨을 지시할 수 있도록 퓨즈부를 컷팅 또는 프로그램할 수 있다.
도 4는 일 실시예에 의한 데이터 입력회로의 구성도이다.
일 실시예에 의한 데이터 입력회로(320)는 각각의 입출력 패드마다 전기적으로 접속될 수 있으며, 각각 증폭부(322) 및 기준전압 조정부(324)를 포함할 수 있다.
증폭부(322)는 해당 입출력 패드를 통해 제공되는 데이터(IN)와 데이터 기준전압(VREF)을 비교하여 증폭 데이터(OIN) 및 증폭 데이터 기준전압(OREF)을 생성하도록 구성될 수 있다.
기준전압 조정부(324)는 제어신호(N<1:m>, P<1:n>)에 응답하여 데이터 기준전압(VREF)의 레벨을 조정하도록 구성될 수 있다.
일 실시예에서 기준전압 조정부(324)는 제 1 조정부(3242) 및 제 2 조정부(3244)를 포함할 수 있다.
제 1 조정부(3242)는 제 1 제어신호(N<1:m>)에 응답하여 구동될 수 있다.
구체적으로, 제 1 조정부(3242)는 데이터 기준전압(VREF)을 증폭하기 위한 바이어스 공급단(ND1-ND2)에 접속되어 있는 바이어스 공급부(3222)에 병렬 접속될 수 있다. 제 1 조정부(3242)는 각각 제 1 바이어스 공급노드(ND1)와 제 2 바이어스 공급노드(ND2) 간에 접속되고 제 1 제어신호(N<1:m>)에 의해 구동되는 복수의 스위칭 소자(MP1~MPm)를 포함하도록 구성될 수 있다. 따라서, 제 1 제어신호(N<1:m>)가 갖는 논리 레벨에 따라 바이어스 공급단(ND1-ND2)의 전위 레벨이 변동될 수 있다.
제 2 조정부(3244)는 제 2 제어신호(P<1:n>)에 응답하여 구동될 수 있다.
제 2 조정부(3244)는 데이터 기준전압(VREF)에 응답하여 구동되는 전류 소싱단(ND3-ND4)에 접속되어 있는 소스부(3224)에 병렬 접속될 수 있다. 제 2 조정부(3244)는 각각 제 1 소싱노드(ND3)와 제 2 소싱노드(ND4) 간에 접속되고 제 2 제어신호(P<1:n>)에 의해 구동되는 복수의 스위칭 소자(MN1~MNn)를 포함하도록 구성될 수 있다. 따라서, 제 2 제어신호(P(1:n>)가 갖는 논리 레벨에 따라 전류 소싱단(ND3-ND4)을 통한 전류의 양이 제어되고, 결국 데이터 기준전압(VREF)의 레벨이 조정되는 결과를 얻을 수 있다.
도 3 및 도 4에 도시한 인터페이스 회로(30)의 상세 구성은 일 실시예일 뿐이며, 컨트롤러(10)로부터 제공되는 데이터 기준전압 조정 신호에 따라 데이터 기준전압의 레벨을 기 설정된 폭으로 상승 또는 강하시킬 수 있는 구성이라면 어느 것이든지 채택 가능함은 물론이다.
도 5는 일 실시예에 의한 기준전압 트레이닝 방법을 설명하기 위한 흐름도이다.
일 실시예에 의한 반도체 메모리 장치(1)는 트레이닝 모드시 복수의 입출력 패드 중 어느 하나를 기준패드로 하여 기준 패드에 대한 데이터 기준전압을 트레닝하고, 그 결과로서 기준패드 기준전압을 설정할 수 있다(S101).
일 실시예에서, 반도체 메모리 장치(1)는 기준패드에 대한 데이터 기준전압 트레이닝시, 허용 데이터 기준전압 범위의 최소값 또는 최대값을 제 1 초기 데이터 기준전압으로 사용할 수 있다.
그리고, 기준패드를 통한 데이터 리드 결과에 기초하여 제 1 초기 데이터 기준전압을 기 설정된 폭으로 상승 또는 강하시키면서 기준패드에 대한 데이터 기준전압 즉, 기준패드 기준전압을 설정할 수 있다.
기준패드 기준전압이 설정되면, 나머지 입출력 패드 각각에 대하여, 제 2 초기 데이터 기준전압을 기초로 데이터 기준전압을 설정할 수 있다(S103). 일 실시예에서, 제 2 초기 데이터 기준전압은 기준패드 기준전압으로 설정될 수 있다.
일 실시예에서, 반도체 메모리 장치(1)는 나머지 입출력 패드에 대한 데이터 기준전압 트레이닝시 단계 S101에서 설정한 기준패드 기준전압을 제 2 초기 데이터 기준전압으로 사용할 수 있다.
그리고, 나머지 입출력 패드 각각을 통한 데이터 리드 결과에 기초하여 제 2 초기 데이터 기준전압을 기 설정된 폭으로 상승 또는 강하시키면서 각 입출력 패드에 대한 데이터 기준전압을 설정할 수 있다.
도 6은 일 실시예에 의한 기준전압 트레이닝 방법을 설명하기 위한 상세 흐름도이다.
반도체 메모리 장치(1)의 부팅 등과 같은 특정 시점에서 데이터 기준전압 트레이닝이 수행될 수 있다.
복수의 입출력 패드 중 어느 하나인 기준패드에 대한 트레이닝 및 나머지 입출력 패드에 대한 트레이닝 과정은 실질적으로 동일하며, 도 6을 참조하여 설명하면 다음과 같다.
먼저, 기준패드에 대한 트레이닝 과정을 설명하면 다음과 같다.
기준패드에 대한 데이터 기준전압을 트레이닝하기 위하여, 반도체 메모리 장치(1)의 메모리 회로부(20)는 제 1 초기 데이터 기준전압을 이용하여 트레이닝 데이터의 레벨을 판별하고 기준패드를 통해 컨트롤러(10)로 트레이닝 데이터 리드 결과를 전송할 수 있다(S201).
컨트롤러(10)는 기준패드를 통한 트레이닝 데이터 리드 결과가 패스인지 패일인지 판단할 수 있다(S203).
단계 S203의 판단 결과 패스인 경우, 컨트롤러(10)는 메모리 회로부(20)로 기준전압 조정 신호, 예를 들어 제 1 기준전압 조정 신호를 전송할 수 있다(S205).
메모리 회로부(20)는 제 1 기준전압 조정 신호에 응답하여 제 1 초기 데이터 기준전압을 조정하고, 그에 따른 트레이닝 데이터를 다시 리드하여 리드 결과를 기준패드를 통해 컨트롤러(10)로 제공할 수 있다.
컨트롤러(10)는 기준패드를 통해 다시 제공되는 트레이닝 데이터 리드 결과에 대해 패스/패일 여부를 판단할 수 있다(S207). 이러한 과정(S205~S207)은 기준패드에 대한 판단 결과가 패스에서 패일로 변경될 때까지 반복될 수 있다. 그리고 패스에서 패일로 판단 결과가 변경될 때의 제 1 초기 데이터 기준전압을 최종 기준패드 기준전압으로 설정할 수 있다(S209).
한편, 단계 S203의 판단 결과 패일인 경우, 컨트롤러(10)는 메모리 회로부(20)로 제 1 데이터 기준전압 조정 신호를 전송할 수 있다(S211).
메모리 회로부(20)는 제 1 데이터 기준전압 조정 신호에 응답하여 제 1 초기 데이터 기준전압을 조정하고, 그에 따른 데이터 레벨 재판별 결과를 기준패드를 통해 컨트롤러(10)로 제공할 수 있다.
컨트롤러(10)는 기준패드를 통한 다시 제공되는 데이터 리드 결과에 대해 패스/패일 여부를 판단할 수 있다(S213). 이러한 과정(S211~S213)은 기준패드에 대한 판단 결과가 패일에서 패스로 변경될 때까지 반복될 수 있다. 그리고 패일에서 패스로 판단 결과가 변경될 때의 제 1 초기 데이터 기준전압을 최종 기준패드 기준전압으로 설정할 수 있다(S215).
일 실시예에서, 기준패드 트레이닝을 위한 제 1 초기 데이터 기준전압은 허용 데이터 기준전압 범위의 최소값 또는 최대값일 수 있다.
만약, 제 1 초기 데이터 기준전압이 허용 데이터 기준전압 범위의 최소값인 경우, 단계 S205 또는 S211에서 제공되는 제 1 데이터 기준전압 조정 신호는 데이터 기준전압을 상승시킬 것을 요구하는 신호일 수 있다. 이에 따라, 메모리 회로부(20)는 제 1 데이터 기준전압 조정 신호에 응답하여 제 1 초기 데이터 기준전압을 기 설정된 폭만큼 상승시키고, 조정된 제 1 초기 데이터 기준전압에 따라 재판별된 리드 결과를 기준패드를 통해 컨트롤러(10)로 전송할 수 있다. 컨트롤러(10)는 기준패드를 통해 다시 전송된 리드 결과에 대한 패스/패일 여부를 확인하고, 그 결과에 따라 제 1 데이터 기준전압 조정 신호를 전송하거나, 또는 해당 시점의 제 1 초기 데이터 기준전압을 기준패드 기준전압으로 설정할 수 있다.
일 실시예에서, 기준패드 트레이닝에 사용되는 제 1 초기 데이터 기준전압이 허용 데이터 기준전압 범위의 최대값인 경우, 단계 S205 또는 S211에서 제공되는 제 1 기준전압 조정 신호는 제 1 초기 데이터 기준전압을 강하시킬 것을 요구하는 신호일 수 있다. 이에 따라, 메모리 회로부(20)는 제 1 데이터 기준전압 조정 신호에 응답하여 제 1 초기 데이터 기준전압을 기 설정된 폭만큼 강하시키고, 조정된 제 1 초기 데이터 기준전압에 따라 재판별된 리드 결과를 기준패드를 통해 컨트롤러(10)로 전송한다. 컨트롤러(10)는 기준패드를 통해 다시 전송된 리드 결과에 대한 패스/패일 여부를 확인하고, 그 결과에 따라 제 1 데이터 기준전압 조정 신호를 전송하거나, 또는 해당 시점의 제 1 초기 데이터 기준전압을 기준패드 기준전압으로 생성할 수 있다.
기준패드에 대한 트레이닝을 통해 기준패드 기준전압이 설정되면, 나머지 입출력 패드 각각에 대한 데이터 기준전압 트레이닝을 도 6에 도시한 플로우를 따라 수행할 수 있다.
각 입출력 패드에 대하여, 제 2 초기 데이터 기준전압을 기준패드 기준전압으로 하여 데이터 기준전압 트레이닝이 이루어질 수 있다. 기준패드에 대한 트레이닝시 사용한 제 1 초기 데이터 기준전압의 종류(허용 데이터 기준전압 범위의 최소값 또는 최대값)에 따라 나머지 입출력패드에 대한 트레이닝시 동일한 방식으로 제 2 초기 데이터 기준전압을 상승 또는 강하시킬 수 있다.
즉, 기준패드에 대한 트레이닝시 제 1 초기 데이터 기준전압이 허용 데이터 기준전압 범위의 최소값이었다면, 나머지 입출력 패드에 대한 트레이닝시 컨트롤러(10)에 의해 패스로 판별된 경우에는 제 2 초기 데이터 기준전압을 상승시키고, 패일로 판별된 경우에는 제 2 초기 데이터 기준전압을 강하시킬 수 있다.
또한, 기준패드에 대한 트레이닝시 제 1 초기 데이터 기준전압이 허용 데이터 기준전압 범위의 최대값이었다면, 나머지 입출력 패드에 대한 트레이닝시 컨트롤러(10)에 의해 패스로 판별된 경우에는 제 2 초기 데이터 기준전압을 강하시키고, 패일로 판별된 경우에는 제 2 초기 데이터 기준전압을 상승시킬 수 있다.
이러한 과정을 통해 기준패드 및 나머지 입출력 패드 각각에 대한 데이터 기준전압의 트레이닝이 완료되면, 이 때의 제어신호(N<1:m>, P<1:n>)를 기 설정된 영역에 저장할 수 있다. 그리고, 반도체 메모리 장치(1)의 동작시 인터페이스 회로(30)는 각 입출력 패드마다 기 설정된 제어신호(N<1:m>, P<1:n>)에 대응하는 값으로 기준전압을 조정하여 데이터의 논리 레벨을 판단할 수 있다.
제어신호(N<1:m>, P<1:n>)는 반도체 메모리 장치(1)의 시스템 레지스터에 저장되거나, 퓨즈 커팅/프로그래밍 등에 의해 저장할 수 있으나 이에 한정되는 것은 아니다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
1 : 반도체 메모리 장치
10 : 컨트롤러
20 : 메모리 회로부
30 : 인터페이스 회로
40 : 메모리 영역

Claims (29)

  1. 데이터 기준전압 트레이닝 모드시 복수의 입출력 패드 중 어느 하나인 기준패드에 대하여 제 1 초기 데이터 기준전압을 트레이닝하여 기준패드 기준전압을 설정하며,
    나머지 입출력 패드 각각에 대하여 상기 기준패드 기준전압인 제 2 초기 데이터 기준전압을 트레이닝하여 상기 나머지 입출력 패드 각각에 대한 데이터 기준전압을 트레이닝하도록 구성되는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 제 1 초기 데이터 기준전압은 허용 데이터 기준전압 범위의 최소값 또는 최대값 중에서 선택되도록 구성되는 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 기준패드를 통해 제공되는 데이터 리드 결과를 판정하여 상기 제 1 초기 데이터 기준전압을 상승 또는 강하시키도록 구성되는 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 나머지 입출력 패드 각각을 통해 제공되는 데이터 리드 결과를 판정하여 상기 제 2 초기 데이터 기준전압을 상승 또는 강하시키도록 구성되는 반도체 메모리 장치.
  5. 제 1 항에 있어서,
    상기 제 1 초기 데이터 기준전압에 기초한 트레이닝 데이터의 리드 결과를 최초 판정하여 상기 제 1 초기 데이터 기준전압을 상승 또는 강하시키며,
    상기 상승 또는 강하된 상기 제 1 초기 데이터 기준전압에 기초한 트레이닝 데이터의 리드 결과를 재판정하여, 상기 최초 판정 결과와 다른 재판정 결과가 획득될 때의 상기 제 1 초기 데이터 기준전압을 상기 기준패드 기준전압으로 설정하도록 구성되는 반도체 메모리 장치.
  6. 제 5 항에 있어서,
    상기 최초 판정 결과와 다른 재판정 결과가 획득될 때까지 상기 제 1 초기 데이터 기준전압을 상승 또는 강하시켜 상기 리드 결과를 재판정하도록 구성되는 반도체 메모리 장치.
  7. 제 1 항에 있어서,
    상기 나머지 입출력 패드 각각에 대하여, 상기 제 2 초기 데이터 기준전압에 기초한 트레이닝 데이터의 리드 결과를 최초 판정하여 상기 제 2 초기 데이터 기준전압을 상승 또는 강하시키며,
    상기 상승 또는 강하된 상기 제 2 초기 데이터 기준전압에 기초한 트레이닝 데이터의 리드 결과를 재판정하여, 상기 최초 판정 결과와 다른 재판정 결과가 획득될 때의 상기 제 2 초기 데이터 기준전압을 상기 나머지 입출력 패드 각각의 데이터 기준전압으로 설정하도록 구성되는 반도체 메모리 장치.
  8. 제 7 항에 있어서,
    상기 최초 판정 결과와 다른 재판정 결과가 획득될 때까지 상기 제 2 초기 데이터 기준전압을 상승 또는 강하시켜 상기 리드 결과를 재판정하도록 구성되는 반도체 메모리 장치.
  9. 트레이닝 모드시 복수의 입출력 패드 중 어느 하나인 기준패드에 대한 기준전압을 트레이닝하기 위한 제 1 데이터 기준전압 조정신호를 생성하고, 나머지 입출력 패드에 대한 기준전압을 트레이닝하기 위한 제 2 데이터 기준전압 조정 신호를 생성하도록 구성되는 컨트롤러; 및
    상기 제 1 데이터 기준전압 조정 신호에 응답하여 제 1 초기 데이터 기준전압을 변경하여 기준패드 기준전압을 생성하고, 상기 제 2 데이터 기준전압 조정 신호에 응답하여 상기 기준패드 기준전압인 제 2 초기 데이터 기준전압을 변경하여 나머지 입출력 패드 각각에 대한 데이터 기준전압을 생성하도록 구성되는 메모리 회로부;
    를 포함하도록 구성되는 반도체 메모리 장치.
  10. 제 9 항에 있어서,
    상기 제 1 초기 데이터 기준전압은 허용 데이터 기준전압 범위의 최소값 또는 최대값 중에서 선택되도록 구성되는 반도체 메모리 장치.
  11. 제 9 항에 있어서,
    상기 컨트롤러는, 상기 기준패드를 통해 제공되는 데이터 리드 결과를 판정하여 상기 제 1 초기 데이터 기준전압을 상승 또는 강하시키도록 구성되는 반도체 메모리 장치.
  12. 제 9 항에 있어서,
    상기 컨트롤러는 상기 나머지 입출력 패드 각각을 통해 제공되는 데이터 리드 결과를 판정하여 상기 제 2 초기 데이터 기준전압을 상승 또는 강하시키도록 구성되는 반도체 메모리 장치.
  13. 제 9 항에 있어서,
    상기 메모리 회로부는 상기 제 1 데이터 기준전압 조정 신호에 응답하여 상기 제 1 초기 데이터 기준전압의 레벨을 변경하기 위한 제어신호를 생성하도록 구성되는 제어신호 생성부를 더 포함하도록 구성되는 반도체 메모리 장치.
  14. 제 13 항에 있어서,
    상기 제어신호는 복수 비트의 디지털 제어신호를 포함하도록 구성되는 반도체 메모리 장치.
  15. 제 9 항에 있어서,
    상기 메모리 회로부는 제 2 데이터 기준전압 조정 신호에 응답하여 상기 제 2 초기 데이터 기준전압의 레벨을 변경하기 위한 제어신호를 생성하도록 구성되는 제어신호 생성부를 더 포함하도록 구성되는 반도체 메모리 장치.
  16. 제 15 항에 있어서,
    상기 제어신호는 복수 비트의 디지털 제어신호를 포함하도록 구성되는 반도체 메모리 장치.
  17. 제 9 항에 있어서,
    상기 제 1 데이터 기준전압 조정 신호는 상기 제 1 초기 데이터 기준전압을 상승 또는 강하시키도록 하는 신호를 포함하고, 상기 제 2 데이터 기준전압 조정 신호는 상기 제 2 초기 데이터 기준전압을 상승 또는 강하시키도록 하는 신호를 포함하도록 구성되는 반도체 메모리 장치.
  18. 제 17 항에 있어서,
    상기 컨트롤러는, 상기 제 1 초기 데이터 기준전압에 기초한 트레이닝 데이터의 리드 결과를 최초 판정하여 상기 제 1 데이터 기준전압 조정 신호를 생성하고, 상기 메모리 회로부는 상기 제 1 데이터 기준전압 조정 신호에 응답하여 상기 제 1 초기 데이터 기준전압을 상승 또는 강하시키며,
    상기 컨트롤러는, 상기 상승 또는 강하된 상기 제 1 초기 데이터 기준전압에 기초한 트레이닝 데이터의 리드 결과를 재판정하여, 상기 최초 판정 결과와 다른 재판정 결과가 획득될 때의 상기 제 1 초기 데이터 기준전압을 상기 기준패드 기준전압으로 설정하도록 구성되는 반도체 메모리 장치.
  19. 제 18 항에 있어서,
    상기 최초 판정 결과와 다른 재판정 결과가 획득될 때까지 상기 제 1 초기 데이터 기준전압을 상승 또는 강하시켜 상기 리드 결과를 재판정하도록 구성되는 반도체 메모리 장치.
  20. 제 17 항에 있어서,
    상기 컨트롤러는, 상기 나머지 입출력 패드 각각에 대하여, 상기 제 2 초기 데이터 기준전압에 기초한 트레이닝 데이터의 리드 결과를 최초 판정하여 상기 제 2 데이터 기준전압 조정 신호를 생성하고, 상기 메모리 회로부는 상기 제 2 데이터 기준전압 조정 신호에 응답하여 상기 제 2 초기 데이터 기준전압을 상승 또는 강하시키며,
    상기 컨트롤러는, 상기 상승 또는 강하된 상기 제 2 초기 데이터 기준전압에 기초한 트레이닝 데이터의 리드 결과를 재판정하여, 상기 최초 판정 결과와 다른 재판정 결과가 획득될 때의 상기 제 2 초기 데이터 기준전압을 상기 나머지 입출력 패드 각각에 대한 데이터 기준전압으로 설정하도록 구성되는 반도체 메모리 장치.
  21. 제 20 항에 있어서,
    상기 최초 판정 결과와 다른 재판정 결과가 획득될 때까지 상기 제 2 초기 데이터 기준전압을 상승 또는 강하시켜 상기 리드 결과를 재판정하도록 구성되는 반도체 메모리 장치.
  22. 컨트롤러 및 메모리 회로부를 포함하는 반도체 메모리 장치의 기준전압 트레이닝 방법으로서,
    데이터 기준전압 트레이닝 모드시 복수의 입출력 패드 중 어느 하나인 기준패드에 대하여 제 1 초기 데이터 기준전압을 트레이닝하여 기준패드 기준전압을 설정하는 단계; 및
    나머지 입출력 패드 각각에 대하여 상기 기준패드 기준전압인 제 2 초기 데이터 기준전압을 트레이닝하여 상기 나머지 입출력 패드 각각에 대한 데이터 기준전압을 트레이닝하는 단계;
    를 포함하도록 구성되는 반도체 메모리 장치의 기준전압 트레이닝 방법.
  23. 제 22 항에 있어서,
    상기 제 1 초기 데이터 기준전압은 허용 데이터 기준전압 범위의 최소값 또는 최대값 중에서 선택되도록 구성되는 반도체 메모리 장치의 기준전압 트레이닝 방법.
  24. 제 22 항에 있어서,
    상기 컨트롤러가 상기 기준패드를 통해 제공되는 데이터 리드 결과를 판정하여 상기 제 1 초기 데이터 기준전압을 상승 또는 강하시키도록 구성되는 반도체 메모리 장치의 기준전압 트레이닝 방법.
  25. 제 22 항에 있어서,
    상기 컨트롤러가 상기 나머지 입출력 패드 각각을 통해 제공되는 데이터 리드 결과를 판정하여 상기 제 2 초기 데이터 기준전압을 상승 또는 강하시키도록 구성되는 반도체 메모리 장치의 기준전압 트레이닝 방법.
  26. 제 22 항에 있어서,
    상기 컨트롤러가 상기 제 1 초기 데이터 기준전압에 기초한 트레이닝 데이터의 리드 결과를 최초 판정하는 단계;
    상기 최초 판정 결과에 따라 상기 메모리 회로부가 상기 제 1 초기 데이터 기준전압을 상승 또는 강하시키는 단계;
    상기 컨트롤러가 상기 상승 또는 강하된 상기 제 1 초기 데이터 기준전압에 기초한 트레이닝 데이터의 리드 결과를 재판정하는 단계; 및
    상기 컨트롤러가 상기 최초 판정 결과와 다른 재판정 결과가 획득될 때의 상기 제 1 초기 데이터 기준전압을 상기 기준패드 기준전압으로 설정하도록 하는 단계;
    를 포함하도록 구성되는 반도체 메모리 장치의 기준전압 트레이닝 방법.
  27. 제 26 항에 있어서,
    상기 제 1 초기 데이터 기준전압을 상승 또는 강하시키는 단계 및 상기 리드 결과를 재판정하는 단계는, 상기 최초 판정 결과와 다른 재판정 결과가 획득될 때까지 반복 수행되도록 구성되는 반도체 메모리 장치의 기준전압 트레이닝 방법.
  28. 제 22 항에 있어서,
    상기 컨트롤러가 상기 나머지 입출력 패드 각각에 대하여, 상기 제 2 초기 데이터 기준전압에 기초한 트레이닝 데이터의 리드 결과를 최초 판정하는 단계;
    상기 최초 판정 결과에 따라 상기 메모리 회로부가 상기 제 2 초기 데이터 기준전압을 상승 또는 강하시키는 단계;
    상기 컨트롤러가 상기 상승 또는 강하된 상기 제 2 초기 데이터 기준전압에 기초한 트레이닝 데이터의 리드 결과를 재판정하는 단계; 및
    상기 컨트롤러가 상기 최초 판정 결과와 다른 재판정 결과가 획득될 때의 상기 제 2 초기 데이터 기준전압을 상기 나머지 입출력 패드 각각의 데이터 기준전압으로 설정하는 단계;
    를 포함하도록 구성되는 반도체 메모리 장치의 기준전압 트레이닝 방법.
  29. 제 28 항에 있어서,
    상기 제 2 초기 데이터 기준전압을 상승 또는 강하시키는 단계 및 상기 리드 결과를 재판정하는 단계는, 상기 최초 판정 결과와 다른 재판정 결과가 획득될 때까지 반복 수행되도록 구성되는 반도체 메모리 장치의 기준전압 트레이닝 방법.
KR1020150137533A 2015-09-30 2015-09-30 반도체 메모리 장치 및 기준전압 트레이닝 방법 KR20170038977A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150137533A KR20170038977A (ko) 2015-09-30 2015-09-30 반도체 메모리 장치 및 기준전압 트레이닝 방법
US15/017,835 US9659608B2 (en) 2015-09-30 2016-02-08 Semiconductor memory apparatus, and method for training reference voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150137533A KR20170038977A (ko) 2015-09-30 2015-09-30 반도체 메모리 장치 및 기준전압 트레이닝 방법

Publications (1)

Publication Number Publication Date
KR20170038977A true KR20170038977A (ko) 2017-04-10

Family

ID=58406618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150137533A KR20170038977A (ko) 2015-09-30 2015-09-30 반도체 메모리 장치 및 기준전압 트레이닝 방법

Country Status (2)

Country Link
US (1) US9659608B2 (ko)
KR (1) KR20170038977A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113409856A (zh) * 2017-10-26 2021-09-17 三星电子株式会社 半导体存储器装置和包括半导体存储器装置的存储器系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180050816A (ko) * 2016-11-07 2018-05-16 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 시스템
KR102438991B1 (ko) * 2017-11-28 2022-09-02 삼성전자주식회사 메모리 장치 및 그것의 동작 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1889134A2 (en) 2005-06-06 2008-02-20 Atmel Corporation Output level voltage regulation
KR100915830B1 (ko) 2008-03-12 2009-09-07 주식회사 하이닉스반도체 반도체 집적 회로
US8570063B2 (en) * 2011-10-25 2013-10-29 Micron Technology, Inc. Methods and apparatuses including an adjustable termination impedance ratio
US8811076B2 (en) * 2012-07-30 2014-08-19 Sandisk Technologies Inc. Systems and methods of updating read voltages
TWI550631B (zh) * 2014-08-04 2016-09-21 瑞昱半導體股份有限公司 記憶體控制電路及相關的記憶體控制方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113409856A (zh) * 2017-10-26 2021-09-17 三星电子株式会社 半导体存储器装置和包括半导体存储器装置的存储器系统
CN113409856B (zh) * 2017-10-26 2024-02-06 三星电子株式会社 半导体存储器装置和包括半导体存储器装置的存储器系统

Also Published As

Publication number Publication date
US20170092338A1 (en) 2017-03-30
US9659608B2 (en) 2017-05-23

Similar Documents

Publication Publication Date Title
US10410697B2 (en) Sensing circuit with voltage clamp for non-volatile memory
KR102625427B1 (ko) 다중 비트 듀티 사이클 모니터를 위한 장치들 및 방법들
CN109671464B (zh) 存储器模块、操作其的方法和存储器模块的测试系统
KR100709642B1 (ko) 균일한 판독 및 검증 임계치를 가진 메모리
JP6118415B2 (ja) 半導体記憶装置およびメモリシステム
KR20170061418A (ko) 스트레스 인가 모드를 갖는 캘리브레이션 회로 및 이를 포함하는 메모리 장치
US10884674B2 (en) Semiconductor memory device
KR20170038977A (ko) 반도체 메모리 장치 및 기준전압 트레이닝 방법
KR20170135137A (ko) 파워 온 리셋 회로 및 이를 포함하는 반도체 메모리 장치
JP2018028957A (ja) 半導体記憶装置
KR20190130873A (ko) 내부 전압 생성 회로 및 이를 포함하는 메모리 장치
KR101083676B1 (ko) 반도체 메모리 장치
KR100605587B1 (ko) 내부적으로 출력 드라이버의 구동력을 조절할 수 있는반도체메모리소자
US11232818B2 (en) Memory system performing reference voltage training operation and operating method of memory system
KR20100005593A (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
KR20180015318A (ko) 반도체장치
CN111951843B (zh) 调整器及具有调整器的存储器装置
KR20170047459A (ko) 데이터 레이트를 선택할 수 있는 내부 스트로브 신호 생성 회로 및 이를 이용하는 반도체 장치
US10083726B2 (en) Input circuit and semiconductor device including the same
KR102488583B1 (ko) 메모리 장치 및 이의 기준전압 설정 방법
KR102615020B1 (ko) 반도체 메모리 장치 및 그의 동작 방법
KR100820897B1 (ko) 메모리의 동작 전압을 검출하여 메모리 내의 스위칭 모듈을제어하는 장치 및 방법
KR20170007036A (ko) 입력 회로 및 이를 포함하는 반도체 장치
KR20240079337A (ko) 전압 레귤레이터
CN110660432B (zh) 电阻式存储器及写入方法