KR20170013154A - 반도체 디바이스 및 반도체 다이 캡슐화 방법 - Google Patents

반도체 디바이스 및 반도체 다이 캡슐화 방법 Download PDF

Info

Publication number
KR20170013154A
KR20170013154A KR1020160072916A KR20160072916A KR20170013154A KR 20170013154 A KR20170013154 A KR 20170013154A KR 1020160072916 A KR1020160072916 A KR 1020160072916A KR 20160072916 A KR20160072916 A KR 20160072916A KR 20170013154 A KR20170013154 A KR 20170013154A
Authority
KR
South Korea
Prior art keywords
semiconductor
trench
carrier
semiconductor device
semiconductor wafer
Prior art date
Application number
KR1020160072916A
Other languages
English (en)
Other versions
KR101937528B1 (ko
Inventor
새티아무어티 친너서미
Original Assignee
셈테크 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 셈테크 코포레이션 filed Critical 셈테크 코포레이션
Publication of KR20170013154A publication Critical patent/KR20170013154A/ko
Application granted granted Critical
Publication of KR101937528B1 publication Critical patent/KR101937528B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/784—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 디바이스는 반도체 웨이퍼를 가진다. 반도체 웨이퍼는 복수의 반도체 다이를 포함한다. 상기 반도체 다이의 활성 표면 위에 절연층이 형성된다. 상기 반도체 다이 사이에서 상기 반도체 웨이퍼의 비-활성 영역에 트렌치가 형성된다. 트렌치는 반도체 웨이퍼를 통해 부분적으로 연장된다. 접착층을 가진 캐리어가 제공된다. 반도체 다이가 접착층 및 캐리어 위에 단일 유닛으로 동시에 배치된다. 백그라인딩 작업이 수행되어 반도체 웨이퍼의 일부분을 제거하고 트렌치를 노출시킨다. 접착층은 백그라인딩 작업 중 반도체 다이를 제 자리에 보지한다. 밀봉재가 반도체 다이 위와 트렌치 내로 증착된다. 캐리어 및 접착층이 제거된다. 캡슐화된 반도체 다이가 세척되고 개별 반도체 디바이스로 싱귤레이션된다. 반도체 디바이스의 전기적 성능 및 기능이 검사된다.

Description

반도체 디바이스 및 반도체 다이 캡슐화 방법 {Semiconductor device and METHOD of encapsulating semiconductor die}
본 발명은 일반적으로 반도체 디바이스에 관한 것이고, 특히, 반도체 다이 캡슐화를 위한 반도체 디바이스 및 방법에 관한 것이다.
반도체 디바이스는 현대의 전자 제품에 흔히 발견되고 있다. 반도체 디바이스는 서로 다른 수 및 밀도의 전기적 구성요소를 가진다. 개별 반도체 디바이스들은 대게 일 유형의 전기 구성요소, 가령, 발광 다이오드(LED), 소형 신호 트랜지스터, 저항기, 커패시터, 인덕터, 및 전력 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)를 지닌다. 집적된 반도체 디바이스들은 통상적으로 수백개 내지 수백만개의 전기 구성요소를 지난다. 집적된 반도체 디바이스의 예는 마이크로컨트롤러, 마이크로프로세서, 및 다양한 신호 처리 회로를 포함한다.
반도체 디바이스는 신호 처리, 고속 연산, 전자기 신호 송신 및 수신, 전자 디바이스 제어, 태양광을 전기로 변환, 및 텔레비전 디스플레이용 시각적 이미지 생성과 같은 다양한 범위의 기능들을 수행한다. 반도체 디바이스는 엔터테인먼트, 통신, 전력 변환, 네트워크, 컴퓨터, 및 소비자 제품 분야에서 발견되고 있다. 반도체 디바이스는 군사 장비, 항공, 자동차, 산업용 컨트롤러, 및 사무 기기에서 또한 발견되고 있다.
반도체 디바이스는 반도체 물질의 전기적 성질을 이용한다. 반도체 물질 구조는 전기장 또는 베이스 전류의 인가에 의해 또는 도핑 프로세스를 통해 물질의 전기 전도도를 조작할 수 있다. 도핑은 반도체 물질에 불순물을 첨가하여, 반도체 디바이스의 전도도를 조작 및 제어할 수 있다.
반도체 디바이스는 능동 및 수동 전기 구조체를 지닌다. 쌍극성 및 전계 효과 트랜지스터를 포함하는, 능동 구조체는 전류의 흐름을 제어한다. 전기장 또는 베이스 전류의 인가 및 도핑 레벨을 변화시킴으로써, 트랜지스터는 전류의 흐름을 돕거나 제한한다. 저항기, 커패시터, 및 인덕터를 포함하는, 수동 구조체는, 다양한 전기적 기능의 수행에 필요한 전압 및 전류 간의 관계를 생성한다. 수동 및 능동 구조체는 회로 형성을 위해 전기적으로 연결되어, 반도체 디바이스가 고속 작동 및 다른 유용한 기능을 수행할 수 있게 한다.
반도체 디바이스는 일반적으로 2개의 복합 제조 프로세스 - 즉, 프론트-엔드 제조 및 백-엔드 제조 - 를 이용하여 제조되며, 각각은 수백 개의 단계를 수반하는 편이다. 프론트-엔드 제조는 반도체 웨이퍼 표면 상에 복수의 다이의 형성을 수반한다. 각각의 반도체 다이는 통상적으로 동일하며, 능동 및 수동 구성요소를 전기적으로 연결함으로써 형성되는 회로들을 지닌다. 백-엔드 제조는 최종 웨이퍼로부터 개별 반도체 다이의 싱귤레이션(singulation)과, 다이 포장을 통해, 구조적 지지, 전기적 상호연결, 및 환경적 분리를 제공할 수 있다. "반도체 다이"라는 용어는 단수 및 복수 형태를 모두 지칭하며, 따라서, 단일 반도체 디바이스 및 복수의 반도체 디바이스를 모두 포괄한다.
반도체 제조의 일 목적은 더 작은 반도체 디바이스를 생산하는 것이다. 더 작은 디바이스는 통상적으로 더 적은 전력을 소모하지만 더 높은 성능을 가지며, 더 효율적으로 생산될 수 있다. 추가적으로, 더 작은 반도체 디바이스는 더 작은 풋프린트(footprint)를 가지며, 이는 더 작은 최종 제품을 위해 바람직하다. 더 작은 반도체 다이 크기는 프론트-엔드 프로세스의 개선에 의해 실현될 수 있고, 이는 더 작고 더 고밀도의 능동 및 수동 구성요소를 가진 반도체 다이를 이끌게 된다. 백-엔드 프로세스는 전기적 상호연결 및 패키징 물질의 개선에 의해 더 소형의 풋프린트를 가진 반도체 다이 패키지를 도출할 수 있다.
반도체 다이는 반도체 다이의 일부분이 외측 요소에 노출될 경우 손상 또는 파괴될 수 있다. 예를 들어, 반도체 다이는 취급 중 또는 광 노출로부터 손상 또는 파괴될 수 있다. 따라서, 반도체 다이는 다이의 전기적 절연, 구조적 지지, 및 환경적 보호를 위한 밀봉재(encapsulant) 내에 수용되는 것이 일반적이다. 반도체 다이의 캡슐화는, 반도체 웨이퍼를 개별 다이로 싱귤레이션하여, 반도체 다이를 개별적으로 캐리어(carrier)에 장착하고, 이어서 반도체 위에 밀봉재를 증착함으로써, 수행될 수 있다. 그러나, 개별 반도체 다이 장착은 장착 시간을 증가시키고 처리량을 저하시킨다. 개별적인, 즉, 싱귤레이션된, 반도체 다이는 또한 부서지기 쉽고, 캐리어 부착 중 손상될 수 있다. 더욱이, 캐리어에 개별 반도체 다이 장착은 반도체 다이와 반도체 당 주위의 소정 양의 밀봉재 간의 거리를 증가시킬 수 있어서, 최종 패키지 크기가 증가하게 된다.
처리량 증가 및 패키지 크기 감소와 함께 반도체 다이를 밀봉시킬 필요성이 존재한다. 따라서, 일 실시예에서, 본 발명은, 복수의 반도체 다이를 포함하는 반도체 웨이퍼를 제공하는 단계와, 상기 반도체 웨이퍼를 통해 부분적으로 상기 반도체 다이 사이에 트렌치를 형성하는 단계와, 상기 반도체 웨이퍼를 캐리어 위에 배치하는 단계와, 상기 반도체 웨이퍼의 제 1 부분을 제거하는 단계와, 상기 반도체 다이 위와 상기 트렌치 내로 밀봉재를 증착하는 단계를 포함하는 반도체 디바이스 제조 방법이다.
대안의 실시예에서, 본 발명은, 복수의 반도체 다이를 포함하는 반도체 웨이퍼를 제공하는 단계와, 상기 반도체 다이 사이에 트렌치를 형성하는 단계와, 상기 반도체 다이를 캐리어 위에 배치하는 단계와, 상기 트렌치 내로 밀봉재를 증착하는 단계를 포함하는 반도체 디바이스 제조 방법이다.
다른 실시예에서, 본 발명은, 복수의 반도체 다이를 제공하는 단계와, 상기 반도체 다이 사이에 트렌치를 형성하는 단계와, 상기 트렌치 내로 밀봉재를 증착하는 단계를 포함하는 반도체 디바이스 제조 방법이다.
다른 실시예에서, 본 발명은 캐리어를 포함하는 반도체 디바이스다. 반도체 웨이퍼가 캐리어 위에 배치되고, 트렌치에 의해 분리되는 복수의 반도체 다이를 포함한다.
도 1a-1m은 반도체 다이의 캡슐화 방법을 도시하고,
도 2는 캡슐화된 반도체 다이를 도시한다.
본 발명은 도면을 참조하여 다음의 상세한 설명 내 하나 이상의 실시예를 통해 설명되며, 유사 도면 부호는 동일 또는 유사한 요소들을 나타낸다. 발명이 발명의 목적을 실현하기 위한 최적의 모드를 들어 설명되지만, 당 업자는 다음의 상세한 설명 및 도면에 의해 뒷받침되는 청구범위 및 청구범위 등가물에 의해 형성되는 발명의 사상 및 범위 내에 포함될 수 있는 대안, 변형예, 및 등가물을 포괄한다.
반도체 디바이스는 2개의 복합 제조 프로세스: 프론트-엔드 제조 및 백-엔드 제조 - 를 이용하여 제조되는 것이 일반적이다. 프론트-엔드 제조는 반도체 웨이퍼의 표면 상에 복수의 다이 형성을 수반한다. 웨이퍼 상의 각각의 다이는 능동 및 수동 전기 구성요소를 지니며, 이들은 전기적으로 연결되어 기능성 전기 회로를 형성한다. 트랜지스터 및 다이오드와 같은 능동 전기 구성요소들은 전류의 흐름을 제어하기 위한 기능을 가진다. 커패시터, 인덕터, 및 저항기와 같은 수동 전기 구성요소들은 전기 회로 기능 수행에 필요한 전압과 전류 간의 관계를 생성한다.
수동 및 능동 전기 요소들은 도핑, 증착, 포토리소그래피, 에칭, 및 평탄화를 포함한, 일련의 공정 단계들에 의해 반도체 웨이퍼의 표면 위에 형성된다. 도핑은 이온 주입 또는 열확산과 같은 기술에 의해 반도체 물질 내로 불순물을 첨가한다. 도핑 프로세스는 전기장 또는 베이스 전류에 응답하여 반도체 물질 전도도를 동적으로 변화시킴으로써 능동 디바이스 내 반도체 물질의 전기 전도도를 수정한다. 트랜지스터는 전기장 또는 베이스 전류의 인가시 트랜지스터로 하여금 전류의 흐름을 돕거나 제한하게 하도록 필요에 따라 배열되는 도핑 유형 및 정도를 달리하는 영역들을 지닌다.
능동 및 수동 구성요소들은 서로 다른 전기적 성질을 가진 물질층들에 의해 형성된다. 층들은 부분적으로, 증착되는 물질 유형에 의해 결정되는 다양한 증착 기술에 의해 형성될 수 있다. 예를 들어, 박막 증착은 화학 기상 증착(CVD), 물리적 기상 증착(PVD), 전해 도금, 및 무전해 도금 프로세스를 수반할 수 있다. 각각의 층은 능동 구성요소부, 수동 구성요소부, 또는 구성요소들 간의 전기적 연결부를 형성하도록 패턴처리되는 것이 일반적이다.
백-엔드 제조는 완성된 웨이퍼를 개별 반도체 다이로 절단 또는 싱귤레이션과, 구조적 지지, 전기적 상호연결, 및 환경적 분리를 위한 반도체 다이의 패키징을 의미한다. 반도체 다이의 싱귤레이션을 위해, 웨이퍼가 스코어링되고, 소 스트리트(saw streets) 또는 스크라이브(scribes)라 불리는 웨이퍼의 비-기능 영역을 따라 절단된다. 웨이퍼는 레이저 커팅 툴 또는 소 블레이드(saw blade)를 이용하여 싱귤레이션된다. 싱귤레이션 후, 개별 반도체 다이는 다른 시스템 구성요소와의 상호연결을 위해 핀 또는 접촉 패드를 포함하는 패키지 기판에 장착된다. 반도체 다이 위에 형성되는 접촉 패드는 그 후 패키지 내의 접촉 패드에 연결된다. 전기적 연결은 전도층, 범프, 스터드 범프(stud bumps), 전도 페이스트, 또는 와이어본드와 이루어질 수 있다. 밀봉재 또는 다른 몰딩 물질이 패키지 위에 증착되어, 물리적 지지 및 전기적 절연을 제공할 수 있다. 완성된 패키지는 그 후 전기 시스템에 삽입되고, 반도체 디바이스의 기능은 다른 시스템 구성요소에 가용하게 만들어진다.
도 1a는 실리콘, 게르마늄, 알루미늄 포스파이드, 알루미늄 알세나이드, 갈륨 알세나이드, 갈륨 나이트라이드, 인듐 포스파이드, 실리콘 카바이드, 또는 구조적 지지용 다른 벌크 반도체 물질과 같은, 베이스 기판 물질(102)을 가진 반도체 웨이퍼(100)를 도시한다. 앞서 설명한 바와 같이, 비-활성형의, 다이-간 웨이퍼 영역 또는 소-스트리트(106)에 의해 분리되는 복수의 반도체 다이 또는 구성요소(104)가 웨이퍼(100) 상에 형성된다. 소 스트리트(106)는 반도체 웨이퍼(100)를 개별 반도체 다이(104)로 싱귤레이션하기 위한 커팅 영역을 제공한다.
도 1b는 반도체 웨이퍼(100)의 일부분의 단면도를 도시한다. 각각의 반도체 다이(104)는, 다이의 기능 및 전기적 설계에 따라 전기적으로 상호연결되도록 다이 내에 형성되는 능동 디바이스, 수동 디바이스, 전도층, 및 유전층들로 구현되는 아날로그 또는 디지털 회로를 지닌 활성 표면(110)과, 후면 또는 비-활성 표면(108)을 가진다. 예를 들어, 회로는 디지털 신호 프로세서(DSP), ASIC, MEMS, 메모리, 또는 다른 신호 처리 회로와 같은, 아날로그 회로 또는 디지털 회로를 구현하도록 활성 표면(110) 내에 형성되는, 하나 이상의 트랜지스터, 다이오드, 및 기타 회로 요소들을 포함할 수 있다. 반도체 다이(104)는 RF 신호 처리를 위해, 인덕터, 커패시터, 및 저항기와 같은, 수동 집적 디바이스(IPD)를 또한 지닐 수 있다.
PVD, CVD, 전해 도금, 무전해 도금 프로세스, 또는 다른 적절한 금속 증착 프로세스를 이용하여 활성 표면(110) 위에 전기 전도층(112)이 형성된다. 전도층(112)은 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 은(Ag), 팔라듐(Pd), SnAg, SnAgCu, CuNi, CuNiAu, CuNiPdAu, 또는 다른 적절한 전기 전도 물질, 또는 이들의 조합 중 하나 이상의 층을 포함한다. 전도층(112)은 활성 표면(110) 상의 회로에 전기적으로 연결되는 접촉 패드로 작동한다. 접촉 패드(112)는 외부 디바이스, 예를 들어, 인쇄 회로 보드(PCV)와, 반도체 다이(104) 내의 능동 회로 사이의 전기적 상호연결을 돕는다.
활성 표면(110) 위에서 접촉 패드(112) 주위로 PVD, CVD, 스크린 프린팅, 스핀 코팅, 스프레이 코팅, 소결, 또는 열 산화를 이용하여 절연 또는 부동태층(114)이 형성된다. 절연층(114)은 실리콘 다이옥사이드(SiO2), 실리콘 나이트라이드(Si3N4), 실리콘 옥시나이트라이드(SiON), 탄탈륨 펜톡사이드(Ta2O5), 알루미늄 옥사이드(Al2O3), 하프늄 옥사이드(HfO2), 벤조사이클로부텐(BCB), 폴리이미드(PI), 폴리벤족사졸(PBO), 폴리머, 솔더 레지스트, 또는 유사한 절연 및 구조적 성질을 가진 다른 물질 중 하나 이상의 층을 지닌다. 절연층(114)은 활성 표면(110)을 덮어 보호를 제공한다. 절연층(114)은 접촉 패드(112)를 둘러싸고 전기적 분리를 제공한다. 접촉 패드(112) 일부분이 절연층(114)으로부터 노출되어, 반도체 다이(104)에 대한 후속의 전기적 연결을 제공한다.
도 1c에서, 복수의 트렌치 또는 개구부(116)가 커팅 툴(118)을 이용하여 웨이퍼(100)에 형성된다. 일 실시예에서, 심도 반응성 이온 에칭(DRIE)을 이용하여 트렌치(116)를 형성한다. 트렌치(116)는 레이저 직접 절개(LDA), 기계식 드릴링, 플라즈마 에칭, 또는 다른 적절한 프로세스를 이용하여 또한 형성될 수 있다. 트렌치(16)는 소 스트리트(106)로 반도체 다이(104) 사이에 형성된다. 트렌치(106)는 반도체 다이(104) 주위의 주변 영역에서 반도체 다이(104)를 둘러싸며 형성된다. 트렌치(116)는 절연층(114) 및 베이스 기판 물질(102)을 통해 형성된다. 트렌치(116)는 베이스 기판 물질(102)의 일부분이 반도체 웨이퍼(100)의 표면(108)과 트렌치(116)의 하부 표면(119) 사이에서 유지되도록, 반도체 웨이퍼(100)를 통해 부분적으로만 연장된다. 반도체 다이(104)는, 소 스트리트(106)에, 즉, 표면(119)과 표면(108) 사이에, 남는 베이스 기판 물질(102)의 일부분에 의해 서로 연결된 상태로 유지된다.
도 1d는 실리콘, 폴리머, 베릴륨 옥사이드, 글라스, 또는 구조적 지지를 위한 다른 적절한 저비용 강체형 물질과 같은, 희생 베이스 기판 물질을 지닌 캐리어 또는 임시 기판(120)의 일부분의 단면도를 도시한다. 캐리어(120) 위에 임시 접합 필름, 에칭-정지층, 열 해소층, 또는 UV 해소층으로 접착층(122)이 형성된다. 일 실시예에서, 접착층(122)은 캐리어(120)의 표면에 부착되는 양면 테이프다. 대안으로서, 접착층(122)은 스핀 코팅, 래미네이션, 페이스트 프린팅, 또는 다른 적절한 응용 공정을 이용하여 캐리어(120)의 표면 상에 형성될 수 있다.
캐리어를 향해 배향되는 반도체 다이(104)의 활성 표면(110)과 트렌치(116)를 갖도록 캐리어 및 접착층(122) 위에 반도체 웨이퍼(100)가 배치된다. 반도체 다이(104)는 반도체 다이(104)들 간에 남은 소 스트리트(106) 부분에 의해 함께 연결 또는 보지된다. 반도체 다이(104) 사이에 남는 소 스트리트(106) 부분은 웨이퍼(100)의 반도체 다이(104)를 단일 유닛으로 장착시킨다. 캐리어(120) 위에 단일 유닛으로 반도체 다이(104)를 배치함으로써, 반도체 다이(104)가 단일한 단계로 동시에 장착될 수 있다.
도 1e는 접착층(122) 및 캐리어(120) 상에 배치되는 반도체 다이(104)를 도시한다. 캐리어(120)에 반도체 웨이퍼(100)를 장착 후, 표면(108)은 그라인더(124)를 이용하여 백그라인딩 작업(backgrinding operation)을 진행한다. 백그라인딩 작업은 표면(108)으로부터 베이스 기판 물질(102)의 일부분을 제거하여 트렌치(116)를 노출시킨다. 백그라인딩 작업은 트렌치(116)를 덮고 있던 소 스트리트(106)의 일부분을 제거하여, 반도체 다이(104)의 두께를 얇게 하거나 감소시킨다. 후방 표면(108)으로부터 베이스 기판 물질(102) 제거는 새로운 후방 표면(130)을 가진 반도체 다이(104)를 남기게 된다. 대안으로서, LDA, 에칭, 폴리싱, 화학 기계적 평탄화(CMP), 또는 다른 적절한 제거 프로세스를 이용하여 반도체 다이(104)를 얇게 하고 트렌치(116)를 노출시킬 수 있다. 백그라인딩 작업은 반도체 다이(104)를 싱귤레이션한다 - 즉, 반도체 다이(104)의 백그라인딩 후, 베이스 기판 물질(102)에 의해 서로에게 더이상 연결되지 않는다. 반도체 다이(104)는 백그라인딩 중 그리고 싱귤레이션 후, 즉, 백그라인딩 후, 접착층(122)에 의해 제 자리에 보지된다.
도 1f는 백그라인딩 작업 후 반도체 다이(104)를 도시한다. 반도체 다이(104)들 간의 공간은 트렌치(116)에 의해 생성되어, 싱귤레이션된 반도체 다이(104)들 간의 폭 W1이 트렌치(116)의 폭과 동일하게 된다.
도 1g-j는 반도체 다이(104)를 싱귤레이션하는 대안의 방법을 도시한다. 도 1d로부터 이어져서, 도 1g는 캐리어를 향해 배향되는 반도체 다이(104)의 활성 표면(110)과 트렌치(116)를 갖도록 캐리어(120) 및 접착층(122) 위에 배치되는 웨이퍼(100)를 도시한다. 반도체 다이(104)는 웨이퍼(100)의 표면(108)과 트렌치(116)의 표면(119) 사이에 남는 소 스트리트(106)의 부분에 의해 연결된다. 반도체 다이(104) 사이에 남는 소 스트리트(106) 부분에 의해, 반도체 다이(104)가 단일 유닛으로 동시에 캐리어(120) 위에 장착될 수 있다.
도 1h에서, 반도체 웨이퍼(100)의 표면(108)은 베이스 기판 물질(102)의 일부분을 제거하기 위해 백그라인딩 작업을 진행한다. 그라인더(126)는 표면(108)으로부터 베이스 기판 물질(102)을 제거하고, 새로운 후방 표면(128)을 생성한다. 이러한 백그라인딩 작업은 트렌치(116)를 노출시키지 않는다. 백그라인딩 작업 후, 반도체 다이(104)는 소 스트리트(106) 내 베이스 기판 물질(102)의 일부분에 의해 연결된 상태를 유지한다. 일 실시예에서, 30-40 마이크로미터의 베이스 기판 물질(102)이 백그라인딩 후 웨이퍼(100)의 새로운 후방 표면(128)과 트렌치(126)의 표면(119) 사이에서 유지된다.
도 1i는 백그라인딩 작업 후 웨이퍼(100)를 도시한다. 웨이퍼(100)의 표면(128)과 트렌치(116)의 표면(119) 사이에 남아 있는 베이스 기판 물질(102) 부분은 백그라인딩 작업 중 반도체 다이(104)를 지지하고 강화시킨다. 반도체 다이(104)들을 연결하는 베이스 기판 물질(102) 부분은 반도체 다이(104) 상에 위치한 그라인딩-응력을 약화시킨다. 반도체 다이(104) 상의 그라인딩-응력 약화는 백그라인딩 작업 중 반도체 다이(104) 손상 가능성을 감소시키고, 이는 기능성 반도체 다이(104)의 신뢰도 및 처리량을 증가시킨다.
반도체 다이(104)들을 연결하는 소 스트리트(106) 부분은 또한 그라인딩 작업 중 트렌치(116)를 커버된 상태로 유지시킨다. 트렌치(116)를 노출없이 남김으로서, 베이스 기판 물질(102)의 입자와 같은, 그라인딩 잔해가 트렌치(116) 내로 유입되는 것을 막을 수 있다. 그라인딩 잔해가 트렌치(116) 내로 들어가는 것을 막음으로써, 트렌치(116)의 그라인딩-후 세척이 필요치 않다. 그라인딩-후 세척 공정은 제조 시간 및 비용을 절감시킨다.
도 1j에서, 소 스트리트(106)의 나머지 부분이 플라즈마 에칭, DRIE, 또는 다른 적절한 에칭 과정을 이용하여 제거된다. 소 스트리트(106)로부터 베이스 기판 물질(102)의 최종 부분을 제거함으로써, 트렌치(116)가 노출되고 반도체 다이(104)가 싱귤레이션된다. 트렌치(116) 노출에 사용되는 에칭 작업은 후방 표면(128)의 일부분을 또한 제거하여 반도체 다이(104)를 더 얇게 만든다. 접착층(122)은 백그라인딩 및 에칭 공정 중, 그리고, 싱귤레이션 후, 즉, 에칭 후, 모두 반도체 다이(104)를 제 자리에 보지한다. 반도체 다이(104)들 간의 공간은, 싱귤레이션된 반도체 다이(104)들 간의 폭 W1이 트렌치(116)의 폭과 같도록, 트렌치(116)에 의해 생성된다.
도 1f로부터 이어져서, 도 1k는 반도체 다이(104), 접착층(122), 및 캐리어(120) 위에 증착되는 밀봉재 또는 몰딩 화합물(132)을 도시한다. 밀봉재(132)는 스크린 프린팅, 스프레이 코팅, 페이스트 프린팅, 압축 몰딩, 트랜스퍼 몰딩(transfer molding), 액체 밀봉재 몰딩, 진공 래미네이션, 스핀 코팅, 또는 다른 적절한 도포법을 이용하여 반도체 다이(104) 위와 그 주위로 증착된다. 밀봉재(132)는 반도체 다이(104)의 4개의 측부 표면 및 후방 표면(130)을 덮는다. 밀봉재(132)는 충전재를 가진 에폭시 수지, 충전재를 가진 에폭시 아크릴레이트, 또는 적절한 충전재를 가진 폴리머와 같은, 폴리머 복합 물질을 포함한다. 밀봉재(132)는 비전도성이고, 반도체 디바이스를 외부 요소 및 오염물로부터 환경적으로 보호한다. 밀봉재(32)는 트렌치(132)에 의해 생성되는 공간 내 반도체 다이(104) 사이에 증착된다. 트렌치(116)는 반도체 다이(104)의 측부 표면 위와 그 주위로 밀봉재(12)를 유동시킨다. 밀봉재(132)는 증착 직후 또는 제조 공정 중 나중에 경화될 수 있다.
도 1l에서, 캐리어(120) 및 접착층(122)은 화학적 에칭, 기계적 필-오프(peel-off), CMP, 기계적 그라인딩, 고온 베이킹, UV광, 레이저 스캐닝, 또는 습식 박리에 의해 제거된다. 캐리어(120) 및 접착층(122) 제거는 절연층(114), 접촉 패드(112), 및 밀봉재(132) 표면(134)을 노출시킨다. 밀봉재(132) 표면(134)은 접폭 패드(112) 및 절연층(114) 표면과 동평면을 이룬다. 반도체 다이(104)는 밀봉재(132)에 의해 함께 보지된다. 밀봉재(132)는 구조적 지지를 제공하고, 후속 제조 중 반도체 다이(104)를 보호한다.
캐리어(120) 및 접착층(122) 제거 후, 캡슐화된 반도체 다이(104)는 스미어 제거(desmearing) 또는 세척 공정을 진행하여, 절연층(114), 접촉 패드(112), 및 밀봉재(132) 표면(134)으로부터 임의의 입자 또는 잔류물을 제거할 수 있다. 세척 공정은 스핀 린스 건조(SRD) 공정, 플라즈마 세척 공정, 건식 세척 공정, 습식 세척 공정, 또는 이들의 조합을 포함할 수 있다.
도 1m에서, 다이싱 테이프 또는 지지 캐리어(136)가 캡슐화된 반도체 다이(104) 위에 부착된다. 캡슐화된 반도체 다이(104)가 그 후, 소 블레이드(saw blade) 또는 레이저 커팅 툴(138)을 이용하여 개별 반도체 디바이스 또는 패키지(140)로 싱귤레이션된다. 커팅 툴(138)은 반도체 다이(104)들 사이에 배치되는 밀봉재(132)를 통해 절단한다. 다이싱 테이프(136)는 싱귤레이션 중 반도체 다이(104)를 지지한다. 싱귤레이션 후, 밀봉재(132)는 반도체 다이(104)의 4개의 측부 표면 위에 유지된다.
반도체 디바이스(140) 내의 능동 및 수동 구성요소는 전기적 성능 및 회로 기능을 위한 시험을 진행한다. 시험은 회로 기능, 리드 무결성, 저항, 계속성, 신뢰도, 정션 깊이, 정전 방전(ESD), RF 성능, 구동 전류, 임계 전류, 누설 전류, 및 구성요소 유형-특이적 작동 파라미터를 포함할 수 있다. 검사 및 시험은 통과되는 반도체 디바이스(140)를 양품(known good)으로 지정한다. 양품 디바이스는 그 후, 예를 들어, 돋을새김된 테이프 및 릴(reel)을 이용하여 감긴다. 감긴 반도체 디바이스(140)는 그 후 추가 처리를 위해 또는 다른 전기 디바이스 및 시스템에 통합을 위해, 내보낸다.
도 2는 싱귤레이션 후 반도체 디바이스(140)를 도시한다. 접촉 패드(112)는 반도체 다이(104)의 활성 표면(110) 상의 회로에 전기적으로 연결되고, 반도체 디바이스(140)와, PCB와 같은, 외부 디바이스 간의 후속 연결을 촉진시킨다. 절연층(114)이 보호 및 전기적 분리를 위해, 활성 표면(11) 위에 그리고 접촉 패드(112) 주위로 배치된다. 밀봉재(132)는 기계적 보호, 전기적 분리, 및 광 또는 다른 방사로부터의 포톤에 대한 노출로 인한 파괴로부터 보호를 제공한다. 밀봉재(132)는 외부 요소 및 오염물로부터 반도체 다이(104)를 환경적으로 보호한다.
반도체 디바이스(140)의 처리량은 반도체 다이(104)가 캐리어(120) 위에 단일 웨이퍼 또는 단일 유닛으로 배치됨에 따라 증가한다. 반도체 다이(104)를 캐리어(120) 위에 단일 유닛으로 배치함으로써, 제조가 단순화되고, 캐리어에 개별적으로 반도체 다이(104)를 장착할 필요가 없다. 반도체 다이(104)의 동시 장착은 제조 시간을 감소시키고, 이는 처리량을 증가시키고 비용을 감소시킨다. 반도체 다이가 여전히 웨이퍼 형태로 있을 때, 즉, 반도체 다이가 여전히 베이스 기판 물질(120)에 의해 연결될 때, 반도체 다이(104)를 장착함으로써, 장착 중 반도체 다이(104)가 강화되고 그 견고성이 증가한다. 연결된 반도체 다이들은 더 잘 지지되고, 따라서, 캐리어(120)에 부착 중 손상될 가능성이 적다. 접착층(122)은 백그라인딩 작업 중 제 자리에 반도체 다이(104)를 보지한다. 접착층(122)은 밀봉재(132) 증착 중 반도체 다이(104)들 사이의 정렬 및 간격을 또한 관리한다.
기형성된 트렌치(116)를 이용하여 연결된 반도체 다이(104)의 장착은 캐리어(120) 위에 반도체 다이(104)의 정렬 정확도 및 간격 일관성을 증가시킨다. 밀봉재(132)는 반도체 다이(104) 간의 일관된 간격으로 인해 반도체 다이(104) 위와 그 주위로 더욱 균등하게 분포될 수 있다. 반도체 다이 간에 일관된 간격 및 균등한 양의 밀봉재는 반도체 디바이스(140)의 싱귤레이션 중 정확도를 증가시킨다. 정확한 싱귤레이션은 균일한 반도체 디바이스(140)를 생성하고, 싱귤레이션 중 반도체 다이(104)의 손상 가능성을 감소시킨다.
캡슐화된 반도체 다이(104)는 작은 풋프린트를 갖는 견고한 반도체 디바이스(140)를 실현한다. 반도체 다이(104)는, 반도체 다이(104)들 간에 베이스 기판 물질(102)의 존재로 인해 캐리어(120)에 반도체 다이(104)가 장착될 때, 더 양호하게 지지되고 더 작은 응력을 받는다. 반도체 다이(104)의 싱귤레이션 후, 후속 취급 및 제조 중 반도체 다이(104)를 보호 및 지지하기 위해 밀봉재(132)가 반도체 다이(104) 위와 그 주위로 증착된다. 따라서, 제조 공정 중에 그리고 후에 반도체 다이(104)가 손상될 가능성이 적기 때문에, 우수한 반도체 디바이스(140)의 수 및 전체적 기능성이 증가한다.
본 발명의 하나 이상의 실시예가 세부적으로 제시되었으나, 당 업자는 다음의 청구범위에서 제시되는 본 발명의 범위로부터 벗어나지 않으면서 이러한 실시예에 대한 변형예 및 적응예가 실현될 수 있음을 이해할 수 있을 것이다.

Claims (15)

  1. 반도체 디바이스 제조 방법에 있어서,
    복수의 반도체 다이를 포함하는 반도체 웨이퍼를 제공하는 단계와,
    상기 반도체 웨이퍼를 통해 부분적으로 상기 반도체 다이 사이에 트렌치를 형성하는 단계와,
    상기 트렌치가 캐리어를 향하도록 상기 반도체 웨이퍼를 캐리어 위에 배치하는 단계와,
    상기 반도체 웨이퍼를 캐리어 위에 배치한 후 상기 반도체 다이를 싱귤레이션하도록 상기 트렌치 위의 반도체 웨이퍼의 제 1 부분을 제거하는 단계와,
    상기 반도체 다이 위와 상기 트렌치 내로 밀봉재를 증착하는 단계를 포함하는
    반도체 디바이스 제조 방법.
  2. 제 1 항에 있어서,
    상기 반도체 웨이퍼의 제 1 부분을 제거하기 전에 상기 트렌치 위의 반도체 웨이퍼의 제 2 부분을 제거하는 단계를 더 포함하는
    반도체 디바이스 제조 방법.
  3. 제 2 항에 있어서,
    백그라인딩에 의해 상기 반도체 웨이퍼의 제 2 부분을 제거하는 단계와,
    에칭에 의해 상기 반도체 웨이퍼의 제 1 부분을 제거하는 단계를 더 포함하는
    반도체 디바이스 제조 방법.
  4. 제 1 항에 있어서,
    상기 반도체 웨이퍼의 제 1 부분의 노출이 상기 트렌치를 노출시키는
    반도체 디바이스 제조 방법.
  5. 제 1 항에 있어서,
    상기 캐리어 위에 접착층을 배치하는 단계를 더 포함하는
    반도체 디바이스 제조 방법.
  6. 제 1 항에 있어서,
    상기 캐리어를 제거하는 단계와,
    상기 반도체 다이를 세척하는 단계를 더 포함하는
    반도체 디바이스 제조 방법.
  7. 반도체 디바이스 제조 방법에 있어서,
    복수의 반도체 다이를 포함하는 반도체 웨이퍼를 제공하는 단계와,
    상기 반도체 다이 사이에서 반도체 웨이퍼 내에 트렌치를 형성하는 단계와,
    상기 반도체 웨이퍼를 캐리어 위에 배치하는 단계와,
    상기 트렌치 내로 밀봉재를 증착하는 단계를 포함하는
    반도체 디바이스 제조 방법.
  8. 제 7 항에 있어서,
    상기 트렌치를 노출시키도록 상기 반도체 웨이퍼의 일부분을 제거하는 단계를 더 포함하는
    반도체 디바이스 제조 방법.
  9. 제 7 항에 있어서,
    상기 트렌치 위에 상기 반도체 웨이퍼의 제 2 부분을 남기면서 상기 트렌치 위에 상기 반도체 웨이퍼의 제 1 부분을 제거하는 단계를 더 포함하는
    반도체 디바이스 제조 방법.
  10. 제 9 항에 있어서,
    에칭에 의해 상기 반도체 웨이퍼의 제 2 부분을 제거하는 단계를 더 포함하는
    반도체 디바이스 제조 방법.
  11. 반도체 디바이스에 있어서,
    캐리어와,
    상기 캐리어 위에 배치되는 반도체 웨이퍼를 포함하며,
    상기 반도체 웨이퍼는 캐리어를 향하도록 배향되는 트렌치에 의해 분리되는 복수의 반도체 다이를 포함하는
    반도체 디바이스.
  12. 제 11 항에 있어서,
    상기 캐리어 위에 배치되는 접착층을 더 포함하는
    반도체 디바이스.
  13. 제 12 항에 있어서,
    상기 접착층은 양면 테이프를 포함하는
    반도체 디바이스.
  14. 제 11 항에 있어서,
    상기 반도체 다이의 활성 표면(active surface)이 상기 캐리어를 향하도록 배향되는
    반도체 디바이스.
  15. 제 11 항에 있어서,
    상기 트렌치는 상기 반도체 웨이퍼를 통해 부분적으로 연장되는
    반도체 디바이스.
KR1020160072916A 2015-07-27 2016-06-13 반도체 디바이스 및 반도체 다이 캡슐화 방법 KR101937528B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/810,254 2015-07-27
US14/810,254 US9679785B2 (en) 2015-07-27 2015-07-27 Semiconductor device and method of encapsulating semiconductor die

Publications (2)

Publication Number Publication Date
KR20170013154A true KR20170013154A (ko) 2017-02-06
KR101937528B1 KR101937528B1 (ko) 2019-01-10

Family

ID=56137140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160072916A KR101937528B1 (ko) 2015-07-27 2016-06-13 반도체 디바이스 및 반도체 다이 캡슐화 방법

Country Status (5)

Country Link
US (1) US9679785B2 (ko)
EP (1) EP3125281B1 (ko)
KR (1) KR101937528B1 (ko)
CN (1) CN106409760B (ko)
TW (1) TWI659512B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102243674B1 (ko) * 2019-10-28 2021-04-23 주식회사 루츠 세라믹칩 제조방법

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014111106A1 (de) * 2014-08-05 2016-02-11 Osram Opto Semiconductors Gmbh Elektronisches Bauelement, optoelektronisches Bauelement, Bauelementeanordnung und Verfahren zur Herstellung eines elektronisches Bauelements
US11342189B2 (en) 2015-09-17 2022-05-24 Semiconductor Components Industries, Llc Semiconductor packages with die including cavities and related methods
US10529576B2 (en) 2017-08-17 2020-01-07 Semiconductor Components Industries, Llc Multi-faced molded semiconductor package and related methods
US9837375B2 (en) * 2016-02-26 2017-12-05 Semtech Corporation Semiconductor device and method of forming insulating layers around semiconductor die
US10483434B2 (en) * 2017-01-03 2019-11-19 Innolux Corporation Display devices and methods for forming display devices
US10410922B2 (en) * 2017-02-23 2019-09-10 Nxp B.V. Semiconductor device with six-sided protected walls
CN107180891A (zh) * 2017-04-11 2017-09-19 中国电子科技集团公司第十研究所 一种红外探测器的划片方法
CN107342256A (zh) * 2017-06-26 2017-11-10 矽力杰半导体技术(杭州)有限公司 半导体工艺及半导体结构
CN109326528B (zh) * 2017-08-01 2020-09-29 台虹科技股份有限公司 晶粒封装方法
US11348796B2 (en) 2017-08-17 2022-05-31 Semiconductor Components Industries, Llc Backmetal removal methods
US11367619B2 (en) 2017-08-17 2022-06-21 Semiconductor Components Industries, Llc Semiconductor package electrical contacts and related methods
US11393692B2 (en) 2017-08-17 2022-07-19 Semiconductor Components Industries, Llc Semiconductor package electrical contact structures and related methods
US11404276B2 (en) 2017-08-17 2022-08-02 Semiconductor Components Industries, Llc Semiconductor packages with thin die and related methods
US11361970B2 (en) 2017-08-17 2022-06-14 Semiconductor Components Industries, Llc Silicon-on-insulator die support structures and related methods
US11404277B2 (en) 2017-08-17 2022-08-02 Semiconductor Components Industries, Llc Die sidewall coatings and related methods
WO2019117987A1 (en) 2017-12-15 2019-06-20 Didrew Technology (Bvi) Limited System and method of embedding driver ic (emdic) in lcd display substrate
WO2019135783A1 (en) 2018-01-04 2019-07-11 Didrew Technology (Bvi) Limited Frameless lcd display with embedded ic system and method of manufacturing thereof
WO2019156695A1 (en) 2018-02-09 2019-08-15 Didrew Technology (Bvi) Limited Method of manufacturing fan out package with carrier-less molded cavity
US10424524B2 (en) 2018-02-15 2019-09-24 Chengdu Eswin Sip Technology Co., Ltd. Multiple wafers fabrication technique on large carrier with warpage control stiffener
US10734326B2 (en) 2018-02-15 2020-08-04 Didrew Technology (Bvi) Limited Hermetic flat top integrated heat spreader (IHS)/electromagnetic interference (EMI) shield package and method of manufacturing thereof for reducing warpage
US10283424B1 (en) * 2018-03-08 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer structure and packaging method
US10971401B2 (en) 2018-10-16 2021-04-06 Cerebras Systems Inc. Systems and methods for precision fabrication of an orifice within an integrated circuit
DE102018132447B4 (de) 2018-12-17 2022-10-13 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN111370323A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司 半导体器件制作方法
WO2020214825A2 (en) 2019-04-16 2020-10-22 Next Biometrics Group Asa Systems and methods for manufacturing flexible electronics
JP7334063B2 (ja) * 2019-05-24 2023-08-28 株式会社ディスコ モールドチップの製造方法
US11145530B2 (en) 2019-11-08 2021-10-12 Cerebras Systems Inc. System and method for alignment of an integrated circuit
FR3103315B1 (fr) * 2019-11-19 2021-12-03 St Microelectronics Tours Sas Procédé de fabrication de puces électroniques
KR20230093457A (ko) * 2020-12-23 2023-06-27 헤레우스 도이칠란트 게엠베하 운트 코. 카게 봉지된 반도체 다이 및/또는 봉지된 반도체 패키지의 제조 방법
US11688718B2 (en) * 2021-09-07 2023-06-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of controlling warpage during LAB
FR3131799A1 (fr) * 2022-01-10 2023-07-14 Stmicroelectronics (Crolles 2) Sas Procédé de fabrication de circuits intégrés à partir d’une plaquette en substrat semiconducteur

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338980B1 (en) 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
JP3910843B2 (ja) * 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
JP4564351B2 (ja) * 2004-12-28 2010-10-20 パナソニック株式会社 半導体ウェーハの分割方法、研削装置および半導体ウェーハ分割システム
JP2009070880A (ja) * 2007-09-11 2009-04-02 Nec Electronics Corp 半導体装置の製造方法
US8497564B2 (en) * 2009-08-13 2013-07-30 Broadcom Corporation Method for fabricating a decoupling composite capacitor in a wafer and related structure
US9136144B2 (en) * 2009-11-13 2015-09-15 Stats Chippac, Ltd. Method of forming protective material between semiconductor die stacked on semiconductor wafer to reduce defects during singulation
JP5580719B2 (ja) * 2009-12-24 2014-08-27 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
JP5474630B2 (ja) * 2010-03-30 2014-04-16 トッパン・フォームズ株式会社 電子部品およびその製造方法、部品実装基板
US8492203B2 (en) * 2011-01-21 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers
JP5659033B2 (ja) * 2011-02-04 2015-01-28 株式会社東芝 半導体装置の製造方法
US9401289B2 (en) * 2012-06-04 2016-07-26 STATS ChipPAC Pte. Ltd. Semiconductor device and method of backgrinding and singulation of semiconductor wafer while reducing kerf shifting and protecting wafer surfaces
US8975162B2 (en) * 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
US9799590B2 (en) * 2013-03-13 2017-10-24 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using partial wafer singulation for improved wafer level embedded system in package
US9548248B2 (en) * 2014-08-07 2017-01-17 Infineon Technologies Ag Method of processing a substrate and a method of processing a wafer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102243674B1 (ko) * 2019-10-28 2021-04-23 주식회사 루츠 세라믹칩 제조방법
CN112736034A (zh) * 2019-10-28 2021-04-30 罗茨股份有限公司 陶瓷芯片制造方法
US11679527B2 (en) 2019-10-28 2023-06-20 Roots Co., Ltd. Manufacturing method of ceramic chips

Also Published As

Publication number Publication date
TWI659512B (zh) 2019-05-11
CN106409760A (zh) 2017-02-15
KR101937528B1 (ko) 2019-01-10
EP3125281A1 (en) 2017-02-01
TW201705409A (zh) 2017-02-01
EP3125281B1 (en) 2020-12-23
CN106409760B (zh) 2019-04-19
US9679785B2 (en) 2017-06-13
US20170032981A1 (en) 2017-02-02

Similar Documents

Publication Publication Date Title
KR101937528B1 (ko) 반도체 디바이스 및 반도체 다이 캡슐화 방법
KR102045175B1 (ko) 작은 z 치수 패키지를 형성하는 반도체 소자 및 방법
KR102540522B1 (ko) 반도체 장치 및 반도체 다이 주위에 절연 층을 형성하는 방법
KR102487891B1 (ko) 완전 몰딩된 전력 소자용 반도체 패키지 및 그 제조 방법
TWI528437B (zh) 半導體裝置及形成犧牲保護層以於單一化過程中保護半導體晶粒邊緣之方法
US9397050B2 (en) Semiconductor device and method of forming pre-molded semiconductor die having bumps embedded in encapsulant
KR20180090768A (ko) 반도체 디바이스 및 그 제조 방법
US9006896B2 (en) Chip package and method for forming the same
US9484316B2 (en) Semiconductor devices and methods of forming thereof
US9216898B2 (en) Chip package and method for forming the same
US9035456B2 (en) Chip package and method for forming the same
US9666452B2 (en) Chip packages and methods for manufacturing a chip package
US8563405B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right