KR20170003458A - 유기발광표시장치와 그 제조방법 - Google Patents

유기발광표시장치와 그 제조방법 Download PDF

Info

Publication number
KR20170003458A
KR20170003458A KR1020160081830A KR20160081830A KR20170003458A KR 20170003458 A KR20170003458 A KR 20170003458A KR 1020160081830 A KR1020160081830 A KR 1020160081830A KR 20160081830 A KR20160081830 A KR 20160081830A KR 20170003458 A KR20170003458 A KR 20170003458A
Authority
KR
South Korea
Prior art keywords
electrode
bank
light emitting
auxiliary
pixel region
Prior art date
Application number
KR1020160081830A
Other languages
English (en)
Other versions
KR102646658B1 (ko
Inventor
백승한
배효대
오영무
이정원
송헌일
여종훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20170003458A publication Critical patent/KR20170003458A/ko
Application granted granted Critical
Publication of KR102646658B1 publication Critical patent/KR102646658B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H01L27/3248—
    • H01L27/3246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2227/32—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 휘도 불균일 현상을 방지하는 유기발광표시장치를 제공하기 위하여, 화소영역과 비화소영역을 포함하는 기판과, 상기 기판 상의 상기 화소영역에 배치되는 제1전극과, 상기 제1전극 상의 상기 화소영역에 배치되는 유기발광층과, 상기 기판 상의 상기 비화소영역에 배치되는 뱅크와, 상기 뱅크에 의해 덮이고 상기 제1전극보다 큰 두께를 갖는 보조 도전성 배선과, 상기 뱅크 및 유기발광층 상부에 배치되며 상기 보조 도전성 배선과 전기적으로 연결되는 제2전극을 포함하는 유기발광표시장치를 제공한다.

Description

유기발광표시장치와 그 제조방법{Organic light emitting display device and method of fabricating the same}
본 발명은 유기발광표시장치에 관한 것으로, 특히 휘도 불균일 현상을 방지할 수 있는 유기발광표시장치 및 그 제조방법에 관한 것이다.
현재, 플라즈마표시장치(plasma display panel : PDP), 액정표시장치(liquid crystal display device : LCD), 유기발광표시장치 (Organic light emitting display device : OLED)와 같은 평판표시장치가 널리 연구되며 사용되고 있다.
위와 같은 평판표시장치 중에서, 유기발광표시장치는 자발광소자로서, 액정표시장치에 사용되는 백라이트가 필요하지 않기 때문에 경량 박형이 가능하다.
또한, 액정표시장치에 비해 시야각 및 대비비가 우수하며, 소비전력 측면에서도 유리하며, 직류 저전압 구동이 가능하고, 응답속도가 빠르며, 내부 구성요소가 고체이기 때문에 외부충격에 강하고, 사용 온도범위도 넓은 장점을 가지고 있다.
특히, 제조공정이 단순하기 때문에 생산원가를 기존의 액정표시장치 보다 많이 절감할 수 있는 장점이 있다.
이하, 유기발광표시장치의 기본적인 구성에 대하여 설명하겠다.
유기발광표시장치는 게이트배선 및 데이터배선과 연결된 스위칭 박막트랜지스터와, 스위칭 박막트랜지스터와 연결된 구동 박막트랜지스터와, 구동트랜지스터와 연결된 제1전극과 유기발광층과 제2전극으로 이루어진 유기전계발광다이오드를 포함한다.
또한, 제1전극은 애노드전극으로서 일함수 값이 높은 투명도전성물질로 이루어지고, 제2전극은 캐소드전극으로서 일함수 값이 낮은 금속물질로 이루어진다.
한편, 일반적으로 일함수 값이 낮은 금속물질은 불투명한 특성을 갖는다.
이 때, 투명도전성물질로 이루어진 제1전극으로 빛이 투과되는 하부발광방식(Bottom emission type)과 달리, 상부발광방식(Top emission type)은 빛이 투과되는 제2전극이 불투명한 특성을 갖는 금속물질로 이루어지기 때문에 제2전극은 투광성을 유지하는 두께로 형성되어야 한다.
그러나, 제2전극이 투광성을 유지하는 두께로 형성되는 경우 제2전극의 면저항은 상대적으로 커져, 제2전극의 위치별 전압강하 값의 차이가 커지게 됨에 따라 휘도 불균일 현상이 발생된다.
특히, 이러한 휘도 불균일 현상은 유기발광표시장치가 대면적일수록 더 커진다.
이에 따라, 휘도 불균일 현상을 방지하기 위해 일반적으로 유기발광표시장치에 보조배선을 별도로 배치하는데, 이 때 보조배선은 제2전극과 연결되어 제2전극의 면저항을 감소시킨다.
도 1은 보조배선이 배치된 종래의 유기발광표시장치를 도시한 단면도이다.
도면에 도시한 바와 같이, 종래의 유기발광표시장치(10)의 기판(11) 상에는 순수 폴리실리콘으로 이루어진 제1영역(13a)과, 제1영역(13a)의 양측면에 고농도의 불순물이 도핑된 제2영역(13b)으로 구성된 반도체층(13)이 배치된다.
또한, 반도체층(13)을 덮으며 기판(11) 전면에 게이트절연막(15)이 배치되고, 게이트절연막(15) 상부에 반도체층(13)의 제1영역(13a)에 대응하여 게이트 전극(25)이 배치되고, 게이트전극(25)을 덮으며 기판(11) 전면에 층간절연막(17)이 배치된다.
이 때, 게이트절연막(15) 및 층간절연막(17)에는 제2영역(13b) 각각을 노출시키는 반도체층콘택홀(21)이 형성된다.
또한, 층간절연막(17) 상부에는, 반도체층콘택홀(21)을 통해 노출된 제2영역(13b)과 각각 연결되는 소스전극 및 드레인전극(33, 36)이 서로 이격하며 배치된다.
이때, 소스전극 및 드레인 전극(33, 36)과, 반도체층(13)과, 반도체층(13) 상부에 배치된 게이트절연막(15) 및 게이트전극(25)은 구동 박막트랜지스터(DTr)를 이룬다.
또한, 구동 박막트랜지스터(DTr) 상부에는 기판(11) 전면에 그 표면이 평탄화된 특성을 갖는 제1보호층(19)이 배치되고, 화소영역(P) 경계부의 제1보호층(19) 상부에는 보조배선(50)이 배치된다.
또한, 보조배선(50) 상부에는 기판(11) 전면에 그 표면이 평탄화된 특성을 갖는 제2보호층(41)이 배치된다.
이때, 제1 및 제2보호층(19, 41)에는 구동 박막트랜지스터(DTr)의 드레인전극(36)을 노출시키는 드레인콘택홀(43)이 형성되고, 제2보호층(41)에는 보조배선(50)을 노출시키는 보조배선콘택홀(53)이 형성된다.
또한, 제2보호층(41) 상부의 화소영역(P)에는 드레인콘택홀(43)을 통해 구동 박막트랜지스터(DTr)의 드레인전극(36)과 연결되는 제1전극(70)이 배치되고, 제2보호층(41) 상부의 화소영역(P) 경계부에는 보조배선콘택홀(53)을 통해 보조배선(50)과 연결되는 보조전극(53)이 배치된다.
또한, 화소영역(P) 경계부에 제1전극(70)의 가장자리와 보조전극(71)을 덮으며 뱅크(73)가 배치된다.
이 때, 뱅크(73)는 각 화소영역(P)을 둘러싸며 격자형태를 이루며, 뱅크(73)에는 보조전극(71)을 노출시키는 개구부(77)가 형성된다.
또한, 뱅크(73)로 둘러싸인 화소영역(P)의 제1전극(70) 상부에는 유기발광층(75)이 배치되고, 뱅크(73) 및 유기발광층(75)을 포함한 기판(11) 전면에는 제2전극(80)이 배치된다.
이때, 제1 및 제2전극(70, 80)과, 이들 전극(70, 80) 사이에 배치된 유기발광층(75)은 유기전계발광다이오드(E)를 이루게 된다.
또한, 제2전극(80)은 뱅크(73)에 구비된 개구부(77)를 통해서 노출된 보조전극(71)과 연결된다.
이에 따라, 보조배선(50)은 보조전극(71)을 통해 제2전극(77)과 전기적으로 연결되어 제2전극(77)의 면저항을 감소시킴으로써, 휘도 불균일 현상이 방지한다.
그러나, 종래의 유기발광표시장치는 보조배선(50)과 제1전극(70) 사이에 제2보호층(41) 및 보조배선콘택홀(53)을 더 구비해야 하기 때문에 제조 공정 수가 증가하여 제조 비용이 상승되는 문제점이 발생한다.
또한, 보조배선(50) 및 보조전극(71)이 제2전극(80)의 면저항을 효과적으로 감소시키기 위해서는 보조배선(50) 및 보조전극(71)의 수평방향의 폭 또는 수직방향의 두께를 늘려야 한다.
그러나, 보조전극(71)은 화소영역(P) 경계부에 제1전극(70)과 이격하며 배치되며, 화소영역(P) 경계부는 개구율 향상을 위해 일반적으로 폭을 좁게 형성하기 때문에, 보조전극(71)의 수평방향의 폭을 늘리는데 제약이 있는 문제점이 있다.
또한, 보조배선(50) 및 보조배선(50) 상부에 배치된 제1전극(70) 사이에 발생되는 기생 커패시턴스를 최소화 하기 위해, 보조배선(50) 및 제1전극(70)의 중첩되는 영역이 최소가 되도록 보조배선(50)을 배치해야 하기 때문에, 보조배선(50)의 수평방향의 폭을 늘리는데 제약이 있는 문제점이 있다.
또한, 유기발광표시장치(10)의 슬림한 디자인을 구현하기 위해서는 보조배선(50) 및 보조전극(70)의 수직방향의 두께 또한 늘리는데 제약이 있는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 보조배선을 뱅크 내부에 형성하여 제2전극의 면저항을 효과적으로 감소시켜 휘도 불균일 현상을 방지할 수 있는 유기발광표시장치 및 그 제조방법을 제공하는 것을 그 목적으로 한다.
전술한 과제의 해결을 위해, 본 발명은, 화소영역과 비화소영역을 포함하는 기판과, 상기 기판 상의 상기 화소영역에 배치되는 제1전극과, 상기 제1전극 상의 상기 화소영역에 배치되는 유기발광층과, 상기 기판 상의 상기 비화소영역에 배치되는 뱅크와, 상기 뱅크에 의해 덮이고 상기 제1전극보다 큰 두께를 갖는 보조 도전성 배선과, 상기 뱅크 및 유기발광층 상부에 배치되며 상기 보조 도전성 배선과 전기적으로 연결되는 제2전극을 포함하는 유기발광표시장치를 제공한다.
상기 뱅크는 상기 화소영역을 정의하며 상기 유기발광층을 둘러싼다.
상기 뱅크는 소수성 물질을 포함한다.
상기 뱅크는 콘택홀을 갖고, 상기 제2전극은 상기 콘택홀을 통해 상기 보조 도전성 배선에 전기적으로 연결되어 저항이 감소된다.
상기 비화소영역에 위치하고 상기 제1전극과 동일층에 위치하며 상기 뱅크에 의해 상기 제1전극으로부터 이격되고 상기 보조 도전성 배선에 전기적으로 연결되는 보조전극을 포함한다.
상기 기판 상에 위치하는 박막트랜지스터와, 상기 박막트랜지스터 상부의 보호층을 포함하고, 상기 보조 도전성 배선과 상기 제1전극은 상기 보호층 상에 위치한다.
상기 뱅크의 측면은 계단 형상을 갖고 상기 화소영역과 상기 비화소영역 사이에서 상기 제1전극과 결합(adjoin)된다.
상기 뱅크는 상기 보조 도전성 배선의 상부면과 측면을 덮는다.
상기 보조 도전성 배선은 상기 제1전극, 상기 유기발광층 및 상기 제2전극의 두께 합보다 큰 두께를 갖는다.
상기 보조 도전성 배선 상에 위치하는 상기 뱅크의 일부분은 상기 보조 도전성 배선보다 작은 두께를 갖는다.
상기 보조 도전성 배선은 상기 제 2 전극보다 작은 면저항을 갖는다.
상기 제2전극은 상기 제2전극의 투과율이 10% 이상이 되는 두께 또는 상기 제2전극의 면저항이 100ohm/sq 이하가 되는 두께를 갖는다.
상기 뱅크는 상기 보조 도전성 배선과 동일한 높이를 가져 상기 보조 도전성 배선의 측면을 덮고, 상기 제2전극은 상기 보조 도전성 배선의 상면 전체와 접촉한다.
다른 관점에서, 본 발명은, 화소영역과 비화소영역을 포함하는 기판의 상기 화소영역에 제1전극을 형성하는 단계와, 상기 기판의 비화소영역에 상기 제1전극보다 큰 두께를 갖는 보조 도전성 배선을 형성하는 단계와, 상기 보조 도전성 배선을 덮는 뱅크를 형성하는 단계와, 상기 제1전극 상의 상기 화소영역에 배치되는 유기발광층을 형성하는 단계와, 상기 뱅크 및 유기발광층에, 상기 보조 도전성 배선과 전기적으로 연결되는 제2전극을 형성하는 단계를 포함하는 유기발광표시장치의 제조방법을 제공한다.
상기 유기발광층은 용액 공정에 의해 형성된다.
상기 제2전극의 형성 단계 전에, 상기 뱅크에 콘택홀을 형성하는 단계를 포함하고, 상기 제 2 전극은 상기 콘택홀을 통해 상기 보조 도전성 배선에 전기적으로 연결되어 저항이 감소된다.
상기 제1전극을 형성하는 단계는, 상기 비화소영역에, 상기 보조 도전성 배선에 전기적으로 연결되는 보조전극을 형성하는 단계를 포함한다.
상기 뱅크는 소수성 물질을 포함하고, 용액 공정에 의해 형성되어 상기 보조 도전성 배선과 상기 제1전극의 사이 공간을 채운다.
상기 뱅크의 측면은 계단 형상을 갖고 상기 화소영역과 상기 비화소영역 사이에서 상기 제1전극과 결합(adjoin)된다.
상기 제1전극의 형성 단계 전에, 상기 기판 상에 박막트랜지스터를 형성하는 단계와, 상기 박막트랜지스터 상부에 보호층을 형성하는 단계를 포함하고, 상기 보조 도전성 배선과 상기 제1전극은 상기 보호층 상에 위치한다.
상기 뱅크는 상기 보조 도전성 배선의 상부면과 측면을 덮는다.
상기 뱅크는 상기 보조 도전성 배선과 동일한 높이를 가져 상기 보조 도전성 배선의 측면을 덮고, 상기 제2전극은 상기 보조 도전성 배선의 상면 전체와 접촉한다.
본 발명은 보조배선을 통해 제2전극의 면저항을 효과적으로 감소시켜 휘도 불균일 현상을 방지할 수 있는 효과가 있다.
또한, 보조배선을 형성하기 위한 제조 공정 수를 줄여 제조 비용을 절감시킬 수 있는 효과가 있다.
또한, 보조배선이 뱅크 내부에서 충분한 두께를 가져, 유기발광표시장치의 두께 증가 없이 제2전극의 면저항을 충분히 낮춰 제2전극에서의 전압 강하 문제를 충분히 방지할 수 있다.
또한, 뱅크가 보조배선의 상면 전체를 노출시켜 제2전극과 보조배선의 접촉 면적이 증가함으로써, 제2전극에서의 전압 강하 문제를 더욱 방지할 수 있다.
또한, 측벽에 계단형태의 돌출부가 형성된 뱅크를 통해 유기발광층의 건조 과정에서 유기발광층의 가장자리부가 뱅크의 측벽으로 말려 올라가는 현상을 완화 시켜 유기발광층의 두께 균일성(uniformity)을 향상 시킬 수 있는 효과가 있다.
도 1은 보조배선이 배치된 종래의 유기발광표시장치를 도시한 단면도이다.
도 2는 본 발명의 제1실시예에 따른 유기발광표시장치를 도시한 평면도이다.
도 3은 도2의 Ⅲ-Ⅲ을 따라 절단한 단면도이다.
도 4a 내지 도 4f는 본 발명의 제1실시예에 따른 유기발광표시장치의 단계별 제조 공정 단면도이다.
도 5는 본 발명의 제2실시예에 따른 유기발광표시장치를 도시한 평면도이다.
도 6은 도5의 Ⅵ-Ⅵ을 따라 절단한 단면도이다.
도 7a 내지 도 7f는 본 발명의 제2실시예에 따른 유기발광표시장치의 단계별 제조 공정 단면도이다.
도 8은 본 발명의 제 3 실시예에 따른 유기발광표시장치의 개략적인 단면도이다.
도 9a 내지 도 9f는 본 발명의 제3실시예에 따른 유기발광표시장치의 단계별 제조 공정 단면도이다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
설명에 앞서, 본 발명의 실시예는 유기발광층이 용액 공정(soluble process)으로 적층된 경우에 대해서만 설명하지만, 이에 한정하는 것은 아니며 유기발광층이 증착 방식 또는 그 밖의 다양한 방식으로 적층된 경우에도 동일하게 적용될 수 있다.
<제 1 실시예>
도 2는 본 발명의 제1실시예에 따른 유기발광표시장치를 도시한 평면도이다.
도 2에 도시한 바와 같이, 본 발명의 제1실시예에 따른 유기발광표시장치(100)는 다수의 화소영역(P)과, 각 화소영역(P)을 둘러싸며 격자형태를 이루는 뱅크(173)와, 뱅크(173) 내에 배치되는 보조배선(150)을 포함한다. 여기서 보조배선(150)은 보조 도전성 배선이라 지칭될 수 있다.
구체적으로, 뱅크(173)는 그 하부에 배치된 보조배선(150)을 노출시키는 개구부(177)를 구비하고, 보조배선(150) 및 뱅크(173)의 개구부(177)는 화소영역(P)을 둘러싸며 격자형태로 배치된다.
도면에는 도시하지 않았지만, 유기발광다이오드(도 3의 E)의 제1전극(도3의 170)은 각 화소영역(P)에 배치되고, 유기발광다이오드(E)의 제2전극(도3의 180)은 뱅크(173) 상부 및 기판(도3의 101) 전면에 배치되어 뱅크(173)의 개구부(177)를 통해 보조배선(150)과 전기적으로 연결된다.
도 3은 도2의 Ⅲ-Ⅲ를 따라 절단한 단면도이다.
도 3에 도시한 바와 같이, 본 발명의 제1실시예에 따른 유기발광표시장치(100)는 화소영역(P)과 비화소영역(NP)을 포함하는 기판(101)과, 제1 및 제2전극(170, 180)과, 화소영역(P) 경계부에 배치되는 뱅크(173)와, 제1전극(170)과 이격되며 화소영역(P) 경계부에 배치되는 보조배선(150)과, 화소영역(P)의 제1전극(170)과 제 2 전극(180) 사이에 배치되는 유기발광층(175)을 포함한다. 여기서, 비화소영역(NP)은 화소영역(P) 경계부에 대응된다. 즉, 뱅크(173)와 보조배선(150)은 비화소영역(NP)에 위치한다.
이 때, 화소영역(P)에 배치된 제1 및 제2전극(170, 180)과, 이들 전극(170, 180) 사이의 유기발광층(175)은 유기발광다이오드(E)를 이룬다.
구체적으로, 제1전극(170)은 기판(101) 상의 화소영역(P)에 배치되며, 애노드 전극의 역할을 하도록 일함수 값이 비교적 큰 투명도전성물질 예를 들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어질 수 있다.
또한, 보조배선(150)은 제1전극(170)과 다른 물질로 이루어지며, 제2전극(180) 보다 더 작은 면저항을 갖는다.
예를 들어, 보조배선(150)은 하나 이상의 저저항 금속물질 예를 들면 구리(Cu), 몰리브덴(Mo) 또는 알루미늄(Al) 등을 포함하며, 하나 이상의 층으로 이루어질 수 있다. 보조배선(150)은 수직방향(112)으로 기판(101)과 마주하고 수직방향(112)으로 제 1 두께(t1)를 갖는다.
한편, 보조배선(150)을 제1전극(170)과 동일한 물질로 형성하는 경우 두께를 늘리는데 한계가 있다.
또한, 뱅크(173)는 제1전극(170)의 가장자리와 보조배선(150)을 덮으며 배치된다. 보조배선(150) 상부에 위치하는 뱅크(173)의 일부분은 제 1 두께(t1)보다 작은 제 2 두께(t2)를 가질 수 있다. 즉, 뱅크(173)의 상부면과 보조배선(150)의 상부면 사이 거리는 보조배선(150)의 상부면과 바닥면 사이 거리보다 작다.
또한, 뱅크(173)는 유기물질 또는 무기물질로 이루어질 수 있으며, 후술할 유기발광층(175)이 용액 공정(soluble process)으로 적층되는 경우 뱅크(173)를 이루는 물질은 소수성 특성을 가질 수 있다.
또한, 유기발광층(175)은 제1전극(170) 상에 위치하며 적색을 발광하는 적색발광층, 녹색을 발광하는 녹색발광층 또는 청색을 발광하는 청색발광층일 수 있다. 유기발광층(275)은 증착 방식 또는 잉크젯 프린팅(inkjet printing) 방식 또는 노즐 프린팅(nozzle printing) 방식을 포함한 용액 공정(soluble process) 등 다양한 방식으로 형성될 수 있다.
또한, 뱅크(173)는 보조배선(150)을 노출시키는 개구부(177)를 가지며, 제2전극(180)은 뱅크(173) 및 유기발광층(175) 상부에 배치된다.
이 때, 개구부(177)를 통해 노출된 보조배선(150)은 제2전극(180)과 전기적으로 연결된다.
또한, 제2전극(158)은 캐소드 전극의 역할을 하도록 일함수 값이 비교적 낮은 금속물질 예를 들면 은(Ag), 마그네슘(Mg) 등으로 이루어질 수 있다.
또한, 일함수 값이 비교적 낮은 위 금속물질은 일반적으로 불투명한 특성을 갖기 때문에, 제2전극(180)은 투광성을 유지하는 수직방향의 제3두께(t3) 예를 들어 제2전극(180)의 투과율이 10% 이상이 되는 두께 또는 제2전극(180)의 면저항이 100ohm/sq 이하가 되는 두께를 가져야 한다.
이 때, 제3두께(t3)는 제2전극(180)을 이루는 금속물질에 따라 달라지게 된다.
한편, 투광성을 유지하는 수직방향의 제3두께(t3)를 갖는 제2전극(180)의 면저항은 위치별로 전압 강하량의 차이를 일으켜 위치별 휘도 불균일 현상을 초래할 수 있다.
이에 따라, 보조배선(150)은 제2전극(180)의 면저항을 감소시키는 역할을 하는데, 이 때, 보조배선(150)이 제2전극(180)의 면저항을 효과적으로 감소시키기 위해서는 그 수평방향의 폭 또는 수직방향의 두께를 늘려야 한다.
한편, 보조배선(150)은 화소영역(P) 경계부에 제1전극(170)과 이격하며 배치되며, 화소영역(P) 경계부는 개구율 향상을 위해 일반적으로 좁게 형성하기 때문에 보조배선(150)의 수평방향의 폭을 늘리는데 제약이 있다.
이에 따라, 본 발명의 제1실시예에 따른 유기발광표시장치(100)는 보조배선(150)을 뱅크(173) 내부에 배치하고, 제1전극(170)과 다른 물질로 형성함으로써, 보조배선(150)의 수직방향의 두께(제 1 두께, t1)를 늘릴 수 있는 공간을 확보하여 제2전극(180)의 면저항을 효과적으로 감소시킬 수 있을 뿐만 아니라, 슬림한 디자인의 유기발광표시장치(100)를 구현할 수 있다. 즉, 보조배선(150)의 제 1 두께(t1)가 증가하더라도, 유기발광표시장치(100)의 두께는 증가하지 않을 수 있다.
예를 들어, 보조배선(150)은 제1전극(170) 보다 더 큰 수직방향의 제1두께(t1)를 가지며, 제1두께(t1)는 제2전극(180)의 면저항을 1.0 ohm/sq 이하로 만드는 두께 예를 들어 5000Å 이상의 두께일 수 있다.
또한, 뱅크(173)는 보조배선(150) 상부에서 수직방향의 제2두께(t2) 예를 들어 3㎛ 이하 바람직하게는 1㎛~2㎛의 두께를 가질 수 있다.
이 때, 제2전극(180)이 투광성을 유지하는 수직방향의 제3두께(t3)를 가지더라도 보조배선(150)을 통해 제2전극(180)의 면저항을 충분히 감소시킬 수 있기 때문에, 제2전극(180)에서의 전압 강하 문제와 유기발광표시장치(100)에서의 휘도 불균일 현상을 방지할 수 있다.
또한, 보조배선(150)의 제 1 두께(t1)는 유기발광다이오드(E)의 전체 두께, 즉 제 1 전극(170), 유기발광층(175) 및 제 2 전극(180)의 두께 합보다 클 수 있다.
또한, 본 발명의 제1실시예에 따른 유기발광표시장치(100)는 기판(101) 및 제1전극(170) 사이에 배치되며 제1전극(170)과 전기적으로 연결되는 구동 박막트랜지스터(DTr)를 더 포함한다.
구체적으로, 유기발광표시장치(100)의 기판(111) 상에는 순수 폴리실리콘으로 이루어진 제1영역(113a)과, 제1영역(113a)의 양측면에 고농도의 불순물이 도핑된 제2영역(113b)으로 구성된 반도체층(113)이 배치된다.
또한, 반도체층(113)을 덮으며 기판(111) 전면에 게이트절연막(115)이 배치되고, 게이트절연막(115) 상부에 반도체층(113)의 제1영역(113a)에 대응하여 게이트 전극(125)이 배치되고, 게이트전극(125)을 덮으며 기판(111) 전면에 층간절연막(117)이 배치된다.
이 때, 게이트절연막(115) 및 층간절연막(117)에는 제2영역(113b) 각각을 노출시키는 반도체층콘택홀(121)이 형성된다.
또한, 층간절연막(117) 상부에는, 반도체층콘택홀(121)을 통해 노출된 제2영역(113b)과 각각 연결되는 소스전극 및 드레인전극(133, 136)이 서로 이격하며 배치된다.
이때, 소스전극 및 드레인 전극(133, 136)과, 반도체층(113)과, 반도체층(113) 상부에 배치된 게이트절연막(115) 및 게이트전극(125)은 구동 박막트랜지스터(DTr)를 이룬다.
또한, 구동 박막트랜지스터(DTr) 상부에는 기판(101) 전면에 그 표면이 평탄화된 특성을 갖는 보호층(119)이 배치된다.
이때, 보호층(119)에는 구동 박막트랜지스터(DTr)의 드레인전극(136)을 노출시키는 드레인콘택홀(143)이 형성된다.
또한, 보호층(119) 상부에는 제1전극(170) 및 보조전극(171)이 화소영역(P) 및 화소영역(P) 경계부에 각각 서로 이격하며 배치되며, 제1전극(170)은 드레인콘택홀(143)을 통해 노출된 드레인전극(136)과 전기적으로 연결된다.
전술한 바와 같이, 제 1 전극(170)이 각 화소영역(P)에 대응하여 보호층(119) 상에 위치하고, 보조배선(150)은 비화소영역(NP)에 대응하여 제 1 전극(170)과 이격되며 보호층(119) 상에 위치한다.
도 4a 내지 도 4f는 본 발명의 제1실시예에 따른 유기발광표시장치의 단계별 제조 공정 단면도이다.
이때, 본 발명의 제1실시예에 따른 유기발광표시장치(100)에 있어 구동 박막트랜지스터(DTr)를 형성하기까지의 제조 방법은 일반적인 유기전계 발광표시장치의 제조 방법과 동일하므로 이들 구성요소를 형성하는 방법에 대해서는 상세한 설명을 생략하며, 보호층(119)을 형성하는 단계를 포함하여 그 이후의 단계에 대해서만 상세히 설명하도록 한다.
먼저, 도 4a에 도시한 바와 같이, 구동 박막트랜지스터(DTr)가 형성된 기판(101) 상에 유기절연물질 예를 들면 포토아크릴을 도포하고, 이에 대해 마스크 공정을 진행하여 구동 박막트랜지스터(DTr)의 드레인 전극(136)을 노출시키는 드레인콘택홀(143)을 구비하는 보호층(119)을 형성한다.
다음, 도 4b에 도시한 바와 같이, 보호층(119) 상부의 화소영역(P)에는 제1전극(170)을 형성한다. 이 때, 제1전극(170)은 구동 박막트랜지스터(DTr)의 드레인콘택홀(143)을 통해 노출된 드레인전극(136)과 전기적으로 연결되며, 제1전극(170)은 일함수 값이 비교적 높은 투명도전성물질 예를 들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO) 등으로 이루어질 수 있다.
다음, 도 4c에 도시한 바와 같이, 화소영역(P) 경계부, 즉 비화소영역(NP)에 보조배선(150)을 제1전극(170)과 이격하며 형성한다.
이 때, 보조배선(150)은 하나 이상의 저저항 금속물질 예를 들면 구리(Cu), 몰리브덴(Mo) 또는 알루미늄(Al) 등을 포함하며, 하나 이상의 층으로 이루어질 수 있다.
다음, 도 4d에 도시한 바와 같이, 제1전극(170)의 가장자리와 보조배선(150)을 덮도록 뱅크(173)를 형성하고 마스크 공정을 진행함으로써
뱅크(173) 상부에는 보조배선(150)을 노출시키는 개구부(177)가 형성된다.
또한, 뱅크(173)는 무기물질 또는 유기물질로 이루어질 수 있으며, 후술할 유기발광층(175)이 용액 공정(soluble process)으로 적층되는 경우 뱅크(173)를 이루는 물질은 소수성 특성을 가질 수 있다.
다음, 4e에 도시한 바와 같이, 화소영역(P)의 제1전극(170) 상부에 유기발광층(175)을 형성한다.
이 때, 유기발광층(175)은 적색을 발광하는 적색발광층, 녹색을 발광하는 녹색발광층 또는 청색을 발광하는 청색발광층일 수 있으며, 증착방식 또는 잉크젯 프린팅(inkjet printing) 방식 또는 노즐 프린팅(nozzle printing) 방식을 포함한 용액 공정(soluble process) 등 다양한 방식으로 형성할 수 있다.
다음, 도 4f에 도시한 바와 같이, 뱅크(173) 및 유기발광층(175)을 덮도록 기판(101) 전면에 제2전극(180)을 형성한다.
이 때, 제2전극(180)은 뱅크(173)의 개구부(177)를 통해 노출된 보조배선(150)과 전기적으로 연결되며, 캐소드 전극의 역할을 하도록 일함수 값이 비교적 낮은 금속물질 예를 들면 은(Ag), 마그네슘(Mg) 등으로 이루어질 수 있다.
이에 따라, 본 발명의 제1실시예에 따른 유기발광표시장치(100)에서는 제2보호층(도 1의 41)과 보조배선 콘택홀(도 1의 53) 없이 제2전극(180)의 전압 강하 문제를 방지할 수 있다. 따라서, 제조 공정 수를 줄여 제조 비용을 절감시킬 수 있다.
또한, 비교적 큰 두께를 갖는 보조배선(150)이 뱅크(173) 내에 위치하기 때문에, 보조배선(150)에 의해 유기발광표시장치(100)의 두께가 증가하지 않는다.
<제2실시예>
도 5는 본 발명의 제2실시예에 따른 유기발광표시장치를 도시한 평면도이다.
도 5에 도시한 바와 같이, 본 발명의 제2실시예에 따른 유기발광표시장치(200)는 다수의 화소영역(P)과, 각 화소영역(P)을 둘러싸며 격자형태를 이루는 뱅크(273)와, 뱅크(273) 내에 배치되는 보조배선(250)을 포함한다. 여기서 보조배선(150)은 보조 도전성 배선이라 지칭될 수 있다.
구체적으로, 뱅크(273)는 그 하부에 배치된 보조배선(250)을 노출시키는 개구부(277)를 구비하고, 보조배선(250) 및 뱅크(273)의 개구부(277)는 화소영역(P)을 둘러싸며 격자형태로 배치된다.
도면에는 도시하지 않았지만, 유기발광다이오드(도 6의 E)의 제1전극(도6의 270)은 각 화소영역(P)에 배치되고, 보조전극(도6의 271)은 제1전극(도6의 270)과 이격되며 보조배선(250) 하부에 배치되어 보조배선(250)과 전기적으로 연결되고, 유기발광다이오드(E)의 제2전극(도6의 280)은 뱅크(273) 상부 및 기판(도6의 201) 전면에 배치되어 뱅크(273)의 개구부(277)를 통해 보조배선(250)과 전기적으로 연결된다.
도 6은 도5의 Ⅵ-Ⅵ을 따라 절단한 단면도이다.
도 6에 도시한 바와 같이, 본 발명의 제2실시예에 따른 유기발광표시장치(200)는 화소영역(P)과 비화소영역(NP)을 포함하는 기판(201)과, 제1 및 제2전극(270, 280)과, 화소영역(P) 경계부에 배치되는 뱅크(273)와, 제1전극(270)과 이격되며 배치되는 보조전극(271)과, 보조전극(271) 상부에 배치되는 보조배선(250)과, 화소영역(P)의 제1전극(270)과 제 2 전극(280) 사이에 배치되는 유기발광층(275)을 포함한다. 여기서, 비화소영역(NP)은 화소영역(P) 경계부에 대응된다. 즉, 뱅크(273), 보조전극(271), 보조배선(250)은 비화소영역(NP)에 위치한다.
이 때, 화소영역(P)에 배치된 제1 및 제2전극(270, 280)과, 이들 전극(270, 280) 사이의 유기발광층(275)은 유기발광다이오드(E)를 이룬다.
구체적으로, 제1전극(270)은 기판(201) 상의 화소영역(P)에 배치되며, 애노드 전극의 역할을 하도록 일함수 값이 비교적 큰 투명도전성물질 예를 들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어질 수 있다.
또한, 보조전극(271)은 기판(201) 상의 화소영역(P) 경계부, 즉 비화소영역(NP)에 배치되며, 제1전극(270)과 동일층 및 동일물질로 이루어진다.
또한, 보조배선(250)은 제1전극(270)과 다른 물질로 이루어지며, 제2전극(280) 보다 더 작은 면저항을 갖는다.
예를 들어, 보조배선(250)은 하나 이상의 저저항 금속물질 예를 들면 구리(Cu), 몰리브덴(Mo) 또는 알루미늄(Al) 등을 포함하며, 하나 이상의 층으로 이루어질 수 있다. 보조배선(250)은 수직방향(112)으로 기판(201)과 마주하고 수직방향(212)으로 제 1 두께(t1)를 갖는다.
도 6에서는, 보조배선(250)이 수평방향(114)으로 보조전극(271)보다 작은 폭을 가져 보조전극(271)의 가장자리가 노출되도록 보조전극(271) 상부에 배치되는 것이 보여지고 있다. 이와 달리, 보조전극(271)과 보조배선(250)이 서로 동일한 수평방향의 폭을 갖도록 배치될 수도 있다.
또한, 뱅크(273)는 제1전극(270)의 가장자리와 보조전극(271)의 가장자리 및 보조배선(250)을 덮으며 배치된다.
이 때, 보조전극(271)이 보조배선(250)보다 큰 수평방향의 폭을 가져 보조전극(271)의 가장자리가 노출되는 경우, 보조전극(271) 및 보조배선(250)에 의해 뱅크(273)의 측면은 계단 형상(295)을 갖게 된다. 즉, 뱅크(273)는 그 하부측에 돌출부를 가져 계단 형상을 이룬다.
계단 형상(295)의 꺾인 부분(bent portion)은 보조전극(271)과 제1전극(270) 사이에 위치한다. 계단 형상(295)의 꺾인 부분이 보조전극(271) 상에 위치하는 경우에는, 뱅크(273)의 돌출부 상에 형성되는 유기물질 양의 증가에 따라 재료원가가 상승한다.
한편, 계단 형상(295)의 꺾인 부분이 제1전극(270) 상에 위치하는 경우, 뱅크(273)의 돌출부가 너무 짧기 때문에 파일-업(pile-up) 문제, 즉 커피-링 현상(coffee ring effect)에 의한 문제가 충분히 방지될 수 없다. 즉, 계단 형상(295)의 꺾인 부분이 제1전극(270) 상에 위치한다면, 유기발광층(275)을 형성하기 위한 용액 공정 중 건조 공정에서의 계면장력(surface tension)에 의해 유기발광층(275)은 뱅크(273)와 접촉하는 가장자리에서 중앙보다 큰 두께를 갖게 된다. 이와 같은 파일-업 현상에 의해 휘도 불균일 문제가 야기된다.
이러한 파일-업 문제를 해결하기 위해, 뱅크(273)의 계단형상(295)가 제1전극(270)의 중앙으로 연장될 수 있으나, 이는 발광영역(emitting area)의 감소를 야기한다.
보조배선(250) 상부에 위치하는 뱅크(273)의 일부분은 제 1 두께(t1)보다 작은 제 2 두께(t2)를 가질 수 있다. 즉, 뱅크(273)의 상부면과 보조배선(250)의 상부면 사이 거리는 보조배선(250)의 상부면과 바닥면 사이 거리보다 작다.
또한, 뱅크(273)는 유기물질 또는 무기물질로 이루어질 수 있으며, 후술할 유기발광층(275)이 용액 공정(soluble process)으로 적층되는 경우 뱅크(273)를 이루는 물질은 소수성 특성을 가질 수 있다.
또한, 유기발광층(275)은 제1전극(270) 상에 위치하며 적색을 발광하는 적색발광층, 녹색을 발광하는 녹색발광층 또는 청색을 발광하는 청색발광층일 수 있다. 유기발광층(275)은 증착 방식 또는 잉크젯 프린팅(inkjet printing) 방식 또는 노즐 프린팅(nozzle printing) 방식을 포함한 용액 공정(soluble process) 등 다양한 방식으로 형성될 수 있다.
보조전극(271)과 보조배선(250)에 의해 뱅크(273)가 계단 형상(295)을 갖고 뱅크(273)이 소수성 물질을 포함하기 때문에, 용액 공정에 의해 형성되는 유기발광층(275)에 발생되는 파일-업 문제가 충분히 방지된다. 따라서, 유기발광층(275)의 두께 균일성이 향상된다.
또한, 뱅크(273)는 보조배선(250)을 노출시키는 개구부(277)를 가지며, 제2전극(280)은 뱅크(273) 및 유기발광층(275) 상부에 배치된다.
이 때, 개구부(277)를 통해 노출된 보조배선(250)은 제2전극(280)과 전기적으로 연결된다.
또한, 제2전극(258)은 캐소드 전극의 역할을 하도록 일함수 값이 비교적 낮은 금속물질 예를 들면 은(Ag), 마그네슘(Mg) 등으로 이루어질 수 있다.
또한, 일함수 값이 비교적 낮은 위 금속물질은 일반적으로 불투명한 특성을 갖기 때문에, 제2전극(280)은 투광성을 유지하는 수직방향의 제3두께(t3) 예를 들어 제2전극(280)의 투과율이 10% 이상이 되는 두께 또는 제2전극(280)의 면저항이 100ohm/sq 이하가 되는 두께를 가져야 한다.
이 때, 제3두께(t3)는 제2전극(280)을 이루는 금속물질에 따라 달라지게 된다.
한편, 투광성을 유지하는 수직방향의 제3두께(t3)를 갖는 제2전극(280)의 면저항은 위치별로 전압 강하량의 차이를 일으켜 위치별 휘도 불균일 현상을 초래할 수 있다.
이에 따라, 보조배선(250) 및 보조전극(271)은 제2전극(280)의 면저항을 감소시키는 역할을 하는데, 이 때, 보조배선(250) 및 보조전극(271)이 제2전극(280)의 면저항을 효과적으로 감소시키기 위해서는 그 수평방향의 폭 또는 수직방향의 두께를 늘려야 한다.
한편, 보조전극(271)은 화소영역(P) 경계부에 제1전극(270)과 이격하며 배치되며, 화소영역(P) 경계부는 개구율 향상을 위해 일반적으로 좁게 형성하기 때문에 보조전극(271)의 수평방향의 폭을 늘리는데 제약이 있다.
또한, 유기발광표시장치(200)의 슬림한 디자인을 구현하기 위해서 보조전극(271)의 수직방향의 두께 또한 늘리는데 제약이 있다.
또한, 보조전극(271)과 마찬가지로 개구율 향상을 위해 보조배선(250)의 수평방향의 폭을 늘리는데 제약이 있다.
이에 따라, 본 발명의 제2실시예에 따른 유기발광표시장치(200)는 보조배선(250)을 뱅크(273) 내부에 배치함으로써, 보조배선(250)의 수직방향의 두께를 늘릴 수 있는 공간을 확보하여 제2전극(280)의 면저항을 효과적으로 감소시킬 수 있을 뿐만 아니라, 슬림한 디자인의 유기발광표시장치(200)를 구현할 수 있다. 즉, 보조배선(250)의 제 1 두께(t1)이 증가하더라도, 유기발광표시장치(200)의 두께는 증가하지 않을 수 있다.
예를 들어, 보조배선(250)은 제1전극(270) 보다 더 큰 수직방향의 제1두께(t1)를 가지며, 제1두께(t1)는 제2전극(280)의 면저항을 1.0 ohm/sq 이하로 만드는 두께 예를 들어 5000Å 이상의 두께를 가질 수 있다.
또한, 뱅크(273)는 보조배선(250) 상부에서 수직방향의 제2두께(t2) 예를 들어 3㎛ 이하 바람직하게는 1㎛~2㎛의 두께를 가질 수 있다.
이 때, 제2전극(280)이 투광성을 유지하는 수직방향의 제3두께(t3)를 가지더라도 보조배선(250)을 통해 제2전극(280)의 면저항을 충분히 감소시킬 수 있기 때문에, 제2전극(280)에서의 전압 강하 문제와 유기발광표시장치(200)에서의 휘도 불균일 현상을 방지할 수 있다.
또한, 보조배선(250)의 제 1 두께(t1)는 유기발광다이오드(E)의 전체 두께, 즉 제 1 전극(270), 유기발광층(275) 및 제 2 전극(280)의 두께 합보다 클 수 있다.
또한, 본 발명의 제2실시예에 따른 유기발광표시장치(200)는 기판(201) 및 제1전극(270) 사이에 배치되며 제1전극(270)과 전기적으로 연결되는 구동 박막트랜지스터(DTr)를 더 포함한다.
구체적으로, 유기발광표시장치(200)의 기판(201) 상에는 순수 폴리실리콘으로 이루어진 제1영역(213a)과, 제1영역(213a)의 양측면에 고농도의 불순물이 도핑된 제2영역(213b)으로 구성된 반도체층(213)이 배치된다.
또한, 반도체층(213)을 덮으며 기판(201) 전면에 게이트절연막(215)이 배치되고, 게이트절연막(215) 상부에 반도체층(213)의 제1영역(213a)에 대응하여 게이트 전극(225)이 배치되고, 게이트전극(225)을 덮으며 기판(201) 전면에 층간절연막(217)이 배치된다.
이 때, 게이트절연막(215) 및 층간절연막(217)에는 제2영역(213b) 각각을 노출시키는 반도체층콘택홀(221)이 형성된다.
또한, 층간절연막(217) 상부에는, 반도체층콘택홀(221)을 통해 노출된 제2영역(213b)과 각각 연결되는 소스전극 및 드레인전극(233, 236)이 서로 이격하며 배치된다.
이때, 소스전극 및 드레인 전극(233, 236)과, 반도체층(213)과, 반도체층(213) 상부에 배치된 게이트절연막(215) 및 게이트전극(225)은 구동 박막트랜지스터(DTr)를 이룬다.
또한, 구동 박막트랜지스터(DTr) 상부에는 기판(201) 전면에 그 표면이 평탄화된 특성을 갖는 보호층(219)이 배치된다.
이때, 보호층(219)에는 구동 박막트랜지스터(DTr)의 드레인전극(236)을 노출시키는 드레인콘택홀(243)이 형성된다.
또한, 보호층(219) 상부에는 제1전극(270) 및 보조전극(271)이 화소영역(P) 및 화소영역(P) 경계부에 각각 서로 이격하며 배치되며, 제1전극(270)은 드레인콘택홀(243)을 통해 노출된 드레인전극(236)과 전기적으로 연결된다.
또한, 보조배선(250)은 보조전극(271) 상에 위치하며 제1전극(270)과 이격한다.
도 7a 내지 도 7f는 본 발명의 제2실시예에 따른 유기발광표시장치의 단계별 제조 공정 단면도이다.
이때, 본 발명의 제2실시예에 따른 유기발광표시장치(200)에 있어 구동 박막트랜지스터(DTr)를 형성하기까지의 제조 방법은 일반적인 유기전계 발광표시장치의 제조 방법과 동일하므로 이들 구성요소를 형성하는 방법에 대해서는 상세한 설명을 생략하며, 보호층(219)을 형성하는 단계를 포함하여 그 이후의 단계에 대해서만 상세히 설명하도록 한다.
먼저, 도 7a에 도시한 바와 같이, 구동 박막트랜지스터(DTr)가 형성된 기판(201) 상에 유기절연물질 예를 들면 포토아크릴을 도포하고, 이에 대해 마스크 공정을 진행하여 구동 박막트랜지스터(DTr)의 드레인 전극(236)을 노출시키는 드레인콘택홀(243)을 구비하는 보호층(219)을 형성한다.
다음, 도 7b에 도시한 바와 같이, 보호층(219) 상부의 화소영역(P)에는 제1전극(270)을 형성하고, 화소영역(P) 경계부, 즉 비화소영역(NP)에는 보조전극(271)을 형성한다.
이 때, 제1전극(270)은 구동 박막트랜지스터(DTr)의 드레인콘택홀(243)을 통해 노출된 드레인전극(236)과 전기적으로 연결되며, 제1전극(270) 및 보조전극(271)은 일함수 값이 비교적 높은 투명도전성물질 예를 들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO) 등으로 이루어질 수 있다.
다음, 도 7c에 도시한 바와 같이, 보조전극(271) 상부에 보조전극(271)의 가장자리가 노출되도록 보조배선(250)을 형성한다.
이 때, 보조배선(250)은 하나 이상의 저저항 금속물질 예를 들면 구리(Cu), 몰리브덴(Mo) 또는 알루미늄(Al) 등을 포함하며, 하나 이상의 층으로 이루어질 수 있다.
다음, 도 7d에 도시한 바와 같이, 제1전극(270)의 양측 가장자리와 보조전극(271) 및 보조배선(250)을 덮도록 뱅크(273)를 형성하고 마스크 공정을 진행함으로써 뱅크(273) 상부에는 보조배선(250)을 노출시키는 개구부(277)가 형성된다. 전술한 바와 같이, 뱅크(273) 측벽에는 보조전극(271) 및 보조배선(250)에 의해 돌출부가 형성된다. 즉, 뱅크(273)은 그 측면에 계단형상(295)을 가지며 이에 의해 뱅크(273)의 하단부는 화소영역(P)을 향해 돌출된다.
또한, 뱅크(273)는 무기물질 또는 유기물질로 이루어질 수 있으며, 후술할 유기발광층(275)이 용액 공정(soluble process)으로 적층되는 경우 뱅크(273)를 이루는 물질은 소수성 특성을 가질 수 있다.
다음, 7e에 도시한 바와 같이, 화소영역(P)의 제1전극(270) 상부에 유기발광층(275)을 형성한다.
이 때, 유기발광층(275)은 적색을 발광하는 적색발광층, 녹색을 발광하는 녹색발광층 또는 청색을 발광하는 청색발광층일 수 있으며, 증착방식 또는 잉크젯 프린팅(inkjet printing) 방식 또는 노즐 프린팅(nozzle printing) 방식을 포함한 용액 공정(soluble process) 등 다양한 방식으로 형성할 수 있다.
또한, 용액 공정(soluble process)으로 유기발광층(275)을 형성하는 경우, 뱅크(273)의 측벽에 보조전극(271) 및 보조배선(250)에 의한 계단형태의 돌출부가 형성됨에 따라, 유기발광층(275)의 건조 과정에서 유기발광층(275)의 가장자리부가 뱅크(273)의 측벽으로 말려 올라가는 현상(이하, Pile-up현상)을 완화 시켜 유기발광층(275)의 두께 균일성(uniformity)을 향상 시킬 수 있다.
다음, 도 7f에 도시한 바와 같이, 뱅크(273) 및 유기발광층(275)을 덮도록 기판(201) 전면에 제2전극(280)을 형성한다.
이 때, 제2전극(280)은 뱅크(273)의 개구부(277)를 통해 노출된 보조배선(250)과 전기적으로 연결되며, 캐소드 전극의 역할을 하도록 일함수 값이 비교적 낮은 금속물질 예를 들면 은(Ag), 마그네슘(Mg) 등으로 이루어질 수 있다.
이에 따라, 본 발명의 제2실시예에 따른 유기발광표시장치(200)에서는 제2보호층(도 1의 41)과 보조배선 콘택홀(도 1의 53) 없이 제2전극(280)의 전압 강하 문제를 방지할 수 있다. 따라서, 제조 공정 수를 줄여 제조 비용을 절감시킬 수 있다.
또한, 비교적 큰 두께를 갖는 보조배선(250)이 뱅크(273) 내에 위치하기 때문에, 보조배선(250)에 의해 유기발광표시장치(200)의 두께가 증가하지 않는다.
또한, 보조배선(250)의 하부면과 접촉하며 그 하부에 위치하는 보조전극(271)이 제1전극(270)과 동일 공정에서 형성되기 때문에, 추가 공정 없이 제2전극(280)의 전압 강하 문제가 더욱 방지된다.
또한, 뱅크(273)가 계단형상(295)의 측면을 갖기 때문에, 용액 공정에 의해 형성되는 유기발광층(275)의 두께 균일도가 향상된다.
따라서, 추가 공정 및 두께 증가 없이, 균일한 휘도, 작은 두께 및 높은 표시품질을 갖는 유기발광표시장치(200)를 제공할 수 있다.
<제3실시예>
도 8은 본 발명의 제3실시예에 따른 유기발광표시장치의 개략적인 단면도이다.
도 8에 도시된 바와 같이, 본 발명의 제3실시예에 따른 유기발광표시장치(300)는 화소영역(P)과 비화소영역(NP)을 포함하는 기판(301)과, 구동 박막트랜지스터(DTr)와, 제 1 및 제 2 전극(370, 380)과 이들 사이에 위치하는 유기발광층(375)와, 뱅크(273)와, 제 1 전극(370)과 이격하는 보조전극(371)과, 보조전극(371) 상의 보조배선(350)을 포함한다. 뱅크(273), 보조전극(371), 보조배선(350)은 비화소영역(NP), 즉 화소영역(P)의 경계에 위치한다.
여기서, 제 1 및 제 2 전극(370, 380)과 유기발광층(375)은 유기발광다이오드(E)를 구성한다.
제1전극(370)은 기판(201) 상의 화소영역(P)에 배치되며, 애노드 전극의 역할을 하도록 일함수 값이 비교적 큰 투명도전성물질 예를 들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어질 수 있다.
보조전극(371)은 비화소영역(NP)에 배치되며, 제1전극(370)과 동일층 및 동일물질로 이루어진다.
보조배선(350)은 제1전극(370)과 다른 물질로 이루어지며, 제2전극(380) 보다 더 작은 면저항을 갖는다. 예를 들어, 보조배선(350)은 저저항 금속물질 예를 들면 구리(Cu), 몰리브덴(Mo) 또는 알루미늄(Al) 등을 포함하며, 하나 이상의 층, 즉 단일층 구조 또는 다층 구조를 가질 수 있다.
도 8에서는, 보조배선(350)이 수평방향(114)으로 보조전극(371)보다 작은 폭을 가져 보조전극(371)의 가장자리가 노출되도록 보조전극(371) 상부에 배치되는 것이 보여지고 있다. 이와 달리, 보조전극(371)과 보조배선(350)이 서로 동일한 수평방향의 폭을 갖도록 배치될 수도 있다.
뱅크(373)는 보조배선(350)의 측면과, 보조전극(371)의 가장자리와, 제 1 전극(370)의 가장자리를 덮는다. 뱅크(373)는 기판(301) 또는 보호층(319)로부터 보조배선(350)과 수직방향(112)으로 동일한 높이를 가져 보조배선(350)의 상부면 전체가 노출될 수 있다. 즉, 뱅크(373)의 두께가 보조전극(371)과 보조배선(350)의 두께 합과 동일할 수 있다. 따라서, 뱅크(373)와 보조배선(350)은 평탄한 상면을 이룰 수 있다.
보조배선(350)이 보조전극(371)보다 작은 수평방향의 폭을 가져 보조전극(371)의 가장자리가 노출되는 경우, 보조전극(371) 및 보조배선(350)에 의해 뱅크(373)의 측면은 계단 형상(395)을 갖게 된다. 즉, 뱅크(373)는 그 하부측에 돌출부를 가져 계단 형상을 이룬다.
계단 형상(395)의 꺾인 부분(bent portion)은 보조전극(371)과 제1전극(370) 사이에 위치한다. 계단 형상(395)의 꺾인 부분이 보조전극(371) 상에 위치하는 경우에는, 뱅크(373)의 돌출부 상에 형성되는 유기물질 양의 증가에 따라 재료원가가 상승한다.
한편, 계단 형상(395)의 꺾인 부분이 제1전극(370) 상에 위치하는 경우, 뱅크(373)의 돌출부가 너무 짧기 때문에 파일-업(pile-up) 문제, 즉 커피-링 현상(coffee ring effect)에 의한 문제가 충분히 방지될 수 없다. 즉, 계단 형상(395)의 꺾인 부분이 제1전극(370) 상에 위치한다면, 유기발광층(375)을 형성하기 위한 용액 공정 중 건조 공정에서의 계면장력(surface tension)에 의해 유기발광층(375)은 뱅크(373)와 접촉하는 가장자리에서 중앙보다 큰 두께를 갖게 된다. 이와 같은 파일-업 현상에 의해 휘도 불균일 문제가 야기된다.
이러한 파일-업 문제를 해결하기 위해, 뱅크(373)의 계단형상(395)가 제1전극(370)의 중앙으로 연장될 수 있으나, 이는 발광영역(emitting area)의 감소를 야기한다.
뱅크(373)는 유기물질 또는 무기물질로 이루어질 수 있으며, 후술할 유기발광층(375)이 용액 공정(soluble process)으로 적층되는 경우 뱅크(373)를 이루는 물질은 소수성 특성을 가질 수 있다.
유기발광층(375)은 제1전극(370) 상에 위치하며 적색을 발광하는 적색발광층, 녹색을 발광하는 녹색발광층 또는 청색을 발광하는 청색발광층일 수 있다. 유기발광층(375)은 증착 방식 또는 잉크젯 프린팅(inkjet printing) 방식 또는 노즐 프린팅(nozzle printing) 방식을 포함한 용액 공정(soluble process) 등 다양한 방식으로 형성될 수 있다.
보조전극(371)과 보조배선(350)에 의해 뱅크(373)가 계단 형상(395)을 갖고 뱅크(373)이 소수성 물질을 포함하기 때문에, 용액 공정에 의해 형성되는 유기발광층(375)에 발생되는 파일-업 문제가 충분히 방지된다. 따라서, 유기발광층(375)의 두께 균일성이 향상된다.
제 2 전극(380)은 뱅크(373)와, 보조배선(350)과 유기발광층(375) 상에 위치한다. 제 2 전극(380)은 캐소드 전극의 역할을 하도록 일함수 값이 비교적 낮은 금속물질 예를 들면 은(Ag), 마그네슘(Mg) 등으로 이루어질 수 있다.
제 2 전극(380)은 보조배선(350)에 전기적으로 연결된다. 제 2 전극(380)은 보조배선(350)의 상면 전체와 접촉하기 때문에, 제 2 전극(380)과 보조배선(350) 간의 접촉 면적이 증가한다. 따라서, 제 2 전극(380)과 보조배선(350)의 접촉 저항이 감소한다.
즉, 제 2 전극(380)과 보조배선(350) 간 접촉 면적의 증가에 의해 제 2 전극(380)의 면저항이 더 감소하며, 제 2 전극(380)에서의 전압 강하 문제와 유기발광표시장치(300)에서의 휘도 불균일 문제가 충분히 방지된다.
기판(301) 및 제1전극(370) 사이에 배치되며 제1전극(370)과 전기적으로 연결되는 구동 박막트랜지스터(DTr)를 더 포함한다. 구동 박막트랜지스터(DTr)는 반도체층(313), 게이트 전극(325), 소스 전극(333), 드레인 전극(336)을 포함할 수 있다.
예를 들어, 기판(301) 상에는 순수 폴리실리콘으로 이루어진 제1영역(313a)과, 제1영역(313a)의 양측면에 고농도의 불순물이 도핑된 제2영역(313b)으로 구성된 반도체층(313)이 배치된다.
반도체층(313)을 덮으며 기판(301) 전면에 게이트절연막(315)이 배치되고, 게이트절연막(315) 상부에 반도체층(313)의 제1영역(313a)에 대응하여 게이트 전극(325)이 배치되고, 게이트전극(325)을 덮으며 기판(301) 전면에 층간절연막(317)이 배치된다.
이 때, 게이트절연막(315) 및 층간절연막(317)에는 제2영역(313b) 각각을 노출시키는 반도체층콘택홀(321)이 형성된다.
층간절연막(317) 상부에는, 반도체층콘택홀(321)을 통해 노출된 제2영역(313b)과 각각 연결되는 소스전극 및 드레인전극(333, 336)이 서로 이격하며 배치된다.
구동 박막트랜지스터(DTr) 상부에는 기판(301) 전면에 그 표면이 평탄화된 특성을 갖는 보호층(319)이 배치된다. 이때, 보호층(319)에는 구동 박막트랜지스터(DTr)의 드레인전극(336)을 노출시키는 드레인콘택홀(343)이 형성된다.
보호층(319) 상부에는 제1전극(370) 및 보조전극(371)이 화소영역(P) 및 화소영역(P) 경계부에 각각 서로 이격하며 배치되며, 제1전극(370)은 드레인콘택홀(343)을 통해 노출된 드레인전극(336)과 전기적으로 연결된다. 또한, 보조배선(350)은 보조전극(371) 상에 위치하며 제1전극(370)과 이격한다.
도 9a 내지 도 9f는 본 발명의 제3실시예에 따른 유기발광표시장치의 단계별 제조 공정 단면도이다.
도 9a에 도시한 바와 같이, 구동 박막트랜지스터(DTr)가 형성된 기판(301) 상에 유기절연물질 예를 들면 포토아크릴을 도포하고, 이에 대해 마스크 공정을 진행하여 구동 박막트랜지스터(DTr)의 드레인 전극(336)을 노출시키는 드레인콘택홀(343)을 구비하는 보호층(319)을 형성한다.
다음, 도 9b에 도시한 바와 같이, 보호층(319) 상부의 화소영역(P)에는 제1전극(370)을 형성하고, 화소영역(P) 경계부, 즉 비화소영역(NP)에는 보조전극(371)을 형성한다.
이 때, 제1전극(370)은 구동 박막트랜지스터(DTr)의 드레인콘택홀(343)을 통해 노출된 드레인전극(336)과 전기적으로 연결되며, 제1전극(370) 및 보조전극(371)은 일함수 값이 비교적 높은 투명도전성물질 예를 들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO) 등으로 이루어질 수 있다.
다음, 도 9c에 도시한 바와 같이, 보조전극(371) 상부에 보조전극(371)의 가장자리가 노출되도록 보조배선(350)을 형성한다.
이 때, 보조배선(350)은 하나 이상의 저저항 금속물질 예를 들면 구리(Cu), 몰리브덴(Mo) 또는 알루미늄(Al) 등을 포함하며, 하나 이상의 층으로 이루어질 수 있다.
다음, 도 9d에 도시한 바와 같이, 제1전극(370)의 양측 가장자리와 보조전극(371) 및 보조배선(350)을 덮도록 뱅크 물질층(미도시)을 형성하고, 마스크 공정을 진행함으로써 뱅크(373)를 형성한다.
전술한 바와 같이, 뱅크(373)는 보조배선(350)의 측면과, 보조전극(371)의 가장자리와, 제 1 전극(370)의 가장자리를 덮는다. 뱅크(373)는 기판(301) 또는 보호층(319)로부터 보조배선(350)과 동일한 높이를 가져 보조배선(350)의 상부면 전체가 노출될 수 있다. 즉, 뱅크(373)의 두께가 보조전극(371)과 보조배선(350)의 두께 합과 동일할 수 있다. 따라서, 뱅크(373)와 보조배선(350)은 평탄한 상면을 이룰 수 있다.
또한, 보조배선(350)이 보조전극(371)보다 작은 수평방향의 폭을 가져 보조전극(371)의 가장자리가 노출되는 경우, 보조전극(371) 및 보조배선(350)에 의해 뱅크(373)의 측면은 계단 형상(395)을 갖게 된다. 즉, 뱅크(373)는 그 하부측에 돌출부를 가져 계단 형상을 이룬다.
뱅크(373)는 무기물질 또는 유기물질로 이루어질 수 있으며, 후술할 유기발광층(375)이 용액 공정(soluble process)으로 적층되는 경우 뱅크(373)를 이루는 물질은 소수성 특성을 가질 수 있다.
다음, 9e에 도시한 바와 같이, 화소영역(P)의 제1전극(370) 상부에 유기발광층(375)을 형성한다.
이 때, 유기발광층(375)은 적색을 발광하는 적색발광층, 녹색을 발광하는 녹색발광층 또는 청색을 발광하는 청색발광층일 수 있으며, 증착방식 또는 잉크젯 프린팅(inkjet printing) 방식 또는 노즐 프린팅(nozzle printing) 방식을 포함한 용액 공정(soluble process) 등 다양한 방식으로 형성할 수 있다.
또한, 용액 공정(soluble process)으로 유기발광층(375)을 형성하는 경우, 뱅크(373)의 측벽에 보조전극(371) 및 보조배선(350)에 의한 계단형태의 돌출부가 형성됨에 따라, 유기발광층(375)의 건조 과정에서 유기발광층(375)의 가장자리부가 뱅크(373)의 측벽으로 말려 올라가는 현상(이하, Pile-up현상)을 완화 시켜 유기발광층(375)의 두께 균일성(uniformity)을 향상 시킬 수 있다.
다음, 도 9f에 도시한 바와 같이, 뱅크(373), 유기발광층(375), 보조 배선(350)을 덮도록 기판(301) 전면에 제2전극(380)을 형성한다. 제2전극(380)은 캐소드 전극의 역할을 하도록 일함수 값이 비교적 낮은 금속물질 예를 들면 은(Ag), 마그네슘(Mg) 등으로 이루어질 수 있다.
제 2 전극(380)은 보조배선(350)에 전기적으로 연결된다. 제 2 전극(380)은 보조배선(350)의 상면 전체와 접촉하기 때문에, 제 2 전극(380)과 보조배선(350) 간의 접촉 면적이 증가한다. 따라서, 제 2 전극(380)과 보조배선(350)의 접촉 저항이 감소한다.
이에 따라, 본 발명의 제3실시예에 따른 유기발광표시장치(300)에서는 제2보호층(도 1의 41)과 보조배선 콘택홀(도 1의 53) 없이 제2전극(380)의 전압 강하 문제를 방지할 수 있다. 따라서, 제조 공정 수를 줄여 제조 비용을 절감시킬 수 있다.
또한, 비교적 큰 두께를 갖는 보조배선(350)이 뱅크(373) 내에 위치하기 때문에, 보조배선(350)에 의해 유기발광표시장치(300)의 두께가 증가하지 않는다.
또한, 보조배선(350)의 하부면과 접촉하며 그 하부에 위치하는 보조전극(371)이 제1전극(370)과 동일 공정에서 형성되기 때문에, 추가 공정 없이 제2전극(380)의 전압 강하 문제가 더욱 방지된다.
또한, 뱅크(373)가 계단형상(395)의 측면을 갖기 때문에, 용액 공정에 의해 형성되는 유기발광층(375)의 두께 균일도가 향상된다.
또한, 제 2 전극(380)과 보조배선(350) 간 접촉 면적의 증가에 의해 제 2 전극(380)의 면저항이 더 감소하며, 제 2 전극(380)에서의 전압 강하 문제와 유기발광표시장치(300)에서의 휘도 불균일 문제가 충분히 방지된다.
따라서, 추가 공정 및 두께 증가 없이, 균일한 휘도, 작은 두께 및 높은 표시품질을 갖는 유기발광표시장치(300)를 제공할 수 있다.
본 발명은 전술한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
150, 250, 350: 보조배선 170, 270, 370: 제 1 전극
173, 273, 373: 뱅크 175, 275, 375: 유기발광층
180, 280, 380: 제 2 전극 177, 277: 개구부
271, 371: 보조전극

Claims (22)

  1. 화소영역과 비화소영역을 포함하는 기판과;
    상기 기판 상의 상기 화소영역에 배치되는 제1전극과;
    상기 제1전극 상의 상기 화소영역에 배치되는 유기발광층과;
    상기 기판 상의 상기 비화소영역에 배치되는 뱅크와;
    상기 뱅크에 의해 덮이고 상기 제1전극보다 큰 두께를 갖는 보조 도전성 배선과;
    상기 뱅크 및 유기발광층 상부에 배치되며 상기 보조 도전성 배선과 전기적으로 연결되는 제2전극
    을 포함하는 유기발광표시장치.
  2. 제 1 항에 있어서,
    상기 뱅크는 상기 화소영역을 정의하며 상기 유기발광층을 둘러싸는 유기발광표시장치.
  3. 제 1 항에 있어서,
    상기 뱅크는 소수성 물질을 포함하는 유기발광표시장치.
  4. 제 1 항에 있어서,
    상기 뱅크는 콘택홀을 갖고, 상기 제2전극은 상기 콘택홀을 통해 상기 보조 도전성 배선에 전기적으로 연결되어 저항이 감소되는 유기발광표시장치.
  5. 제 1 항에 있어서,
    상기 비화소영역에 위치하고 상기 제1전극과 동일층에 위치하며 상기 뱅크에 의해 상기 제1전극으로부터 이격되고 상기 보조 도전성 배선에 전기적으로 연결되는 보조전극을 포함하는 유기발광표시장치.
  6. 제 1 항에 있어서,
    상기 기판 상에 위치하는 박막트랜지스터와;
    상기 박막트랜지스터 상부의 보호층을 포함하고,
    상기 보조 도전성 배선과 상기 제1전극은 상기 보호층 상에 위치하는 유기발광표시장치.
  7. 제 1 항에 있어서,
    상기 뱅크의 측면은 계단 형상을 갖고 상기 화소영역과 상기 비화소영역 사이에서 상기 제1전극과 결합되는(adjoin) 유기발광표시장치.
  8. 제 1 항에 있어서,
    상기 뱅크는 상기 보조 도전성 배선의 상부면과 측면을 덮는 유기발광표시장치.
  9. 제 1 항에 있어서,
    상기 보조 도전성 배선은 상기 제1전극, 상기 유기발광층 및 상기 제2전극의 두께 합보다 큰 두께를 갖는 유기발광표시장치.
  10. 제 1 항에 있어서,
    상기 보조 도전성 배선 상에 위치하는 상기 뱅크의 일부분은 상기 보조 도전성 배선보다 작은 두께를 갖는 유기발광표시장치.
  11. 제 1 항에 있어서,
    상기 보조 도전성 배선은 상기 제 2 전극보다 작은 면저항을 갖는 유기발광표시장치.
  12. 제 1 항에 있어서,
    상기 제2전극은 상기 제2전극의 투과율이 10% 이상이 되는 두께 또는 상기 제2전극의 면저항이 100ohm/sq 이하가 되는 두께를 갖는 유기발광표시장치.
  13. 제 1 항에 있어서,
    상기 뱅크는 상기 보조 도전성 배선과 동일한 높이를 가져 상기 보조 도전성 배선의 측면을 덮고, 상기 제2전극은 상기 보조 도전성 배선의 상면 전체와 접촉하는 유기발광표시장치.
  14. 화소영역과 비화소영역을 포함하는 기판의 상기 화소영역에 제1전극을 형성하는 단계와;
    상기 기판의 비화소영역에 상기 제1전극보다 큰 두께를 갖는 보조 도전성 배선을 형성하는 단계와;
    상기 보조 도전성 배선을 덮는 뱅크를 형성하는 단계와;
    상기 제1전극 상의 상기 화소영역에 배치되는 유기발광층을 형성하는 단계와;
    상기 뱅크 및 유기발광층에, 상기 보조 도전성 배선과 전기적으로 연결되는 제2전극을 형성하는 단계
    를 포함하는 유기발광표시장치의 제조방법.
  15. 제 14 항에 있어서,
    상기 유기발광층은 용액 공정에 의해 형성되는 유기발광표시장치의 제조방법.
  16. 제 14 항에 있어서,
    상기 제2전극의 형성 단계 전에, 상기 뱅크에 콘택홀을 형성하는 단계를 포함하고,
    상기 제 2 전극은 상기 콘택홀을 통해 상기 보조 도전성 배선에 전기적으로 연결되어 저항이 감소되는 유기발광표시장치의 제조방법.
  17. 제 14 항에 있어서,
    상기 제1전극을 형성하는 단계는,
    상기 비화소영역에, 상기 보조 도전성 배선에 전기적으로 연결되는 보조전극을 형성하는 단계를 포함하는 유기발광표시장치의 제조방법.
  18. 제 17 항에 있어서,
    상기 뱅크는 소수성 물질을 포함하고, 용액 공정에 의해 형성되어 상기 보조 도전성 배선과 상기 제1전극의 사이 공간을 채우는 유기발광표시장치의 제조방법.
  19. 제 18 항에 있어서,
    상기 뱅크의 측면은 계단 형상을 갖고 상기 화소영역과 상기 비화소영역 사이에서 상기 제1전극과 결합되는(adjoin) 유기발광표시장치의 제조방법.
  20. 제 14 항에 있어서,
    상기 제1전극의 형성 단계 전에,
    상기 기판 상에 박막트랜지스터를 형성하는 단계와;
    상기 박막트랜지스터 상부에 보호층을 형성하는 단계를 포함하고,
    상기 보조 도전성 배선과 상기 제1전극은 상기 보호층 상에 위치하는 유기발광표시장치의 제조방법.
  21. 제 14 항에 있어서,
    상기 뱅크는 상기 보조 도전성 배선의 상부면과 측면을 덮는 유기발광표시장치의 제조방법.
  22. 제 14 항에 있어서,
    상기 뱅크는 상기 보조 도전성 배선과 동일한 높이를 가져 상기 보조 도전성 배선의 측면을 덮고, 상기 제2전극은 상기 보조 도전성 배선의 상면 전체와 접촉하는 유기발광표시장치의 제조방법.
KR1020160081830A 2015-06-30 2016-06-29 유기발광표시장치와 그 제조방법 KR102646658B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20150093272 2015-06-30
KR1020150093272 2015-06-30

Publications (2)

Publication Number Publication Date
KR20170003458A true KR20170003458A (ko) 2017-01-09
KR102646658B1 KR102646658B1 (ko) 2024-03-12

Family

ID=56321798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160081830A KR102646658B1 (ko) 2015-06-30 2016-06-29 유기발광표시장치와 그 제조방법

Country Status (4)

Country Link
US (1) US10355061B2 (ko)
EP (1) EP3113230B1 (ko)
KR (1) KR102646658B1 (ko)
CN (1) CN106328677B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964901B2 (en) 2018-11-07 2021-03-30 Samsung Display Co., Ltd. Organic light-emitting display device
USD998859S1 (en) * 2021-05-23 2023-09-12 Shenzhen Snc Opto Electronic Co., Ltd LED lamp

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107134543B (zh) * 2017-04-24 2019-05-07 深圳市华星光电半导体显示技术有限公司 阵列基板及制造方法、显示装置
CN109216578B (zh) * 2017-06-30 2020-12-22 京东方科技集团股份有限公司 电致发光二极管阵列基板及其制备方法、显示面板
KR102315040B1 (ko) 2017-07-11 2021-10-19 엘지디스플레이 주식회사 유기발광소자를 이용한 조명장치 및 그 제조방법
CN109411505B (zh) * 2017-08-17 2020-11-17 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置及其驱动方法
CN107393939B (zh) * 2017-08-30 2020-04-17 京东方科技集团股份有限公司 像素界定层及制造方法、显示面板及制造方法、显示装置
CN107731883A (zh) * 2017-11-17 2018-02-23 深圳市华星光电半导体显示技术有限公司 Oled显示器及其制作方法
KR102498288B1 (ko) * 2017-12-22 2023-02-09 엘지디스플레이 주식회사 유기발광 표시장치 및 이의 제조방법
CN108649060B (zh) * 2018-05-16 2020-06-05 京东方科技集团股份有限公司 Oled器件及其制备方法、显示装置
CN109216585B (zh) * 2018-09-17 2020-03-31 京东方科技集团股份有限公司 显示基板和显示装置
CN109273500A (zh) * 2018-09-21 2019-01-25 京东方科技集团股份有限公司 一种oled显示基板、显示装置和制作方法
CN109727998A (zh) * 2019-01-02 2019-05-07 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
KR20200102025A (ko) * 2019-02-20 2020-08-31 삼성디스플레이 주식회사 표시 장치
CN110571363B (zh) * 2019-09-18 2022-06-17 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN113437233A (zh) * 2020-03-23 2021-09-24 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
KR20220033650A (ko) * 2020-09-09 2022-03-17 삼성디스플레이 주식회사 반사 전극 및 이를 포함하는 표시 장치
CN112164757A (zh) * 2020-09-24 2021-01-01 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231122A (ja) * 2008-03-24 2009-10-08 Seiko Epson Corp 有機エレクトロルミネセンス装置
US20100309101A1 (en) * 2008-04-28 2010-12-09 Panasonic Corporation Display device and manufacturing method therefor
JP2012198991A (ja) * 2011-03-18 2012-10-18 Seiko Epson Corp 有機エレクトロルミネッセンス装置及び有機エレクトロルミネッセンス装置の製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068472A (ja) * 2001-08-29 2003-03-07 Hitachi Ltd 有機発光素子およびそれを用いた有機発光表示装置
US7427783B2 (en) * 2004-04-07 2008-09-23 Samsung Sdi Co., Ltd. Top emission organic light emitting diode display using auxiliary electrode to prevent voltage drop of upper electrode
JP2005327674A (ja) * 2004-05-17 2005-11-24 Sharp Corp 有機エレクトロルミネッセント表示素子、それを有する表示装置、及び、その製造方法
JP2008108530A (ja) * 2006-10-25 2008-05-08 Hitachi Displays Ltd 有機ｅｌ表示装置
US7679284B2 (en) * 2007-02-08 2010-03-16 Seiko Epson Corporation Light emitting device and electronic apparatus
US7839083B2 (en) * 2007-02-08 2010-11-23 Seiko Epson Corporation Light emitting device and electronic apparatus
JP5212032B2 (ja) * 2008-02-26 2013-06-19 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法
EP2139041B1 (en) * 2008-06-24 2015-08-19 LG Display Co., Ltd. Luminescence display panel and method for fabricating the same
KR101574210B1 (ko) * 2008-09-25 2015-12-07 삼성디스플레이 주식회사 유기전계발광소자 및 이의 제조방법
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR101708847B1 (ko) * 2010-04-08 2017-02-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20120039946A (ko) * 2010-10-18 2012-04-26 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
TW201321871A (zh) * 2011-11-29 2013-06-01 Au Optronics Corp 顯示面板及其製作方法
KR102043177B1 (ko) * 2012-11-21 2019-11-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102038075B1 (ko) * 2012-12-14 2019-10-30 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
GB2510480B (en) * 2012-12-21 2016-02-03 Lg Display Co Ltd Display device
KR102020805B1 (ko) 2012-12-28 2019-09-11 엘지디스플레이 주식회사 투명 유기 발광 표시 장치 및 투명 유기 발광 표시 장치 제조 방법
KR20140103486A (ko) * 2013-02-18 2014-08-27 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101548304B1 (ko) 2013-04-23 2015-08-28 엘지디스플레이 주식회사 유기 전계 발광 표시장치 및 그 제조방법
KR102067966B1 (ko) * 2013-08-30 2020-01-20 엘지디스플레이 주식회사 유기발광 다이오드 디스플레이 장치 및 그 제조방법
KR102075530B1 (ko) * 2013-09-11 2020-02-11 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치
KR102227455B1 (ko) * 2013-10-08 2021-03-11 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102131965B1 (ko) * 2013-11-19 2020-07-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR102148935B1 (ko) * 2013-11-21 2020-08-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN104752476B (zh) * 2013-12-31 2018-05-22 乐金显示有限公司 有机发光显示装置及其制造方法
KR102118920B1 (ko) * 2014-01-28 2020-06-05 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
JP2016103395A (ja) * 2014-11-28 2016-06-02 株式会社ジャパンディスプレイ 表示装置
KR102393046B1 (ko) * 2015-01-23 2022-05-03 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
CN104882463A (zh) * 2015-05-06 2015-09-02 深圳市华星光电技术有限公司 Oled背板结构
KR102369633B1 (ko) * 2015-08-31 2022-03-03 엘지디스플레이 주식회사 유기발광다이오드표시장치 및 이의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231122A (ja) * 2008-03-24 2009-10-08 Seiko Epson Corp 有機エレクトロルミネセンス装置
US20100309101A1 (en) * 2008-04-28 2010-12-09 Panasonic Corporation Display device and manufacturing method therefor
JP2012198991A (ja) * 2011-03-18 2012-10-18 Seiko Epson Corp 有機エレクトロルミネッセンス装置及び有機エレクトロルミネッセンス装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964901B2 (en) 2018-11-07 2021-03-30 Samsung Display Co., Ltd. Organic light-emitting display device
US11871591B2 (en) 2018-11-07 2024-01-09 Samsung Display Co., Ltd. Organic light-emitting display device and a method of manufacturing the same
USD998859S1 (en) * 2021-05-23 2023-09-12 Shenzhen Snc Opto Electronic Co., Ltd LED lamp

Also Published As

Publication number Publication date
CN106328677B (zh) 2020-06-09
CN106328677A (zh) 2017-01-11
US20170005150A1 (en) 2017-01-05
EP3113230A1 (en) 2017-01-04
KR102646658B1 (ko) 2024-03-12
US10355061B2 (en) 2019-07-16
EP3113230B1 (en) 2020-01-01

Similar Documents

Publication Publication Date Title
KR102646658B1 (ko) 유기발광표시장치와 그 제조방법
CN109671739B (zh) 大面积有机发光二极管显示器
KR101961190B1 (ko) 유기전압 발광소자 및 이의 제조방법
JP6160499B2 (ja) 表示装置および表示装置の製造方法、並びに電子機器
JP6211873B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
CN107978619B (zh) 使用通孔使基板的前侧连接至后侧的显示装置
KR101575168B1 (ko) 상부발광 방식 유기전계 발광소자 및 이의 제조 방법
KR20170052767A (ko) 유기발광다이오드표시장치 및 이의 제조방법
US11164918B2 (en) Organic light emitting diode display panel having connection portion connecting organic light emitting diode to peripheral circuit and manufacturing method thereof
KR20150041509A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101957547B1 (ko) 디스플레이 패널
CN108831914B (zh) 一种有机发光显示面板、其制作方法及显示装置
CN103839965A (zh) 有机发光二极管显示装置及其制造方法
KR102572407B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기발광 표시장치
WO2020224143A1 (zh) 显示面板及其制作方法
CN107845662B (zh) 一种彩膜基板及其制作方法和显示装置
CN110660839B (zh) 一种显示面板及其制备方法
JP2015049949A (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
CN214313208U (zh) 一种拼接屏
KR20150067974A (ko) 유기전계 발광소자 및 이의 제조 방법
CN108321305B (zh) 一种oled显示面板及显示装置
US11495768B2 (en) Transparent display device including second connection pattern that is in transparent area and connected to first connection pattern
US20230422561A1 (en) Flexible Display Device and Method of Manufacturing the Same
KR101622563B1 (ko) 상부발광 방식 유기전계 발광소자
KR20100137272A (ko) 유기전계발광 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant