CN109727998A - 阵列基板及其制备方法、显示装置 - Google Patents

阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN109727998A
CN109727998A CN201910001327.3A CN201910001327A CN109727998A CN 109727998 A CN109727998 A CN 109727998A CN 201910001327 A CN201910001327 A CN 201910001327A CN 109727998 A CN109727998 A CN 109727998A
Authority
CN
China
Prior art keywords
conductive layer
layer
recess
pixel
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910001327.3A
Other languages
English (en)
Inventor
吴柏贤
胡宏杰
宋育准
陈祯祐
冯佑雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910001327.3A priority Critical patent/CN109727998A/zh
Publication of CN109727998A publication Critical patent/CN109727998A/zh
Priority to US16/516,461 priority patent/US11024825B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明涉及一种阵列基板及其制备方法、显示装置。所述阵列基板包括：基板；位于所述基板上的第一介质层，所述第一介质层具有凹陷；第一导电层，其覆盖所述第一介质层；以及辅助导电部，其位于所述凹陷中且接触所述第一导电层。

Description

阵列基板及其制备方法、显示装置
技术领域
本发明的实施例涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)显示器件因其自发光、全固态、高对比度等优点，称为近年来最具潜力的新型显示器件。
顶发射OLED显示器件可以显著提升OLED显示器件的开口率，同时可以提高像素密度(Pixels Per Inch，PPI)，是OLED高分辨率显示技术开发的热点。
发明内容
本发明的实施例提供了一种阵列基板及其制备方法、显示装置，能够减少电压降(IR Drop)，进而提高面板亮度均匀度。
根据本发明的一方面，提供了一种阵列基板。所述阵列基板包括：基板；位于所述基板上的第一介质层，所述第一介质层具有凹陷；第一导电层，其覆盖所述第一介质层；以及辅助导电部，其位于所述凹陷中且接触所述第一导电层。
在本发明的实施例中，所述第一介质层包括像素定义层。所述像素定义层具有用于限定像素的开口和位于所述开口之间的像素间部分。所述凹陷位于所述像素定义层的所述像素间部分中。
在本发明的实施例中，所述凹陷包括沿行方向延伸的第一凹陷和/或沿列方向延伸的第二凹陷。
在本发明的实施例中，所述阵列基板还包括：位于所述基板上的第二导电层，所述第二导电层的至少一部分在所述基板上的投影与所述开口在所述基板上的投影重叠；以及位于所述第一导电层与所述第二导电层之间的发光层。
在本发明的实施例中，所述第一导电层为透明的，以及所述第二导电层为反射的。
在本发明的实施例中，所述辅助导电部位于所述第一导电层之上。
在本发明的实施例中，所述辅助导电部位于所述第一介质层与所述第一导电层之间。
根据本发明的一方面，还提供了包括如上所述的阵列基板的显示装置。
根据本发明的一方面，还提供了一种制备阵列基板的方法。所述方法包括：提供基板；在所述基板上形成第一介质层；在所述第一介质层中形成凹陷；以及形成第一导电层和辅助导电部，其中所述第一导电层覆盖所述第一介质层以及所述辅助导电部位于所述凹陷中且接触所述第一导电层。
在本发明的实施例中，通过喷墨打印形成所述辅助导电部。
在本发明的实施例中，所述第一介质层包括像素定义层。所述像素定义层被形成为具有用于限定像素的开口和位于所述开口之间的像素间部分。形成所述凹陷包括：去除所述像素定义层的所述像素间部分的一部分以形成所述凹陷。
在本发明的实施例中，形成所述凹陷包括：沿行方向去除所述像素间部分的所述部分以形成第一凹陷和/或沿列方向去除所述像素间部分的所述部分以形成第二凹陷。
在本发明的实施例中，所述方法还包括：在形成所述第一导电层之前，在所述基板上在所述开口内形成第二导电层；以及在所述第二导电层和所述像素间部分上形成发光层。
在本发明的实施例中，形成所述第一导电层和所述辅助导电部包括：在所述第一介质层上形成所述第一导电层；以及在所述凹陷中的所述第一导电层上形成所述辅助导电部。
在本发明的实施例中，形成所述第一导电层和所述辅助导电部包括：在所述凹陷中形成所述辅助导电部；以及形成所述第一导电层以覆盖所述第一介质层和所述辅助导电部。
适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其他方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。
附图说明
本文中描述的附图用于仅对所选择的实施例的说明的目的，并不是所有可能的实施方式，并且不旨在限制本申请的范围，其中：
图1示出了一种OLED显示器件的横截面示意图；
图2示出了根据本发明的实施例的阵列基板的横截面示意图；
图3示出了根据本发明的实施例的阵列基板的横截面示意图；
图4示出了根据本发明的实施例的阵列基板的平面结构示意图；
图5示出了根据本发明的实施例的阵列基板的另一平面结构示意图；
图6示出了根据本发明的实施例的阵列基板的又一平面结构示意图；
图7示出了根据本发明的实施例的制备阵列基板的方法的流程图；以及
图8至图14示出了根据本发明的实施例的制备阵列基板的方法的横截面示意图。
贯穿这些附图的各个视图，相应的参考编号指示相应的部件或特征。
具体实施方式
首先，需要说明的是，除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中另有说明。在本文中使用术语“实例”之处，特别是当其位于一组术语之后时，所述“实例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。
另外，还需要说明的是，当介绍本申请的元素及其实施例时，冠词“一”、“一个”、“该”和“所述”旨在表示存在一个或者多个要素；除非另有说明，“多个”的含义是两个或两个以上；用语“包含”、“包括”、“含有”和“具有”旨在包括性的并且表示可以存在除所列要素之外的另外的要素；术语“第一”、“第二”、“第三”等仅用于描述的目的，而不能理解为指示或暗示相对重要性及形成顺序。
此外，在附图中，为了清楚起见夸大了各层的厚度及区域。应当理解的是，当提到层、区域、或组件在别的部分“上”时，指其直接位于别的部分上，或者也可能有别的组件介于其间。相反，当某个组件被提到“直接”位于别的组件上时，指并无别的组件介于其间。
本公开中描绘的流程图仅仅是一个例子。在不脱离本公开精神的情况下，可以存在该流程图或其中描述的步骤的很多变型。例如，所述步骤可以以不同的顺序进行，或者可以添加、删除或者修改步骤。这些变型都被认为是所要求保护的方面的一部分。
现将参照附图更全面地描述示例性的实施例。
目前，顶发射OLED显示器件具有较高开口率及高效率的优势。然而，考虑到光学性质，顶发射OLED显示器件中的阴极通常使用薄的金属层(如图1所示)，由此会导致阴极的导电性较差。进一步地，在应用于较大尺寸的器件(例如，13寸以上笔记本电脑)时，顶发射OLED显示器件所采用的薄阴极层会显著影响显示面板的IR drop，进而导致显示面板亮度均匀度不佳。
本发明的实施例提供了一种阵列基板，能够增加薄阴极层的导电性，并降低由薄阴极层所造成的IR drop，进而提高显示面板的亮度均匀度。
在本发明的实施例中，阵列基板包括：基板；位于基板上的第一介质层，该第一介质层具有凹陷；第一导电层，其覆盖(例如，以保形的方式)第一介质层；以及辅助导电部，其位于凹陷中且接触第一导电层。
一方面，第一导电层可以覆盖第一介质层，辅助导电部可以位于凹陷中的第一导电层之上，如图2所示。
图2示出了根据本发明的实施例的阵列基板的横截面示意图。如图2所示，阵列基板100包括：基板1；位于基板1上的第一介质层3，其中该第一介质层3具有凹陷31；覆盖第一介质层3的第一导电层5；以及位于凹陷31中的第一导电层5上的辅助导电部6。
另一方面，辅助导电部可以位于凹陷中，第一导电层可以覆盖第一介质层和辅助导电部，如图3所示。
图3示出了根据本发明的实施例的阵列基板的横截面示意图。图3与图2的区别仅在于：辅助导电部6位于凹陷31中且位于第一介质层3与第一导电层5之间。
在本发明的示例性实施例中，如图2和3所示，辅助导电部6非保形地填充凹陷31。
在本发明的示例性实施例中，辅助导电部6的电阻率小于第一导电层5的电阻率。在本发明的实施例中，辅助导电部和第一导电层的组合能够降低IR drop。
在本发明的示例性实施例中，如图2和3所示，第一介质层3可以包括像素定义层3。该像素定义层3可以具有用于限定像素的开口32和位于开口32之间的像素间部分33。如图2和3所示，凹陷31位于像素定义层3的像素间部分33中。需要说明的是，凹陷31位于像素间部分33中，不影响包括阵列基板100的显示装置的发光面积。进一步地，位于凹陷31内的辅助导电部6不影响开口32内的像素发光。
在本发明的示例性实施例中，如图2和3所示，阵列基板100还包括：位于基板1上的第二导电层2以及位于第一导电层5与第二导电层2之间的发光层4。在本发明的实施例中，第二导电层2的至少一部分在基板1上的投影与开口32在基板上的投影重叠。作为示例，根据本发明的实施例阵列基板可以包括顶发射OLED显示器件。可以理解，辅助导电部6和第一导电层5的组合可以降低顶发射OLED显示器件的阴极电阻，从而增加阴极的导电性，降低由电阻导致的压降(IR drop)，进而提高显示面板的亮度均匀度。
进一步地，上述发光层4位于第一导电层5与第二导电层2之间且覆盖像素定义层3。在本发明的示例性实施例中，第一导电层5可以为透明的，以及第二导电层2可以为反射的。作为示例，第一导电层5的透光率可以为40％-50％，其不应被视为是对本发明的限定。
作为示例，根据本发明的实施例阵列基板可以包括顶发射OLED显示器件。例如，第二导电层2可以为顶发射OLED显示器件的阳极，发光层4可以为顶发射OLED显示器件的发光层，以及第一导电层5可以为顶发射OLED显示器件的阴极。
在本发明的示例性实施例中，第一导电层5的材料可以包括金属或透明导电氧化物。作为示例，第一导电层5的材料可以包括镁或银。作为示例，第一导电层5的厚度可以为10-20nm。
在本发明的示例性实施例中，辅助导电部6的材料可以包括纳米金属材料。作为示例，纳米金属材料例如可以为银。
图4示出了根据本发明的实施例的阵列基板的平面结构示意图。参考图2、图3和图4，阵列基板100的像素间部分33(或像素定义层3)中的凹陷31可以包括沿行方向X延伸的第一凹陷311。
图5示出了根据本发明的实施例的阵列基板的另一平面结构示意图。参考图2、图3和图5，阵列基板100的像素间部分33(或像素定义层3)中的凹陷31可以包括沿列方向Y延伸的第二凹陷312。
图6示出了根据本发明的实施例的阵列基板的又一平面结构示意图。参考图2、图3和图6，阵列基板100的像素间部分33(或像素定义层3)中的凹陷31可以包括沿行方向X延伸的第一凹陷311和沿列方向Y延伸的第二凹陷312。
可以理解，本领域的技术人员可以根据实际需要来选择在行方向和/或列方向上设置凹陷。
本发明的实施例还提供了一种包括如上所述的阵列基板的显示装置，能够增加薄阴极层的导电性，并降低由薄阴极层所造成的IR drop，进而提高显示面板的亮度均匀度。例如，显示装置可以为OLED显示装置。
本发明的实施例还提供了一种制备阵列基板的方法。
图7示出了根据本发明的实施例的制备阵列基板的方法的流程图。如图7所示，制备阵列基板的方法包括步骤S701-S704。制备出来的阵列基板如图2和图3所示。
接下来，参考图7至图12描述形成如图2所示的阵列基板的方法。
如图8所示，在步骤S701中，提供基板1。
如图9所示，在步骤S702中，在基板1上形成第一介质层3。
如图10所示，在步骤S703中，在第一介质层3中形成凹陷31。
在本发明的示例性实施例中，第一介质层3包括像素定义层3。该像素定义层3被形成为具有用于限定像素的开口32和位于开口32之间的像素间部分33。
在本发明的示例性实施例中，形成凹陷31包括：去除像素定义层3的像素间部分33的一部分以形成凹陷31。需要说明的是，凹陷31位于像素间部分33中，不影响包括阵列基板100的显示装置的发光面积。
进一步地，在本发明的示例性实施例中，参考图4，形成凹陷31包括沿行方向X去除像素间部分33的部分以形成第一凹陷311。
作为另一示例，参考图5，形成凹陷31包括沿列方向Y去除像素间部分33的部分以形成第二凹陷312。
作为又一示例，参考图6，形成凹陷31包括沿行方向X去除像素间部分33的部分以形成第一凹陷311和沿列方向Y去除像素间部分33的部分以形成第二凹陷312。
可以理解，本领域的技术人员可以根据实际需要来选择沿行和/或列方向形成凹陷。
在步骤S704中，形成第一导电层和导电辅助部。该第一导电层覆盖第一介质层，以及辅助导电部位于凹陷中且接触第一导电层。
可选地，一方面，步骤S704可以包括：形成第一导电层以覆盖第一介质层；以及在凹陷中的第一导电层上形成辅助导电部。在该实施例中，形成的阵列基板的横截面结构如图2所示。
具体地，如图11所示，形成第一导电层5以覆盖第一介质层3。
如图12所示，在凹陷31中的第一导电层5上形成辅助导电部6。
可选地，另一方面，步骤S704可以包括：在凹陷中在第一介质层上形成辅助导电部；以及形成第一导电层以覆盖第一介质层和辅助导电部。在该实施例中，形成的阵列基板的横截面结构如图3所示。
具体地，如图13所示，在凹陷31中在第一介质层3上形成辅助导电部6。
如图14所示，形成第一导电层5以覆盖第一介质层3和辅助导电部6。
在本发明的示例性实施例中，通过喷墨打印形成辅助导电部6。需要说明的是，由于存在凹陷31，因此使用喷墨打印法形成辅助导电部6不会污染将在开口32内形成的像素，由此不会影响最终形成的显示装置的发光效果。
在本发明的示例性实施例中，辅助导电部6被形成为非保形地填充凹陷31。
在本发明的示例性实施例中，辅助导电部6的电阻率小于第一导电层5的电阻率。在本发明的实施例中，辅助导电部和第一导电层的组合能够降低IR drop。此外，位于凹陷31内的辅助导电部6不影响开口32内的像素发光。
在本发明的示例性实施例中，参考图2和图3，在形成第一导电层5之前，制备阵列基板100的方法还包括：在基板1上在开口32内形成第二导电层2；以及在第二导电层2和像素间部分33上形成发光层4。
在本发明的示例性实施例中，形成第一导电层、第二导电层以及发光层的方法可以包括本领域的技术人员常用的方法，例如，溅射法、化学气相沉积法、等离子体增强化学气相沉积法等等。本领域的技术人员可以根据实际需要来进行选择，本发明在此不作具体限定。
另外，关于该实施例的各个部件的其他描述与上述实施例类似，在此不再赘述。
以上为了说明和描述的目的提供了实施例的前述描述。其并不旨在是穷举的或者限制本申请。特定实施例的各个元件或特征通常不限于特定的实施例，但是，在合适的情况下，这些元件和特征是可互换的并且可用在所选择的实施例中，即使没有具体示出或描述。同样也可以以许多方式来改变。这种改变不能被认为脱离了本申请，并且所有这些修改都包含在本申请的范围内。

Claims (15)

1.一种阵列基板，包括：
基板；
位于所述基板上的第一介质层，所述第一介质层具有凹陷；
第一导电层，其覆盖所述第一介质层；以及
辅助导电部，其位于所述凹陷中且接触所述第一导电层。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一介质层包括像素定义层，所述像素定义层具有用于限定像素的开口和位于所述开口之间的像素间部分，
其中，所述凹陷位于所述像素定义层的所述像素间部分中。
3.根据权利要求1所述的阵列基板，其特征在于，所述凹陷包括沿行方向延伸的第一凹陷和/或沿列方向延伸的第二凹陷。
4.根据权利要求2所述的阵列基板，还包括：
位于所述基板上的第二导电层，所述第二导电层的至少一部分在所述基板上的投影与所述开口在所述基板上的投影重叠；以及
位于所述第一导电层与所述第二导电层之间的发光层。
5.根据权利要求4所述的阵列基板，其特征在于，所述第一导电层为透明的，以及所述第二导电层为反射的。
6.根据权利要求1所述的阵列基板，其特征在于，所述辅助导电部位于所述第一导电层之上。
7.根据权利要求1所述的阵列基板，其特征在于，所述辅助导电部位于所述第一介质层与所述第一导电层之间。
8.一种包括权利要求1至7中任一项所述的阵列基板的显示装置。
9.一种制备阵列基板的方法，包括：
提供基板；
在所述基板上形成第一介质层；
在所述第一介质层中形成凹陷；以及
形成第一导电层和辅助导电部，其中所述第一导电层覆盖所述第一介质层以及所述辅助导电部位于所述凹陷中且接触所述第一导电层。
10.根据权利要求9所述的方法，其特征在于，通过喷墨打印形成所述辅助导电部。
11.根据权利要求10所述的方法，其特征在于，所述第一介质层包括像素定义层，
所述像素定义层被形成为具有用于限定像素的开口和位于所述开口之间的像素间部分，
其中，形成所述凹陷包括：
去除所述像素定义层的所述像素间部分的一部分以形成所述凹陷。
12.根据权利要求11所述的方法，其特征在于，形成所述凹陷包括：
沿行方向去除所述像素间部分的所述部分以形成第一凹陷和/或沿列方向去除所述像素间部分的所述部分以形成第二凹陷。
13.根据权利要求11所述的方法，还包括：在形成所述第一导电层之前，在所述基板上在所述开口内形成第二导电层；以及
在所述第二导电层和所述像素间部分上形成发光层。
14.根据权利要求9所述的方法，其特征在于，形成所述第一导电层和所述辅助导电部包括：在所述第一介质层上形成所述第一导电层；以及在所述凹陷中的所述第一导电层上形成所述辅助导电部。
15.根据权利要求9所述的方法，其特征在于，形成所述第一导电层和所述辅助导电部包括：在所述凹陷中形成所述辅助导电部；以及形成所述第一导电层以覆盖所述第一介质层和所述辅助导电部。
CN201910001327.3A 2019-01-02 2019-01-02 阵列基板及其制备方法、显示装置 Pending CN109727998A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910001327.3A CN109727998A (zh) 2019-01-02 2019-01-02 阵列基板及其制备方法、显示装置
US16/516,461 US11024825B2 (en) 2019-01-02 2019-07-19 Array substrate, method for manufacturing the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910001327.3A CN109727998A (zh) 2019-01-02 2019-01-02 阵列基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN109727998A true CN109727998A (zh) 2019-05-07

Family

ID=66298698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910001327.3A Pending CN109727998A (zh) 2019-01-02 2019-01-02 阵列基板及其制备方法、显示装置

Country Status (2)

Country Link
US (1) US11024825B2 (zh)
CN (1) CN109727998A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110176478A (zh) * 2019-05-28 2019-08-27 深圳市华星光电半导体显示技术有限公司 有机发光二极管显示装置及其制作方法
CN112259580A (zh) * 2020-10-15 2021-01-22 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623644A (zh) * 2011-11-29 2012-08-01 友达光电股份有限公司 显示面板及其制作方法
US20170005150A1 (en) * 2015-06-30 2017-01-05 Lg Display Co., Ltd. Organic light emitting display device
CN107039486A (zh) * 2015-11-03 2017-08-11 乐金显示有限公司 有机发光显示装置及其制造方法
CN107093680A (zh) * 2017-05-04 2017-08-25 京东方科技集团股份有限公司 金属辅助电极及使用其的显示器件的制造方法
CN107565048A (zh) * 2017-08-24 2018-01-09 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209207B2 (en) * 2013-04-09 2015-12-08 Apple Inc. Flexible display with bent edge regions
US9502653B2 (en) * 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
CN106803547B (zh) 2017-02-15 2018-08-14 深圳市华星光电技术有限公司 顶发射型oled显示器件的制作方法及结构
US10642079B2 (en) * 2017-10-25 2020-05-05 Apple Inc. Displays with delamination stopper and corrosion blocking structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623644A (zh) * 2011-11-29 2012-08-01 友达光电股份有限公司 显示面板及其制作方法
US20170005150A1 (en) * 2015-06-30 2017-01-05 Lg Display Co., Ltd. Organic light emitting display device
CN107039486A (zh) * 2015-11-03 2017-08-11 乐金显示有限公司 有机发光显示装置及其制造方法
CN107093680A (zh) * 2017-05-04 2017-08-25 京东方科技集团股份有限公司 金属辅助电极及使用其的显示器件的制造方法
CN107565048A (zh) * 2017-08-24 2018-01-09 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110176478A (zh) * 2019-05-28 2019-08-27 深圳市华星光电半导体显示技术有限公司 有机发光二极管显示装置及其制作方法
CN112259580A (zh) * 2020-10-15 2021-01-22 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN112259580B (zh) * 2020-10-15 2022-08-02 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法

Also Published As

Publication number Publication date
US11024825B2 (en) 2021-06-01
US20200212348A1 (en) 2020-07-02
US20210184156A9 (en) 2021-06-17

Similar Documents

Publication Publication Date Title
CN107579102B (zh) 显示面板及显示装置
CN110890477B (zh) 透光显示面板及其制作方法、显示面板
CN103219469B (zh) 发光组件
KR102453921B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN105094491A (zh) 触控显示面板及其制作方法、驱动方法和触控显示装置
EP3584852A1 (en) Composite transparent electrode, oled, manufacturing method thereof, array substrate, and display device
CN105097877A (zh) 一种透明显示器及其制造方法
US7545097B2 (en) Organic electroluminescence device and method for manufacturing same
JP2005116507A (ja) 平板表示装置及びその製造方法
JPH1197182A (ja) 発光ディスプレイパネル
CN102334383A (zh) 平面发光装置
EP3493263A1 (en) Oled array substrate and method for manufacturing same, and oled display panel
US8698177B2 (en) Organic light-emitting display device and method of manufacturing the same
CN1402604A (zh) 银或银合金的布线层及其制造方法和用它的显示屏衬底
CN106856203B (zh) 一种顶发射显示发光器件及其制备方法
CN110224005A (zh) 显示器及其制备方法
CN108987608A (zh) Oled显示面板及其制造方法、显示装置
WO2018166157A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
CN109727998A (zh) 阵列基板及其制备方法、显示装置
CN105742332A (zh) 一种电致发光显示器件及其制作方法
US10461136B2 (en) Organic electroluminescent display panel with semiconductor layer, manufacturing method for manufacturing the same, and display device
CN111724679B (zh) 柔性折叠屏及其制作方法
US9837630B2 (en) Organic EL element and organic EL element manufacturing method having an auxiliary electrode includes a linear portion and a curved portion
CN219228312U (zh) 显示面板以及显示装置
CN100578715C (zh) 场发射式平面灯源及其制造方法与阴极板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190507

RJ01 Rejection of invention patent application after publication