KR20160131793A - 비정질 박막의 형성방법 - Google Patents

비정질 박막의 형성방법 Download PDF

Info

Publication number
KR20160131793A
KR20160131793A KR1020150064857A KR20150064857A KR20160131793A KR 20160131793 A KR20160131793 A KR 20160131793A KR 1020150064857 A KR1020150064857 A KR 1020150064857A KR 20150064857 A KR20150064857 A KR 20150064857A KR 20160131793 A KR20160131793 A KR 20160131793A
Authority
KR
South Korea
Prior art keywords
thin film
amorphous thin
based gas
boron
source gas
Prior art date
Application number
KR1020150064857A
Other languages
English (en)
Other versions
KR101706747B1 (ko
Inventor
신승우
유차영
정우덕
최호민
오완석
이군우
권혁용
김기호
Original Assignee
주식회사 유진테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유진테크 filed Critical 주식회사 유진테크
Priority to KR1020150064857A priority Critical patent/KR101706747B1/ko
Priority to TW105113256A priority patent/TWI627677B/zh
Priority to TW107102920A priority patent/TWI692033B/zh
Priority to CN201680023468.XA priority patent/CN107533975B/zh
Priority to US15/568,536 priority patent/US10246773B2/en
Priority to CN202010704396.3A priority patent/CN111799153A/zh
Priority to JP2017558451A priority patent/JP6516871B2/ja
Priority to PCT/KR2016/004833 priority patent/WO2016182296A1/ko
Publication of KR20160131793A publication Critical patent/KR20160131793A/ko
Application granted granted Critical
Publication of KR101706747B1 publication Critical patent/KR101706747B1/ko
Priority to JP2019048568A priority patent/JP6722794B2/ja
Priority to JP2019048567A priority patent/JP2019114802A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/38—Borides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Separation Using Semi-Permeable Membranes (AREA)

Abstract

본 발명의 일 실시예에 의하면, 비정질 박막을 형성하는 방법은, 하지에 아미노실란계 가스를 흘려 상기 하지 표면에 시드층을 형성하는 공정; 상기 시드층에 보론계 가스를 포함하는 제1 소스가스를 공급하여 보론이 도핑된 제1 비정질 박막을 형성하는 공정; 그리고 상기 제1 비정질 박막에 보론계 가스를 포함하는 제2 소스가스를 공급하여 보론이 도핑된 제2 비정질 박막을 형성하는 공정을 포함한다.

Description

비정질 박막의 형성방법{METHOD FOR FORMING AMORPHOUS THIN FILM}
본 발명은 비정질 박막을 형성하는 방법에 관한 것으로, 더욱 상세하게는 보론이 도핑된 제1 비정질 박막을 형성한 후 보론이 도핑된 제2 비정질 박막을 형성하여 제2 비정질 박막의 표면 거칠기를 최소화할 수 있는 성막 방법에 관한 것이다.
비정질 박막(amorphous thin film)을 저온(300도 미만)에서 증착하는 경우, 보론을 도핑하면 표면 거칠기가 급격히 저하된다. 특히, 비정질 박막의 목표 두께를 200Å으로 하면 표면 거칠기(RMS) 0.3nm 이하의 비정질 박막을 형성하는 것이 곤란하다. 따라서, 이를 개선할 수 있는 기술이 필요하다.
한국공개특허공보 2011-0119581호(2011.11.02.)
본 발명의 목적은 비정질 박막의 표면 거칠기를 최소화할 수 있는 성막 방법을 제공하는 데 있다.
본 발명의 다른 목적들은 다음의 상세한 설명과 첨부한 도면으로부터 보다 명확해질 것이다.
본 발명의 일 실시예에 의하면, 비정질 박막을 형성하는 방법은, 하지에 아미노실란계 가스를 흘려 상기 하지 표면에 시드층을 형성하는 공정; 상기 시드층에 보론계 가스를 포함하는 제1 소스가스를 공급하여 보론이 도핑된 제1 비정질 박막을 형성하는 공정; 그리고 상기 제1 비정질 박막에 보론계 가스를 포함하는 제2 소스가스를 공급하여 보론이 도핑된 제2 비정질 박막을 형성하는 공정을 포함한다.
상기 보론계 가스는 B2H6일 수 있다.
상기 제1 소스가스에 포함된 실란계 가스는 SiH4일 수 있다.
상기 제2 소스가스에 포함된 실란계 가스는 Si2H6이고, 상기 제2 비정질 박막은 실리콘 박막이되, 상기 제1 비정질 박막을 형성하는 공정은 300도에서 이루어지며, 상기 제2 비정질 박막을 형성하는 공정은 400도에서 이루어질 수 있다.
상기 제2 소스가스에 포함된 실란계 가스는 SiH4와 Si2H6가 4:1로 혼합되며, 상기 제2 비정질 박막은 실리콘 박막일 수 있다.
상기 제2 소스가스는 실란계 가스 및 게르마늄계 가스를 더 포함하며, 상기 제2 소스가스에 포함된 실란계 가스와 게르마늄계 가스는 1:2로 혼합될 수 있다.
상기 제2 소스가스에 포함된 실란계 가스는 SiH4이고, 상기 제2 비정질 박막은 실리콘 박막이되, 상기 제1 소스가스는 N2 15000sccm을 포함하며, 상기 제2 소스가스는 N2 5000sccm, H2 3000sccm을 포함할 수 있다.
상기 제2 소스가스는 게르마늄계 가스를 포함하며, 상기 제2 비정질 박막은 게르마늄 박막일 수 있다.
본 발명의 일 실시예에 의하면 제1 박막을 형성한 후 제2 박막을 형성함으로써 제2 박막의 표면 거칠기를 최소화할 수 있다.
도 1은 공정조건의 변화에 따라 개선된 비정질 박막의 표면 거칠기를 나타내는 그래프이다.
도 2는 두께 증가에 따른 비정질 박막의 표면 거칠기를 나타내는 그래프이다.
도 3은 본 발명의 제1 내지 제4 실시예에 따라 개선된 비정질 박막의 표면 거칠기를 나타내는 그래프이다.
이하, 본 발명의 바람직한 실시예들을 첨부된 도 1 내지 도 3을 참고하여 더욱 상세히 설명한다. 본 발명의 실시예들은 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 설명하는 실시예들에 한정되는 것으로 해석되어서는 안 된다. 본 실시예들은 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 상세하게 설명하기 위해서 제공되는 것이다. 따라서 도면에 나타난 각 요소의 형상은 보다 분명한 설명을 강조하기 위하여 과장될 수 있다.
도 1은 공정조건의 변화에 따라 개선된 비정질 박막의 표면 거칠기를 나타내는 그래프이다. 먼저, 실리콘 기판 상에 하지가 형성되며, 하지는 실리콘 산화막 또는 실리콘 질화막일 수 있다. 하지 상에 아미노실란계 가스(예를 들어, DIPAS)를 기판의 표면에 흘려 시드층을 형성하며, 이후 비정질 박막을 시드층 상에 형성한다.
도 1에 도시한 비정질 박막은 아래 표 1과 같은 공정조건으로 형성되며, 아미노실란계 가스를 30초 동안 흘려 시드층을 형성한 후 도 1에 도시한 비정질 박막이 200Å 형성된다. 참고로, D/R은 증착률을 의미한다.
한편, 디보란(B2H6)은 보론계 가스의 예이며, 아래 공정조건과 달리 다른 보론계 가스로 대체될 수 있다.
Item Temp
[℃]		 SiH4
[SCCM]		 Si2H6
[SCCM]		 GeH4
[SCCM]		 B2H6
[SCCM]		 TN2
[SCCM]		 H2
[SCCM]		 D/R
[A/sec]		 B Conc.
[at/cm3]		 RMS
[nm]
300℃ Ref 300 150 50 15000 - 1.1 4.8E21 0.53~0.65
Temp-up 400 - 3.9 4.3E21 0.457
MS&DS Merge 300 40 10 - 1000 20000 - 3.15 5.4E21 0.484
SiGe 50 - 100 150 5000 - 2.2 5.6E21 0.401
H2 Carrier 150 - 50 5000 3000 0.7 6.95E21 0.433
GeB - - 500 100 5000 3000 - - -
도 1에 도시한 바와 같이, 공정조건을 기준 공정(300℃ Ref)으로부터 변화함에 따라 표면 거칠기가 개선됨을 알 수 있다. 도 1을 살펴보면 개선효과는 아래와 같다.
첫번째는 비정질 박막의 공정조건 중 공정온도를 300도에서 400도로 증가시킨 경우이며, 이 경우 표면 거칠기가 0.614에서 0.457로 개선되었다.
두번째는 실란계 가스를 모노실란(SiH4)에서 모노실란(SiH4)과 디실란(Si2H6)의 혼합 가스로 변경한 경우이며, 모노실란과 디실란은 4:1의 비율로 혼합된다. 이 경우 표면 거칠기가 0.651에서 0.484로 개선되었다.
세번째는 GeH4를 공급한 경우이며, 이 경우 표면 거칠기가 0.561에서 0.401로 개선되었다.
네번째는 수소가스를 공급한 경우이며, 이 경우 표면 거칠기가 0.534에서 0.433으로 개선되었다.
그러나, 비정질 박막은 두께가 증가함에 따라 표면 거칠기가 아래와 같이 달라진다. 표 2를 그래프로 나타내면 도 2와 같다.
THK(Å) 300℃ Ref H2 Carrier SiGe MS&DS Merge
50 0.238 0.492 0.463 0.363
100 0.355 0.514 0.424 0.370
200 0.551 0.500 0.436 0.409
즉, 표 2 및 도 2와 같이, 50Å에서 비정질 박막의 표면 거칠기는 기준 공정이 나머지 공정에 비해 가장 우수하나, 기준 공정의 경우 비정질 박막의 두께가 증가함에 따라 표면 거칠기가 급격히 증가한다. 반면에, 나머지 공정의 경우 비정질 박막의 두께에 따른 표면 거칠기의 변화가 미미하다.
이와 같은 점을 고려하면, 기준 공정을 이용하여 제1 비정질 박막을 형성한 후, 각각의 공정조건을 통해 제2 비정질 박막을 형성함으로써, 제2 비정질 박막의 표면 거칠기를 도 3에 도시한 바와 같이 크게 개선할 수 있다.
한편, 표 1의 다섯번째 항목에 기재된 바와 같이, 기준 공정의 실란계 가스(모노실란 또는 디실란)는 게르마늄계 가스로 대체될 수 있으며, 이 경우 비정질 박막은 실리콘 박막이 아닌 게르마늄 박막이다. 앞서 설명한 제1 비정질 박막 상에 게르마늄 박막인 제2 비정질 박막을 형성할 경우 제2 비정질 박막의 표면 거칠기가 마찬가지로 개선됨을 확인할 수 있다.
본 발명을 바람직한 실시예들을 통하여 상세하게 설명하였으나, 이와 다른 형태의 실시예들도 가능하다. 그러므로, 이하에 기재된 청구항들의 기술적 사상과 범위는 바람직한 실시예들에 한정되지 않는다.

Claims (8)

  1. 하지에 아미노실란계 가스를 흘려 상기 하지 표면에 시드층을 형성하는 공정;
    상기 시드층에 보론계 가스를 포함하는 제1 소스가스를 공급하여 보론이 도핑된 제1 비정질 박막을 형성하는 공정; 및
    상기 제1 비정질 박막에 보론계 가스를 포함하는 제2 소스가스를 공급하여 보론이 도핑된 제2 비정질 박막을 형성하는 공정을 포함하는, 비정질 박막의 형성방법.
  2. 제1항에 있어서,
    상기 보론계 가스는 B2H6인, 비정질 박막의 형성방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 소스가스에 포함된 실란계 가스는 SiH4인, 비정질 박막의 형성방법.
  4. 제3항에 있어서,
    상기 제2 소스가스에 포함된 실란계 가스는 Si2H6이고, 상기 제2 비정질 박막은 실리콘 박막이되,
    상기 제1 비정질 박막을 형성하는 공정은 300도에서 이루어지며,
    상기 제2 비정질 박막을 형성하는 공정은 400도에서 이루어지는, 비정질 박막의 형성방법.
  5. 제3항에 있어서,
    상기 제2 소스가스에 포함된 실란계 가스는 SiH4와 Si2H6가 4:1의 비율로 혼합되며,
    상기 제2 비정질 박막은 실리콘 박막인, 비정질 박막의 형성방법.
  6. 제3항에 있어서,
    상기 제2 소스가스는 실란계 가스 및 게르마늄계 가스를 더 포함하며,
    상기 제2 소스가스에 포함된 실란계 가스와 게르마늄계 가스는 1:2의 비율로 혼합된, 비정질 박막의 형성방법.
  7. 제3항에 있어서,
    상기 제2 소스가스에 포함된 실란계 가스는 SiH4이고, 상기 제2 비정질 박막은 실리콘 박막이되,
    상기 제1 소스가스는 N2 15000sccm을 포함하며,
    상기 제2 소스가스는 N2 5000sccm, H2 3000sccm을 포함하는, 비정질 박막의 형성방법.
  8. 제3항에 있어서,
    상기 제2 소스가스는 게르마늄계 가스를 포함하며,
    상기 제2 비정질 박막은 게르마늄 박막인, 비정질 박막의 형성방법.
KR1020150064857A 2015-05-08 2015-05-08 비정질 박막의 형성방법 KR101706747B1 (ko)

Priority Applications (10)

Application Number Priority Date Filing Date Title
KR1020150064857A KR101706747B1 (ko) 2015-05-08 2015-05-08 비정질 박막의 형성방법
TW107102920A TWI692033B (zh) 2015-05-08 2016-04-28 非晶質薄膜之形成方法
TW105113256A TWI627677B (zh) 2015-05-08 2016-04-28 非晶質薄膜之形成方法
US15/568,536 US10246773B2 (en) 2015-05-08 2016-05-09 Method for forming amorphous thin film
CN201680023468.XA CN107533975B (zh) 2015-05-08 2016-05-09 非晶薄膜形成方法
CN202010704396.3A CN111799153A (zh) 2015-05-08 2016-05-09 非晶薄膜形成方法
JP2017558451A JP6516871B2 (ja) 2015-05-08 2016-05-09 非晶質薄膜の形成方法
PCT/KR2016/004833 WO2016182296A1 (ko) 2015-05-08 2016-05-09 비정질 박막의 형성방법
JP2019048568A JP6722794B2 (ja) 2015-05-08 2019-03-15 非晶質薄膜の形成方法
JP2019048567A JP2019114802A (ja) 2015-05-08 2019-03-15 非晶質薄膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150064857A KR101706747B1 (ko) 2015-05-08 2015-05-08 비정질 박막의 형성방법

Publications (2)

Publication Number Publication Date
KR20160131793A true KR20160131793A (ko) 2016-11-16
KR101706747B1 KR101706747B1 (ko) 2017-02-15

Family

ID=57249150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150064857A KR101706747B1 (ko) 2015-05-08 2015-05-08 비정질 박막의 형성방법

Country Status (6)

Country Link
US (1) US10246773B2 (ko)
JP (3) JP6516871B2 (ko)
KR (1) KR101706747B1 (ko)
CN (2) CN107533975B (ko)
TW (2) TWI692033B (ko)
WO (1) WO2016182296A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112020002824T5 (de) 2019-06-13 2022-03-10 Denso Corporation Kartendatenerzeugungssystem, Datenzentrum und fahrzeugeigene Vorrichtung
JP2022143997A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 半導体製造方法および半導体製造装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6216510A (ja) * 1985-07-15 1987-01-24 Mitsui Toatsu Chem Inc 半導体薄膜の形成方法
KR100224707B1 (ko) * 1995-12-23 1999-10-15 윤종용 반도체 장치 커패시터의 제조방법
KR100930140B1 (ko) * 2004-12-14 2009-12-07 어플라이드 머티어리얼스, 인코포레이티드 깊은 트렌치를 도핑된 실리콘으로 충진하는 처리 시퀀스
US20110119581A1 (en) 2009-11-19 2011-05-19 International Business Machines Corporation Recording events in a virtual world
KR20110122059A (ko) * 2010-05-01 2011-11-09 도쿄엘렉트론가부시키가이샤 박막의 형성 방법 및 성막 장치

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3599290B2 (ja) * 1994-09-19 2004-12-08 株式会社ルネサステクノロジ 半導体装置
JPH09191092A (ja) * 1995-12-23 1997-07-22 Samsung Electron Co Ltd 多結晶シリコン膜の形成方法及びこれを用いた半導体装置のキャパシタの製造方法
US6410090B1 (en) * 1998-09-29 2002-06-25 Applied Materials, Inc. Method and apparatus for forming insitu boron doped polycrystalline and amorphous silicon films
US7005392B2 (en) * 2001-03-30 2006-02-28 Advanced Technology Materials, Inc. Source reagent compositions for CVD formation of gate dielectric thin films using amide precursors and method of using same
US6800510B2 (en) * 2002-11-06 2004-10-05 Hannstar Display Corporation Method of controlling storage capacitor's capacitance of thin film transistor liquid crystal display
US20050101160A1 (en) * 2003-11-12 2005-05-12 Diwakar Garg Silicon thin film transistors and solar cells on plastic substrates
JP2007329200A (ja) * 2006-06-06 2007-12-20 Toshiba Corp 半導体装置の製造方法
US8153887B2 (en) * 2006-09-11 2012-04-10 Silicon China (HK) Ltd. Method and structure for hydrogenation of silicon substrates with shaped covers
JP5525694B2 (ja) * 2007-03-14 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5311791B2 (ja) * 2007-10-12 2013-10-09 東京エレクトロン株式会社 ポリシリコン膜の形成方法
US20120142172A1 (en) * 2010-03-25 2012-06-07 Keith Fox Pecvd deposition of smooth polysilicon films
JP4967066B2 (ja) * 2010-04-27 2012-07-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
WO2011142443A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline silicon film, manufacturing method thereof, semiconductor device, and manufacturing method thereof
JP2012033750A (ja) * 2010-07-30 2012-02-16 Toshiba Corp 半導体装置及びその製造方法
FI124354B (fi) * 2011-04-04 2014-07-15 Okmetic Oyj Menetelmä yhden tai useamman polykiteisen piikerroksen pinnoittamiseksi substraatille
JP5741382B2 (ja) * 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
JP5854112B2 (ja) * 2011-09-30 2016-02-09 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
JP5829196B2 (ja) * 2011-10-28 2015-12-09 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
JP5792101B2 (ja) * 2012-03-15 2015-10-07 東京エレクトロン株式会社 積層半導体膜の成膜方法
KR20130107628A (ko) 2012-03-22 2013-10-02 삼성디스플레이 주식회사 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법
US9165788B2 (en) * 2012-04-06 2015-10-20 Novellus Systems, Inc. Post-deposition soft annealing
JP6068130B2 (ja) * 2012-12-25 2017-01-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5947710B2 (ja) * 2012-12-27 2016-07-06 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP6059085B2 (ja) * 2013-05-27 2017-01-11 東京エレクトロン株式会社 トレンチを充填する方法及び処理装置
JP6174943B2 (ja) * 2013-08-22 2017-08-02 東京エレクトロン株式会社 凹部を充填する方法
JP6336866B2 (ja) * 2013-10-23 2018-06-06 株式会社日立国際電気 半導体デバイスの製造方法、基板処理装置およびプログラム
JP6150724B2 (ja) * 2013-12-27 2017-06-21 東京エレクトロン株式会社 凹部を充填する方法
US9543438B2 (en) * 2014-10-15 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Contact resistance reduction technique
US9899291B2 (en) * 2015-07-13 2018-02-20 Asm Ip Holding B.V. Method for protecting layer by forming hydrocarbon-based extremely thin film
JP6554438B2 (ja) * 2016-03-30 2019-07-31 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6216510A (ja) * 1985-07-15 1987-01-24 Mitsui Toatsu Chem Inc 半導体薄膜の形成方法
KR100224707B1 (ko) * 1995-12-23 1999-10-15 윤종용 반도체 장치 커패시터의 제조방법
KR100930140B1 (ko) * 2004-12-14 2009-12-07 어플라이드 머티어리얼스, 인코포레이티드 깊은 트렌치를 도핑된 실리콘으로 충진하는 처리 시퀀스
US20110119581A1 (en) 2009-11-19 2011-05-19 International Business Machines Corporation Recording events in a virtual world
KR20110122059A (ko) * 2010-05-01 2011-11-09 도쿄엘렉트론가부시키가이샤 박막의 형성 방법 및 성막 장치

Also Published As

Publication number Publication date
TW201709330A (zh) 2017-03-01
CN107533975B (zh) 2020-10-02
CN107533975A (zh) 2018-01-02
JP2019110336A (ja) 2019-07-04
JP2018515928A (ja) 2018-06-14
TW201818472A (zh) 2018-05-16
WO2016182296A1 (ko) 2016-11-17
US10246773B2 (en) 2019-04-02
KR101706747B1 (ko) 2017-02-15
TWI692033B (zh) 2020-04-21
JP6516871B2 (ja) 2019-05-22
CN111799153A (zh) 2020-10-20
JP6722794B2 (ja) 2020-07-15
US20180112307A1 (en) 2018-04-26
JP2019114802A (ja) 2019-07-11
TWI627677B (zh) 2018-06-21

Similar Documents

Publication Publication Date Title
KR102648942B1 (ko) 실리콘 함유 에피택셜층을 형성하기 위한 방법 및 관련 반도체 소자 구조체
CN104271797B (zh) 显示器件的阻隔材料
KR101050377B1 (ko) 반도체 박막 증착을 위한 개선된 공정
JP5793398B2 (ja) シード層の形成方法及びシリコン含有薄膜の成膜方法
KR101587319B1 (ko) 게르마늄 박막의 성막 방법
SG152183A1 (en) High quality silicon oxide films by remote plasma cvd from disilane precursors
KR102534730B1 (ko) 선택적 에피택셜 성장을 위한 성장률을 증강시키기 위한 방법
KR101706747B1 (ko) 비정질 박막의 형성방법
US20200283896A1 (en) Methods for low temperature silicide formation
KR101507381B1 (ko) 폴리실리콘 막의 성막 방법
CN115976492A (zh) 一种薄膜沉积方法
TWI836199B (zh) 提高選擇性磊晶生長之生長速率的方法
TW202412074A (zh) 提高選擇性磊晶生長之生長速率的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 4