JP6516871B2 - 非晶質薄膜の形成方法 - Google Patents

非晶質薄膜の形成方法 Download PDF

Info

Publication number
JP6516871B2
JP6516871B2 JP2017558451A JP2017558451A JP6516871B2 JP 6516871 B2 JP6516871 B2 JP 6516871B2 JP 2017558451 A JP2017558451 A JP 2017558451A JP 2017558451 A JP2017558451 A JP 2017558451A JP 6516871 B2 JP6516871 B2 JP 6516871B2
Authority
JP
Japan
Prior art keywords
thin film
amorphous thin
forming
thickness
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017558451A
Other languages
English (en)
Other versions
JP2018515928A (ja
Inventor
シン，スン−ウ
ユ，チャ−ヨン
チョン，ウ−ドク
チェ，ホ−ミン
オ，ワン−ソク
イ，クン−ウ
クォン，ヒョク−リョン
キム，キ−ホ
Original Assignee
ユ−ジーン テクノロジー カンパニー．リミテッド
ユ−ジーン テクノロジー カンパニー．リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユ−ジーン テクノロジー カンパニー．リミテッド, ユ−ジーン テクノロジー カンパニー．リミテッド filed Critical ユ−ジーン テクノロジー カンパニー．リミテッド
Publication of JP2018515928A publication Critical patent/JP2018515928A/ja
Application granted granted Critical
Publication of JP6516871B2 publication Critical patent/JP6516871B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/38—Borides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Description

本発明は，非晶質薄膜を形成する方法に関し，より詳しくは，ボロンがドーピングされた第１非晶質薄膜を形成した後，ボロンがドーピングされた第２非晶質薄膜を形成して，第２非晶質薄膜の表面粗さを最小化することができる成膜方法に関する。
非晶質薄膜（amorphous thin film）を低温（３００℃未満）で蒸着する場合，ボロンをドーピングすると表面粗さが急激に悪化する。特に，非晶質薄膜の目標厚さを２００Åにすると，表面粗さ（ＲＭＳ）が０．３nm以下の非晶質薄膜を形成することが困難である。よって，これを改善し得る技術が要求されている。
本発明の目的は，非晶質薄膜の表面粗さを最小化することができる成膜方法を提供することにある。
本発明の他の目的は，以下の発明の詳細な説明と添付した図面からより明確になるはずである。
本発明の一実施例によると，非晶質薄膜を形成する方法は，下地にアミノシラン系ガスを流して前記下地の表面にシード層を形成する工程と，前記シード層の上に予め設定された厚さの非晶質薄膜を形成する工程とを含み，前記非晶質薄膜を形成する工程は，ボロンがドーピングされて第１厚さを有する第１非晶質薄膜を前記シード層の上に形成する工程と，ボロンがドーピングされて第２厚さを有する第２非晶質薄膜を前記第１非晶質薄膜の上に形成する工程とを含み，前記第１非晶質薄膜を形成する工程に使用される第１ソースガスは，ボロン系ガス及びシラン系ガスを含んで前記シード層に供給され，前記第２非晶質薄膜を形成する工程に使用される第２ソースガスは，ボロン系ガスを含んで前記第１ソースガスとは異なり，前記第１非晶質薄膜に供給されるものであって，前記第１ソースガスに含まれる前記シラン系ガスはＳｉＨ ４ であり，前記第２ソースガスに含まれたシラン系ガスはＳｉＨ ４ とＳｉ ２ Ｈ ６ が４：１の割合で混合され，前記第２非晶質薄膜はシリコン薄膜である。
前記ボロン系ガスはＢ２Ｈ６である。
前記第１厚さは２０Å以上５０Å以下であり，前記第２厚さは１００Å以上である。前記予め設定された厚さは２００Å以上である。
本発明の一実施例によると，第１薄膜を形成してから第２薄膜を形成することで，第２薄膜の表面粗さを最小化することができる。
工程条件の変化によって改善された非晶質薄膜の表面粗さを示すグラフである。 厚さの増加による非晶質薄膜の表面粗さを示すグラフである。 本発明の第１乃至第４実施例によって改善された非晶質薄膜の表面粗さを示すグラフである。
以下，本発明の好ましい実施例を添付した図１及び図３を参照してより詳細に説明する。本発明の実施例は様々な形態に変形されてもよく，本発明の範囲が以下で説明する実施例に限ると解析されてはならない。本実施例は，該当発明の属する技術分野における通常の知識を有する者に本発明をより詳細に説明するために提供されるものである。よって，図面に示す各要素の形状はより明確な説明を強調するために誇張されている可能性がある。
図１は，工程条件の変化によって改善された非晶質薄膜の表面粗さを示すグラフである。まず，シリコン基板の上に下地が形成されるが，下地はシリコン酸化膜又はシリコン窒化膜である。下地の上にアミノシラン系ガス（例えば，DIPAS）を基板の表面に流してシード層を形成し，次に非晶質薄膜をシード層の上に形成する。
図１に示す非晶質薄膜は下記表１のような工程条件で形成され，アミノシラン系ガスを３０秒間流してシード層を形成した後，図１に示す非晶質薄膜が２００Å形成される。ちなみに，Ｄ／Ｒは蒸着率を意味する。
一方，ジボラン（Ｂ２Ｈ６）はボロン系ガスの例であって，以下の工程条件とは異なって他のボロン系ガスに代替されてもよい。
Figure 0006516871
図１に示すように，工程条件を基準工程（３００℃ Ｒｅｆ）から変化させることで，表面粗さが改善されることが分かる。図１を見ると，改善効果は以下のようである。
第一に，非晶質薄膜の工程条件のうち，工程温度を３００℃から４００℃に増加させた場合であって，この場合，表面粗さが０．６１４から０．４５７に改善されていた。
第二に，シラン系ガスをモノシラン（ＳｉＨ４）からモノシラン（ＳｉＨ４）とジシラン（Ｓｉ２Ｈ６）の混合ガスに変更した場合であって，モノシランとジシランは４：１の割合で混合される。この場合，表面粗さが０．６５１から０．４８４に改善されていた。
第三に，ＧｅＨ４を供給した場合であって，この場合，表面粗さが０．５６１から０．４０１に改善されていた。
第四に，水素ガスを供給した場合であって，この場合，表面粗さが０．５３４から０．４３３に改善されていた。
しかし，非晶質薄膜は厚さが増加するにつれ，表面粗さが以下のように異なる。表２をグラフに示すと，図２のようである。
Figure 0006516871
つまり，表２及び図２のように，５０Åにおける非晶質薄膜の表面粗さは基準工程が残りの工程に比べ最も優秀であるが，基準工程の場合，非晶質薄膜の厚さが増加するにつれ表面粗さが急激に増加する。一方，残りの工程の場合，非晶質薄膜の厚さによる表面粗さの変化が微々である。
このような点を考慮すると，基準工程を利用して第１非晶質薄膜を形成した後，それぞれの工程条件を介して第２非晶質薄膜を形成することで，第２非晶質薄膜の表面粗さを図３に示すように大きく改善することができる。
一方，表１の５番目の項目に記載したように，基準工程のシラン系ガス（モノシラン又はジシラン）はゲルマニウム系に代替されてもよく，この場合，非晶質薄膜はシリコン薄膜ではなくゲルマニウム薄膜である。上述した第１非晶質薄膜の上にゲルマニウム薄膜である第２薄膜を形成する場合，第２非晶質薄膜の表面粗さが同じく改善されていることが分かる。
本発明を好ましい実施例を介して詳細に説明したが，これとは異なる形態の実施例も可能である。よって，以下に記載する請求項の技術的思想と範囲は好ましい実施例に限らない。
本発明は，多様な形態の半導体の製造設備及び製造方法に応用されることができる。

Claims (4)

  1. 下地にアミノシラン系ガスを流して前記下地の表面にシード層を形成する工程と，
    前記シード層の上に予め設定された厚さの非晶質薄膜を形成する工程とを含み，
    前記非晶質薄膜を形成する工程は，
    ボロンがドーピングされて第１厚さを有する第１非晶質薄膜を前記シード層の上に形成する工程と，
    ボロンがドーピングされて第２厚さを有する第２非晶質薄膜を，前記第１非晶質薄膜の上に形成する工程と，を含むが，
    前記第１非晶質薄膜を形成する工程に使用される第１ソースガスは，ボロン系ガス及びシラン系ガスを含んで前記シード層に供給され，
    前記第２非晶質薄膜を形成する工程に使用される第２ソースガスは，ボロン系ガスを含んで前記第１ソースガスとは異なり，前記第１非晶質薄膜に供給され，
    前記第１ソースガスに含まれる前記シラン系ガスは，ＳｉＨ ４ であり，
    前記第２ソースガスに含まれたシラン系ガスはＳｉＨ ４ とＳｉ ２ Ｈ ６ が４：１の割合で混合され，
    前記第２非晶質薄膜はシリコン薄膜である非晶質薄膜の形成方法。
  2. 前記ボロン系ガスはＢ２Ｈ６である請求項１記載の非晶質薄膜の形成方法。
  3. 前記第１厚さは２０Å以上５０Å以下であり，
    前記第２厚さは１００Å以上である請求項１記載の非晶質薄膜の形成方法。
  4. 前記予め設定された厚さは２００Å以上である請求項１記載の非晶質薄膜の形成方法。
JP2017558451A 2015-05-08 2016-05-09 非晶質薄膜の形成方法 Active JP6516871B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020150064857A KR101706747B1 (ko) 2015-05-08 2015-05-08 비정질 박막의 형성방법
KR10-2015-0064857 2015-05-08
PCT/KR2016/004833 WO2016182296A1 (ko) 2015-05-08 2016-05-09 비정질 박막의 형성방법

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2019048568A Division JP6722794B2 (ja) 2015-05-08 2019-03-15 非晶質薄膜の形成方法
JP2019048567A Division JP2019114802A (ja) 2015-05-08 2019-03-15 非晶質薄膜の形成方法

Publications (2)

Publication Number Publication Date
JP2018515928A JP2018515928A (ja) 2018-06-14
JP6516871B2 true JP6516871B2 (ja) 2019-05-22

Family

ID=57249150

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017558451A Active JP6516871B2 (ja) 2015-05-08 2016-05-09 非晶質薄膜の形成方法
JP2019048568A Active JP6722794B2 (ja) 2015-05-08 2019-03-15 非晶質薄膜の形成方法
JP2019048567A Pending JP2019114802A (ja) 2015-05-08 2019-03-15 非晶質薄膜の形成方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2019048568A Active JP6722794B2 (ja) 2015-05-08 2019-03-15 非晶質薄膜の形成方法
JP2019048567A Pending JP2019114802A (ja) 2015-05-08 2019-03-15 非晶質薄膜の形成方法

Country Status (6)

Country Link
US (1) US10246773B2 (ja)
JP (3) JP6516871B2 (ja)
KR (1) KR101706747B1 (ja)
CN (2) CN107533975B (ja)
TW (2) TWI627677B (ja)
WO (1) WO2016182296A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114096804A (zh) 2019-06-13 2022-02-25 株式会社电装 地图数据生成系统、数据中心以及车载装置
JP2022143997A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 半導体製造方法および半導体製造装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0654755B2 (ja) * 1985-07-15 1994-07-20 三井東圧化学株式会社 半導体薄膜の形成方法
JP3599290B2 (ja) * 1994-09-19 2004-12-08 株式会社ルネサステクノロジ 半導体装置
JPH09191092A (ja) * 1995-12-23 1997-07-22 Samsung Electron Co Ltd 多結晶シリコン膜の形成方法及びこれを用いた半導体装置のキャパシタの製造方法
KR100224707B1 (ko) * 1995-12-23 1999-10-15 윤종용 반도체 장치 커패시터의 제조방법
US6410090B1 (en) * 1998-09-29 2002-06-25 Applied Materials, Inc. Method and apparatus for forming insitu boron doped polycrystalline and amorphous silicon films
US7005392B2 (en) * 2001-03-30 2006-02-28 Advanced Technology Materials, Inc. Source reagent compositions for CVD formation of gate dielectric thin films using amide precursors and method of using same
US6800510B2 (en) * 2002-11-06 2004-10-05 Hannstar Display Corporation Method of controlling storage capacitor's capacitance of thin film transistor liquid crystal display
US20050101160A1 (en) * 2003-11-12 2005-05-12 Diwakar Garg Silicon thin film transistors and solar cells on plastic substrates
US7109097B2 (en) * 2004-12-14 2006-09-19 Applied Materials, Inc. Process sequence for doped silicon fill of deep trenches
JP2007329200A (ja) * 2006-06-06 2007-12-20 Toshiba Corp 半導体装置の製造方法
US8153887B2 (en) * 2006-09-11 2012-04-10 Silicon China (HK) Ltd. Method and structure for hydrogenation of silicon substrates with shaped covers
JP5525694B2 (ja) * 2007-03-14 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5311791B2 (ja) * 2007-10-12 2013-10-09 東京エレクトロン株式会社 ポリシリコン膜の形成方法
US8365075B2 (en) 2009-11-19 2013-01-29 International Business Machines Corporation Recording events in a virtual world
US20120142172A1 (en) * 2010-03-25 2012-06-07 Keith Fox Pecvd deposition of smooth polysilicon films
JP4967066B2 (ja) * 2010-04-27 2012-07-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5696530B2 (ja) * 2010-05-01 2015-04-08 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
US8884297B2 (en) * 2010-05-14 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline silicon film, manufacturing method thereof, semiconductor device, and manufacturing method thereof
JP2012033750A (ja) * 2010-07-30 2012-02-16 Toshiba Corp 半導体装置及びその製造方法
FI124354B (fi) * 2011-04-04 2014-07-15 Okmetic Oyj Menetelmä yhden tai useamman polykiteisen piikerroksen pinnoittamiseksi substraatille
JP5854112B2 (ja) * 2011-09-30 2016-02-09 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
JP5741382B2 (ja) * 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
JP5829196B2 (ja) * 2011-10-28 2015-12-09 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
JP5792101B2 (ja) * 2012-03-15 2015-10-07 東京エレクトロン株式会社 積層半導体膜の成膜方法
KR20130107628A (ko) 2012-03-22 2013-10-02 삼성디스플레이 주식회사 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법
KR102025441B1 (ko) * 2012-04-06 2019-09-25 노벨러스 시스템즈, 인코포레이티드 증착 후 소프트 어닐링
JP6068130B2 (ja) * 2012-12-25 2017-01-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5947710B2 (ja) * 2012-12-27 2016-07-06 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP6059085B2 (ja) * 2013-05-27 2017-01-11 東京エレクトロン株式会社 トレンチを充填する方法及び処理装置
JP6174943B2 (ja) * 2013-08-22 2017-08-02 東京エレクトロン株式会社 凹部を充填する方法
JP6336866B2 (ja) * 2013-10-23 2018-06-06 株式会社日立国際電気 半導体デバイスの製造方法、基板処理装置およびプログラム
JP6150724B2 (ja) * 2013-12-27 2017-06-21 東京エレクトロン株式会社 凹部を充填する方法
US9543438B2 (en) * 2014-10-15 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Contact resistance reduction technique
US9899291B2 (en) * 2015-07-13 2018-02-20 Asm Ip Holding B.V. Method for protecting layer by forming hydrocarbon-based extremely thin film
JP6554438B2 (ja) * 2016-03-30 2019-07-31 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置

Also Published As

Publication number Publication date
TW201818472A (zh) 2018-05-16
CN107533975A (zh) 2018-01-02
TWI692033B (zh) 2020-04-21
JP2019114802A (ja) 2019-07-11
JP6722794B2 (ja) 2020-07-15
KR101706747B1 (ko) 2017-02-15
CN111799153A (zh) 2020-10-20
TW201709330A (zh) 2017-03-01
JP2018515928A (ja) 2018-06-14
KR20160131793A (ko) 2016-11-16
CN107533975B (zh) 2020-10-02
US20180112307A1 (en) 2018-04-26
US10246773B2 (en) 2019-04-02
JP2019110336A (ja) 2019-07-04
TWI627677B (zh) 2018-06-21
WO2016182296A1 (ko) 2016-11-17

Similar Documents

Publication Publication Date Title
US10535516B2 (en) Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
US10388509B2 (en) Formation of epitaxial layers via dislocation filtering
KR102568470B1 (ko) 반도체 구조를 형성하는 방법 및 이와 관련된 반도체 구조
KR102648942B1 (ko) 실리콘 함유 에피택셜층을 형성하기 위한 방법 및 관련 반도체 소자 구조체
TWI717481B (zh) 經由偏置多端口注入設置的徑向及厚度控制
US10460932B2 (en) Semiconductor device with amorphous silicon filled gaps and methods for forming
US9793115B2 (en) Structures and devices including germanium-tin films and methods of forming same
TW202129063A (zh) 用於選擇性沉積經摻雜半導體材料之方法
US9396934B2 (en) Methods of forming films including germanium tin and structures and devices including the films
TWI595537B (zh) 半導體薄膜穩定的方法
TWI551716B (zh) 形成鍺薄膜之方法
JP2012033944A (ja) シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法
JP6722794B2 (ja) 非晶質薄膜の形成方法
JP2010523458A5 (ja)
WO2017049253A1 (en) Methods for depositing conformal bcn films
TWI738207B (zh) 用於金屬矽化物沉積的方法及設備
JP2018520510A5 (ja) 多層構造体の製造方法
CN106783543A (zh) 无定形硅的沉积方法和3d‑nand闪存的制作方法
TW202039918A (zh) 用於低溫矽化物形成的方法
TW202117056A (zh) 使用鹵化矽烷基醯胺之SiCO(N)原子層沉積的方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190416

R150 Certificate of patent or registration of utility model

Ref document number: 6516871

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250