KR20160126583A - 칩 부품용 전극 페이스트 조성물 - Google Patents

칩 부품용 전극 페이스트 조성물 Download PDF

Info

Publication number
KR20160126583A
KR20160126583A KR1020150057822A KR20150057822A KR20160126583A KR 20160126583 A KR20160126583 A KR 20160126583A KR 1020150057822 A KR1020150057822 A KR 1020150057822A KR 20150057822 A KR20150057822 A KR 20150057822A KR 20160126583 A KR20160126583 A KR 20160126583A
Authority
KR
South Korea
Prior art keywords
weight
coating layer
sintering
core
glass frit
Prior art date
Application number
KR1020150057822A
Other languages
English (en)
Other versions
KR101684251B1 (ko
Inventor
박성용
이병윤
이정웅
이재욱
박기범
유재림
김가은
정야호
이장희
Original Assignee
(주)창성
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)창성 filed Critical (주)창성
Priority to KR1020150057822A priority Critical patent/KR101684251B1/ko
Priority to PCT/KR2015/006948 priority patent/WO2016171323A1/ko
Priority to JP2016525101A priority patent/JP2018518003A/ja
Publication of KR20160126583A publication Critical patent/KR20160126583A/ko
Application granted granted Critical
Publication of KR101684251B1 publication Critical patent/KR101684251B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C12/00Powdered glass; Bead compositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/14Conductive material dispersed in non-conductive inorganic material

Abstract

본 발명은 도전성 필러를 금속분말인 코어와, 코어의 외면에 코팅되는 세라믹분말인 코팅층으로 구성함으로써 소성 시 시트 및 코팅층의 소결이 유사한 시기에 진행되고, 이에 따라 시트 및 코팅층의 수축시작시점 및 종료시점이 유사한 시기에 진행되어 시트 및 세라믹 코팅분말의 수축 거동이 유사하게 진행됨으로써 수축매칭성이 증가하여 시트 및 전극의 딜라미네이션(delamination)을 최소화시킬 수 있고, 분무열분해 공정을 통해 도전성 필러의 코어(금속분말)의 외면에 코팅층(세라믹)을 코팅시킴으로써 분무용액의 조성 제어, 유기물의 비중, 반응로의 온도 제어를 통해 도전성 필러의 코어 및 코팅층의 미세한 제어가 가능함과 동시에 공정이 다단계로 분리되어 이루어지지 않고 한 번의 공정으로 이루어져 간단한 공정으로 제조될 수 있으며, 글라스 프릿(glass frit)을 포함하되 글라스 프릿의 함유성분 및 연화점(Ts)의 조절을 통해 세라믹의 소결을 촉진시켜 코어 및 코팅층의 수축개시시점 및 수축종료시점이 유사한 시기에 진행됨으로써 수축매칭성이 증가하여 소결 효율을 현저히 높일 수 있는 칩 부품용 전극 페이스트 조성물에 관한 것이다.

Description

칩 부품용 전극 페이스트 조성물{electrode paste for chip component}
본 발명은 칩 부품용 전극 페이스트 조성물에 관한 것으로서, 상세하게로는 분무열분해법을 활용하여 코어(금속분말)의 외면에 코팅층(세라믹)을 코팅하여 도전성 필러를 구성함과 동시에 글라스 프릿의 함유량 및 연화점 조절의 간단한 공정을 통해 칩 특성 및 전극 효율을 현저히 높일 수 있는 칩 부품용 전극 페이스트 조성물에 관한 것이다.
스마트 폰(smart-phone) 등과 같은 디지털 디바이스의 기술이 급속도록 발달함에 따라 소형화, 고기능화 및 고성능의 칩부품 수용가에 대한 수요도가 기하급수적으로 증가하고 있는 추세이고, 이러한 칩부품의 소형화 및 고기능화를 충족시키기 위해서 박층화 및 고적층화가 필수적으로 요구되고 있다.
도 1은 종래의 적층형 세라믹 인덕터를 나타내는 측단면도이다.
도 1은 칩 부품의 대표적인 적층형 세라믹 인덕터(MLCI)(100)이고, 적층형 세라믹 인덕터(100)는 페라이트(ferrite), 산화아연(ZnO2) 등의 세라믹계 시트층(sheet)(101)들과, 은(Ag), 팔라디움(Pd) 등의 귀금속계로 형성되어 시트의 전후면에 도포되는 외부전극(103)과, 시트층들 내부에 일정한 패턴으로 적층되는 내부전극(105)들로 이루어진다.
내부전극(105)은 높은 전도성을 갖는 은(Ag), 팔라디움(Pd) 등의 금속분말을 기반으로 하는 페이스트 조성물이 사용된다. 이때 세라믹 유전 모재의 소결성 및 결정성에 의하여 품질이 좌우되기 때문에 높은 온도에서의 소성이 이루어질 수 있는 금속분말이 필수적으로 요구된다.
그러나 종래의 적층형 세라믹 인덕터(100)는 전도성을 확보하기 위한 금속 분말이 시트와의 수축개시시점 및 종료시점이 상이하여 수축률이 증가하고, 이러한 수축률 증가로 인해 전극의 단면적이 줄어들어 직류저항(Rdc)이 증가하여 전극 특성이 저하되는 문제점이 발생한다.
또한 종래의 적층형 세라믹 인덕터(100)는 시트 및 금속분말이 서로 다른 수축 거동으로 운영되어 수축매칭성이 떨어짐으로써 시트(101) 및 내부전극(105)의 딜라미네이션(delamination)이 빈번하게 발생하는 문제점이 발생한다.
따라서 절연저항 및 온도특성을 확보하기 위해서 미립에서도 우수한 특성을 갖는 모재의 개발과 더불어 첨가제들의 미립화 및 분산에 대한 연구가 다양하게 진행되고 있다.
본 발명의 출원인에 의해 특허 등록된 국내등록특허 제10-1315105호(발명의 명칭 : 태양전지용 전극 페이스트 조성물)에는 금속분말의 외면에 코팅분말을 코팅시킨 도전성 필러로 구성되는 도전성 필러를 포함하는 페이스트 조성물을 연구하였고, 상기 페이스트 조성물은 소결 시 코팅분말이 금속분말의 산화를 억제시켜 저항특성을 개선함과 동시에 전극효율을 높일 수 있게 된다.
상기 페이스트 조성물은 태양전지용으로 연구되었으나, 이하 상기 페이스트 조성물(이하 종래기술이라고 함)을 칩 부품에 적용하는 것으로 예를 들어 종래기술의 문제점에 대해 설명하기로 한다.
종래기술은 도전성 필러를 형성하는 코어(금속분말) - 코팅층(코팅분말) 구조의 입자가 공지된 액상공정에 의한 다단공정을 통해 이루어지나, 이러한 다단 액상공정은 코어 및 코팅층 사이에 시각이나 열처리로 제거 가능한 지지체 물질을 코팅하는 단계와, 코팅층을 형성한 후 코어 및 코팅층 사이의 물질을 제거하는 단계로 이루어지기 때문에 공정이 복잡하고 번거로운 문제점이 발생한다.
또한 종래기술에 적용되는 액상공정은 코어를 형성하는 금속분말을 합성하기 위해 다량의 유기물들을 사용하기 때문에 저온 합성에 따른 잔류 유기물, 금속분말의 결정성이 떨어지며, 정밀한 제어가 어려운 문제점이 발생한다.
또한 종래기술은 세라믹 시트와 소성 공정 시 세라믹 시트 및 코팅분말의 소결개시시점이 다르기 때문에 수축률이 증가하여 전극의 단면적이 이에 따라 직류저항(Rdc) 값이 증가하여 칩 특성이 저하됨과 동시에 수축률 편차로 인하여 수축 거동이 달라지기 때문에 딜라미네이션(delamination) 현상이 빈번하게 발생하는 단점을 가진다.
이러한 문제점을 해결하기 위해 도전성 필러의 코팅층을 형성하는 코팅분말을 세라믹 분말로 하는 페이스트 조성물(이하 제2 종래기술이라고 함)이 연구되었고, 제2 종래기술은 시트 및 코팅분말의 소결이 유사한 시기에 진행됨에 따라 시트 및 코팅분말의 수축매칭성을 증가시켜 시트 및 코팅분말의 딜라미네이션을 최소화할 수 있을 뿐만 아니라 수축률을 낮추어 저항 특성을 개선할 수 있는 장점을 가진다.
그러나 제2 종래기술은 시트 및 코팅분말의 수축매칭성은 증가하는 반면에, 코팅분말 및 금속분말의 소결온도가 상이하여 소결조직의 치밀성이 현저히 떨어지게 되고, 이에 따라 저항이 증가하여 칩 특성이 떨어지는 문제점을 발생시킨다.
즉 1)금속분말의 외면에 코팅분말(세라믹)을 도포시켜 도전성 필러를 구성함으로써 시트와의 수축매칭성을 높일 수 있고, 2)종래에 도전성 필러의 코어 - 코어층을 형성하기 위한 액상공정 시 정밀 제어가 어려울 뿐만 아니라 공정이 복잡하고 번거로우며, 금속분말의 결정성이 떨어지는 문제점을 해결할 수 있으며, 3)금속분말의 외면에 코팅분말이 코팅됨에 따라 금속분말 및 코팅분말의 수축조직의 치밀성이 떨어지는 문제점을 해결할 수 있는 칩 부품용 전극 페이스트 조성물에 대한 연구가 시급한 실정이다.
본 발명은 이러한 문제를 해결하기 위한 것으로, 본 발명의 해결과제는 도전성 필러를 금속분말인 코어와, 코어의 외면에 코팅되는 세라믹분말인 코팅층으로 구성함으로써 소성 시 시트 및 코팅층을 형성하는 코팅분말의 소결이 유사한 시기에 진행되고, 이에 따라 시트 및 코팅층을 형성하는 코팅분말의 수축시작시점 및 종료시점이 유사한 시기에 진행되어 시트 및 세라믹 코팅분말의 수축 거동이 유사하게 진행됨으로써 수축매칭성이 증가하여 시트 및 전극의 딜라미네이션(delamination)을 최소화시킬 수 있는 칩 부품용 전극 페이스트 조성물을 제공하기 위한 것이다.
또한 본 발명의 다른 해결과제는 분무열분해 공정을 통해 도전성 필러의 코어(금속분말)의 외면에 코팅층(세라믹)을 코팅시킴으로써 분무용액의 조성 제어, 유기물의 비중, 반응로의 온도 제어를 통해 도전성 필러의 코어 및 코팅층의 미세한 제어가 가능함과 동시에 공정이 다단계로 분리되어 이루어지지 않고 한 번의 공정으로 이루어져 간단한 공정으로 제조될 수 있는 칩 부품용 전극 페이스트 조성물을 제공하기 위한 것이다.
또한 본 발명의 또 다른 해결과제는 글라스 프릿(glass frit)을 포함하되 글라스 프릿의 함유성분 및 연화점(Ts)의 조절을 통해 세라믹의 소결을 촉진시켜 코어 및 코팅층의 수축개시시점 및 수축종료시점이 유사한 시기에 진행됨으로써 수축매칭성이 증가하여 소결 효율을 현저히 높일 수 있고, 이에 따라 소결조직의 치밀성이 현저히 증가되어 저항을 낮출 수 있는 칩 부품용 전극 페이스트 조성물을 제공하기 위한 것이다.
과제를 해결하기 위한 본 발명의 해결수단은 칩 부품의 세라믹 계열의 시트 내부에 간격을 두고 적층되는 전극의 페이스트 조성물에 있어서: 상기 페이스트 조성물은 금속분말인 코어와, 상기 코어의 외면에 코팅되는 세라믹 계열의 코팅층을 포함하는 도전성 필러; 바인더를 용매에 용해시킨 비어클을 포함하고, 상기 코팅층 및 상기 시트를 세라믹 계열로 형성함으로써 소성 시 상기 시트와의 수축매칭성을 증가시키는 것이다.
또한 본 발명에서 상기 도전성 필러는 분무열분해 공정을 통해 상기 코어를 형성하는 단계 및 상기 코어의 외면에 상기 코팅층을 형성하는 단계가 한 번의 공정으로 이루어지는 것이 바람직하다.
또한 본 발명에서 상기 페이스트 조성물은 소성 시 상기 코팅층의 소결을 촉진시키기 위한 글라스 프릿을 더 포함하고, 상기 페이스트 조성물은 상기 도전성 필러 50.0 ~ 90.0 중량%와, 상기 비어클 9.0 ~ 49.0 중량%와, 상기 글라스 프릿 0.2 ~ 5.0 중량%를 포함하는 것이 바람직하다.
또한 본 발명에서 상기 글라스 프릿은 연화점(Ts)이 상기 소성 시 소결온도 보다 80 ~ 120℃가 낮게 형성되는 것이 바람직하다.
또한 본 발명에서 상기 글라스 프릿은
Figure pat00001
54 ~ 56 중량%, CaO 14 ~ 16 중량%,
Figure pat00002
6 ~ 8 중량%,
Figure pat00003
10 ~ 11 중량%, ZnO 4 ~ 5 중량%,
Figure pat00004
3 ~ 4 중량%,
Figure pat00005
2 ~ 3 중량% 및
Figure pat00006
1 ~ 3 중량%를 포함하는 것이 바람직하다.
또한 본 발명에서 상기 코어는 직경이 30㎛ 미만, 상기 코팅층이 두께가 10 ~ 20nm인 것이 바람직하다.
과제와 해결수단을 갖는 본 발명에 따르면 도전성 필러를 금속분말인 코어와, 코어의 외면에 코팅되는 세라믹분말인 코팅층으로 구성함으로써 소성 시 시트 및 코팅층의 소결이 유사한 시기에 진행되고, 이에 따라 시트 및 코팅층의 수축시작시점 및 종료시점이 유사한 시기에 진행되어 시트 및 세라믹 코팅분말의 수축 거동이 유사하게 진행됨으로써 수축매칭성이 증가하여 시트 및 전극의 딜라미네이션(delamination)을 최소화시킬 수 있게 된다.
또한 본 발명에 의하면 분무열분해 공정을 통해 도전성 필러의 코어(금속분말)의 외면에 코팅층(세라믹)을 코팅시킴으로써 분무용액의 조성 제어, 유기물의 비중, 반응로의 온도 제어를 통해 도전성 필러의 코어 및 코팅층의 미세한 제어가 가능함과 동시에 공정이 다단계로 분리되어 이루어지지 않고 한 번의 공정으로 이루어져 간단한 공정으로 제조될 수 있다.
또한 본 발명에 의하면 글라스 프릿(glass frit)을 포함하되 글라스 프릿의 함유성분 및 연화점(Ts)의 조절을 통해 세라믹의 소결을 촉진시켜 코어 및 코팅층의 수축개시시점 및 수축종료시점이 유사한 시기에 진행됨으로써 수축매칭성이 증가하여 소결 효율을 현저히 높임에 따라 저항특성을 개선할 수 있다.
도 1은 종래의 적층형 세라믹 인덕터를 나타내는 측단면도이다.
도 2는 본 발명의 일실예인 칩 부품용 전극 페이스트 조성물을 설명하기 위한 구성도이다.
도 3은 도 2의 도전성 필러를 설명하기 위한 구성도이다.
도 4는 도 3의 도전성 필러를 제조하기 위한 도전성 필러 제조방법을 나타내는 공정도이다.
도 5는 본 발명의 일실시예인 전극 페이스트 조성물에 적용되는 글라스 프릿을 제조하기 위한 글라스 프릿 제조방법을 나타내는 공정 순서도이다.
도 6은 본 발명의 일실시예인 도 2의 전극 페이스트 조성물을 제조하기 위한 공정 순서도이다.
도 7의 (a)는 900℃의 소성 후 비교예 4에서와 같이 글라스 프릿이 첨가되지 않은 전극 페이스트 조성물의 소결 조직을 나타내는 실사진이고, (b)는 실시예 1의 소결조직을 나타내는 실사진이다.
도 8은 900℃의 소성온도일 때 연화점에 따른 본 발명의 글라스 프릿의 유동성을 나타내는 실험사진이다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 설명한다.
도 2는 본 발명의 일실시예인 칩 부품용 전극 페이스트 조성물을 설명하기 위한 구성도이다.
도 2의 칩 부품용 전극 페이스트 조성물(1)은 코어 및 코팅층으로 이루어지는 도전성 필러(conductive filler)(3)와, 조성물의 점성을 증가시키기 위한 바인더를 용제에 용해한 비어클(5)과, 도전성 필러(3)의 코팅층인 세라믹의 소결을 촉진시키기 위한 글라스 프릿(glass frit)(7)으로 이루어지고, 상세하게로는 도전성 필러(3) 50 ~ 90 중량%와, 비어클 9 ~ 49 중량%와, 글라스 프릿(7) 0.2 ~ 5.0 중량%를 포함한다. 이때 전극 페이스트 조성물(1)은 필러(3)의 소결을 억제시키기 위한 공지된 첨가제를 더 포함할 수 있고, 첨가제는 0.01 ~ 0.10 중량%로 첨가되는 것이 바람직하다.
도 3은 도 2의 도전성 필러를 설명하기 위한 구성도이다.
도전성 필러(3)는 침 부품용 전극 페이스트 조성물에 적용되어, 칩 부품의 전극의 전도성을 확보하기 위한 구성물이다.
또한 도전성 필러(3)는 도 3에 도시된 바와 같이 전도성 재질의 금속분말(이하 코어라고 함)(31)과, 코어(31)의 외면에 기 설정된 두께로 피복되는 코팅분말(이하 코팅층이라고 함)(33)로 이루어진다. 이때 코팅층(33)은 후술되는 도 4의 분무열분해 공정을 통해 코어(31)의 외면에 코팅되며, 이러한 코팅층 코팅방법은 후술되는 도 4에서 상세하게 설명하기로 한다.
또한 코어(31)는 전도성 재질로 이루어지며, 상세하게로는 은(Ag), 니켈(Ni), 주석(Sn), 구리(Cu), 철(Fe), 팔라듐(Pd), 알루미늄(Al), 금(Au), 아연(Zn) 및 백금(Pt) 분말 등의 군으로부터 선택된 1종 이상인 것이 바람직하다.
또한 코어는 0.1 ~ 30㎛의 직경의 무정형, 판상형, 각형 등과 같이 다양한 형상으로 형성될 수 있으며, 상세하게로는 구형인 것이 바람직하다. 이때 코어의 직경이 0.1㎛ 미만이면 분산성이 절감되고, 직경이 30㎛를 초과하면 전극의 저항값이 증폭하게 된다.
코팅층(33)은 코어(31)의 외면에 코팅되며, 10 ~ 20nm의 두께로 형성되는 것이 바람직하다. 이때 코팅층(33)의 두께가 만약 10nm 미만이면 코팅층(33)의 함유량이 과도하게 떨어져 소결 시 시트와의 수축매칭성이 떨어지게 되고, 만약 20nm을 초과하면 코팅층(33)의 두께가 과도하게 증가하여 전도성이 떨어져 소망의 전극 특성을 발휘하지 못하는 문제점이 발생한다.
또한 코팅층(33)은 실리카, 알루미나, 티타니아, 이트리아, 지르코니아, 세리아, 산화갈륨, 산화 라탄륨, 산화철, 산화 니켈, 산화 코발트, 산화 구리 또는 산화아연 등의 금속산화물이 사용될 수 있다.
도 2의 비어클(5)은 조성물의 점성을 증가시키기 위한 유기바인더를 용매에 용해시켜 제조된다. 이때 비어클(5)은 유기바인더 15 ~ 33 중량%와, 용매 67 ~ 85 중량%로 구성된다.
또한 유기바인더는 도전성 필러(3) 및 글라스 프릿(7)을 기계적으로 혼합시켜 페이스트 조성물의 점도(consistency) 및 조성물의 변형과 흐름에 관한 특성인 유변학적 특성을 결정한다.
또한 유기바인더는 열가소성 바인더 또는 열경화성 바인더들 중 하나로 이루어져도 무방하나 열처리 시 코팅분말에 유기바인더 성분이나 또는 그 분해 생성물의 양을 적게 발생시키는 열가소성 수지인 것이 바람직하다. 이때 열가소성 바인더는 아크릴(Acryl), 에틸 셀룰로오스(Ethyl cellulose), 폴리에스테르(Polyester), 폴리설폰(Polysulfone), 페녹시(Phenoxy), 폴리아미드계(Polyamide)들 중 하나이거나 또는 적어도 2개 이상의 혼합물로 구성될 수 있고, 열경화성 바인더는 아미노(Amino), 에폭시(Epoxy), 페놀(Phenol)들 중 하나이거나 또는 적어도 2개 이상의 혼합물로 구성될 수 있다.
또한 바인더는 15 ~ 33 중량%로 구성되는 것이 바람직하고, 만약 바인더가 15 중량% 미만이면 점도가 낮아져 건조 후 접착력이 떨어지는 문제점이 발생하며, 만약 바인더가 33 중량%를 초과하면 바인더의 양이 과도하게 증가하여 바인더의 분해가 용이하게 이루어지지 않아 저항이 증가할 뿐만 아니라 소성 시 바인더가 완전히 제거(Burn out)되지 않아 전극에 잔탄이 남는 문제점이 발생된다.
유기용매는 유기바인더가 용해되어 전극 페이스트 조성물의 점성을 조절하는 기능을 수행하며, 통상적으로 방향족 탄화수소(Hydrocarbon)류, 에테르(Ether)류, 케톤(Ketone)류, 락톤(Lactone)류, 에테르 알콜(Ether alcohol)류, 에스트르(Ester)류 및 디에스테르류(Diester)들 중 하나이거나 또는 적어도 2개 이상의 혼합물로 이루어진다.
또한 유기용매는 비어클(5)의 67 ~ 85 중량%로 구성되는 것이 바람직하며, 점도의 조절에 따라 다양한 중량으로 구성될 수 있다.
글라스 프릿(7)은 도전성 필러(3)의 코팅층(33)을 형성하는 세라믹과 코어(31)를 형성하는 금속분말이 융점이 달라 코팅층(33)을 형성하는 세라믹의 소결이 늦게 진행되어 소결이 잘 이루어지지 않는 문제점을 해결하기 위하여 첨가된 것으로서, 상세하게로는 코팅층(33)을 형성하는 세라믹의 소결을 촉진시켜 코팅층(33) 및 코어(31)의 수축개시시점 및 종료시점이 유사한 시기에 이루어지도록 하여 딜라미네이션(delamination) 현상을 억제함과 동시에 소결이 효율적으로 이루어지게 된다.
또한 글라스 프릿(7)은 비스무스(Bi), 규소(Si), 알루미늄(Al), 나트륨(Na), 아연(Zn), 바륨(Ba), 마그네슘(Mg), 납(Pb), 탈륨(Tl), 구리(Cu), 크롬(Cr), 코발트(Co), 붕소(B), 세륨(Ce) 및 칼슘(Ca) 산화물들 중 어느 하나의 산화물이거나 또는 적어도 2개 이상의 산화물로 혼합되는 혼합물로 형성되며, 상세하게로는
Figure pat00007
54 ~ 56 중량%, CaO 14 ~ 16 중량%,
Figure pat00008
6 ~ 8 중량%,
Figure pat00009
10 ~ 11 중량%, ZnO 4 ~ 5 중량%,
Figure pat00010
3 ~ 4 중량%,
Figure pat00011
2 ~ 3 중량% 및
Figure pat00012
1 ~ 3 중량%로 혼합되어 소결온도 900℃ 대비 780 ~ 820℃의 연화점(Ts)을 갖는 것이 바람직하다.
또한 글라스 프릿(7)은 평균 직경 1 ~ 30㎛의 직경을 갖도록 형성된다.
또한 글라스 프릿(7)은 전극 페이스트 조성물의 0.2 ~ 5.0 중량%로 이루어진다. 이때 만약 글라스 프릿(7)의 함유량이 0.2 중량% 미만이면 함유량이 과도하게 떨어져 코팅층(세라믹)(33)의 소결을 촉진시키기 위한 본연의 기능을 수행할 수 없어 코팅분말이 금속분말에 비교하여 소결이 늦게 이루어짐으로써 소결조직의 치밀도가 현저히 떨어지는 문제점이 발생하고, 만약 글라스 프릿(7)의 함유량이 5.0 중량%를 초과하면 전도성이 떨어지는 글라스 프릿의 함유량이 증가하여 전극효율이 떨어짐과 동시에 부유성이 높은 특성을 갖는 글라스가 부유하여 전극의 표면을 덮어버림과 동시에 저항이 증가하는 문제점이 발생한다.
또한 글라스 프릿(7)은 소결 온도보다 80 ~ 120℃ 낮은 연화점(Ts)을 갖도록 제조된다. 예를 들어 소결 온도가 900℃일 때 글라스 프릿(7)의 연화점(Ts)은 780 ~ 820℃인 것이 바람직하다.
이때 만약 글라스 프릿(7)의 연화점이 소결온도보다 -120℃ 이하이면 소성 시 글라스의 용융시점이 코팅분말에 비교하여 과도하게 먼저 진행되어 금속분말이 수축됨에 따라 코팅분말 및 금속분말의 소결조직의 치밀성이 저하되어 오히려 저항이 증가하는 문제점이 발생하고, 만약 글라스 프릿(7)의 연화점이 소결온도보다 -80℃를 초과하면 글라스의 용융시점이 지체되어 코팅분말의 소결을 촉진시키기 위한 본연의 기능을 수행하지 못하여 코팅분말 및 금속분말의 소결조직의 치밀성이 저하되는 문제점이 발생한다.
이와 같이 본 발명에서는 글라스 프릿(7)의 함유량 및 연화점의 조절을 통해 코어-코팅층(core-shell) 구조를 갖는 필러(3)의 소결이 용이하게 이루어지도록 최적의 조건을 제공할 수 있게 된다.
다시 말하면 본 발명의 일실시예인 칩 부품용 전극 페이스트 조성물(1)은 코어(31)의 외면에 코팅층(33)을 형성하여 도전성 필러(3)를 구성함에 따라 세라믹 계열의 시트와의 수축매칭성을 높여 딜라미네이션(delamination) 발생을 최소화함과 동시에 소결 시 수축률을 절감시켜 전극의 쇼트를 방지할 수 있도록 하였고, 코어(31)의 외면에 세라믹 계열의 코팅층(33)이 코팅됨에 따라 전도성이 떨어질 뿐만 아니라 소결이 용이하게 이루어지지 않는 문제점을 해결하기 위하여 글라스 프릿(7)을 첨가함과 동시에 글라스 프릿의 함유량 및 연화점 조절을 통해 코팅분말 및 금속분말의 소결 효율 및 칩 특성을 극대화시킬 수 있다.
도 4는 도 3의 도전성 필러를 제조하기 위한 도전성 필러 제조방법을 나타내는 공정도이다.
도 4의 도전성 필러 제조방법(S100)은 분무용액 제조단계(S110)와, 액적 활성화 단계(S120), 열분해 및 입자성장단계(S130), 코어 및 코팅층 형성단계(S140)로 이루어진다.
분무용액 제조단계(S110)는 코어(31)를 구성하는 코어형성물질의 전구체와, 코팅층(33)을 구성하는 코팅층형성물질의 전구체를 사용하여 분무용액을 제조하는 공정단계이다.
또한 코어형성물질은 은(Ag), 니켈(Ni), 주석(Sn), 구리(Cu), 철(Fe), 팔라듐(Pd), 알루미늄(Al), 금(Au), 아연(Zn) 및 백금(Pt) 등의 1종 이상을 포함하는 염을 사용할 수 있으며, 코팅층 형성물질은 실리카, 알루미나, 티타니아, 이트리아, 지르코니아, 세리아, 산화갈륨, 산화 라탄륨, 산화철, 산화 니켈, 산화 코발트, 산화 구리 또는 산화아연 등의 1종 이상을 포함하는 염을 사용할 수 있다.
또한 분무용액 제조단계(S110)는 이러한 구성의 코어형성물질 및 코팅층형성물질을 용매에 혼합하여 용해시킨다. 이때 용매는 증류수, 알코올 등과 같이 공지된 다양한 용매가 적용될 수 있다.
또한 분무용액 제조단계(S110)는 분해과정에서 탄소의 산화를 유발시키기 위한 유기물 첨가제를 첨가하고, 유기물 첨가제는 수크로오스, 석유계 피치, 석탄계 피치, 메조페이즈 피치, 콜타르 피치, 열처리피치, 염화비닐계 수지, 비닐계 고분자, 방향족 탄화수소, 질소환 화합물, 황환 화합물, 석탄 액화유, 아스팔텐, 원유, 나프타, 석유계 중질유 및 분해계 중질유 등의 군으로부터 선택된 1종 이상이 선택될 수 있다. 이때 유기물은 코어형성물질 및 코팅층 형성물질에 의해 합성되는 농도의 80 ~ 200%의 농도를 갖도록 첨가된다.
액적 활성화단계(S120)는 분무용액 제조단계(S110)에 의해 제조된 분무용액을 액적(droplet) 상태로 활성화시키는 공정단계이다.
또한 액적 활성화단계(S120)는 공지된 초음파 분무장치, 공기노즐 문부장치, 액적발생장치 등의 분무수단으로 분무용액을 공급하여 액적을 생성한다. 이때 생성되는 액적은 0.1 ~ 300㎛의 직경으로 형성되는 것이 바람직하다.
열분해 및 입자성장단계(S130)는 공지된 분무열분해 장치를 이용하여 액적 활성화단계(S120)에 의해 생성된 액적의 열분해 및 입자성장과정을 유발하여 코어 및 코팅층을 형성하는 공정단계이다.
코팅층 형성단계(S140)는 건조단계, 열분해단계 및 결정화단계를 포함하며, 열분해 및 입자성장단계(S130)에 의해 열분해 및 입자성장과정을 거친 액적을 순간적으로 고온의 반응부로 투입하면, 액적은 건조단계, 열분해단계 및 결정화단계를 거쳐 전술하였던 도 2의 코어 및 코팅층을 갖는 도전성 필러(3)를 형성하게 된다.
건조단계는 고온으로 액적을 순간적으로 건조시킴으로써 순간적인 건조에 의해 액적이 탄소가 함유된 복합체 염으로 건조시키는 공정단계이다.
또한 건조단계에서 열분해단계까지의 경과시간은 유기물 분해율을 결정하기 때문에 최적의 경과시간인 0.1 ~ 0.3초로 이루어지는 것이 바람직하다. 이때 만약 경과시간이 0.1초 이내이면 폭발적인 유기물 분해에 의하여 속이 비고 얇은 껍질로 이루어지는 중공 구조가 형성되고, 만약 경과시간이 0.3초를 초과하면 유기물 분해가 느리기 진행되어 코팅층의 두께가 두꺼운 중공구조 입자를 형성하게 된다.
열분해단계는 건조단계를 거친 액적 표면의 유기물이 연소되어 연소가스가 발생하면서 1차 코어-코팅층 입자 구조를 형성한 후 연쇄적으로 코어 부분에서 잔류 유기물 반응이 발생하여 여러 겹의 쉘로 둘러싸인 다중 요크-쉘 구조를 합성할 수 있다.
결정화 단계는 열분해단계를 수행한 입자를 3 ~ 5 초간 결정화시킴으로써 코어-코팅층 구조의 분말을 제조할 수 있게 된다.
도 5는 본 발명의 일실시예인 전극 페이스트 조성물에 적용되는 글라스 프릿을 제조하기 위한 글라스 프릿 제조방법을 나타내는 공정 순서도이다.
도 5의 글라스 프릿 제조방법(S200)은 유리시편 제조단계(S210)와, 제1 유리분말 제조단계(S220), 제1 유리분말 슬러리 제조단계(S230), 제2 유리분말 제조단계(S240), 제2 유리분말 슬러리 제조단계(S250), 최종 유리분말 제조단계(S260)로 이루어진다.
유리시편 제조단계(S210)는 산화물분말을 1200 ~ 1500℃의 온도로 한 시간 동안 용융시킨 후 급랭시켜 유리시편을 제조하는 공정 단계이다.
또한 본 발명에서는 소결온도가 900℃인 것을 감안하여 연화점(Ts)이 780 ~ 820℃를 형성하도록 유피시편 제조단계(S210)에 적용되는 산화물분말을
Figure pat00013
54 ~ 56 중량%, CaO 14 ~ 16 중량%,
Figure pat00014
6 ~ 8 중량%,
Figure pat00015
10 ~ 11 중량%, ZnO 4 ~ 5 중량%,
Figure pat00016
3 ~ 4 중량%,
Figure pat00017
2 ~ 3 중량% 및
Figure pat00018
1 ~ 3 중량%를 혼합하여 구성하였다. 이때
Figure pat00019
, CaO 및
Figure pat00020
는 글라스의 골격을 형성하기 때문에 함유량이 비례하여 연화점이 증가하며,
Figure pat00021
Figure pat00022
는 연화점을 낮추는 성질을 갖기 때문에 함유량에 비례하여 연화점이 낮아진다.
즉 본 발명에서는 유리시편 제조단계(S210) 시 산화물분말들 각각의 함유량 조절을 통해 글라스 프릿의 연화점이 780 ~ 820℃를 형성하도록 함으로써 최적의 조건에서 코팅분말의 소결을 효율적으로 촉진시킬 수 있게 된다.
제1 유리분말 제조단계(S220)는 유리시편 제조단계(S210)를 통해 제조된 유리시편을 디스크 밀(Disk Mill) 장비를 이용하여 7000rpm 이상에서 30분 동안 건식분쇄(Dry grinding) 함으로써 평균입경 200㎛인 제1 유리분말을 제조하는 공정 단계이다.
제1 유리분말 슬러리 제조단계(S230)는 제1 유리분말 제조단계(S220)에서 제조된 제1 유리분말 100g과, 직경 2mm인 지르코니아볼 600g과, 순수물 100g을 혼합한 후 혼합물을 모노 밀(Mono Mill) 장비를 이용하여 300rpm에서 30분간 습식분쇄(Wet grinding) 함으로써 제1 유리분말 슬러리를 제조하는 공정단계이다.
제2 유리분말 제조단계(S240)는 제1 유리분말 슬러리 제조단계(S230)에 의해 제조된 제1 유리분말 슬러리를 100℃에서 12시간 건조하여 10㎛ 이하의 직경을 갖는 제2 유리분말을 제조하는 공정단계이다.
제2 유리분말 슬러리 제조단계(S250)는 제2 유리분말 제조단계(S240)에 의해 제조된 10㎛의 직경을 갖는 제2 유리분말 100g과, 직경 0.5mm의 지르코니아볼 600g과, 순수물 160g을 혼합하여 모노 밀 장비로 300rpm에서 30분간 습식분쇄 함으로써 제2 유리분말 슬러리를 제조하는 공정단계이다.
최종 유리분말 제조단계(S260)는 제2 유리분말 슬러리 제조단계(S250)에 의해 제조된 제2 유리분말 슬러리를 200℃ 이하에서 12시간 건조하여 평균직경 1㎛의 유리분말을 제조하여 전술하였던 도 2의 글라스 프릿을 제조하는 유리분말 제조단계(S260)로 이루어진다.
도 6은 본 발명의 일실시예인 도 2의 전극 페이스트 조성물을 제조하기 위한 공정 순서도이다.
전극 페이스 조성물 제조방법(S1)은 도 6에 도시된 바와 같이 도전성 필러 제조단계(S100)와, 글라스 프릿 제조단계(S200), 비어클 제조단계(S30), 혼합단계(S40), 필터링단계(S50), 기포제거단계(S60)로 이루어진다.
도전성 필러 제조단계(S100)는 분무열분해 공정을 통해 코어(31)의 외면에 코팅층(33)이 형성되는 도 3의 도전성 필러(3)를 제조하는 공정 단계이고, 이러한 분무열 공정을 통해 코어(31)의 외면에 코팅층을 코팅시키는 방법은 도 4에서 전술하였기 때문에 상세한 설명은 생략하기로 한다.
또한 도전성 필러 제조단계(S100)는 0.1 ~ 30㎛의 직경을 갖도록 코어(31)를 형성하고, 분무열분해 공정을 통해 코어(31)의 외면에 0.1 ~ 30㎛의 두께의 코팅층(33)을 형성함으로써 1)코어(31)의 외면에 코팅층(세라믹)이 형성됨에 따라 소성 시 시트와의 수축시작시점 및 수축종료시점이 유사한 시기에 진행되어 시트 및 세라믹 코팅층(33)의 수축 거동이 유사하게 진행됨으로써 수축매칭성이 증가하여 시트와의 딜라미네이션(delamination)을 최소화할 수 있고, 2)분무열분해 공정을 통해 코팅층을 형성함에 따라 코팅층의 미세한 제어가 가능할 뿐만 아니라 공정이 간단하게 이루어지는 효과를 창출할 수 있다.
글라스 프릿 제조단계(S200)는 연화점(Ts)이 기 설정된 소성 온도보다 80 ~ 120℃가 낮은 글라스 프릿(7)을 제조하기 위한 공정 단계이고, 이러한 글라스 프릿(7)의 제조 방법은 도 5에서 상세하게 설명하였기 때문에 상세한 설명은 생략하기로 한다.
비어클 제조 단계(S30)는 유기바인더 10 ~ 33 중량%를 유기용매 67 ~ 90 중량%에 용해시킴으로써 비어클을 제조하는 공정단계이다. 이때 유기바인더는 페이스트 조성물의 점도(consistency) 및 조성물의 변형과 흐름에 관한 특성인 유변학적 특성을 결정하며, 유기용매는 바인더가 용해되어 전극 페이스트 조성물의 점성을 조절하는 기능을 수행한다.
또한 유기바인더는 가소성 바인더 또는 열경화성 바인더들 중 하나로 이루어져도 무방하나 열처리 시 코팅분말에 유기바인더 성분이나 또는 그 분해 생성물의 양을 적게 발생시키는 열가소성 수지인 것이 바람직하다. 이때 열가소성 바인더는 아크릴(Acryl), 에틸 셀룰로오스(Ethyl cellulose), 폴리에스테르(Polyester), 폴리설폰(Polysulfone), 페녹시(Phenoxy), 폴리아미드계(Polyamide)들 중 하나이거나 또는 적어도 2개 이상의 혼합물로 구성될 수 있고, 열경화성 바인더는 아미노(Amino), 에폭시(Epoxy), 페놀(Phenol)들 중 하나이거나 또는 적어도 2개 이상의 혼합물로 구성될 수 있다.
또한 유기용매는 방향족 탄화수소(Hydrocarbon)류, 에테르(Ether)류, 케톤(Ketone)류, 락톤(Lactone)류, 에테르 알콜(Ether alcohol)류, 에스트르(Ester)류 및 디에스테르류(Diester)들 중 하나이거나 또는 적어도 2개 이상의 혼합물로 이루어진다.
혼합단계(S40)는 도전성 필러 제조단계(S100)에 의한 도전성 필러와, 글라스 프릿 제조단계(S200)에 의한 글라스 프릿과, 비어클 제조단계(S30)에 의한 비어클을 혼합 교반하는 공정단계이다. 이때 혼합단계(S40)에는 소결이 억제되도록 공지된 첨가지 0.01 ~ 0.10 중량%를 포함하여 교반시키는 것이 바람직하다.
또한 혼합단계(S40)는 도전성 필러(3) 50 ~ 90 중량%와, 비어클 9 ~ 49 중량%, 글라스 프릿(7) 0.2 ~ 5.0 중량%를 혼합하여 교반한다.
또한 혼합단계(S40)는 3롤 밀(3-Roll Mill)을 이용하여 혼합 교반된 도전성 필러, 비어클, 글라스 프릿을 기계적으로 혼합한다.
필터링단계(S50)는 혼합단계(S40)에 의해 혼합 교반된 중간체를 필터링(Filtering) 하기 하여 중간체의 불순물 및 입경이 큰 입자를 제거하는 공정단계이다.
기포제거단계(S60)는 필터링단계(S50)를 통해 불순물이 제거된 페이스트 조성물을 탈포장치로 탈포하여 조성물 내의 기포를 제거함으로써 본 발명의 일실시예인 전극 페이스트 조성물(1)을 제조하기 위한 공정단계이다.
이하, 본 발명의 일실시예인 전극 페이스트 조성물에 관해 실시예를 들어 더욱 상세하게 설명한다. 또한 다음의 실시예들은 설명의 목적을 위한 것으로, 본 발명의 보호범위를 제한하지 않는다.
표 1은 본 발명의 실시예들 및 비교예들의 함유성분을 나타낸다.
구 성 실시예1 실시예2 실시예3 비교예1 비교예2 비교예3 비교예4
전극
페이
스트
조성물
도전성필러 70.0 70.0 70.0 70.0 70.0 70.0 70.0
비어클 27.0 29.5 25.0 29.7 29.95 23.0 30.0
글라스프릿
(Ts:800)
3.0 0.5 5.0 0.3 0.05 7.0 ×
*표 1의 단위는 중량%임.
[실시예 1]
분무열분해 공정에 의하여 금속분말의 외면에 세라믹 코팅층이 코팅된 도전성 필러 70.0 중량%;
바인더 25 중량%를 용매 75 중량%에 용해시킨 비어클 27.0 중량%;
800℃의 연화점(Ts)을 갖는 글라스 프릿 3.0 중량%를 포함하는 전극 페이스트 조성물.
[실시예 2]
분무열분해 공정에 의하여 금속분말의 외면에 세라믹 코팅층이 코팅된 도전성 필러 70.0 중량%;
바인더 25 중량%를 용매 75 중량%에 용해시킨 비어클 29.5 중량%;
800℃의 연화점(Ts)을 갖는 글라스 프릿 0.5 중량%를 포함하는 전극 페이스트 조성물.
[실시예 3]
분무열분해 공정에 의하여 금속분말의 외면에 세라믹 코팅층이 코팅된 도전성 필러 70.0 중량%;
바인더 25 중량%를 용매 75 중량%에 용해시킨 비어클 25.0 중량%;
800℃의 연화점(Ts)을 갖는 글라스 프릿 5.0 중량%를 포함하는 전극 페이스트 조성물.
[비교예 1]
분무열분해 공정에 의하여 금속분말의 외면에 세라믹 코팅층이 코팅된 도전성 필러 70.0 중량%;
바인더 25 중량%를 용매 75 중량%에 용해시킨 비어클 29.7 중량%;
800℃의 연화점(Ts)을 갖는 글라스 프릿 0.3 중량%를 포함하는 전극 페이스트 조성물.
[비교예 2]
분무열분해 공정에 의하여 금속분말의 외면에 세라믹 코팅층이 코팅된 도전성 필러 70.0 중량%;
바인더 25 중량%를 용매 75 중량%에 용해시킨 비어클 29.95 중량%;
800℃의 연화점(Ts)을 갖는 글라스 프릿 0.05 중량%를 포함하는 전극 페이스트 조성물.
[비교예 3]
분무열분해 공정에 의하여 금속분말의 외면에 세라믹 코팅층이 코팅된 도전성 필러 70.0 중량%;
바인더 25 중량%를 용매 75 중량%에 용해시킨 비어클 23.0 중량%;
800℃의 연화점(Ts)을 갖는 글라스 프릿 7.0 중량%를 포함하는 전극 페이스트 조성물.
[비교예 4]
분무열분해 공정에 의하여 금속분말의 외면에 세라믹 코팅층이 코팅된 도전성 필러 70.0 중량%;
바인더 25 중량%를 용매 75 중량%에 용해시킨 비어클 30.0 중량%를 포함하는 전극 페이스트 조성물.
[실험예 1]
체적저항 테스트는 알루미나 기판에 20mm×20mm size로 시편(전극 페이스트 조성물)을 인쇄한 이후에 900℃의 고온에서 10분간 열처리를 수행함으로써 체적저항 시편을 제조하였다.
이러한 상태에서 미쓰비시 사의 저저항측정기를 사용하여 제조된 체적저항 시편의 체적저항을 측정하였다.
표 2는 표 1의 실시예 1 내지 3 및 비교예 1 내지 4에 대한 실험예 1의 측정값을 나타낸다.
실시예1 실시예2 실시예3 비교예1 비교예2 비교예3 비교예4
체적저항
측정값
2.21 2.38 2.40 2.98 3.87 4.80 3.99
*표 2의 단위는 uΩ·㎝임.
표 2를 참조하여 실시예 1 내지 3 및 비교예 1 내지 4의 체적저항 측정값을 살펴보기로 한다.
실시예 1은 3.0 중량%의 글라스 프릿을 포함하는 전극 페이스트 조성물이고, 체적저항값이 '2.21'(uΩ·㎝)으로 측정되었다. 이때 실시예 1은 글라스 프릿이 도전성 필러의 코팅층인 세라믹의 소결을 촉진시킴으로써 소성 시 세라믹 코팅층 및 금속분말의 코어의 소결개시시점이 동시에 이루어지도록 하여 소결효율을 증가시켜 저항이 낮게 측정된 것을 알 수 있다.
실시예 2는 0.5 중량%의 글라스 프릿을 포함하는 전극 페이스트 조성물이고, 체적저항값이 '2.38'(uΩ·㎝)으로 측정되었다. 이때 실시예 2는 실시예 1에 비교하여 글라스 프릿의 함유량이 떨어져 체적저항값이 미비하게 증가하나, 글라스 프릿이 세라믹 코팅층의 소결을 촉진시켜 저항이 낮게 측정된 것을 알 수 있다.
실시예 3은 5.0 중량%의 글라스 프릿을 포함하는 전극 페이스트 조성물이고, 체적저항값이 '2.40'(uΩ·㎝)으로 측정되었다. 이때 실시예 3은 실시예 1에 비교하여 글라스 프릿의 함유량이 증가하였으나, 높은 부유성을 갖는 글라스가 소성 시 부유하여 전극의 표면을 덮어버림에 따라 체적저항값이 오히려 증가하는 것을 알 수 있다. 그러나 실시예 3은 글라스의 부유로 인한 저항값의 증가율 보다 글라스로 인한 세라믹 코팅층의 소결촉진으로 인한 저항값의 감소율이 높아 체적저항값이 낮게 측정된 것을 알 수 있다.
즉 실시예 1 내지 3은 '2.40'(uΩ·㎝) 미만의 낮은 체적저항값을 갖는 것을 알 수 있고, 다시 말하면 금속분말의 외면에 세라믹이 코팅됨에 따라 전도성이 떨어지는 문제점을 글라스 프릿의 추가를 통해 해결할 수 있게 된다.
비교예 1은 0.3 중량%의 글라스 프릿을 포함하는 전극 페이스트 조성물이고, 체적저항값이 '2.98'(uΩ·㎝)로 측정되었다. 이때 비교예 1은 글라스 프릿의 함유량이 과도하게 낮아져 세라믹 코팅층의 소결을 촉진시키지 못하고, 이에 따라 체적저항값이 실시예 1 내지 3에 비교하여 현저히 증가하는 것을 알 수 있다.
비교예 2는 0.05 중량%의 글라스 프릿을 포함하는 전극 페이스트 조성물이고, 체적저항값이 '3.87'(uΩ·㎝)로 측정되었다. 이때 비교예 2는 비교예 1에 비교하여 글라스 프릿의 함유량이 현저히 낮아져 세라믹 코팅층의 소결 촉진에 영향을 끼치지 못함에 따라 체적저항값이 매우 증가하는 것을 알 수 있다.
비교예 3은 7.0 중량%의 글라스 프릿을 포함하는 전극 페이스트 조성물이고, 체적저항값이 '4.80'(uΩ·㎝)으로 측정되었다. 이때 비교예 3은 실험예 1 내지 3 및 비교예 1 내지 2에 비교하여 글라스 프릿의 함유량이 높아 글라스 프릿의 부유현상으로 인하여 체적저항값이 가장 크게 측정되는 것을 알 수 있다.
비교예 4는 글라스 프릿을 포함하지 않는 전극 페이스트 조성물이고, 체적저항값이 '3.99'(uΩ·㎝)로 측정되었다. 즉 분무열분해 공정을 통해 금속분말의 외면에 세라믹을 코팅시키는 경우 세라믹 코팅층 및 시트와의 수축매칭서잉 우수하여 시트와의 딜라미네이션(delamination)을 억제할 수 있으나, 코팅층(세라믹)이 코어(금속분말) 보다 늦게 소결되어 소결 효율이 떨어짐에 따라 체적저항값이 증가하는 것을 알 수 있다.
이 도전성 필러의 코팅층인 세라믹의 소결을 촉진시킴으로써 소성 시 세라믹 코팅층 및 금속분말의 코어의 소결개시시점이 동시에 이루어지도록 하여 소결효율을 증가시켜 저항이 낮게 측정된 것을 알 수 있다.
도 7의 (a)는 900℃의 소성 후 비교예 4에서와 같이 글라스 프릿이 첨가되지 않은 전극 페이스트 조성물의 소결 조직을 나타내는 실사진이고, (b)는 실시예 1의 소결조직을 나타내는 실사진이다.
비교예 4는 도 7의 (a)에 도시된 바와 같이, 글라스 프릿이 첨가되지 않아 소성 시 코팅층(세라믹)을 형성하는 코팅분말이 코어를 형성하는 금속분말보다 소결이 늦게 이루어지게 되고, 이에 따라 코팅분말의 소결 조직이 떨어져 코팅층(33)의 외면에 기공(331)이 발생하는 것을 알 수 있다.
실시예 1은 도 7의 (b)에 도시된 바와 같이, 글라스 프릿이 3.0 중량%를 포함하여 글라스 프릿이 코팅층(세라믹)을 형성하는 코팅분말의 소결을 촉진시켜 금속분말 및 코팅분말의 소결개시시점이 유사한 시기에 이루어지게 됨으로써 소결조직이 우수한 것을 알 수 있다.
표 3은 실시예 4 내지 5 및 비교예 5 내지 7의 함유성분을 나타낸다.
구 성 실시예1 실시예4 실시예5 비교예5 비교예6 비교예7
전극
페이
스트
900℃ 도전성필러 70
(중량%)
70
(중량%)
70
(중량%)
70
(중량%)
70
(중량%)
70
(중량%)
비어클 27.0
(중량%)
27.0
(중량%)
27.0
(중량%)
27.0
(중량%)
27.0
(중량%)
27.0
(중량%)
글라스
프릿
함유량 3.0
(중량%)
3.0
(중량%)
3.0
(중량%)
3.0
(중량%)
3.0
(중량%)
3.0
(중량%)
연화점 800℃
(-100℃)
780℃
(-120℃)
820℃
(-80℃)
700℃
(-200℃)
850℃
(-50℃)
900℃
(-0℃)
SiO2 55 54 56 50 56 55
CaO 15 15 15 15 15 13
Al2O3 8 6 8 5 10 13
B2O3 11 11 11 10 11 14
ZnO 5 5 5 5 5 2
ZrO2 3 3 3 3 3 3
K2O 2 3 1 2 0 0
Bi2O3 1 3 1 10 0 0
[실시예 1]
분무열분해 공정에 의하여 금속분말의 외면에 세라믹 코팅층이 코팅된 도전성 필러 70.0 중량%;
바인더 25 중량%를 용매 75 중량%에 용해시킨 비어클 27.0 중량%;
800℃의 연화점(Ts)을 갖는 글라스 프릿 3.0 중량%를 포함하는 전극 페이스트 조성물.
[실시예 4]
분무열분해 공정에 의하여 금속분말의 외면에 세라믹 코팅층이 코팅된 도전성 필러 70.0 중량%;
바인더 25 중량%를 용매 75 중량%에 용해시킨 비어클 27.0 중량%;
780℃의 연화점(Ts)을 갖는 글라스 프릿 3.0 중량%를 포함하는 전극 페이스트 조성물.
[실시예 5]
분무열분해 공정에 의하여 금속분말의 외면에 세라믹 코팅층이 코팅된 도전성 필러 70.0 중량%;
바인더 25 중량%를 용매 75 중량%에 용해시킨 비어클 27.0 중량%;
820℃의 연화점(Ts)을 갖는 글라스 프릿 3.0 중량%를 포함하는 전극 페이스트 조성물.
[비교예 5]
분무열분해 공정에 의하여 금속분말의 외면에 세라믹 코팅층이 코팅된 도전성 필러 70.0 중량%;
바인더 25 중량%를 용매 75 중량%에 용해시킨 비어클 27.0 중량%;
700℃의 연화점(Ts)을 갖는 글라스 프릿 3.0 중량%를 포함하는 전극 페이스트 조성물.
[비교예 6]
분무열분해 공정에 의하여 금속분말의 외면에 세라믹 코팅층이 코팅된 도전성 필러 70.0 중량%;
바인더 25 중량%를 용매 75 중량%에 용해시킨 비어클 27.0 중량%;
850℃의 연화점(Ts)을 갖는 글라스 프릿 3.0 중량%를 포함하는 전극 페이스트 조성물.
[비교예 7]
분무열분해 공정에 의하여 금속분말의 외면에 세라믹 코팅층이 코팅된 도전성 필러 70.0 중량%;
바인더 25 중량%를 용매 75 중량%에 용해시킨 비어클 27.0 중량%;
900℃의 연화점(Ts)을 갖는 글라스 프릿 3.0 중량%를 포함하는 전극 페이스트 조성물.
또한 본 발명에서는 글라스 프릿의 산화물분말을
Figure pat00023
54 ~ 56 중량%, CaO 14 ~ 16 중량%,
Figure pat00024
6 ~ 8 중량%,
Figure pat00025
10 ~ 11 중량%, ZnO 4 ~ 5 중량%,
Figure pat00026
3 ~ 4 중량%,
Figure pat00027
2 ~ 3 중량% 및
Figure pat00028
1 ~ 3 중량%로 혼합함으로써 글라스 프릿이 780 ~ 820℃의 연화점(Ts)을 갖도록 하였다.
실시예 1은 글라스 프릿이
Figure pat00029
55 중량%, CaO 15 중량%,
Figure pat00030
8 중량%,
Figure pat00031
11 중량%, ZnO 5 중량%,
Figure pat00032
3 중량%,
Figure pat00033
2 중량% 및
Figure pat00034
1 중량%의 산화물분말로 구성함으로써 연화점이 800℃를 갖도록 하였다.
실시예 4는 글라스 프릿이
Figure pat00035
54 중량%, CaO 15 중량%,
Figure pat00036
6 중량%,
Figure pat00037
11 중량%, ZnO 5 중량%,
Figure pat00038
3 중량%,
Figure pat00039
3 중량% 및
Figure pat00040
3 중량%의 산화물분말로 구성함으로써 연화점이 780℃를 갖도록 하였다. 이때 실시예 4는 실시예 1에 비교하여 연화점을 낮추는 성질을 갖는
Figure pat00041
Figure pat00042
의 함유량을 증가시킴으로써 연화점이 떨어지는 것을 알 수 있다.
실시예 5는 글라스 프릿이
Figure pat00043
56 중량%, CaO 15 중량%,
Figure pat00044
8 중량%,
Figure pat00045
11 중량%, ZnO 5 중량%,
Figure pat00046
3 중량%,
Figure pat00047
1 중량% 및
Figure pat00048
1 중량%의 산화물분말로 구성함으로써 연화점이 820℃를 갖도록 하였다. 이때 실시예 5는 실시예 1에 비교하여 연화점을 낮추는 성질을 갖는
Figure pat00049
Figure pat00050
의 함유량을 낮춤과 동시에 글라스골격을 형성하는
Figure pat00051
의 함유량을 증가시킴으로써 연화점이 증가하는 것을 알 수 있다.
비교예 5는
Figure pat00052
50 중량%, CaO 15 중량%,
Figure pat00053
5 중량%,
Figure pat00054
10 중량%, ZnO 5 중량%,
Figure pat00055
3 중량%,
Figure pat00056
2 중량% 및
Figure pat00057
10 중량%의 산화물분말로 구성함으로써 연화점이 700℃를 갖도록 하였다. 이때 비교예 5는 실시예 1, 4, 5에 비교하여 글라스골격을 형성하는
Figure pat00058
의 함유량이 떨어짐과 동시에 연화점을 낮추는
Figure pat00059
의 함유량이 증가됨에 따라 연화점이 700℃까지 떨어지는 것을 알 수 있다.
비교예 6은
Figure pat00060
56 중량%, CaO 15 중량%,
Figure pat00061
10 중량%,
Figure pat00062
11 중량%, ZnO 5 중량%,
Figure pat00063
3 중량%로 구성하되
Figure pat00064
Figure pat00065
는 추가하지 않음으로써 연화점이 850℃를 갖도록 하였다. 이때 비교예 6은 실시예 1, 4, 5에 비교하여 글라스골격을 형성하는
Figure pat00066
의 함유량이 증가함과 동시에 연화점을 낮추는
Figure pat00067
Figure pat00068
의 함유량이 포함되지 않아 연화점이 850℃까지 증가하는 것을 알 수 있다.
비교예 7은
Figure pat00069
55 중량%, CaO 13 중량%,
Figure pat00070
13 중량%,
Figure pat00071
14 중량%, ZnO 2 중량%,
Figure pat00072
3 중량%를 구성하되
Figure pat00073
Figure pat00074
는 추가하지 않음으로써 연화점이 900℃를 갖도록 하였다. 이때 비교예 7은 실시예 1, 4, 5에 비교하여 글라스골격을 형성하는
Figure pat00075
Figure pat00076
의 함유량이 증가함과 동시에 연화점을 낮추는
Figure pat00077
Figure pat00078
의 함유량이 포함되지 않아 연화점이 900℃까지 증가하는 것을 알 수 있다.
표 4는 표 3의 실시예 1, 4 내지 5 및 비교예 5 내지 7에 대한 실험예 1의 측정값을 나타낸다.
실시예1 실시예4 실시예5 비교예5 비교예6 비교예7
체적저항
측정값
2.21 2.29 2.34 2.94 3.11 3.70
*표 4의 단위는 uΩ·㎝임.
표 4를 참조하여 실시예 1, 4 내지 5와, 비교예 5 내지 7의 체적저항 측정값을 살펴보기로 한다.
실시예 1은 소성 온도(900℃) 보다 100℃ 낮은 800℃의 연화점(Ts)을 갖는 글라스 프릿 3.0 중량%를 포함하는 전극 페이스트 조성물이고, 체적저항값이 '2.21'(uΩ·㎝)으로 측정되었다. 이때 실시예 1은 글라스 프릿이 소성 온도보다 100℃ 낮은 연화점(Ts)을 갖기 때문에 소결 효율을 높여 저항이 낮게 측정된 것을 알 수 있다.
실시예 2, 3 또한 소성 온도(900℃) 보다 120℃, 80℃ 낮은 780℃, 820℃의 연화점(Ts)을 갖는 글라스 프릿 3.0 중량%를 포함하는 전극 페이스트 조성물이고, 체적저항값이 '2.30', '2.31'(uΩ·㎝)로 측정되었고, 소결 효율이 높아 저항이 낮게 측정되었다.
비교예 5, 6, 7은 소성 온도(900℃) 보다 200℃, 50℃, 0℃ 낮은 700℃, 850℃, 900℃의 연화점(Ts)을 갖는 글라스 프릿 3.0 중량%를 포함하는 전극 페이스트 조성물이고, 체적저항값이 '2.94', '3.11', '3.70'(uΩ·㎝)로 높게 측정되는 것을 알 수 있다.
도 8은 900℃의 소성온도일 때 연화점에 따른 본 발명의 글라스 프릿의 유동성을 나타내는 실험사진이다.
도 8에 도시된 바와 같이 900℃의 소성온도에서, 만약 글라스 프릿(40)의 연화점(Ts)이 700℃인 경우 글라스 프릿(40)은 용융시점이 빨라 소결온도인 900℃가 될 때 용융이 많이 진행되어 유동성이 과도하게 높은 것을 알 수 있고, 이와 같이 글라스 프릿(40)의 용융이 빠르게 진행됨에 따라 코팅분말 및 금속분말의 소결조직의 치밀성이 저하되어 오히려 저항이 증가하는 문제점이 발생하게 된다.
글라스 프릿(40)은 만약 연화점(Ts)이 900℃인 경우 용융시점이 느려 소결온도인 900℃가 될 때 용융이 아직 이루어지지 않아 유동성이 과도하게 낮은 것을 알 수 있고, 이와 같이 글라스 프릿의 용융시점이 지체됨에 따라 글라스 프릿이 코팅분말의 소결을 촉진시키기 위한 본연의 기능을 수행하지 못하여 코팅분말 및 금속분말의 소결조직의 치밀성이 저하되는 문제점이 발생한다.
즉 본 발명의 전극 페이스트 조성물은 글라스 프릿이 소성온도보다 80 ~ 120℃ 낮은 연화점을 갖도록 형성함으로써 간단한 글라스 프릿의 연화점 조절을 통해 코팅층(세라믹)의 소결 촉진을 극대화시킬 수 있다.
1:전극 페이스트 조성물 3:도전성 필러
5:비어클 7:글라스 프릿 31:코어
33:코팅층 100:종래기술 101:시트층
103:외부전극 105:내부전극

Claims (6)

  1. 칩 부품의 세라믹 계열의 시트 내부에 간격을 두고 적층되는 전극의 페이스트 조성물에 있어서:
    상기 페이스트 조성물은
    금속분말인 코어와, 상기 코어의 외면에 코팅되는 세라믹 계열의 코팅층을 포함하는 도전성 필러;
    바인더를 용매에 용해시킨 비어클을 포함하고,
    상기 코팅층 및 상기 시트를 세라믹 계열로 형성함으로써 소성 시 상기 시트와의 수축매칭성을 증가시키는 것을 특징으로 하는 페이스트 조성물.
  2. 청구항 제1항에 있어서, 상기 도전성 필러는 분무열분해 공정을 통해 상기 코어를 형성하는 단계 및 상기 코어의 외면에 상기 코팅층을 형성하는 단계가 한 번의 공정으로 이루어지는 것을 특징으로 하는 페이스트 조성물.
  3. 청구항 제1항 또는 제2항에 있어서, 상기 페이스트 조성물은 소성 시 상기 코팅층의 소결을 촉진시키기 위한 글라스 프릿을 더 포함하고,
    상기 페이스트 조성물은 상기 도전성 필러 50.0 ~ 90.0 중량%와, 상기 비어클 9.0 ~ 49.0 중량%와, 상기 글라스 프릿 0.2 ~ 5.0 중량%를 포함하는 것을 특징으로 하는 페이스트 조성물.
  4. 청구항 제3항에 있어서, 상기 글라스 프릿은 연화점(Ts)이 상기 소성 시 소결온도 보다 80 ~ 120℃가 낮게 형성되는 것을 특징으로 하는 페이스트 조성물.
  5. 청구항 제4항에 있어서, 상기 글라스 프릿은
    Figure pat00079
    54 ~ 56 중량%, CaO 14 ~ 16 중량%,
    Figure pat00080
    6 ~ 8 중량%,
    Figure pat00081
    10 ~ 11 중량%, ZnO 4 ~ 5 중량%,
    Figure pat00082
    3 ~ 4 중량%,
    Figure pat00083
    2 ~ 3 중량% 및
    Figure pat00084
    1 ~ 3 중량%를 포함하는 것을 특징으로 하는 페이스트 조성물.
  6. 청구항 제5항에 있어서, 상기 코어는 직경이 30㎛ 미만, 상기 코팅층이 두께가 10 ~ 20nm인 것을 특징으로 페이스트 조성물.
KR1020150057822A 2015-04-24 2015-04-24 칩 부품용 전극 페이스트 조성물 KR101684251B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150057822A KR101684251B1 (ko) 2015-04-24 2015-04-24 칩 부품용 전극 페이스트 조성물
PCT/KR2015/006948 WO2016171323A1 (ko) 2015-04-24 2015-07-06 칩 부품용 전극 페이스트 조성물
JP2016525101A JP2018518003A (ja) 2015-04-24 2015-07-06 チップ部品用の電極用ペースト組成物

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150057822A KR101684251B1 (ko) 2015-04-24 2015-04-24 칩 부품용 전극 페이스트 조성물

Publications (2)

Publication Number Publication Date
KR20160126583A true KR20160126583A (ko) 2016-11-02
KR101684251B1 KR101684251B1 (ko) 2016-12-09

Family

ID=57144028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150057822A KR101684251B1 (ko) 2015-04-24 2015-04-24 칩 부품용 전극 페이스트 조성물

Country Status (3)

Country Link
JP (1) JP2018518003A (ko)
KR (1) KR101684251B1 (ko)
WO (1) WO2016171323A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113045206B (zh) * 2019-12-27 2022-05-27 有研工程技术研究院有限公司 一种具有核壳结构的高硅氧玻璃粉及其制备方法
CN113571230B (zh) * 2021-07-21 2023-08-29 深圳顺络电子股份有限公司 导电银浆、电极结构和叠层共模滤波器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057060A (ja) * 2000-08-07 2002-02-22 Murata Mfg Co Ltd 積層セラミックコンデンサおよびそれに用いる内部電極ペースト
JP2002060807A (ja) * 2000-08-21 2002-02-28 Murata Mfg Co Ltd Ni金属粉末の製造方法、並びに導電性ペーストおよびセラミック電子部品
JP2003077336A (ja) * 2001-08-30 2003-03-14 Kyocera Corp 導電性ペースト及びこれを用いた積層セラミックコンデンサ
KR20120048905A (ko) * 2010-11-08 2012-05-16 삼성전기주식회사 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 콘덴서의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02251122A (ja) * 1989-03-24 1990-10-08 Taiyo Yuden Co Ltd 磁器コンデンサの電極用導電性ペースト
JP2000150294A (ja) * 1998-11-17 2000-05-30 Matsushita Electric Ind Co Ltd ガラスセラミック積層部品の製造方法
JP2001122660A (ja) * 1999-10-22 2001-05-08 Taiyo Yuden Co Ltd 導電性ペースト、積層セラミック電子部品及びその製造方法
JP4213921B2 (ja) * 2002-08-09 2009-01-28 Dowaエレクトロニクス株式会社 導電ペースト用銀粉の製造方法
JP4439897B2 (ja) * 2003-12-04 2010-03-24 旭化成ケミカルズ株式会社 導電性組成物
KR20080078396A (ko) * 2007-02-23 2008-08-27 엘지전자 주식회사 전극용 페이스트 조성물과 그 제조방법 및 이를 이용하는플라즈마 디스플레이 패널과 그 제조방법
JP4977041B2 (ja) * 2008-01-08 2012-07-18 Dowaエレクトロニクス株式会社 耐酸化性および焼結性に優れた外部電極用導電ペースト用銅粉
KR101315105B1 (ko) * 2012-03-23 2013-10-07 (주)창성 태양전지용 전극 페이스트 조성물
KR101383253B1 (ko) * 2012-04-19 2014-04-10 삼화콘덴서공업주식회사 적층세라믹커패시터의 내부전극용 금속페이스트 제조방법
KR101323199B1 (ko) * 2013-06-04 2013-10-30 충남대학교산학협력단 태양전지용 전극 페이스트 및 이를 이용한 태양전지 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057060A (ja) * 2000-08-07 2002-02-22 Murata Mfg Co Ltd 積層セラミックコンデンサおよびそれに用いる内部電極ペースト
JP2002060807A (ja) * 2000-08-21 2002-02-28 Murata Mfg Co Ltd Ni金属粉末の製造方法、並びに導電性ペーストおよびセラミック電子部品
JP2003077336A (ja) * 2001-08-30 2003-03-14 Kyocera Corp 導電性ペースト及びこれを用いた積層セラミックコンデンサ
KR20120048905A (ko) * 2010-11-08 2012-05-16 삼성전기주식회사 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 콘덴서의 제조방법

Also Published As

Publication number Publication date
JP2018518003A (ja) 2018-07-05
WO2016171323A1 (ko) 2016-10-27
KR101684251B1 (ko) 2016-12-09

Similar Documents

Publication Publication Date Title
US7368070B2 (en) Conductive paste for terminal electrode of multilayer ceramic electronic part
JP5569747B2 (ja) 積層セラミックコンデンサ内部電極に用いられるグラビア印刷用導電性ペースト
TWI382966B (zh) 包含無鉛無鎘玻璃之電容用銅端接印墨
CN1135578C (zh) 独石陶瓷电容器
KR100895414B1 (ko) 은 코팅분말을 포함하는 전극용 전도성 페이스트 조성물 및그 제조방법
CN102365249A (zh) 介电陶瓷组合物、多层介电基板、电子部件和介电陶瓷组合物的制备方法
JP2010067418A (ja) 導体ペーストおよびその製造方法
JP2013053030A (ja) 板状酸化ルテニウム粉末とその製造方法、それを用いた厚膜抵抗組成物
JP5018154B2 (ja) 内部電極形成ペースト、積層型セラミック型電子部品、およびその製造方法
KR101684251B1 (ko) 칩 부품용 전극 페이스트 조성물
JP2000178602A (ja) ニッケル複合粒子及びその製造方法
US20130004660A1 (en) Thick film paste and use thereof
CN104704932B (zh) 导电膏及使用该导电膏的陶瓷基板
CN115461825A (zh) 厚膜电阻糊、厚膜电阻体和电子部件
JP6103051B2 (ja) セラミック基板用組成物およびセラミック回路部品
KR101860745B1 (ko) 가소성수지를 적용한 내압착용 전극 페이스트 조성물 및 이를 이용한 칩부품 제조 방법
JP5633707B2 (ja) ガラスセラミック組成物、セラミックグリーンシートおよび多層セラミック基板
JP2019206623A (ja) 有機ビヒクルの製造方法、及び、導電性ペーストの製造方法、並びに、積層セラミックコンデンサの製造方法
CN114783652A (zh) 一种与微波介质陶瓷低温共烧的金导体布线浆料及其制备方法
KR101742033B1 (ko) Uv 경화를 이용한 내압착용 전극 페이스트 조성물 및 이를 이용한 칩부품 제조 방법
JP3756885B2 (ja) 厚膜グリーンシート用塗料、厚膜グリーンシート用塗料の製造方法、厚膜グリーンシートの製造方法、厚膜グリーンシートおよび電子部品の製造方法
JP5504703B2 (ja) グリーンシート用セラミック粉末、グリーンシートおよびセラミック基板
WO2001056047A1 (fr) Reseau conducteur integre a une carte multicouche, carte multicouche a reseau conducteur integre et procede de fabrication de carte multicouche
CN115516579A (zh) 厚膜电阻糊、厚膜电阻体和电子部件
JP2004277263A (ja) 誘電体磁器組成物の製造方法および製造された誘電体磁器組成物を用いたセラミックコンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 4