KR20160101665A - 다기능 소형 표면 실장형 장치 및 이를 생산하기 위한 공정 - Google Patents

다기능 소형 표면 실장형 장치 및 이를 생산하기 위한 공정 Download PDF

Info

Publication number
KR20160101665A
KR20160101665A KR1020160014264A KR20160014264A KR20160101665A KR 20160101665 A KR20160101665 A KR 20160101665A KR 1020160014264 A KR1020160014264 A KR 1020160014264A KR 20160014264 A KR20160014264 A KR 20160014264A KR 20160101665 A KR20160101665 A KR 20160101665A
Authority
KR
South Korea
Prior art keywords
electrode
die
circuit board
chip
die module
Prior art date
Application number
KR1020160014264A
Other languages
English (en)
Other versions
KR101770729B1 (ko
Inventor
칭 혼 리엔
싱-시앙 후앙
싱-짜이 후앙
지에 안 주
홍-종 수
이-웨이 첸
중-춘 치앙
Original Assignee
에스에프아이 일렉트로닉스 테크날러지 인코어퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스에프아이 일렉트로닉스 테크날러지 인코어퍼레이티드 filed Critical 에스에프아이 일렉트로닉스 테크날러지 인코어퍼레이티드
Publication of KR20160101665A publication Critical patent/KR20160101665A/ko
Application granted granted Critical
Publication of KR101770729B1 publication Critical patent/KR101770729B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008—Thermistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H01L33/0033—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29369—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electromagnetism (AREA)
  • Combinations Of Printed Boards (AREA)
  • Thermistors And Varistors (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

표면 실장형 장치(SMD)는 종래의 리드 프레임을 사용하지 않으며, 파 필터링, 정류, 서지 보호, 감지, 전류 제한, 전압 조절 또는 전압 역류의 방지를 포함하는 하나 이상의 상이한 기능들을 가진 표면 실장형 장치(SMD)를 제공하도록, 직렬로, 병렬로 또는 직렬과 병렬의 임의의 조합으로 전기적으로 연결된 단일 다이 또는 두 개 이상의 다이로 형성된 다기능 다이 모듈을 포함하며, 선행 기술에 비해, 개시된 표면 실장형 장치(SMD)는 더 적은 수의 부품들로 형성되고 제조공정이 더 단순하며, 레이아웃 와이어 길이와 소음을 더 효과적으로 감소시킬 수 있다.

Description

다기능 소형 표면 실장형 장치 및 이를 생산하기 위한 공정{MULTI-FUNCTION MINIATURIZED SURFACE-MOUNT DEVICE AND PROCESS FOR PRODUCING THE SAME}
본 발명은 표면 실장형 장치에 관한 것으로서, 특히, 다기능을 제공하기 위해 단일 전자 장치를 사용하는 소형 표면 실장형 장치 및 이와 같은 표면 실장형 장치의 제조 공정에 관한 것이다.
반도체 다이(semiconductor die)들의 패키지(package)들을 제조하기 위한 현재의 공정에서, 리드 프레임들은 반도체 제조 공정의 결과로 생산된 패키지들의 성공을 위한 핵심요소이다. 상이한 타입들이나 기능들을 가진 반도체들을 패키징(packaging)하거나 상이한 응용(applications)들을 하기 위해, 지금까지 다양한 형태의 리드 프레임들이 설계되고 개발되어 왔다.
IC 공정에서의 초소형화의 경향으로 인해, 현재의 소형 가전 제품에 사용되는 전자 장치들은 점점 더 소형화되고 있다. 전자 장치를 인쇄 회로 기판에 연결하기 위해, 표면 실장형 장치(아래에서 SMD로 칭함)들이 개발되어 왔다. 그러나, 기존의 리드 프레임 기반의 패키징 공정이 이와 같은 소형화된 SMD들에 적용되었을 때, 소형화된 다이오드 다이는 리드 프레임에 정확하게 설치될 수 없고, 잘 설치되지 못한 소형 SMD는 그 결과로 생산된 패키지를 기능적으로 열등하게 하거나 심지어 작동하지 못하게 할 수도 있다.
따라서, 기존의 리드 프레임에 기반한 패키징 공정은 소형화된 SMD들의 패키징에 적용될 수 없다.
다른 최근의 경향은 다층 기술을 통해 상이한 기능들을 가진 장치들을 단일 SMD에 통합하는 것이다. 예를 들면, 인덕터와 커패시터는 필터링(filtering) 기능을 가진 인덕터-커패시터 필터(아래에서 LC 필터로 칭함)를 형성하기 위해 일체형 SMD(single-piece SMD)로 결합 될 수 있다. 또는, 저항기(resistor)와 커패시터는 역시 필터링 기능을 가진 저항-전기 용량 필터(또한 아래에서 RC 필터로 칭함)를 형성하기 위해 일체형 SMD로 결합 될 수도 있다.
그러나, 다층 기술을 통해 두 개의 기능적으로 상이한 장치들로 만들어진 이와 같은 일체형 SMD는, 두 개의 장치들이 일반적으로 서로 상이한 소결(sintering) 온도와 수축 계수를 갖기 때문에, 장치들이 느슨하게 결합 되고, 서로 분리되며, 점점 실효성이 없어지게 되는 경향이 있다.
이러한 관점에서, 본 발명의 주된 목적은 소형화된 SMD들의 패키징을 위한 효과적인 방법을 제공하는 것이다. 특히, 본 발명은 패키징 시에 종래에 사용된 리드 프레임 대신에 회로 기판들을 사용함으로써 패키징된 소형 SMD의 정확성을 보장한다.
개시된 다기능 소형 SMD는 단지 하나의 다이 모듈로 형성되고, 0.4-2.0mm의 길이(L), 0.2-1.3mm의 폭(W), 및 0.2-0.8mm의 두께(T)로 정의된 패키징 된 크기를 가진 칩 타입 SMD이다. 다기능 소형 칩 타입 SMD는 다이 모듈, 하부 회로 기판, 상부 회로 기판, 봉지재(encapsulant) 및 두 개의 외부 전극들을 포함하며;
상기 다이 모듈은 직렬로, 병렬로, 또는 직렬과 병렬의 임의의 조합으로 연결된 하나 이상의 다이들을 포함하고, 상기 다이 모듈은 그의 하부에 적어도 하나의 제1 전극을 가지고 그의 상부에 적어도 하나의 제2 전극을 가지며;
상기 하부 회로 기판은 그의 표면에 다이 모듈의 제1 전극에 전기적으로 연결된 회로 전극을 가지며;
상기 상부 회로 기판은 그의 표면에 다이 모듈의 제2 전극에 전기적으로 연결된 회로 전극을 가지며;
상기 봉지재는 그 안에 다이 모듈과 두 개의 회로 전극을 포함하는 단일체(unity)로서 하부 회로 기판 및 상부 회로 기판과 통합되며, 그 결과로 두 개의 회로 전극들은 각각 봉지재의 두 개의 측면 단부들 중 하나의 표면으로 연장된 일 단부를 가지며;
상기 두 개의 외부 전극은 각각 상응하는 회로 전극에 전기적으로 연결되도록, 상부 회로 기판, 봉지재, 하부 회로 기판으로 형성된 단일체의 두 개의 측면 단부 중의 하나를 커버하고 있다.
본 발명은 또한 적어도 두 개의 다이 모듈로 형성된 어레이 타입 SMD(array type SMD)이고, 1.0-2.4mm의 길이(L), 0.5-1.3mm의 폭(W), 및 0.5-0.8mm의 두께(T)로 정의된 패키징된 크기를 가진 다기능 소형 SMD를 제공한다.
개시된 다기능 소형 SMD의 제조 공정은 납이 함유된 주석 페이스트(lead-containing tin paste)를 사용하지 않고, 특히, 외부 핀들이 없이 소형 SMD들에 적용 가능하며, 이의 제조 단계들은:
1) 그의 하부에 하부 전극과 그의 상부에 상부 전극을 갖는 다이를 예비 성형하는 단계;
2) 단계 1)의 단일 다이를 사용하거나 다이 모듈을 제조하기 위해 단계 1)의 적어도 두 개의 다이들을 직렬로, 병렬로 또는 직렬과 병렬의 임의의 조합으로 연결하는 단계로서, 다이 모듈의 하부는 적어도 하나의 제1 전극을 가지고, 다이 모듈의 상부는 적어도 하나의 제2 전극을 가지는 상기 연결하는 단계;
3) 그의 표면에 회로 전극을 가지는 하부 회로 기판과 그의 표면에 회로 전극을 가지는 상부 회로 기판을 예비 성형하는 단계;
4) 단계 3)의 하부 회로 기판의 회로 전극 위에 무연 전도성 페이스트를 프린팅, 도포(applying) 또는 디스펜싱하는 단계;
5) 무연 도전성 페이스트를 이용하여 하부 회로 기판의 회로 전극에 단계 2)의 다이 모듈의 제1 전극을 연결하는 단계;
6) 단계 5)의 다이 모듈의 제2 전극 위에 무연 전도성 페이스트를 프린팅, 도포 또는 디스펜싱하는 단계;
7) 무연 전도성 페이스트를 사용하여 단계 6)의 상응하는 다이 모듈의 제2 전극에 단계 3)의 상부 회로 기판의 회로 전극을 연결하는 단계;
8) 단계 7)의 하부 회로 기판과 상부 회로 기판 사이에 절연재를 충전하여 패키징하는 단계;
9) 회로 전극들을 갖는 두 개의 반제품 전자 장치를 얻기 위해 미리 설정된 절단선을 따라 절단을 하는 단계; 및
10) 은 코팅이나 필름 공정을 적용함으로써 단계 9)의 반제품 전자 장치의 두 개의 측면 단부에 외부 전극들을 만드는 단계로서, 각각의 외부 전극은 자신의 상응하는 회로 전극들에 각각 전기적으로 연결되며, 이로써 다기능 표면 실장형 장치가 얻어지는 상기 외부 전극들을 만드는 단계를 포함한다.
위에 언급된 다기능 소형 SMD의 다이 모듈의 제조에 사용되는 각각의 다이는 TVS 다이오드, 쇼트키 다이오드(Schottky diode), 스위치 다이오드, 제너 다이오드(Zener diode), 정류기 다이오드, 배리스터 칩, 커패시터 칩, 인덕터 칩, 퓨즈 칩, PTC 칩 서미스터, 및 NTC 칩 서미스터로 이루어진 그룹에서 선택된 하나 이상의 것일 수 있다.
개시된 다기능 소형 SMD들과 이를 생산하기 위한 공정은 다음과 같은 유리한 효과들을 제공한다:
1. 패키징 시에 선행 기술에서 사용된 리드 프레임 대신에 하부 회로 기판과 상부 회로 기판을 사용함으로써, 본 발명은 비용을 절감하고 패키징 공정을 단순화하도록 도우며;
2. 이와 같이 패키징 된 일체형 SMD는 선행 기술의 장치들에 비해 더 적은 수의 부품을 사용하며 레이아웃 와이어 길이와 소음(layout wire length and noise)을 효과적으로 감소시킬 수 있으며;
3, 일체형 SMD가, 기능적인 열등성(functional inferiority) 또는 무효성(invalidity)의 문제가 없이, 상이한 기능들을 제공하고 점점 더 소형화되는 전자 장치들의 수요를 충족하기 위해 제조될 수 있다.
도 1은 본 발명의 칩 타입 SMD의 사시도이다.
도 2는 본 발명의 어레이 타입 SMD이다.
도 3은 하나의 다이를 사용하고 단일 기능을 가진 도 1의 칩 타입 SMD의 단면도이다.
도 4는 직렬로 연결된 두 개의 다이를 사용하고 두 가지 기능을 가진 도 1의 칩 타입 SMD의 단면도이다.
도 5는 병렬로 연결된 두 개의 다이를 사용하고 두 가지 기능을 가진 도 1의 칩 타입 SMD의 단면도이다.
도 6은 직렬로 연결된 세 개의 다이를 사용하고 적어도 두 가지 기능을 가진 도 1의 칩 타입 SMD의 단면도이다.
도 7은 직렬 및 병렬로 연결된 네 개의 다이를 사용하고 적어도 두 가지 기능을 가진 도 1의 칩 타입 SMD의 단면도이다.
도 8은 도 1의 칩 타입 SMD의 제조 공정에 관한 흐름도이다.
도 9는 세 개의 모듈을 사용하고 복수의 기능을 가진 도 2의 어레이 타입 SMD의 단면도이다.
도 10은 TVS 다이오드 다이와 PTC 다이가 패키지에서 직렬로 연결되어 있고, 온도 감지 스위치로서 작동하고 서지 보호(surge protection)를 제공하는 두 가지 기능을 가진 도 4의 칩 타입 SMD의 등가 회로도이다.
도 11은 TVS 다이오드 다이와 커패시터 다이가 패키지에서 병렬로 연결되어 있고, 서지 보호 기능을 제공하고 커패시터로서 작동하는 두 가지 기능을 가진 도 5의 칩 타입 SMD의 등가 회로도이다.
도 12는 TVS 다이오드 다이와 쇼트키 다이오드 다이가 패키지에서 병렬로 연결되어 있고, 서지 보호 기능을 제공하고 역류 방지 기능을 제공하는 두 가지 기능을 가진 도 5의 칩 타입 SMD의 등가 회로도이다.
도 1과 도 8에 도시된 바와 같이, 본 발명의 소형 표면 실장형 장치 (10)(아래에서 칩 타입 SMD(10)로 칭함)는 복수의 기능을 가지는 것으로 개시된다, 특히, 본 발명의 칩 타입 SMD(10)는 종래의 리드 프레임을 사용하지 않고, 외부 핀이 없다. 개시된 칩 타입 SMD(10)의 구조적인 구성은 주로 다이 모듈(20), 하부 회로 기판(50), 상부 회로 기판(60), 두 개의 회로 전극(56, 66), 봉지재(75), 및 두 개의 외부 전극(80a, 80b)을 포함한다.
도 8에 도시된 바와 같이, 다이 모듈(20)은 적어도 하나의 제1 전극(21)이 구비된 하부와 적어도 하나의 제2 전극(22)이 구비된 상부를 갖는다. 다이 모듈(20)은 선택적으로 단일 기능 또는 복수의 기능을 가질 수 있다.
도 3에 도시된 바와 같이, 만약 다이 모듈(20)이 단일 다이(D1)로 형성되면, 다이 모듈(20)은 공업적인 응용에서 사용되는 단 하나의 기능만을 갖는다. 도 8에 도시된 바와 같이, 다이 모듈(20)이 직렬로, 병렬로 또는 직렬과 병렬의 임의의 조합으로 연결된 다이(D1) 및 상이한 기능들을 가지는 하나 이상의 다이들(Dn, n은 2부터 n까지를 나타냄)로 형성된다면, 다이 모듈(20)은 공업적인 응용에서 사용되는 복수의 기능들을 갖는다.
다이(D1 또는 Dn)는 TVS 다이오드, 쇼트키 다이오드, 스위치 다이오드, 제너 다이오드, 정류기 다이오드, 배리스터 칩, 커패시터 칩, 저항기 칩, 인덕터 칩, 퓨즈 칩, PTC 칩 서미스터, 및 NTC 칩서미스터로 이루어진 그룹 중에서 선택된 어느 하나일 수 있으나, 이들에 한정되는 것은 아니다.
따라서, 본 발명의 개시된 칩 타입 SMD(10)가 한 가지 기능이나 두 가지 이상의 기능을 갖는가의 여부는 이의 핵심 부품으로서 사용된 다이 모듈(20)에 의해 결정된다.
도 8에 도시된 바와 같이, 다이(D1 또는 Dn)는 각각 다이((D1 또는 Dn)의 하부 및 상부에 설치된 양극 및 음극을 갖는다. 하나의 실시예에서, 다이(D1 또는 Dn)는 그의 하부에 하부 전극(31)과 그의 상부에 상부 전극(32)을 가지며, 이들은 전기적 연결을 위해 다이(D1 또는 Dn)의 양극과 음극으로서 작동한다. 따라서, 다이(D1 또는 Dn)의 상부 전극 (32)은 그들 사이에 충전된 무연 전도성 페이스트(40)로 다른 다이(Dn)의 하부 전극(31)에 전기적으로 연결될 수 있다.
도 3에 도시된 바와 같이, 다이 모듈(20)은 단일 다이((D1 또는 Dn)로 형성되며, 다이 모듈(20)의 제1 전극(21)과 제2 전극(22)은 다이(D1 또는 Dn)의 하부 전극(31)과 상부 전극(32)에 의해 실현된다.
도 4 내지 도 7에 도시된 바와 같이, 도시된 다이 모듈(20)은 직렬로, 병렬로, 또는 직렬과 병렬의 임의의 조합으로 연결된 다이(D1)와 다른 다이(Dn) (n=2,3, ...n)로 구성된다. 다이 모듈(20)의 제1 전극(21)은 직렬/병렬로 연결된 전극들의 최하부에 있는 전극인 다이(D1) 또는 다이(Dn)의 하부 전극(31)에 의해 실현되고, 다이 모듈(20)의 제2 전극(22)은 직렬/병렬로 연결된 전극들 중 최상부의 전극인 다이 (D1) 또는 다이(Dn)의 상부 전극(31)에 의해 실현된다.
도 3 내지 도 8에 도시된 바와 같이, 개시된 칩 타입 SMD(10)는, 무연 전도성 페이스트(40)와 함께, 회로 전극(56)과 회로 전극(66)에 각각 전기적으로 연결된 다이 모듈(20)의 제1 전극(21)과 제2 전극(22)을 가진다.
회로 전극(56)은 하부 회로 기판(50)의 표면 상에 부착되고, 다이 모듈(20)의 제1 전극(21)에 전기적으로 연결된다.
유사하게, 회로 전극(66)은 상부 회로 기판(60)의 표면 상에 부착되고, 다이 모듈(20)의 제2 전극(22)에 전기적으로 연결된다.
봉지재(75)는 하부 회로 기판(50)과 상부 회로 기판(60) 사이에 충전되고, 그 결과로 하부 회로 기판(50) 및 상부 회로 기판(60)과 함께 그의 내부에 다이 모듈(20)과 회로 전극(56)과 회로 전극(66)을 포함하는 단일체를 형성하므로, 두 개의 회로 전극(56,66)은 각각 봉지재(75)의 두 개의 측면 단부 중 하나의 표면으로 연장된 일 단부를 가진다.
외부 전극들(80a 및 80b)의 각각은 하부 회로 기판(50), 봉지재(75) 및 상부 회로 기판(60)에 의해 형성된 단일체의 두 개의 측면 단부들 중 하나를 커버하며, 그 결과로 상응하는 회로 전극(56,66)이 각각 전기적으로 연결된다.
도 2와 도 9에 도시된 바와 같이, 개시된 칩 타입 SMD(10)의 다른 실시예에서, 둘 이상의 다이 모듈들(20)이 소형화 SMD로 패키징되며, 이를 아래에서 어레이 타입 SMD라고 칭한다. 어레이 타입 SMD(15)는 주로 적어도 두 개의 다이 모듈(20), 하부 회로 기판(50), 상부 회로 기판(60), 적어도 두 개의 회로 전극(56), 적어도 두 개의 회로 전극(66), 봉지재(75), 적어도 두 개의 외부 전극(80a), 및 적어도 두 개의 외부 전극(80b)을 포함한다.
거기에서, 봉지재(75)는 이격된 두 개 이상의 다이 모듈(20)을 감싼다. 하부 회로 기판(50)은 그의 표면에 두 개 이상의 회로 전극(56)을 가지며, 각각은 다이 모듈(20)의 제1 전극(21)에 전기적으로 연결된다. 상부 회로 기판(60)은 그의 표면에 둘 이상의 회로 전극(66)을 가지며, 각각은 다이 모듈(20)의 제2 전극(22)에 전기적으로 연결된다. 다이 모듈(20)들은 각각 두 개의 외부 전극(80a, 80b)에 상응하며, 각각 상응하는 회로 전극(56,66)에 전기적으로 연결된다.
개시된 칩 타입 SMD(10)나 어레이 타입 SMD(15)를 생산하기 위해서는, SMD의 전극들의 전기적 연결을 위한 패키지에서 종래에 사용된 리드 프레임 대신에 하부 회로 기판(50)과 상부 회로 기판(60)이 사용된다. 특히, 본 발명의 개시된 칩 타입 SMD(10) 또는 어레이 타입 SMD(15)는 다음과 같은 유익한 효과를 가진다:
1. 패키징에서 선행 기술에 사용된 리드 프레임을 사용하지 않고, 본 발명은 비용을 절감하고 패키징 공정을 단순화하도록 돕는다.
2. 이렇게 패키징 된 일체형 SMD는, 선행 기술의 장치들과 비교해서, 더 적은 수의 부품을 사용하고, 다양한 상이한 기능들을 가지고 레이아웃 와이어 길이와 소음을 효과적으로 감소시킬 수 있다.
도 8에 도시된 바와 같이, 개시된 칩 타입 SMD(10)의 제조 공정은 다음 단계들을 포함한다:
1) 그의 하부에 하부 전극(31)과 그의 상부에 상부 전극(32)을 갖는 다이(Dn)를 예비 성형하는 단계;
2) 다이 모듈(20)을 제조하기 위해 단계 1)의 하나의 다이(Dn)를 사용하거나 다이 모듈(20)을 형성하기 위해 직렬로, 병렬로 또는 직렬과 병렬의 임의의 조합으로 단계 1)의 적어도 두 개의 다이(Dn)를 연결하는 단계로서, 다이 모듈 (20)의 하부는 적어도 하나의 제1 전극(21)을 가지고, 다이 모듈(20)의 상부는 적어도 하나의 제2 전극(22)을 가지는 상기 연결하는 단계;
3) 그의 표면에 회로 전극(56)을 가지는 하부 회로 기판(50)과 그의 표면에 회로 전극(66)을 가지는 상부 회로 기판(60)을 예비 성형하는 단계;
4) 하부 회로 기판(50)의 회로 전극(56) 위에 무연 전도성 페이스트(40)를 프린팅, 도포 또는 디스펜싱하는 단계;
5) 무연 전도성 페이스트(40)를 사용하여 하부 회로 기판(50)의 회로 전극(56)에 단계 2)의 다이 모듈(20)의 제1 전극(21)을 연결하는 단계;
6) 단계 5)의 다이 모듈(20)의 제2 전극(22) 위에 무연 전도성 페이스트 (40)를 프린팅, 도포 또는 디스펜싱하는 단계;
7) 단계 6)의 무연 전도성 페이스트(40)를 사용하여 상부 회로 기판(60)의 회로 전극(66)을 상응하는 다이 모듈(20)의 제2 전극(22)에 연결하는 단계;
8) 하부 회로 기판(50)과 상부 회로 기판(60) 사이에 절연재(70)를 충전하여 패키징하는 단계;
9) 회로 전극(56,66)을 가지는 두 개의 반제품 전자 장치를 얻기 위해 미리 설정된 절단선(73)을 따라 절단하는 단계; 및
10) 은 코팅이나 필름 공정을 적용함으로써 단계 9)의 반제품 전자 장치의 두 측면 단부들에 외부 전극(80a 또는 80b)을 만드는 단계로서, 외부 전극들(80a, 80b)은 상응하는 회로 전극들(56, 66)에 각각 전기적으로 연결되며, 이로써 소형 칩 타입 SMD(10)이 완성되는 상기 외부 전극을 만드는 단계.
도 8과 도 9에 도시된 바와 같이, 개시된 어레이 타입 SMD(15)의 제조 공정은 어레이 타입 SMD(15)가 적어도 두 개의 다이 모듈(20)을 사용하는 것을 제외하면 칩 타입 SMD(10)의 제조 공정과 비슷하다.
개시된 칩 타입 SMD(10)의 제조 공정에서, 절연재(70)나 봉지재(75)는 세라믹 재료 또는 플라스틱 재료로 만들어질 수 있으며, 바람직하게는 에폭시 수지로 만들어진다.
개시된 칩 타입 SMD(10)의 제조 공정에서, 하부 회로 기판(50)(또는 상부 회로 기판(60))은 세라믹 기판(substrate), 플라스틱 기판, 복합 기판, 또는 방열 기판으로 만들어진다. 거기에서, 세라믹 기판은 알루미나 기판 또는 질화알루미눔(AIN) 기판일 수 있다. 플라스틱 기판은 PE 기판, PP 기판, PC 기판, 폴리이미드 기판, 또는 엔지니어링 플라스틱 기판(engineering plastic substrate)일 수 있다. 복합 기판은 탄소 섬유 기판 또는 유리 섬유 기판일 수 있다.
도 8에 도시된 바와 같이, 하부 회로 기판(50)(또는 상부 회로 기판(60))은 박막 또는 후막 프린팅에 의해 그의 표면에 박막 또는 후막 회로(55 또는 65)가 구비된다. 박막 또는 후막 회로(55, 또는 65)는 전기 전도성이 있고, 개시된 칩 타입 SMD(10)(또는 어레이 타입 SMD(15))의 회로 전극들(56,66)의 내부 전극으로서 작동한다.
개시된 칩 타입 SMD(10) 및 그의 제조 공정에 있어서, 외부 전극(80a, 80b)은 코팅(coating), 디스펜싱(dispensing), 증발(evaporation) 또는 스퍼터링(sputtering)에 의해 제조될 수 있고, 은(Ag), 금(Au), 구리(Cu), 니켈(Ni), 팔라듐(Pd), 또는 백금(Pt) 중 하나 이상의 것, 또는 이들의 임의의 금속 합금으로 만들어질 수 있으며 제한이 없다.
개시된 칩 타입 SMD(10) 및 그의 제조 공정에 있어서, 무연 전도성 페이스트(40)는 은(Ag), 주석(Sn), 구리(Cu), 금(Au), 니켈(Ni), 팔라듐(Pd) 또는 백금(Pt) 중 하나 이상의 것, 또는 이들의 임의의 조합으로 만들어질 수 있다.
상술한 바와 같이, 칩 타입 SMD(10)의 개시된 제조 공정은 패키징을 위해 리드 프레임을 사용한 선행 기술에 비해서 소형 SMD의 설치 정밀도를 개선하는데 도움을 준다. 더 상세하게 말하자면, 개시된 공정은 소형 칩 타입 SMD(10)의 제조에 적합하고, 도 1에 도시된 바와 같이 0.4-2.0mm의 길이(L), 0.2-1.3mm의 폭(W) 및 0.2-0.8mm의 두께(T)를 가진 칩 타입 SMD(10)의 제조에 사용하는 것이 더 바람직하다. 이와 같이 제조된 칩 타입 SMD(10)의 바람직한 사양(specification)들이 표 1에 열거되어 있다.
칩 타입 SMD 외부 전극의 수 길이
(L)		 폭
(W)		 두께
(T)
모델 다이의 수
01005 1-4 2 0.4±0.1mm 0.2±0.1mm 최대 0.2mm
0201 1-4 2 0.6±0.1mm 0.3±0.1mm 최대 0.3mm
0402 1-4 2 1.0±0.1mm 0.5±0.1mm 최대 0.5mm
0603 1-4 2 1.6±0.1mm 0.8±0.1mm 최대 0.7mm
0805 1-4 2 2.0±0.2mm 1.3±0.2mm 최대 0.8mm
위에서 언급된 칩 타입 SMD(10)의 제조 공정은 또한 본 발명의 도 2에 도시된 1.0-2.4mm의 길이(L), 0.5-1.3mm의 폭(W), 0.5-0.8mm의 두께(T)를 가진 어레이 타입 SMD(15)의 제조에도 적용된다. 이와 같이 제조된 어레이 타입 SMD(15)의 바람직한 사양은 표 2에 열거되어 있다.
어레이 타입 SMD 외부 전극의 수 길이
(L)		 폭
(W)		 두께
(T)
모델 다이의 수
0204 2-8 ≤4 1.0±0.1mm 0.5±0.1mm 최대 0.5mm
0306 2-8 ≤6 1.6±0.1mm 0.8±0.1mm 최대 0.7mm
0405 2-8 ≤6 1.3±0.1mm 1.0±0.1mm 최대 0.8mm
0508 2-16 ≤8 2.0±0.2mm 1.3±0.2mm 최대 0.8mm
0410 2-20 ≤10 2.4±0.2mm 1.0±0.2mm 최대 0.8mm
다음의 예들은 개시된 칩 타입 SMD(10)나 어레이 타입 SMD(15)에 의해 제공될 수 있는 기능들의 다양한 조합들을 예시하기 위해 제시되었으며, 본 발명의 범위를 제한하지 않는다.
실시예 1
도 3에 도시된 바와 같이, 칩 타입 SMD(10)는 단일 TVS 다이오드(D1)로 만들어진다. 이와 같이 만들어진 칩 타입 SMD(10)는 서지 보호의 단일 기능을 가진다.
실시예 2
도 4에 도시된 바와 같이, 칩 타입 SMD(10)는 직렬로 연결된 예 1의 TVS 다이오드(D1)와 PTC 칩 서미스터(D2)로 만들어진다.
칩 타입 SMD(10)의 등가 회로도에 따르면, 도 10에 도시된 바와 같이, 이와 같이 만들어진 칩 타입 SMD(10)는 온도 감지 스위치로서 작동하고 서지 보호를 제공하는 두 가지 기능을 가진다.
실시예 3
도 5에 도시된 바와 같이, 칩 타입 SMD(10)는 병렬로 연결된 예 1의 TVS 다이오드(D1)와 커패시터 칩(D3)으로 만들어진다.
칩 타입 SMD(10)의 등가 회로도에 따르면, 도 11에 도시된 바와 같이, 이와 같이 만들어진 칩 타입 SMD(10)는 서지 보호(surge protetion)를 제공하고 파 필터링(wave filtration)을 제공하는 두 가지 기능을 가진다.
실시예 4
도 5에 도시된 바와 같이, 칩 타입 SMD(10)는 병렬로 연결된 예 1의 TVS 다이오드(D1)와 쇼트키 다이오드(D4)로 만들어진다.
칩 타입 SMD(10)의 등가 회로도에 따르면, 도 12에 도시된 바와 같이, 이와 같이 만들어진 칩 타입 SMD(10)는 서지 보호를 제공하고 역류 방지를 제공하는 두 가지 기능을 가진다.
실시예 5
도 6에 도시된 바와 같이, 칩 타입 SMD(10)는 직렬로 연결된 예 1의 TVS 다이오드(D1), PTC 칩 서미스터(D2) 및 퓨즈 칩(D5)으로 만들어진다. 이와 같이 만들어진 칩 타입 SMD(10)는 회로 차단을 제공하고, 온도 감지 스위치로서 작동하고, 서지 보호를 제공하는 세 가지 기능을 가진다.
실시예 6
도 7에 도시된 바와 같이, 칩 타입 SMD(10)는 직렬로 연결된 예 1의 TVS 다이오드(D1)와 PTC 칩 서미스터(D2), 및 직렬로 연결된 커패시터 칩(D3)과 퓨즈 칩(D5)으로 만들어지며, 두 개의 직렬 연결들이 추가로 병렬로 연결된다.
이와 같이 만들어진 칩 타입 SMD(10)는 온도 감지 스위치로서 작동하고, 서지 보호를 제공하고, 파 필터링을 제공하고, 회로 차단을 제공하는 네 가지 기능을 가진다.
실시예 7 ~ 실시예 14
표 3에 보여진 바와 같이, 각각의 예들에서, 칩 타입 SMD(10)는 병렬 또는 직렬로 연결된 상이한 기능들을 가진 두 개의 다이로 만들어진다.
이와 같이 만들어진 칩 타입 SMD들은 각각 표 3에 열거된 바와 같이 두 가지 기능을 가진다.
예 다이 #1 다이 #2 패키지 타입 기능
7 배리스터 칩 커패시터 칩 두 개의 다이 파 필터링 및 서지 보호
병렬 패키지
8 정류기 다이오드 커패시터 칩 두 개의 다이 파 필터링 및 정류
병렬 패키지
9 스위치 다이오드 NTC칩 서미스터 두 개의 다이 전압 역류의 감지 및 방지
병렬 패키지
10 제너 다이오드 저항기 칩 두 개의 다이 전류 제한 및 전압 조정
병렬 패키지
11 TVS 다이오드 커패시터 칩 두 개의 다이 저 전기용량 및 서지 보호
직렬 연결
12 TVS 다이오드 인덕터 칩 두 개의 다이 저역- 또는 고역- 통과
파 필터링 및 서지 보호
직렬 연결
13 TVS 다이오드 퓨즈 칩 두 개의 다이 개방 회로 및 서지 보호
직렬 연결
14 쇼트키 다이오드 인덕터 칩 두 개의 다이 파 필터링 및 전압 역류 방지
직렬 연결
실시예 15 ~ 실시예 16
표 4에 보여진 바와 같이, 각각의 예들에서, 칩 타입 SMD(10)는 병렬 또는 직렬로 연결된 상이한 기능들을 가진 세 개의 다이로 만들어진다.
이와 같이 만들어진 칩 타입 SMD(10)는 표 4에 열거된 바와 같이 세 가지 기능을 가진다.
예 다이 #1 다이 #2 다이 #3 패키지 타입 기능
15 TVS 다이오드 저항기 칩 TVS 다이오드 세 개의 다이 저역-, 고역-및 대역-통과 파 필터링
직렬과 병렬 패키지
16 TVS 다이오드 인덕터칩 TVS 다이오드 세 개의 다이 저역-, 고역-및 대역-통과 파 필터링
직렬과 병렬 패키지
10: 소형 표면 실장형 장치 (10)(칩 타입 SMD)
15: 어레이 타입 SMD
20: 다이 모듈
21: 제1 전극
22: 제2 전극
31: 하부 전극
32: 상부 전극
40: 무연 전도성 페이스트
50: 하부 회로 기판
55: 박막 회로
56: (하부 회로 기판 )회로 전극
60: 상부 회로 기판
65: 후막 회로
66: (상부 회로기판의) 회로 전극
75: 봉지재
D1: 단일 다이
Dn(n은 2부터 n까지): 하나 이상의 다이

Claims (4)

  1. 0.4-2.0mm의 길이(L), 0.2-1.3mm의 폭(W), 0.2-0.8mm의 두께(T)를 갖는 칩 타입 표면 실장형 장치인 다기능 표면 실장형 장치로서,
    상기 다기능 표면 실장형 장치는:
    다이 모듈, 하부 회로 기판, 상부 회로 기판, 봉지재, 및 두 개의 외부 전극들을 포함하며;
    상기 다이 모듈은 단일 다이만을 포함하거나 직렬로, 병렬로, 또는 직렬과 병렬의 조합으로 연결된 둘 이상의 다이들을 포함하며, 상기 다이 모듈은 그의 하부에 적어도 하나의 제1 전극을 가지고 그의 상부에 적어도 하나의 제2 전극을 가지며;
    상기 다이 모듈의 각각의 다이는 TVS 다이오드, 쇼트키 다이오드, 스위치 다이오드, 제너 다이오드, 정류기 다이오드, 배리스터 칩, 커패시터 칩, 저항기 칩, 인덕터 칩, 퓨즈 칩, PTC 칩 서미스터, 및 NTC 칩 서미스터로 이루어진 그룹에서 선택된 하나이며;
    상기 하부 회로 기판은 세라믹 기판, 플라스틱 기판, 복합 기판, 또는 방열 기판으로 만들어지며, 그의 표면에 상기 다이 모듈의 상기 제1 전극에 전기적으로 연결된 회로 전극을 가지며;
    상기 상부 회로 기판은 세라믹 기판, 플라스틱 기판, 복합 기판, 또는 방열 기판으로 만들어지며, 그의 표면에 상기 다이 모듈의 상기 제2 전극에 전기적으로 연결된 회로 전극을 가지며;
    상기 봉지재는 그 안에 상기 다이 모듈과 상기 두 개의 회로 전극을 포함하는 단일체로서 상기 하부 회로 기판 및 상기 상부 회로 기판과 통합되며, 그 결과로 상기 두 개의 회로 전극들은 각각 상기 봉지재의 두 개의 측면 단부들 중 하나의 표면으로 연장된 일 단부를 가지며;
    상기 두 개의 외부 전극들은 은(Ag), 금(Au), 구리(Cu), 니켈(Ni), 팔라듐(Pd) 또는 백금(Pt) 중 하나 이상, 또는 이들의 금속 합금으로 만들어지며, 각각은 상기 상부 회로 기판, 상기 봉지재, 및 상기 하부 회로 기판으로 형성된 상기 단일체의 두 개의 측면 단부들 중 하나를 커버하고, 상기 상응하는 회로 전극에 각각 전기적으로 연결하는 것을 특징으로 하는 다기능 표면 실장형 장치.
  2. 제1항에 있어서,
    상기 다이 모듈은 직렬 또는 병렬로 연결된 두 개의 다이를 포함하며, 상기 다이들 중 하나는 TVS 다이오드, 쇼트키 다이오드, 스위치 다이오드, 제너 다이오드, 정류기 다이오드 또는 배리스터 칩이고 다른 다이는 커패시터 칩, 저항기 칩, 인덕터 칩, 퓨즈 칩, PTC 칩 서미스터 또는 NTC 칩 서미스터인 것을 특징으로 하는 다기능 표면 실장형 장치.
  3. 제1항에 있어서,
    적어도 두 개의 상기 다이 모듈들을 포함하며,
    상기 다이 모듈들은 이격되어 있고, 1.0-2.4mm의 길이(L), 0.5-1.3mm의 폭(L), 0.5-0.8mm의 두께(T)를 가지는 어레이 타입 표면 실장형 장치로 봉지되는 것을 특징으로 하는 다기능 표면 실장형 장치.
  4. 1) 그의 하부에 하부 전극과 그의 상부에 상부 전극을 갖는 다이를 예비
    성형하는 단계로서, 상기 다이 모듈의 각각의 다이는 TVS 다이오드, 쇼트키 다이오드, 스위치 다이오드, 제너 다이오드, 정류기 다이오드, 배리스터 칩, 커패시터 칩, 저항기 칩, 인덕터 칩, 퓨즈 칩, PTC 칩 서미스터 및 NTC 칩 서미스터로 이루어지는 그룹에서 선택된 하나인 상기 예비 성형하는 단계;
    2) 단계 1)의 단일 다이를 사용하거나 다이 모듈을 제조하기 위해 단계
    1)의 적어도 두 개의 다이들을 직렬로, 병렬로, 또는 직렬과 병렬의 임의의 조합으로 연결하는 단계로서, 상기 다이 모듈의 하부는 적어도 하나의 제1 전극을 가지고, 상기 다이 모듈의 상부는 적어도 하나의 제2 전극을 가지는 상기 연결하는 단계;
    3) 그의 표면에 회로 전극을 가지는 하부 회로 기판과 그의 표면에 회로 전극을 가지는 상부 회로 기판을 예비 성형하는 단계로서, 상기 하부 회로 기판 또는 상기 상부 회로 기판은 세라믹 기판, 플라스틱 기판, 합성 기판 또는 방열 기판으로 만들어지는 상기 예비 성형하는 단계;
    4) 단계 3)의 상기 하부 회로 기판의 상기 회로 전극 위에 무연 전도성
    페이스트를 프린팅, 도포 또는 디스펜싱하는 단계;
    5) 상기 무연 도전성 페이스트를 사용하여 상기 하부 회로 기판의 상기
    회로 전극에 단계 2)의 상기 다이 모듈의 상기 제1 전극을 연결하는 단계;
    6) 단계 5)의 상기 다이 모듈의 상기 제2 전극 위에 무연 전도성 페이스
    트를 프린팅, 도포 또는 디스펜싱하는 단계;
    7) 상기 무연 전도성 페이스트를 사용하여 단계 6)의 상기 상응하는 다이 모듈의 상기 제2 전극에 단계 3)의 상기 상부 회로 기판의 상기 회로 전극을 연결하는 단계;
    8) 단계 7)의 상기 하부 회로 기판과 상기 상부 회로 기판 사이에 절연 재를 충전하여 패키징하는 단계;
    9) 상기 회로 전극들을 갖는 두 개의 반제품 전자 장치를 얻기 위해 미리 설정된 절단선을 따라 절단을 하는 단계; 및
    10) 은 코팅이나 필름 공정을 적용함으로써 단계 9)의 상기 반제품 전자 장치의 두 개의 측면 단부에 외부 전극들을 만드는 단계로서, 각각의 상기 외부 전극은 그 자신의 상응하는 회로 전극들과 각각 전기적으로 연결되며, 이로써 다기능 표면 실장형 장치가 얻어지는 상기 외부 전극들을 만드는 단계를 포함하는 것을 특징으로 하는 다기능 표면 실장형 장치를 제조하기 위한 공정.
KR1020160014264A 2015-02-17 2016-02-04 다기능 소형 표면 실장형 장치 및 이를 생산하기 위한 공정 KR101770729B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104105626 2015-02-17
TW104105626A TWI651830B (zh) 2015-02-17 2015-02-17 多功能小型化表面黏著型電子元件及其製法

Publications (2)

Publication Number Publication Date
KR20160101665A true KR20160101665A (ko) 2016-08-25
KR101770729B1 KR101770729B1 (ko) 2017-09-05

Family

ID=55405139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160014264A KR101770729B1 (ko) 2015-02-17 2016-02-04 다기능 소형 표면 실장형 장치 및 이를 생산하기 위한 공정

Country Status (5)

Country Link
US (1) US9443825B2 (ko)
EP (1) EP3059761A3 (ko)
JP (1) JP2016152416A (ko)
KR (1) KR101770729B1 (ko)
TW (1) TWI651830B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018151405A1 (ko) * 2017-02-15 2018-08-23 주식회사 모다이노칩 칩 패키지
KR20190021081A (ko) * 2017-08-22 2019-03-05 삼성전기주식회사 복합 전자부품, 그 실장 기판

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893058B2 (en) 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure
US11211359B2 (en) * 2015-09-17 2021-12-28 Semiconductor Components Industries, Llc Semiconductor device and method of forming modular 3D semiconductor package with horizontal and vertical oriented substrates
US11373990B2 (en) * 2016-02-29 2022-06-28 Semtech Corporation Semiconductor device and method of stacking semiconductor die for system-level ESD protection
CN108231699B (zh) * 2016-12-09 2019-12-24 林慧敏 具有多个晶粒结构的覆晶封装二极管元件
CN106783782A (zh) * 2017-01-11 2017-05-31 广东百圳君耀电子有限公司 多引脚贴片元件及其制作方法
TWI656612B (zh) * 2017-03-16 2019-04-11 佳邦科技股份有限公司 半導體封裝件
JP6773218B2 (ja) * 2017-04-25 2020-10-21 株式会社村田製作所 電子部品
CN107565508B (zh) * 2017-10-25 2019-09-27 四川中光防雷科技股份有限公司 具有失效分断功能的tvs防护器件
CN108878270A (zh) * 2017-11-09 2018-11-23 上海长园维安微电子有限公司 一种高功率密度tvs器件及其制造方法
CN108231909A (zh) * 2017-12-22 2018-06-29 中国振华集团永光电子有限公司（国营第八七三厂） 一种高可靠超小型玻璃钝化复合二极管及其制备方法和应用
TWI716680B (zh) * 2018-04-16 2021-01-21 吳文湖 多段式雙串聯多晶組結構二極體元件
CN108683168B (zh) * 2018-05-11 2019-05-10 杭州易龙防雷科技有限公司 一种具有阻燃功能的智能电涌保护器
KR102704159B1 (ko) * 2018-09-07 2024-09-06 주식회사 아모텍 노이즈 제거용 복합소자
DE102019108988B3 (de) 2019-04-05 2020-08-13 Infineon Technologies Ag Leistungshalbleitermodul und verfahren zur herstellung desselben
TWI719517B (zh) * 2019-06-27 2021-02-21 立昌先進科技股份有限公司 一種貼片式單顆小尺寸及陣列型之晶片半導體元件之封裝方法
CN110379800A (zh) * 2019-07-31 2019-10-25 中国振华集团永光电子有限公司（国营第八七三厂） 一种陶瓷贴片封装双向低结电容tvs二极管
CN110444537A (zh) * 2019-08-29 2019-11-12 中国振华集团永光电子有限公司（国营第八七三厂） 一种陶瓷贴片封装双向低结电容tvs二极管的设计方法
KR102747646B1 (ko) 2019-12-19 2024-12-27 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20210155431A (ko) 2020-06-15 2021-12-23 삼성디스플레이 주식회사 시스템 인 패키지 및 이를 포함하는 전자 모듈
US11335479B1 (en) * 2021-01-06 2022-05-17 Fuzetec Technology Co., Ltd. Composite circuit protection device
CN113451233B (zh) * 2021-05-14 2022-10-28 上海维攀微电子有限公司 一种tvs二极管封装结构

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5013492Y1 (ko) * 1970-03-31 1975-04-24
JP3048087B2 (ja) * 1992-07-01 2000-06-05 ローム株式会社 複合電子部品
JPH08250648A (ja) * 1995-03-08 1996-09-27 Rohm Co Ltd 半導体装置およびそれを用いた論理回路
JPH08250645A (ja) * 1995-03-08 1996-09-27 Rohm Co Ltd 半導体装置と増幅回路
WO1996036071A2 (en) * 1995-05-12 1996-11-14 Philips Electronics N.V. Method of manufacturing a semiconductor device suitable for surface mounting
JP3447025B2 (ja) * 1995-07-31 2003-09-16 日本インター株式会社 表面実装型電子部品及びその製造方法
JP3698489B2 (ja) * 1996-07-04 2005-09-21 株式会社ルネサステクノロジ 電子部品
JPH1079461A (ja) * 1996-09-05 1998-03-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3604108B2 (ja) * 1997-02-17 2004-12-22 株式会社シチズン電子 チップ型光半導体の製造方法
US5994167A (en) * 1997-05-21 1999-11-30 Zowie Technology Corporation Method of making a fiberglass reinforced resin plate
US6236302B1 (en) * 1998-03-05 2001-05-22 Bourns, Inc. Multilayer conductive polymer device and method of manufacturing same
US6059173A (en) * 1998-03-05 2000-05-09 International Business Machines Corporation Micro grid array solder interconnection structure for second level packaging joining a module and printed circuit board
DE69927342T2 (de) * 1998-07-08 2006-06-22 Dai Nippon Printing Co., Ltd. Kontaktlose chipkarte und verfahren zu ihrer herstellung
KR100461718B1 (ko) * 2002-03-18 2004-12-14 삼성전기주식회사 칩 패키지 및 그 제조방법
JP2004165314A (ja) * 2002-11-12 2004-06-10 Toshiba Corp 半導体装置およびその製造方法
JP4082265B2 (ja) * 2003-04-08 2008-04-30 松下電器産業株式会社 半導体装置の製造方法
JP3759131B2 (ja) * 2003-07-31 2006-03-22 Ｎｅｃエレクトロニクス株式会社 リードレスパッケージ型半導体装置とその製造方法
JP2005260196A (ja) * 2004-02-13 2005-09-22 Origin Electric Co Ltd 半導体装置の製造方法及び表面実装型半導体装置
JP2005243685A (ja) * 2004-02-24 2005-09-08 Renesas Technology Corp 半導体装置
US20070262470A1 (en) * 2004-10-21 2007-11-15 Matsushita Electric Industrial Co., Ltd. Module With Built-In Semiconductor And Method For Manufacturing The Module
KR20060103864A (ko) * 2005-03-28 2006-10-04 타이코 일렉트로닉스 코포레이션 Ｐｐｔｃ 층들 사이에 능동 소자를 갖는 표면 장착식 다층전기 회로 보호 장치
JP4614278B2 (ja) * 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
JP5454834B2 (ja) * 2007-08-30 2014-03-26 日立化成株式会社 粗化処理装置
EP2453476A1 (en) * 2010-11-12 2012-05-16 Nxp B.V. Semiconductor device packaging method and semiconductor device package
JP2012151406A (ja) * 2011-01-21 2012-08-09 Yazaki Corp 半導体装置及びその製造方法
US8363382B2 (en) * 2011-02-10 2013-01-29 Sfi Electronics Technology Inc. Structure of multilayer ceramic device
JP5607829B2 (ja) * 2011-07-04 2014-10-15 本田技研工業株式会社 半導体装置
DE102012202281A1 (de) * 2012-02-15 2013-08-22 Infineon Technologies Ag Halbleiteranordnung für Druckkontaktierung
WO2014097641A1 (ja) * 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
EP2804209A1 (en) * 2013-05-17 2014-11-19 ABB Technology AG Moulded electronics module
KR102161173B1 (ko) * 2013-08-29 2020-09-29 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
TWI559576B (zh) * 2013-11-05 2016-11-21 Sfi Electronics Technology Inc A chip type diode package element and its manufacturing method
US9287240B2 (en) * 2013-12-13 2016-03-15 Micron Technology, Inc. Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
TWI501363B (zh) * 2014-01-10 2015-09-21 Sfi Electronics Technology Inc 一種小型化表面黏著型二極體封裝元件及其製法
CN104637914B (zh) * 2015-02-28 2018-02-13 立昌先进科技股份有限公司 多功能表面黏着型电子组件及其制法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018151405A1 (ko) * 2017-02-15 2018-08-23 주식회사 모다이노칩 칩 패키지
KR20190021081A (ko) * 2017-08-22 2019-03-05 삼성전기주식회사 복합 전자부품, 그 실장 기판
US11166375B2 (en) 2017-08-22 2021-11-02 Samsung Electro-Mechanics Co., Ltd. Composite electronic component and board having the same
US11206737B2 (en) 2017-08-22 2021-12-21 Samsung Electro-Mechanics Co., Ltd. Composite electronic component and board having the same

Also Published As

Publication number Publication date
JP2016152416A (ja) 2016-08-22
EP3059761A2 (en) 2016-08-24
TWI651830B (zh) 2019-02-21
TW201631736A (zh) 2016-09-01
US20160240510A1 (en) 2016-08-18
KR101770729B1 (ko) 2017-09-05
US9443825B2 (en) 2016-09-13
EP3059761A3 (en) 2016-11-02

Similar Documents

Publication Publication Date Title
KR101770729B1 (ko) 다기능 소형 표면 실장형 장치 및 이를 생산하기 위한 공정
KR101650896B1 (ko) 소형화된 smd 다이오드 패키지 및 이를 생산하기 위한 공정
EP1580809B1 (en) Ceramic substrate incorporating an ESD protection for a light emitting diode
JP3689696B2 (ja) チップパッケージの製造方法
US7763495B2 (en) Integrated circuit incorporating wire bond inductance
KR930010076B1 (ko) 다층혼성집적회로
US20080024998A1 (en) Substrate structure integrated with passive components
KR20180094525A (ko) 반도체 패키지 장치
US7239525B2 (en) Circuit board structure with embedded selectable passive components and method for fabricating the same
JPH02187054A (ja) 混成集積回路部品の構造
CN104637914B (zh) 多功能表面黏着型电子组件及其制法
US20050134405A1 (en) Electronic device and semiconductor device
CN207572353U (zh) 薄膜器件
CN210837329U (zh) 一种贴片式集成压敏电阻
EP4091193A2 (en) Component assemblies and embedding for high density electronics
TWI719517B (zh) 一種貼片式單顆小尺寸及陣列型之晶片半導體元件之封裝方法
KR100644315B1 (ko) 반도체 소자 패키지
KR102481099B1 (ko) 복합 반도체 패키지 제조방법
US20230027138A1 (en) Power module
JPH0462961A (ja) 半導体装置およびその製造方法
JP2006093532A (ja) 電子部品
TWI234865B (en) Electrically insulating heat sink and semiconductor package with the heat sink
KR20170060926A (ko) 복합 전자 부품 및 그 실장 기판
KR20140039653A (ko) 와이어 본딩이 가능한 표면 실장 소자 및 반도체 패키지
JP2912813B2 (ja) 電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant