KR20210155431A - 시스템 인 패키지 및 이를 포함하는 전자 모듈 - Google Patents

시스템 인 패키지 및 이를 포함하는 전자 모듈 Download PDF

Info

Publication number
KR20210155431A
KR20210155431A KR1020200072494A KR20200072494A KR20210155431A KR 20210155431 A KR20210155431 A KR 20210155431A KR 1020200072494 A KR1020200072494 A KR 1020200072494A KR 20200072494 A KR20200072494 A KR 20200072494A KR 20210155431 A KR20210155431 A KR 20210155431A
Authority
KR
South Korea
Prior art keywords
connection terminal
external connection
test
capacitor
package
Prior art date
Application number
KR1020200072494A
Other languages
English (en)
Inventor
남위진
정승환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200072494A priority Critical patent/KR20210155431A/ko
Priority to CN202110521509.0A priority patent/CN113872171A/zh
Priority to US17/320,267 priority patent/US11804707B2/en
Publication of KR20210155431A publication Critical patent/KR20210155431A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2827—Testing of electronic protection circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/005—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection avoiding undesired transient conditions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

시스템 인 패키지는 기능 회로 및 기능 회로에 순간 과도 전압이 인가되지 않도록 하여 기능 회로를 보호하는 보호 회로를 포함한다. 이 때, 보호 회로는 TVS 다이오드 및 커패시터를 포함한다. TVS 다이오드는 접지 전압을 수신하는 애노드 및 제1 외부 연결 단자에 연결되는 캐소드를 포함한다. 커패시터는 제1 외부 연결 단자와 전기적으로 분리된 제2 외부 연결 단자에 연결되는 제1 단자 및 접지 전압을 수신하는 제2 단자를 포함한다.

Description

시스템 인 패키지 및 이를 포함하는 전자 모듈{SYSTEM IN PACKAGE AND ELECTRONIC MODULE INCLUDING THE SAME}
본 발명은 전자 모듈에 관한 것이다. 보다 상세하게는, 본 발명은 기능 회로 및 순간 과도 전압으로부터 기능 회로를 보호하는 보호 회로를 구비한 시스템 인 패키지 및 이를 포함하는 전자 모듈에 관한 것이다.
최근, 전자 기기를 제조함에 있어서 기능 회로들을 개별적인 칩들로 구현하여 하나의 패키지에 결합시키는 시스템 인 패키지(system in package; SIP)가 널리 사용되고 있다. 이 때, 시스템 인 패키지는 전자 기기 내에서 정전기 방전 등에 의해 발생하는 순간 과도 전압으로부터 기능 회로를 보호하기 위해 상기 순간 과도 전압이 기능 회로에 인가되지 않도록 하는 보호 회로를 포함할 수 있고, 보호 회로는 기능 회로에 연결된 소정의 라인과 접지 전압을 전달하는 접지 전압 라인 사이에 병렬 연결되는 순간 과도 전압 억제(transient voltage suppression; TVS) 다이오드 및 커패시터를 포함할 수 있다. 이에, 전자 기기 내에서 정전기 방전 등에 의해 순간 과도 전압이 소정의 라인에 인가되는 경우, TVS 다이오드가 소정의 라인에 흐르는 서지 전류(surge current)를 접지 전압 라인으로 방전시킴으로써 기능 회로를 보호할 수 있다. 한편, 전자 기기를 제조함에 있어서 시스템 인 패키지가 인쇄 회로 기판(예를 들어, 플렉시블 인쇄 회로 기판)에 실장되기 이전에 시스템 인 패키지에 대한 테스트가 수행될 수 있다. 하지만, 종래의 시스템 인 패키지 내에서는 TVS 다이오드와 커패시터가 소정의 라인과 접지 전압 라인 사이에 서로 병렬 연결되어 있기 때문에(즉, TVS 다이오드의 캐소드와 커패시터의 제1 단자가 전기적으로 연결되어 있고, TVS 다이오드의 애노드와 커패시터의 제2 단자가 전기적으로 연결되어 있음), TVS 다이오드에 대한 테스트가 수행될 때 커패시터에 의한 영향(예를 들어, TVS 다이오드에 흐르는 역전류가 감쇄 진동하는 현상)으로 테스트 시간(test tact time)이 지연되고, 커패시터에 대한 테스트가 수행될 때 TVS 다이오드에 의한 영향(예를 들어, TVS 다이오드에 누설 전류가 흐르는 현상)으로 커패시턴스 측정 오차가 발생하는 문제점이 있다.
본 발명의 일 목적은 기능 회로 및 기능 회로에 순간 과도 전압이 인가되지 않도록 하여 기능 회로를 보호하는 보호 회로를 포함하되, TVS 다이오드에 대한 테스트가 수행될 때 커패시터에 의한 영향이 발생하지 않고(즉, 테스트 시간이 지연되지 않음), 커패시터에 대한 테스트가 수행될 때 TVS 다이오드에 의한 영향이 발생하지 않는(즉, 커패시턴스 측정 오차가 발생하지 않음) 시스템 인 패키지를 제공하는 것이다.
본 발명의 다른 목적은 상기 시스템 인 패키지를 포함함으로써, 정전기 방전에 대한 높은 안정성(또는 신뢰성)을 갖는 전자 모듈을 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 시스템 인 패키지는 기능 회로 및 상기 기능 회로에 순간 과도 전압이 인가되지 않도록 하여 상기 기능 회로를 보호하는 보호 회로를 포함할 수 있다. 이 때, 상기 보호 회로는 접지 전압을 수신하는 애노드 및 제1 외부 연결 단자에 연결되는 캐소드를 포함하는 순간 과도 전압 억제(transient voltage suppression; TVS) 다이오드 및 상기 제1 외부 연결 단자와 전기적으로 분리된 제2 외부 연결 단자에 연결되는 제1 단자 및 상기 접지 전압을 수신하는 제2 단자를 포함하는 커패시터를 포함할 수 있다.
일 실시예에 의하면, 상기 TVS 다이오드에 대한 제1 테스트 및 상기 커패시터에 대한 제2 테스트가 모두 수행된 이후에 상기 TVS 다이오드의 상기 캐소드와 상기 커패시터의 상기 제1 단자가 외부에 위치한 인쇄 회로 기판을 통해 전기적으로 연결될 수 있다.
일 실시예에 의하면, 상기 인쇄 회로 기판은 제3 외부 연결 단자 및 상기 제3 외부 연결 단자와 상기 인쇄 회로 기판 내에서 전기적으로 연결된 제4 외부 연결 단자를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 외부 연결 단자, 상기 제2 외부 연결 단자, 상기 제3 외부 연결 단자 및 상기 제4 외부 연결 단자는 솔더 볼(solder ball)들로 구현될 수 있다.
일 실시예에 의하면, 상기 제1 테스트는 상기 제1 외부 연결 단자를 통해 제1 테스트 전압이 인가되면 상기 TVS 다이오드에 흐르는 역전류를 측정하는 방식으로 수행될 수 있다.
일 실시예에 의하면, 상기 제1 테스트 전압은 상기 TVS 다이오드의 항복 전압보다 크거나 같을 수 있다.
일 실시예에 의하면, 상기 제2 테스트는 상기 제2 외부 연결 단자를 통해 제2 테스트 전압이 인가되면 상기 커패시터의 커패시턴스를 측정하는 방식으로 수행될 수 있다.
일 실시예에 의하면, 상기 제2 테스트 전압은 상기 TVS 다이오드의 리버스 스탠드 오프 전압보다 크거나 같을 수 있다.
일 실시예에 의하면, 상기 TVS 다이오드에 흐르는 상기 역전류와 상기 커패시터의 상기 커패시턴스가 모두 정상 판정 범위에 속하면, 상기 제1 외부 연결 단자가 상기 제3 외부 연결 단자에 연결되고, 상기 제2 외부 연결 단자가 상기 제4 외부 연결 단자에 연결될 수 있다.
일 실시예에 의하면, 상기 TVS 다이오드에 흐르는 상기 역전류와 상기 커패시터의 상기 커패시턴스 중에서 적어도 하나 이상이 정상 판정 범위에 속하지 않으면, 상기 시스템 인 패키지는 불량품으로 판정되어 폐기될 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 전자 모듈은 인쇄 회로 기판 및 상기 인쇄 회로 기판에 실장되고, 기능 회로 및 상기 기능 회로에 순간 과도 전압이 인가되지 않도록 하여 상기 기능 회로를 보호하는 보호 회로를 포함하는 적어도 하나 이상의 시스템 인 패키지를 포함할 수 있다. 이 때, 상기 보호 회로는 접지 전압을 수신하는 애노드 및 제1 외부 연결 단자에 연결되는 캐소드를 포함하는 순간 과도 전압 억제(transient voltage suppression; TVS) 다이오드 및 상기 제1 외부 연결 단자와 물리적으로 분리되고 전기적으로도 분리된 제2 외부 연결 단자에 연결되는 제1 단자 및 상기 접지 전압을 수신하는 제2 단자를 포함하는 커패시터를 포함할 수 있다.
일 실시예에 의하면, 상기 TVS 다이오드에 대한 제1 테스트 및 상기 커패시터에 대한 제2 테스트가 모두 수행된 이후에 상기 TVS 다이오드의 상기 캐소드와 상기 커패시터의 상기 제1 단자가 상기 인쇄 회로 기판을 통해 전기적으로 연결될 수 있다.
일 실시예에 의하면, 상기 인쇄 회로 기판은 제3 외부 연결 단자 및 상기 제3 외부 연결 단자와 상기 인쇄 회로 기판 내에서 전기적으로 연결된 제4 외부 연결 단자를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 외부 연결 단자, 상기 제2 외부 연결 단자, 상기 제3 외부 연결 단자 및 상기 제4 외부 연결 단자는 솔더 볼(solder ball)들로 구현될 수 있다.
일 실시예에 의하면, 상기 제1 테스트는 상기 제1 외부 연결 단자를 통해 제1 테스트 전압이 인가되면 상기 TVS 다이오드에 흐르는 역전류를 측정하는 방식으로 수행될 수 있다.
일 실시예에 의하면, 상기 제1 테스트 전압은 상기 TVS 다이오드의 항복 전압보다 크거나 같을 수 있다.
일 실시예에 의하면, 상기 제2 테스트는 상기 제2 외부 연결 단자를 통해 제2 테스트 전압이 인가되면 상기 커패시터의 커패시턴스를 측정하는 방식으로 수행될 수 있다.
일 실시예에 의하면, 상기 제2 테스트 전압은 상기 TVS 다이오드의 리버스 스탠드 오프 전압보다 크거나 같을 수 있다.
일 실시예에 의하면, 상기 TVS 다이오드에 흐르는 상기 역전류와 상기 커패시터의 상기 커패시턴스가 모두 정상 판정 범위에 속하면, 상기 제1 외부 연결 단자는 상기 제3 외부 연결 단자에 연결되고, 상기 제2 외부 연결 단자는 상기 제4 외부 연결 단자에 연결될 수 있다.
일 실시예에 의하면, 상기 TVS 다이오드에 흐르는 상기 역전류와 상기 커패시터의 상기 커패시턴스 중에서 적어도 하나 이상이 정상 판정 범위에 속하지 않으면, 상기 시스템 인 패키지는 불량품으로 판정되어 폐기될 수 있다.
본 발명의 실시예들에 따른 시스템 인 패키지는 기능 회로 및 기능 회로에 순간 과도 전압이 인가되지 않도록 하여 기능 회로를 보호하는 보호 회로를 포함하되, 보호 회로가 접지 전압을 수신하는 애노드 및 제1 외부 연결 단자에 연결되는 캐소드를 포함하는 TVS 다이오드 및 제1 외부 연결 단자와 전기적으로 분리된 제2 외부 연결 단자에 연결되는 제1 단자 및 접지 전압을 수신하는 제2 단자를 포함하는 커패시터를 포함하는 구성을 갖고, TVS 다이오드에 대한 제1 테스트와 커패시터에 대한 제2 테스트가 모두 수행된 이후에 TVS 다이오드의 캐소드와 커패시터의 제1 단자가 외부에 위치한 인쇄 회로 기판을 통해 전기적으로 연결됨으로써, TVS 다이오드에 대한 제1 테스트가 수행될 때 커패시터에 의한 영향이 발생하지 않고(즉, 테스트 시간이 지연되지 않음), 커패시터에 대한 제2 테스트가 수행될 때 TVS 다이오드에 의한 영향이 발생하지 않도록(즉, 커패시턴스 측정 오차가 발생하지 않음) 할 수 있다.
본 발명의 실시예들에 따른 전자 모듈은 상기 시스템 인 패키지를 포함함으로써, 정전기 방전에 대한 높은 안정성(또는 신뢰성)을 가질 수 있다.
다만, 본 발명의 효과는 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 시스템 인 패키지를 나타내는 블록도이다.
도 2는 도 1의 시스템 인 패키지에 포함된 보호 회로를 나타내는 도면이다.
도 3은 도 2의 보호 회로가 외부에 위치한 인쇄 회로 기판에 연결되는 일 예를 나타내는 도면이다.
도 4a는 도 1의 시스템 인 패키지에서 보호 회로 내 TVS 다이오드에 대한 제1 테스트가 수행되는 일 예를 나타내는 도면이다.
도 4b는 종래의 시스템 인 패키지에서 보호 회로 내 TVS 다이오드에 대한 제1 테스트가 수행되는 비교 예를 나타내는 도면이다.
도 5a는 도 1의 시스템 인 패키지에서 보호 회로 내 커패시터에 대한 제2 테스트가 수행되는 일 예를 나타내는 도면이다.
도 5b는 종래의 시스템 인 패키지에서 보호 회로 내 커패시터에 대한 제2 테스트가 수행되는 비교 예를 나타내는 도면이다.
도 6은 본 발명의 실시예들에 따른 전자 모듈을 나타내는 블록도이다.
도 7은 도 6의 전자 모듈에서 시스템 인 패키지가 인쇄 회로 기판에 실장되는 일 예를 나타내는 도면이다.
도 8은 도 6의 전자 모듈을 포함하는 스마트폰의 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대해서 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 실시예들에 따른 시스템 인 패키지를 나타내는 블록도이고, 도 2는 도 1의 시스템 인 패키지에 포함된 보호 회로를 나타내는 도면이며, 도 3은 도 2의 보호 회로가 외부에 위치한 인쇄 회로 기판에 연결되는 일 예를 나타내는 도면이다.
도 1 내지 도 3을 참조하면, 시스템 인 패키지(100)는 기능 회로(120) 및 보호 회로(140)를 포함할 수 있다. 한편, 도 1에서는 시스템 인 패키지(100)가 하나의 기능 회로(120) 및 하나의 보호 회로(140)를 포함하는 것으로 도시되어 있으나, 이것은 예시적인 것으로서, 시스템 인 패키지(100)는 하나 이상의 기능 회로(120) 및 하나 이상의 보호 회로(140)를 포함할 수 있음을 이해하여야 한다.
기능 회로(120)는 소정의 기능(예를 들어, 통신 기능, 표시 기능, 메모리 기능 등)을 수행할 수 있다. 예를 들어, 기능 회로(140)는 하나 이상의 칩(chip)으로 구현될 수 있다. 즉, 시스템 인 패키지(100)는 하나의 패키지 안에 복수의 칩들을 포함(즉, 적층하거나 또는 배치)하는 구성을 가질 수 있다. 보호 회로(140)는 기능 회로(120)에 순간 과도 전압이 인가되지 않도록 하여 기능 회로(120)를 보호할 수 있다. 예를 들어, 전자 기기 내에서 정전기 방전 등에 의해 순간 과도 전압이 소정의 라인에 인가되는 경우, 보호 회로(140)는 소정의 라인에 흐르는 서지 전류를 접지 전압 라인으로 방전시킴으로써 기능 회로(120)를 보호할 수 있다. 구체적으로, 도 2에 도시된 바와 같이, 보호 회로(140)는 접지 전압(GND)을 수신하는 애노드(anode) 및 제1 외부 연결 단자(FET)에 연결되는 캐소드(cathode)를 포함하는 순간 과도 전압 억제(transient voltage suppression; TVS) 다이오드(142) 및 제1 외부 연결 단자(FET)와 전기적으로 분리된 제2 외부 연결 단자(SET)에 연결되는 제1 단자 및 접지 전압(GND)을 수신하는 제2 단자를 포함하는 커패시터(144)를 포함할 수 있다. 이 때, 시스템 인 패키지(100) 내에서 제1 외부 연결 단자(FET)와 제2 외부 연결 단자(SET)는 전기적으로 분리되어 있을 뿐만 아니라 물리적으로도 분리되어 있다. 일 실시예에서, 시스템 인 패키지(100)의 제1 외부 연결 단자(FET)와 제2 외부 연결 단자(SET)는 솔더 볼(solder ball)들로 구현될 수 있다. 이 때, 시스템 인 패키지(100)가 외부에 위치하는 인쇄 회로 기판(또는 패키지 기판으로 명명)에 결합(즉, 실장)될 때, 시스템 인 패키지(100)에 형성된 솔더 볼들과 인쇄 회로 기판(예를 들어, 플렉시블 인쇄 회로 기판 등)에 형성된 솔더 볼들이 접촉하는 방식으로 시스템 인 패키지(100)와 인쇄 회로 기판이 전기적으로 연결될 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 시스템 인 패키지(100)(즉, 보호 회로(140))의 솔더 볼들에 상응하는 제1 외부 연결 단자(FET)와 제2 외부 연결 단자(SET)가 인쇄 회로 기판의 솔더 볼들에 상응하는 제3 외부 연결 단자(TET)와 제4 외부 연결 단자(FOET)에 각각 접촉할 수 있다.
한편, 시스템 인 패키지(100)는 테스트(즉, 결함 검출 테스트)를 통과해야만(즉, 정상품이라고 판정되어야만) 인쇄 회로 기판에 실장될 수 있다. 이를 위해, 기능 회로(120)에 대한 테스트는 물론 보호 회로(140)에 대한 테스트도 수행될 수 있다. 구체적으로, 보호 회로(140)에 대한 테스트는 TVS 다이오드(142)에 대한 제1 테스트 및 커패시터(144)에 대한 제2 테스트를 포함할 수 있다. 예를 들어, TVS 다이오드(142)에 대한 제1 테스트는 제1 외부 연결 단자(FET)를 통해 제1 테스트 전압이 인가되면 TVS 다이오드(142)에 흐르는 역전류(reverse current)를 측정하는 방식으로 수행될 수 있다. 일 실시예에서, 제1 테스트 전압은 TVS 다이오드(142)의 항복 전압(breakdown voltage)보다 크거나 같을 수 있다. 또한, 커패시터(144)에 대한 제2 테스트는 제2 외부 연결 단자(SET)를 통해 제2 테스트 전압이 인가되면 커패시터(144)의 커패시턴스를 측정하는 방식으로 수행될 수 있다. 일 실시예에서, 제2 테스트 전압은 TVS 다이오드(142)의 리버스 스탠드 오프 전압(reverse stand off voltage)보다 크거나 같을 수 있다. 따라서, TVS 다이오드(142)에 대한 제1 테스트와 커패시터(144)에 대한 제2 테스트가 모두 수행된 이후에 TVS 다이오드(142)의 캐소드와 커패시터(144)의 제1 단자가 외부에 위치한 인쇄 회로 기판을 통해 전기적으로 연결될 수 있다. 다시 말하면, 도 3에 도시된 바와 같이, 인쇄 회로 기판이 제3 외부 연결 단자(TET) 및 제4 외부 연결 단자(FOET)를 포함하고, 제3 외부 연결 단자(TET)와 제4 외부 연결 단자(FOET)가 인쇄 회로 기판 내에서 전기적으로 연결되어 있기 때문에, 시스템 인 패키지(100)의 제1 외부 연결 단자(FET)와 제2 외부 연결 단자(SET)가 인쇄 회로 기판의 제3 외부 연결 단자(TET)와 제4 외부 연결 단자(FOET)에 각각 연결되면, TVS 다이오드(142)의 캐소드와 커패시터(144)의 제1 단자가 외부에 위치한 인쇄 회로 기판을 통해 전기적으로 연결되는 것이다. 일 실시예에서, 인쇄 회로 기판의 제3 외부 연결 단자(TET)와 제4 외부 연결 단자(FOET)도 솔더 볼들로 구현될 수 있다.
상술한 바와 같이, TVS 다이오드(142)에 대한 제1 테스트와 커패시터(144)에 대한 제2 테스트가 모두 수행된 이후에 TVS 다이오드(142)의 캐소드와 커패시터(144)의 제1 단자가 외부에 위치한 인쇄 회로 기판을 통해 전기적으로 연결될 수 있다. 다시 말하면, 시스템 인 패키지(100)이 인쇄 회로 기판에 실장되기 이전에는, TVS 다이오드(142)의 캐소드(즉, 제1 외부 연결 단자(FET))와 커패시터(144)의 제1 단자(즉, 제2 외부 연결 단자(SET))가 전기적으로 연결되지 않는 것이다. 따라서, TVS 다이오드(142)에 대한 제1 테스트가 수행될 때 제1 외부 연결 단자(FET)에 제1 테스트 전압이 인가되더라도, 제1 테스트 전압이 커패시터(144)에 인가되지 않기 때문에, TVS 다이오드(142)에 대한 제1 테스트가 수행될 때 커패시터(144)에 의한 영향이 발생하지 않는다. 또한, 커패시터(144)에 대한 제2 테스트가 수행될 때 제2 외부 연결 단자(SET)에 제2 테스트 전압이 인가되더라도, 제2 테스트 전압이 TVS 다이오드(142)에 인가되지 않기 때문에, 커패시터(144)에 대한 제2 테스트가 수행될 때 TVS 다이오드(142)에 의한 영향이 발생하지 않는다. 반면에, 종래의 시스템 인 패키지에서는 인쇄 회로 기판과의 결합 여부와 관계없이 TVS 다이오드(142)의 캐소드와 커패시터(144)의 제1 단자가 전기적으로 연결(예를 들어, 공통 노드에 연결)되어 있다. 따라서, TVS 다이오드(142)에 대한 제1 테스트가 수행될 때 공통 노드에 제1 테스트 전압이 인가됨에 따라 제1 테스트 전압이 커패시터(144)에도 인가되기 때문에, TVS 다이오드(142)에 대한 제1 테스트가 수행될 때 커패시터(144)에 의한 영향(예를 들어, TVS 다이오드에 흐르는 역전류가 감쇄 진동하는 현상)이 발생한다. 또한, 커패시터(144)에 대한 제2 테스트가 수행될 때 공통 노드에 제2 테스트 전압이 인가됨에 따라 제2 테스트 전압이 TVS 다이오드(142)에도 인가되기 때문에, 커패시터(144)에 대한 제2 테스트가 수행될 때 TVS 다이오드(142)에 의한 영향(예를 들어, TVS 다이오드에 누설 전류가 흐르는 현상)이 발생한다. 그 결과, 종래의 시스템 인 패키지에서는 TVS 다이오드(142)에 대한 제1 테스트가 수행될 때 커패시터(144)에 의한 영향으로 테스트 시간이 지연되고, 커패시터(144)에 대한 제2 테스트가 수행될 때 TVS 다이오드(142)에 의한 영향으로 커패시턴스 측정 오차가 발생하므로, 종래의 시스템 인 패키지에 대한 테스트 신뢰성이 저하될 수 있다. 반면에, 시스템 인 패키지(100)에서는 TVS 다이오드(142)에 대한 제1 테스트와 커패시터(144)에 대한 제2 테스트가 수행될 때 테스트 시간 지연이나 커패시턴스 측정 오차가 발생하지 않으므로, 시스템 인 패키지(100)에 대한 테스트 신뢰성은 향상될 수 있다.
한편, TVS 다이오드(142)에 대한 제1 테스트 및 커패시터(144)에 대한 제2 테스트가 수행된 결과, TVS 다이오드(142)에 흐르는 역전류와 커패시터(144)의 커패시턴스 중에서 적어도 하나 이상이 정상 판정 범위에 속하지 않으면, 시스템 인 패키지(100)는 불량품으로 판정되어 폐기될 수 있다. 반면에, TVS 다이오드(142)에 흐르는 역전류와 커패시터(144)의 커패시턴스가 모두 정상 판정 범위에 속하면, 시스템 인 패키지(100)는 정상품으로 판정되어 인쇄 회로 기판에 실장될 수 있다. 즉, TVS 다이오드(142)에 흐르는 역전류와 커패시터(144)의 커패시턴스가 모두 정상 판정 범위에 속하면, 도 3에 도시된 바와 같이, 시스템 인 패키지(100)의 제1 외부 연결 단자(FET)가 인쇄 회로 기판의 제3 외부 연결 단자(TET)에 연결되고, 시스템 인 패키지(100)의 제2 외부 연결 단자(SET)가 인쇄 회로 기판의 제4 외부 연결 단자(FOET)에 연결될 수 있다. 따라서, 정상품으로 판정된 시스템 인 패키지(100)가 인쇄 회로 기판에 결합된 이후에는 TVS 다이오드(142)의 캐소드와 커패시터(144)의 제1 단자가 전기적으로 연결되어 있기 때문에, 시스템 인 패키지(100) 내 보호 회로(140)는 정상적으로 동작(즉, 기능 회로(120)를 전자 기기 내에서 정전기 방전 등에 의해 발생하는 순간 과도 전압으로부터 보호)할 수 있다. 다시 말하면, 도 3에 도시된 바와 같이, 정상품으로 판정된 시스템 인 패키지(100)가 인쇄 회로 기판에 결합된 이후에는 인쇄 회로 기판을 통해 TVS 다이오드(142)의 캐소드와 커패시터(144)의 제1 단자가 전기적으로 연결되어 있기 때문에, 시스템 인 패키지(100) 내 보호 회로(140)는 기능 회로(120)에 연결된 소정의 라인과 접지 전압(GND)을 전달하는 접지 전압 라인 사이에 병렬 연결되는 TVS 다이오드(142) 및 커패시터(144)를 포함하는 구성을 갖게 되는 것이다. 그 결과, 전자 기기 내에서 정전기 방전 등에 의해 순간 과도 전압이 소정의 라인에 인가되더라도, TVS 다이오드(142)가 소정의 라인에 흐르는 서지 전류를 접지 전압(GND)을 전달하는 접지 전압 라인으로 방전시키기 때문에 기능 회로(120)가 보호될 수 있다.
이와 같이, 시스템 인 패키지(100)는 기능 회로(120) 및 기능 회로(120)에 순간 과도 전압이 인가되지 않도록 하여 기능 회로(120)를 보호하는 보호 회로(140)를 포함하되, 보호 회로(140)가 접지 전압(GND)을 수신하는 애노드 및 제1 외부 연결 단자(FET)에 연결되는 캐소드를 포함하는 TVS 다이오드(142) 및 제1 외부 연결 단자(FET)와 전기적으로 분리된 제2 외부 연결 단자(SET)에 연결되는 제1 단자 및 접지 전압(GND)을 수신하는 제2 단자를 포함하는 커패시터(144)를 포함하는 구성을 갖고, TVS 다이오드(142)에 대한 제1 테스트와 커패시터(144)에 대한 제2 테스트가 모두 수행된 이후에 TVS 다이오드(142)의 캐소드와 커패시터(144)의 제1 단자가 외부에 위치한 인쇄 회로 기판을 통해 전기적으로 연결됨으로써, TVS 다이오드(142)에 대한 제1 테스트가 수행될 때 커패시터(144)에 의한 영향이 발생하지 않고(즉, 테스트 시간이 지연되지 않음), 커패시터(144)에 대한 제2 테스트가 수행될 때 TVS 다이오드(142)에 의한 영향이 발생하지 않도록(즉, 커패시턴스 측정 오차가 발생하지 않음) 할 수 있다. 이에, 시스템 인 패키지(100)는 테스트 시간 단축을 통해 테스트 비용을 저감하고, 결함 검출력 향상(예를 들어, TVS 다이오드(142)의 역전류 및 커패시터(144)의 커패시턴스를 정확하게 측정 등)을 통해 테스트 수율을 개선할 수 있다. 그 결과, 시스템 인 패키지(100)을 포함하는 전자 모듈은 정전기 방전에 대한 높은 안정성(또는 신뢰성)을 가질 수 있다.
도 4a는 도 1의 시스템 인 패키지에서 보호 회로 내 TVS 다이오드에 대한 제1 테스트가 수행되는 일 예를 나타내는 도면이고, 도 4b는 종래의 시스템 인 패키지에서 보호 회로 내 TVS 다이오드에 대한 제1 테스트가 수행되는 비교 예를 나타내는 도면이다.
도 4a 및 도 4b를 참조하면, 도 4a 및 도 4b는 TVS 다이오드(142, 146)에 대한 제1 테스트가 수행됨에 있어서 시스템 인 패키지(100)와 종래의 시스템 인 패키지 사이에 테스트 시간 차이가 발생하는 것을 보여주고 있다.
구체적으로, 도 4a에 도시된 바와 같이, 시스템 인 패키지(100)에서는 TVS 다이오드(142)에 대한 제1 테스트가 제1 외부 연결 단자(FET)를 통해 제1 테스트 전압(FTV)이 인가되면 TVS 다이오드(142)에 흐르는 역전류(IREV)를 측정하는 방식으로 수행될 수 있다. 일 실시예에서, 제1 테스트 전압(FTV)은 TVS 다이오드(142)의 항복 전압보다 크거나 같을 수 있다. 이 때, TVS 다이오드(142)에 대한 제1 테스트는 시스템 인 패키지(100)가 외부에 위치하는 인쇄 회로 기판에 실장되기 이전에 수행되기 때문에, 제1 외부 연결 단자(FET)와 제2 외부 연결 단자(SET)는 전기적으로 분리되어 있다. 따라서, 제1 외부 연결 단자(FET)를 통해 제1 테스트 전압(FTV)이 인가되더라도, 제1 테스트 전압(FTV)이 커패시터(144)에는 인가되지 않는다. 따라서, 시스템 인 패키지(100)에서는 TVS 다이오드(142)에 대한 제1 테스트가 수행될 때 커패시터(144)에 의한 영향(예를 들어, TVS 다이오드(142)에 흐르는 역전류(IREV)가 감쇄 진동하는 현상)이 발생하지 않는다. 이후, TVS 다이오드(142)에 흐르는 역전류(IREV)가 정상 판정 범위 내에 속하면, TVS 다이오드(142)는 정상품으로 판단되고, 시스템 인 패키지(100)가 외부에 위치하는 인쇄 회로 기판에 실장됨에 따라 제1 외부 연결 단자(FET)는 인쇄 회로 기판의 제3 외부 연결 단자(TET)에 전기적으로 연결될 수 있다. 반면에, TVS 다이오드(142)에 흐르는 역전류(IREV)가 정상 판정 범위 내에 속하지 않으면, TVS 다이오드(142)는 불량품으로 판단되고, 그에 따라, 시스템 인 패키지(100)도 불량품으로 판정되어 폐기될 수 있다.
반면에, 도 4b에 도시된 바와 같이, 종래의 시스템 인 패키지에서는 TVS 다이오드(146)에 대한 제1 테스트가 공통 노드에 상응하는 공통 연결 단자(CET)를 통해 제1 테스트 전압(FTV)이 인가되면 TVS 다이오드(146)에 흐르는 역전류(IREV')를 측정하는 방식으로 수행될 수 있다. 일 실시예에서, 제1 테스트 전압(FTV)은 TVS 다이오드(146)의 항복 전압보다 크거나 같을 수 있다. 이 때, 종래의 시스템 인 패키지에서는 TVS 다이오드(146)와 커패시터(148)가 병렬 연결(즉, TVS 다이오드(146)의 캐소드와 커패시터(148)의 제1 단자가 공통 노드(즉, 공통 연결 단자(CET))에서 전기적으로 연결되고, TVS 다이오드(146)의 애노드와 커패시터(148)의 제2 단자가 접지 전압(GND)을 전달하는 접지 전압 라인에서 전기적으로 연결)되어 있으므로, 공통 연결 단자(CET)를 통해 제1 테스트 전압(FTV)이 인가되면, 제1 테스트 전압(FTV)은 TVS 다이오드(146)와 커패시터(148)에 공통으로 인가된다. 따라서, 종래의 시스템 인 패키지에서는 TVS 다이오드(146)에 대한 제1 테스트가 수행될 때 커패시터(148)에 의한 영향(예를 들어, TVS 다이오드(146)에 흐르는 역전류(IREV')가 감쇄 진동하는 현상)이 발생하게 된다. 이에, 종래의 시스템 인 패키지에서는 TVS 다이오드(146)와 커패시터(148)의 커플링(coupling)에 따른 전류 파형의 감쇄 진동 현상이 발생하기 때문에, TVS 다이오드(146)에 흐르는 역전류(IREV')의 감쇄 진동이 잦아질 때까지 기다린 후 상기 역전류(IREV')를 측정해야 하므로, TVS 다이오드(146)에 대한 제1 테스트를 수행하는 테스트 시간이 크게 증가(즉, 테스트 시간 지연)하거나 또는 너무 빠른 시점에 상기 역전류(IREV')를 측정하는 경우 상기 역전류(IREV')의 측정값이 부정확하게 된다.
이와 같이, 시스템 인 패키지(100)는 기능 회로(120) 및 기능 회로(120)에 순간 과도 전압이 인가되지 않도록 하여 기능 회로(120)를 보호하는 보호 회로(140)를 포함하되, 보호 회로(140)가 접지 전압(GND)을 수신하는 애노드 및 제1 외부 연결 단자(FET)에 연결되는 캐소드를 포함하는 TVS 다이오드(142) 및 제1 외부 연결 단자(FET)와 전기적으로 분리된 제2 외부 연결 단자(SET)에 연결되는 제1 단자 및 접지 전압(GND)을 수신하는 제2 단자를 포함하는 커패시터(144)를 포함하는 구성을 갖고, TVS 다이오드(142)에 대한 제1 테스트와 커패시터(144)에 대한 제2 테스트가 모두 수행된 이후에 TVS 다이오드(142)의 캐소드와 커패시터(144)의 제1 단자가 외부에 위치한 인쇄 회로 기판을 통해 전기적으로 연결됨으로써, TVS 다이오드(142)에 대한 제1 테스트가 수행될 때 커패시터(144)에 의한 영향이 발생하지 않고(즉, 테스트 시간이 지연되지 않음), 커패시터(144)에 대한 제2 테스트가 수행될 때 TVS 다이오드(142)에 의한 영향이 발생하지 않도록(즉, 커패시턴스 측정 오차가 발생하지 않음) 할 수 있다. 또한, 시스템 인 패키지(100)는 정상품으로 판정되어 인쇄 회로 기판에 결합(즉, 실장)된 이후에는 인쇄 회로 기판을 통해 TVS 다이오드(142)의 캐소드와 커패시터(144)의 제1 단자가 전기적으로 연결되어 있기 때문에, 시스템 인 패키지(100) 내 보호 회로(140)는 기능 회로(120)에 연결된 소정의 라인과 접지 전압(GND)을 전달하는 접지 전압 라인 사이에 병렬 연결되는 TVS 다이오드(142) 및 커패시터(144)를 포함하는 구성을 갖게 되며, 그에 따라, 전자 기기 내에서 정전기 방전 등에 의해 순간 과도 전압이 소정의 라인에 인가되는 경우, TVS 다이오드(142)가 소정의 라인에 흐르는 서지 전류를 접지 전압(GND)을 전달하는 접지 전압 라인으로 방전시킴으로써 기능 회로(120)를 보호할 수 있다. 그 결과, 시스템 인 패키지(100)는 테스트 시간 단축을 통해 테스트 비용을 저감하고, 결함 검출력 향상(예를 들어, TVS 다이오드(142)의 역전류 및 커패시터(144)의 커패시턴스를 정확하게 측정 등)을 통해 테스트 수율을 개선할 수 있다.
도 5a는 도 1의 시스템 인 패키지에서 보호 회로 내 커패시터에 대한 제2 테스트가 수행되는 일 예를 나타내는 도면이고, 도 5b는 종래의 시스템 인 패키지에서 보호 회로 내 커패시터에 대한 제2 테스트가 수행되는 비교 예를 나타내는 도면이다.
도 5a 및 도 5b를 참조하면, 도 5a 및 도 5b는 커패시터(144, 148)에 대한 제2 테스트가 수행됨에 있어서 시스템 인 패키지(100)와 종래의 시스템 인 패키지 사이에 커패시턴스 측정값 차이가 발생하는 것을 보여주고 있다.
구체적으로, 도 5a에 도시된 바와 같이, 시스템 인 패키지(100)에서는 커패시터(144)에 대한 제2 테스트가 제2 외부 연결 단자(SET)를 통해 제2 테스트 전압(STV)이 인가되면 커패시터(144)의 커패시턴스를 측정하는 방식으로 수행될 수 있다. 일 실시예에서, 제2 테스트 전압(STV)은 TVS 다이오드(142)의 리버스 스탠드 오프 전압보다 크거나 같을 수 있다. 이 때, 커패시터(144)에 대한 제2 테스트는 시스템 인 패키지(100)가 외부에 위치하는 인쇄 회로 기판에 실장되기 이전에 수행되기 때문에, 제2 외부 연결 단자(SET)와 제1 외부 연결 단자(FET)는 전기적으로 분리되어 있다. 따라서, 제2 외부 연결 단자(SET)를 통해 제2 테스트 전압(STV)이 인가되더라도, 제2 테스트 전압(STV)이 TVS 다이오드(142)에는 인가되지 않는다. 따라서, 시스템 인 패키지(100)에서는 커패시터(144)에 대한 제2 테스트가 수행될 때 TVS 다이오드(142)에 의한 영향(예를 들어, TVS 다이오드(142)에 누설 전류(ILEAK)가 흐르는 현상)이 발생하지 않는다. 이후, 커패시터(144)의 커패시턴스가 정상 판정 범위 내에 속하면, 커패시터(144)는 정상품으로 판단되고, 시스템 인 패키지(100)가 외부에 위치하는 인쇄 회로 기판에 실장됨에 따라 제2 외부 연결 단자(SET)는 인쇄 회로 기판의 제4 외부 연결 단자(FOET)에 전기적으로 연결될 수 있다. 반면에, 커패시터(144)의 커패시턴스가 정상 판정 범위 내에 속하지 않으면, 커패시터(144)는 불량품으로 판단되고, 그에 따라, 시스템 인 패키지(100)도 불량품으로 판정되어 폐기될 수 있다.
반면에, 도 5b에 도시된 바와 같이, 종래의 시스템 인 패키지에서는 커패시터(148)에 대한 제2 테스트가 공통 노드에 상응하는 공통 연결 단자(CET)를 통해 제2 테스트 전압(STV)이 인가되면 커패시터(144)의 커패시턴스를 측정하는 방식으로 수행될 수 있다. 일 실시예에서, 제2 테스트 전압(STV)은 TVS 다이오드(146)의 리버스 스탠드 오프 전압보다 크거나 같을 수 있다. 이 때, 종래의 시스템 인 패키지에서는 TVS 다이오드(146)와 커패시터(148)가 병렬 연결(즉, TVS 다이오드(146)의 캐소드와 커패시터(148)의 제1 단자가 공통 노드(즉, 공통 연결 단자(CET))에서 전기적으로 연결되고, TVS 다이오드(146)의 애노드와 커패시터(148)의 제2 단자가 접지 전압(GND)을 전달하는 접지 전압 라인에서 전기적으로 연결)되어 있으므로, 공통 연결 단자(CET)를 통해 제2 테스트 전압(STV)이 인가되면, 제2 테스트 전압(STV)은 TVS 다이오드(146)와 커패시터(148)에 공통으로 인가된다. 따라서, 종래의 시스템 인 패키지에서는 커패시터(148)에 대한 제2 테스트가 수행될 때 TVS 다이오드(146)에 의한 영향(예를 들어, TVS 다이오드(146)에 누설 전류(ILEAK)가 흐르는 현상)이 발생하게 된다. 이에, 종래의 시스템 인 패키지에서는 TVS 다이오드(146)와 커패시터(148)의 커플링에 따른 전압 변동이 발생하기 때문에, 공통 연결 단자(CET)를 통해 제2 테스트 전압(STV)이 인가되더라도 커패시터(148)의 양단에 제2 테스트 전압(STV)이 아닌 소정의 전압(STV')이 걸리게 되고, 그에 따라, 상기 전압(STV')에 의해 측정된 커패시터(148)의 커패시턴스는 부정확하게 된다. 특히, 제2 테스트 전압(STV)이 TVS 다이오드(146)의 리버스 스탠드 오프 전압보다 작은 경우에는 TVS 다이오드(146)에 누설 전류(ILEAK)가 흐르지 않기 때문에 크게 문제가 되지 않지만, 제2 테스트 전압(STV)이 TVS 다이오드(146)의 리버스 스탠드 오프 전압보다 크거나 같은 경우에는 TVS 다이오드(146)에 누설 전류(ILEAK)가 흐르기 때문에 커패시터(148)의 커패시턴스 측정값에 오차가 발생하게 된다.
이와 같이, 시스템 인 패키지(100)는 기능 회로(120) 및 기능 회로(120)에 순간 과도 전압이 인가되지 않도록 하여 기능 회로(120)를 보호하는 보호 회로(140)를 포함하되, 보호 회로(140)가 접지 전압(GND)을 수신하는 애노드 및 제1 외부 연결 단자(FET)에 연결되는 캐소드를 포함하는 TVS 다이오드(142) 및 제1 외부 연결 단자(FET)와 전기적으로 분리된 제2 외부 연결 단자(SET)에 연결되는 제1 단자 및 접지 전압(GND)을 수신하는 제2 단자를 포함하는 커패시터(144)를 포함하는 구성을 갖고, TVS 다이오드(142)에 대한 제1 테스트와 커패시터(144)에 대한 제2 테스트가 모두 수행된 이후에 TVS 다이오드(142)의 캐소드와 커패시터(144)의 제1 단자가 외부에 위치한 인쇄 회로 기판을 통해 전기적으로 연결됨으로써, TVS 다이오드(142)에 대한 제1 테스트가 수행될 때 커패시터(144)에 의한 영향이 발생하지 않고(즉, 테스트 시간이 지연되지 않음), 커패시터(144)에 대한 제2 테스트가 수행될 때 TVS 다이오드(142)에 의한 영향이 발생하지 않도록(즉, 커패시턴스 측정 오차가 발생하지 않음) 할 수 있다. 또한, 시스템 인 패키지(100)는 정상품으로 판정되어 인쇄 회로 기판에 결합(즉, 실장)된 이후에는 인쇄 회로 기판을 통해 TVS 다이오드(142)의 캐소드와 커패시터(144)의 제1 단자가 전기적으로 연결되어 있기 때문에, 시스템 인 패키지(100) 내 보호 회로(140)는 기능 회로(120)에 연결된 소정의 라인과 접지 전압(GND)을 전달하는 접지 전압 라인 사이에 병렬 연결되는 TVS 다이오드(142) 및 커패시터(144)를 포함하는 구성을 갖게 되며, 그에 따라, 전자 기기 내에서 정전기 방전 등에 의해 순간 과도 전압이 소정의 라인에 인가되는 경우, TVS 다이오드(142)가 소정의 라인에 흐르는 서지 전류를 접지 전압(GND)을 전달하는 접지 전압 라인으로 방전시킴으로써 기능 회로(120)를 보호할 수 있다. 그 결과, 시스템 인 패키지(100)는 테스트 시간 단축을 통해 테스트 비용을 저감하고, 결함 검출력 향상(예를 들어, TVS 다이오드(142)의 역전류 및 커패시터(144)의 커패시턴스를 정확하게 측정 등)을 통해 테스트 수율을 개선할 수 있다.
도 6은 본 발명의 실시예들에 따른 전자 모듈을 나타내는 블록도이고, 도 7은 도 6의 전자 모듈에서 시스템 인 패키지가 인쇄 회로 기판에 실장되는 일 예를 나타내는 도면이며, 도 8은 도 6의 전자 모듈을 포함하는 스마트폰의 일 예를 나타내는 도면이다.
도 6 내지 도 8을 참조하면, 전자 모듈(1000)은 인쇄 회로 기판(700) 및 인쇄 회로 기판(700)에 실장되는 적어도 하나 이상의 시스템 인 패키지(500)를 포함할 수 있다. 일 실시예에서, 도 8에 도시된 바와 같이, 전자 모듈(1000)은 스마트폰과 같은 전자 기기에 포함될 수 있다. 다만, 이것은 예시적인 것으로서, 전자 기기가 그에 한정되지는 않는다. 예를 들어, 전자 기기는 휴대폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 장치 등으로 구현될 수도 있다.
인쇄 회로 기판(700)(또는 패키지 기판으로 명명)에 적어도 하나 이상의 시스템 인 패키지(500)가 결합(즉, 실장)될 수 있다. 예를 들어, 인쇄 회로 기판(700)은 플렉시블 인쇄 회로(flexible printed circuit; FPC) 기판일 수 있으나 그에 한정되지는 않는다. 시스템 인 패키지(500)는 기능 회로 및 기능 회로에 순간 과도 전압이 인가되지 않도록 하여 기능 회로를 보호하는 보호 회로를 포함할 수 있다. 예를 들어, 전자 모듈(1000)을 포함하는 전자 기기는 프로세서, 메모리 장치, 표시 장치 등을 포함할 수 있다. 프로세서는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서는 마이크로프로세서(micro processor), 중앙 처리 유닛(central processing unit), 어플리케이션 프로세서(application processor) 등일 수 있다. 프로세서는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치는 전자 기기의 동작에 필요한 데이터들을 저장할 수 있다. 표시 장치는 전자 기기의 시각적 정보에 해당하는 이미지를 표시할 수 있다. 다만, 이것은 예시적인 것으로서 본 발명이 그에 한정되는 것은 아니다. 보호 회로는 기능 회로에 순간 과도 전압이 인가되지 않도록 하여 기능 회로를 보호할 수 있다. 예를 들어, 전자 기기 내에서 정전기 방전 등에 의해 순간 과도 전압이 소정의 라인에 인가되는 경우, 보호 회로는 소정의 라인에 흐르는 서지 전류를 접지 전압 라인으로 방전시킴으로써 기능 회로를 보호할 수 있다.
구체적으로, 보호 회로는 접지 전압을 수신하는 애노드 및 제1 외부 연결 단자(FET)에 연결되는 캐소드를 포함하는 TVS 다이오드 및 제1 외부 연결 단자(FET)와 물리적으로 분리되고 전기적으로도 분리된 제2 외부 연결 단자(SET)에 연결되는 제1 단자 및 접지 전압을 수신하는 제2 단자를 포함하는 커패시터를 포함할 수 있다. 다시 말하면, TVS 다이오드에 대한 제1 테스트 및 커패시터에 대한 제2 테스트가 모두 수행되기 이전에는 시스템 인 패키지 내에서 TVS 다이오드의 캐소드와 커패시터의 제1 단자는 전기적으로 연결되지 않는 것이다. 이후, TVS 다이오드에 대한 제1 테스트 및 커패시터에 대한 제2 테스트가 모두 수행되고, TVS 다이오드에 흐르는 역전류와 커패시터의 커패시턴스가 모두 정상 판정 범위에 속하면, 시스템 인 패키지(500)의 제1 외부 연결 단자(FET)는 인쇄 회로 기판(700)의 제3 외부 연결 단자(TET)와 연결되고, 시스템 인 패키지(500)의 제2 외부 연결 단자(SET)는 인쇄 회로 기판(700)의 제4 외부 연결 단자(FOET)(이 때, 도 7에 도시된 바와 같이, 제3 외부 연결 단자(TET)와 제4 외부 연결 단자(FOET)는 인쇄 회로 기판(700) 내에서 전기적으로 연결되어 있음)와 연결됨으로써, TVS 다이오드의 캐소드와 커패시터의 제1 단자는 인쇄 회로 기판(700)을 통해 전기적으로 연결(즉, NET으로 표시)될 수 있다. 반면에, TVS 다이오드에 대한 제1 테스트 및 커패시터에 대한 제2 테스트가 모두 수행되었으나, TVS 다이오드에 흐르는 역전류와 커패시터의 커패시턴스 중에서 적어도 하나 이상의 정상 판정 범위에 속하지 않으면, 시스템 인 패키지는 불량품으로 판정되어 폐기될 수 있다. 이에, 시스템 인 패키지(500)에 대한 테스트는 정확하고 신속하게 수행될 수 있고, 테스트를 통과한 시스템 인 패키지(500)를 포함하는 전자 모듈(1000)은 정전기 방전에 대한 높은 안정성(또는 신뢰성)을 가질 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 시스템 인 패키지를 포함하는 모든 전자 모듈에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트폰, 비디오폰, 스마트패드, 스마트워치, 태블릿 PC, 차량용 네비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북, 디지털 카메라, 헤드 마운트 디스플레이 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 시스템 인 패키지 120: 기능 회로
140: 보호 회로 142: TVS 다이오드
144: 커패시터 FET: 제1 외부 연결 단자
SET: 제2 외부 연결 단자 TET: 제3 외부 연결 단자
FOET: 제4 외부 연결 단자 FTV: 제1 테스트 전압
STV: 제2 테스트 전압 GND: 접지 전압
IREV: 역전류 500: 시스템 인 패키지
700: 인쇄 회로 기판 1000: 전자 모듈

Claims (20)

  1. 기능 회로; 및
    상기 기능 회로에 순간 과도 전압이 인가되지 않도록 하여 상기 기능 회로를 보호하는 보호 회로를 포함하고,
    상기 보호 회로는
    접지 전압을 수신하는 애노드 및 제1 외부 연결 단자에 연결되는 캐소드를 포함하는 순간 과도 전압 억제(transient voltage suppression; TVS) 다이오드; 및
    상기 제1 외부 연결 단자와 전기적으로 분리된 제2 외부 연결 단자에 연결되는 제1 단자 및 상기 접지 전압을 수신하는 제2 단자를 포함하는 커패시터를 포함하는 것을 특징으로 하는 시스템 인 패키지.
  2. 제 1 항에 있어서, 상기 TVS 다이오드에 대한 제1 테스트 및 상기 커패시터에 대한 제2 테스트가 모두 수행된 이후에 상기 TVS 다이오드의 상기 캐소드와 상기 커패시터의 상기 제1 단자가 외부에 위치한 인쇄 회로 기판을 통해 전기적으로 연결되는 것을 특징으로 하는 시스템 인 패키지.
  3. 제 2 항에 있어서, 상기 인쇄 회로 기판은 제3 외부 연결 단자 및 상기 제3 외부 연결 단자와 상기 인쇄 회로 기판 내에서 전기적으로 연결된 제4 외부 연결 단자를 포함하는 것을 특징으로 하는 시스템 인 패키지.
  4. 제 3 항에 있어서, 상기 제1 외부 연결 단자, 상기 제2 외부 연결 단자, 상기 제3 외부 연결 단자 및 상기 제4 외부 연결 단자는 솔더 볼(solder ball)들로 구현되는 것을 특징으로 하는 시스템 인 패키지.
  5. 제 3 항에 있어서, 상기 제1 테스트는 상기 제1 외부 연결 단자를 통해 제1 테스트 전압이 인가되면 상기 TVS 다이오드에 흐르는 역전류를 측정하는 방식으로 수행되는 것을 특징으로 하는 시스템 인 패키지.
  6. 제 5 항에 있어서, 상기 제1 테스트 전압은 상기 TVS 다이오드의 항복 전압보다 크거나 같은 것을 특징으로 하는 시스템 인 패키지.
  7. 제 5 항에 있어서, 상기 제2 테스트는 상기 제2 외부 연결 단자를 통해 제2 테스트 전압이 인가되면 상기 커패시터의 커패시턴스를 측정하는 방식으로 수행되는 것을 특징으로 하는 시스템 인 패키지.
  8. 제 7 항에 있어서, 상기 제2 테스트 전압은 상기 TVS 다이오드의 리버스 스탠드 오프 전압보다 크거나 같은 것을 특징으로 하는 시스템 인 패키지.
  9. 제 7 항에 있어서, 상기 TVS 다이오드에 흐르는 상기 역전류와 상기 커패시터의 상기 커패시턴스가 모두 정상 판정 범위에 속하면, 상기 제1 외부 연결 단자가 상기 제3 외부 연결 단자에 연결되고, 상기 제2 외부 연결 단자가 상기 제4 외부 연결 단자에 연결되는 것을 특징으로 하는 시스템 인 패키지.
  10. 제 7 항에 있어서, 상기 TVS 다이오드에 흐르는 상기 역전류와 상기 커패시터의 상기 커패시턴스 중에서 적어도 하나 이상이 정상 판정 범위에 속하지 않으면, 불량품으로 판정되어 폐기되는 것을 특징으로 하는 시스템 인 패키지.
  11. 인쇄 회로 기판; 및
    상기 인쇄 회로 기판에 실장되고, 기능 회로 및 상기 기능 회로에 순간 과도 전압이 인가되지 않도록 하여 상기 기능 회로를 보호하는 보호 회로를 포함하는 적어도 하나 이상의 시스템 인 패키지를 포함하고,
    상기 보호 회로는
    접지 전압을 수신하는 애노드 및 제1 외부 연결 단자에 연결되는 캐소드를 포함하는 순간 과도 전압 억제(transient voltage suppression; TVS) 다이오드; 및
    상기 제1 외부 연결 단자와 물리적으로 분리되고 전기적으로도 분리된 제2 외부 연결 단자에 연결되는 제1 단자 및 상기 접지 전압을 수신하는 제2 단자를 포함하는 커패시터를 포함하는 것을 특징으로 하는 전자 모듈.
  12. 제 11 항에 있어서, 상기 TVS 다이오드에 대한 제1 테스트 및 상기 커패시터에 대한 제2 테스트가 모두 수행된 이후에 상기 TVS 다이오드의 상기 캐소드와 상기 커패시터의 상기 제1 단자가 상기 인쇄 회로 기판을 통해 전기적으로 연결되는 것을 특징으로 하는 전자 모듈.
  13. 제 12 항에 있어서, 상기 인쇄 회로 기판은 제3 외부 연결 단자 및 상기 제3 외부 연결 단자와 상기 인쇄 회로 기판 내에서 전기적으로 연결된 제4 외부 연결 단자를 포함하는 것을 특징으로 하는 전자 모듈.
  14. 제 13 항에 있어서, 상기 제1 외부 연결 단자, 상기 제2 외부 연결 단자, 상기 제3 외부 연결 단자 및 상기 제4 외부 연결 단자는 솔더 볼(solder ball)들로 구현되는 것을 특징으로 하는 전자 모듈.
  15. 제 13 항에 있어서, 상기 제1 테스트는 상기 제1 외부 연결 단자를 통해 제1 테스트 전압이 인가되면 상기 TVS 다이오드에 흐르는 역전류를 측정하는 방식으로 수행되는 것을 특징으로 하는 전자 모듈.
  16. 제 15 항에 있어서, 상기 제1 테스트 전압은 상기 TVS 다이오드의 항복 전압보다 크거나 같은 것을 특징으로 하는 전자 모듈.
  17. 제 15 항에 있어서, 상기 제2 테스트는 상기 제2 외부 연결 단자를 통해 제2 테스트 전압이 인가되면 상기 커패시터의 커패시턴스를 측정하는 방식으로 수행되는 것을 특징으로 하는 전자 모듈.
  18. 제 17 항에 있어서, 상기 제2 테스트 전압은 상기 TVS 다이오드의 리버스 스탠드 오프 전압보다 크거나 같은 것을 특징으로 하는 전자 모듈.
  19. 제 17 항에 있어서, 상기 TVS 다이오드에 흐르는 상기 역전류와 상기 커패시터의 상기 커패시턴스가 모두 정상 판정 범위에 속하면, 상기 제1 외부 연결 단자는 상기 제3 외부 연결 단자에 연결되고, 상기 제2 외부 연결 단자는 상기 제4 외부 연결 단자에 연결되는 것을 특징으로 하는 전자 모듈.
  20. 제 17 항에 있어서, 상기 TVS 다이오드에 흐르는 상기 역전류와 상기 커패시터의 상기 커패시턴스 중에서 적어도 하나 이상이 정상 판정 범위에 속하지 않으면, 상기 시스템 인 패키지는 불량품으로 판정되어 폐기되는 것을 특징으로 하는 전자 모듈.
KR1020200072494A 2020-06-15 2020-06-15 시스템 인 패키지 및 이를 포함하는 전자 모듈 KR20210155431A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200072494A KR20210155431A (ko) 2020-06-15 2020-06-15 시스템 인 패키지 및 이를 포함하는 전자 모듈
CN202110521509.0A CN113872171A (zh) 2020-06-15 2021-05-13 系统级封装体以及包括其的电子模块
US17/320,267 US11804707B2 (en) 2020-06-15 2021-05-14 System-in-package and electronic module including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200072494A KR20210155431A (ko) 2020-06-15 2020-06-15 시스템 인 패키지 및 이를 포함하는 전자 모듈

Publications (1)

Publication Number Publication Date
KR20210155431A true KR20210155431A (ko) 2021-12-23

Family

ID=78826011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200072494A KR20210155431A (ko) 2020-06-15 2020-06-15 시스템 인 패키지 및 이를 포함하는 전자 모듈

Country Status (3)

Country Link
US (1) US11804707B2 (ko)
KR (1) KR20210155431A (ko)
CN (1) CN113872171A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11923352B2 (en) * 2022-01-28 2024-03-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with capacitor and method for forming the same
EP4290251A1 (en) * 2022-06-10 2023-12-13 Nexperia B.V. A method of testing a semiconductor device as well as a corresponding testing device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781826B2 (en) * 2006-11-16 2010-08-24 Alpha & Omega Semiconductor, Ltd. Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter
CN101427466B (zh) 2006-04-17 2012-09-05 射频魔力公司 带有使用跟踪滤波器和校准的调谐器前端的接收器
CN200941656Y (zh) 2006-08-14 2007-08-29 海信集团有限公司 Esd防护电路及具有所述防护电路的电视机
US7863995B2 (en) * 2007-06-16 2011-01-04 Alpha & Omega Semiconductor Ltd. Methods of achieving linear capacitance in symmetrical and asymmetrical EMI filters with TVS
TWI355126B (en) * 2007-11-30 2011-12-21 Altek Corp Protect circuit of car power
US7679878B2 (en) 2007-12-21 2010-03-16 Broadcom Corporation Capacitor sharing surge protection circuit
KR101070034B1 (ko) * 2009-07-15 2011-10-04 삼성전기주식회사 전원장치용 교류 검출회로
CN102025137B (zh) * 2009-09-21 2013-08-21 群康科技(深圳)有限公司 静电放电保护电路及具有静电放电保护电路的电子装置
KR101407273B1 (ko) 2012-12-18 2014-06-13 (주) 알에프세미 서지 보호용 반도체 장치 및 그 제조방법
US8879223B2 (en) * 2013-01-15 2014-11-04 Silergy Semiconductor Technology (Hangzhou) Ltd Integrated EMI filter circuit with ESD protection and incorporating capacitors
TWI651830B (zh) 2015-02-17 2019-02-21 立昌先進科技股份有限公司 多功能小型化表面黏著型電子元件及其製法
WO2018025695A1 (ja) * 2016-08-01 2018-02-08 株式会社村田製作所 Ｅｓｄ保護機能付き実装型複合部品
US11742728B2 (en) * 2017-12-26 2023-08-29 Zhejiang Sanhua Intelligent Controls Co., Ltd. Electric pump
US10581423B1 (en) * 2018-08-17 2020-03-03 Analog Devices Global Unlimited Company Fault tolerant low leakage switch
US11251609B2 (en) * 2018-08-31 2022-02-15 Electronics And Telecommunications Research Institute Surge protection apparatus

Also Published As

Publication number Publication date
US20210391713A1 (en) 2021-12-16
CN113872171A (zh) 2021-12-31
US11804707B2 (en) 2023-10-31

Similar Documents

Publication Publication Date Title
US11804707B2 (en) System-in-package and electronic module including the same
JP5972473B2 (ja) スタック型マルチチップ集積回路の静電気保護
US9214449B2 (en) Reconfigurable connections for stacked semiconductor devices
US6819539B1 (en) Method for circuit recovery from overstress conditions
US7683607B2 (en) Connection testing apparatus and method and chip using the same
TWI557542B (zh) 穿戴式裝置與其靜電防護電路
US20220349935A1 (en) Integrated circuit pad failure detection
CN111566491A (zh) 用于静电放电保护(esd)分析的管芯上电路
US20120014027A1 (en) Transient voltage suppressor for multiple pin assignments
US20100103573A1 (en) Semiconductor package having electrostatic protection circuit for semiconductor package including multiple semiconductor chips
JP2010266254A (ja) 半導体装置のオープンテスト回路、オープンテスト回路を備えた半導体チップ及び半導体装置
US6288885B1 (en) Method and apparatus for electrostatic discharge protection for printed circuit boards
US7710696B2 (en) Transient detection circuit for ESD protection
US11223199B2 (en) Over current protection system having high operational endurance and capable of stabilizing voltages
US7242564B2 (en) ESD protection circuit for charge pump and electronic device and system using the same
US20070252615A1 (en) Logic-keeping apparatus for improving system-level electrostatic discharge robustness
US7203109B1 (en) Device and method for detecting corruption of digital hardware configuration
US10637228B2 (en) System electrostatic discharge circuit
US11699900B2 (en) Semiconductor chip, electronic device and electrostatic discharge protection method for electronic device thereof
US20230042003A1 (en) Semiconductor device, electronic system, and electrostatic discharge protection method for semiconductor device thereof
US9313879B2 (en) Motherboard with electrostatic discharge protection function
US20070057346A1 (en) Semiconductor device having ESD protection with fuse
US20210408784A1 (en) Integrated circuit device including electrostatic discharge protection and current limiting circuitry
US11715706B2 (en) Semiconductor chip, semiconductor device and electrostatic discharge protection method for semiconductor device thereof
US20230005907A1 (en) Detection circuit and detection method

Legal Events

Date Code Title Description
A201 Request for examination