CN113872171A - 系统级封装体以及包括其的电子模块 - Google Patents

系统级封装体以及包括其的电子模块 Download PDF

Info

Publication number
CN113872171A
CN113872171A CN202110521509.0A CN202110521509A CN113872171A CN 113872171 A CN113872171 A CN 113872171A CN 202110521509 A CN202110521509 A CN 202110521509A CN 113872171 A CN113872171 A CN 113872171A
Authority
CN
China
Prior art keywords
external connection
connection terminal
test
capacitor
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110521509.0A
Other languages
English (en)
Inventor
南伟鎭
郑丞桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113872171A publication Critical patent/CN113872171A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2827—Testing of electronic protection circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/005—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection avoiding undesired transient conditions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供一种系统级封装体以及包括其的电子模块。系统级封装体包括：功能电路；以及保护电路，保护功能电路，使得不会向功能电路施加瞬间过度电压。此时，保护电路包括：TVS二极管以及电容器。TVS二极管包括接收接地电压的阳极以及与第一外部连接端子连接的阴极。电容器包括连接到与第一外部连接端子电分离的第二外部连接端子的第一端子以及接收接地电压的第二端子。

Description

系统级封装体以及包括其的电子模块
技术领域
本发明涉及电子模块。更详细而言，本发明涉及具备功能电路以及保护功能电路免受瞬间过度电压的影响的保护电路的系统级封装体以及包括其的电子模块。
背景技术
近几年，在制造电子设备时，广泛使用通过单独的芯片实现各功能电路来结合到一个封装体中的系统级封装体(system in package，SIP)。此时，系统级封装体可以为了在电子设备内保护功能电路免受因静电放电等产生的瞬间过度电压的影响而包括不会向功能电路施加所述瞬间过度电压的保护电路，保护电路可以包括并联连接在与功能电路连接的预定的线和传递接地电压的接地电压线之间的瞬间过度电压抑制(transient voltagesuppression；TVS)二极管以及电容器。对此，在电子设备内因静电放电等而瞬间过度电压被施加到预定的线的情况下，TVS二极管可以将流向预定的线的浪涌电流(surge current)放电到接地电压线，从而保护功能电路。另一方面，在制造电子设备时，在将系统级封装体安装到印刷电路基板(例如，柔性印刷电路基板)之前，可以执行对系统级封装体的测试。但是，在现有技术中的系统级封装体内，由于TVS二极管和电容器彼此并联连接在预定的线与接地电压线之间(即，TVS二极管的阴极与电容器的第一端子被电连接，且TVS二极管的阳极与电容器的第二端子被电连接)，因此存在如下问题，即，在执行对TVS二极管的测试时，电容器带来的影响(例如，流过TVS二极管的逆电流进行衰减振动的现象)，测试时间(testtact time)会延迟，并且在执行对电容器的测试时，TVS二极管带来的影响(例如，漏电流流过TVS二极管的现象)，会产生电容测量误差。
发明内容
本发明的一目的在于，提供一种系统级封装体，包括功能电路以及保护功能电路使得不会向功能电路施加瞬间过度电压的保护电路，在执行对TVS二极管的测试时，不会产生电容器带来的影响(即，测试时间不会延迟)，并且在执行对电容器的测试时，不会产生TVS二极管带来的影响(即，不会产生电容测量误差)。
本发明的其他目的在于，提供一种包括所述系统级封装体而具有对静电放电的高的稳定性(或可靠性)的电子模块。
但是，本发明的目的并不限于上述的目的，在不超出本发明的思想以及领域的范围内可以进行各种扩展。
为了达成本发明的一目的，本发明的各实施例涉及的系统级封装体可以包括：功能电路；以及保护电路，保护所述功能电路使得不会向所述功能电路施加瞬间过度电压。此时，所述保护电路可以包括：瞬间过度电压抑制(transient voltage suppression；TVS)二极管，包括接收接地电压的阳极以及与第一外部连接端子连接的阴极；以及电容器，包括连接到与所述第一外部连接端子电分离的第二外部连接端子的第一端子以及接收所述接地电压的第二端子。
根据一实施例，可以是，在对所述TVS二极管的第一测试以及对所述电容器的第二测试都被执行之后，通过位于外部的印刷电路基板电连接所述TVS二极管的所述阴极和所述电容器的所述第一端子。
根据一实施例，可以是，所述印刷电路基板包括：第三外部连接端子；以及第四外部连接端子，在所述印刷电路基板内与所述第三外部连接端子电连接。
根据一实施例，可以是，所述第一外部连接端子、所述第二外部连接端子、所述第三外部连接端子和所述第四外部连接端子由焊球(solder ball)实现。
根据一实施例，可以是，所述第一测试按照在通过所述第一外部连接端子施加第一测试电压时测量流过所述TVS二极管的逆电流的方式执行。
根据一实施例，可以是，所述第一测试电压大于或等于所述TVS二极管的击穿电压。
根据一实施例，可以是，所述第二测试按照在通过所述第二外部连接端子施加第二测试电压时测量所述电容器的电容的方式执行。
根据一实施例，可以是，所述第二测试电压大于或等于所述TVS二极管的反向隔离电压。
根据一实施例，可以是，若流过所述TVS二极管的所述逆电流和所述电容器的所述电容都属于正常判定范围，则所述第一外部连接端子与所述第三外部连接端子连接，并且所述第二外部连接端子与所述第四外部连接端子连接。
根据一实施例，可以是，若流过所述TVS二极管的所述逆电流和所述电容器的所述电容中至少一个不属于正常判定范围，则判定所述系统级封装体为不良品而进行废弃。
为了达成本发明的其他目的，本发明的各实施例涉及的电子模块可以包括：印刷电路基板；以及至少一个系统级封装体，被安装于所述印刷电路基板，并且包括功能电路和保护电路，所述保护电路保护所述功能电路使得不会向所述功能电路施加瞬间过度电压。此时，所述保护电路可以包括：瞬间过度电压抑制(transient voltage suppression；TVS)二极管，包括接收接地电压的阳极以及与第一外部连接端子连接的阴极；以及电容器，包括连接到与所述第一外部连接端子物理上分离且还电分离的第二外部连接端子的第一端子以及接收所述接地电压的第二端子。
根据一实施例，可以是，在对所述TVS二极管的第一测试以及对所述电容器的第二测试都被执行之后，通过所述印刷电路基板电连接所述TVS二极管的所述阴极和所述电容器的所述第一端子。
根据一实施例，可以是，所述印刷电路基板包括：第三外部连接端子；以及第四外部连接端子，在所述印刷电路基板内与所述第三外部连接端子电连接。
根据一实施例，可以是，所述第一外部连接端子、所述第二外部连接端子、所述第三外部连接端子和所述第四外部连接端子由焊球(solder ball)实现。
根据一实施例，可以是，所述第一测试按照在通过所述第一外部连接端子施加第一测试电压时测量流过所述TVS二极管的逆电流的方式执行。
根据一实施例，可以是，所述第一测试电压大于或等于所述TVS二极管的击穿电压。
根据一实施例，可以是，所述第二测试按照在通过所述第二外部连接端子施加第二测试电压时测量所述电容器的电容的方式执行。
根据一实施例，可以是，所述第二测试电压大于或等于所述TVS二极管的反向隔离电压。
根据一实施例，可以是，若流过所述TVS二极管的所述逆电流和所述电容器的所述电容都属于正常判定范围，则所述第一外部连接端子与所述第三外部连接端子连接，并且所述第二外部连接端子与所述第四外部连接端子连接。
根据一实施例，可以是，若流过所述TVS二极管的所述逆电流和所述电容器的所述电容中至少一个不属于正常判定范围，则判定所述系统级封装体为不良品而进行废弃。
(发明效果)
本发明的各实施例涉及的系统级封装体包括功能电路以及保护功能电路使得不会向功能电路施加瞬间过度电压的保护电路，并且保护电路具有包括TVS二极管以及电容器的构成，TVS二极管包括接收接地电压的阳极以及与第一外部连接端子连接的阴极，电容器包括连接到与第一外部连接端子电分离的第二外部连接端子的第一端子以及接收接地电压的第二端子，在对TVS二极管的第一测试和对电容器的第二测试都被执行之后通过位于外部的印刷电路基板电连接TVS二极管的阴极和电容器的第一端子，从而在执行对TVS二极管的第一测试时，可以不产生电容器带来的影响(即，测试时间不会被延迟)，并且在执行对电容器的第二测试时，可以不产生TVS二极管带来的影响(即，不会产生电容测量误差)。
本发明的各实施例涉及的电子模块通过包括所述系统级封装体，从而可以具有对静电放电的高的稳定性(或可靠性)。
但是，本发明的效果并不限于上述的效果，在不超出本发明的思想和领域的范围内可以进行各种扩展。
附图说明
图1是表示本发明的各实施例涉及的系统级封装体的框图。
图2是表示图1的系统级封装体所包括的保护电路的图。
图3是表示图2的保护电路与位于外部的印刷电路基板连接的一例的图。
图4a是表示在图1的系统级封装体中执行对保护电路内的TVS二极管的第一测试的一例的图。
图4b是表示在现有技术的系统级封装体中执行对保护电路内的TVS二极管的第一测试的比较例的图。
图5a是表示在图1的系统级封装体中执行对保护电路内的电容器的第二测试的一例的图。
图5b是表示在现有技术的系统级封装体中执行对保护电路内的电容器的第二测试的比较例的图。
图6是表示本发明的各实施例涉及的电子模块的框图。
图7是表示在图6的电子模块中系统级封装体被安装于印刷电路基板的一例的图。
图8是表示包括图6的电子模块的智能电话的一例的图。
(符号说明)
100：系统级封装体；120：功能电路；140：保护电路；142：TVS二极管；144：电容器；FET：第一外部连接端子；SET：第二外部连接端子；TET：第三外部连接端子；FOET：第四外部连接端子；FTV：第一测试电压；STV：第二测试电压；GND：接地电压；IREV：逆电流；500：系统级封装体；700：印刷电路基板；1000：电子模块。
具体实施方式
以下，参照附图，更详细说明本发明的各实施例。对于附图上的相同的构成要素使用相同的符号，并省略对相同的构成要素的重复说明。
图1是表示本发明的各实施例涉及的系统级封装体的框图，图2是表示图1的系统级封装体所包括的保护电路的图，图3是表示图2的保护电路与位于外部的印刷电路基板连接的一例的图。
参照图1至图3，系统级封装体100可以包括功能电路120以及保护电路140。另一方面，在图1中示出了系统级封装体100包括一个功能电路120以及一个保护电路140的情况，但是这是例示，应理解系统级封装体100可以包括一个以上的功能电路120以及一个以上的保护电路140。
功能电路120可以执行预定的功能(例如，通信功能、显示功能、存储器功能等)。例如，功能电路120可以由一个以上的芯片(chip)实现。即，系统级封装体100可以具有在一个封装体内包括多个芯片(即，被层叠或被配置)的构成。保护电路140可以保护功能电路120，使得不会向功能电路120施加瞬间过度电压。例如，在电子设备内因静电放电等而瞬间过度电压被施加到预定的线的情况下，保护电路140可以使流向预定的线的浪涌电流放电到接地电压线，从而保护功能电路120。具体而言，如图2所示，保护电路140可以包括：瞬间过度电压抑制(transient voltage suppression，TVS)二极管142，包括接收接地电压GND的阳极(anode)以及与第一外部连接端子FET连接的阴极(cathode)；以及电容器144，包括连接到与第一外部连接端子FET电分离的第二外部连接端子SET的第一端子以及接收接地电压GND的第二端子。此时，在系统级封装体100内，第一外部连接端子FET和第二外部连接端子SET不仅被电分离，在物理上也被分离。在一实施例中，系统级封装体100的第一外部连接端子FET和第二外部连接端子SET可以由焊球(solder ball)实现。此时，当系统级封装体100与位于外部的印刷电路基板(或命名为封装体基板)结合(即，被安装)时，可以通过形成于系统级封装体100的焊球和形成于印刷电路基板(例如，柔性印刷电路基板等)的焊球接触的方式将系统级封装体100和印刷电路基板电连接。例如，如图3所示，与系统级封装体100(即，保护电路140)的焊球相应的第一外部连接端子FET和第二外部连接端子SET分别接触与印刷电路基板FPC的焊球相应的第三外部连接端子TET和第四外部连接端子FOET。
另一方面，系统级封装体100只有通过了测试(即，缺陷检测测试)(即，被判定为正常产品)才能被安装到印刷电路基板FPC。为此，除了对功能电路120的测试外，还可以执行对保护电路140的测试。具体而言，对保护电路140的测试可以包括对TVS二极管142的第一测试以及对电容器144的第二测试。例如，对TVS二极管142的第一测试可以按照在通过第一外部连接端子FET施加第一测试电压时测量流过TVS二极管142的逆电流(reversecurrent)的方式执行。在一实施例中，第一测试电压可以大于或等于TVS二极管142的击穿电压(breakdown voltage)。此外，对电容器144的第二测试可以按照在通过第二外部连接端子SET施加第二测试电压时测量电容器144的电容的方式执行。在一实施例中，第二测试电压可以大于或等于TVS二极管142的反向隔离电压(reverse stand off voltage)。因此，可以在对TVS二极管142的第一测试和对电容器144的第二测试都被执行之后，通过位于外部的印刷电路基板FPC电连接TVS二极管142的阴极和电容器144的第一端子。换言之，如图3所示，印刷电路基板FPC包括第三外部连接端子TET以及第四外部连接端子FOET，并且第三外部连接端子TET和第四外部连接端子FOET在印刷电路基板FPC内被电连接，因此若系统级封装体100的第一外部连接端子FET及第二外部连接端子SET分别与印刷电路基板FPC的第三外部连接端子TET及第四外部连接端子FOET连接，则TVS二极管142的阴极和电容器144的第一端子会通过位于外部的印刷电路基板FPC被电连接。在一实施例中，印刷电路基板FPC的第三外部连接端子TET和第四外部连接端子FOET也可以由焊球实现。
如上所述，可以在对TVS二极管142的第一测试和对电容器144的第二测试都被执行之后，通过位于外部的印刷电路基板FPC电连接TVS二极管142的阴极和电容器144的第一端子。换言之，在系统级封装体100被安装于印刷电路基板FPC之前，TVS二极管142的阴极(即，第一外部连接端子FET)和电容器144的第一端子(即，第二外部连接端子SET)不会被电连接。因此，在执行对TVS二极管142的第一测试时，即便向第一外部连接端子FET施加第一测试电压，第一测试电压也不会被施加到电容器144，因此在执行对TVS二极管142的第一测试时，不会产生电容器144带来的影响。此外，在执行对电容器144的第二测试时，即便向第二外部连接端子SET施加第二测试电压，第二测试电压也不会被施加到TVS二极管142，因此在执行对电容器144的第二测试时，不会产生TVS二极管142带来的影响。相反，在现有技术的系统级封装体中，与是否已和印刷电路基板FPC结合无关地，TVS二极管142的阴极和电容器144的第一端子被电连接着(例如，与公共节点连接)。因此，在执行对TVS二极管142的第一测试时，随着向公共节点施加第一测试电压，第一测试电压还会被施加到电容器144，因此在执行对TVS二极管142的第一测试时，会产生电容器144带来的影响(例如，流过TVS二极管的逆电流进行衰减振动的现象)。此外，在执行对电容器144的第二测试时，随着向公共节点施加第二测试电压，第二测试电压还会被施加到TVS二极管142，因此在执行对电容器144的第二测试时，会产生TVS二极管142带来的影响(例如，漏电流流过TVS二极管的现象)。其结果，在现有技术的系统级封装体中，在执行对TVS二极管142的第一测试时，由于电容器144带来的影响，测试时间会被延迟，并且在执行对电容器144的第二测试时，由于TVS二极管142带来的影响，会产生电容测量误差，因此对于现有技术中的系统级封装体的测试可靠性会下降。相反，在系统级封装体100中，由于在执行对TVS二极管142的第一测试和对电容器144的第二测试时，不会产生测试时间延迟或电容测量误差，因此可以提高对系统级封装体100的测试可靠性。
另一方面，在执行对TVS二极管142的第一测试和对电容器144的第二测试的结果中，若流过TVS二极管142的逆电流和电容器144的电容之中至少一个不属于正常判定范围，则可以将系统级封装体100判定为不良品而进行废弃。相反，若流过TVS二极管142的逆电流和电容器144的电容都属于正常判定范围，则可以将系统级封装体100判定为正常产品而安装到印刷电路基板FPC。即，若流过TVS二极管142的逆电流和电容器144的电容都属于正常判定范围，则如图3所示，系统级封装体100的第一外部连接端子FET可以与印刷电路基板FPC的第三外部连接端子TET连接，并且系统级封装体100的第二外部连接端子SET可以与印刷电路基板FPC的第四外部连接端子FOET连接。因此，在被判定为正常产品的系统级封装体100与印刷电路基板FPC结合之后，TVS二极管142的阴极和电容器144的第一端子被电连接，因而系统级封装体100内的保护电路140可以正常工作(即，可以在电子设备内保护功能电路120免受因静电放电等产生的瞬间过度电压的影响)。换言之，如图3所示，在被判定为正常产品的系统级封装体100与印刷电路基板FPC结合之后，通过印刷电路基板FPC电连接TVS二极管142的阴极和电容器144的第一端子，因此在系统级封装体100内，保护电路140具有包括并联连接在与功能电路120连接的预定的线和传递接地电压GND的接地电压线之间的TVS二极管142以及电容器144的构成。其结果，在电子设备内，即便因静电放电等而瞬间过度电压被施加到预定的线，由于TVS二极管142将流向预定的线的浪涌电流放电到传递接地电压GND的接地电压线，因此可以保护功能电路120。
如上所述，系统级封装体100可以包括功能电路120以及保护功能电路120使得不会向功能电路120施加瞬间过度电压的保护电路140，并且保护电路140具有包括TVS二极管142以及电容器144的构成，TVS二极管142包括接收接地电压GND的阳极以及与第一外部连接端子FET连接的阴极，电容器144包括连接到与第一外部连接端子FET电分离的第二外部连接端子SET的第一端子以及接收接地电压GND的第二端子，并且在对TVS二极管142的第一测试和对电容器144的第二测试都被执行之后，通过位于外部的印刷电路基板FPC电连接TVS二极管142的阴极和电容器144的第一端子，从而在执行对TVS二极管142的第一测试时，不会产生电容器144带来的影响(即，测试时间不会被延迟)，在执行对电容器144的第二测试时，不会产生TVS二极管142带来的影响(即，不会产生电容测量误差)。由此，系统级封装体100可以通过测试时间的缩短来降低测试费用，并且可以通过缺陷检测力的提高(例如，准确测量TVS二极管142的逆电流和电容器144的电容等)来改善测试量。其结果，包括系统级封装体100的电子模块可以具有对静电放电的高的稳定性(或可靠性)。
图4a是表示在图1的系统级封装体中执行对保护电路内的TVS二极管的第一测试的一例的图，图4b是表示在现有技术的系统级封装体中执行对保护电路内的TVS二极管的第一测试的比较例的图。
参照图4a和图4b，图4a和图4b表示在执行对TVS二极管142、146的第一测试时在系统级封装体100和现有技术的系统级封装体之间产生测试时间的差异的情况。
具体而言，如图4a所示，在系统级封装体100中，对TVS二极管142的第一测试可以按照通过第一外部连接端子FET施加第一测试电压FTV时测量流过TVS二极管142的逆电流IREV的方式执行。在一实施例中，第一测试电压FTV可以大于或等于TVS二极管142的击穿电压。此时，对TVS二极管142的第一测试在系统级封装体100被安装于位于外部的印刷电路基板FPC之前执行，因此第一外部连接端子FET和第二外部连接端子SET被电分离。因此，即便通过第一外部连接端子FET施加第一测试电压FTV，第一测试电压FTV也不会被施加到电容器144。因此，在系统级封装体100中，在执行对TVS二极管142的第一测试时，不会产生电容器144带来的影响(例如，流过TVS二极管142的逆电流IREV进行衰减振动的现象)。然后，若流过TVS二极管142的逆电流IREV属于正常判定范围内，则TVS二极管142被判断为正常产品，随着系统级封装体100被安装到位于外部的印刷电路基板FPC，第一外部连接端子FET可以与印刷电路基板FPC的第三外部连接端子TET电连接。相反，若流过TVS二极管142的逆电流IREV不属于正常判定范围内，则TVS二极管142被判断为不良品，随之系统级封装体100也可以被判定为不良品而进行废弃。
相反，如图4b所示，在现有技术的系统级封装体中，对TVS二极管146的第一测试可以按照通过与公共节点相应的公共连接端子CET施加第一测试电压FTV时测量流过TVS二极管146的逆电流IREV′的方式执行。在一实施例中，第一测试电压FTV可以大于或等于TVS二极管146的击穿电压。此时，在现有技术的系统级封装体中，由于TVS二极管146和电容器148被并联连接(即，TVS二极管146的阴极和电容器148的第一端子在公共节点(即公共连接端子CET)处被电连接，且TVS二极管146的阳极和电容器148的第二端子在传递接地电压GND的接地电压线处被电连接)，因此若通过公共连接端子CET施加第一测试电压FTV，则第一测试电压FTV会被共同地施加到TVS二极管146和电容器148。因此，在现有技术的系统级封装体中，在执行对TVS二极管146的第一测试时，会产生电容器148带来的影响(例如，流过TVS二极管146的逆电流IREV′进行衰减振动的现象)。由此，在现有技术的系统级封装体中，由于会产生因TVS二极管146与电容器148的耦合(coupling)引起的电流波形的衰减振动现象，因此需等到流过TVS二极管146的逆电流IREV′的衰减振动收敛之后才能测量所述逆电流IREV′，因此执行对TVS二极管146的第一测试的测试时间会大幅增加(即，测试时间延迟)，或者在太早的时间点测量所述逆电流IREV′的情况下，所述逆电流IREV′的测量值会不准确。
如上所述，系统级封装体100包括功能电路120以及保护功能电路120使得不会向功能电路120施加瞬间过度电压的保护电路140，保护电路140具有包括TVS二极管142和电容器144的构成，TVS二极管142包括接收接地电压GND的阳极以及与第一外部连接端子FET连接的阴极，电容器144包括连接到与第一外部连接端子FET电分离的第二外部连接端子SET的第一端子以及接收接地电压GND的第二端子，在对TVS二极管142的第一测试和对电容器144的第二测试都被执行之后，通过位于外部的印刷电路基板FPC电连接TVS二极管142的阴极和电容器144的第一端子，从而在执行对TVS二极管142的第一测试时不会产生电容器144带来的影响(即，测试时间不会被延迟)，并且在执行对电容器144的第二测试时不会产生TVS二极管142带来的影响(即，不会产生电容测量误差)。此外，系统级封装体100在被判定为正常产品而与印刷电路基板FPC结合(即，被安装)之后通过印刷电路基板FPC电连接TVS二极管142的阴极和电容器144的第一端子，因此系统级封装体100内的保护电路140具有包括并联连接在与功能电路120连接的预定的线和传递接地电压GND的接地电压线之间的TVS二极管142和电容器144的构成，由此在电子设备内因静电放电等而瞬间过度电压被施加到预定的线的情况下，TVS二极管142将流向预定的线的浪涌电流放电到传递接地电压GND的接地电压线，从而可以保护功能电路120。其结果，系统级封装体100可以通过测试时间的缩短来降低测试费用，并且可以通过缺陷检测力的提高(例如，准确测量TVS二极管142的逆电流和电容器144的电容等)来改善测试量。
图5a是表示在图1的系统级封装体中执行对保护电路内的电容器的第二测试的一例的图，图5b是表示在现有技术的系统级封装体中执行对保护电路内的电容器的第二测试的比较例的图。
参照图5a和图5b，图5a和图5b表示在执行对电容器144、148的第二测试时，在系统级封装体100和现有技术的系统级封装体之间产生电容测量值的差异的情况。
具体而言，如图5a所示，在系统级封装体100中，对电容器144的第二测试可以按照在通过第二外部连接端子SET施加第二测试电压STV时测量电容器144的电容的方式执行。在一实施例中，第二测试电压STV可以大于或等于TVS二极管142的反向隔离电压。此时，对电容器144的第二测试在系统级封装体100被安装到位于外部的印刷电路基板FPC之前执行，因此第二外部连接端子SET和第一外部连接端子FET被电分离。因此，即便通过第二外部连接端子SET施加第二测试电压STV，第二测试电压STV也不会被施加到TVS二极管142。因此，在系统级封装体100中，在执行对电容器144的第二测试时不会产生TVS二极管142带来的影响(例如，漏电流ILEAK(参照图5b)流过TVS二极管142的现象)。然后，若电容器144的电容属于正常判定范围内，则电容器144被判断为正常产品，系统级封装体100被安装到位于外部的印刷电路基板FPC，从而第二外部连接端子SET可以与印刷电路基板的第四外部连接端子FOET电连接。相反，若电容器144的电容不属于正常判定范围内，则电容器144被判断为不良品，随之系统级封装体100也可以被判定为不良品而进行废弃。
相反，如图5b所示，在现有技术的系统级封装体中，对电容器148的第二测试可以按照在通过与公共节点相应的公共连接端子CET施加第二测试电压STV时测量电容器148的电容的方式执行。在一实施例中，第二测试电压STV可以大于或等于TVS二极管146的反向隔离电压。此时，在现有技术的系统级封装体中，由于TVS二极管146和电容器148被并联连接(即，TVS二极管146的阴极和电容器148的第一端子在公共节点(即公共连接端子CET)处被电连接，且TVS二极管146的阳极和电容器148的第二端子在传递接地电压GND的接地电压线处被电连接)，因此若通过公共连接端子CET施加第二测试电压STV，则第二测试电压STV会被共同施加到TVS二极管146和电容器148。因此，在现有技术的系统级封装体中，在执行对电容器148的第二测试时，会产生因TVS二极管146引起的影响(例如，漏电流ILEAK流过TVS二极管146的现象)。由此，在现有技术的系统级封装体中，会产生因TVS二极管146与电容器148的耦合引起的电压变动，因此即便通过公共连接端子CET施加第二测试电压STV，电容器148的两端的电压会变成预定的电压STV′而非第二测试电压STV，因此基于所述电压STV'测量的电容器148的电容会不准确。尤其是，在第二测试电压STV小于TVS二极管146的反向隔离电压的情况下，由于漏电流ILEAK不流过TVS二极管146，因此不会存在大的问题，但是在第二测试电压STV大于或等于TVS二极管146的反向隔离电压的情况下，漏电流ILEAK会流过TVS二极管146，因此电容器148的电容测量值会产生误差。
如上所述，系统级封装体100包括功能电路120以及保护功能电路120使得不会向功能电路120施加瞬间过度电压的保护电路140，保护电路140具有包括TVS二极管142和电容器144的构成，TVS二极管142包括接收接地电压GND的阳极以及与第一外部连接端子FET连接的阴极，电容器144包括连接到与第一外部连接端子FET电分离的第二外部连接端子SET的第一端子以及接收接地电压GND的第二端子，并且在对TVS二极管142的第一测试和对电容器144的第二测试都被执行之后，TVS二极管142的阴极和电容器144的第一端子通过位于外部的印刷电路基板FPC被电连接，从而在执行对TVS二极管142的第一测试时可以不产生电容器144带来的影响(即，测试时间不会被延迟)，并且在执行对电容器144的第二测试时可以不产生TVS二极管142带来的影响(即，不会产生电容测量误差)。此外，系统级封装体100在被判定为正常产品而与印刷电路基板FPC结合(即，被安装)之后，通过印刷电路基板FPC电连接TVS二极管142的阴极和电容器144的第一端子，因此系统级封装体100内的保护电路140具有包括并联连接在与功能电路120连接的预定的线和传递接地电压GND的接地电压线之间的TVS二极管142以及电容器144的构成，由此在电子设备内，因静电放电等而瞬间过度电压被施加到预定的线的情况下，TVS二极管142将流向预定的线的浪涌电流放电到传递接地电压GND的接地电压线，从而可以保护功能电路120。其结果，系统级封装体100可以通过测试时间的缩短降低测试费用，并且可以通过缺陷检测力的提高(例如，准确测量TVS二极管142的逆电流和电容器144的电容等)来改善测试量。
图6是表示本发明的各实施例涉及的电子模块的框图，图7是表示在图6的电子模块中系统级封装体被安装于印刷电路基板的一例的图，图8是表示包括图6的电子模块的智能电话的一例的图。
参照图6至图8，电子模块1000可以包括印刷电路基板700以及被安装到印刷电路基板700的至少一个系统级封装体500。在一实施例中，如图8所示，电子模块1000可以包括于如智能电话这样的电子设备中。但是，这只是例示，电子设备并不限于此。例如，电子设备也可以由移动电话、视频电话、智能平板、智能手表、平板PC、车辆用导航仪、计算机显示屏、笔记本电脑、头戴式显示装置等来实现。
至少一个系统级封装体500可以与印刷电路基板700(或者命名为封装体基板)结合(即，被安装)。例如，印刷电路基板700可以是柔性印刷电路(flexible printedcircuit，FPC)基板，但是并不限于此。系统级封装体500可以包括功能电路以及保护功能电路使得不会向功能电路施加瞬间过度电压的保护电路。例如，包括电子模块1000的电子设备可以包括处理器、存储器装置、显示装置等。处理器可以执行特定计算或任务(task)。根据实施例，处理器可以是微处理器(micro processor)、中央处理单元(centralprocessing unit)、应用处理器(application processor)等。处理器可以通过地址总线(address bus)、控制总线(control bus)和数据总线(data bus)等而与其他构成要素连接。根据实施例，处理器还可以与如外围部件互联(Peripheral Component Interconnect；PCI)总线这样的扩展总线连接。存储器装置可以存储电子设备的操作所需的数据。显示装置可以显示与电子设备的视觉信息相当的图像。但是，这只是例示，本发明并不限于此。保护电路可以保护功能电路使得不会向功能电路施加瞬间过度电压。例如，在电子设备内，因静电放电等而瞬间过度电压被施加到预定的线的情况下，保护电路可以将流向预定的线的浪涌电流放电到接地电压线，从而可以保护功能电路。
具体而言，保护电路可以包括：TVS二极管，包括接收接地电压的阳极以及与第一外部连接端子FET连接的阴极；以及电容器，包括连接到与第一外部连接端子FET物理上分离且还电分离的第二外部连接端子SET的第一端子以及接收接地电压的第二端子。换言之，在对TVS二极管的第一测试以及对电容器的第二测试都未执行之前，在系统级封装体500内TVS二极管的阴极和电容器的第一端子不会被电连接。然后，若对TVS二极管的第一测试以及对电容器的第二测试都被执行，并且流过TVS二极管的逆电流和电容器的电容均属于正常判定范围，则系统级封装体500的第一外部连接端子FET与印刷电路基板700的第三外部连接端子TET连接，并且系统级封装体500的第二外部连接端子SET与印刷电路基板700的第四外部连接端子FOET(此时，如图7所示，第三外部连接端子TET和第四外部连接端子FOET在印刷电路基板700内被电连接)连接，从而TVS二极管的阴极和电容器的第一端子可以通过印刷电路基板700被电连接(即，表示为NET)。相反，若对TVS二极管的第一测试和对电容器的第二测试都被执行，但是流过TVS二极管的逆电流和电容器的电容中至少一个不属于正常判定范围，则系统级封装体500可以被判定为不良品从而进行废弃。由此，可以准确且快速地执行对系统级封装体500的测试，包括通过了测试的系统级封装体500的电子模块1000可以具有对静电放电的高的稳定性(或可靠性)。但是，对此已进行过叙述，因此省略对其的重复说明。
(产业上的可利用性)
本发明可以适用于包括系统级封装体的所有电子模块中。例如，本发明可以适用于移动电话、智能电话、视频电话、智能平板、智能手表、平板PC、车辆用导航仪系统、电视机、计算机显示屏、笔记本电脑、数码相机、头戴式显示器等中。
以上，参照本发明的例示性的各实施例进行了说明，但是本领域技术人员应当能够理解在不超出权利要求书所记载的本发明的思想以及领域的范围内，可以对本发明进行各种修正以及变更。

Claims (20)

1.一种系统级封装体，其特征在于，包括：
功能电路；以及
保护电路，保护所述功能电路使得不会向所述功能电路施加瞬间过度电压，
所述保护电路包括：
瞬间过度电压抑制二极管，包括接收接地电压的阳极以及与第一外部连接端子连接的阴极；以及
电容器，包括连接到与所述第一外部连接端子电分离的第二外部连接端子的第一端子以及接收所述接地电压的第二端子。
2.根据权利要求1所述的系统级封装体，其特征在于，
在对所述瞬间过度电压抑制二极管的第一测试以及对所述电容器的第二测试都被执行之后，通过位于外部的印刷电路基板电连接所述瞬间过度电压抑制二极管的所述阴极和所述电容器的所述第一端子。
3.根据权利要求2所述的系统级封装体，其特征在于，
所述印刷电路基板包括：第三外部连接端子；以及第四外部连接端子，在所述印刷电路基板内与所述第三外部连接端子电连接。
4.根据权利要求3所述的系统级封装体，其特征在于，
所述第一外部连接端子、所述第二外部连接端子、所述第三外部连接端子和所述第四外部连接端子由焊球实现。
5.根据权利要求3所述的系统级封装体，其特征在于，
所述第一测试按照在通过所述第一外部连接端子施加第一测试电压时测量流过所述瞬间过度电压抑制二极管的逆电流的方式执行。
6.根据权利要求5所述的系统级封装体，其特征在于，
所述第一测试电压大于或等于所述瞬间过度电压抑制二极管的击穿电压。
7.根据权利要求5所述的系统级封装体，其特征在于，
所述第二测试按照在通过所述第二外部连接端子施加第二测试电压时测量所述电容器的电容的方式执行。
8.根据权利要求7所述的系统级封装体，其特征在于，
所述第二测试电压大于或等于所述瞬间过度电压抑制二极管的反向隔离电压。
9.根据权利要求7所述的系统级封装体，其特征在于，
若流过所述瞬间过度电压抑制二极管的所述逆电流和所述电容器的所述电容都属于正常判定范围，则所述第一外部连接端子与所述第三外部连接端子连接，并且所述第二外部连接端子与所述第四外部连接端子连接。
10.根据权利要求7所述的系统级封装体，其特征在于，
若流过所述瞬间过度电压抑制二极管的所述逆电流和所述电容器的所述电容中至少一个不属于正常判定范围，则判定所述系统级封装体为不良品而进行废弃。
11.一种电子模块，其特征在于，包括：
印刷电路基板；以及
至少一个系统级封装体，被安装于所述印刷电路基板，并且包括功能电路和保护电路，所述保护电路保护所述功能电路使得不会向所述功能电路施加瞬间过度电压，
所述保护电路包括：
瞬间过度电压抑制二极管，包括接收接地电压的阳极以及与第一外部连接端子连接的阴极；以及
电容器，包括连接到与所述第一外部连接端子物理上分离且还电分离的第二外部连接端子的第一端子以及接收所述接地电压的第二端子。
12.根据权利要求11所述的电子模块，其特征在于，
在对所述瞬间过度电压抑制二极管的第一测试以及对所述电容器的第二测试都被执行之后，通过所述印刷电路基板电连接所述瞬间过度电压抑制二极管的所述阴极和所述电容器的所述第一端子。
13.根据权利要求12所述的电子模块，其特征在于，
所述印刷电路基板包括：第三外部连接端子；以及第四外部连接端子，在所述印刷电路基板内与所述第三外部连接端子电连接。
14.根据权利要求13所述的电子模块，其特征在于，
所述第一外部连接端子、所述第二外部连接端子、所述第三外部连接端子和所述第四外部连接端子由焊球实现。
15.根据权利要求13所述的电子模块，其特征在于，
所述第一测试按照在通过所述第一外部连接端子施加第一测试电压时测量流过所述瞬间过度电压抑制二极管的逆电流的方式执行。
16.根据权利要求15所述的电子模块，其特征在于，
所述第一测试电压大于或等于所述瞬间过度电压抑制二极管的击穿电压。
17.根据权利要求15所述的电子模块，其特征在于，
所述第二测试按照在通过所述第二外部连接端子施加第二测试电压时测量所述电容器的电容的方式执行。
18.根据权利要求17所述的电子模块，其特征在于，
所述第二测试电压大于或等于所述瞬间过度电压抑制二极管的反向隔离电压。
19.根据权利要求17所述的电子模块，其特征在于，
若流过所述瞬间过度电压抑制二极管的所述逆电流和所述电容器的所述电容都属于正常判定范围，则所述第一外部连接端子与所述第三外部连接端子连接，并且所述第二外部连接端子与所述第四外部连接端子连接。
20.根据权利要求17所述的电子模块，其特征在于，
若流过所述瞬间过度电压抑制二极管的所述逆电流和所述电容器的所述电容中至少一个不属于正常判定范围，则判定所述系统级封装体为不良品而进行废弃。
CN202110521509.0A 2020-06-15 2021-05-13 系统级封装体以及包括其的电子模块 Pending CN113872171A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0072494 2020-06-15
KR1020200072494A KR20210155431A (ko) 2020-06-15 2020-06-15 시스템 인 패키지 및 이를 포함하는 전자 모듈

Publications (1)

Publication Number Publication Date
CN113872171A true CN113872171A (zh) 2021-12-31

Family

ID=78826011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110521509.0A Pending CN113872171A (zh) 2020-06-15 2021-05-13 系统级封装体以及包括其的电子模块

Country Status (3)

Country Link
US (1) US11804707B2 (zh)
KR (1) KR20210155431A (zh)
CN (1) CN113872171A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11923352B2 (en) * 2022-01-28 2024-03-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with capacitor and method for forming the same
EP4290251A1 (en) * 2022-06-10 2023-12-13 Nexperia B.V. A method of testing a semiconductor device as well as a corresponding testing device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781826B2 (en) * 2006-11-16 2010-08-24 Alpha & Omega Semiconductor, Ltd. Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter
WO2007121407A1 (en) 2006-04-17 2007-10-25 Rf Magic, Inc. Receiver with tuner front end using tracking filters and calibration
CN200941656Y (zh) 2006-08-14 2007-08-29 海信集团有限公司 Esd防护电路及具有所述防护电路的电视机
US7863995B2 (en) * 2007-06-16 2011-01-04 Alpha & Omega Semiconductor Ltd. Methods of achieving linear capacitance in symmetrical and asymmetrical EMI filters with TVS
TWI355126B (en) * 2007-11-30 2011-12-21 Altek Corp Protect circuit of car power
US7679878B2 (en) 2007-12-21 2010-03-16 Broadcom Corporation Capacitor sharing surge protection circuit
KR101070034B1 (ko) * 2009-07-15 2011-10-04 삼성전기주식회사 전원장치용 교류 검출회로
CN102025137B (zh) * 2009-09-21 2013-08-21 群康科技(深圳)有限公司 静电放电保护电路及具有静电放电保护电路的电子装置
KR101407273B1 (ko) 2012-12-18 2014-06-13 (주) 알에프세미 서지 보호용 반도체 장치 및 그 제조방법
US8879223B2 (en) * 2013-01-15 2014-11-04 Silergy Semiconductor Technology (Hangzhou) Ltd Integrated EMI filter circuit with ESD protection and incorporating capacitors
TWI651830B (zh) 2015-02-17 2019-02-21 立昌先進科技股份有限公司 多功能小型化表面黏著型電子元件及其製法
CN208797911U (zh) * 2016-08-01 2019-04-26 株式会社村田制作所 带有esd保护功能的安装型复合部件
WO2019128310A1 (zh) * 2017-12-26 2019-07-04 杭州三花研究院有限公司 电动泵
US10581423B1 (en) * 2018-08-17 2020-03-03 Analog Devices Global Unlimited Company Fault tolerant low leakage switch
US11251609B2 (en) * 2018-08-31 2022-02-15 Electronics And Telecommunications Research Institute Surge protection apparatus

Also Published As

Publication number Publication date
US20210391713A1 (en) 2021-12-16
KR20210155431A (ko) 2021-12-23
US11804707B2 (en) 2023-10-31

Similar Documents

Publication Publication Date Title
JP5972473B2 (ja) スタック型マルチチップ集積回路の静電気保護
CN113872171A (zh) 系统级封装体以及包括其的电子模块
US11391771B2 (en) Integrated circuit pad failure detection
US7683607B2 (en) Connection testing apparatus and method and chip using the same
US20060232292A1 (en) Semiconductor integrated circuit and method for testing connection state between semiconductor integrated circuits
US9853446B2 (en) Integrated circuit (IC) package comprising electrostatic discharge (ESD) protection
CN111566491A (zh) 用于静电放电保护(esd)分析的管芯上电路
US10600698B2 (en) Semiconductor device, semiconductor chip, and test method for semiconductor chip
JP2010266254A (ja) 半導体装置のオープンテスト回路、オープンテスト回路を備えた半導体チップ及び半導体装置
US7710696B2 (en) Transient detection circuit for ESD protection
US6288885B1 (en) Method and apparatus for electrostatic discharge protection for printed circuit boards
US20220349935A1 (en) Integrated circuit pad failure detection
US11658081B2 (en) Semiconductor apparatus and semiconductor device
US7242564B2 (en) ESD protection circuit for charge pump and electronic device and system using the same
US11223199B2 (en) Over current protection system having high operational endurance and capable of stabilizing voltages
US20070252615A1 (en) Logic-keeping apparatus for improving system-level electrostatic discharge robustness
Smedes et al. On the relevance of IC ESD performance to product quality
US20190004088A1 (en) Common test board, ip evaluation board, and semiconductor device test method
US11699900B2 (en) Semiconductor chip, electronic device and electrostatic discharge protection method for electronic device thereof
US20230042003A1 (en) Semiconductor device, electronic system, and electrostatic discharge protection method for semiconductor device thereof
US11715706B2 (en) Semiconductor chip, semiconductor device and electrostatic discharge protection method for semiconductor device thereof
CN109036483B (zh) 半导体装置和系统
US9313879B2 (en) Motherboard with electrostatic discharge protection function
US20120327607A1 (en) Package structure of transient voltage suppressor
CN116600468A (zh) 电路板、显示模组和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination