CN109036483B - 半导体装置和系统 - Google Patents

半导体装置和系统 Download PDF

Info

Publication number
CN109036483B
CN109036483B CN201810112145.9A CN201810112145A CN109036483B CN 109036483 B CN109036483 B CN 109036483B CN 201810112145 A CN201810112145 A CN 201810112145A CN 109036483 B CN109036483 B CN 109036483B
Authority
CN
China
Prior art keywords
external connection
connection terminal
line
receiving circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810112145.9A
Other languages
English (en)
Other versions
CN109036483A (zh
Inventor
金重虎
郭显禹
李基从
李斗馥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109036483A publication Critical patent/CN109036483A/zh
Application granted granted Critical
Publication of CN109036483B publication Critical patent/CN109036483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体系统，包括控制设备和经由第一线和第二线与控制设备耦接的半导体装置。第二线的负载比第一线的负载大，其中，半导体装置包括与第一线电耦接的第一接收电路和与第二线电耦接的第二接收电路。此外，第一线与第一接收电路之间的负载比第二线与第二接收电路之间的负载大。

Description

半导体装置和系统
相关申请的交叉引用
本申请要求2017年6月8日向韩国知识产权局提交的申请号为10-2017-0071783的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
各种实施例总体而言涉及一种半导体集成电路，更具体地，涉及一种半导体装置和系统。
背景技术
半导体装置被配置为通过由金属构成的信号线来接收电信号。
半导体装置被配置为使得根据安装环境(即，信号线的长度(负载))在预定时间输入/输出电信号。
发明内容
在实施例中，半导体系统可以包括：控制设备；以及经由第一线和第二线与控制设备耦接的半导体装置，其中，第二线的负载比第一线的负载大，其中，半导体装置包括与第一线电耦接的第一接收电路和与第二线电耦接的第二接收电路，其中，第一线与第一个接收电路之间的负载比第二线与第二接收电路之间的负载大。
在实施例中，半导体装置可以包括：经由第一线与控制设备电耦接的第一外部连接端子；经由第二线与控制设备电耦接的第二外部连接端子；与第一外部连接端子电耦接的第一接收电路；以及与第二外部连接端子电耦接的第二接收电路，其中，耦接在第一外部连接端子与第一接收电路之间的电容器的数量不同于耦接在第二外部连接端子与第二接收电路之间的电容器的数量。
在实施例中，半导体系统还可以包括：控制设备；经由第一线和第二线与控制设备耦接的第一半导体装置；经由第二线和第三线与控制设备耦接的第二半导体装置。第二线上的负载比第一线或第三线上的负载大。
附图说明
图1是示出根据实施例的半导体系统的示例的代表的配置图。
图2是示出图1的半导体装置的示例的代表的配置图。
图3是示出图1的半导体装置的示例的代表的配置图。
具体实施方式
在下文中，下面将参考附图通过各种示例性实施例来描述半导体装置和系统。
如图1所示，根据实施例的半导体系统可以包括控制设备100和第一半导体装置至第六半导体装置201、202、203、204、205和206。
控制设备100可以是控制第一半导体装置至第六半导体装置201、202、203、204、205和206的操作的设备。例如，控制设备100可以是控制其它电路的操作的设备之中的一个设备，诸如控制器和中央处理单元。
第一半导体装置至第六半导体装置201、202、203、204、205和206可以是在控制设备100的控制下操作的装置。例如，第一半导体装置至第六半导体装置201、202、203、204、205和206中的每个半导体装置可以是由半导体元件配置的存储装置。
控制设备100可以经由第一线Line_A和第二线Line_B与第一半导体装置至第三半导体装置201、202和203电耦接。控制设备100可以经由第二线Line_B和第三线Line_C与第四半导体装置至第六半导体装置204、205和206电耦接。
第一半导体装置201可以包括与第一线Line_A电耦接的第一外部连接端子201-1和与第二线Line_B电耦接的第二外部连接端子201-2。第一外部连接端子201-1可以经由第一线Line_A与控制设备100电耦接，而第二外部连接端子201-2可以经由第二线Line_B与控制设备100电耦接。
第二半导体装置202可以包括与第一线Line_A耦接的第三外部连接端子202-1和与第二线Line_B耦接的第四外部连接端子202-2。第三外部连接端子202-1可以经由第一线Line_A与控制设备100电耦接，而第四外部连接端子202-2可以经由第二线Line_B与控制设备100电耦接。
第三半导体装置203可以包括与第一线Line_A耦接的第五外部连接端子203-1和与第二线Line_B耦接的第六外部连接端子203-2。第五外部连接端子203-1可以经由第一线Line_A与控制设备100电耦接，而第六外部连接端子203-2可以经由第二线Line_B与控制设备100电耦接。
第四半导体装置204可以包括与第二线Line_B耦接的第七外部连接端子204-1和与第三线Line_C耦接的第八外部连接端子204-2。第七外部连接端子204-1可以经由第二线Line_B与控制设备100电耦接，而第八外部连接端子204-2可以经由第三线Line_C与控制设备100电耦接。
第五半导体装置205可以包括与第二线Line_B耦接的第九外部连接端子205-1和与第三线Line_C耦接的第十外部连接端子205-2。第九外部连接端子205-1可以经由第二线Line_B与控制设备100电耦接，而第十外部连接端子205-2可以经由第三线Line_C与控制设备100电耦接。
第六半导体装置206可以包括与第二线Line_B耦接的第十一外部连接端子206-1和与第三线Line_C耦接的第十二外部连接端子206-2。第十一外部连接端子206-1可以经由第二线Line_B与控制设备100电耦接，而第十二外部连接端子206-2可以经由第三线Line_C与控制设备100电耦接。
第一半导体装置至第六半导体装置201、202、203、204、205和206中的每个半导体装置被配置为经由与相应外部连接端子耦接的线来从控制设备100接收信号。第一外部连接端子至第十二外部连接端子201-1、201-2、202-1、202-2、203-1、203-2、204-1、204-2、205-1、205-2、206-1和206-2中的每个外部连接端子可以包括焊盘或者焊球。
如图2所示，包括分别与第一线Line_A和第二线Line_B耦接的第一外部连接端子201-1和第二外部连接端子201-2的第一半导体装置201可以包括第一静电放电保护电路201-3、附加电容电路201-4、第二静电放电保护电路201-5、第一接收电路201-6和第二接收电路201-7。
第一静电放电保护电路201-3耦接在第一外部连接端子201-1与第一接收电路201-6之间，以防止由于可能由第一外部连接端子201-1引入的静电而导致的第一接收电路201-6的故障。
第一静电放电保护电路201-3可以包括第一电阻器R1以及第一电容器C1和第二电容器C2。第一电阻器R1具有与第一外部连接端子201-1耦接的一端以及与第一接收电路201-6耦接的另一端。第一电容器C1具有与第一电阻器R1的所述一端耦接的一端以及与接地端子VSS耦接的另一端。第二电容器C2具有与第一电阻器R1的所述另一端耦接的一端以及与接地端子VSS耦接的另一端。
附加电容电路201-4可以被设置以增加耦接第一外部连接端子201-1和第一接收电路201-6的线的负载。换言之，附加电容电路201-4可以包括电容器C3和C4以增加第一外部连接端子201-1与第一接收电路201-6之间的负载。例如，附加电容电路201-4可以耦接在第一外部连接端子201-1与第一静电放电保护电路201-3之间。附加电容电路201-4可以包括第二电阻器R2以及第三电容器C3和第四电容器C4。第二电阻器R2具有与第一外部连接端子201-1耦接的一端以及不与另一节点耦接并可以是开路的另一端。可选地，第二电阻器R2可以具有与第一外部连接端子201-1耦接的一端以及可以与第一接收电路201-6耦接的另一端。第三电容器C3具有与第二电阻器R2的所述一端耦接的一端以及与接地端子VSS耦接的另一端。第四电容器C4具有与第二电阻器R2的所述另一端耦接的一端以及与接地端子VSS耦接的另一端。此外，耦接在第一外部连接端子201-1与第一接收电路201-6之间的电容器C1、C2、C3和C4的数量为第一静电放电保护电路201-3中的电容器C1和C2的数量和附加电容电路201-4中的电容器C3和C4的数量的总和。
第二静电放电保护电路201-5耦接在第二外部连接端子201-2与第二接收电路201-7之间，以防止由于可能由第二外部连接端子201-2引入的静电而导致的第二接收电路201-7的故障。
第二静电放电保护电路201-5可以包括第三电阻器R3以及第五电容器C5和第六电容器C6。第三电阻器R3具有与第二外部连接端子201-2耦接的一端以及与第二接收电路201-7耦接的另一端。第五电容器C5具有与第三电阻器R3的所述一端耦接的一端以及与接地端子VSS耦接的另一端。第六电容器C6具有与第三电阻器R3的所述另一端耦接的一端以及与接地端子VSS耦接的另一端。此外，耦接在第二外部连接端子201-2与第二接收电路201-7之间的电容器C5和C6的数量可以等于第二静电放电保护电路201-5中的电容器C5和C6的数量。此外，耦接在第一外部连接端子201-1与第一接收电路201-6之间的电容器C1、C2、C3和C4的数量可以不同于耦接在第二外部连接端子201-2与第二接收电路201-7之间的电容器C5和C6的数量。在一个示例中，耦接在第一外部连接端子201-1与第一接收电路201-6之间的电容器C1、C2、C3和C4的数量可以比耦接在第二外部连接端子201-2与第二接收电路201-7之间的电容器C5和C6的数量大。
第一接收电路201-6可以与第一线Line_A电耦接。第一接收电路201-6可以接收经由第一外部连接端子201-1输入的信号或者将信号输出至第一外部连接端子201-1。
第二接收电路201-7可以与第二线Line_B电耦接。第二接收电路201-7可以接收经由第二外部连接端子201-2输入的信号或者将信号输出至第二外部连接端子201-2。
第二半导体装置至第六半导体装置202、203、204、205和206可以与第一半导体装置201以基本上相同的方式来配置。即，第一半导体装置至第六半导体装置201、202、203、204、205和206中的每个半导体装置可以被实现为：使得在各个外部连接端子和与其耦接的接收电路之间的电容彼此不同。
下面将描述如上所述配置的根据实施例的半导体装置和系统的操作。
参考图1进行说明，控制设备100与第一半导体装置至第三半导体装置201、202和203经由第一线Line_A和第二线Line_B电耦接。控制设备100与第四半导体装置至第六半导体装置204、205和206经由第二线Line_B和第三线Line_C电耦接。
如图1所示，虽然第一线Line_A的长度和第三线Line_C的长度彼此相同，但是第二线Line_B的长度比第一线Line_A和第三线Line_C中的每个线的长度都长。因此，第二线Line_B的负载比第一线Line_A和第三线Line_C中的每个线的负载都大。此外，第一线Line_A与第一接收电路201-6之间的负载可以比第二线Line_B与第二接收电路201-7之间的负载大。
因此，即使当经由第一线Line_A和第二线Line_B传输的信号从控制设备100同时输出时，信号也可能在不同时间到达第一半导体装置至第三半导体装置201、202和203的相应外部连接端子201-1、201-2、202-1、202-2、203-1和203-2。例如，从控制设备100输出的信号可以在不同时间到达第一半导体装置201的第一外部连接端子201-1和第一半导体装置201的第二外部连接端子201-2。从控制设备100输出的信号可以在不同时间到达第二半导体装置202的第三外部连接端子202-1和第二半导体装置202的第四外部连接端子202-2。从控制设备100输出的信号可以在不同时间到达第三半导体装置203的第五外部连接端子203-1和第三半导体装置203的第六外部连接端子203-2。即，信号可以从控制设备100经由第一线Line_A到达相应外部连接端子201-1、202-1和203-1的时刻比信号可以从控制设备100经由第二线Line_B到达相应外部连接端子201-2，202-2和203-3的时刻快。
参考图2，第一半导体装置201被配置为使得经由第一线Line_A传送的信号经由第一外部连接端子201-1输入到第一接收电路201-6中。第一半导体装置201被配置为使得经由第二线Line_B传送的信号经由第二外部连接端子201-2输入到第二接收电路201-7中。在这方面，第一静电放电保护电路201-3和附加电容电路201-4设置在第一外部连接端子201-1与第一接收电路201-6之间，以及只有第二静电放电保护电路201-5设置在第二外部连接端子201-2与第二接收电路201-7之间。换言之，第一外部连接端子201-1与第一接收电路201-6之间的负载由于附加电容电路201-4的电容而比第二外部连接端子201-2与第二接收电路201-7之间的负载大。换言之，第一线Line_A与第一接收电路201-6之间的负载可以比第二线Line_B与第二接收电路201-7之间的负载大。因此，信号从第一外部连接端子201-1到达第一接收电路201-6的时刻比信号从第二外部连接端子201-2到达第二接收电路201-7的时刻慢。
结果，信号经由第一线Line_A从控制设备100传送到第一半导体装置201的第一外部连接端子201-1的时间比信号经由第二线Line_B从控制设备100传送到第一半导体装置201的第二外部连接端子201-2的时间快。此外，由于设置于第一半导体装置201中的附加电容电路201-4的电容，信号从第一外部连接端子201-1传送到第一接收电路201-6的时间比信号从第二外部连接端子201-2传送到第二接收电路201-7的时间慢。
因此，经由第一线Line_A和第二线Line_B从控制设备100输出的信号到达第一接收电路201-6和第二接收电路和201-7的时间可以彼此相同。
此外，在与第一半导体装置201以基本相同的方式配置的第二半导体装置202和第三半导体装置203中，从控制设备100输出的信号到达包括在第二半导体装置202和第三半导体装置203中的各个接收电路的时间可以彼此相同。
此外，尽管第四半导体装置至第六半导体装置204、205和206不经由与第一半导体装置至第三半导体装置201、202和203相同的线来从控制设备100接收信号，但是经由第二线Line_B和第三线Line_C接收信号的第四半导体装置至第六半导体装置204、205和206中的每个半导体装置也可以与半导体装置201、202和203中的第一半导体装置201以基本相同的方式来配置，以及可以实现基本相同的操作和基本相同的效果。
在一个实施例中，通过在半导体装置中添加附加电容来控制信号线(信号经由该信号线从控制设备传送到半导体装置内部的接收电路)的负载。因此，即使当从外部被传送到相同半导体装置的信号经由具有不同负载的信号线来输入时，也能够使得信号到达半导体装置中的接收电路的时间相同。
如图3所示，第一半导体装置至第六半导体装置201、202、203、204、205和206中的每个半导体装置可以是封装的半导体装置。各个第一半导体装置至第六半导体装置201、202、203、204、205和206可以以基本相同的方式来配置，因此，下面将仅代表性地描述第一半导体装置201。
第一半导体装置201可以包括封装衬底201-B，所述封装衬底201-B包括外部连接端子201-A、层叠在封装衬底201-B上的第一半导体芯片至第三半导体芯片201-C-1、201-C-2和201-C-3以及塑封结构201-D，该塑封结构201-D将层叠在封装衬底201-B上的第一半导体芯片至第三半导体芯片201-C-1，201-C-2和201-C-3塑封。第一半导体芯片201-C-1与封装衬底201-B经由第一导线W1电耦接，第一半导体芯片201-C-1与第二半导体芯片201-C-2经由第二导线W2电耦接，以及第二半导体芯片201-C-2和第三半导体芯片201-C-3经由第三导线W3电耦接。
如果第一半导体装置201是封装的半导体装置，则通过在与层叠的第一半导体芯片至第三半导体芯片201-C-1、201-C-2和201-C-3的导线耦接的接收电路中设置附加电容电路，本公开的技术原理甚至可以应用在层叠的半导体装置中。
虽然上文已经描述了各种实施例，但是本领域技术人员将理解这些实施例仅是示例性的。因此，本文中所描述的半导体装置和系统不应基于所描述的实施例来限制。

Claims (8)

1.一种半导体系统，包括：
控制设备；以及
半导体装置，所述半导体装置分别经由第一线和第二线与控制设备耦接；
半导体装置的第一外部连接端子，所述第一外部连接端子与第一线电耦接；以及
半导体装置的第二外部连接端子，所述第二外部连接端子与第二线电耦接；
其中，第二线的负载比第一线的负载大，以便信号经由第一线从控制设备传送到第一外部连接端子的时间比信号经由第二线从控制设备传送到第二外部连接端子的时间快，其中，半导体装置包括与第一外部连接端子电耦接的第一接收电路和与第二外部连接端子电耦接的第二接收电路，
第一静电放电保护电路，设置在第一外部连接端子与第一接收电路之间；
附加电容电路，与第一静电放电保护电路并联地设置在第一外部连接端子与第一接收电路之间，以及增加耦接第一外部连接端子和第一接收电路的线的负载；以及
第二静电放电保护电路，设置在第二外部连接端子与第二接收电路之间，
其中，通过附加电容电路第一外部连接端子与第一接收电路之间的负载比第二外部连接端子与第二接收电路之间的负载大，以便信号从第一外部连接端子传送到第一接收电路的时间比信号从第二外部连接端子传送到第二接收电路的时间慢，以及
其中，经由第一线和第二线从控制设备输出的信号到达第一接收电路和第二接收电路的时间彼此相同。
2.根据权利要求1所述的半导体系统，其中，附加电容电路包括多个电容器，以便增加第一外部连接端子与第一接收电路之间的负载。
3.根据权利要求1所述的半导体系统，其中，第二线的长度比第一线的长度大。
4.一种半导体装置，包括：
第一外部连接端子，经由第一线与控制设备电耦接；
第二外部连接端子，经由第二线与控制设备电耦接；
第一接收电路，与第一外部连接端子电耦接；
第二接收电路，与第二外部连接端子电耦接；以及
附加电容电路，设置在第一外部连接端子与第一接收电路之间，以及增加耦接第一外部连接端子和第一接收电路的线的负载，
其中，第一线的负载不同于第二线的负载，以便信号经由第一线从控制设备传送到第一外部连接端子的时间不同于信号经由第二线从控制设备传送到第二外部连接端子的时间，以及
其中，通过附加电容电路耦接在第一外部连接端子与第一接收电路之间的电容器的数量不同于耦接在第二外部连接端子与第二接收电路之间的电容器的数量，以便信号从第一外部连接端子传送到第一接收电路的时间不同于信号从第二外部连接端子传送到第二接收电路的时间，以及
其中，经由第一线和第二线从控制设备输出的信号到达第一接收电路和第二接收电路的时间彼此相同。
5.根据权利要求4所述的半导体装置，其中，耦接在第一外部连接端子与第一接收电路之间的电容器的数量比耦接在第二外部连接端子与第二接收电路之间的电容器的数量大。
6.根据权利要求5所述的半导体装置，其中，耦接在第一外部连接端子与第一接收电路之间的电容器的数量是静电放电保护电路中的电容器的数量与所述附加电容电路中的电容器的数量的总和。
7.根据权利要求6所述的半导体装置，其中，耦接在第二外部连接端子与第二接收电路之间的电容器的数量等于静电放电保护电路中的电容器的数量。
8.根据权利要求4所述的半导体装置，其中，第二线上的负载比第一线上的负载大。
CN201810112145.9A 2017-06-08 2018-02-05 半导体装置和系统 Active CN109036483B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0071783 2017-06-08
KR1020170071783A KR20180134464A (ko) 2017-06-08 2017-06-08 반도체 장치 및 시스템

Publications (2)

Publication Number Publication Date
CN109036483A CN109036483A (zh) 2018-12-18
CN109036483B true CN109036483B (zh) 2022-09-20

Family

ID=64563737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810112145.9A Active CN109036483B (zh) 2017-06-08 2018-02-05 半导体装置和系统

Country Status (3)

Country Link
US (2) US10867992B2 (zh)
KR (1) KR20180134464A (zh)
CN (1) CN109036483B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW586211B (en) * 2001-10-18 2004-05-01 Hitachi Ltd Semiconductor device and electronic device
CN102957411A (zh) * 2011-08-25 2013-03-06 鸿富锦精密工业（深圳）有限公司 多负载拓扑硬件架构
US8947840B1 (en) * 2009-10-23 2015-02-03 Pmc-Sierra, Inc. Method and apparatus for improving the signal integrity of high-speed serial data receivers using coupled inductors
CN105871353A (zh) * 2016-06-22 2016-08-17 迈普通信技术股份有限公司 一种多负载电路及装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145413B2 (en) * 2003-06-10 2006-12-05 International Business Machines Corporation Programmable impedance matching circuit and method
KR20100062216A (ko) * 2008-12-01 2010-06-10 삼성전자주식회사 송수신 시스템 및 신호 송수신 방법
WO2012060017A1 (ja) * 2010-11-05 2012-05-10 富士通株式会社 送受信装置および情報処理装置
JP6088893B2 (ja) * 2013-04-09 2017-03-01 ルネサスエレクトロニクス株式会社 半導体装置及び配線基板
US20150049448A1 (en) * 2013-08-13 2015-02-19 Kabushiki Kaisha Toshiba Semiconductor device
KR102236739B1 (ko) * 2014-11-24 2021-04-06 에스케이하이닉스 주식회사 반도체 패키지 및 이를 포함하는 반도체 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW586211B (en) * 2001-10-18 2004-05-01 Hitachi Ltd Semiconductor device and electronic device
US8947840B1 (en) * 2009-10-23 2015-02-03 Pmc-Sierra, Inc. Method and apparatus for improving the signal integrity of high-speed serial data receivers using coupled inductors
CN102957411A (zh) * 2011-08-25 2013-03-06 鸿富锦精密工业（深圳）有限公司 多负载拓扑硬件架构
CN105871353A (zh) * 2016-06-22 2016-08-17 迈普通信技术股份有限公司 一种多负载电路及装置

Also Published As

Publication number Publication date
US10867992B2 (en) 2020-12-15
US11380676B2 (en) 2022-07-05
US20210082909A1 (en) 2021-03-18
US20180358355A1 (en) 2018-12-13
CN109036483A (zh) 2018-12-18
KR20180134464A (ko) 2018-12-19

Similar Documents

Publication Publication Date Title
US8431970B2 (en) Integrated circuits with edge-adjacent devices having reactance values
CN110021922B (zh) 超低电容瞬态电压抑制器
KR102026979B1 (ko) 반도체 칩 적층 패키지
US8461904B2 (en) Switching device and semiconductor integrated circuit device including the same
US9153533B2 (en) Microelectronic elements with master/slave configurability
KR102324596B1 (ko) 논리 버퍼 회로 및 방법
JP2017011069A (ja) 半導体装置
US11205638B2 (en) Stack packages including an interconnection structure
CN109036483B (zh) 半导体装置和系统
CN107799492B (zh) 半导体装置及包括其的半导体系统
US20060103418A1 (en) Methods and systems for rise-time improvements in differential signal outputs
US20100103573A1 (en) Semiconductor package having electrostatic protection circuit for semiconductor package including multiple semiconductor chips
US10163789B2 (en) Semiconductor device and display device
CN109861683B (zh) 接口电路
CN213635988U (zh) Mos电晶体静电保护电路与电子装置
US10504860B2 (en) Semiconductor device
JP5143096B2 (ja) 保護回路
US9437671B2 (en) Power and signal extender and related circuit board
CN112289788B (zh) Mos电晶体静电保护电路与电子装置
US9313879B2 (en) Motherboard with electrostatic discharge protection function
US9350329B2 (en) Semiconductor device to block a noise flowing ground terminal
JP6708992B2 (ja) 半導体装置
US20060197208A1 (en) Chip-packaging with bonding options having a plurality of package substrates
KR20160057061A (ko) 확장된 대역폭을 갖는 반도체 패키지
JPH0438863A (ja) 半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant