KR20150143648A - 반도체 발광 장치 - Google Patents

반도체 발광 장치 Download PDF

Info

Publication number
KR20150143648A
KR20150143648A KR1020157032282A KR20157032282A KR20150143648A KR 20150143648 A KR20150143648 A KR 20150143648A KR 1020157032282 A KR1020157032282 A KR 1020157032282A KR 20157032282 A KR20157032282 A KR 20157032282A KR 20150143648 A KR20150143648 A KR 20150143648A
Authority
KR
South Korea
Prior art keywords
light
light emitting
semiconductor light
emitting device
semiconductor
Prior art date
Application number
KR1020157032282A
Other languages
English (en)
Inventor
후지토 야마구치
나오 시로쿠라
Original Assignee
아사히 가세이 이-매터리얼즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사히 가세이 이-매터리얼즈 가부시키가이샤 filed Critical 아사히 가세이 이-매터리얼즈 가부시키가이샤
Publication of KR20150143648A publication Critical patent/KR20150143648A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Luminescent Compositions (AREA)

Abstract

본 발명은, 적어도 2층 이상의 반도체층(103)(105)과, 발광층(104)을 적층하여 구성되는 적층 반도체층(110)을 가지며, 제1 광을 발광하는 반도체 발광 소자(100)와, 적어도 반도체 발광 소자(100)의 일부를 덮고, 제1 광의 적어도 일부를 흡수하여, 제1 광의 파장과는 다른 제2 광을 발광하는 파장 변환 부재로 구성되어 있고, 반도체 발광 소자(100)는, 반도체 발광 소자(100)를 구성하는 어느 한 주면에 있어서, 면 바깥 방향으로 뻗어 있는 복수의 볼록부 또는 오목부로 구성되는 도트를 포함하는 미세 구조층을 구성 요소로서 구비하고, 미세 구조층은, 적어도 도트 사이의 피치, 도트 직경 또는 도트 높이 중 어느 것에 의해 제어된 이차원 포토닉 결정(102)을 구성하고, 이차원 포토닉 결정(102)은 적어도 각각 1 ㎛ 이상의 2개 이상의 주기를 갖는 것을 특징으로 하는 반도체 발광 장치를 제공한다.

Description

반도체 발광 장치{SEMICONDUCTOR LIGHT-EMITTING DEVICE}
본 발명은, 반도체 발광 소자와 파장 변환 부재를 구비하여 구성되는 반도체 발광 장치에 관한 것이다.
반도체층을 이용한 반도체 발광 소자인 발광 다이오드(LED)는, 종래의 형광등이나 백열구 등의 옛날 발광 장치와 비교하여, 소형이며 전력 효율이 높고, 온/오프 응답성이 빠르다는 것 등의 특성을 지니면서, 또한 전부 고체로 구성되어 있기 때문에 진동에 강해 기기 수명이 길다는 등의 많은 이점을 갖고 있다.
또한 LED는, 발광 중심 파장이 단일인데, 각종 광원으로서 사용하기 위해서는, 단일 파장으로는 그 사용 용도에 제한이 생기므로, 발광 광원으로서는 백색광이 요구된다.
예컨대, 특허문헌 1에는, 청색 LED와, 그 발광광을 흡수하여 황색의 형광을 발하는 형광재를 조합하고, 황색광과, 흡수되지 않은 청색광을 혼합하여 백색광을 생성하는 반도체 발광 디바이스에 관한 발명이 개시되어 있다.
또한 특허문헌 2에는, UV광∼보라색광의 1차광을 방사하는 발광 다이오드 칩과, 형광재층이 분산된 투명 수지층을 갖는 백색 LED 램프에 관한 발명이 개시되어 있다. 1차광이 투명 수지층을 투과하여 형광재층에 도달하면, 형광재층 중의 형광재 분말이 청색광, 녹색광, 황색광 및 적색광 등의 광(2차광)을 방사하고, 이 때, 각 색의 2차광을 혼합한 빛의 색이 백색으로 되도록 정해져 있다.
특허문헌 3에는, 반도체 발광 장치의 일 구성인 반도체 발광 소자에 관한 발명이 개시되어 있다. 특허문헌 3에서는, 마이크로 오더의 요철 패턴을, LED를 구성하는 기판 표면에 형성하여, 발광층에서의 빛의 도파 방향을 바꿔, 광추출 효율을 향상시킨다고 되어 있다. 한편 특허문헌 3에 기재된 발명에서도, 반도체 발광 소자의 표면에 YAG를 포함한 형광재를 수지와 혼합시켜 형성함으로써, 광추출 효율이 높은 백색 발광 장치를 얻을 수 있다고 되어 있다(특허문헌 3의 [0077] 등 참조).
특허문헌 4에는, 반도체 발광 소자의 발광 노출면에 요철 구조를 형성하여, 형광체를 포함한 코팅층으로 코팅함으로써, 광추출 효율이 높은 발광 장치에 관한 발명이 개시되어 있다.
더욱이, 특허문헌 5에는, 발광층을 포함하는 적층 반도체층 상에, 표면에 요철 구조가 형성된 수지재로 이루어지는 광추출층을 설치한 반도체 발광 장치가 개시되어 있다.
또한 특허문헌 6에는, 기판에 나노 사이즈의 패턴을 형성하면서 또 그 패턴에 마이크로 오더의 장주기를 둔 반도체 발광 소자용 기재 및 반도체 발광 소자에 관한 발명이 개시되어 있다. 특허문헌 6에 따르면, LED 제조시의 에피택셜 성장에 있어서의 결정 결함 전위를 억제하여, LED의 내부 양자 효율을 올릴 수 있고, 또한, 마이크로 오더의 장주기가 형성됨으로써 광추출 효율도 올라, 결과적으로 내부 양자 효율과 광추출 효율의 곱으로 정의되는 외부 양자 효율이 향상된다고 되어 있다.
특허문헌 1 : 일본 특허공개 2004-15063호 공보 특허문헌 2: 일본 특허공개 2013-38447호 공보 특허문헌 3: 일본 특허공개 2003-318441호 공보 특허문헌 4: 일본 특허공개 2008-205511호 공보 특허문헌 5: 일본 특허공개 2007-35967호 공보 특허문헌 6: 국제공개 제2013/031887호 팜플렛
그러나 종래에는, 특허문헌 3부터 특허문헌 6에 기재된 요철 패턴을 갖춘 반도체 발광 소자를, 특허문헌 1이나 특허문헌 2에 기재된 발광광과 형광이 발광되는 백색 발광 장치에 적용했을 때에, 백색 발광 장치의 발광 효율을 향상시킬 수 있는 구성에 관해서 아무런 언급이 되어 있지 않았다.
또한 특허문헌 3에 기재된 것과 같이, LED 단일체의 발광 효율을 향상시키기 위해서, 마이크로 오더의 요철 패턴을, LED를 구성하는 기판 표면에 형성하는 기술이 널리 적용되고 있다.
LED의 발광 효율을 나타내는 외부 양자 효율(EQE)(External Quantum Efficieney)를 결정하는 요인으로서, 전자 주입 효율(EIE)(Electron Injection Efficiency), 내부 양자 효율(IQE)(Internal Quantum Efficiency) 및 광추출 효율(LEE)(Light Extraction Efficiency)을 들 수 있다. 이 중, 내부 양자 효율(IQE)은, GaN계 반도체 결정의 결정 부정합에 기인하는 전위 밀도에 의존한다. 또한 광추출 효율(LEE)은, 기판에 형성된 요철 패턴에 의한 광산란에 의해, GaN계 반도체 결정 내부의 도파 모드를 무너뜨림으로써 개선된다.
즉, 반도체 발광 소자에 형성된 요철 패턴의 역할(효과)로서는, (1) 반도체 결정 내의 전위 저감에 의한 내부 양자 효율(IQE)의 개선, (2) 도파 모드를 해소함에 따른 광추출 효율(LEE)의 개선을 들 수 있다.
그러나, 특허문헌 3에 기재된 기술에서는, (2)의 효과에 의한 광추출 효율(LEE)의 개선은 이루어지지만, (1)의 전위 저감의 효과는 적다고 생각된다. 반도체 발광 소자용 기재의 표면에 요철을 형성함으로써 전위 결함이 감소하는 이유는, 요철에 의해 GaN계 반도체층의 CVD 성장 모드가 흐트러져, 층 성장에 따른 전위 결함이 충돌하여 소멸하기 때문이다. 그 때문에, 결함수에 상당하는 만큼의 요철 패턴이 존재하면 결함 감소에는 효과적이지만, 결함수보다도 적은 요철 패턴의 수라면, 전위 저감 효과는 한정된다. 예컨대, 전위 밀도 1×109 개/㎠는, 나노 오더로 환산하면 10 개/㎛2에 상당하고, 전위 밀도 1×108 개/㎠는 1 개/㎛2에 상당한다. 5 ㎛×5 ㎛(□5 ㎛)에 2개 정도의 요철 패턴을 형성하면, 요철 패턴 밀도는 0.08×108 개/㎠가 되고, 500 nm×500 nm(□500 nm)에 2개 정도의 요철 패턴을 형성하면, 요철 패턴 밀도는, 8×108 개/㎠가 된다. 이와 같이, 요철 패턴의 사이즈를 나노 오더의 피치로 하면, 전위 밀도의 저감에 큰 효과가 있다.
그러나, 요철 패턴 밀도가 미세하게 되면, 빛에 대한 산란 효과가 감소하여, (2)의 도파 모드 해소 효과가 감소한다는 문제가 있었다.
그래서, 특허문헌 6에 기재된 기술에서는, 기판에 나노 사이즈의 요철 패턴을 형성하고 또 그 패턴에 마이크로 오더의 장주기를 두어, LED의 외부 양자 효율(EQE)을 향상시키고 있다.
이 기술에서는, 상기한 것과 같은, LED 제조시의 에피택셜 성장에 있어서의 결정 결함 전위를 나노 사이즈의 요철 패턴으로 억제하여, LED의 내부 양자 효율(IQE)을 올리고 있다. 또한, 나노 사이즈의 요철 패턴의 배치에, 마이크로 오더의 장주기가 마련됨으로써 광추출 효율(LEE)도 올라, 결과적으로 내부 양자 효율(IQE)과 광추출 효율(LEE)의 곱으로 정의되는 외부 양자 효율(EQE)을 향상시킬 수 있게 된다.
그러나, 상기한 기술은, LED 그 자체의 발광 효율의 향상을 도모하는 것을 주안으로 두고 있고, 상기한 기술을 적용한 LED를 이용하여, 특허문헌 1 혹은 특허문헌 2에 기재되어 있는 것과 같이, 발광광과 형광이 발광되는 백색 발광 장치에 적용한 경우, 단색 발광의 효율과 비교하여 효율이 저하되는 문제가 있었다. 나아가서는, 백색광의 색 얼룩이 관찰되는 문제도 있었다. 특히, 조명 용도인 경우, 백색 발광 장치의 발광 분포로서는, 각도 의존성이 적고, 가시광 전체 파장에 있어서 램버시안형의 발광 분포가 필요하게 된다.
상기 문제는 다음과 같이 해석된다. LED에 형성된 마이크로 오더의 장주기 구조는, 발광광에 알맞도록 설정되어 있다. 이 때문에, 형광재가 발광광의 일부를 흡수하여, 발광광과는 다른 파장의 형광이 발광되었을 때에, 충분한 광산란성이 기능하지 않는다고 생각된다. 그 결과, 형광에 대한 광추출 효율이 발광광보다도 저하하기 때문에, 백색 발광 장치로부터의 백색광 전체의 효율이 향상되지 않는다. 나아가서는, 상기한 것과 마찬가지로 발광광과 형광에서 광산란성이 다르기 때문에, 각도 분포가 다르고, 결과적으로 가시광 전체 파장에 있어서의 각도 의존성이 관찰된다.
또한, 특허문헌 4에 기재된, 반도체 발광 소자의 발광 노출면에 요철 구조를 구비한 반도체 발광 소자를, 형광체를 포함한 코팅층으로 코팅하여 이루어지는 반도체 발광 장치에서는, 반도체 발광 소자로부터의 일차 발광광의 광추출 효율은 향상되지만, 형광체로부터의 형광광의 광추출 효율에 관해서는 하등 효과를 발견할 수 있는 것이 아니었다.
마찬가지로, 특허문헌 5에 기재된 반도체 발광 장치에서도, 반도체 발광 소자로부터의 일차 발광광에 대한 광추출 효율 향상 효과를 개시하고 있지만, 형광체로부터의 형광광의 광추출 효율에 관해서는 하등 효과를 발견하지 못하고 있다.
또한, 특허문헌 2에 기재한 나노 입자의 형광체를 포함하는 코팅층을 이용하여, 반도체 발광 소자의 발광 노출면에 요철 구조를 갖춘 반도체 발광 소자를 코팅한 경우, 마이크로 오더의 형광체를 포함하는 코팅층을 사용한 경우와 비교하여, 반도체 발광 소자로부터의 일차 발광광의 광추출 효율이 저하하는 문제가 있었다.
상기 문제는 다음과 같이 해석된다. 반도체 발광 소자의 발광 노출면에 요철구조를 형성함으로써, 회절 또는 광산란 효과를 생기게 하여, 반도체 발광 소자 내부의 도파 모드를 무너뜨려, 일차 발광광의 광추출 효율을 향상시키고 있다. 그러나, 나노 입자의 형광체를 포함하는 코팅층의 굴절율은, 나노 입자를 함유하기 때문에, 유효 매질 근사로 근사되어, 형광체의 굴절율은, 코팅층의 분산 매질보다도 높고, 결과적으로 코팅층의 굴절율은 높아진다. 예컨대, 2.3의 굴절율을 갖는 형광체를 1.5의 굴절율을 갖는 분산매에 40%의 체적분율로 분산한 경우, 다음 식(A) 및 식(B)으로부터 코팅층의 굴절율은 1.80로 계산된다.
fa(εa-ε)/(εa+2ε)+fb(εb-ε)/(εb+2ε)=0 (A)
n=√ε (B)
여기서, fa, fb는 매질 a, 매질 b의 체적분율이고, εa, εb, ε는 각각 매질 a, 매질 b, 유효 매질의 유전율이고, n은 유효 매질의 굴절율이다.
이상에 의해 요철 구조와 코팅층 사이에 있어서의 굴절율의 차가 감소하고, 그 결과, 요철 구조에 의한 회절/분산 효과가 감소하기 때문에, 반도체 발광 소자의 발광 노출면에 요철 구조를 형성하더라도 일차 발광광의 광추출 효율이 저하한다고 생각된다.
이와 같이, 종래 기술에서는, LED로부터의 발광광에 대해서는, (1) 내부 양자 효율(IQE)의 개선, (2) 광산란에 의해 도파 모드를 해소함에 따른 광추출 효율(LEE)의 개선, 양자를 만족할 수는 있지만, 형광재와 조합한 백색 발광 장치에서는, 충분한 발광 효율이 발현되지 않고, 또한, 발광 분포의 각도 의존성이 있다고 하는 문제가 있었다.
본 발명은, 이러한 점에 감안하여 이루어진 것으로, LED로부터의 발광광에 대해서는, 내부 양자 효율(IQE)과 광추출 효율(LEE)을 높임으로써 발광 효율을 향상시키는 동시에, 형광에 대하여도, 광산란성을 증가시켜, 발광 효율을 향상시킬 수 있는 반도체 발광 장치를 제공하는 것을 목적으로 한다. 나아가서는, 발광 분포의 각도 의존성이 적고, 공업 용도로서 적용하기가 용이한 반도체 발광 장치를 제공하는 것을 목적으로 한다.
본 발명의 반도체 발광 장치는, 적어도 2층 이상의 반도체층과, 발광층을 적층하여 구성되는 적층 반도체층을 가지며, 제1 광을 발광하는 반도체 발광 소자와, 적어도 상기 반도체 발광 소자의 일부를 덮고, 상기 제1 광의 적어도 일부를 흡수하여, 상기 제1 광의 파장과는 다른 제2 광을 발광하는 파장 변환 부재를 구비하여 구성되는 반도체 발광 장치로서, 상기 반도체 발광 소자는, 상기 반도체 발광 소자를 구성하는 어느 한 주면에 있어서, 면 바깥 방향으로 뻗어 있는 복수의 볼록부 또는 오목부로 구성되는 도트를 포함하는 미세 구조층을 구성 요소로서 구비하고, 상기 미세 구조층은, 적어도 상기 도트 사이의 피치, 도트 직경 또는 도트 높이 중 어느 것에 의해 제어된 이차원 포토닉 결정을 구성하고, 상기 이차원 포토닉 결정은 적어도 각각 1 ㎛ 이상의 2개 이상의 주기를 갖는 것을 특징으로 한다.
본 발명의 반도체 발광 장치에서는, 상기 이차원 포토닉 결정은, 상기 제1 광의 광학 파장의 6배 이상 및 상기 제2 광의 광학 파장의 6배 이상의, 적어도 2개 이상의 주기를 갖는 것이 바람직하다.
또한 본 발명의 반도체 발광 장치는, 적어도 2층 이상의 반도체층과, 발광층을 적층하여 구성되는 적층 반도체층을 가지며, 제1 광을 발광하는 반도체 발광 소자와, 적어도 상기 반도체 발광 소자의 일부를 덮고, 상기 제1 광의 적어도 일부를 흡수하여, 상기 제1 광의 파장과는 다른 제2 광을 발광하는 파장 변환 부재를 구비하여 구성되는 반도체 발광 장치로서, 상기 반도체 발광 소자는, 상기 반도체 발광 소자를 구성하는 어느 한 주면에 있어서, 면 바깥 방향으로 뻗어 있는 복수의 볼록부 또는 오목부로 구성되는 도트를 포함하는 미세 구조층을 구성 요소로서 구비하고, 상기 미세 구조층은, 적어도 상기 도트 사이의 피치, 도트 직경 또는 도트 높이 중 어느 것에 의해 제어된 이차원 포토닉 결정을 구성하고, 상기 이차원 포토닉 결정은, 상기 제1 광의 광학 파장의 6배 이상 및 상기 제2 광의 광학 파장의 6배 이상의, 적어도 2개 이상의 주기를 갖는 것을 특징으로 한다.
또한, 본 발명의 반도체 발광 장치에서는, 상기 파장 변환 부재가, 적어도 상기 제1 광 및 상기 제2 광에 대하여 투명한 제1 재료, 및 상기 제1 광의 적어도 일부를 흡수하여, 상기 제2 광을 발광하는 제2 재료를 함유하는 것이 바람직하다.
더욱이, 상기 미세 구조층을, 적어도, 상기 반도체 발광 소자의 최표면에 구성 요소로서 구비하고, 상기 미세 구조층과 상기 파장 변환 부재와의 사이에는, 적어도 상기 제1 광 및 상기 제2 광에 대하여 실질적으로 투명하고, 상기 제2 재료를 포함하지 않는 중간 재료가 충전되어 있는 것이 바람직하다.
더욱이, 상기 제2 재료가, 상기 제1 광의 제1 재료에 있어서의 광학 파장보다도 작은 평균 입자경인 것이 바람직하다.
또한, 본 발명의 반도체 발광 장치에서는, 상기 파장 변환 부재는, 상기 제2 광과, 상기 제1 광 및 상기 제2 광의 각 파장과는 다른 제3 광을 발광하는 구성이며, 상기 파장 변환 부재가, 적어도 상기 제1 광과 상기 제2 광 및 상기 제3 광에 대하여 투명한 제1 재료, 및 상기 제1 광의 적어도 일부를 흡수하여, 상기 제3 광을 발광하는 제3 재료를 함유하고, 상기 이차원 포토닉 결정은, 상기 제3 광의 광학 파장의 6배 이상의 주기를 갖는 것이 바람직하다.
더욱이, 상기 미세 구조층을, 적어도 상기 반도체 발광 소자의 최표면에 구성 요소로서 구비하고, 상기 미세 구조층과 상기 파장 변환 부재와의 사이에는, 적어도 상기 제1 광과 상기 제2 광 및 상기 제3 광에 대하여 실질적으로 투명하고, 상기 제2 재료 및 상기 제3 재료를 포함하지 않는 중간 재료가 충전되어 있는 것이 바람직하다.
더욱이, 상기 제2 재료 및 제3 재료의 적어도 하나가, 상기 제1 광의 상기 제1 재료에 있어서의 광학 파장보다도 작은 평균 입자경인 것이 바람직하다.
또한, 본 발명의 반도체 발광 장치에서는, 상기 파장 변환 부재는, 상기 제2 광과, 상기 제3 광과, 상기 제1 광, 상기 제2 광 및 상기 제3 광의 각 파장과는 다른 제4 광을 발광하는 구성이며, 상기 파장 변환 부재가, 적어도 상기 제1 광과 상기 제2 광과 상기 제3 광 및 상기 제4 광에 대하여 투명한 제1 재료, 및 상기 제1 광의 적어도 일부를 흡수하여, 상기 제4 광을 발광하는 제4 재료를 함유하고, 상기 이차원 포토닉 결정은, 상기 제4 광의 광학 파장의 6배 이상의 주기를 갖는 것이 바람직하다.
더욱이, 상기 미세 구조층을, 적어도, 상기 반도체 발광 소자의 최표면에 구성 요소로서 구비하고, 상기 미세 구조층과 상기 파장 변환 부재와의 사이에는, 적어도 상기 제1 광과 상기 제2 광과 상기 제3 광 및 상기 제4 광에 대하여 실질적으로 투명하며, 상기 제2 재료, 상기 제3 재료 및 상기 제4 재료를 포함하지 않는 중간 재료가 충전되어 있는 것이 바람직하다.
더욱이, 상기 제2 재료, 상기 제3 재료 및 상기 제4 재료의 적어도 하나가, 상기 제1 광의 상기 제1 재료에 있어서의 광학 파장보다도 작은 평균 입자경인 것이 바람직하다.
더욱이, 본 발명의 반도체 발광 장치에서는, 상기 이차원 포토닉 결정이, 상기 반도체 발광 소자를 구성하는 어느 다른 2개 이상의 주면에 구성되고, 각각의 이차원 포토닉 결정의 상기 주기가 서로 다른 것이 바람직하다.
본 발명의 반도체 발광 장치에서는, 상기 이차원 포토닉 결정의 주기가 적어도 상기 주면의 1축 방향에 주기를 갖는 구성으로 할 수 있거나, 혹은, 상기 이차원 포토닉 결정의 주기가 적어도 독립된 상기 주면의 2축 방향에 주기를 갖는 구성으로 할 수 있다.
본 발명에 따르면, 미세 구조층을 구성하는 이차원 포토닉 결정이, 1 ㎛ 이상, 혹은 제1 광의 광학 파장의 6배 이상 및 제2 광(파장 변환 부재로 제1 광의 적어도 일부를 흡수하여 발하는 제1 광과는 다른 파장의 빛)의 광학 파장의 6배 이상의, 적어도 2개 이상의 주기를 가짐으로써, 광회절성보다도 광산란성을 강화할 수 있다. 그 때문에, 본 발명의 반도체 발광 소자에서는, 반도체층으로부터의 발광 및 파장 변환 부재로부터의 발광에 대하여, 광산란성을 강하게 발현시킬 수 있으며, 이 광산란성에 의해서 도파 모드를 해소하여, 광추출 효율(LEE)을 높일 수 있게 된다. 또한, 반도체 발광 소자로부터의 효율적으로 발광된 일차 발광을 효율적으로 파장 변환할 수 있다. 이 결과, 반도체 발광 장치의 최종적인 발광 효율을 향상시킬 수 있다. 나아가서는, 발광 분포의 각도 의존성을 적게 하여, 공업 용도로서 적용하기가 용이한 반도체 발광 장치를 제공할 수 있다.
도 1은 본 실시형태에 따른 반도체 발광 장치의 단면 모식도이다.
도 2는 본 실시형태에 따른 반도체 발광 장치의 다른 예를 도시하는 단면 모식도이다.
도 3은 본 실시형태에 따른 반도체 발광 장치의 다른 예를 도시하는 단면 모식도이다.
도 4는 본 실시형태에 따른 반도체 발광 장치의 다른 예를 도시하는 단면 모식도이다.
도 5는 본 실시형태에 따른 반도체 발광 장치의 다른 예를 도시하는 단면 모식도이다.
도 6은 본 실시형태에 따른 반도체 발광 장치의 다른 예를 도시하는 단면 모식도이다.
도 7은 본 실시형태에 따른 반도체 발광 장치의 다른 예를 도시하는 단면 모식도이다.
도 8은 본 실시형태에 따른 반도체 발광 장치의 다른 예를 도시하는 단면 모식도이다.
도 9는 본 실시형태에 따른 반도체 발광 소자의 단면 모식도이다.
도 10은 본 실시형태에 따른 반도체 발광 소자의 다른 예를 도시하는 단면 모식도이다.
도 11은 본 실시형태에 따른 반도체 발광 소자의 다른 예를 도시하는 단면 모식도이다.
도 12는 제1 실시형태에 따른 반도체 발광 소자용 기재의 일례를 도시하는 사시 모식도이다.
도 13은 본 실시형태에 따른 반도체 발광 소자용 기재의 다른 예를 설명하기 위한 사시 모식도이다.
도 14는 본 실시형태에 따른 반도체 발광 소자용 기재의 일례를 도시하는 평면 모식도이다.
도 15는 반도체 발광 소자용 기재의 제2 방향(D2)에 있어서의 도트 열의 배치예를 도시하는 모식도이다.
도 16은 본 실시형태에 따른 반도체 발광 소자용 기재의 다른 예를 도시하는 평면 모식도이다.
도 17은 본 실시형태에 따른 반도체 발광 소자용 기재의 다른 예를 도시하는 평면 모식도이다.
도 18은 본 실시형태에 따른 반도체 발광 소자용 기재의 다른 예를 도시하는 평면 모식도이다.
도 19는 본 실시형태에 따른 반도체 발광 소자용 기재의 다른 예를 도시하는 평면 모식도이다.
도 20은 본 실시형태에 따른 반도체 발광 소자용 기재의 다른 예를 도시하는 평면 모식도이다.
도 21은 본 실시형태에 따른 반도체 발광 소자용 기재의 제2 방향(D2)에 있어서의 도트의 배치예를 도시하는 모식도이다.
도 22는 본 실시형태에 따른 반도체 발광 소자용 기재의 제2 방향(D2)에 있어서의 도트의 배치예를 도시하는 모식도이다.
도 23은 도트 간격이 장주기를 갖는 도트로 구성되는 반도체 발광 소자용 기재의 평면 모식도이다.
도 24는 동일 주면 내에 2개 이상의 주기를 갖는 반도체 발광 소자용 기재의 다른 평면 모식도이다.
도 25는 본 실시형태에 따른 반도체 발광 소자의 제조 방법의 각 공정을 도시하는 단면 모식도이다.
도 26은 본 실시형태에 따른 반도체 발광 소자용 기재의 제조 방법의 일례를 도시하는 개략 설명도이다.
도 27은 본 실시형태에 따른 반도체 발광 소자용 기재를 형성하는 노광 장치에 있어서의 스핀들 모터의 Z상 신호를 기준 신호로 하여 기준 펄스 신호, 변조 펄스 신호를 설정한 일례를 설명하는 설명도이다.
도 28은 본 실시형태에 따른 반도체 발광 소자용 기재를 형성하는 노광 장치에 있어서의 기준 펄스 신호와 변조 펄스 신호로부터 위상 변조 펄스 신호를 설정한 일례를 설명하는 설명도이다.
도 29는 본 실시형태에 따른 반도체 발광 소자용 기재를 형성하는 노광 장치에 있어서의 레이저광을 조사하는 가공 헤드부의 이동 속도의 일례를 설명하는 설명도이다.
이하, 본 발명의 일 실시형태(이하, 「실시형태」라고 약기함)에 관해서 상세히 설명한다. 한편, 본 발명은 이하의 실시형태에 한정되는 것이 아니며, 그 요지의 범위 내에서 여러 가지로 변형하여 실시할 수 있다.
이하, 본 실시형태에 따른 반도체 발광 장치에 관해서 상세히 설명한다. 본 발명에서의 반도체 발광 장치는, 적어도 2층 이상의 반도체층과 발광층을 적층하여 구성되는 적층 반도체층을 가지며, 제1 광을 발광하는 반도체 발광 소자와, 적어도, 상기 반도체 발광 소자의 일부를 덮고, 상기 제1 광의 적어도 일부를 흡수하여, 제1 광의 파장과는 다른 제2 광을 발광하는 파장 변환 부재를 구비하여 구성된다.
예컨대, 본 실시형태의 반도체 발광 장치는, 도 1에 도시하는 단면 모식도로 구성된다. 도 1에 도시하는 것과 같이, 반도체 발광 장치(500)는, 반도체 발광 소자(100)를 패키지(520)의 수납부(520a) 내에 배치한 구성으로 되어 있다.
도 1에 도시하는 실시형태에서는, 패키지(520)가 파장 변환 부재(511)로 충전되어 있다. 그 때문에 반도체 발광 소자(100)의 이면(100a)을 제외한 각 면이 파장 변환 부재(511)로 덮인 구조로 되어 있다.
도 1에 도시하는 것과 같이 파장 변환 부재(511)는, 반도체 발광 소자(100)로부터의 발광광(제1 광)의 발광 중심 파장에 대하여 실질적으로 투명한 제1 재료인 충전재(541)와 그것에 함유, 분산되어 있는 형광재(제2 재료)(531)를 구비하여 구성되어 있다. 형광재(531)는, 반도체 발광 소자(100)로부터 발광되는 발광광인 제1 광의 발광 중심 파장에 대한 형광 특성을 갖고 있으며, 제1 광의 적어도 일부를 흡수하여, 제1 광의 파장과는 다른 제2 광인 형광을 발광한다. 또한, 충전재(541)는, 상기 제2 광인 형광에 대하여도 실질적으로 투명하며, 후술하는 제3 광 및 제4 광에 대하여도 실질적으로 투명하다.
이하, 본 발명에서 실질적으로 투명하다는 것은, 해당하는 파장의 빛에 대한 흡수가 거의 없는 상태를 가리키며, 구체적으로는, 해당하는 파장의 빛에 대한 흡수율이 10% 이하, 바람직하게는 5% 이하, 보다 바람직하게는 2% 이하이다. 혹은, 실질적으로 투명하다는 것은, 해당하는 파장의 빛의 투과율이 80% 이상, 바람직하게는 85% 이상, 보다 바람직하게는 90% 이상으로 정의된다.
충전재(541)는, 유기물 또는 무기물로 할 수 있으며, 예컨대, 에폭시, 아크릴 폴리머, 폴리카보네이트, 실리콘 폴리머, 광학 유리, 칼코게나이드 유리, 스피로 화합물 및 이들의 혼합물을 포함하는 재료로 구성할 수 있지만, 특별히 재질을 한정하는 것은 아니다.
또한 충전재(541)는, 또한, 제1 광, 제2 광, 제3 광 및 제4 광에 대하여 실질적으로 투명한 미립자를 함유하여도 좋다. 미립자를 함유함으로써, 내열성, 내구성, 내후성, 열치수 안정성이 향상되어 바람직하다.
충전재(541)에 함유되는 상기 미립자로서는, 특별히 한정되는 것은 아니지만, 금속 산화물, 금속 질화물, 니트리도실리케이트 및 이들의 혼합물로 할 수 있다. 적합한 금속 산화물의 예로서는, 산화칼슘, 산화세륨, 산화하프늄, 산화티탄, 산화아연, 산화지르코늄 및 이들의 혼합물을 포함할 수 있다.
반도체 발광 장치(500)로부터의 발광광은, 반도체 발광 소자(100)로부터 발광되는 제1 광과, 파장 변환 부재(511)로부터의 형광인 제2 광과의 혼색이 관찰되며, 예컨대, 제1 광이 450 nm 부근에 발광 중심 파장을 갖는 청색, 제2 광이 590 nm 부근에 주파장을 갖는 황색 형광재인 경우, 반도체 발광 장치(500)의 발광광은 백색으로서 관찰된다.
제1 광과 제2 광의 파장은 특별히 제한되는 것은 아니며, 상기한 것과 같이, 반도체 발광 장치(500)로부터의 발광색이 목적에 따른 색을 띠도록 임의로 선택된다. 단, 제1 광을 흡수하여, 형광인 제2 광을 얻을 수 있으므로, 제2 광의 파장은 반드시 제1 광보다도 길게 된다.
또한, 제1 광, 제2 광이 함께 가시광일 필요는 없으며, 예컨대, 제1 광이 410 nm 이하의 파장을 갖는 자외광이고, 제2 광이 녹색이라도 좋다. 이 경우, 반도체 발광 장치(500)로부터의 발광광은 단색광만 관찰되게 된다. 반도체 발광 장치(500)로부터의 발광광은, 목적에 따라서 여러 가지 선택할 수 있으며, 그에 따라서, 반도체 발광 소자(100)의 구성과 형광재(531)의 재료가 여러 가지로 선택된다.
반도체 발광 소자(100)로부터의 발광광의 일부는, 형광재(531)에 흡수되어, 형광을 발한다. 형광은 그대로 반도체 발광 장치(500)의 계 밖으로 도출되지만, 일부는 도 1에 도시하는 것과 같이 산란되어, 반도체 발광 소자(100)로 되돌아간다. 이 때, 후술하는 반도체 발광 소자(100)에 형성되어 있는 미세 구조층에 의해, 형광은 산란을 받아, 반도체 발광 장치(500)의 계 밖으로 도출된다. 본 실시형태와 달리, 반도체 발광 소자(100)에 미세 구조층이 형성되어 있지 않은 경우, 반도체 발광 장치(500)로 되돌아간 빛의 각도는 변하지 않고, 일부는 도광 모드가 되어, 반도체 발광 장치(500)의 계 밖으로 도출되지 않는 현상이 일어나, 결과적으로 반도체 발광 장치(500)의 발광 효율은 저하하게 된다.
도 2는 본 실시형태에 따른 반도체 발광 장치의 다른 예를 도시하는 단면 모식도이다. 반도체 발광 장치(501)에서는, 패키지(520)에 설치된 반도체 발광 소자(100)의 발광면의 일부가 파장 변환 부재(512)로 덮여 있다. 도 2에 도시하는 것과 같이 패키지(520) 안은 밀봉재(542)로 충전되어 있다. 파장 변환 부재(512)는, 반도체 발광 소자(100)로부터의 발광광에 대하여, 실질적으로 투명한 충전재(541)와 그것에 함유, 분산되어 있는 형광재(531)를 구비하여 구성되어 있다.
도 2에 도시하는 반도체 발광 장치(501)에서도, 상기한 도 1의 반도체 발광 장치(500)와 마찬가지로, 반도체 발광 소자(100)로부터의 발광광(제1 광)과, 형광재(531)로부터의 형광(제2 광)이, 반도체 발광 소자(100)에 설치된 미세 구조층에 의해 산란을 받아, 반도체 발광 장치(501)의 계 밖으로 효율적으로 도출된다. 도 2의 반도체 발광 장치(501)에서는, 도 1의 반도체 발광 장치(500)보다도, 파장 변환 부재(512)의 체적이 적어, 반도체 발광 소자(100)로부터의 발광광 및 형광은, 형광재(531)로부터의 산란을 받기 어렵게 되기 때문에, 반도체 발광 소자(100)에 설치되는 미세 구조층은, 보다 강한 산란성이 필요하게 된다. 이와 같이, 반도체 발광 장치의 구성, 용도 등에 따라, 반도체 발광 소자(100)에 형성하는 미세 구조층을 적절하게 설계할 수 있다.
도 2에 도시하는 반도체 발광 장치(501)에 이용되는 밀봉재(542)로서는, 예컨대 파장 변환 부재(512)에 이용되는 충전재(541)와 동일한 투명한 부재를 이용할 수 있다.
도 3은 본 실시형태에 따른 반도체 발광 장치의 다른 예를 도시하는 단면 모식도이다. 도 3에 도시하는 것과 같이, 반도체 발광 장치(510)는, 반도체 발광 소자(100)를 패키지(520)의 수납부(520a) 내에 배치한 구성으로 되어 있다.
도 3에 도시하는 실시형태에서는, 패키지(520)가 파장 변환 부재(511)로 충전되어 있고, 또한, 반도체 발광 소자(100)는, 그 최표면에 오목부 또는 볼록부로 구성되는 도트를 포함하는 미세 구조층(120)을 구성 요소로서 구비하고 있다.
도 3에 도시하는 것과 같이, 미세 구조층(120)과 파장 변환 부재(511) 사이에는 중간 재료(121)가 개재하고 있고, 미세 구조층(120)은 파장 변환 부재(511)에 접하지 않고 있다. 즉 중간 재료(121)는, 미세 구조층(120)의 최표면과 파장 변환 부재(511)의 미세 구조층(120)과의 대향면과의 사이에 두께를 가지고서 형성되어 있다.
도 3에 도시하는 것과 같이, 중간 재료(121)는, 미세 구조층(120)의 볼록부로 구성되는 도트 사이에 충전되어 있다. 혹은, 도트가 오목부로 구성되는 형태에서는, 오목부 내에 중간 재료(121)가 충전되어 있다. 따라서 미세 구조층(120)의 표면에서부터 파장 변환 부재(511)에 이르는 공간 전역이 중간 재료(121)로 메워진 상태로 되어 있다.
도 3에 도시하는 중간 재료(121)는 도포 후, 경화하여 굳어져 있다. 중간 재료(121)는, 미세 구조층(120) 표면의 기복을 따라서 형성되어 있어도 좋지만, 도 3에 도시하는 것과 같이 중간 재료(121)(중간층)의 표면(121a)은 평탄한 면으로 형성되어 있어도 좋다.
혹은, 중간 재료(121)가, 미세 구조층(120)의 볼록부로 구성되는 도트 사이에만 또는 오목부로 형성된 도트 내에만 충전된 형태로 할 수도 있다. 이러한 구성에서는, 미세 구조층(120)의 최표면과 파장 변환 부재(511)의 미세 구조층(120)과의 대향면과의 사이의 적어도 일부가 접촉한다. 한편, 이러한 구성도, 미세 구조층(120)과 파장 변환 부재(511) 사이에 중간 재료(121)가 개재(충전)된 구성으로 정의된다.
단, 미세 구조층(120)과 파장 변환 부재(511) 사이에 중간 재료(121)가 개재하여, 미세 구조층(120)이 파장 변환 부재(511)에 비접촉의 형태인 것이 바람직하다.
도 3에서도 파장 변환 부재(511)는, 반도체 발광 소자(100)로부터의 발광광(제1 광)의 발광 중심 파장에 대하여 실질적으로 투명한 제1 재료인 충전재(541)와 또한 그것에 함유, 분산되어 있는 형광재(제2 재료)(531)를 구비하여 구성되어 있다. 형광재(531)는, 반도체 발광 소자(100)로부터 발광되는 발광광인 제1 광의 발광 중심 파장에 대한 형광 특성을 갖고 있고, 제1 광의 적어도 일부를 흡수하여, 제1 광의 파장과는 다른 제2 광인 형광을 발광한다. 또한, 충전재(541)는, 상기 제2 광인 형광에 대하여도 실질적으로 투명하며, 후술하는 제3 광 및 제4 광에 대하여도 실질적으로 투명하다.
상기한 미세 구조층(120)의 도트 사이에 충전된 중간 재료(121)는, 반도체 발광 소자(100)로부터의 발광광(제1 광)의 발광 중심 파장에 대하여 실질적으로 투명하다. 또한, 상기 제2 광인 형광에 대하여도 실질적으로 투명하고, 후술하는 제3 광 및 제4 광에 대하여도 실질적으로 투명하다.
중간 재료(121)는 유기물 또는 무기물로 할 수 있으며, 예컨대, 에폭시, 아크릴 폴리머, 폴리카보네이트, 실리콘 폴리머, 광학 유리, 칼코게나이드 유리, 스피로 화합물 및 이들의 혼합물을 포함하는 재료로 구성할 수 있지만, 특별히 재질을 한정하는 것은 아니다.
중간 재료(121)는, 충전재(541)와 동일한 재질라도 다른 재질라도 어느 쪽이라도 좋다. 다만, 중간 재료(121)와 충전재(541)를 동일한 재질로 하는 편이 효과적으로 발광 특성을 향상시킬 수 있어 적합하다. 예컨대, 중간 재료(121)와 충전재(541)에 실리콘 수지를 선택할 수 있다.
또한, 중간 재료(121)는, 제1 광, 제2 광, 제3 광, 제4 광에 대하여 실질적으로 투명한 미립자를 더욱 함유하여도 좋다. 미립자를 함유함으로써, 내열성, 내구성, 내후성, 열치수 안정성이 향상되어 바람직하다.
중간 재료(121)에 함유되는 상기 미립자로서는, 특별히 한정되는 것은 아니지만, 미세 구조층(120)의 도트 사이에 충전되는 중간 재료(121)의 유효 굴절율이 증가하는 것은 바람직하지 못하고, 실질적으로 중간 재료(121)와 동등하거나 그 이하의 굴절율인 것이 바람직하다. 여기서, 실질적으로 동등하다는 것은, 중간 재료(121)와의 굴절율의 차가 0.1 이하이다. 굴절율의 차가 0.1 이하라면, 중간 재료(121)에 함유되는 상기 미립자가 50% 이내의 체적분율일 때, 상기 미립자를 포함하는 중간 재료(121)의 유효 굴절율이 중간 재료(121)만의 굴절율과 동등하게 되기 때문에 바람직하다. 중간 재료(121)에 함유되는 상기 미립자로서는, 특별히 한정되는 것은 아니며, 금속 산화물, 금속 질화물, 니트리도실리케이트 및 이들의 혼합물로 할 수 있다. 적합한 금속 산화물의 예로서는, 산화실리콘, 산화칼슘, 산화세륨, 산화하프늄, 산화티탄, 산화아연, 산화지르코늄 및 이들의 혼합물을 포함할 수 있다. 또한, 상기한 충전재(541)에 함유되는 미립자와 동일한 재질이라도 좋다.
본 실시형태에서는, 미세 구조층(120)과 파장 변환 부재(511) 사이에는 중간 재료(121)가 충전되지만, 형광재(제2 재료)(531)는 포함되어 있지 않다. 미세 구조층(120)이 볼록부의 도트로 형성되는 경우, 도트 사이에는 형광재(제2 재료)(531)가 들어가 있지 않는다. 또한, 미세 구조층(120)이 오목부의 도트로 형성되는 경우, 도트 내에는 형광재(제2 재료)(531)가 들어가 있지 않다. 따라서, 미세 구조층(120)과 파장 변환 부재(511) 사이에는 중간 재료(121)만이 개재하고 있거나, 혹은 상기 미립자를 포함하는 중간 재료(121)가 개재한 구성으로 되어 있다. 이와 같이 형광재(531)가 미세 구조층(120)의 도트 사이나 도트 내에 충전되어 있지 않기 때문에, 도트 사이나 도트 내에서의 유효 굴절율이 증가하지 않고, 미세 구조층(120)에 의한, 반도체 발광 소자(100)로부터의 제1 광에 대한 회절 혹은 산란의 효율이 저하하지 않는다. 그 결과로서, 반도체 발광 소자(100)의 적어도 일부를 덮도록 파장 변환 부재(511)를 설치하더라도, 반도체 발광 장치(500)로부터의 광추출 효율이 저하하는 것을 방지할 수 있다.
본 실시형태와 달리, 반도체 발광 소자(100)의 미세 구조층(120)의 도트 사이나 도트 내에 형광재(531)가 존재하여, 도트 사이나 도트 내에서의 유효 굴절율이 증가하면, 미세 구조층(120)에 의한 형광에 대한 회절 혹은 산란 효율이 저하하기 때문에, 반도체 발광 장치(510)의 계 밖으로의 도출이 억제되는 현상이 일어나, 결과적으로 반도체 발광 장치(510)의 발광 효율은 저하하게 된다.
도 4는 본 실시형태에 따른 반도체 발광 장치의 다른 예를 도시하는 단면 모식도이다. 반도체 발광 장치(508)에서는, 패키지(520)에 설치된 반도체 발광 소자(100)의 발광면의 일부가 파장 변환 부재(512)로 덮여 있다. 도 4에 도시하는 것과 같이 패키지(520) 안은 밀봉재(542)로 충전되어 있다. 파장 변환 부재(512)는, 반도체 발광 소자(100)로부터의 발광광에 대하여, 실질적으로 투명한 충전재(541)와 그것에 함유, 분산되어 있는 형광재(531)를 구비하여 구성되어 있다.
도 4에 도시하는 반도체 발광 장치(508)에서도, 상기한 도 3의 반도체 발광 장치(510)와 마찬가지로, 반도체 발광 소자(100)로부터의 발광광(제1 광)과, 형광재(531)로부터의 형광(제2 광)이, 반도체 발광 소자(100)에 설치된 미세 구조층(120)에 의해, 산란을 받아, 반도체 발광 장치(508)의 계 밖으로 효율적으로 도출된다. 도 4의 반도체 발광 장치(508)에서는, 도 3의 반도체 발광 장치(510)보다도, 파장 변환 부재(512)의 체적이 작아, 반도체 발광 소자(100)로부터의 발광광 및 형광은, 형광재(531)로부터의 산란을 받기 어렵게 되기 때문에, 반도체 발광 소자(100)에 설치되는 미세 구조층(120)은 보다 강한 산란성이 필요하게 된다. 이와 같이, 반도체 발광 장치의 구성, 용도 등에 따라, 반도체 발광 소자(100)에 형성하는 미세 구조층(120)을 적절하게 설계할 수 있다.
도 4에서도, 반도체 발광 소자(100)에 설치된 미세 구조층(120)과 파장 변환 부재(512)와의 사이에는, 형광재(531)를 포함하지 않는 중간 재료(121)가 개재되어, 미세 구조층(120)은 파장 변환 부재(512)에 접하고 있지 않다.
도 4에 도시하는 반도체 발광 장치(508)에 이용되는 밀봉재(542)로서는, 예컨대 파장 변환 부재(512)에 이용되는 충전재(541)와 동일한 투명한 부재를 이용할 수 있다.
도 5는 본 실시형태에 따른 반도체 발광 장치의 다른 예를 도시하는 단면 모식도이다. 도 5의 반도체 발광 장치(502)에서는, 패키지(520)에 설치된 반도체 발광 소자(100)는, 도 1과 마찬가지로 파장 변환 부재(513)로 덮여 있다. 파장 변환 부재(513)는, 제1 광인 반도체 발광 소자(100)로부터의 발광광의 발광 중심 파장에 대하여 실질적으로 투명한 제1 재료인 충전재(541)와, 그것에 함유, 분산되어 있는 형광재(531) 및 형광재(532)로 구성되어 있다.
형광재(532)는, 반도체 발광 소자(100)로부터 발광되는 발광광인 제1 광의 발광 중심 파장에 대한 형광 특성을 갖고 있고, 제1 광의 적어도 일부를 흡수하여, 제1 광, 및 제2 광의 파장과는 다른 제3 광인 형광을 발광하는 제3 재료이다. 반도체 발광 장치(502)로부터의 발광광은, 반도체 발광 소자(100)로부터 발광되는 제1 광과, 파장 변환 부재로부터의 형광인 제2 광과, 제3 광의 혼색으로 관찰된다. 예컨대, 제1 광이 450 nm 부근에 발광 중심 파장을 갖는 청색, 제2 광이 545 nm 부근에 주파장을 갖는 녹색, 제3 광이 700 nm 부근에 주파장을 갖는 적색인 경우, 반도체 발광 장치(502)의 발광광은 백색으로서 인식된다.
더욱이, 상기한 충전재(541)는 제2 광 및 제3 광에 대하여도 실질적으로 투명하다.
제1 광과 제2 광 및 제3 광의 파장은, 특별히 제한되는 것은 아니며, 상기한 것과 같이, 반도체 발광 장치(502)로부터의 발광색이 목적에 따른 색을 띠도록 임의로 선택된다. 단, 제1 광을 흡수하여, 형광인 제2 광과 제3 광을 얻을 수 있으므로, 제2 광과 제3 광의 파장은 반드시 제1 광보다도 길게 된다.
도 5의 반도체 발광 장치(502)에 있어서, 제2 광 및 제3 광의 일부는 산란되어, 반도체 발광 소자(100)로 되돌아간다. 그리고, 반도체 발광 소자(100)에 설치되는 미세 구조층에 의해, 산란을 받아, 반도체 발광 장치(502)의 계 밖으로 도출된다. 이러한 작용에 의해, 반도체 발광 장치(502)의 발광 효율을 향상시킬 수 있다.
도 5에 도시하는 반도체 발광 장치(502)에서는, 도 2에 도시하는 반도체 발광 장치(501)와 마찬가지로, 반도체 발광 소자(100)의 발광면의 일부를, 충전재(541) 내에 형광재(531, 532)가 분산된 파장 변환 부재(513)로 덮고, 또한 패키지(520) 안을 도 2의 밀봉재(542)로 충전한 구성으로 할 수도 있다.
도 6은 본 실시형태에 따른 반도체 발광 장치의 다른 예를 도시하는 단면 모식도이다. 도 6의 반도체 발광 장치(509)에서는, 패키지(520)에 설치된 반도체 발광 소자(100)가, 도 5와 마찬가지로 파장 변환 부재(513)로 덮여 있다. 파장 변환 부재(513)는, 제1 광인 반도체 발광 소자(100)로부터의 발광광의 발광 중심 파장에 대하여 실질적으로 투명한 제1 재료인 충전재(541)와, 그것에 함유, 분산되어 있는 형광재(제2 재료)(531) 및 형광재(제3 재료)(532)로 구성되어 있다.
도 6에서는, 반도체 발광 소자(100)에 설치된 미세 구조층(120)과 파장 변환 부재(513)와의 사이에는, 형광재(531, 532)를 포함하지 않는 중간 재료(121)가 개재되어, 미세 구조층(120)은 파장 변환 부재(513)에 접하고 있지 않다.
도 6의 반도체 발광 장치(509)에서, 제2 광, 및 제3 광의 일부는, 산란되어, 반도체 발광 소자(100)로 되돌아간다. 그리고, 반도체 발광 소자(100)에 설치되는 미세 구조층(120)에 의해, 산란을 받아, 반도체 발광 장치(509)의 계 밖으로 도출된다. 이러한 작용에 의해, 반도체 발광 장치(509)의 발광 효율을 향상시킬 수 있다.
도 6에 도시하는 반도체 발광 장치(509)에서는, 반도체 발광 소자(100)의 발광면의 일부를, 충전재(541) 내에 형광재(531, 532)가 분산된 파장 변환 부재(513)로, 도 4에 도시하는 반도체 발광 장치(508)와 같은 식으로 덮고, 또한 패키지(520) 안을 도 4의 밀봉재(542)로 충전한 구성으로 할 수도 있다. 이 경우도, 반도체 발광 소자(100)의 표면에 형성된 미세 구조층(120)과 파장 변환 부재(513)와의 사이에는, 형광재(531, 532)를 포함하지 않는 중간 재료(121)가 개재하고 있어, 미세 구조층(120)과 파장 변환 부재(513)는 직접 접하지 않는 구조가 된다.
도 7은 본 실시형태에 따른 반도체 발광 장치의 다른 예를 도시하는 단면 모식도이다. 도 7의 반도체 발광 장치(503)는, 패키지(520)에 설치된 반도체 발광 소자(100)가 파장 변환 부재(514)로 덮인 구성으로 되어 있다. 파장 변환 부재(514)는, 제1 광인 반도체 발광 소자(100)로부터의 발광광의 발광 중심 파장에 대하여 실질적으로 투명한 제1 재료인 충전재(541)와, 그것에 함유, 분산되어 있는 형광재(531), 형광재(532) 및 형광재(533)로 구성되어 있다.
형광재(533)는, 반도체 발광 소자(100)로부터 발광되는 발광광인 제1 광의 발광 중심 파장에 대한 형광 특성을 갖고 있고, 제1 광의 적어도 일부를 흡수하여, 제1 광 및 제2 광, 또한 제3 광의 파장과는 다른 제4 광인 형광을 발광한다. 반도체 발광 장치(503)로부터의 발광광은, 반도체 발광 소자(100)로부터 발광되는 제1 광과, 파장 변환 부재(514)로부터의 형광인 제2 광, 제3 광 및 제4 광과의 혼색으로서 관찰된다. 예컨대, 제1 광이 360 nm 부근에 발광 중심 파장을 갖는 UV광, 제2 광이 545 nm 부근에 주파장를 갖는 녹색, 제3 광이 700 nm 부근에 주파장를 갖는 적색, 제4 광이 436 nm 부근에 주파장을 갖는 청색인 경우, 반도체 발광 장치(503)의 발광광은 백색으로서 인식된다.
또한, 상기한 충전재(541)는, 제2 광, 제3 광 및 제4 각 광에 대해서도 실질적으로 투명하다.
제1 광, 제2 광, 제3 광 및 제4 광의 파장은, 특별히 제한되는 것은 아니며, 상기한 것과 같이, 반도체 발광 장치(503)로부터의 발광색이 목적에 따른 색을 띠도록 임의로 선택된다. 단, 제1 광을 흡수하여, 형광인 제2 광, 제3 광, 제4 광을 얻을 수 있으므로, 제2 광, 제3 광, 제4 광의 파장은 반드시 제1 광보다도 길게 된다.
도 7에 도시하는 반도체 발광 장치(503)에서, 제2 광, 제3 광 및 제4 광의 일부는, 산란되어, 반도체 발광 소자(100)로 되돌아간다. 그래서, 반도체 발광 소자(100)에 설치되는 미세 구조층에 의해, 산란을 받아, 반도체 발광 장치(503)의 계 밖으로 도출된다. 이러한 작용에 의해, 반도체 발광 장치(503)의 발광 효율을 향상시킬 수 있다.
도 8은 본 실시형태에 따른 반도체 발광 장치의 다른 예를 도시하는 단면 모식도이다. 도 8의 반도체 발광 장치(515)는, 패키지(520)에 설치된 반도체 발광 소자(100)가 파장 변환 부재(514)로 덮인 구성으로 되어 있다. 파장 변환 부재(514)는, 제1 광인 반도체 발광 소자(100)로부터의 발광광의 발광 중심 파장에 대하여 실질적으로 투명한 제1 재료인 충전재(541)와, 그것에 함유, 분산되어 있는 형광재(제2 재료)(531), 형광재(제3 재료)(532) 및 형광재(제4 재료)(533)로 구성되어 있다.
도 8에서는, 반도체 발광 소자(100)에 설치된 미세 구조층(120)과 파장 변환 부재(514)와의 사이에, 형광재(531, 532, 533)를 포함하지 않는 중간 재료(121)가 개재하여, 미세 구조층(120)은 파장 변환 부재(514)에 접하고 있지 않다.
또한, 상기한 충전재(541) 및 중간 재료(121)는, 제2 광, 제3 광 및 제4 각 광에 대하여도 실질적으로 투명하다.
도 8에 도시하는 반도체 발광 장치(515)에서도, 제2 광, 제3 광 및 제4 광의 일부는, 산란되어, 반도체 발광 소자(100)로 되돌아간다. 그래서, 반도체 발광 소자(100)에 설치되는 미세 구조층(120)에 의해, 산란을 받아, 반도체 발광 장치(515)의 계 밖으로 도출된다. 이러한 작용에 의해, 반도체 발광 장치(515)의 발광 효율을 향상시킬 수 있다.
형광재(531), 형광재(532) 및 형광재(533)로서는, 제1 광의 적어도 일부를 흡수하여, 소정의 형광을 발광하면, 특별히 한정되는 것은 아니며, 예컨대, 이트륨·알루미늄·가넷, 황 치환 알루민산염, 비치환 알루민산염, 알칼리 토류 금속 붕산할로겐화물, 알칼리 토류 금속 알루민산염, 알칼리 토류 규산염, 알칼리 토류 티오갈레이트, 알칼리 토류 질화규소, 게르마늄산염, 인산염, 규산염, 셀레늄화물, 황화물, 질화물, 산질화물 및 이들의 혼합물을 들 수 있다. 이들 재료에, 예컨대, Ce, Eu 등의 란탄족계 원소를 도핑하여, 부활할 수 있다. 또한, Ce, Eu에 더하여, Tb, Cu, Ag, Cr, Nd, Dy, Co, Ni, Ti, Mg에서 선택되는 1종 이상을 함유시킬 수도 있다.
각 형광재(531, 532, 533)는, 제1 광의 충전재(제1 재료)(541)에 있어서의 광학 파장보다도 작은 평균 입경인 것이 바람직하다. 제1 광의 제1 재료에 있어서의 광학 파장보다도 작은 평균 입경인 소위 나노 입경의 형광 입자이면, 형광 입자에 의한 광산란성을 감소시켜, 반도체 발광 장치로부터의 광추출 효율을 향상시킬 수 있다. 또한, 나노 입경의 형광 입자이기 때문에, 반도체 발광 소자로부터 발광된 일차 발광(제1 광)을 효율적으로 파장 변환할 수 있기 때문에, 더욱 광추출 효율을 향상시킬 수 있다. 여기서, 본 발명에서의 평균 입경이란, 형광 입자의 일차 입자의 질량 평균 입자경이며, 투과형 전자현미경(TEM)을 사용하여, JIS Z8827에 기재한 방법으로 구할 수 있다.
도 5, 도 6에서는, 형광재(531, 532)의 적어도 어느 하나가, 제1 광의 충전재(제1 재료)(541)에 있어서의 광학 파장보다도 작은 평균 입자경이면 되지만, 모든 형광재(531, 532)가, 제1 광의 충전재(제1 재료)(541)에 있어서의 광학 파장보다도 작은 평균 입자경인 것이 바람직하다.
또한 도 7, 도 8에서는, 형광재(531, 532, 533)의 적어도 어느 하나가, 제1 광의 충전재(제1 재료)(541)에 있어서의 광학 파장보다도 작은 평균 입자경이면 되지만, 모든 형광재(531, 532, 533)가, 제1 광의 충전재(제1 재료)(541)에 있어서의 광학 파장보다도 작은 평균 입자경인 것이 바람직하다.
각 형광재(531, 532, 533)는 입자형인 것이 바람직하다. 단 구형에 한정되는 것은 아니며, 다각형, 타원체 등이라도 좋다.
이어서, 본 실시형태의 반도체 발광 장치의 일부를 구성하는 반도체 발광 소자(100)에 관해서 상세히 설명한다.
도 9는 본 실시형태에 따른 반도체 발광 장치에 있어서의 반도체 발광 소자의 단면 모식도이다. 도 9에 도시하는 것과 같이, 반도체 발광 소자(100)에서는, 반도체 발광 소자용 기재(101)의 일 주면에 형성된 이차원 포토닉 결정(102) 상에 n형 반도체층(103), 발광층(104) 및 p형 반도체층(105)이 순차 적층되어 있다. 한편, 반도체 발광 소자용 기재(101) 상에 순차 적층된 n형 반도체층(103), 발광층(104) 및 p형 반도체층(105)을, 적층 반도체층(110)이라고 부른다. 여기서 「주면(主面)」이란, 반도체 발광 소자용 기재(101)나 층을 구성하는 넓은 면을 가리키며, 예컨대, 적층 반도체층(110)을 적층할 때의 적층면(형성면) 혹은 적층면에 대한 역면(逆面)이다. 「주면」에는, 반도체 발광 소자용 기재와 층과의 사이나 층간의 계면, 반도체 발광 소자용 기재(101)나 층의 노출 표면, 노출 이면이 포함된다.
포토닉 결정이란, 굴절율(유전율)이 주기적으로 변화되는 나노 구조체이며, 이차원 포토닉 결정이란, 이차원의 주기 구조체를 가리킨다.
도 9에 도시하는 것과 같이, p형 반도체층(105) 상에는 투명 도전막(106)이 형성되어 있다. 또한, n형 반도체층(103) 표면에 캐소드 전극(107)이, 투명 도전막(106) 표면에 애노드 전극(108)이 각각 형성되어 있다. 한편, 도 9에서는, 반도체 발광 소자용 기재(101)의 일 주면에 형성된 이차원 포토닉 결정(102) 상에 적층 반도체층(110)을 형성했지만, 반도체 발광 소자용 기재(101)의 이차원 포토닉 결정(102)이 형성된 면과 마주 대하는 다른 일 주면 상에 적층 반도체층(110)을 형성하여도 좋다.
도 10은 본 실시형태에 따른 반도체 발광 소자의 다른 예를 도시하는 단면 모식도이다. 도 10에 도시하는 것과 같이, 반도체 발광 소자(300)에서는, 반도체 발광 소자용 기재(301) 상에 p형 반도체층(302), 발광층(303) 및 n형 반도체층(304)을 순차 적층하고 있다. 그리고 n형 반도체층(304)의 일 주면(노출 표면)에 이차원 포토닉 결정(305)이 형성되어 있다.
또한 도 10에 도시하는 것과 같이, 반도체 발광 소자용 기재(301)의 p형 반도체층(302)과 접하는 주면과는 반대쪽의 주면에 애노드 전극(306)이, n형 반도체층(304)의 표면에 캐소드 전극(307)이 각각 형성되어 있다.
도 10에서는, 도시하지 않는 기재 상에, n형 반도체층(304), 발광층(303), p형 반도체층(302)을 순차 적층한 후, 반도체 발광 소자용 기재(301)에 점착하여, 상기 기재를 박리하는 반도체 발광 소자의 제조 방법이 채용된다. 상기 기재를 박리한 후, 애노드 전극(306), 캐소드 전극(307)을 각각 형성하여, 본 실시형태의 반도체 발광 장치에 있어서의 반도체 발광 소자를 얻을 수 있다. 기재 상에, n형 반도체층을 형성한 후, n형 반도체층과의 계면에서 박리하기 때문에, 이차원 포토닉 결정(305)이 전사, 형성되어 있다.
도 11은 본 실시형태에 따른 반도체 발광 소자의 다른 예를 도시하는 단면 모식도이다. 도 11에 도시하는 것과 같이, 반도체 발광 소자(200)에서는, 도 9에서 도시한 투명 도전막(106)의 주면 상(노출 표면)에 이차원 포토닉 결정(201)이 형성되어 있다. 후술하는 것과 같이, 본 실시형태의 이차원 포토닉 결정에서는, 적어도 2개 이상의 주기를 가질 필요가 있다. 도 11에 도시하는 것과 같이, 반도체 발광 소자(200)에 있어서, 구성 요소로서, 반도체 발광 장치의 다른 주면에 각각 이차원 포토닉 결정(102, 201)이 형성되어, 2개 이상의 이차원 포토닉 결정(102, 201)을 갖추는 경우, 각각의 이차원 포토닉 결정(102, 201)에 2개 이상의 주기를 가질 필요는 없고, 주기가 다른 2개 이상의 이차원 포토닉 결정(102, 201)을, 반도체 발광 장치의 구성 요소로 하여도 좋다. 반도체 발광 소자로부터 발광된 광 및 파장 변환 부재로부터 발광된 광은, 반도체 발광 장치 내에서의 투과, 반사, 회절 및 산란에 의해, 이차원 포토닉 결정을 구성하고 있는 계면의 회절, 산란 효과를 받게 된다. 이 효과는, 동일 계면일 필요는 없으며, 다른 계면 혹은 동일 계면, 어느 것이라도 동일한 효과를 발휘한다. 그 때문에, 2개 이상의 주기를 다른 계면에 두는 것, 혹은 동일 계면에 두는 것의 어느 것에 의해서나 본 발명의 효과를 발현할 수 있다.
도 9 내지 도 11에 도시한 반도체 발광 소자(100, 200, 300)는, 더블 헤테로 구조의 반도체 발광 소자에 본 실시형태를 적용한 예이지만, 적층 반도체층의 적층구조는 이것에 한정되는 것은 아니다. 또한, 반도체 발광 소자용 기재와 n형 반도체층 사이에, 도시하지 않는 버퍼층이나 비도핑 반도체층을 형성하여도 좋다. 또한, 반도체 발광 소자용 기재와 반도체층과의 계면에 도시하지 않는 반사층을 형성하여도 좋다.
이어서, 도 12를 참조하여 제1 실시형태에 따른 반도체 발광 소자용 기재의 구성에 관해서 상세히 설명한다. 도 12는 제1 실시형태에 따른 반도체 발광 소자용 기재(1)의 일례를 도시하는 사시 모식도이다. 도 12에 도시하는 것과 같이, 반도체 발광 소자용 기재(1)는, 대체로 평판 형상을 갖고 있고, 기재(11)와, 이 기재(11)의 일 주면 상에 설치된 미세 구조층(12)(이차원 포토닉 결정)을 구비하고 있다. 미세 구조층(12)은, 기재(11)의 주면에서 위쪽으로 돌출하는 복수의 볼록부(13)(볼록부 열 13-1∼13-N)를 포함한다. 볼록부(13)는 각각 특정 간격을 두고서 배치되어 있다.
미세 구조층(12)은, 기재(11)의 주면 상에 별도 형성하여도 좋고, 기재(11)를 직접 가공하여 형성하여도 좋다.
한편, 도 12에서는, 미세 구조층(12)의 미세 구조가 복수의 볼록부(13)로 구성되는 예에 관해서 나타내고 있지만, 이것에 한정되지 않고, 미세 구조층(12)의 미세 구조는 복수의 오목부로 구성되어 있어도 좋다.
도 13은 본 실시형태에 따른 반도체 발광 소자용 기재의 다른 예를 도시하는 사시 모식도이다. 도 13에 도시하는 것과 같이, 반도체 발광 소자용 기재(1a)는, 대체로 평판 형상을 갖고 있고, 기재(11a)와, 이 기재(11a)의 일 주면 상에 설치된 미세 구조층(12a)(이차원 포토닉 결정)을 구비하고 있다. 미세 구조층(12a)은, 미세 구조층(12a)의 표면(S)에서 기재(11a)의 이면을 향해 함몰된 복수의 오목부(14)(오목부 열 14-1∼14-N)를 포함한다. 오목부(14)는 각각 특정 간격을 두고서 배치되어 있다.
미세 구조층(12a)은, 기재(11a)의 주면 상에 별도 형성하여도 좋고, 기재(11a)를 직접 가공하여 형성하여도 좋다.
이하, 반도체 발광 소자용 기재(1, 1a)에 있어서의 미세 구조층(12, 12a)의 미세 구조를 구성하는 볼록부(13) 또는 오목부(14)를 「도트」라고 부른다.
본 실시형태에서는, 상기 도트의 직경이나 피치는 나노 오더이다. 이 구성에 따르면, 나노 오더의 요철 구조가 반도체 발광 소자용 기재(1, 1a)의 표면에 형성됨으로써, 반도체 발광 소자용 기재(1, 1a)의 표면에 반도체층을 형성할 때에, 반도체층의 CVD 성장 모드가 흐트러져, 상 성장에 따른 전위 결함이 충돌하여 소멸하여, 전위 결함의 저감 효과를 생기게 할 수 있다. 그리고 반도체 결정 내의 전위 결함이 저감됨으로써, 반도체 발광 소자의 내부 양자 효율(IQE)을 높일 수 있게 된다.
본 실시형태의 반도체 발광 소자에서는, 상기한 도트 사이의 피치, 도트 직경, 도트 높이 중 어느 것에 의해 제어된 이차원 포토닉 결정이 형성되어 있다. 본 실시형태에서, 굴절율이 주기적으로 변화되는 포토닉 결정에 의해, 결정 내부의 전파광에 대한 반사, 투과, 회절 특성을 제어할 수 있다.
본 실시형태의 반도체 발광 소자용 기재의 일 주면에 형성된 도트의 직경이나 피치는 나노 오더이며, 전체 파광의 파장과 대략 같은 정도이다. 그 때문에, 본 실시형태에서 포토닉 결정의 특성을 결정하는 것은, 구조에 기인한 굴절율을 평균화한 유효 굴절율 분포의 주기적인 변화이다(유효 매질 근사). 유효 굴절율 분포가, 반도체 발광 소자용 기재의 주면 내에서 반복되고 있기 때문에, 이차원 포토닉 결정이 형성된다.
또한, 본 실시형태의 반도체 발광 소자용 기재에서는, 상기한 이차원 포토닉 결정의 주기가, 적어도 각각 1 ㎛ 이상의 2개 이상이 다른 주기를 갖는다. 혹은, 제1 광의 광학 파장의 6배 이상이면서 또 제2 광의 광학 파장의 6배 이상의, 적어도 2개 이상의 주기를 갖고 있다. 이차원 포토닉 결정이, 1 ㎛ 이상의 2개 이상이 다른 주기, 혹은 제1 광, 및 제2 광의 광학 파장의 6배 이상의 주기를 갖기 때문에, 광회절성보다도 광산란성이 강해지게 된다. 그 때문에, 본 실시형태의 반도체 발광 소자에서는, 반도체층으로부터의 발광 및 파장 변환 부재로부터의 발광에 대하여, 광산란성을 강하게 발현시킬 수 있으며, 이 광산란성에 의해서 도파 모드를 해소하여, 광추출 효율(LEE)를 높일 수 있게 된다.
또한, 동시에, 강한 광산란성에 의해, 그 발광 특성에 있어서의 각도 의존성은 약해져, 보다 공업 용도에 적용하기 쉬운 램버시안 발광 특성에 근접하게 된다.
본 실시형태에서는, 이차원 포토닉 결정의 주기가 각각 1 ㎛ 이상인 동시에, 제1 광의 광학 파장의 6배 이상이면서 또 제2 광의 광학 파장의 6배 이상의, 적어도 2개 이상의 주기를 갖고 있는 것이 보다 바람직하다. 이에 따라, 보다 효과적으로 광회절성보다도 광산란성을 강화할 수 있어, 광추출 효율(LEE)을 보다 높일 수 있게 된다.
한편, 도 12 및 도 13은 본 실시형태의 이차원 포토닉 결정을 갖는 미세 구조층을, 반도체 발광 소자용 기재(1, 1a)에 적용한 일례이지만, 반도체 발광 소자를 구성하는 어느 한 계면에 적용하는 경우도 마찬가지이며, 이하도 마찬가지이다. 즉 이차원 포토닉 결정은, 반도체 발광 소자용 기재의 일 주면에 형성되는 것에 한정되지 않고, 반도체 발광 소자 내의 한 곳 이상에 형성되고, 반도체 발광 소자의 최표면에도 형성된다.
도트 사이의 피치, 도트 직경, 도트 높이로 제어된 이차원 포토닉 결정에 관해서 도면에 기초하여 더 상세히 설명한다.
도 14는 본 실시형태에 따른 반도체 발광 소자용 기재(1)의 평면 모식도이며, 반도체 발광 소자용 기재(1)의 표면(일 주면)에 형성된 이차원 포토닉 결정을 도시하고 있다.
도 14에 도시하는 것과 같이, 도트(볼록부(13) 또는 오목부(14))는, 반도체 발광 소자용 기재(1)의 주면 내의 제1 방향(D1)에 있어서, 복수의 도트가 부정 간격의 피치 Py로 배열된 복수의 도트 열(볼록부 열 13-1∼13-N 또는 오목부 열 14-1∼14-N; 도 12, 도 13 참조)을 구성한다. 또한, 각 도트 열은, 반도체 발광 소자용 기재(1)의 주면 내에서 제1 방향(D1)에 직교하는 제2 방향(D2)에 있어서, 부정 간격의 피치 Px로 배치되어 있다.
또한, 제1 방향(D1)에 있어서, 도트 사이의 부정 간격의 피치 Py가 주기적으로 증감한다. 또한, 제1 방향(D1)에 직교하는 제2 방향(D2)에 있어서의 부정 간격의 피치 Px가 주기적으로 증감한다. 제1 방향(D1) 및 제2 방향(D2) 양쪽에서 부정 간격의 피치(Py, Px)가 주기적으로 증감하더라도 좋고, 제1 방향(D1) 및 제2 방향(D2)의 어느 한 쪽에서, 부정 간격의 피치(Py, Px)가 주기적으로 증감하는 구성으로 하여도 좋다. 이와 같이 각 도트의 간격을 증감시킴으로써, 도트 사이의 피치로 제어된 이차원 포토닉 결정을 형성할 수 있다. 왜냐하면, 개개의 도트의 크기, 피치는 발광 파장과 같은 정도 이하이기 때문에, 광학적으로는, 개개의 도트의 존재는, 유효 매질 근사에 의해 유효 굴절율로 대체된다. 도 14에서는, 제1 방향(D1)에 있어서, 도트 사이의 부정 간격의 피치 Py가 주기적으로 증감하고 있기 때문에, 상기 유효 매질 근사에 의해, 빛으로서는, 부정 간격의 피치 Py의 주기적 증감의 주기를 느끼게 되어, 마치 보다 큰 요철 구조가 존재하는 것과 등가의 거동을 보인다.
또한 도 15를 이용하여, 도트 사이의 부정 간격의 피치 Px가 주기적으로 증감한 제2 방향(D2)에 있어서의 도트 열의 배치예에 관해서 상세히 설명한다. 도 15는 제2 방향(D2)에 있어서의 도트 열의 배치예를 도시하는 모식도이다. 도 15에 도시하는 것과 같이, 제2 방향(D2)에 있어서의 도트 열은, 8 열씩 특정 간격(피치 Px)으로 배치되어 있으면서 또 8 열의 도트 열이 반복 배치되어 있다. 이 복수(z)의 도트 열로 구성된 단위를, 장주기 단위 Lxz(단, z는 양의 정수이고, x는 x 방향임을 가리킨다)라고 부른다.
본 실시형태에서는, 이 장주기 단위 Lxz가, 1 ㎛ 이상, 혹은 반도체 발광 소자로부터 발생하는 광학 파장의 6배 이상일 필요가 있다. 한편, 서로 다른 피치 Py로 부정 간격으로 배치된 제1 방향(D1)에 있어서의 도트에 관해서도, 장주기 단위 Lyz를 사용하여, 이하의 설명과 같은 식으로 배치할 수 있다.
피치 Px는 인접하는 도트 열 사이의 거리이다. 여기서, 장주기 단위 Lxz에 있어서의 적어도 인접하는 4개 이상, m개 이하의 도트 열 사이의 피치 Pxn(3≤n≤2a 또는 3≤n≤2a+1. 단, m, a는 양의 정수이고, n=m-1)에는 다음 식(1)의 관계가 성립한다.
Px1<Px2<Px3<…<Pxa>…>Pxn (1)
한편, 각 도트의 직경은 피치 Pxn보다 작다. 피치 Px1부터 Pxn까지의 길이는 장주기 단위 Lxz를 구성한다.
도 15는, 장주기 단위 Lxz가 8 열의 도트 열로 구성되는 경우, 즉, m=8인 경우를 도시하고 있다. 이 경우, n=7, a=3이 되기 때문에, 장주기 단위 L1에 있어서, 도트 열 사이의 피치 Pxn에는 다음 식(2)의 관계가 성립되고 있다.
Px1<Px2<Px3>Px4>Px5>Px6>Px7 (2)
또한, 장주기 단위 Lxz에 있어서의 피치 Px는, 피치 Px의 최대치(Px(max))와 최소치(Px(min))의 차로 나타내어지는 최대 위상 어긋남 δ이 (Px(min))×0.01<δ<(Px(min))×0.66, 바람직하게는 (Px(min))×0.02<δ<(Px(min))×0.5, 보다 바람직하게는 (Px(min))×0.1<δ<(Px(min))×0.4를 만족하도록 설정되어 있다.
예컨대, 도 15에 도시하는 장주기 단위 L1에서는, 각 도트 열 사이의 피치 Pxn는 다음과 같이 나타내어진다.
Px1=Px(min)
Px2=Px(min)+δa
Px3=Px(min)+δb=Px(max)
Px4=Px(min)+δc
Px5=Px(min)+δd
Px6=Px(min)+δe
Px7=Px(min)+δf
단, δa에서부터 δf의 값은 Px(min)×0.01<(δa∼δf)<Px(min)×0.5를 만족한다. 인접하는 장주기 단위 L2에 관해서도 마찬가지이다.
또한, 장주기 단위 Lxz 혹은 장주기 단위 Lyz에 있어서의 z의 최대치는, 4≤z≤1000, 바람직하게는 4≤z≤100, 보다 바람직하게는 4≤z≤20을 만족하도록 설정되어 있다.
한편, 제1 방향(D1) 및 제2 방향(D2)에 있어서의 장주기 단위 Lxz 및 Lyz는 서로 동일할 필요는 없다.
본 실시형태의 반도체 발광 소자용 기재(1)에 있어서의 제1 방향(D1)에서는, 상기한 장주기 단위 Lyz를 갖는 도트 군이 적어도 1개 이상 배열되고, 제2 방향(D2)에서는, 상기한 장주기 단위 Lxz를 갖는 도트 열 군이 적어도 1개 이상 배열되는 것이 바람직하다.
피치 Py의 부정기 간격으로 배치된 배치는, 위에서 설명한 서로 다른 피치 Px로 부정 간격으로 배치된 제2 방향(D2)에 있어서의 도트 열의 배치예에 있어서, 도트 열을 도트라고 바꿔 읽음으로써 정의된다.
본 실시형태에 따른 반도체 발광 소자용 기재(1)에서는, 미세 구조층(12)(12a)의 미세 구조를 구성하는 도트는, 제1 방향(D1), 제2 방향(D2) 모두 위에서 설명한 것과 같은 부정 간격의 피치 Px, Py로 배치할 수도 있고(도 14 참조), 제1 방향(D1), 제2 방향(D2) 중 어느 한쪽만을 위에서 설명한 것과 같은 부정 간격의 피치로 배치하고, 다른 쪽을 일정 간격의 피치로 배치할 수도 있다(도 16 참조). 도 16은 본 실시형태에 따른 반도체 발광 소자용 기재의 다른 예를 도시하는 평면 모식도이다. 한편, 도 16에서는, 제1 방향(D1)에 있어서의 도트가 부정 간격의 피치로 배치되고, 제2 방향(D2)에 있어서의 도트 열이 일정 간격의 피치로 배치되어 있다.
도 14, 도 16에서 도시한 이차원 포토닉 결정은, 비주기의 도트(도트 열)로 형성된 이차원 포토닉 결정이지만, 본 실시형태에 따른 반도체 발광 소자용 기재(1)에서는, 이차원 포토닉 결정을 구성하는 도트의 패턴은 주기적이라도 좋다. 개개의 도트의 주기성은, 상기한 것과 같이 유효 매질 근사에 의해 캔슬되기 때문에, 장주기 단위 Lxz가, 본 실시형태의 반도체 발광 소자용 기재의 효과를 발현하기 위해서 필요하고, 개개의 도트의 주기/비주기는 중요하지 않다.
주기적 도트 패턴의 예로서, 도 17, 도 18, 도 19, 도 20을 예로 든다. 이들 배치예에서는, 인접하는 각 도트 열 사이(도 19, 도 20), 하나 간격의 도트 열끼리(도 17, 도 18)가 가지런하게 된 배치로 되어 있고, 도트 패턴은 주기적으로 배열되어 있다. 한편, 도 17∼도 20은 각각 본 실시형태에 따른 반도체 발광 소자용 기재의 다른 예를 도시하는 평면 모식도이다.
또한, 본 실시형태의 반도체 발광 소자에서는, 도트 패턴에 의한 이차원 포토닉 결정은, 적어도 반도체 발광 소자를 구성하는 어느 한 주면의 1축 방향으로 제1 광 및 제1 광의 주기와 다른 제2 광의 광학 파장의 6배 이상의 주기를 갖는 것이 바람직하며, 구체적으로는 도 16, 도 18, 도 20과 같은 이차원 포토닉 결정이다.
또는, 이차원 포토닉 결정의 주기는 적어도 독립된 2축 방향으로 주기적인 것이 바람직하며, 구체적으로는 도 14, 도 17, 도 19와 같은 이차원 포토닉 결정이다.
도 14, 도 17, 도 19에서는, 독립된 2축 방향이 서로 직교하고 있는 예이지만, 반드시 직교할 필요는 없으며, 임의의 각도로 배치시킬 수 있다. 또한 독립된 3축 방향의 패턴이라도 좋고, 이 경우는, 도트의 조밀(粗密)에 의해 형성되는 이차원 포토닉 결정은, 삼각 격자 배열로 할 수 있다.
또한, 제1 방향(D1)에 있어서의 도트 사이 거리 혹은 제2 방향(D2)에 있어서의 도트 열 사이 거리 중 어느 한쪽이 일정 간격으로 배치되는 경우에는, 일정 간격의 피치에 대한 부정 간격의 피치의 비가 특정 범위 내에 있는 것이 바람직하다.
여기서, 제1 방향(D1)에 있어서의 도트가 일정 간격의 피치 Pyc로 배치되고, 제2 방향(D2)에 있어서의 도트 열이 부정 간격의 피치 Px로 배치되는 예에 관해서 설명한다. 이 경우에는, 일정 간격의 피치 Pyc에 대한 부정 간격의 피치 Px의 비는, 85%∼100%의 범위 내에 있는 것이 바람직하다. 일정 간격의 피치 Pyc에 대한 부정 간격의 피치 Px의 비가 85% 이상이면, 인접하는 도트 사이의 겹침이 작아지기 때문에 바람직하다. 또한, 일정 간격의 피치 Pyc에 대한 부정 간격의 피치 Px의 비가 100% 이하라면, 도트를 구성하는 볼록부(13)의 충전율이 향상되기 때문에 바람직하다. 한편, 일정 간격의 피치 Pyc에 대한 부정 간격의 피치 Px의 비는, 90%∼95%의 범위 내에 있는 것이 보다 바람직하다.
또한, 하나의 장주기 단위 Lxz 혹은 Lyz는, 발광층 내에서 발생한 빛의 굴절율의 장주기의 변동이, 나노 오더에서부터 멀어져, 광산란이 생기기 쉽게 되기 때문에 바람직하다. 한편, 충분한 광추출 효율(LEE)을 얻기 위해서는, 장주기 단위 Lxz 혹은 Lyz는, 1001개 이하의 도트로 구성되는(속하는 피치 Px 또는 Py가 1000 이하) 것이 바람직하다.
본 실시형태에 따른 반도체 발광 소자용 기재(1)(1a)에는, 이상과 같은 미세 구조층(12)(12a)의 미세 구조의 관계를 만족하는 이차원 포토닉 결정이 형성되어 있다. 이에 따라, 광산란 효과가 충분하게 되면서 또한 도트(볼록부(13) 또는 오목부(14))의 간격이 작아지기 때문에 전위 결함 저감 효과가 생기게 된다. 그 결과, 나노 오더의 요철로 반도체층 속의 전위 결함을 줄이는 동시에, 나노 오더의 주기성이 흐트러지게 되어, 반도체층으로부터의 발광에 대하여 광산란성을 강하게 발현할 수 있다.
또한, 이차원 포토닉 결정임에도 불구하고, 그 광회절성이 억제되어, 보다 공업적 용도에 적합한 램버시안 발광에 근접하게 된다.
이어서, 본 실시형태에 따른 반도체 발광 소자용 기재(1)(1a)의 미세 구조층(12)(12a)의 이차원 포토닉 결정을 구성하는 도트 형상(요철 구조)에 관해서 설명한다. 볼록부(13) 및 오목부(14)의 형상은, 본 발명의 효과를 얻을 수 있는 범위라면 특별히 한정되지 않고, 용도에 따라서 적시에 변경할 수 있다. 볼록부(13) 및 오목부(14)의 형상으로서는, 예컨대, 필라 형상, 홀 형상, 원추 형상, 각추 형상 및 타원방추 형상 등을 이용할 수 있다.
상기한 것은, 본 실시형태에 있어서의 이차원 포토닉 결정이 도트의 간격으로 구성되어 있는 경우지만, 도트 직경의 대소로 구성되어도 좋다. 구체적으로는, 본 실시형태에 따른 반도체 발광 소자용 기재(1)(1a)의 미세 구조층(12)(12a)의 미세 구조를 구성하는 도트 형상(요철 구조)에 있어서는, 도트 각각의 직경이 피치 Py 및/또는 피치 Px에 대응하여 증감하는 것이 바람직하다.
이하, 피치에 대응하여 증감하는 도트 직경의 예에 관해서 상세히 설명한다. 본 실시형태에 따른 반도체 발광 소자용 기재에서는, 피치 Py가 부정 간격인 경우에는, 적어도 인접하는 4개 이상이며 m개 이하의 피치를 구성하는 도트 직경 Dyn(3≤n≤2a 또는 3≤n≤2a+1. 단, m, a는 양의 정수이고, n=m-1)은, 하기 식(3)의 관계를 만족하는 동시에, 제1 방향(D1)에 있어서, 도트 직경 Dy1∼Dyn으로 구성되는 도트 군이 장주기 단위 Lyz로 반복 배열되면서 또 피치 Px가 부정 간격인 경우에는, 적어도 인접하는 4개 이상이며 m개 이하의 피치를 구성하는 도트 직경 Dxn(3≤n≤2a 또는 3≤n≤2a+1. 단, m, a는 양의 정수이고, n=m-1)은, 하기 식(4)의 관계를 만족하는 동시에, 제2 방향(D2)에 있어서, 도트 직경 Dx1∼Dxn으로 구성되는 도트 군이 장주기 단위 Lxz로 반복 배열되는 것이 바람직하다. 본 실시형태에서는, 이 장주기 단위 Lxz 혹은 Lyz가, 1 ㎛ 이상이거나, 혹은 반도체 발광 소자로부터 발생하는 제1 광 및 제2 광의 광학 파장의 6배 이상일 필요가 있다. 한편, 이하에서는 Lxz에 관해서 설명하지만, Lyz에 관해서도 마찬가지이다.
Dy1<Dy2<Dy3<…<Dya>…>Dyn (3)
Dx1<Dx2<Dx3<…<Dxa>…>Dxn (4)
도 21은 장주기 단위 Lxz가 8 열의 도트 열로 구성되는 경우, 즉, m=8인 경우를 도시하고 있다. 도 21은 본 실시형태에 따른 반도체 발광 소자용 기재의 제2 방향(D2)에 있어서의 도트의 배치예를 도시하는 모식도이다. 이 경우, n=7, a=3이 되기 때문에, 장주기 단위 L1에 있어서, 도트 열을 구성하는 각 도트 직경 Dxn에는 상기 식(4)의 관계가 성립되고 있다.
도 21에서는, 인접하는 도트 간격이 넓어지면, 도트 직경이 작아지고, 도트 간격이 좁아지면, 도트 직경이 커지고 있다. 증감하는 도트 직경의 증감 범위는, 지나치게 크면 인접하는 도트와 접하게 되어 바람직하지 못하고, 지나치게 작으면 광추출 효율(LEE)이 저하하기 때문에 바람직하지 못하다. 동일한 장주기 단위 Lxz 내에서의, 도트의 평균 직경에 대하여 ±20% 이내이면, 광추출 효율(LEE)이 증가하여 바람직하다.
상기 구성에 의해, 도트의 체적이 장주기 단위 Lxz로 증감하게 되어, 이차원 포토닉 결정을 구성하게 된다. 왜냐하면, 유효 매질 근사는, 유전율 분포의 체적분율로 간이적으로 표현할 수 있고, 유전율은 굴절율의 2승이 되기 때문이다. 즉, 매질의 체적이 장주기 단위 Lxz로 변화함으로써, 유효 굴절율이 장주기 단위 Lxz로 변화하게 된다.
본 실시형태에서는, 1 ㎛ 이상, 혹은 제1 광 및 제2 광의 광학 파장의 6배 이상의 주기를 갖는 이차원 포토닉 결정이 형성되기 때문에, 발광광에 대한 광산란성이 커져, 반도체 발광 소자에 있어서의 광추출 효율(LEE)이 증가하게 된다.
이어서, 본 실시형태의 반도체 발광 소자에 있어서, 이차원 포토닉 결정이 도트 높이에 의해 제어되는 예에 관해서 설명한다.
본 실시형태에 따른 반도체 발광 소자용 기재(1)(1a)에서는, 상기한 이차원 패턴에 동기하여 미세 구조층(12)(12a)의 미세 구조를 구성하는 도트 형상(요철 구조)의, 각 도트의 각각의 높이가, 피치 Py 및/또는 피치 Px에 대하여 증감하는 것이 바람직하다.
본 실시형태에 따른 반도체 발광 소자용 기재(1)(1a)에서는, 피치 Py가 부정 간격인 경우에는, 적어도 인접하는 4개 이상이며 m개 이하의 피치를 구성하는 도트 높이 Hyn(3≤n≤2a 또는 3≤n≤2a+1. 단, m, a는 양의 정수이고, n=m-1)는, 하기 식(5)의 관계를 만족하는 동시에, 제1 방향(D1)에 있어서, 도트 높이 Hy1∼Hyn로 구성되는 도트 군이 장주기 단위 Lyz로 반복 배열되고, 피치 Px가 부정 간격인 경우에는, 적어도 인접하는 4개 이상이며 m개 이하의 피치를 구성하는 도트 높이 Hxn(3≤n≤2a 또는 3≤n≤2a+1. 단, m, a는 양의 정수이고, n=m-1)는, 하기 식(6)의 관계를 만족하는 동시에, 또한, 제2 방향에 있어서, 도트 높이 Hx1∼Hxn로 구성되는 도트 군이 장주기 단위 Lxz로 반복 배열되는 것이 바람직하다. 본 실시형태에서는, 이 장주기 단위 Lxz 혹은 Lyz가, 1 ㎛ 이상이거나, 혹은 반도체 발광 소자로부터 발생하는 제1 광 및 제2 광의 광학 파장의 6배 이상일 필요가 있다. 한편, 이하에서는 Lxz에 관해서 설명하지만, Lyz에 관해서도 마찬가지이다.
Hy1<Hy2<Hy3<…<Hya>…>Hyn (5)
Hx1<Hx2<Hx3<…<Hxa>…>Hxn (6)
도 22는, 장주기 단위 Lxz가 8 열의 도트 열로 구성되는 경우, 즉, m=8인 경우를 도시하고 있다. 도 22는, 본 실시형태에 따른 반도체 발광 소자용 기재의 제2 방향(D2)에 있어서의 도트의 배치예를 도시하는 모식도이다. 이 경우, n=7, a=3이 되기 때문에, 장주기 단위 L1에 있어서, 도트 열을 구성하는 각 도트의 높이 Hxn에는 상기 식(6)의 관계가 성립되고 있다.
도 22에서는, 인접하는 도트 간격이 넓어지면, 도트 높이가 작아지고, 도트 간격이 좁아지면, 도트 높이가 커지고 있다. 증감하는 도트 높이의 증감 범위는, 지나치게 크면, 그 부분에 있어서의 광추출 효율(LEE)의 불균일이 커져 바람직하지 못하고, 지나치게 작으면, 도트 높이의 증감에 의한 광추출 효율(LEE) 향상 효과가 저하하기 때문에 바람직하지 못하다. 동일한 장주기 단위 Lxz 내에서의, 도트의 평균 높이에 대하여 ±20% 이내이면, 광추출 효율(LEE)이 고르게 증가하여 바람직하다.
상기 구성에 의해, 도트의 체적이 장주기 단위 Lxz로 증감하게 되고, 이차원 포토닉 결정을 구성하게 된다. 왜냐하면, 유효 매질 근사는 유전율 분포의 체적분율로 간이적으로 표현할 수 있고, 유전율은 굴절율의 2승이 되기 때문이다. 즉, 매질의 체적이 장주기 단위 Lxz로 변화함으로써, 유효 굴절율이 장주기 단위 Lxz로 변화하게 된다.
본 실시형태에서는, 1 ㎛ 이상, 혹은 제1 광 및 제2 광의 광학 파장의 6배 이상의 주기를 갖는 이차원 포토닉 결정이 형성되기 때문에, 발광광에 대한 광산란성이 커져, 반도체 발광 소자에 있어서의 광추출 효율(LEE)이 증가하게 된다.
이상은, 동일 주면 내에 하나의 주기를 갖는 이차원 포토닉 결정의 경우이며, 도 11에 예시한 것과 같이, 반도체 발광 소자를 구성하는 어느 한 주면에, 다른 주기의 이차원 포토닉 결정(102, 201)을 적어도 2개 이상 형성함으로써, 본 실시형태의 반도체 발광 장치로 하는 것도 가능하다.
이어서, 동일 주면 내에 2개 이상의 주기를 갖는 이차원 포토닉 결정의 경우에 관해서 설명한다. 도 23은, 도 17과 마찬가지로, 도트 간격이 장주기를 갖는 도트로 구성되는 이차원 포토닉 결정의 평면 모식도이다. 도 23에 도시하는 이차원 포토닉 결정에서는, 각각 직행하는 D1 방향의 피치 Py와 D2 방향의 피치 Px로 구성되는 장주기가 다르다. 이 구성에서는, 예컨대, D1 방향의 주기는 1 ㎛ 이상, 혹은 제1 광의 광학 파장의 6배 이상이며, D2 방향의 주기는 1 ㎛ 이상, 혹은 제2 광의 광학 파장의 6배 이상으로 설정할 수 있어, 동일 주면 내에서 다른 2개 이상의 주기를 갖는 이차원 포토닉 결정으로 된다.
이 구성에 따르면, 예컨대, D1 방향은, 제1 광의 회절, 산란에 적합한 장주기로 할 수 있고, D2 방향은, 제2 광의 회절, 산란에 적합한 장주기로 할 수 있다.
도 24는 동일 주면 내에 2개 이상의 주기를 갖는 이차원 포토닉 결정의 다른 평면 모식도이다. 도 24에 도시하는 이차원 포토닉 결정에서는, D1 방향의 피치 Py의 장주기에 2 종류의 장주기가 겹쳐 있다. 그 때문에, 주기가 1 ㎛ 이상, 혹은 제1 광 및 제2 광의 광학 파장의 6배 이상의 주기를 갖는 이차원 포토닉 결정을 형성하는 것이 가능하게 되어, 제1 광 및 제2 광에 대한 광산란성을 각각 증강시킬 수 있어, 반도체 발광 소자에 있어서의 광추출 효율(LEE)이 증가하게 된다. 도 24에서는, D1 방향의 피치 Py와 D2 방향의 피치 Px는 동일하지만, 본 실시형태의 반도체 발광 소자에서는, 반드시 동일할 필요는 없으며, 적절하게 바꿀 수 있다.
예컨대, 도 23에서 예시한 이차원 포토닉 결정과 같이, D1 방향과 D2 방향의 장주기를 바꿀 수 있으며, 1) D1 방향으로만 2개 이상의 장주기를 형성하고, D2 방향으로 하나의 장주기로 하거나, 혹은 2) D1 방향 및 D2 방향으로 2개 이상의 장주기를 형성하고, 각각의 장주기 중, 하나의 장주기만 동일하게 하는 것 등을 들 수 있다.
더욱이, 도 11에 예시한 것과 같이, 반도체 발광 소자를 구성하는 어느 한 주면에, 다른 주기의 이차원 포토닉 결정(102, 201)을 적어도 2개 이상 형성하는 경우에도, 각각의 장주기를 2개 이상 형성한다. 혹은, D1 방향, D2 방향에서 장주기를 바꿔 형성한다, D1 방향으로 2개 이상의 장주기를 형성하는 등, 적절하게 선택함으로써, 본 실시형태의 반도체 발광 장치로 할 수 있다.
또한, 상기한 본 실시형태에 따른 반도체 발광 장치에서, 피치 Px 및 피치 Py는 각각 100 nm 이상 1000 nm 이하인 것이 바람직하다. 피치 Px, Py가 이 범위 내에 있으면, 나노 오더의 요철이, 본 실시형태의 반도체 발광 장치를 구성하는 반도체 발광 소자용 기재의 표면에 형성됨으로써, 반도체 발광 소자용 기재의 표면에 반도체층을 형성한 경우의 반도체층 중의 전위 결함수를 줄일 수 있다. 피치 Px, Py는 100 nm 이상임으로써, 반도체 발광 소자의 광추출 효율(LEE)이 향상되어, 발광 효율 향상에 기여하는 전위 결함 감소 효과가 나타난다. 또한, 피치 Px, Py가 1000 nm 이하임으로써, 전위 결함수의 저감 효과가 유지된다.
이어서, 본 실시형태에 따른 반도체 발광 장치에 의해 광추출 효율(LEE)이 향상하는 원리에 관해서 설명한다.
본 실시형태에서는, 반도체 발광 소자와 파장 변환 부재를 구비하여 구성되는 반도체 발광 장치에 있어서, 반도체 발광 소자는 미세 구조층을 구성 요소로서 구비하고, 미세 구조층은 이차원 포토닉 결정을 구성하고 있다. 그리고, 이차원 포토닉 결정은, 1 ㎛ 이상, 혹은 제1 광의 광학 파장의 6배 이상 및 제2 광의 광학 파장의 6배 이상의 적어도 2개 이상의 주기를 갖고 있다. 여기서 제1 광은, 반도체 발광 소자로부터 발광되고, 제2 광은, 파장 변환 부재에 의해 제1 광의 적어도 일부가 흡수되어 발생하는, 제1 광과는 다른 파장의 빛이다. 한편, 도 5∼도 8의 실시형태와 같이, 제3 광, 제4 광 …이 존재하는 경우에는, 이차원 포토닉 결정은 1 ㎛ 이상의 각 빛의 산란성에 최적의 주기, 혹은 각 빛의 광학 파장의 6배 이상인 2개 이상의 주기를 갖고 있다.
상기한 것과 같이, 반도체 발광 소자를 형성하는 어느 한 계면에, 나노 오더의 요철(도트)의 미세 구조층에 의해 구성되는 이차원 포토닉 결정을 형성함으로써, 광산란에 의해 도파 모드를 해소함에 따른 광추출 효율(LEE)의 개선 효과를 얻을 수 있다.
복수의 도트로 구성되는 장주기 단위 Lxz를 반복해서 나란히 늘어놓음으로써, 장주기 단위 Lxz마다 굴절율이 변화되어, 장주기 단위 Lxz를 구성하는 복수의 도트가 1단위가 되어 반복된 경우와 동일한 효과를 생기게 하게 된다. 환언하면, 파장과 같은 정도의 복수의 도트인 경우, 평균적인 굴절율 분포로 빛의 거동을 설명할 수 있기 때문에(유효 매질 근사), 공간의 평균 굴절율 분포를 계산하면, 마치, 장주기 단위 Lxz의 복수의 도트가 1 단위로서 반복된 것과 같이 빛에 작용한다. 이와 같이 장주기 단위 Lxz로 나란하게 늘어선 복수의 도트는 광산란 효과를 발휘한다.
이와 같이 이차원 포토닉 결정의 주기를 조정·제어함으로써, 발광광에 대한 광산란성을 크게 할 수 있어, 반도체 발광 소자에 있어서의 광추출 효율(LEE)가 증가하게 된다. 이 결과, 반도체 발광 장치의 발광 효율을 향상시킬 수 있다. 나아가서는, 발광 분포의 각도 의존성을 적게 하여, 공업 용도로서 적용이 용이한 반도체 발광 장치를 제공할 수 있다.
본 실시형태에서, 1 ㎛ 이상 혹은 각 빛의 광학 파장의 6배 이상의 이차원 포토닉 결정을 갖춘 반도체 발광 장치로 함으로써, 후술하는 실험 결과에 나타내는 것과 같이, 1 ㎛ 이상, 및 광학 파장의 6배 이상의 주기를 갖지 않는 종래의 구조에 비해서, 반도체 발광 장치로서의 높은 발광 효율을 얻을 수 있다는 것을 알 수 있었다. 또한, 발광 특성에 있어서, 각도 의존성이 거의 없는 것을 알 수 있어, 공업 실용상, 적합한 반도체 발광 장치로 할 수 있다는 것을 알 수 있었다.
또한 이차원 포토닉 결정의 주기는 200배 이하인 것이 적합하다. 이차원 포토닉 결정의 주기가 200배를 넘는 주기이면, 반도체 발광 장치를 구성하는 반도체 발광 소자의 외형에 비해, 충분히 작은 이차원 포토닉 결정이 아니게 되기 때문에, 반도체 발광 소자 사이의 성능차가 커져 바람직하지 못하다. 왜냐하면, 반도체 발광 소자 상에 형성되는 이차원 포토닉 결정의 밀도가, 반도체 발광 소자 사이에서 변동하기 쉽게 되기 때문이다.
한편 본 실시형태에 따른 반도체 발광 장치에서는, 도트의 각각의 직경을, 피치에 따라서 증감시킬 수 있다. 공간의 평균 굴절율 분포는, 구성 단위의 체적분율에 의존하여 변화되기 때문에, 장주기 단위 Lxz의 복수의 도트에 있어서, 각 도트의 체적이 변화되면 그만큼 평균 굴절율 분포의 변화가 커져, 동일한 장주기 단위 Lxz라도, 보다 광산란 효과가 높아지게 된다. 이 효과는, 도트 사이의 피치가 좁은 경우, 도트의 직경을 크게, 도트 사이의 피치가 넓은 경우, 도트의 직경을 작게 함으로써 현저하게 된다.
또한, 본 실시형태에 따른 반도체 발광 장치에서는, 도트의 높이도 도트 사이의 피치에 따라서 증감시킬 수 있다. 이 경우도 상기한 이유와 마찬가지로, 도트 사이의 피치가 좁은 경우, 도트 높이를 크게 하고, 도트 사이의 피치가 넓은 경우, 도트 높이를 작게 하면, 장주기 단위 Lxz 내의 평균 굴절율 분포가 커져, 광산란 효과를 증가시키게 된다.
더욱이, 복수의 도트로 구성되는 장주기 단위 Lxz를 반복하여 나란하게 한 배열에 있어서, 상기한 도트의 각각의 직경과 도트의 높이 양쪽을, 피치에 따라서 증감시키면, 유효 매질 근사에 의해 기술되는 굴절율 분포의 차가 더욱 커지기 때문에 바람직하다. 이 경우, 도트 사이의 피치가 좁은 경우, 도트의 직경과 도트의 높이를 크게 하고, 도트 사이의 피치가 넓은 경우, 도트의 직경과 도트의 높이를 작게 하면, 공간의 평균 굴절율 분포에 있어서, 구성 단위의 체적분율의 차가 커지고, 보다 광산란 효과가 높아져 바람직하다.
본 실시형태에 따른 반도체 발광 장치에 있어서, 적용되는 반도체 발광 소자용 기재의 재질은, 반도체 발광 소자용 기재로서 사용할 수 있는 것이라면 특별히 제한은 없다. 예컨대, 사파이어, SiC, SiN, GaN, 실리콘, 산화아연, 산화마그네슘, 산화망간, 산화지르코늄, 산화망간아연철, 산화마그네슘알루미늄, 붕화지르코늄, 산화갈륨, 산화인듐, 산화리튬갈륨, 산화리튬알루미늄, 산화네오디뮴갈륨, 산화란탄스트론튬알루미늄탄탈, 산화스트론튬티탄, 산화티탄, 하프늄, 텅스텐, 몰리브덴, GaP, GaAs 등의 반도체 발광 소자용 기재를 이용할 수 있다. 그 중에서도 반도체층과의 격자 매칭의 관점에서, 사파이어, GaN, GaP, GaAs, SiC 반도체 발광 소자용 기재 등을 적용하는 것이 바람직하다. 또한, 단일체로 이용하여도 좋고, 이들을 이용한 반도체 발광 소자용 기재 본체 상에 별도의 반도체 발광 소자용 기재를 설치한 헤테로 구조의 반도체 발광 소자용 기재로 하여도 좋다.
본 실시형태에 따른 반도체 발광 소자에서는, n형 반도체층의 재질은, 반도체 발광 소자에 알맞은 n형 반도체층으로서 사용할 수 있는 것이라면 특별히 제한은 없다. 예컨대, 실리콘, 게르마늄 등의 원소 반도체, 및 III-V족, II-VI족, VI-VI족 등의 화합물 반도체에 적절하게 여러 가지의 원소를 도핑한 것을 적용할 수 있다.
또한, 본 실시형태에 따른 반도체 발광 소자에서는, p형 반도체층의 재질은, 반도체 발광 소자에 알맞은 p형 반도체층으로서 사용할 수 있는 것이라면 특별히 제한은 없다. 예컨대, 실리콘, 게르마늄 등의 원소 반도체, 및 III-V족, II-VI족, VI-VI족 등의 화합물 반도체에 적절하게 여러 가지 원소를 도핑한 것을 적용할 수 있다.
본 실시형태에 따른 반도체 발광 소자에서는, 투명 도전막의 재질은, 반도체 발광 소자에 알맞은 투명 도전막으로서 사용할 수 있는 것이라면 특별히 제한은 없다. 예컨대, Ni/Au 전극 등의 금속 박막이나, ITO, ZnO, In2O3, SnO2, IZO, IGZO 등의 도전성 산화물막 등을 적용할 수 있다. 특히, 투명성, 도전성의 관점에서 ITO가 바람직하다.
이어서, 본 실시형태의 반도체 발광 장치에 따른 반도체 발광 소자에 관해서 설명한다. 본 실시형태에 따른 반도체 발광 소자에서는, 상술한 본 실시형태에 따른 반도체 발광 소자용 기재를 구성에 포함한다. 본 실시형태에 따른 반도체 발광 소자용 기재를 구성에 넣음으로써, 내부 양자 효율(IQE)의 향상, 전자 주입 효율(EIE)의 향상, 광추출 효율(LEE)의 향상을 도모할 수 있다.
본 실시형태에 따른 반도체 발광 소자는, 예컨대, 반도체 발광 소자용 기재 주면 상에, 적어도 2층 이상의 반도체층과 발광층을 적층하여 구성되는 적층 반도체층을 갖는다. 그리고, 적층 반도체층이 최표면에 위치하는 반도체층의 주면에서 면 바깥 방향(예컨대 주면에 대하여 대략 직교하는 방향)으로 뻗어 있는 복수의 볼록부 또는 오목부로 구성되는 도트를 포함하는 이차원 포토닉 결정을 갖추고, 이 이차원 포토닉 결정이, 상술한 실시형태에 따른 반도체 발광 소자용 기재의 이차원 포토닉 결정 구조에 상당한다. 적층 반도체층에 관해서는 도 9, 도 10, 도 11을 이용하여 설명한 것과 같다.
본 실시형태에 따른 반도체 발광 소자에 있어서, 반도체층으로서는, 반도체 발광 소자에 알맞은 반도체층으로서 사용할 수 있는 것이라면 특별히 제한은 없다. 예컨대, 실리콘, 게르마늄 등의 원소 반도체, III-V족, II-VI족, VI-VI족 등의 화합물 반도체 등에 적절하게 다양한 원소를 도핑한 것을 적용할 수 있다. 또한, n형 반도체층, p형 반도체층에는, 적절하게, 도시하지 않는 n형 클래드층, p형 클래드층을 형성할 수 있다.
발광층으로서는, 반도체 발광 소자로서 발광 특성을 갖는 것이라면 특별히 한정되지 않는다. 예컨대, 발광층으로서, AsP, GaP, AlGaAs, InGaN, GaN, AlGaN, ZnSe, AlHaInP, ZnO 등의 반도체층을 적용할 수 있다. 또한, 발광층에는, 적절하게 특성에 따라서 다양한 원소를 도핑하여도 좋다.
이들 적층 반도체층(n형 반도체층, 발광층 및 p형 반도체층)은, 반도체 발광 소자용 기재의 표면에 공지된 기술에 의해 성막할 수 있다. 예컨대, 성막 방법으로서는, 유기 금속 기상 성장법(MOCVD), 하이드라이드 기상 성장법(HVPE), 분자선 에피택셜 성장법(MBE) 등을 적용할 수 있다.
이어서, 본 실시형태에 따른 반도체 발광 소자의 제조 방법에 관해서 설명한다. 본 실시형태에 따른 반도체 발광 소자의 제조 방법에서는, 상기한, 본 실시형태의 반도체 발광 소자용 기재 상에, 반도체층을 형성하는 공정을 적어도 포함하는 것을 특징으로 한다.
상기한 것과 같이, 주면에 이차원 포토닉 결정을 갖는 반도체 발광 소자용 기재의, 이차원 포토닉 결정을 갖는 주면 측에, n형 반도체층, 발광층, p형 반도체층을 형성한다. 본 실시형태의 반도체 발광 소자의 제조 방법에서는, 반도체 발광 소자용 기재 상에, 반도체층을 형성하는 공정이 포함되어 있으면 되며, 얻어지는 반도체 발광 소자 중에, 반도체 발광 소자용 기재가 포함되어 있을 필요는 없다. 구체적으로는, 반도체 발광 소자용 기재 상에 반도체층을 형성한 후, 반도체 발광 소자용 기재를 제거하는 방법을 들 수 있다.
도 25를 가지고서 상기 공정을 설명한다. 도 25는 본 실시형태에 따른 반도체 발광 소자의 제조 방법의 각 공정을 도시하는 단면 모식도이다.
도 25A에 도시하는 적층 반도체층(123)은, 반도체 발광 소자용 기재(1) 상에 n형 반도체층(30), 발광층(40), p형 반도체층(50)이 순차 적층되어 있다. 또한, p형 반도체층(50) 상에 p 전극층(60) 및 지지체(70)가 또 순차 적층되어 있다.
지지체(70)로서는, Si, Ge, GaAs, Fe, Ni, Co, Mo, Au, Cu 또는 Cu-W 등으로 이루어지는 도전성 기판을 이용할 수 있다. 또한, 도 25A에서는, 적층 반도체층(123)은 소자면에 수직인 방향으로 도통을 취하는 구성으로 되어 있지만, 평행 전극형이라도 좋다. 이 경우, 지지체(70)는 절연성 기판이라도 좋다. 지지체(70)와 p 전극층(60)과의 접합에는, 저융점 금속인 Au-Sn, Au-Si, Ag-Sn-Cu, Sn-Bi 등의 금속 공정이나, 또는 저융점 금속은 아니지만, Au층, Sn층, Cu층 등을 이용할 수도 있다. 한편, p 전극층(60) 상에 직접 도금, 스퍼터, 증착 등에 의해서 금속층을 형성하여 지지체(70)로 하여도 좋다. 또한, 지지체(70)의 p 전극층(60)과 면하지 않은 면에, 도시하지 않는 이면 전극을 형성하여도 좋다.
적층 반도체층(123)으로부터, 도 25B에 도시하는 것과 같이, 반도체 발광 소자용 기재(1)를 박리(리프트오프)함으로써, n형 반도체층(30)의 박리면에, 이차원 포토닉 결정(20)이 반전된 이차원 포토닉 결정(80)을 갖는 반도체 발광 소자(600)를 얻을 수 있다. 이 경우, 반전된 이차원 포토닉 결정(80)이, 얻어지는 반도체 발광 소자(600)에 알맞은 구조가 되도록, 반전원(反轉元)이 되는 이차원 포토닉 결정(20)의 구조가 적절하게 설계된다.
반도체 발광 소자용 기재(1)의 박리에는, 예컨대 레이저 리프트오프, 케미컬 리프트오프 등이 채용된다. 레이저 리프트오프의 경우, 조사되는 레이저는, 반도체 발광 소자용 기재(1)를 투과하고, n형 반도체층(30)을 투과하지 않는 파장이 이용된다. 또한, 케미컬 리프트오프의 경우는, 이차원 포토닉 결정(20) 상에 얇은 에칭층을 적층하고, 케미컬 에칭에 의해서, 반도체 발광 소자용 기재(1)를 박리하는 방법을 들 수 있다.
이어서, 반도체 발광 소자(600)는, 도 25C에 도시하는 것과 같이, 이차원 포토닉 결정(80)을 포함하는 n형 반도체층(30)의 표면 상에, n 전극층(90)을 형성한다.
본 실시형태의 반도체 발광 소자용 기재 상에 반도체층을 순차 적층하는 공정, 혹은 상기한 것과 같이 얻어진 적층 반도체층으로부터 반도체 발광 소자용 기재를 리프트오프하는 공정 후, 디바이스 프로세스를 더욱 실시하여, 전극 등을 적절하게 형성하여, 반도체 발광 소자로 한다.
이어서, 본 실시형태에 따른 반도체 발광 장치에 있어서, 미세 구조층을 반도체 발광 소자용 기재에 적용하는 경우의 제조 방법에 관해서 설명한다. 단, 이하에 나타내는 제조 방법은 일례이며, 반도체 발광 소자용 기재의 제조 방법은 이것에 한정되는 것은 아니다.
도 26은 본 실시형태의 반도체 발광 소자용 기재(1)(1a)의 제조 방법의 일례를 도시하는 개략 설명도이다.
도 26에 도시하는 것과 같이, 노광 장치(400)는, 레지스트층이 피복된 롤 형상 부재(401)를 도시하지 않는 롤 파지부에 의해 파지하고 있고, 회전 제어부(402)와, 가공 헤드부(403)와, 이동 기구부(404)와, 노광 제어부(405)를 구비하고 있다. 회전 제어부(402)는, 롤 형상 부재(401)의 중심을 축으로 하여 롤 형상 부재(401)를 회전시킨다. 가공 헤드부(403)는, 레이저광을 조사하여, 롤 형상 부재(401)의 레지스트층을 노광한다. 이동 기구부(404)는, 가공 헤드부(403)를 롤 형상 부재(401)의 장축 방향을 따라서 제어 속도로 이동시킨다. 노광 제어부(405)는, 회전 제어부(402)에 의한 롤 형상 부재(401)의 회전과 동기한 기준 신호에 기초하여, 가공 헤드부(403)에 의한 레이저 노광의 펄스 신호를 제어한다.
노광 장치(400)에 의한 롤 형상 부재(401)는, 롤 형상 부재(401)를 회전시킨 상태에서, 가공 헤드부(403)로부터 펄스 레이저를 조사함으로써 가공한다. 가공 헤드부(403)는, 펄스 레이저를 조사하면서 이동 기구부(404)에 의해서 롤 형상 부재(401)의 장축 방향을 따라서 이동한다. 롤 형상 부재(401)의 회전수 및 펄스 레이저의 주파수로부터, 회전 방향에 있어서의 롤 형상 부재(401)의 외주면의 레지스트층에 임의의 피치로 패턴(406)이 기록된다. 이것이, 롤투롤 나노 임프린트 몰드에 있어서의 제1 방향(D1)의 피치 Py가 된다.
또한, 롤 형상 부재(401)의 장축 방향을 따라서 주사하고 있기 때문에, 임의의 위치에서부터 롤 형상 부재(401)가 일주하면, 가공 헤드부(403)가 장축 방향으로 틀어지게 된다. 이것이 롤투롤 나노 임프린트 몰드에 있어서의 제2 방향(D2)의 피치 Px가 된다. 롤 형상 부재(401)의 원주 길이와 비교하여, 패턴(406)의 피치 Py, Px는 나노 미터 오더로 매우 작기 때문에, 제1 방향(D1)의 피치 Py를 유지하면서, 장축 방향에서 보면 제1 방향(D1)의 시프트량이 틀어진 열(列) 형상 패턴을 형성할 수 있다. 또한, 상술한 것과 같이, 패턴(406)의 피치 Py, Px는, 롤 형상 부재(401)의 원주 길이와 비교하여 매우 작기 때문에, 제1 방향(D1)과 제2 방향(D2)은 실질적으로 직교한다.
롤 형상 부재(401)는, 원통형으로 형성된 부재에 회전축이 구비되어 있는 것이며, 재질로서는, 금속, 카본 코어, 유리, 석영 등을 적용할 수 있다. 롤 형상 부재(401)는, 높은 회전이 가능한 가공 정밀도가 필요하게 되므로, 재질은 금속, 카본 코어 등이 바람직하다. 또한, 레이저 노광되는 원통 표면부만 다른 재료로 피복할 수도 있다. 특히, 열 반응형 레지스트를 사용할 때에는, 단열 효과를 높이기 위해서 금속보다도 열전도율이 낮은 재료를 적용하는 것이 바람직하며, 유리, 석영, 산화물, 질화물 등을 들 수 있다. 원통 표면에 피복한 층을, 후술하는 레지스트층을 마스크로 하여 에칭하는 에칭층으로서 사용하는 것도 가능하다.
롤 형상 부재(401)를 피복하는 레지스트는, 레이저광에 의해 노광되는 것이라면 특별히 한정되는 것은 아니며, 광경화형 레지스트, 광증폭형 레지스트, 열반응형 레지스트 등을 적용할 수 있다. 특히, 열반응형 레지스트는, 레이저광의 파장보다도 작은 파장으로 패턴 형성할 수 있기 때문에 바람직하다.
열반응형 레지스트는 유기 레지스트 또는 무기 레지스트인 것이 바람직하다. 이들 레지스트에 의해 형성된 레지스트층은, 단층 구조라도 복수의 레지스트층을 조합시킨 다층 구조라도 좋다. 한편, 어떠한 레지스트를 선택할지는, 공정이나 요구 가공 정밀도 등에 따라 적절하게 변경할 수 있다. 예컨대, 유기 레지스트는, 롤 형상 부재(401)를 피복하는 레지스트층을 형성할 때에, 롤코터 등으로 도포할 수 있기 때문에 공정이 간편하게 된다. 다만, 슬리브 상에 도포하기 때문에 레지스트의 점성에 제한이 있고, 도포 두께 정밀도나 제어 혹은 다층으로 코팅하기는 어렵다.
유기 레지스트로서는, (주)죠보기코 발간 「최신 레지스트 재료 핸드북」이나 (주)고교쵸사카이 「포토폴리머-핸드북」에 나와 있는 것과 같이, 노볼락 수지 또는 노볼락 수지와 디아조나프토킨과의 혼합물, 메타크릴레이트계 수지, 폴리스티렌계 수지, 폴리에틸렌계 수지, 페놀계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실리콘 수지, 폴리에스테르계 수지, 에폭시계 수지, 멜라민계 수지, 비닐계 수지 등을 들 수 있다.
한편, 무기 레지스트는, 롤 형상 부재(401)를 피복하는 레지스트층을, 저항 가열 증착법이나 전자빔 스퍼터법, CVD법 등의 기상법 등에 의해서 형성하는 것이 적합하다. 이들 방법은, 기본적으로 진공 프로세스가 되기 때문에, 슬리브 상에 형성하려면 공정수가 걸리지만, 막 두께를 정밀도 좋게 제어할 수 있고, 또한, 다층으로 적층하기가 용이하다.
무기 레지스트 재료는 반응시키는 온도에 따라 여러 가지로 선택할 수 있다. 예컨대, 무기 레지스트 재료로서는, Al, Si, P, Ni, Cu, Zn, Ga, Ge, As, Se, In, Sn, Sb, Te, Pb, Bi, Ag, Au 및 이들의 합금을 들 수 있다. 또한, 무기 레지스트 재료는, Mg, Al, Si, Ca, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, As, Se, Sr, Y, Zr, Nb, Mo, Pd, Ag, In, Sn, Sb, Te, Ba, Hf, Ta, W, Pt, Au, Pb, Bi, La, Ce, Sm, Gd, Tb, Dy의 산화물, 질화물, 질산화물, 탄화물, 황화물, 황산화물, 불화물, 염화물이나 이들의 혼합물을 적용하여도 좋다.
롤 형상 부재(401)를 피복하는 레지스트로서 열반응형 레지스트 재료를 사용한 경우, 하기 패턴을 형성하는 노광 전에, 레지스트를 패턴 형성시보다도 낮은 온도에서 처리하는 예비 가열을 실시하여도 좋다. 예비 가열을 가함으로써, 패턴 형성시의 패턴 분해능을 향상시킬 수 있게 된다. 예비 가열에 의해 패턴 분해능이 향상되는 메카니즘의 상세한 것은 불분명하지만, 열반응형 레지스트 재료의 열에너지에 의한 레지스트층을 형성하는 재료의 변화가 복수의 반응에 기초한 경우, 예비 가열에 의해, 패턴 형성시의 반응 이외의 것은 사전에 종료시킴으로써, 패턴 형성 반응이 단순하게 되어, 패턴 분해능이 향상된다고 추측된다.
롤 형상 부재(401)를 피복하는 레지스트를 예비 가열하는 방법으로서는, 특별히 제한되는 것은 아니며, 롤 형상 부재(401)의 전체를 가열하는 방법이나 롤 형상 부재(401)에 레이저로 패터닝하는 것보다도 낮은 출력으로 롤 표면 전체를 주사하여, 레지스트에 열에너지를 조사하는 방법 등을 들 수 있다.
롤 형상 부재(401)를 피복하는 레지스트로서 열반응형 레지스트를 사용하면, 후술하는 회전과 동기한 기준 신호에 기초하여 위상 변조시킨 펄스 신호로 노광하는 경우, 패턴을 형성하는 도트의 각각의 직경이, 피치 Py 및/또는 피치 Px에 대응하여 증감하기 때문에 바람직하다. 열반응형 레지스트를 사용한 경우에, 피치에 대응하여 도트의 직경이 증감하는 명확한 메카니즘은 불분명하지만, 다음과 같이 추측된다.
열반응형 레지스트의 경우, 조사부에 조사된 레이저의 열에너지에 의해 레지스트층을 형성하는 재료에 변화가 생겨, 에칭 특성이 변함으로써 패턴이 형성된다. 이때, 조사된 열은 레지스트층의 변화에 전부 사용되는 것은 아니고, 일부는 축열되어 인접하는 영역에 전열된다. 그 때문에, 인접하는 영역에서의 열에너지는, 조사 에너지에 더하여, 인접하는 영역으로부터의 전열 에너지가 가해지게 된다. 나노 오더의 패턴 형성에서는, 이 전열 에너지의 기여는 무시할 수 없고, 전열의 기여는, 패턴을 형성하는 도트 사이 거리에 반비례하기 때문에, 결과적으로, 얻어지는 패턴 직경은 인접하는 도트 사이 거리의 영향을 받는다.
여기서, 도트 사이 거리가 위상 변조에 의해 변하면, 상기한 전열 에너지의 기여가 도트마다 다르게 되며, 도트 사이 거리가 넓으면, 전열 에너지의 기여가 작아져, 도트 직경이 작아지고, 도트 사이 거리가 좁으면, 전열 에너지의 기여가 커지기 때문에, 도트 직경이 커진다.
또한, 롤 형상 부재(401)를 피복하는 레지스트로서 열반응형 레지스트를 사용하여, 후술하는 에칭층을 설치하여, 패턴의 가공 깊이를 제어하면, 상기한 것과 같이 회전과 동기한 기준 신호에 기초하여 위상 변조시킨 펄스 신호로 노광하는 경우, 패턴을 형성하는 도트의 각각의 높이가 피치 Py 및/또는 피치 Px에 대응하여 증감하기 때문에 바람직하다. 열반응형 레지스트와 에칭층을 병용한 경우에, 피치 Px에 대응하여 도트의 직경이 증감하는 메카니즘은 불분명하지만, 상기한, 도트 사이 거리에 따라서 도트 직경이 증감하므로 설명이 가능하다.
즉, 나노 오더의 패터닝에 있어서, 도트 직경에 따라서 에칭 깊이는 증감하며, 도트 직경이 넓어지면 에칭 깊이는 깊어지고, 도트 직경이 좁아지면 에칭 깊이가 얕아지는 경향이 있다. 특히, 에칭 수법이 드라이 에칭에 있어서 현저하다. 이것은, 에칭제의 교환 혹은 에칭 생성물의 탈리가 신속히 행해지지 않기 때문이라고 생각된다.
상기한 것과 같이, 열반응형 레지스트를 사용하면, 도트 사이 거리가 넓으면 도트 직경이 작아지고, 도트 사이 거리가 좁으면, 도트 직경이 커진다. 도트 직경에 따라서, 에칭 깊이가 증감하는 경향이 있기 때문에, 결과적으로, 도트 사이 거리가 넓으면, 도트 깊이는 얕아지고, 도트 사이 거리가 좁으면, 도트 깊이가 깊어진다.
이상 도트 사이 거리와, 도트 직경, 도트 깊이의 증감의 영향은, 평균 피치가 작아지면 현저하다. 이것은, 상기한 전열 에너지의 영향이 커지기 때문으로 추정된다.
본 실시형태에서는, 롤 형상 부재(401)를 피복하는 레지스트층을 이용하여 그대로 롤투롤 나노 임프린트 몰드로서 적용하여도 좋고, 또한, 레지스트층을 마스크로 하여, 롤 형상 부재(401)의 표면을 에칭함으로써 패턴을 형성하여도 좋다.
롤 형상 부재(401)에 에칭층을 설치함으로써, 패턴의 가공 깊이를 자유롭게 제어할 수 있고, 또한, 열반응 레지스트층의 두께를 가공에 최적의 막 두께로 선택할 수 있다. 즉, 에칭층의 두께를 제어함으로써 가공 깊이를 자유롭게 제어할 수 있다. 또한, 가공 깊이는 에칭층으로 제어할 수 있으므로, 열반응형 레지스트층은 노광이나 현상이 용이한 막 두께를 선택하면 된다.
노광을 하는 가공 헤드부(403)에 이용하는 레이저는, 파장 150 nm 이상 550 nm 이하가 바람직하다. 또한, 파장의 소형화 및 입수 용이성 때문에, 반도체 레이저를 사용하는 것이 바람직하다. 반도체 레이저의 파장은, 150 nm 이상 550 nm 이하인 것이 바람직하다. 파장이 150 nm보다 짧은 경우에는, 레이저의 출력이 작아져, 롤 형상 부재(401)를 피복하는 레지스트층을 노광하기가 곤란하기 때문이다. 한편, 파장이 550 nm보다 긴 경우에는, 레이저의 스폿 직경을 500 nm 이하로 할 수 없어, 작은 노광부를 형성하기가 곤란하기 때문이다.
한편, 스폿 사이즈가 작은 노광부를 형성하기 위해서는, 가공 헤드부(403)에 이용하는 레이저로서, 가스 레이저를 사용하는 것이 바람직하다. 특히, XeF, XeCl, KrF, ArF, F2의 가스 레이저는, 파장이 351 nm, 308 nm, 248 nm, 193 nm, 157 nm로 짧고, 매우 작은 스폿 사이즈로 집광할 수 있으므로 바람직하다.
또한, 가공 헤드부(403)에 이용하는 레이저로서, Nd:YAG 레이저의 2배파, 3배파, 4배파를 이용할 수 있다. Nd:YAG 레이저의 2배파, 3배파, 4배파의 파장은 각각 532 nm, 355 nm, 266 nm이며, 작은 스폿 사이즈를 얻을 수 있다.
롤 형상 부재(401)의 표면에 형성된 레지스트층에 미세 패턴을 노광에 의해 형성하는 경우, 롤 형상 부재(401)의 회전 위치 정밀도가 매우 높아, 처음에 초점 심도 내에 부재 표면이 오도록 레이저의 광학계를 조정해 두면 제조는 용이하다. 그러나, 나노 임프린트에 적합한 정도의 롤 치수 정밀도, 회전 정밀도를 유지하기는 매우 곤란하다. 그 때문에, 노광에 이용하는 레이저는 대물렌즈에 의해 수속되어 롤 형상 부재(401) 표면이 초점 심도 속에 끊임없이 존재하도록 오토 포커스가 걸려 있는 것이 바람직하다.
회전 제어부(402)는, 롤 형상 부재(401)를 롤의 중심을 축으로 회전시키는 기능을 갖는 장치라면 특별히 제한되는 것은 아니며, 예컨대, 스핀들 모터 등이 적합하다.
가공 헤드부(403)를 롤 형상 부재(401)의 장축 방향으로 이동시키는 이동 기구부(404)로서는, 제어된 속도로 가공 헤드부(403)를 이동할 수 있으면 특별히 제한되는 것은 아니며, 리니어 서보모터 등을 적합하게 들 수 있다.
도 26에 도시하는 노광 장치(400)에서는, 롤 형상 부재(401)의 표면 상에 형성되는 노광 패턴이 회전 제어부(402)의 회전(예컨대, 스핀들 모터의 회전)과 동기한 기준 신호에 기초하여, 위상 변조시킨 펄스 신호에 의해 노광 제어부(405)에서 노광부의 위치를 제어하고 있다. 기준 신호로서는, 스핀들 모터의 회전에 동기한 인코더로부터의 출력 펄스를 이용할 수 있다.
회전과 동기한 기준 신호에 기초하여 위상 변조시킨 펄스 신호는 예컨대 다음과 같이 제어할 수 있다.
도 27은 본 실시형태에 따른 반도체 발광 소자용 기재를 형성하는 노광 장치에 있어서의 스핀들 모터의 Z상 신호를 기준 신호로 하여 기준 펄스 신호, 변조 펄스 신호를 설정한 일례를 설명하는 설명도이다. 도 27A∼도 27C를 이용하여, 스핀들 모터의 Z상 신호와, 기준 펄스 신호, 변조 펄스 신호의 관계를 설명한다. Z상 신호를 기준으로 하여, 그 m배(m>2의 정수) 주파수의 펄스 신호가 기준 펄스 신호이고, n배(m/n>k이면서 k>1인 정수) 주파수의 펄스 신호가 변조 펄스 신호가 된다. 기준 펄스 신호, 변조 펄스 신호의 어느 것이나, Z상 신호의 주파수의 정수배이기 때문에, 롤 형상 부재(401)가 중심 축 둘레로 1 회전하는 시간 내에 정수의 펄스 신호가 존재하게 된다.
도 28은 본 실시형태에 따른 반도체 발광 소자용 기재를 형성하는 노광 장치에 있어서의 기준 펄스 신호와 변조 펄스 신호로부터 위상 변조 펄스 신호를 설정한 일례를 설명하는 설명도이다. 도 28을 이용하여, 기준 펄스 신호와 변조 펄스 신호, 위상 변조 펄스 신호와의 관계를 설명한다. 기준 펄스 신호의 위상을 변조 펄스 신호의 파장으로 주기적으로 증감시키면, 위상 변조 펄스 신호가 된다. 예컨대, 기준 펄스 주파수 fY0를 다음 식(7)으로 나타내고, 변조 주파수 fYL를 다음 식(8)으로 나타내면, 주파수 변조시킨 변조 펄스 신호 fY는 다음 식(9)으로 나타내어진다.
fY0=Asin(ω0t+φ0) (7)
fYL=Bsin(ω1t+φ1) (8)
fY=Asin(ω0t+φ0+Csin(ω1t)) (9)
또한, 다음 식(10)으로 나타내는 것과 같이, 기준 펄스 주파수 fY0에, 변조 펄스 신호로부터 얻어지는 사인파를 가산함에 의해서도 위상 변조 펄스 신호 fY'를 얻을 수 있다.
fY'=fY0+C'sin(t·fYL/fY0×2π) (10)
나아가서는, 기준 펄스의 펄스 파장 LY0에, 변조 펄스 신호의 파장 LYL으로부터 얻어지는 사인파를 가산함으로써, 위상 변조 펄스 신호의 파장 LY을 얻을 수 있다.
도 28에 도시하는 것과 같이, 얻어지는 위상 변조 펄스 신호는, 변조 펄스 신호의 신호 간격에 따라서, 기준 펄스 신호의 펄스 간격이 주기적으로 증감한 신호가 된다.
또한, 도 24에 도시하는 것과 같이, D1 방향 혹은 D2 방향으로 2개의 장주기를 형성하기 위해서는, 예컨대, 식(10)에, 또 하나의 변조 펄스의 주기를 더하여, 식(11)과 같이 함으로써 가능하게 된다.
fY"=fY0+C"sin(t·fYL/fY0×2π+t·fYL'/fY0×2π) (11)
식(11)에서는, 기준 펄스 주파수 fY0에, 2개의 주기를 갖는 변조 펄스 신호로부터 얻어지는 사인파를 가산하여, 위상 변조 펄스 신호 fY"를 얻고 있다. 식(11)에서의 2개의 변조 주파수 fYL, fYL'가 각각 본 실시형태의 반도체 발광 장치에 있어서의 2개의 장주기가 된다.
이 때 본 실시형태에서는, 1 ㎛ 이상, 혹은 제1 광의 광학 파장의 6배 이상 및 제2 광의 광학 파장의 6배 이상의 장주기가 되도록 변조 펄스 신호를 조정·제어하여 위상 변조 펄스 신호를 얻는다.
또한, 노광 장치(400)에서는, 위상 변조한 펄스 신호에 상관없이, 일정 주파수의 기준 펄스 신호를 이용하여 가공 헤드부(403)에 의한 레이저 노광의 펄스 신호를 제어하여, 이동 기구부(404)에 의한 가공 헤드부(403)의 이동 속도를 주기적으로 증감시키는 구성으로 하여도 좋다. 이 경우에는, 예컨대, 도 29에 도시하는 것과 같이, 가공 헤드부(403)의 이동 속도를 주기적으로 증감한다. 도 29는, 본 실시형태에 따른 반도체 발광 소자용 기재를 형성하는 노광 장치에 있어서의 레이저광을 조사하는 가공 헤드부의 이동 속도의 일례를 설명하는 설명도이다. 도 29에 도시한 이동 속도는, 기준 이동 속도±σ의 이동 속도의 예이다. 이 이동 속도는, 롤 형상 부재(401)의 회전과 동기시키는 것이 바람직하며, 예컨대, Z상 신호에 있어서의 속도가 도 29에 도시하는 속도가 되도록 제어한다.
이상은, 패턴(406)(도 26 참조)이 주기적인 위상 변조로 제어된 경우이지만, 주기적이 아니라 랜덤한 위상 변조에 의해서 패턴(406)을 형성할 수도 있다. 예컨대 제1 방향(D1)에서는, 피치 Py는 펄스 주파수에 반비례하기 때문에, 펄스 주파수에, 최대 위상 어긋남이 1/10이 되도록 랜덤 주파수 변조를 행하면, 피치 Py는, 피치 Py의 1/10의 변동 폭 δ1(최대 변동 폭)을 가지며, 랜덤하게 피치 Py가 증감한 패턴을 얻을 수 있다.
회전과 동기한 기준 신호의 제어 빈도에 관해서는, 롤 1주마다 등, 복수 회 이상의 빈도에 의한 기준 신호에 의해, 변조 펄스 신호를 제어하여도 좋고, 노광 초기에 설정한 초기의 기준 신호만으로 제어하여도 좋다. 초기의 기준 신호만으로 제어하는 경우, 회전 제어부(402)의 회전수에 변조가 생긴 경우, 노광 펄스 신호에 위상 변조가 생기게 된다. 왜냐하면, 나노 오더의 회전 제어이기 때문에, 회전 제어부(402)의 근소한 전위 변동이라도 나노 오더의 피치 변동이 생기고, 그것이 적산되기 때문이다. 가령 500 nm 피치의 패턴 피치인 경우, 롤 외주 길이가 250 mm이면, 50만 회의 레이저 노광으로 되어, 1만 회마다 1 nm의 틀어짐이라도 50 nm의 틀어짐이 된다.
동일한 피치, 동일한 장주기라도, 기준 신호의 제어 빈도의 조정에 의해, 도 14 및 도 17에 도시하는 배치의 미세 구조를 작성할 수 있게 된다. 도 14에 도시하는 배치의 미세 구조를 형성하는 경우는, 기준 신호의 제어 빈도를 내리고 있고, 도 17에 도시하는 배치의 미세 구조를 형성하는 경우는 기준 신호의 제어 빈도를 올리고 있다. 그 때문에, 도 17에 도시하는 배치에서는, 해당하는 도트의 제2 방향의 위상(위치)이 가지런하게 되고, 도 14에 도시하는 배치에서는, 해당하는 도트의 제2 방향의 위상(위치)에 어긋남이 생긴다. 도 16 및 도 18에 도시하는 배치의 관계도 마찬가지이다.
노광 장치(400)에 의해, 표면에 형성된 레지스트층이 노광된 롤 형상 부재(401)를 현상하고, 현상한 레지스트층을 마스크로 하여, 드라이 에칭에 의해 에칭층을 에칭한다. 에칭 후, 잔사의 레지스트층을 제거하면, 롤투롤 나노 임프린트 몰드를 얻을 수 있다.
상기한 것과 같이 얻어진 패턴(406)을, 소정의 반도체 발광 소자용 기재에 전사하여, 반도체 발광 소자용 기재를 얻는 방법으로서는, 특별히 한정되는 것은 아니며, 예컨대, 나노 임프린트 리소그래피법에 의해 소정의 반도체 발광 소자용 기재 표면에 패턴을 전사하고, 전사 패턴 부분을 마스크로 하여, 드라이 에칭에 의해 반도체 발광 소자용 기재를 에칭함으로써 패턴(406)을 반도체 발광 소자용 기재에 전사할 수 있다. 구체적으로는, 패턴(406)을 형성한 롤 형상 부재(401)를 원통형 몰드(롤투롤 나노 임프린트 몰드)로서 이용한다. 반도체 발광 소자용 기재의 표면 측에 유기 재료로 이루어지는 레지스트층을 형성하고, 이 레지스트층에 원통형 몰드를 꽉 눌러, 패턴(406)을 레지스트층에 전사한 후, 레지스트층 및 반도체 발광 소자용 기재를 표면 측에서 에칭함으로써 반도체 발광 소자용 기재의 표면 측에 미세 오목 구조층을 형성하여, 반도체 발광 소자용 기재로 할 수 있다.
또한, 원통형 몰드(롤 형상 부재(401))로부터 패턴(406)을 직접 반도체 발광 소자용 기재에 전사하는 것이 아니라, 패턴(406)을 한 번 필름에 전사하여, 수지 몰드를 형성하고 나서, 이 수지 몰드에 의한 나노 임프린트 리소그래피법에 의해 반도체 발광 소자용 기재 상에 패턴을 형성하여, 반도체 발광 소자용 기재를 얻는 방법도 들 수 있다. 이 방법에 따르면, 몰드의 이용 효율을 높여, 반도체 발광 소자용 기재의 평탄성을 흡수할 수 있기 때문에, 패턴을 반도체 발광 소자용 기재에 전사하는 방법으로서는, 수지 몰드에 의한 나노 임프린트 리소그래피법이 보다 바람직하다.
원통형 몰드에서 수지 몰드로 패턴(406)을 전사하는 방법으로서는, 특별히 한정되는 것은 아니며, 예컨대, 직접 나노 임프린트법을 적용할 수 있다. 직접 나노 임프린트법으로서는, 소정 온도에서 가열하면서 원통형 몰드의 패턴(406)에 열경화성 수지를 충전하여, 원통형 몰드를 냉각하고 나서 경화한 열경화성 수지를 이형하여 전사하는 열나노 임프린트법이나, 원통형 몰드의 패턴(406)에 충전한 광경화성 수지에 소정 파장의 빛을 조사하여, 광경화성 수지를 경화시키고 나서, 원통형 몰드로부터 경화한 광경화성 수지를 이형하여 전사하는 광나노 임프린트법을 들 수 있다.
원통형 몰드(롤 형상 부재(401))는 심리스의 원통형 몰드이기 때문에, 특히, 롤투롤 나노 임프린트에 의해 수지 몰드를 연속 전사하는 데에 적합하다.
또한, 패턴(406)을 전사한 수지 몰드로부터 전기 주조에 의해 전기 주조 몰드를 제작하고, 이 전기 주조 몰드에 의해 나노 임프린트 리소그래피법에 의해 패턴을 형성하는 방법도 들 수 있다. 전기 주조 몰드를 형성한 경우는, 원형이 되는 원통형 몰드의 수명을 연장시킨다는 점에서 바람직하고, 전기 주조 몰드를 한 번 형성하는 방식에서도, 반도체 발광 소자용 기재의 평탄성을 흡수할 수 있기 때문에, 수지 몰드를 더 형성하는 방법이 바람직하다.
또한, 수지 몰드법에서는, 반복 전사가 용이하기 때문에 바람직하다. 여기서의 「반복 전사」란, (1) 요철 패턴 형상을 갖는 수지 몰드(+)로부터, 전사 반전한 요철 패턴 전사물을 복수 제조하는 것, 또는 (2) 특히 경화성 수지 조성물을 전사재로서 이용하는 경우에 있어서, 수지 몰드(+)로부터 반전된 전사체(-)를 얻고, 이어서 전사체(-)를 수지 몰드(-)로 하여, 반전 전사한 전사체(+)를 얻고, 요철/요철/요철/요철/···/을 반복하여 패턴 반전 전사하는 것 중 어느 한쪽 혹은 양쪽을 의미한다. 또한 (+)은 웅형(雄型), (-)은 자형(雌型)을 가리킨다.
레지스트층에 의해 반도체 발광 소자용 기재의 표면 측에 패턴을 형성한 후, 레지스트층을 마스크로 하여, 에칭에 의해 반도체 발광 소자용 기재에 요철을 형성한다. 에칭 방법으로서는, 레지스트층을 마스크로 하여 반도체 발광 소자용 기재에 요철을 형성할 수 있으면 특별히 한정되는 것은 아니며, 웨트 에칭, 드라이 에칭 등을 적용할 수 있다. 특히, 반도체 발광 소자용 기재의 요철을 깊게 형성할 수 있기 때문에 드라이 에칭법이 바람직하다. 드라이 에칭법 중에서도 이방성 드라이 에칭이 바람직하고, ICP-RIE, ECM-RIE가 바람직하다. 드라이 에칭에 사용하는 반응 가스로서는, 반도체 발광 소자용 기재의 재질과 반응하면 특별히 한정되는 것은 아니지만, BCl3, Cl2, CHF3 혹은 이들의 혼합 가스가 바람직하고, 적절하게 Ar, O2 등을 혼합할 수 있다.
상기한 것과 같이 얻어진 패턴(406)을, 반도체 발광 소자용 기재 이외에, 예컨대, 도 11에 기재한 반도체 발광 소자(200)의 이차원 포토닉 결정(201)에 적용하는 방법으로서는, 상기와 같이, 특별히 한정되는 것은 아니며, 예컨대, 나노 임프린트 리소그래피법에 의해 소정의 투명 도전막 표면에 패턴을 전사하고, 전사 패턴 부분을 마스크로 하여, 에칭에 의해 투명 도전막을 에칭함으로써, 패턴(406)을 투명 도전막에 전사할 수 있다.
또한, 투명 도전막 표면에, 투명 도전막과 실질적으로 동등한 굴절율을 갖는 막을 형성하고, 그 막에 상기와 마찬가지로 패턴(406)을 전사하여, 본 실시형태의 반도체 발광 장치에 있어서의 반도체 발광 소자로 할 수 있다.
실시예
이하, 본 발명의 효과를 명확하게 하기 위해서 행한 실시예를 바탕으로 본 발명을 보다 상세하게 설명한다. 한편, 하기 실시형태에서의 재료, 사용 조성, 처리 공정 등은 예시적인 것이며, 적절하게 변경하여 실시할 수 있다. 그 밖에, 본 발명의 범위를 일탈하지 않는 한, 적절하게 변경하여 실시할 수 있다. 그 때문에, 본 발명은 이하의 실시예에 의해서 하등 한정되는 것이 아니다.
[실시예 1]
(원통형 금형 제작(수지 몰드 제작용 주형의 제작))
원통형 금형의 반도체 발광 소자용 기재로서는, 직경 80 mm, 길이 50 mm의 원통형 석영 유리 롤을 이용했다. 이 원통형 석영 유리 롤의 표면에, 다음 방법에 의해 반도체 펄스 레이저를 이용한 직접 묘화 리소그래피법에 의해 미세 구조(미세 요철 구조)를 형성했다.
우선, 이 석영 유리 표면의 미세 구조 상에 스퍼터링법에 의해 레지스트층을 성막했다. 스퍼터링법은, 타겟(레지스트층)으로서 CuO를 이용하고, RF 100W의 전력으로 실시했다. 성막 후의 레지스트층의 막 두께는 20 nm였다. 이상과 같이 제작한 원통형 금형을 선속도 s=1.0 m/sec로 회전시키면서, 이하의 조건으로 노광하여, 2 종류의 장주기를 갖는 원통형 금형을 작성했다.
노광용 반도체 레이저 파장: 405 nm
노광 레이저 파워: 3.5 mW
원통형 금형 A:
X축 방향의 피치 Px: 398 nm
X축 방향의 피치 Px에 대한 변동 폭 δ2: 40 nm
변동 폭 δ2의 X축 방향의 장주기 단위 PxL: 3.98㎛
Y축 방향의 피치 Py: 460 nm
Y축 방향의 피치 Py에 대한 변동 폭 δ1: 46 nm
변동 폭 δ1의 Y축 방향의 장주기 단위 PyL: 4.60 ㎛
원통형 금형 B
X축 방향의 피치 Px: 398 nm
X축 방향의 피치 Px에 대한 변동 폭 δ2: 40 nm
변동 폭 δ2의 X축 방향의 장 주기 단위 PxL: 1.99 ㎛
Y축 방향의 피치 Py: 460 nm
Y축 방향의 피치 Py에 대한 변동 폭 δ1: 46 nm
변동 폭 δ1의 Y축 방향의 장주기 단위 PyL: 2.33 ㎛
Y축 방향의 피치 Py는 다음과 같이 결정된다. 스핀들 모터의 Z상 신호를 기준으로, 1주에 드는 시간(T)이 측정되고, 선속도(s)로부터 원주 길이(L)가 계산되어, 다음 식(12)을 얻을 수 있다.
L=T×s (12)
목표 피치를 Py로 하고, L/Py가 정수가 되도록 목표 피치 Py의 0.1% 이하의 값을 더하여 조정하여, 실효 피치 Py'를 다음 식(13)에 의해서 얻는다.
L/Py'=m(m은 정수) (13)
목표 피치 Py와 실효 피치 Py'는, 엄밀하게는 Py≠Py'이지만, L/Py≒107이기 때문에, |Py-Py'|/Py'≒10-7이 되어, 실질적으로 같은 것으로서 취급할 수 있다. 마찬가지로, 장주기 단위 PyL도, L/PyL이 정수가 되도록 실효 장주기 단위 PyL'를 다음 식(14)에 의해서 얻는다.
L/PyL'=n(n은 정수) (14)
이 경우도, 엄밀하게는 PyL≠PyL'이지만, L/PyL≒105이기 때문에, |PyL-PyL'|/PyL'≒10-5가 되어, 실질적으로 같은 것으로서 취급할 수 있다.
이어서 실효 피치 Py'로부터, 식(15), 식(16)에 의해, 기준 펄스 주파수 fy0, 변조 주파수 fyL가 산출된다.
fy0=s/Py' (15)
fyL=s/PyL' (16)
마지막으로, 식(15), 식(16)으로부터, 스핀들 모터의 Z상 신호로부터의 경과 시간(t)에 있어서의 펄스 주파수 fy가 식(17)과 같이 결정된다.
fy=fy0+δ1×sin(t×(fyL/fy0)×2π) (17)
X축 방향의 축 이송 속도는 다음과 같이 결정된다. 스핀들 모터의 Z상 신호를 기준으로, 1주에 드는 시간(T)이 측정되고, X축 방향의 피치 Px로부터 축 방향의 기준 이송 속도 Vx0가 다음 식(18)과 같이 결정된다.
Vx0=Px/T (18)
X축 방향의 장주기 단위 PxL로부터, 시각(t)에 있어서의 축 이송 속도 Vx를 다음 식(19)으로 결정하여, 스캔한다.
Vx=Vx0+Vδ2·sin(Px/PxL×t×2π) (19)
여기서, Vδ2는, x축 방향의 장주기 단위 PxL에 있어서의 속도 변동 폭이고, 장주기 단위 PxL의 피치 변동 폭 δ2, X축 방향의 피치 Px, 축 방향의 기준 이송 속도 Vx0에 의해, 다음 식(20)으로 나타내어진다.
Vδ2=δ2×Vx0/Px (20)
이어서, 레지스트층을 현상하고, 현상한 레지스트층을 마스크로 하여, 드라이 에칭에 의한 에칭층의 에칭을 했다. 드라이 에칭은, 에칭 가스로서 SF6을 이용하고, 처리 가스압 1 Pa, 처리 전력 300 W, 처리 시간 5분의 조건으로 실시했다. 이어서, 표면에 미세 구조가 부여된 원통형 금형으로부터, 잔사의 레지스트층만을 pH=1의 염산으로 6분간의 조건으로 박리하여 원통 몰드(전사용 몰드)를 제작했다.
(수지 몰드의 제작)
얻어진 2 종류의 원통형의 석영 유리 롤 표면(전사용 몰드)에 대하여, 듀라사프(등록상표, 이하 동일) HD-1101Z(다이킨가가쿠고교사 제조)를 도포하여, 60℃에서 1시간 가열한 후, 실온에서 24시간 정치, 고정화했다. 그 후, 듀라사프 HD-ZV(다이킨가가쿠고교사 제조)로 3회 세정하여, 이형 처리를 했다.
이어서, 얻어진 원통 몰드로부터 릴형 수지 몰드를 제작했다. OPTOOL(등록상표, 이하 동일) DAC(다이킨고교사 제조), 트리메틸올프로판트리아크릴레이트(도아고세이사 제조 M350) 및 Irgacure(등록상표, 이하 동일) 184(Ciba사 제조)를 중량부로 10:100:5의 비율로 혼합하여 광경화성 수지를 조제했다. 이어서, 이 광경화성 수지를 PET 필름(A4100, 도요보세키사 제조: 폭 300 mm, 두께 100 ㎛)의 이접착면에 마이크로그라비아 코팅(야스이세이키사 제조)에 의해, 도포 막 두께 6 ㎛가 되도록 도포했다.
이어서, 원통 몰드(원통형 금형)에 대하여, 광경화성 수지를 도포한 PET 필름을 닙롤(0.1 MPa)로 꽉 눌러, 대기 하에, 온도 25℃, 습도 60%로, 램프 중심 하에서의 적산 노광량이 600 mJ/㎠가 되도록, UV 노광 장치(퓨젼UV시스템·재팬사 제조, H 벌브)를 이용하여 자외선을 조사하여 연속적으로 광경화를 실시하여, 표면에 미세 구조가 반전 전사된 릴형 투명 수지 몰드(길이 200 m, 폭 300 mm)를 얻었다.
수지 몰드를 주사형 전자현미경으로 관찰한 바, 단면 형상이 φ 400 nm, h 800 nm인 볼록부가 다음의 장주기 구조를 갖는 주기 구조로 형성되어 있는 2 종류의 수지 몰드 A 및 수지 몰드 B를 얻었다.
수지 몰드 A:
X축 방향의 피치 Px: 398 nm
X축 방향의 피치 Px에 대한 변동 폭 δ2: 40 nm
변동 폭 δ2의 X축 방향의 장주기 단위 PxL: 3.98 ㎛
Y축 방향의 피치 Py: 460 nm
Y축 방향의 피치 Py에 대한 변동 폭 δ1: 46 nm
변동 폭 δ1의 Y축 방향의 장주기 단위 PyL: 4. 60 ㎛
수지 몰드 B:
X축 방향의 피치 Px: 398 nm
X축 방향의 피치 Px에 대한 변동 폭 δ2: 40 nm
변동 폭 δ2의 X축 방향의 장주기 단위 PxL: 1.99 ㎛
Y축 방향의 피치 Py: 460 nm
Y축 방향의 피치 Py에 대한 변동 폭 δ1: 46 nm
변동 폭 δ1의 Y축 방향의 장주기 단위 PyL: 2. 33 ㎛
(전자현미경)
장치; HITACHI s-5500
가속 전압; 10 kV
MODE; Normal
(반전 수지 몰드의 제작)
이어서, OPTOOL DAC HP(다이킨고교사 제조), 트리메틸올프로판트리아크릴레이트(도아고세이사 제조 M350) 및 Irgacure 184(Ciba사 제조)를 중량부로 10:100:5의 비율로 혼합하여 광경화성 수지를 조제했다. 이 광경화성 수지를 PET 필름(A4100, 도요보세키사 제조: 폭 300 mm, 두께 100 ㎛)의 이접착면에 마이크로그라비아 코팅(야스이세이키사 제조)에 의해, 도포막 두께 2 ㎛가 되도록 도포했다.
이어서, 상기 릴형 수지 몰드에, 광경화성 수지를 도포한 PET 필름을 닙롤(0.1 MPa)로 꽉 눌러, 대기 하에, 온도 25℃, 습도 60%로, 램프 중심 하에서의 적산 노광량이 600 mJ/㎠가 되도록, UV 노광 장치(퓨전UV시스템·재팬사 제조, H 벌브)를 이용하여 자외선을 조사하여 연속적으로 광경화를 실시하여, 표면에 수지 몰드 A, 수지 몰드 B의 미세 구조가 반전 전사된 시트형의 투명 수지 몰드 A, 시트형의 투명 수지 몰드 B(길이 200 mm, 폭 300 mm)를 얻었다.
(나노 임프린트 리소그래피: 사파이어 기판)
φ2" 두께 0.33 mm의 C면 사파이어 반도체 발광 소자용 기재 상에, 마스크 재료를 스핀코팅법(2000 rpm, 20초)에 의해 도포하여, 레지스트층을 형성했다. 마스크 재료는, 감광성 수지 조성물의 고형분을 5 중량%가 되도록 프로필렌글리콜모노메틸에테르로 희석한 도포 용액을 작성했다.
(감광성 수지 조성물)
감광성 수지 조성물로서는, 3-에틸-3{[(3-에틸옥세탄-3-일)메톡시]메틸}옥세탄(OXT-221, 도아고세이사 제조) 20 중량부, 3',4'-에폭시시클로헥산카르복실산3,4-에폭시시클로헥실메틸(와코쥰야쿠사 제조) 80 중량부, 페녹시디에틸렌글리콜아크릴레이트(아로닉스(등록상표, 이하 동일) M-101A, 도아고세이사 제조) 50 중량부, 에틸렌옥사이드 변성 비스페놀A디아크릴레이트(아로닉스 M-211B, 도아고세이사 제조) 50 중량부, DTS-102(미도리가가쿠사 제조) 8 중량부, 1,9-디부톡시안트라센(안트라큐어(등록상표) UVS-1331, 가와사키가세이사 제조) 1 중량부, Irgacure 184(Ciba사 제조) 5 중량부 및 OPTOOL DAC HP(20% 고형분, 다이킨고교사 제조) 4 중량부를 혼합하여 사용했다.
레지스트층을 형성한 사파이어 반도체 발광 소자용 기재 상에, 투명 수지 몰드 B를 70 mm×70 mm(□70 mm)로 절단하여 접합시켰다. 접합에는, 산테크사 제조의 필름 접합 장치(TMS-S2)를 사용하고, 접합 닙력(nip pressure) 90 N, 접합 속도 1.5 m/s로 접합시켰다. 이어서, 접합하여 일체화한 투명 수지 몰드/레지스트층/사파이어 반도체 발광 소자용 기재를, □70 mm×t 10mm의 투명 실리콘판(경도 20) 2장으로 사이에 끼웠다. 그 상태에서, 엔지니어링시스템사 제조의 나노 임프린트 장치(EUN-4200)를 이용하여, 0.05 MPa의 압력으로 프레스했다. 프레스한 상태에서, 투명 수지 몰드 측에서 자외선을 2500 mJ/㎠로 조사하여, 레지스트층을 경화시켰다. 경화 후, 투명 실리콘판과 투명 수지 몰드를 박리하여, C면 형상으로 패턴이 형성된 레지스트/사파이어 적층체를 얻었다.
(에칭: 사파이어 반도체 발광 소자용 기재)
반응성 이온 에칭 장치(RIE-101iPH, 삼코가부시키가이샤 제조)를 이용하여, 하기 에칭 조건으로 사파이어 반도체 발광 소자용 기재를 에칭했다.
에칭 가스: Cl2/(Cl2+BCl3)=0.1
가스 유량: 10 sccm
에칭 압력: 0.1 Pa
안테나: 50 w
바이어스: 50 w
에칭 후, 사파이어 반도체 발광 소자용 기재의 단면을 전자현미경으로 관찰한 바, 단면 형상 φ 400 nm, h=250 nm의 볼록부가, 나노 임프린트에 사용한 투명 수지 몰드 B와 같은 장주기 구조를 포함하는 주기 구조로서 형성되어 있다는 것을 알 수 있었다.
(반도체 발광 소자의 형성)
얻어진 사파이어 반도체 발광 소자용 기재 상에, MOCVD에 의해, (1) GaN 저온 버퍼층, (2) n형 GaN층, (3) n형 AlGaN 클래드층, (4) InGaN 발광층(MQW), (5) p형 AlGaN 클래드층, (6) p형 GaN층, (7) ITO층을 연속적으로 적층했다. 사파이어 반도체 발광 소자용 기재 상의 요철은, (2) n형 GaN층의 적층시에 메워져, 평탄화하는 제막 조건으로 했다. 상기 구성에 의해, 반도체층으로부터의 발광은 460 nm이고, GaN층(굴절율: 2.46) 속의 광학 파장은 187 nm였다.
(나노 임프린트: ITO)
이어서, 표면에 형성된 ITO층에, 마스크 재료를 스핀코팅법(2000 rpm, 20초)에 의해 도포하여 레지스트층을 형성했다. 마스크 재료는, 상기 감광성 수지 조성물의 고형분을 5 중량%가 되도록 프로필렌글리콜모노메틸에테르로 희석한 도포 용액을 작성했다.
레지스트층을 형성한 ITO 상에, 투명 수지 몰드 A를 70 mm×70 mm(□70 mm)로 절단하여 접합시켰다. 접합에는, 산테크사 제조의 필름 접합 장치(TMS-S2)를 사용하고, 접합 닙력 90 N, 접합 속도 1.5 m/s로 접합시켰다. 이어서, 접합하여 일체화한 투명 수지 몰드/레지스트층/ITO층/적층 반도체층/사파이어 반도체 발광 소자용 기재를, □70 mm×t 10mm의 투명 실리콘판(경도 20) 2장으로 사이에 끼웠다. 그 상태에서, 엔지니어링시스템사 제조의 나노 임프린트 장치(EUN-4200)를 이용하여, 0.05 MPa의 압력으로 프레스했다. 프레스한 상태에서, 투명 수지 몰드 측에서 자외선을 2500 mJ/㎠로 조사하여, 레지스트층을 경화시켰다. 경화 후, 투명 실리콘판과 투명 수지 몰드를 박리하여, ITO 표면 패턴이 형성된 레지스트/ITO/적층 반도체층을 얻었다.
(에칭: ITO 층)
반응성 이온 에칭 장치(RIE-101iPH, 삼코가부시키가이샤 제조)를 이용하여, 하기 에칭 조건으로 ITO층을 에칭했다.
에칭 가스: Cl2/(Cl2+BCl3)=0.1
가스 유량: 10 sccm
에칭 압력: 0.1 Pa
안테나: 50 w
바이어스: 50 w
에칭 후, ITO면 위를 전자현미경으로 관찰한 바, 단면 형상 φ 400 nm, h=50 nm의 볼록부가, 나노 임프린트에 사용한 릴형 투명 수지 몰드 A와 같은 장주기 구조를 포함하는 주기 구조로서 형성되어 있다는 것을 알 수 있었다. ITO층의 반도체층으로부터의 발광 460 nm에 대한, ITO층(굴절율: 2.0) 속에서의 광학 파장은 230 nm였다. 또한, 에칭 가공하여 전극 패드를 부착했다.
(반도체 발광 장치)
상기한 것과 같이 얻어진 반도체 발광 소자를 패키지에 배치하고, 전극 패드에 Au 와이어를 통해 전기적으로 접속했다. 이어서, 패키지 안을 실리콘 수지에 650 nm의 주파장을 갖는 CaAlSiN3:Eu(형광재)를 혼합한 파장 변환 부재로 충전했다.
이 상태에서, 캐소드와 애노드 사이에 20 mA의 전류를 흘려 발광 출력을 측정했다. 표 4에는, 비교예 1의 반도체 발광 장치로부터의 발광 출력을 1로 했을 때의 발광 출력비가 나타내어져 있다. 실시예 1에서는, 비교예 1과 비교하여, 반도체 발광 소자로부터의 발광에, 회절 특유의 변동은 관찰되지 않고, 발광 각도 의존성은 거의 없는 것을 알 수 있었다.
[실시예 2]
실시예 1과 같은 식으로 작성한 원통형 금형을 선속도 s=1.0 m/sec로 회전시키면서 이하의 조건으로 노광했다.
원통형 금형 C
노광용 반도체 레이저 파장: 405 nm
노광 레이저 파워: 3.5 mW
X축 방향의 피치 Px: 260 nm
X축 방향의 피치 Px에 대한 변동 폭 δ2: 26 nm
변동 폭 δ2의 X축 방향의 장주기 단위 PxL1: 2.60 ㎛
Y축 방향의 피치 Py: 300 nm
Y축 방향의 피치 Py에 대한 변동 폭 δ1: 30 nm
변동 폭 δ1의 Y축 방향의 장주기 단위 PyL1: 2.60 ㎛
변동 폭 δ1의 Y축 방향의 장주기 단위 PyL2: 1.30 ㎛
Y축 방향의 피치 Py는 다음과 같이 결정된다. 스핀들 모터의 Z상 신호를 기준으로, 1주에 드는 시간(T)이 측정되고, 선속도(s)로 원주 길이(L)가 계산되어, 다음 식(12)을 얻을 수 있다.
L=T×s (12)
목표 피치를 Py로 하고, L/Py가 정수가 되도록 목표 피치 Py의 0.1% 이하의 값을 더하여 조정하여, 실효 피치 Py'를 다음 식(13)에 의해서 얻는다.
L/Py'=m(m은 정수) (13)
목표 피치 Py와 실효 피치 Py'는, 엄밀하게는 Py≠Py'이지만, L/Py≒107이기 때문에, |Py-Py'|/Py'≒10-7이 되어, 실질적으로 같은 것으로서 취급할 수 있다. 마찬가지로, 장주기 단위 PyL1도, L/PyL1이 정수가 되도록 실효 장주기 단위 PyL1', PyL2'를 다음 식(21), 식(22)에 의해서 얻는다.
L/PyL1'=n(n은 정수) (21)
L/PyL2'=m(m은 정수) (22)
이 경우도, 엄밀하게는 PyL1≠PyL1', PyL2≠PyL2'이지만, L/PyL1≒105이기 때문에, |PyL1-PyL1'|/PyL1'≒10-5, |PyL2-PyL2'|/PyL2'≒10-5라도 실질적으로 같은 것으로서 취급할 수 있다.
이어서 실효 피치 Py'로부터, 식(15), 식(23), 식(24)에 의해, 기준 펄스 주파수 fy0, 변조 주파수 fyL가 산출된다.
fy0=s/Py' (15)
fyL1=s/PyL1' (23)
fyL2=s/PyL2' (24)
마지막으로, 식(15), 식(23), 식(24)으로부터, 스핀들 모터의 Z상 신호부터의 경과 시간(t)에 있어서의 펄스 주파수 fy가 식(25)과 같이 결정된다.
fy=fy0+δ1×sin(t×(fyL1/fy0)×2π+t×(fyL2/fy0)×2π) (25)
이어서 실시예 1과 같은 식으로, 표면 구조가 반전 전사된 릴형 투명 수지 몰드(길이 200 m, 폭 300 mm)를 얻을 수 있었다.
수지 몰드를 주사형 전자현미경으로 관찰한 바, 단면 형상이 φ 250 nm, h 500 nm인 볼록부가 다음의 장주기 구조를 갖는 주기 구조로 형성되어 있는 수지 몰드 C를 얻었다.
수지 몰드 C:
노광용 반도체 레이저 파장: 405 nm
노광 레이저 파워: 3.5 mW
X축 방향의 피치 Px: 260 nm
X축 방향의 피치 Px에 대한 변동 폭 δ2: 26 nm
변동 폭 δ2의 X축 방향의 장주기 단위 PxL1: 2.60 ㎛
Y축 방향의 피치 Py: 300 nm
Y축 방향의 피치 Py에 대한 변동 폭 δ1: 30 nm
변동 폭 δ1의 Y축 방향의 장주기 단위 PyL1: 2.60 ㎛
변동 폭 δ1의 Y축 방향의 장주기 단위 PyL2: 1.30 ㎛
이하, 실시예 1과 같은 식으로 하여, 사파이어 반도체 발광 소자용 기재 표면에 수지 몰드 C의 패턴을 전사하여, 반도체 발광 소자를 제작했다.
상기한 것과 같이 얻어진 반도체 발광 소자를 패키지에 배치하고, 전극 패드에 Au 와이어를 통해 전기적으로 접속했다. 이어서, 패키지 안을 실리콘 수지에 650 nm에 주파장을 갖는 CaAlSiN3:Eu(형광재), 530 nm에 주파장를 갖는 β-SiAlON:Eu(형광재)를 각각 혼합한 파장 변환 부재로 충전했다.
20 mA에서의 실시예 2의 발광 출력비를 표 4에 나타낸다. 실시예 1과 마찬가지로, 회절 특유의 번쩍임이 있는 발광은 관찰되지 않고, 발광 각도 의존성은 거의 없었다.
[실시예 3]
실시예 2와 같은 식의 반도체 발광 소자를 패키지에 배치하고, 전극 패드에 Au 와이어를 통해 전기적으로 접속했다. 이어서, 패키지 안을, 실리콘 수지에 하기의 주파장을 갖는 형광재를 혼합한 파장 변환 부재로 충전했다.
530 nm β-SiAlON: Eu
580 nm Ca-α-SiAlON: Eu
650 nm CaAlSiN3: Eu
20 mA에서의 실시예 3의 발광 출력비를 표 4에 나타낸다. 실시예 3에서는, 실시예 1, 실시예 2와 마찬가지로, 회절 특유의 번쩍임이 있는 발광은 관찰되지 않고, 발광 각도 의존성은 거의 없었다.
[비교예 1]
실시예 1과 같은 조건으로 통상의 편평한 사파이어 반도체 발광 소자용 기재 상에 반도체 발광 소자를 형성한 후, 실시예 1과 같은 파장 변환 부재로 밀봉하여 발광 출력을 측정했다.
[비교예 2]
실시예 1과 같은 방법으로, 반도체 레이저를 이용한 직접 묘화 리소그래피법에 의해 나노 패턴의 미세 구조(미세 요철 구조)를 석영 유리 표면에 형성했다. X축 방향, Y축 방향의 피치는 동일하고, 피치 변동이 없는 육방 배열로 했다.
X축 방향의 피치 Px: 398 nm
Y축 방향의 피치 Py: 460 nm
그 후, 실시예 1과 같은 방법으로, 반도체 발광 장치를 형성하여, 발광 출력을 측정했다. 얻어진 반도체 발광 소자로부터의 발광에 있어서는, 회절 구조 특유의 회절광이 강하게 관찰되고, 발광 각도 분포가 컸다.
[비교예 3]
실시예 1과 같은 방법으로, 반도체 레이저를 이용한 직접 묘화 리소그래피법에 의해 나노 패턴의 미세 구조(미세 요철 구조)를 석영 유리 표면에 형성했다. X축 방향, Y축 방향의 피치는 동일하고, 피치 변동이 없는 육방 배열로 했다.
X축 방향의 피치 Px: 260 nm
Y축 방향의 피치 Py: 300 nm
그 후, 실시예 1과 같은 방법으로, 반도체 발광 장치를 형성하여, 발광 출력을 측정했다. 얻어진 반도체 발광 소자로부터의 발광에 있어서는, 회절 구조 특유의 회절광이 강하게 관찰되고, 발광 각도 분포가 컸다.
실시예 1, 2, 3에 있어서의, 이차원 포토닉 결정의 주기와, 광학 파장의 관계를 정리하여 표 1, 표 2 및 표 3에 기재했다.
어느 실시예에서나, 1 ㎛ 이상의 주기를 2개 이상 갖는 것을 알 수 있었다. 또한, 광학 파장의 6배 이상의 주기를 가지면서 또한 그 주기가 2개 이상 있는 것을 알 수 있었다.
실시예 1
Figure pct00001
실시예 2
Figure pct00002
실시예 3
Figure pct00003
표 4에는, 비교예 1의 출력을 1로 했을 때의, 각 시료의 발광 출력비가 기재되어 있다. 표 4로부터, 본 실시형태에 따른 반도체 발광 장치(실시예 1∼실시예 3)에 의하면, 종래의 평탄한 사파이어 반도체 발광 소자용 기재(비교예 1), 종래의 광학 파장의 6배 이상의 주기를 갖지 않는 이차원 포토닉 결정을 갖는 사파이어 반도체 발광 소자용 기재(비교예 2)에 비해, 사파이어 반도체 발광 소자용 기재 상에 성막한 반도체층 속의 전위 결함수를 줄일 수 있고, 또한, 주기성이 흐트러진 요철 패턴에 기인하는 광산란에 의해 도파 모드를 해소하여 광추출 효율을 올릴 수 있기 때문에, 높은 발광 효율을 갖는 반도체 발광 소자를 얻을 수 있다는 것을 알 수 있었다. 또한, 발광 소자로부터의 발광 특성에 있어서, 각도 의존성이 거의 없는 것을 알 수 있어, 공업 실용상 적합한 발광 소자이다.
각도 의존성은, 20 mA에서의 발광 상황을 눈으로 보아 관찰하여, 특정 각도에 강한 발광광이 관찰되거나, 혹은 관찰 각도에 따라 발광색이 변화되는 경우를 각도 의존성이 강하다고 하여 ×로서 평가했다.
또한, 20 mA에서의 3차원의 발광 상황을 배광 분광 장치(IMS5000-LED, 아사히분코사 제조)로 측정하여, 앙각 45도에 있어서의 원주 방향의 발광 강도 분포의 변동 계수(변동 계수=표준편차/평균치)로 나타냈다.
표 4에 나타내는 것과 같이, 변동 계수는, 비교예 2 및 비교예 3에서 10%를 넘고, 한편, 실시예 1∼실시예 3에서는, 각도 의존성이 없는 평탄 기판의 비교예 1과 동등한 변동 계수를 보여, 4%보다도 작게 할 수 있다는 것을 알 수 있었다. 이에 따라, 실시예에서는, 특정 각도에 강한 발광광이 관찰되지 않고, 각도 의존성이 거의 없다는 것을 알 수 있었다.
Figure pct00004
[실시예 4]
(적층 반도체의 형성)
사파이어 반도체 발광 소자용 기재 상에, MOCVD에 의해, (1) GaN 저온 버퍼층, (2) n형 GaN층, (3) n형 AlGaN 클래드층, (4) InGaN 발광층(MQW), (5) p형 AlGaN 클래드층, (6) p형 GaN층, (7) ITO층을 연속적으로 적층했다. 상기 구성에 의해, 반도체층으로부터의 발광은 460 nm이고, ITO층의 막 두께는 600 nm로 했다.
(나노 임프린트: ITO)
이어서, 표면에 형성된 ITO층에, 마스크 재료를 스핀코팅법(2000 rpm, 20초)에 의해 도포하여, 레지스트층을 형성했다. 마스크 재료는, 상기 감광성 수지 조성물의 고형분을 5 중량%가 되도록 프로필렌글리콜모노메틸에테르로 희석한 도포 용액을 작성했다.
레지스트층을 형성한 ITO 상에, 투명 수지 몰드 C를 70 mm×70 mm(□70 mm)로 절단하여 접합시켰다. 접합에는, 산테크사 제조의 필름 접합 장치(TMS-S2)를 사용하고, 접합 닙력 90 N, 접합 속도 1.5 m/s로 접합시켰다. 이어서, 접합하여 일체화한 투명 수지 몰드/레지스트층/ITO층/적층 반도체층/사파이어 반도체 발광 소자용 기재를, 70 mm×t 10mm의 2장의 투명 실리콘판(경도 20)으로 사이에 끼웠다. 그 상태에서, 엔지니어링시스템사 제조의 나노 임프린트 장치(EUN-4200)를 이용하여, 0.05 MPa의 압력으로 프레스했다. 프레스한 상태에서, 투명 수지 몰드 측에서 자외선을 2500 mJ/㎠로 조사하여, 레지스트층을 경화시켰다. 경화 후, 투명 실리콘판과 투명 수지 몰드를 박리하여, ITO 표면 패턴이 형성된 레지스트/ITO/적층 반도체층을 얻었다.
(에칭: ITO 층)
반응성 이온 에칭 장치(RIE-101iPH, 삼코가부시키가이샤 제조)를 이용하여, 하기 에칭 조건으로 ITO층을 에칭했다.
에칭 가스: BCl3
가스 유량: 10 sccm
에칭 압력: 0.2 Pa
안테나: 150 w
바이어스: 50 w
에칭 후, ITO면 위을 전자현미경으로 관찰한 바, 단면 형상 φ 230 nm, h=250 nm인 볼록부가, 나노 임프린트에 사용한 릴형 투명 수지 몰드 C와 같은 주기구조로서 형성되어 있는 미세 구조층을 얻을 수 있고, 2개의 다른 주기를 갖는 이차원 포토닉 결정이 형성되어 있다는 것을 알 수 있었다.
상기한 것과 같이 얻어진 반도체 발광 소자를 패키지에 배치하고, 전극 패드에 Au 와이어를 통해 전기적으로 접속했다. 이어서, 패키지 내에 배치된 반도체 발광 소자의 미세 구조층의 표면만을 덮도록, 상기 미세 구조층의 표면을 중간 재료로서의 실리콘 수지(굴절율 1.53)로 밀봉하고, 그 후, 상기 실리콘 수지를 경화시켰다. 이어서, 패키지 안을, 제1 재료로서의 실리콘 수지(굴절율)와 하기의 주파장을 갖는 형광재를 혼합한 파장 변환 부재에 의해 충전했다. 사용한 형광재의 평균 입경은 모두 200 nm였다.
530 nm β-SiAlON: Eu
580 nm Ca-α-SiAlON: Eu
650 nm CaAlSiN3: Eu
[실시예 5]
실시예 4와 같은 식으로 얻어진 반도체 발광 소자를 패키지 내에 밀봉할 때, 실시예 4에 사용한 실리콘 수지(굴절율 1.5)에 650 nm의 주파장을 갖는 CaAlSiN3: Eu(형광재)를 혼합한 파장 변환 부재만으로 충전했다.
[비교예 4]
실시예 4와 같은 조건으로 사파이어 반도체 발광 소자용 기재 상에 반도체 발광 소자를 형성한 후, ITO층 표면에 미세 구조층을 형성하지 않고서, 실시예 1과 같은 파장 변환 부재로 밀봉하여 발광 출력을 측정했다.
표 5에는 비교예 4의 출력을 1로 했을 때의, 각 시료의 발광 출력비가 기재되어 있다. 표 5로부터, 미세 구조층과 파장 변환 부재 사이에, 중간 재료로서의 실리콘 수지를 개재시킨 실시예 4는, 미세 구조층을 파장 변환 부재에 접하여 형성한 실시예 5와 비교하여, 반도체 발광 소자 중의 도파 모드를 해소하고, 또한 형광광의 산란성을 증가시켜, 광추출 효율을 올릴 수 있기 때문에, 높은 발광 효율을 갖는 반도체 발광 소자를 얻을 수 있다. 또한, 2개의 다른 주기를 갖는 이차원 포토닉 결정을 형성함으로써, 도파 모드의 해소와, 산란성이 증가하기 때문에, 광추출 효율을 더욱 올린 반도체 발광 소자를 얻을 수 있어, 공업 실용상 적합한 발광 소자이다.
Figure pct00005
한편, 본 발명은 상기 실시형태에 한정되지 않고, 여러 가지로 변경하여 실시할 수 있다. 상기 실시형태에서, 첨부 도면에 도시되어 있는 크기나 형상 등에 관해서는, 이것에 한정되지 않고, 본 발명의 효과를 발휘하는 범위 내에서 적절하게 변경이 가능하다. 그 밖에, 본 발명의 원하는 범위를 일탈하지 않는 한 적절하게 변경하여 실시할 수 있다.
본 발명의 반도체 발광 장치에 따르면, 반도체 발광 소자에 구비된 미세 구조층에 의해서, 반도체층 중의 전위 결함수를 줄임으로써, 발광광에 있어서는, 내부 양자 효율(IQE)을 개선하고, 또한 발광광과 형광에 있어서는, 광산란에 의해 도파 모드를 해소하여 광추출 효율(LEE)을 높일 수 있다. 더욱이, 반도체 발광 소자로부터의 효율적으로 발광된 일차 발광을 효율적으로 파장 변환할 수 있다. 이들 효과에 의해, 반도체 발광 장치의 최종적인 발광 효율을 향상시킬 수 있고, 나아가서는 발광 분포의 각도 의존성을 적게 할 수 있기 때문에, 간편하게 공업 실용상의 용도에 적용할 수 있다. 또한, 본 발명의 반도체 발광 장치는, 높은 발광 효율을 가지며, 전력을 유효 활용할 수 있어, 에너지 절약에 크게 공헌할 수 있다.
본 출원은, 2013년 6월 10일 출원의 일본 특허출원 2013-121580, 2013년 7월 23일 출원의 일본 특허출원 2013-152682 및 2013년 7월 26일 출원의 일본 특허출원 2013-155598에 기초한다. 이들 내용은 전부 여기에 포함시켜 둔다.

Claims (15)

  1. 적어도 2층 이상의 반도체층과, 발광층을 적층하여 구성되는 적층 반도체층을 가지며, 제1 광을 발광하는 반도체 발광 소자와,
    적어도 상기 반도체 발광 소자의 일부를 덮고, 상기 제1 광의 적어도 일부를 흡수하여, 상기 제1 광의 파장과는 다른 제2 광을 발광하는 파장 변환 부재를 구비하여 구성되는 반도체 발광 장치로서,
    상기 반도체 발광 소자는, 상기 반도체 발광 소자를 구성하는 어느 한 주면에 있어서, 면 바깥 방향으로 뻗어 있는 복수의 볼록부 또는 오목부로 구성되는 도트를 포함하는 미세 구조층을 구성 요소로서 구비하고,
    상기 미세 구조층은, 적어도 상기 도트 사이의 피치, 도트 직경 또는 도트 높이 중 어느 것에 의해 제어된 이차원 포토닉 결정을 구성하고,
    상기 이차원 포토닉 결정은 적어도 각각 1 ㎛ 이상의 2개 이상의 주기를 갖는 것을 특징으로 하는 반도체 발광 장치.
  2. 제1항에 있어서, 상기 이차원 포토닉 결정은, 상기 제1 광의 광학 파장의 6배 이상 및 상기 제2 광의 광학 파장의 6배 이상의, 적어도 2개 이상의 주기를 갖는 것을 특징으로 하는 반도체 발광 장치.
  3. 적어도 2층 이상의 반도체층과, 발광층을 적층하여 구성되는 적층 반도체층을 가지며, 제1 광을 발광하는 반도체 발광 소자와,
    적어도 상기 반도체 발광 소자의 일부를 덮고, 상기 제1 광의 적어도 일부를 흡수하여, 상기 제1 광의 파장과는 다른 제2 광을 발광하는 파장 변환 부재를 구비하여 구성되는 반도체 발광 장치로서,
    상기 반도체 발광 소자는, 상기 반도체 발광 소자를 구성하는 어느 한 주면에 있어서, 면 바깥 방향으로 뻗어 있는 복수의 볼록부 또는 오목부로 구성되는 도트를 포함하는 미세 구조층을 구성 요소로서 구비하고,
    상기 미세 구조층은, 적어도 상기 도트 사이의 피치, 도트 직경 또는 도트 높이 중 어느 것에 의해 제어된 이차원 포토닉 결정을 구성하고,
    상기 이차원 포토닉 결정은, 상기 제1 광의 광학 파장의 6배 이상 및 상기 제2 광의 광학 파장의 6배 이상의, 적어도 2개 이상의 주기를 갖는 것을 특징으로 하는 반도체 발광 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 파장 변환 부재가, 적어도 상기 제1 광 및 상기 제2 광에 대하여 투명한 제1 재료, 및 상기 제1 광의 적어도 일부를 흡수하여, 상기 제2 광을 발광하는 제2 재료를 함유하는 것을 특징으로 하는 반도체 발광 장치.
  5. 제4항에 있어서, 상기 미세 구조층을, 적어도, 상기 반도체 발광 소자의 최표면에 구성 요소로서 구비하고,
    상기 미세 구조층과 상기 파장 변환 부재 사이에는, 적어도 상기 제1 광 및 상기 제2 광에 대하여 실질적으로 투명하고, 상기 제2 재료를 포함하지 않는 중간 재료가 충전되어 있는 것을 특징으로 하는 반도체 발광 장치.
  6. 제5항에 있어서, 상기 제2 재료가, 상기 제1 광의 제1 재료에 있어서의 광학 파장보다도 작은 평균 입자경인 것을 특징으로 하는 반도체 발광 장치.
  7. 제4항에 있어서, 상기 파장 변환 부재는, 상기 제2 광과, 상기 제1 광 및 상기 제2 광의 각 파장과는 다른 제3 광을 발광하는 구성이고,
    상기 파장 변환 부재가, 적어도 상기 제1 광과 상기 제2 광 및 상기 제3 광에 대하여 투명한 제1 재료, 및 상기 제1 광의 적어도 일부를 흡수하여, 상기 제3 광을 발광하는 제3 재료를 함유하고,
    상기 이차원 포토닉 결정은, 상기 제3 광의 광학 파장의 6배 이상의 주기를 갖는 것을 특징으로 하는 반도체 발광 장치.
  8. 제7항에 있어서, 상기 미세 구조층을, 적어도, 상기 반도체 발광 소자의 최표면에 구성 요소로서 구비하고,
    상기 미세 구조층과 상기 파장 변환 부재의 사이에는, 적어도 상기 제1 광과 상기 제2 광 및 상기 제3 광에 대하여 실질적으로 투명하고, 상기 제2 재료 및 상기 제3 재료를 포함하지 않는 중간 재료가 충전되어 있는 것을 특징으로 하는 반도체 발광 장치.
  9. 제8항에 있어서, 상기 제2 재료 및 제3 재료 중 적어도 하나가, 상기 제1 광의 상기 제1 재료에 있어서의 광학 파장보다도 작은 평균 입자경인 것을 특징으로 하는 반도체 발광 장치.
  10. 제7항에 있어서, 상기 파장 변환 부재는, 상기 제2 광과, 상기 제3 광과, 상기 제1 광, 상기 제2 광 및 상기 제3 광의 각 파장과는 다른 제4 광을 발광하는 구성이고,
    상기 파장 변환 부재가, 적어도 상기 제1 광과 상기 제2 광과 상기 제3 광 및 상기 제4 광에 대하여 투명한 제1 재료, 및 상기 제1 광의 적어도 일부를 흡수하여, 상기 제4 광을 발광하는 제4 재료를 함유하고,
    상기 이차원 포토닉 결정은, 상기 제4 광의 광학 파장의 6배 이상의 주기를 갖는 것을 특징으로 하는 반도체 발광 장치.
  11. 제10항에 있어서, 상기 미세 구조층을, 적어도, 상기 반도체 발광 소자의 최표면에 구성 요소로서 구비하고,
    상기 미세 구조층과 상기 파장 변환 부재의 사이에는, 적어도 상기 제1 광과 상기 제2 광과 상기 제3 광 및 상기 제4 광에 대하여 실질적으로 투명하고, 상기 제2 재료, 상기 제3 재료 및 상기 제4 재료를 포함하지 않는 중간 재료가 충전되어 있는 것을 특징으로 하는 반도체 발광 장치.
  12. 제11항에 있어서, 상기 제2 재료, 상기 제3 재료 및 상기 제4 재료 중 적어도 하나가, 상기 제1 광의 상기 제1 재료에 있어서의 광학 파장보다도 작은 평균 입자경인 것을 특징으로 하는 반도체 발광 장치.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 이차원 포토닉 결정이, 상기 반도체 발광 소자를 구성하는 어느 다른 2개 이상의 주면에 구성되고, 각각의 이차원 포토닉 결정의 상기 주기가 서로 다른 것을 특징으로 하는 반도체 발광 장치.
  14. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 이차원 포토닉 결정의 주기가 적어도 상기 주면의 1축 방향으로 주기를 갖는 것을 특징으로 하는 반도체 발광 장치.
  15. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 이차원 포토닉 결정의 주기가 적어도 독립된 상기 주면의 2축 방향으로 주기를 갖는 것을 특징으로 하는 반도체 발광 장치.
KR1020157032282A 2013-06-10 2014-06-02 반도체 발광 장치 KR20150143648A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JPJP-P-2013-121580 2013-06-10
JP2013121580 2013-06-10
JPJP-P-2013-152682 2013-07-23
JP2013152682 2013-07-23
JPJP-P-2013-155598 2013-07-26
JP2013155598 2013-07-26
PCT/JP2014/064575 WO2014199851A1 (ja) 2013-06-10 2014-06-02 半導体発光装置

Publications (1)

Publication Number Publication Date
KR20150143648A true KR20150143648A (ko) 2015-12-23

Family

ID=52022149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157032282A KR20150143648A (ko) 2013-06-10 2014-06-02 반도체 발광 장치

Country Status (8)

Country Link
US (1) US9653657B2 (ko)
EP (1) EP3010048B1 (ko)
JP (1) JP5935031B2 (ko)
KR (1) KR20150143648A (ko)
CN (1) CN105340088B (ko)
BR (1) BR112015030722A2 (ko)
TW (1) TWI545804B (ko)
WO (1) WO2014199851A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2942819A1 (en) * 2012-04-02 2015-11-11 Asahi Kasei E-materials Corporation Optical substrate, semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
US10644192B2 (en) * 2015-07-13 2020-05-05 Toyoda Gosei Co., Ltd. Method of manufacturing light-emitting device
JP2017126726A (ja) * 2016-01-15 2017-07-20 旭化成株式会社 半導体発光素子用基板、及びその製造方法、並びにその基板を用いた半導体発光素子
CN107611244B (zh) * 2017-10-19 2023-11-14 深圳莱特光电股份有限公司 一种可调焦的led封装体
JP6917626B2 (ja) * 2017-12-27 2021-08-11 国立研究開発法人産業技術総合研究所 積層透明蛍光体および照明装置
JP7241386B2 (ja) * 2017-12-27 2023-03-17 国立研究開発法人産業技術総合研究所 ガラス蛍光体および照明装置
JP7100246B2 (ja) * 2018-06-01 2022-07-13 日亜化学工業株式会社 発光装置
US11156759B2 (en) 2019-01-29 2021-10-26 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11271143B2 (en) 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11610868B2 (en) 2019-01-29 2023-03-21 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11302248B2 (en) 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same
US11538852B2 (en) 2019-04-23 2022-12-27 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
JP2022532642A (ja) * 2019-05-14 2022-07-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 照明ユニット、照明ユニットの製造方法、光電子構造素子用の変換素子、ｌｅｄと変換素子とを備えた放射源、光取り出し構造体、および光電子デバイス
TWI693726B (zh) * 2019-08-14 2020-05-11 錼創顯示科技股份有限公司 微型發光元件及微型發光元件結構
CN117897756A (zh) * 2021-09-09 2024-04-16 索尼半导体解决方案公司 发光元件阵列、发光设备、电子设备和光子晶体结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318441A (ja) 2001-07-24 2003-11-07 Nichia Chem Ind Ltd 半導体発光素子
JP2004015063A (ja) 2002-06-07 2004-01-15 Lumileds Lighting Us Llc ナノ粒子を用いる発光デバイス
JP2007035967A (ja) 2005-07-27 2007-02-08 Matsushita Electric Ind Co Ltd 半導体発光装置及びその製造方法
JP2008205511A (ja) 2001-10-12 2008-09-04 Nichia Chem Ind Ltd 発光装置及びその製造方法
JP2013031887A (ja) 2009-11-25 2013-02-14 Kazumasa Onishi 研磨具
JP2013038447A (ja) 2008-02-25 2013-02-21 Toshiba Corp 白色ｌｅｄランプ、バックライトおよび照明装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200531315A (en) * 2004-01-26 2005-09-16 Kyocera Corp Wavelength converter, light-emitting device, method of producing wavelength converter and method of producing light-emitting device
JP4843284B2 (ja) 2005-09-22 2011-12-21 パナソニック電工株式会社 半導体発光素子およびその製造方法
KR100867519B1 (ko) * 2006-02-02 2008-11-07 삼성전기주식회사 발광 다이오드 모듈
JP2007234968A (ja) * 2006-03-02 2007-09-13 Nichia Chem Ind Ltd 発光装置の製造方法および発光装置
KR100900620B1 (ko) * 2007-02-20 2009-06-02 삼성전기주식회사 백색 발광 장치
US7804103B1 (en) 2009-01-07 2010-09-28 Lednovation, Inc. White lighting device having short wavelength semiconductor die and trichromatic wavelength conversion layers
WO2010082286A1 (ja) 2009-01-13 2010-07-22 株式会社小糸製作所 発光モジュールおよび灯具ユニット
TWI424251B (zh) * 2009-12-31 2014-01-21 Ind Tech Res Inst 發光單元陣列、用以製造其之方法及成像裝置
JP5150684B2 (ja) 2010-07-13 2013-02-20 株式会社東芝 半導体発光素子および半導体発光素子の製造方法
TW201214802A (en) 2010-09-27 2012-04-01 Nat Univ Chung Hsing Patterned substrate and LED formed using the same
JP2012124257A (ja) * 2010-12-07 2012-06-28 Toshiba Corp 半導体発光素子及びその製造方法
JP2012193283A (ja) 2011-03-16 2012-10-11 Sharp Corp 発光体、発光装置、照明装置および前照灯
EP2863260A1 (en) 2011-08-31 2015-04-22 Asahi Kasei E-materials Corporation Nano-imprint mold

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318441A (ja) 2001-07-24 2003-11-07 Nichia Chem Ind Ltd 半導体発光素子
JP2008205511A (ja) 2001-10-12 2008-09-04 Nichia Chem Ind Ltd 発光装置及びその製造方法
JP2004015063A (ja) 2002-06-07 2004-01-15 Lumileds Lighting Us Llc ナノ粒子を用いる発光デバイス
JP2007035967A (ja) 2005-07-27 2007-02-08 Matsushita Electric Ind Co Ltd 半導体発光装置及びその製造方法
JP2013038447A (ja) 2008-02-25 2013-02-21 Toshiba Corp 白色ｌｅｄランプ、バックライトおよび照明装置
JP2013031887A (ja) 2009-11-25 2013-02-14 Kazumasa Onishi 研磨具

Also Published As

Publication number Publication date
EP3010048A1 (en) 2016-04-20
JP5935031B2 (ja) 2016-06-15
CN105340088B (zh) 2018-09-25
EP3010048B1 (en) 2017-08-09
US20160149089A1 (en) 2016-05-26
TW201511352A (zh) 2015-03-16
TWI545804B (zh) 2016-08-11
US9653657B2 (en) 2017-05-16
CN105340088A (zh) 2016-02-17
WO2014199851A1 (ja) 2014-12-18
BR112015030722A2 (pt) 2017-07-25
EP3010048A4 (en) 2016-04-20
JPWO2014199851A1 (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
KR20150143648A (ko) 반도체 발광 장치
JP6084282B2 (ja) シームレス樹脂モールドシート
TWI514618B (zh) An optical substrate, a semiconductor light emitting element, and a method of manufacturing the same
US20100283072A1 (en) Quantum dot-based light sheets useful for solid-state lighting
EP2940741B1 (en) Reversely-installed photonic crystal led chip and method for manufacturing same
JP2010533976A5 (ko)
TW200832755A (en) Semiconductor and method of manufacturing semiconductor
KR101678242B1 (ko) 광전 반도체칩 및 광전 반도체칩의 제조 방법
JP2013532908A (ja) ナノインプリントモールドの製造方法、この方法により製造されたナノインプリントモールドを用いた発光ダイオードの製造方法、及びこの方法により製造された発光ダイオード
Bao et al. Improvement of light extraction from patterned polymer encapsulated GaN-based flip-chip light-emitting diodes by imprinting
JP2014195069A (ja) 半導体発光素子及びその製造方法並びに光学基材
KR20160092635A (ko) 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드
JP2016021428A (ja) 半導体発光素子用基板、半導体発光素子、モールド及び半導体発光素子の製造方法
KR20130129555A (ko) 반도체 발광소자 및 그 제조 방법
KR101221075B1 (ko) 나노 임프린트를 이용한 질화갈륨계 발광 다이오드 제조방법과 이를 통해 제조된 발광 다이오드 소자
Wang et al. Design of photonic crystals for light‐emitting diodes
Sun et al. Enhancement of angular flux utilization and light extraction efficiency based on micro array in GaN LEDs
KR20140031514A (ko) 굴절률 조절층을 포함하는 발광 다이오드 및 그 제조 방법
KR20130022984A (ko) 발광 다이오드 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment