KR20150131963A - 웨이퍼 가공 방법 - Google Patents

웨이퍼 가공 방법 Download PDF

Info

Publication number
KR20150131963A
KR20150131963A KR1020150061232A KR20150061232A KR20150131963A KR 20150131963 A KR20150131963 A KR 20150131963A KR 1020150061232 A KR1020150061232 A KR 1020150061232A KR 20150061232 A KR20150061232 A KR 20150061232A KR 20150131963 A KR20150131963 A KR 20150131963A
Authority
KR
South Korea
Prior art keywords
wafer
sheet
grinding
adhesive
cutting
Prior art date
Application number
KR1020150061232A
Other languages
English (en)
Inventor
칼 프리바서
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20150131963A publication Critical patent/KR20150131963A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0004—Cutting, tearing or severing, e.g. bursting; Cutter details
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

엣지 트리밍 가공을 실시하여도 디바이스 불량을 야기시킬 우려를 저감 가능한 웨이퍼의 가공 방법을 제공하는 것이다.
표면에 복수의 디바이스가 형성된 디바이스 영역과 상기 디바이스 영역을 둘러싸는 외주 잉여 영역을 가지고, 외주 가장자리부에 표면으로부터 이면에 이르는 원호형의 모따기부를 갖는 웨이퍼의 가공 방법으로서, 웨이퍼에 대하여 밀착성 및 태크(tack)력을 갖는 시트를 상기 외주 잉여 영역에 배치된 접착제를 통해 웨이퍼의 표면에 점착하는 시트 점착 단계와, 상기 시트 점착 단계를 실시한 후, 웨이퍼의 표면으로부터 상기 모따기부에 절삭 블레이드를 미리 정해진 깊이 절입시키며 외주 가장자리를 따라 상기 웨이퍼를 절삭하여 상기 모따기부의 일부를 제거하며, 적어도 상기 디바이스 영역에 인접한 일부의 상기 접착제를 잔존시키는 제거 단계를 구비한 것을 특징으로 한다.

Description

웨이퍼 가공 방법{WAFER PROCESSING METHOD}
본 발명은 웨이퍼의 가공 방법에 관한 것으로, 특히, 웨이퍼의 외주에 형성된 모따기부를 부분적으로 제거하는 엣지 트리밍 방법에 관한 것이다.
IC, LSI 등의 수많은 디바이스가 표면에 형성되고, 또한 개개의 디바이스가 격자형으로 형성된 분할 예정 라인(스트리트)에 의해 구획된 반도체 웨이퍼는, 연삭 장치에 의해 이면이 연삭되어 미리 정해진 두께로 가공된 후, 절삭 장치(다이싱 장치)에 의해 분할 예정 라인을 따라 절삭하여 개개의 디바이스로 분할되고, 분할된 디바이스는 휴대 전화, 퍼스널 컴퓨터 등의 각종 전자 기기에 널리 이용되고 있다.
최근의 전자 기기의 소형화에 따라, 디바이스가 복수 형성된 반도체 웨이퍼(이하, 단순히 웨이퍼라고 약칭하는 경우가 있음)는 보다 얇게, 예컨대 100 ㎛ 이하, 더욱 50 ㎛ 이하로 연삭 마무리되는 것이 요구되고 있다. 또한, 디바이스에 따라서는 이면 연삭 후에, 예컨대 이면을 금속막으로 피복하는 단계, 또는 이면을 세정하는 단계 등, 다른 단계를 실시하는 경우가 있다.
한편, 웨이퍼는 제조 공정 중에 있어서의 균열이나 발진 방지를 위해, 그 외주에 웨이퍼의 표면으로부터 이면에 이르는 원호형의 모따기가 이루어지고 있다. 그 때문에, 웨이퍼를 얇게 연삭하면, 외주의 모따기 부분이 나이프 엣지형으로 형성된다. 웨이퍼 외주의 모따기 부분이 나이프 엣지형으로 형성되면, 외주로부터 깨짐이 생겨 웨이퍼가 파손되어 버린다고 하는 문제가 생긴다.
그래서, 일본 특허 공개 제2007-152906호 공보에서는, 절삭 블레이드로 외주의 모따기부를 부분적으로 제거한 후, 즉 엣지 트리밍 가공을 실시한 후, 웨이퍼의 두께가 디바이스의 마무리 두께에 이를 때까지 웨이퍼의 이면을 연삭하는 가공 방법이 제안되어 있다.
특허문헌 1: 일본 특허 공개 제2007-152906호 공보
그러나, 웨이퍼의 표면으로부터 절삭 블레이드를 웨이퍼의 모따기부에 절입시켜 엣지 트리밍 가공을 실시하면, 가공에 의해 생긴 오염물이 웨이퍼의 표면의 디바이스에 부착된다. 디바이스 표면에 오염물이 부착되면 디바이스 불량 등을 야기하는 원인이 되기 때문에, 문제가 된다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 엣지 트리밍 가공을 실시하여도 디바이스 불량을 야기시킬 우려를 저감 가능한 웨이퍼의 가공 방법을 제공하는 것이다.
본 발명에 따르면, 표면에 복수의 디바이스가 형성된 디바이스 영역과 상기 디바이스 영역을 둘러싸는 외주 잉여 영역을 가지고, 외주 가장자리부에 표면으로부터 이면에 이르는 원호형의 모따기부를 갖는 웨이퍼의 가공 방법으로서, 웨이퍼에 대하여 밀착성 및 태크(tack)력을 갖는 시트를 상기 외주 잉여 영역에 배치된 접착제를 통해 웨이퍼의 표면에 점착하는 시트 점착 단계와, 상기 시트 점착 단계를 실시한 후, 웨이퍼의 표면으로부터 상기 모따기부에 절삭 블레이드를 미리 정해진 깊이 절입시키며 외주 가장자리를 따라 상기 웨이퍼를 절삭하여 상기 모따기부의 일부를 제거하며, 적어도 상기 디바이스 영역에 인접한 일부의 상기 접착제를 잔존시키는 제거 단계를 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
바람직하게는, 웨이퍼의 가공 방법은, 상기 제거 단계를 실시한 후, 상기 디바이스의 마무리 두께로 웨이퍼의 이면을 연삭하는 연삭 단계를 더 포함하고, 상기 제거 단계에서는, 상기 절삭 블레이드를 웨이퍼의 표면으로부터 상기 마무리 두께에 이르는 깊이로 절입시킨다.
본 발명에서는, 제거 단계(엣지 트리밍 가공)를 실시하기 전에, 웨이퍼에 대하여 밀착성 및 태크력을 갖는 시트를 웨이퍼의 표면에 점착한다. 따라서, 제거 단계의 절삭에서 생긴 오염물은 시트 상에 부착되며, 디바이스 표면에 부착되는 경우는 없다.
또한, 시트는 외주 잉여 영역에 배치된 접착제에 의해 웨이퍼 상에 점착되어 있기 때문에, 이후에 시트를 웨이퍼 상으로부터 박리할 때에 디바이스 상에 풀이나 접착제가 잔존하는 것이 방지된다. 따라서, 이물이 디바이스에 부착하는 것에 기인하는 디바이스 불량을 야기시킬 우려를 저감할 수 있다.
도 1은 반도체 웨이퍼의 표면측 사시도이다.
도 2는 시트 점착 단계를 나타내는 단면도이다.
도 3은 제거 단계를 나타내는 일부 단면 측면도이다.
도 4는 제거 단계 실시 후의 웨이퍼의 단면도이다.
도 5는 연삭 단계를 나타내는 일부 단면 측면도이다.
이하, 본 발명의 실시형태를 도면을 참조하여 상세하게 설명한다. 도 1을 참조하면, 반도체 웨이퍼(11)의 표면측 사시도가 나타나 있다. 반도체 웨이퍼(이하, 단순히 웨이퍼라고 칭하는 경우가 있음)(11)는, 예컨대 두께가 700 ㎛인 실리콘 웨이퍼로 이루어져 있고, 그 표면(11a)에 복수의 분할 예정 라인(스트리트)(13)이 격자형으로 형성되어 있으며, 복수의 스트리트(13)에 의해 구획된 각 영역에 IC, LSI 등의 디바이스(15)가 형성되어 있다.
이와 같이 구성된 웨이퍼(11)는, 디바이스(15)가 형성되어 있는 디바이스 영역(17)과, 디바이스 영역(17)을 둘러싸는 외주 잉여 영역(19)을 그 표면의 평탄부에 구비하고 있다. 웨이퍼(11)의 외주부에는, 원호형의 모따기부(11e)가 형성되어 있다. 도면 부호 21은 실리콘 웨이퍼의 결정 방위를 나타내는 마크로서의 노치이다.
본 발명의 웨이퍼의 가공 방법에서는, 우선 도 2에 나타내는 바와 같이, 웨이퍼(11)의 외주 잉여 영역(19)에 접착제(23)를 배치하고, 웨이퍼에 대하여 밀착성 및 태크력을 갖는 시트(25)를 접착제(23)를 통해 웨이퍼(11)의 표면(11a)에 점착하는 시트 점착 단계를 실시한다.
접착제(23)는 웨이퍼(11)의 외주 잉여 영역(19)의 전체 둘레에 배치하도록 하여도 좋지만, 띄엄띄엄 배치하도록 하여도 좋다. 웨이퍼(11)의 이면(11b)의 연삭 시에 시트(25)만으로 웨이퍼의 표면측을 흡인 유지하는 경우에는, 웨이퍼(11)의 디바이스 영역(17)에 연삭수가 들어가지 않도록 외주 잉여 영역(19)의 전체 둘레에 접착제(23)를 배치하는 것이 바람직하다. 그러나, 시트(25)를 박리하고 나서 보호 테이프를 웨이퍼(11)의 표면(11a)에 점착하는 경우에는, 접착제(23)는 외주 잉여 영역(19)에 띄엄띄엄 배치하도록 하여도 좋다.
시트(25)로서는, 디바이스에 접촉하는 면에 점착층은 없지만 웨이퍼에의 밀착성 및 디바이스의 요철에 추종할 수 있는 태크력을 가지고, 또한, 적절한 두께와, 취급하기 쉬운 텐션을 갖는 것이 바람직하다. 소재는 예컨대 수지나 고무, 세라믹스제의 것 등이 적합하고, 예컨대 상품명 사란 랩(등록 상표)으로 알려진 폴리염화비닐리덴 필름으로 형성된 식품용 랩 필름이 바람직하다. 식품용 랩 필름은 웨이퍼(11)에 대하여 밀착성 및 태크력(흡인성)을 가지고 있다. 그러나, 식품용 랩 필름 대신에, 다른 수지제 시트를 점착하도록 하여도 좋다.
시트 점착 단계를 실시한 후, 도 3에 나타내는 바와 같이, 절삭 장치의 척 테이블(10)로 웨이퍼(11)의 이면(11b)측을 흡인 유지하여, 시트(25)를 노출시킨다. 도 3에 있어서, 절삭 장치의 절삭 유닛(12)은, 회전 구동되는 스핀들과, 스핀들(14)의 선단부에 장착된 절삭 블레이드(16)를 포함하고 있다. 절삭 블레이드(16)는, 전체가 절단날로 구성되는 두께가 두꺼운 소위 와셔 블레이드가 바람직하다.
그리고, 웨이퍼(11)의 표면(11a)으로부터 웨이퍼(11)의 모따기부(11e)에 화살표(A) 방향으로 고속 회전하는 절삭 블레이드(16)를 미리 정해진 깊이[웨이퍼(11)의 표면(11a)으로부터 마무리 두께에 이르는 깊이] 절입시키고, 척 테이블(10)을 화살표(B) 방향으로 저속으로 회전시켜, 웨이퍼(11)의 외주 가장자리를 따라 웨이퍼를 절삭하여 모따기부(11e)의 일부를 제거하며, 적어도 디바이스 영역(17)에 인접한 일부의 접착제(23)를 잔존시키는 제거 단계(엣지 트리밍 단계)를 실시한다.
도 4는 제거 단계 실시 후의 웨이퍼(11)의 단면도를 나타내고 있다. 제거 단계를 실시하면, 웨이퍼(11)의 모따기부(11e)의 일부가 제거되어 웨이퍼(11)의 외주에 환형의 절취(환형의 홈)(27)가 형성된다.
본 실시형태의 제거 단계(엣지 트리밍 단계)에서는, 웨이퍼(11)의 표면(11a)에 시트(25)가 점착되어 있기 때문에, 제거 단계에서 생긴 오염물은 시트(25) 상에 부착되며, 디바이스(15) 표면에 부착되는 경우는 없다.
제거 단계 실시 후, 디바이스(15)의 마무리 두께로 웨이퍼(11)의 이면(11b)을 연삭하는 연삭 단계를 실시한다. 이 연삭 단계에서는, 도 5에 나타내는 바와 같이, 연삭 장치의 척 테이블(18)로 웨이퍼(11)의 표면(11a)에 점착된 시트(25)측을 흡인 유지하여, 웨이퍼(11)의 이면(11b)을 노출시킨다.
도 5에 있어서, 연삭 장치의 연삭 유닛(20)은, 회전 구동되는 스핀들(22)과, 스핀들(22)의 선단에 고정된 휠 마운트(24)와, 휠 마운트(24)에 착탈 가능하게 장착된 연삭 휠(26)을 포함하고 있다. 연삭 휠(26)은, 환형의 휠 베이스(28)와, 휠 베이스(28)의 하면 외주부에 환형으로 점착된 복수의 연삭 지석(30)으로 구성된다.
연삭 단계에서는, 척 테이블(18)을 화살표(a) 방향으로 약 300 rpm으로 회전시키며, 연삭 휠(26)을 화살표(b) 방향으로 약 6000 rpm으로 회전시키면서 도시하지 않는 연삭 유닛 이송 기구를 작동시켜, 연삭 지석(30)을 웨이퍼(11)의 이면(11b)에 접촉시킨다.
미리 정해진 연삭 이송 속도로 연삭 유닛(20)을 하방으로 미리 정해진 양 연삭 이송하여 웨이퍼(11)의 이면(11b)을 연삭하여, 웨이퍼(11)를 미리 정해진 두께[디바이스(15)의 마무리 두께]로 연삭한다. 이 이면 연삭에 의해, 웨이퍼(11)의 모따기부(15e)는 전부 제거된다.
웨이퍼(11)의 이면 연삭에 있어서, 시트(25)를 웨이퍼(11)의 표면(11a)으로부터 박리하여, 표면 보호 테이프를 웨이퍼(11)의 표면에 점착하고 나서 연삭 단계를 실시한다. 혹은, 시트(25)를 웨이퍼(11)의 표면(11a)으로부터 박리하지 않고, 시트(25) 상에 표면 보호 테이프를 점착하도록 하여도 좋다.
본 발명의 시트 점착 단계에서는, 시트(25)는 웨이퍼(11)의 외주 잉여 영역(19)에 배치된 접착제(23)에 의해 웨이퍼(11)의 표면(11a)에 점착되어 있기 때문에, 연삭 단계 종료 후, 시트(25)를 웨이퍼(11) 상으로부터 박리할 때에 디바이스(15) 상에 풀이나 접착제가 잔존하는 것이 방지된다. 따라서, 이물이 디바이스(15)에 부착하는 것에 기인하는 디바이스 불량을 야기하는 것이 방지된다.
11 반도체 웨이퍼
11e 모따기부
12 절삭 유닛
15 디바이스
16 절삭 블레이드
17 디바이스 영역
18 원형 오목부
19 외주 잉여 영역
20 연삭 유닛
23 접착제
25 시트
26 연삭 휠
30 연삭 지석

Claims (2)

  1. 표면에 복수의 디바이스가 형성된 디바이스 영역과 상기 디바이스 영역을 둘러싸는 외주 잉여 영역을 갖고, 외주 가장자리부에 표면으로부터 이면에 이르는 원호형의 모따기부를 갖는 웨이퍼의 가공 방법으로서,
    웨이퍼에 대하여 밀착성 및 태크(tack)력을 갖는 시트를 상기 외주 잉여 영역에 배치된 접착제를 통해 웨이퍼의 표면에 점착하는 시트 점착 단계와,
    상기 시트 점착 단계를 실시한 후, 웨이퍼의 표면으로부터 상기 모따기부에 절삭 블레이드를 미리 정해진 깊이 절입시키며 외주 가장자리를 따라 상기 웨이퍼를 절삭하여 상기 모따기부의 일부를 제거하며, 적어도 상기 디바이스 영역에 인접한 일부의 상기 접착제를 잔존시키는 제거 단계
    를 포함하는 것을 특징으로 하는 웨이퍼 가공 방법.
  2. 제1항에 있어서,
    상기 제거 단계를 실시한 후, 상기 디바이스의 마무리 두께로 웨이퍼의 이면을 연삭하는 연삭 단계를 더 포함하고,
    상기 제거 단계에서는, 상기 절삭 블레이드를 웨이퍼의 표면으로부터 상기 마무리 두께에 이르는 깊이로 절입시키는 것인 웨이퍼 가공 방법.
KR1020150061232A 2014-05-16 2015-04-30 웨이퍼 가공 방법 KR20150131963A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-101993 2014-05-16
JP2014101993A JP2015217461A (ja) 2014-05-16 2014-05-16 ウェーハの加工方法

Publications (1)

Publication Number Publication Date
KR20150131963A true KR20150131963A (ko) 2015-11-25

Family

ID=54361918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150061232A KR20150131963A (ko) 2014-05-16 2015-04-30 웨이퍼 가공 방법

Country Status (6)

Country Link
US (1) US20150332911A1 (ko)
JP (1) JP2015217461A (ko)
KR (1) KR20150131963A (ko)
CN (1) CN105097614A (ko)
DE (1) DE102015208975A1 (ko)
TW (1) TW201545217A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180131389A (ko) * 2017-05-31 2018-12-10 가부시기가이샤 디스코 웨이퍼의 가공 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017054940A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体装置の製造方法
DE102016109693B4 (de) 2016-05-25 2022-10-27 Infineon Technologies Ag Verfahren zum Trennen von Halbleiterdies von einem Halbleitersubstrat und Halbleitersubstratanordnung
US9905466B2 (en) * 2016-06-28 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer partitioning method and device formed
JP2018092963A (ja) * 2016-11-30 2018-06-14 株式会社ディスコ ウェーハの加工方法
CN108231646A (zh) * 2016-12-13 2018-06-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
JP6938261B2 (ja) * 2017-07-21 2021-09-22 株式会社ディスコ ウェーハの加工方法及び切削装置
JP7051421B2 (ja) * 2017-12-22 2022-04-11 株式会社ディスコ ウェーハの加工方法および貼り合わせウェーハの加工方法
JP7130912B2 (ja) * 2018-04-20 2022-09-06 株式会社東京精密 テープ付きウェーハの加工装置及びその加工方法
JP7333499B2 (ja) * 2018-04-20 2023-08-25 株式会社東京精密 テープ付きウェーハの加工装置及びその加工方法
US10388535B1 (en) * 2018-05-25 2019-08-20 Powertech Technology Inc. Wafer processing method with full edge trimming
CN109037036A (zh) * 2018-08-02 2018-12-18 德淮半导体有限公司 晶圆边缘修剪方法
KR20210090683A (ko) * 2018-11-21 2021-07-20 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 기판 처리 방법
CN111653498A (zh) * 2020-06-12 2020-09-11 长江存储科技有限责任公司 一种半导体结构及其研磨方法
CN114161258A (zh) * 2021-12-10 2022-03-11 中国电子科技集团公司第四十六研究所 一种氧化镓晶片防解理的边缘磨削方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075937A (ja) * 2000-08-30 2002-03-15 Nitto Denko Corp 半導体ウエハの加工方法
CN100334690C (zh) * 2002-03-27 2007-08-29 三井化学株式会社 半导体晶片表面保护用粘结膜及用该粘结膜的半导体晶片的保护方法
JP4462997B2 (ja) * 2003-09-26 2010-05-12 株式会社ディスコ ウェーハの加工方法
JP2005166861A (ja) * 2003-12-02 2005-06-23 Disco Abrasive Syst Ltd ウエーハの研磨方法
JP4774286B2 (ja) 2005-12-08 2011-09-14 株式会社ディスコ 基板の切削加工方法
DE102006000687B4 (de) * 2006-01-03 2010-09-09 Thallner, Erich, Dipl.-Ing. Kombination aus einem Träger und einem Wafer, Vorrichtung zum Trennen der Kombination und Verfahren zur Handhabung eines Trägers und eines Wafers
JP4904198B2 (ja) * 2007-05-15 2012-03-28 リンテック株式会社 シート貼付装置、シート切断方法及びウエハ研削方法
JP2012043825A (ja) * 2010-08-12 2012-03-01 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2013008915A (ja) * 2011-06-27 2013-01-10 Toshiba Corp 基板加工方法及び基板加工装置
JP5840003B2 (ja) * 2012-01-23 2016-01-06 株式会社ディスコ ウエーハの加工方法
JP2013235910A (ja) * 2012-05-08 2013-11-21 Disco Abrasive Syst Ltd 保護部材
JP2013235911A (ja) * 2012-05-08 2013-11-21 Disco Abrasive Syst Ltd 保護部材
JP2013247135A (ja) * 2012-05-23 2013-12-09 Disco Abrasive Syst Ltd ウエーハの加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180131389A (ko) * 2017-05-31 2018-12-10 가부시기가이샤 디스코 웨이퍼의 가공 방법

Also Published As

Publication number Publication date
US20150332911A1 (en) 2015-11-19
CN105097614A (zh) 2015-11-25
JP2015217461A (ja) 2015-12-07
TW201545217A (zh) 2015-12-01
DE102015208975A1 (de) 2015-11-19

Similar Documents

Publication Publication Date Title
KR20150131963A (ko) 웨이퍼 가공 방법
KR102163441B1 (ko) 웨이퍼의 가공 방법
KR102432506B1 (ko) 웨이퍼 가공 방법 및 중간 부재
JP2011124266A (ja) ウエーハの加工方法
JP2013247135A (ja) ウエーハの加工方法
KR20150130228A (ko) 웨이퍼 가공 방법
US9768049B2 (en) Support plate and method for forming support plate
KR20160085704A (ko) 웨이퍼의 가공 방법
JP6887313B2 (ja) ウェーハの加工方法
JP2016219757A (ja) 被加工物の分割方法
JP2012222310A (ja) ウェーハの加工方法
JP6016569B2 (ja) 表面保護テープの剥離方法
TW201126586A (en) Wafer processing method
JP2011124260A (ja) ウエーハの加工方法
JP5318537B2 (ja) ウエーハの加工方法
JP6045426B2 (ja) ウェーハの転写方法および表面保護部材
US9412637B2 (en) Device wafer processing method
JP6890495B2 (ja) ウェーハの加工方法
JP2011124265A (ja) ウエーハの加工方法
JP5545624B2 (ja) ウエーハの加工方法
JP5946321B2 (ja) 保護テープ貼着方法
JP2011124262A (ja) ウエーハの加工方法
JP2011061144A (ja) 被加工物の支持シート
JP2018120953A (ja) ウェーハの加工方法
JP2011124264A (ja) ウエーハの加工方法