KR20150130500A

KR20150130500A - 통합된 캡리스 ldo(low-dropout) 전압 레귤레이터를 위한 디지털 도움 조절

Info

Publication number: KR20150130500A
Application number: KR1020157028993A
Authority: KR
Inventors: 유헤 왕; 마르지오 페드래리-노이; 수하오 후앙; 마틴 세인트-로렌트; 수펭 첸
Original assignee: 퀄컴 인코포레이티드
Priority date: 2013-03-15
Filing date: 2014-03-11
Publication date: 2015-11-23
Also published as: EP2972640B1; EP2972640A2; WO2014150448A3; JP2016511485A; WO2014150448A2; CN105190465A; US20140266103A1; CN105190465B

Abstract

칩 외부에 캐패시터를 요구함이 없이 칩 상에 LDO 레귤레이터를 가지며 언더슛 없이 전압을 조절하기 위한 디지털 도움 레귤레이터가 임베딩된 기술들이 설명된다. 디지털 도움 레귤레이터는 LDO 레귤레이터의 동작에 관한 정보 및 로드 변화의 사전 통지를 제공하는 신호에 응답한다. 사전 통지 신호가 수신될 때, 디지털 도움 레귤레이터는 회로의 공급 전압을 칩의 인입 공급 전압까지 끌어 당긴다. 올바른 동작 전압에 도달되었고 임의의 언더슛 문제가 제거될 때, 디지털 도움 레귤레이터는 다른 로드 변화들에 대한 빠른 응답을 허용하기 위하여, LDO 레귤레이터에 의해 제공된 전류를 제공하는 전류를 밸런싱한다. 또한, LDO 레귤레이터의 대역폭은 임박한 로드 변화를 충족시키기 위하여 LDO 출력 디바이스의 바이어스 전류를 증가시키기 위해 사전 통지 신호의 사용에 의해 확대될 수 있다.

Description

통합된 캡리스 LDO(LOW-DROPOUT) 전압 레귤레이터를 위한 디지털 도움 조절{DIGITALLY ASSISTED REGULATION FOR AN INTEGRATED CAPLESS LOW-DROPOUT(LDO) VOLTAGE REGULATOR}

[0001] 본 출원은 2013년 3월 15일 출원되고 발명의 명칭이 "DIGITALLY ASSISTED REGULATION FOR AN INTEGRATED CAPLESS LOW-DROPOUT(LDO) VOLTAGE REGULATOR"인 미국 특허 출원 일련번호 13/843,121에 대한 우선권을 주장하고, 상기 특허 출원은 그 전체가 인용에 의해 본원에 포함된다.

[0002] 본 발명의 실시예들은 일반적으로 전압 조절의 양상들에 관한 것이고, 보다 구체적으로 통합된 캡리스 LDO(low-droput) 전압 레귤레이터(regulator)에 대한 디지털 도움 조절에 관한 것이다.

[0003] 셀 폰들, 랩톱 컴퓨터들, 개인용 휴대 단말기(PDA)들 등 같은 많은 휴대용 물건들은 통신 및 멀티미디어 프로그램들 같은 프로그램들을 실행하는 프로세싱 시스템을 활용한다. 그런 물건들에 대한 프로세싱 시스템은 다수의 프로세서들, 명령들과 데이터를 저장하기 위한 다중-레벨들의 캐시들 및 메모리를 포함하는 복합(complex) 메모리 시스템들, 제어기들, 통신 인터페이스들 같은 주변 디바이스들, 및 예를 들어 단일 칩상에 구성된 고정 기능 로직 블록들을 포함할 수 있다. 동시에, 휴대용 물건들은 프로세싱 시스템에 의해 높은 성능 동작들을 지원하도록 종종 요구받는 배터리들 형태의 제한된 에너지원 및 기능성 증가로 인한 점점 큰 메모리 용량들을 가진다. 그런 관심들은 감소된 전체 에너지 소비와 함께 동작하기에 효율적인 설계들로 또한 개발되고 있는 개인 컴퓨터 물건들로 확대된다.

[0004] 그런 휴대용 시스템들에서, LDO(low-dropout) 레귤레이터들로서 또한 지칭되는 하나 또는 그 초과의 LDO 전압 레귤레이터들은 일반적으로, 하나 또는 그 초과의 칩들상의 회로들에 대한 하나 또는 그 초과의 전압들을 조절하기 위하여 전력 관리 칩상에 임베딩(embed)된다. 다수의 LDO 레귤레이터들의 각각의 LDO 레귤레이터는 특정 전력 도메인에서 회로들에 대한 전압을 조절하기 위하여 사용된다. 또한, 각각의 전력 도메인은 다양한 주파수들에 걸쳐 가변하는 다양한 로드들을 경험할 수 있다. 예를 들어, 비디오 캡처, 모뎀 기능들, 및 사용자 인터페이스 같은 통합된 기능들을 가진 휴대용 셀 폰 디바이스에서, 프로세서의 클럭 주파수들은 전력 사용을 최적화하기 위하여 가까운 작업에 적응된다. 작업들이 폰 용법에 따라 가변하기 때문에, LDO 레귤레이터가 응답하여야 하는 로드들은 항상 변화하고 있고 다양한 온-칩 기능들의 프로그램 사용에 따라 고주파로 변화할 수 있다.

[0005] 슬립 상태(sleep state)로부터, 예를 들어 디지털 신호 프로세서 회로 같은 회로를 깨우는 중에 변화하는 로드들과 연관된 특정 문제는 전압 언더슛(undershoot)이고, 여기서 회로에 대한 공급 전압은 동작중인 전압 레벨 아래로 강하한다. 만약 전압 강하가 충분히 크면, 회로는 예를 들어 기존 동작 상태를 변경함으로써 올바르지 않은 동작을 경험할 수 있다. 이 문제를 처리하는 것에 대한 하나의 접근법은 LDO 레귤레이터의 전압을 안정화하기 위하여 LDO 레귤레이터의 출력에 큰 외부 캐패시터를 사용하는 것이었다. 결과적으로, 타겟 회로를 갖는 전력 도메인에 LDO 레귤레이터를 임베딩하는 것은 큰 외부 캐패시터에 대한 외부 핀을 요구한다. 또한, LDO 레귤레이터의 효율적인 동작을 위해, 외부 핀은 낮은 인덕턴스, 어려운 패키지 및 설계 요건을 가질 것을 요구받는다. 큰 인덕턴스는 전류 흐름을 방해하여 시스템이 기능하지 않도록 할 수 있는 전압 언더슛을 유발할 것이다. 임피던스가 인덕턴스(L)*dI/dt, 즉 전류의 변화율과 동일하기 때문에, 큰 임피던스는 외부 캡으로부터 칩으로 흐르는 전류를 제한한다. 칩 캡(chip cap)들 상의 전하가, 채워지지 않고 제한된 대역폭으로 인해 LDO 레귤레이터에 의해 또는 큰 리드(lead) 인덕턴스로 인해 외부 캡에 의해 로드 전류가 공급되지 않는 범위까지 고갈되면, 프로세서 서플라이(supply)는 회로 타이밍 에러들 및 따라서 기능 에러들을 유발할 수 있는 요구된 레벨 아래로 강하한다.

[0006] 예를 들어, 도 1은 종래 기술 LDO(low dropout) 레귤레이터 서브시스템(100)을 예시한다. LDO 레귤레이터 서브시스템(100)은 로드 전류(I_load)(106)를 갖는 회로소자를 가진 시스템 칩(102)에 임베딩된 LDO 레귤레이터(104)를 포함한다. LDO 레귤레이터 Vload(108)의 전압 출력은 일반적으로 시스템 칩 패키지의 패키지 핀(110)이 2 나노 헨리(nH) 내지 20 nH의 범위이지만, 바람직하게 0.3 nH보다 작도록 설계되어야 하는 패키지 핀 인덕턴스(112)를 가지게 한다. 패키지 핀(110)은 외부 캐패시터(C_ext)(114)에 연결된다. 로드(I_load)(106)에 따라 C_ext(114)는 일반적으로 2 마이크로 패럿(μF) 내지 20 μF 범위 내에 있다. 따라서 임베딩된 LDO 레귤레이터들을 가진 다수의 전력 도메인들을 가진 칩은 다수의 핀들(패키지 핀(110) 같은 각각의 핀은 바람직하게 0.3 nH보다 작은 낮은 인덕턴스를 가짐), 및 예를 들어 각각 2 μF 내지 20 μF 범위의 다수의 캐패시터들에 대한 보드 대지(real estate)를 요구할 것이다.

[0007] 본원의 몇몇 양상들 중에서, 본 개시는 로드 변화들 중에 발생하는 언더슛 전압 문제들을 감소시키거나 제거하기 위하여 임베딩된 전압 조절에 보다 효과적인 방법들 및 장치들을 제공하는 것이 바람직하다는 것을 인식하였다. 그런 목적들을 위해, 본 발명의 실시예는 LDO 조절을 위한 방법을 처리한다. 디지털 투 아날로그 컨버터(DAC)는 시스템 회로에 의해 공급된 사전 통지 신호에 응답하여 인에이블되고, 여기서 사전 통지 신호는 증가된 전류가 미리 결정된 기간에서 시작할 것을 요구하는 로드 변화를 가리킨다. DAC에 의해 제공된 전류는 시스템 회로에 공급하기 위하여 LDO(low-dropout) 레귤레이터에 의해 제공된 전류와 결합되고, 여기서 시스템 회로에 대한 전압 언더슛은 하기 추가로 처리된 바와 같이 감소되거나 제거된다.

[0008] 다른 실시예는 LDO 조절을 위한 장치를 처리한다. LDO(low-droput) 레귤레이터는 전압 및 전류의 선형 조절을 제공하도록 구성된다. 디지털 도움 레귤레이터는 LDO 레귤레이터에 커플링되고 전압 및 전류의 디지털 도움 조절을 제공하도록 구성된다. 시스템 회로는 공급 전압 및 전류를 수신하기 위하여 디지털 도움 레귤레이터 및 LDO 레귤레이터에 커플링된다. 시스템 회로는 로드 변화에 의해 요구된 전류를 시스템 회로에 공급하기 위하여 디지털 도움 레귤레이터에 대해 시간적으로 임박한 로드 변화를 디지털 도움 레귤레이터에 통지하도록 구성된 사전 통지 회로를 가진다.

[0009] 다른 실시예는 시스템 도움 LDO(low-dropout) 조절을 위한 장치를 다룬다. 사전 통지 회로를 가진 시스템 회로는, 로드 변화가 미리 결정된 시간 기간에서 발생한다는 사전 통지 신호를 생성하도록 구성된다. LDO(low-dropout) 레귤레이터는 전압 및 전류의 선형 조절을 시스템 회로에 제공하도록 제공되고, 사전 통지 신호를 수신하고 사전 통지 신호에 응답하여 로드 변화의 시간 동안 LDO 레귤레이터의 대역폭을 확대하도록 시스템 회로에 커플링된다.

[0010] 다른 실시예는 컴퓨터 판독가능 프로그램 데이터 및 코드가 인코딩된 컴퓨터 판독가능 비일시적 매체를 다룬다. 디지털 투 아날로그 컨버터(DAC)는 시스템 회로에 의해 공급된 사전 통지 신호에 응답하여 인에이블되고, 여기서 사전 통지 신호는 증가된 전류가 미리 결정된 시간에 시작할 것을 요구하는 로드 변화를 가리킨다. DAC에 의해 제공된 전류는 시스템 회로에 공급하기 위하여 LDO(low-dropout) 레귤레이터에 의해 제공된 전류와 결합되고, 여기서 시스템 회로에 대한 전압 언더슛은 감소되거나 제거된다.

[0011] 다른 실시예는 LDO(low-dropout) 조절을 위한 장치를 처리한다. 전압 및 전류의 디지털 도움 조절을 위한 수단이 활용된다. 디지털 조절 수단에 커플링된 전압 및 전류의 선형 조절을 위한 것이고 디지털 조절 수단과 함께 동작하도록 구성된 수단이 활용된다. 로드 변화에 의해 요구된 전류를 시스템 회로에 공급하기 위해 시간적으로 임박한 로드 변화의 사전 통지를 디지털 조절 수단에 제공하기 위한 수단이 활용된다.

[0012] 추가 실시예는 시스템 도움 LDO(low-dropout) 조절을 위한 장치를 처리한다. 로드 변화가 미리 결정된 시간에 발생한다는 사전 통지 신호를 생성하기 위한 수단이 활용된다. 사전 통지 신호를 수신하고 사전 통지 신호에 응답하여 로드 변화의 시간 동안 LDO 레귤레이터의 대역폭을 확대하기 위한 수단이 활용된다.

[0013] 본 발명의 다른 실시예들이 다음 상세한 설명으로부터 당업자들에게 쉽게 명백하게 될 것이 이해되고, 본 발명의 다양한 실시예들은 예시에 의해 도시되고 설명된다. 실현될 바와 같이, 본 발명은 다른 그리고 상이한 실시예들이 가능할 수 있고 이의 몇몇 상세들은 모두가 본 발명의 사상 및 범위에서 벗어남이 없이 다양한 다른 면들에서 수정 가능할 수 있다. 따라서, 도면들과 상세한 설명은 제한이 아닌 사실상 예시로서 고려될 것이다.

[0014] 본 발명의 다양한 양상들은 첨부 도면들에서 제한 아닌 예로써 예시된다.
[0015] 도 1은 종래 기술 LDO(low-dropout) 레귤레이터 서브시스템을 예시한다.
[0016] 도 2는 디지털 도움 LDO 레귤레이터 서브시스템을 예시한다.
[0017] 도 3은 디지털 도움 LDO 레귤레이터의 동작을 예시하는 타이밍 도이다.
[0018] 도 4는 예시적인 시스템 도움 LDO 레귤레이터를 예시한다.
[0019] 도 5는 본 발명의 실시예들에 따라 예시적인 디지털 도움 LDO 레귤레이터를 활용하는 휴대용 디바이스의 특정 실시예를 예시한다.

[0020] 첨부된 도면들과 관련하여 하기 설명된 상세한 설명은 본 발명의 다양한 예시적인 실시예들의 설명으로서 의도되고 본 발명이 실시될 수 있는 유일한 실시예들을 나타내도록 의도되지 않는다. 상세한 설명은 본 발명의 완전한 이해를 제공하기 위하여 특정 상세들을 포함한다. 그러나, 본 발명이 이들 특정 상세들 없이 실시될 수 있다는 것이 당업자들에게 명백할 것이다. 몇몇 예들에서, 잘 알려진 구조 및 컴포넌트들은 본 발명의 개념들을 모호하게 함을 회피하기 위해 블록도 형태로 도시된다.

[0021] 패키지 핀 요건들, 외부 큰 캐패시터들에 대한 보드 대지, 전압 언더슛 등의 문제들을 처리하기 위하여, 전압 조절을 제공하는 것에 대한 다른 접근법은 도 2에 도시된 바와 같이 활용된다. 도 2는 디지털 도움 레귤레이터(203)를 시스템 칩(202)에 임베딩된 LDO 레귤레이터(205)와 결합하는 예시적인 디지털 도움 LDO 레귤레이터 서브시스템(200)을 예시한다. 디지털 도움 레귤레이터(203)는 디지털 제어기(204), 전류 아날로그 투 디지털 컨버터(ADC)(206), 및 프로세서 복합물 같은 시스템 회로(208)를 가진 시스템 칩(202)에 LDO 레귤레이터(205)가 임베딩된 트랜지스터 어셈블리(207)를 포함한다. 디지털 제어기(204)의 동작들은 클럭(226)에 의해 클럭킹(clock)되고, 클럭(226)의 주파수는 20 MHz 같은, LDO 레귤레이터(205) 및 트랜지스터 어셈블리(207) 내의 디바이스들의 응답 시간들에 기초하여 선택된다. 디지털 제어기(204)는 유한 상태 머신에 의해 동작될 수 있거나 사전 통지 신호에 응답하는 프로그램 및 시스템 회로로의 전류의 공급을 제어하기 위한 디지털 LDO 동작 정보를 실행하는 프로세서에 의해 동작될 수 있다. 시스템 회로(208)는 디지털 도움 레귤레이터(203) 및 또한 LDO(205)로 축약된 LDO 레귤레이터(205)의 결합에 의해 생성된 전압(V_{dd_load})(209)이 공급된다.

[0022] 디지털 제어기(204) 및 트랜지스터 어셈블리(207)는 통합된 전류 디지털 투 아날로그 제어기(IDAC)로서 동작하고 그리고 LDO 레귤레이터(205) 및 전류 ADC(206)와 병렬로 동작하도록 구성된다. 예를 들어, 트랜지스터 어셈블리(207)는 시스템 회로(208)에 대한 공급 전압(V_dd _{_load})(209)에서 LDO 출력 디바이스(216)에 커플링된다. 사전 통지 신호(218)는 로드 변화가 짧은 시간 프레임 내에서 발생한다는 것을 가리키는 시스템 회로(208), 이를테면 프로세서 회로 또는 유한 상태 머신 회로에 의해 제공된다. 예를 들어, 멀티미디어 서브시스템 같은 칩 복합 기능을 인에이블링하는 프로그램에 응답하여 시스템 회로(208)는 사전 통지 신호(218)가 그런 인에이블 전에 발행되게 할 수 있다. 예를 들어 20 나노초(ns)에서 발생하는 50 마이크로암페어(μA)로부터 100 밀리암페어(mA)로의 로드 변화의 통지는 로드 변화에 15-ns 앞서 전송될 수 있다. 15-ns 기간은 IDAC(204/207) 턴 온 시간에 따른다. IDAC(204/207) 턴 온 시간보다 긴 사전 통지를 위한 기간은 또한 적당한 동작을 위해 허용 가능하다. 트랜지스터 어셈블리(207)는 LDO 출력 디바이스(216)와 병렬로 전압 및 전류를 시스템 회로(208)에 공급하기 위해 사전 통지 신호(218)에 응답하여 턴 온한다. 예를 들어, 사전 통지 신호(218)가 수신될 때, 디지털 제어기(204)는 시스템 회로 공급 전압(V_{dd_load})(209)을 칩의 인입 공급 전압(V_ddext)(219)으로 최대로 끌어당기도록 트랜지스터 어셈블리(207)를 구동하는 제어(Ctrl) 신호들(228)을 트랜지스터 어셈블리(207)에 공급한다. 디지털 제어기(204)는 얼마나 많은 전류(216)가 소싱하고 시스템 회로(208)의 특정 동작 전압으로 V_dd _{_load}(209)의 램프 다운(ramp down)을 제어하는지를 가리키는 입력을 전류 ADC(206)로부터 취하고, 이는 예를 들어 전력 제어로 인해 V_ddext보다 낮은 전압일 수 있다. 올바른 동작 전압에 도달하고 임의의 언더슛 문제가 제거될 때, 디지털 제어기(204)는 공급되어야 하는 디지털 도움 전류량을 제어하기 위해 전류 ADC(206) 출력 및 사전 통지 신호(218)를 추적한다. 일반적으로, 디지털 제어기(204) 및 트랜지스터 어셈블리(207)는 정적이고 낮은 주파수 전류 요건들을 핸들링(handle)하고 LDO(205)는 고주파 동적 전류 요건들을 핸들링한다.

[0023] 다른 실시예에서, IDAC(204) 및 트랜지스터 어셈블리(207)는, 전류 ADC 회로(206)에 따라 LDO 레귤레이터에 의해 제공된 전류를 제공하는 전류를 밸런싱한다. IDAC(204/207)는 요구되는 정적이거나 느리게 가변하는 전류를 공급하기 위하여 전류 ADC(206)로부터 입력을 취한다. IDAC(204/207)는 LDO(205)가 공급하는 미리 결정된 전류 임계치에 기초하여 LDO 용량을 확대하도록 LDO(205)와 결합하기 위해 사용된다. LDO로부터의 전류는 3개의 범위들로 나누어질 수 있다. 요구된 전류가 높은 미리 결정된 임계치를 초과할 때, 전류 ADC(206)는 출력 코드(11)를 생성하고 IDAC 제어기(204)는 LDO(205)로부터 공급되는 전류량을 감소시키기 위하여 트랜지스터 어셈블리(207)의 보다 많은 유닛들을 스위치 온한다. 이런 프로세스는 LDO 전류가 높은 임계치 아래로 강하하고 전류 ADC(206)가 출력 코드(01)를 생성할 때까지 계속된다. 다른 동작 시나리오에서, LDO(205)가 보다 낮은 임계치보다 작은 전류를 소싱하면, 전류 ADC(206)는 출력 코드(00)를 생성한다. 00의 이런 코드에 기초하여, IDAC 제어기(204)는, 전류 ADC(206)가 출력 코드(01)를 생성하거나 트랜지스터 어셈블리(207)의 모든 IDAC 유닛들이 오프일 때까지 트랜지스터 어셈블리(207)의 유닛들을 계속 턴 오프한다. 정적 전류에 대해, 전류 LDO 전달 범위는 미리 결정된다. IDAC(204/207)는 예를 들어 FF(fast-fast) 프로세스 코너(corner) 및 섭씨 110 도에서 발생할 수 있는 300mA까지의 액세스 누설 같은 칩 누설에 의해 소모되는 전류의 공급을 지원하기 위하여 정적 전류 용량을 크게 확대한다. 이런 결합은 발생할 수 있는 급격하고 빠른 동적 로드 변화들을 가진 LDO 레귤레이터(205)를 돕기 위하여 IDAC(204/207)의 빠른 응답 시간을 허용하도록 사전 준비 상태를 제공한다. 따라서, LDO 레귤레이터와 디지털 도움 레귤레이터의 결합은 패키지 핀 요건들, 외부 큰 캐패시터들에 대한 보드 대지, 및 전압 언더슛 문제들을 처리하고 아날로그 LDO가 단독으로 핸들링할 수 있는 것보다 훨씬 더 큰 로드 전류 범위에서 LDO를 안정화하게 하기 위해 전류 전달 용량을 확대한다. LDO 레귤레이터는 미리 특정된 전류 용량을 위해 설계되고 IDAC 레귤레이터 전류 용량은 안정성 염려들을 유발함이 없이 확대될 수 있다.

[0024] 전류 ADC(206)는 원해진 제어 입도에 따라 단일 비트를 공급하기 위하여 단일 임계치 비교기 또는 복수의 비트들을 제공하기 위하여 복수의 임계치 비교기들로 구성될 수 있다. LDO 레귤레이터 전류가 전류 ADC(206)에 의해 모니터링된 I_ref 전류(222)에 의해 결정될 때 증가하기 때문에, 전류 ADc(206)는 LDO(205)를 통해 진행하는 전류를 모니터하기 위한 디지털 제어기(204)에 대한 디지털 비트들로 컨버팅한다. 만약 LDO가 너무 많은 전류를 소싱하기 시작하면, 디지털 제어기(204)는 트랜지스터 어셈블리(207)의 IDAC 전류를 증가시키고, 따라서 LDO 전류는 미리 결정된 최대 값으로 또는 그 아래로 다시 떨어진다. 그 반대도 또한 진실이다; LDO(205)가 너무 적은 전류를 소싱할 때, IDAC 전류는 LDO가 미리 결정된 최소 전류보다 많은 전류를 소싱할 때까지 감소된다. 프로세서 로드(224)로부터의 로드 전류가 최소 전류보다 작으면, 트랜지스터 어셈블리(207)는 완전히 턴 오프되고 모든 전류는 LDO(205)로부터 공급된다. LDO(205)는 또한 발생할 수 있는 임의의 빠른 과도 전류를 소싱한다.

[0025] 트랜지스터 어셈블리(207)는 전류를 증가 또는 감소시키기 위하여 그룹들로 제어되는 복수의 트랜지스터들의 구성이다. 예를 들어, 트랜지스터 어셈블리(207)는 각각의 그룹에서 25개의 트랜지스터들의 64개의 그룹들로 만들어질 수 있고, 따라서 트랜지스터들의 각각의 그룹은 Ctrl 신호들(228)을 통해 디지털 제어기(204)에 의해 제어된다. 트랜지스터들의 그룹들은 또한 유닛들로서 지칭된다. 트랜지스터 어셈블리(207)는 LDO 패스(pass) 트랜지스터(216)의 크기에 관련하여 크기가 결정된다. 디바이스들은 게이트 길이/폭/핑거(finger)들/다양성 측면에서 동일한 작은 유닛과 매칭된다. 트랜지스터 유닛 크기는, 전류 ADC 스텝 크기 및 클럭 주파수와 결합될 때 평활한 전류 흐름이 제공되도록 선택된다. 따라서, 아날로그 제어 루프 및 디지털 제어 루프의 경쟁이 없다. 각각의 IDAC 그룹에서 트랜지스터들의 수는 트랜지스터 어셈블리(207)가 핸들링하도록 예상된 예상된 최대 전류에 의해 결정된다. 트랜지스터들의 수는 일반적으로 임의의 다른 요소들에 의해 제한되지 않는다. 그러나, 트랜지스터 어셈블리(207)의 작은 수의 그룹들만이 언더슛 제어를 위해 사용된다. 예를 들어, 디지털 제어기(204)는 시프트 레지스터들로 제어된다. 48개의 작은 수의 IDAC 유닛들은, 사전 통지 신호(218)가 전류 변화로 인해 전압 강하를 감소시키기 위해 수신될 때 완전히 턴 온된다. 이런 작은 수는 빠른 전이를 만들 수 있고 따라서 시스템이 정상 조절로 전이하는데 걸리는 시간을 단축한다. IDAC 유닛의 다른 트랜지스터들은 검출된 누설 전류에 기초하여 디지털 제어기(204)에 의해서 턴 온될 것이다. 트랜지스터 어셈블리(207)의 트랜지스터들의 다양한 수의 그룹들을 사용하는 것은 디지털 제어기(204)가 요구된 응답에 따라 전압들을 램프 업 또는 램프 다운하게 한다. 유사한 방식으로, LDO 레귤레이터 전류는 로드 전류에 응답하여 감소하기 때문에, 디지털 제어기(204)는 전류 ADC(206)에 의해 결정된 바와 같이 트랜지스터 어셈블리(207)에 의해 공급된 출력 전류를 감소시킨다. 예를 들어, 두 개의 임계치 비교기들로 구성된 2 비트 전류 ADC(206)에 의해, "00"의 출력 코드는, 출력 코드가 01이 될 때까지 감소하는 것을 가리키고 "01"의 출력 코드는 IDAC를 현재 레벨로 유지한다. IDAC 출력은 미리 결정된 전류 용량을 공급할 것이고 "11"의 출력 코드에 의해 IDAC 출력은 코드가 01이 될 때까지 증가할 것이다. 현재, "10"의 ADC(206) 출력 코드는 전류 구현에서 보류되고 발생하지 않을 것이다.

[0026] 도 3은 디지털 도움 LDO 레귤레이터의 동작을 예시하는 타이밍도(300)이다. 타이밍 도(300)는 25개의 나노초(ns) 간격들로 나누어진 시간 척도(304) 및 도 2의 디지털 도움 LDO 레귤레이터 서브시스템(200)에 사용된 5개의 신호들을 예시한다. 이들 신호들은 디지털 제어기(204), 로드 전류(Iload)(224), 사전 통지 신호(218), 조절된 출력 전압(V_dd _{_load})(209), 및 트랜지스터 어셈블리(207)에 대한 제어(Ctrl) 신호들(228)의 동작들을 클럭킹하기 위하여 사용된 클럭(226)을 포함한다. 시간(0.0)의 시작 기준 포인트에서, 20 MHz 클럭으로서 도시된 클럭(226)은 동작하고 있고, 로드 전류(224)는 50 마이크로암페어(μA) 레벨에 있고 시스템 회로(208)에 대한 전압(V_dd _{_load})(209)은 사전 통지 신호(218)를 생성하기 위한 회로 같은 최소 회로 동작 및 슬리프 모드(sleep mode)를 지원하기 위하여 0.5 볼트(V)의 낮은 레벨에 있다. LDO 레귤레이터(205)는 V_dd _{_load}(209)를 구동한다. 시간 영에서, 사전 통지 신호(218) 및 트랜지스터 어셈블리 Ctrl 신호(228)는 둘 다 오프이다. 트랜지스터 어셈블리 Ctrl 신호(228)는 헥스(hex) 또는 이진수에 의해 표현된 바와 같이 디지털 코드 값에 의해 표현된 복수의 제어 신호들이다. 디지털 코드 값은 트랜지스터 어셈블리(207) 내 얼마나 많은 IDAC 유닛들이 온인지를 가리킨다. 예를 들어, 완전히 온 시간 기간에서, 트랜지스터 어셈블리 Ctrl 신호(228)는 48개의 IDAC 유닛들을 턴 온하기 위한 코드로 설정된다. 전류 요건들이 감소할 때, 디지털 코드는 상이한 값으로 감소하고 따라서 48개의 IDAC 유닛들 중 적어도 하나를 턴 오프한다. 감소는 예를 들어 전류 ADC(206) 출력 코드가 01일때까지 계속된다.

[0027] 시간 125 ns에서 시스템 회로 턴 온의 예상시(306), 사전 통지 신호(218)는 턴 온된다. 사전 온 사전 통지 신호(218)를 수신할 때 디지털 제어기(204)는 트랜지스터 어셈블리(207)를 턴 온 하도록 트랜지스터 어셈블리 Ctrl 신호들(228)을 구동하고, 이는 전이(308)에 의해 하이라이팅된다. 기간(306) 동안의 완전 오프 코드로부터 기간(316) 동안의 완전 온 코드로 선회시키는 Ctrl 신호들(228)에 응답하여, V_dd _{_load}(209)는 전이(310)에 의해 하이라이팅된 바와 같이 이 시나리오에서 1.0 볼트 같은 완전 온 레벨로 램프 업한다. 시스템 회로(208)는 예를 들어 50 ns 후, 사전 통지 신호(218)의 생성으로부터 특정 시간 기간 지연(312)에서 턴 온 한다. 지연(312)은 상이한 시스템들에서 상이할 것이고, 로드가 증가하기 전에 트랜지스터 어셈블리(207)의 선택된 부분이 완전 온하도록 선택된다. 지연(312)은 또한 원하는 레벨까지 V_dd _{_load} 전압을 램프 업하는 것을 고려하여야 할 수 있다. 시스템 회로(208)에 대한 로드 전류(Iload)(224)는 대략 20ns(314)에서 50μA 레벨로부터 200 밀리암페어(mA) 레벨로 램프 업한다. 그런 빠른 전류 서지(surge)는 일반적으로 도 1에 도시된 LDO 레귤레이터(104) 같은 종래 기술 시스템들에서 상당한 전압 언더슛을 유발한다. 도 2의 디지털 도움 LDO 레귤레이터 서브시스템(200)에서, 이런 200mA 마이너스 50μA 전류 변화의 대부분은 트랜지스터 어셈블리(207)를 통해 공급되고 따라서 전압 언더슛이 발생하는 것이 방지된다.

[0028] 로드 변화의 어떠한 효과도 안정화되게 하는 시간 지연(316) 후, 디지털 제어기(204)는 예를 들어 전류 ADC(206)에 응답하여 트랜지스터 어셈블리(207)의 트랜지스터들의 그룹들의 서브세트를 턴 오프함으로써, 트랜지스터 어셈블리(207)를 구동하는 Ctrl 신호(228)를 감소시킨다. 트랜지스터 어셈블리(207)를 구동하는 더 적은 트랜지스터들을 가짐으로써, V_dd _{_} _load(209)가 시스템 회로(208)에 의해 요구된 0.8 볼트 같은 동작 전압 레벨로 감소되고 전압 레벨은 LDO(205)에 의해 제어된다. 전압을 동작 레벨들로 램프 다운하기 위한 지연(318)은 시스템 요건들에 따라 IDAC(204/207) 설계 및 로드 전류 레벨들에 의해 결정된다. 디지털 제어기(204)가 임박한 로드 변화의 통지를 수신했다는 것을 보장하기 위하여 충분한 시간 후 사전 통지 신호(218)는 또한 제거된다. 예를 들어, 사전 통지 신호(218)는 일반적으로 둘 또는 3개의 클럭 사이클들을 지속하는 이벤트 트리거 펄스일 수 있다. 시스템은 이제 트랜지스터 어셈블리(207)에 의해 공급된 전류 부분 및 LDO 레귤레이터(205)에 의한 부분을 가진 밸런싱 모드에서 동작한다.

[0029] 도 4는 프로세서 회로(404) 같은 로드 또는 시스템 회로 및 LDO 레귤레이터(402)를 포함하는 예시적인 시스템 도움 LDO 레귤레이터 서브시스템(400)을 예시한다. LDO 레귤레이터(402)의 대역폭은 전이 구역에서 LDO 레귤레이터의 바이어스 전류를 증가시키기 위해 사전 통지 신호(406)를 사용함으로써 확대된다. LDO 레귤레이터(402)는 디바이스들(M1 내지 M8)에 대응하는 에러 증폭기를 포함하고 LDO 레귤레이터를 안정화하기 위하여 밀러(Miller) 보상 캐패시터(C_C(408))를 사용한다. C_C(408)와 결합하는 가변 저항기 회로(R_C)(410)는 프로세서 회로(404)에 의해 요구된 특정 로드 전류에 대한 보상을 제공한다. 일단 로드 전류가 가변하면, Mpass 트랜지스터(412)와 연관된 극은 상당히 가변한다. 가변 저항기 회로(R_C)(410)의 값은 Mpass 전류의 변화를 추적하도록 만들어지고 따라서 전체 LDO 레귤레이터(402)는 예를 들어 5μA 내지 200 mA 가변할 수 있는 다양한 로드 전류에 대해 안정하다.

[0030] 도 5는 본 발명의 실시예들에 따른 복수의 예시적인 디지털 도움 LDO 레귤레이터들(512₁, 512₂, ...,512_n) 을 활용하는 휴대용 디바이스(500)의 특정 실시예를 예시한다. 도 5는 휴대용 디바이스의 실시간 요건들을 충족하도록 구성된 범용 스레드(GPT) 프로세서(536) 및 코프로세서(538)를 포함하는 듀얼 프로세서 코어를 가진 휴대용 디바이스(500)를 예시한다. 휴대용 디바이스(500)는 무선 전자 디바이스일 수 있고 소프트웨어 명령들(510)을 가진 시스템 메모리(508)에 커플링된 프로세서 복합물(506)을 포함하는 시스템 코어(504)를 포함한다. 휴대용 디바이스(500)는 전원(515), 안테나(516), 입력 디바이스(518), 이를테면 키보드, 디스플레이(520), 이를테면 액정 디스플레이(LCD), 비디오 능력을 가진 하나 또는 그 초과의 카메라들(522), 스피커(524) 및 마이크로폰(526)을 포함한다. 시스템 코어(504)는 또한 무선 인터페이스(528), 디스플레이 제어기(530), 카메라 인터페이스(532), 및 코덱(534)을 포함한다. 프로세서 복합물(506)은 로컬 레벨 1 명령을 가진 GPT 프로세서(536) 및 데이터 캐시들(549) 및 레벨 1 벡터 메모리(554)를 가진 코프로세서(CoP)(538)의 듀얼 코어 어레인지먼트를 포함한다. 프로세서 복합물(506)은 또한 모뎀 서브시스템(MSS)(540), 플래시 제어기(544), 플래시 디바이스(546), 멀티미디어 서브시스템(548), 캐시 부분 및 TCM 부분으로 분할될 수 있는 레벨 2(L2) 캐시 TCM(tightly coupled memory)(550), 및 메모리 제어기(552)를 포함할 수 있다. 플래시 디바이스(546)는 제거 가능 플래시 메모리를 적당하게 포함할 수 있거나 또한 임베딩된 메모리일 수 있다.

[0031] 예시적 예에서, GPT 프로세서(536) 및 CoP(538)는 시스템 동작을 위해 요구된 바와 같은 데이터 트랜잭션들을 제공하기 위하여 L1 I& D 캐시들(549)의 메모리들, L2 캐시/TCM(550), 및 시스템 메모리(508)에 저장된 데이터 또는 프로그램 명령들에 액세스하도록 구성된다.

[0032] 무선 인터페이스(528)는, 안테나(516) 및 무선 인터페이스(528)를 통해 수신된 무선 데이터가 MSS(540)에 제공되고 CoP(538) 및 GPT 프로세서(536)와 공유될 수 있도록, 프로세서 복합물(506) 및 무선 안테나(516)에 커플링될 수 있다. 카메라 인터페이스(532)는 프로세서 복합물(506)에 커플링되고 또한 비디오 능력을 가진 카메라(522) 같은 하나 또는 그 초과의 카메라들에 커플링된다. 디스플레이 제어기(530)는 프로세서 복합물(506) 및 디스플레이 디바이스(520)에 커플링된다. 코더/디코더(코덱)(534)는 또한 프로세서 복합물(506)에 커플링된다. 한 쌍의 스테레오 스피커들, 마이크로폰(526)을 포함할 수 있는 스피커(524)는 코덱(534)에 커플링된다. 주변 디바이스들 및 이들의 연관된 인터페이스들은 예시이고 양 또는 능력에서 제한되지 않는다. 예를 들어, 입력 디바이스(518)는 특정 디바이스에 개별적으로 구현되거나 상이한 디바이스와 결합하여 구현될 수 있는 USB(universal serial bus) 인터페이스 등, QWERTY 스타일 키보드, 문자 숫자식 키보드, 및 숫자 패드를 포함할 수 있다.

[0033] GPT 프로세서(536) 및 CoP(538)는 시스템 메모리(508) 같은 비일시적 컴퓨터 판독가능 매체에 저장되고, 듀얼 코어 프로세서들(536 및 538) 같은 컴퓨터로 하여금 시스템 동작에 의해 요구된 바와 같은 데이터 트랜잭션들을 제공하기 위한 프로그램을 실행하게 하는 소프트웨어 명령들(510)을 실행하도록 구성된다. GPT 프로세서(536) 및 CoP(538)는 소프트웨어 명령들(510)을 실행하게 하도록 구성되고 상이한 레벨들의 캐시 메모리들, 이를테면 L1 명령 및 데이터 캐시들(549), 및 시스템 메모리(508)로부터 액세스되는 데이터에 대해 동작한다.

[0034] 특정 실시예에서, 시스템 코어(504)는 패키지형 시스템 또는 시스템-온-칩 디바이스에 물리적으로 조직된다. 특정 실시예에서, 시스템-온-칩 디바이스로서 조직된 시스템 코어(504)는 도 5에 예시된 바와 같이, 전원(515), 무선 안테나(516), 입력 디바이스(518), 디스플레이 디바이스(520), 카메라 또는 카메라들(522), 스피커(524), 마이크로폰(526)에 물리적으로 커플링되고 제거 가능 플래시 디바이스(546)에 커플링될 수 있다. 전원(515)은 전압 및 전류를 시스템-온-칩 디바이스 상의 하나 또는 그 초과의 상이한 전력 도메인들 상의 상이한 회로 또는 회로들에 각각 공급하는 복수의 N 예시적 디지털 도움 LDO 레귤레이터들(512₁, 512₂, ..., 512_N)에 커플링된다. 디지털 도움 LDO 레귤레이터들(512₁, 512₂, ..., 512_N) 각각은 디지털 제어기(204), LDO 레귤레이터(205), 전류 ADC(206), 및 트랜지스터 어셈블리(207)를 포함하는 도 2의 디지털 도움 LDO 레귤레이터에 대응한다.

[0035] 본원에 설명된 실시예들에 따른 휴대용 디바이스(500)는 다양한 전자 디바이스들, 이를테면 셋톱 박스, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 개인용 휴대 정보 단말기(PDA), 고정 위치 데이터 유닛, 이동 위치 데이터 유닛, 모바일 폰, 셀룰러 폰, 컴퓨터, 휴대용 컴퓨터, 테블릿들, 모니터, 컴퓨터 모니터, 텔레비전, 튜너, 라디오, 위성 라디오, 뮤직 플레이어, 디지털 뮤직 플레이어, 휴대용 뮤직 플레이어, 비디오 플레이어, 디지털 비디오 플레이어, 디지털 비디오 디스크(disc)(DVD) 플레이어, 휴대용 디지털 비디오 플레이어, 데이터 또는 컴퓨터 명령들을 저장하거나 리트리브는 임의의 다른 디바이스, 또는 이들의 임의의 결합에 포함될 수 있다.

[0036] 본원에 개시된 실시예들과 관련하여 설명된 다양한 예시적 로직컬 블록들, 모듈들, 회로들, 엘리먼트들, 또는 컴포넌트들은 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC), 필드 프로그램 가능 게이트 어레이(FPGA) 또는 다른 프로그램 가능 로직 컴포넌트들, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본원에 설명된 기능들을 수행하도록 설계된 이들의 임의의 결합으로 구현되거나 수행될 수 있다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안으로, 프로세서는 임의의 통상적인 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수 있다. 프로세서는 또한 컴퓨팅 컴포넌트들의 결합, 예를 들어, DSP 및 마이크로프로세서의 결합, 복수의 마이크로프로세서들, DSP 코어와 함께 하나 또는 그 초과의 마이크로프로세서들, 또는 원하는 애플리케이션에 적당한 임의의 다른 그런 구성으로서 구현될 수 있다.

[0037] 도 5의 듀얼 코어 프로세서들(536 및 538)은 프로그램의 제어 하에서 실시간 임무를 서비스하기 위하여 멀티프로세서 시스템 내 데이터 트랜잭션을 선점하는 것을 허용하기 위해 명령들을 실행하도록 구성될 수 있다. 이와 같이 프로세서 복합물(506)과 로컬로 직접적으로 연관된 컴퓨터 판독가능 비일시적 스토리지 매체상에 저장된 프로그램은 명령 및 데이터 캐시들(549)을 통해 이용 가능할 수 있거나, 특정 입력 디바이스(518) 또는 무선 인터페이스(528)를 통해 액세스 가능할 수 있다. 예를 들어 입력 디바이스(518) 또는 무선 인터페이스(528)는 또한 프로세서 로컬 데이터 캐시들 같은 프로세서들과 로컬로 직접 연관되거나, 시스템 메모리(508)로부터 액세스 가능한 메모리 디바이스에 상주하는 데이터에 액세스할 수 있다. 본원에 개시된 다양한 실시예들과 관련하여 설명된 방법들은 하드웨어, 프로세서에 의해 실행된 하나 또는 그 초과의 프로그램들을 가진 소프트웨어 모듈, 또는 두 개의 결합으로 직접 구현될 수 있다. 소프트웨어 모듈은 랜덤 액세스 메모리(RAM), 동적 랜덤 액세스 메모리(DRAM), 동기화 동적 랜덤 액세스 메모리(SDRAM), 플래시 메모리, 판독 전용 메모리(ROM), 소거 가능 프로그램 가능 판독 전용 메모리(EPROM), 전기 소거 가능 프로그램 가능 판독 전용 메모리(EEPROM), 하드 디스크, 제거 가능 디스크, 컴팩트 디스크(CD)-ROM, 디지털 비디오 디스크(disk)(DVD) 또는 기술 분야에서 알려진 임의의 다른 형태의 비일시적 스토리지 매체에 상주할 수 있다. 비일시적 스토리지 매체는, 프로세서가 스토리지 매체로부터 정보를 판독하고, 스토리지 매체에 정보를 기록할 수 있도록 프로세서에 커플링될 수 있다. 대안으로, 스토리지 매체는 프로세서와 일체형일 수 있다.

[0038] 본 발명이 프로세서 시스템들에 사용하기 위한 예시적인 실시예들의 환경에서 개시되지만, 광범위한 구현들이 상기 논의 및 하기 뒤따르는 청구항들과 일치하게 당업자들에 의해 이용될 수 있다는 것이 인식될 것이다. 예를 들어, 고정 기능 구현은 또한 본 발명의 다양한 실시예들을 활용할 수 있다.

Claims

LDO(low-dropout) 조절을 위한 방법으로서,
시스템 회로에 의해 공급된 사전 통지 신호에 응답하여 디지털 투 아날로그 컨버터(DAC)를 인에이블링하는 단계 ― 상기 사전 통지 신호는 증가된 전류를 요구하는 로드의 변화가 미리 결정된 기간에서 시작하는 것을 가리킴 ―; 및
상기 시스템 회로에 공급하기 위하여 상기 DAC에 의해 제공된 전류를 LDO(low-droput) 레귤레이터에 의해 제공된 전류와 결합하는 단계 ― 상기 시스템 회로에 대한 전압 언더슛(undershoot)은 감소되거나 제거됨 ―
을 포함하는,
LDO(low-dropout) 조절을 위한 방법.
제 1 항에 있어서,
상기 DAC에 의해 제공된 전류는, 상기 시스템 회로에 대한 동작 전압에 도달될 때까지 감소되는,
LDO(low-dropout) 조절을 위한 방법.
제 1 항에 있어서,
상기 DAC에 의해 제공된 전류는, 상기 LDO에 의해 공급된 나머지 로드 전류를 미리 결정된 범위 내에 있도록 밸런싱(balance)하는 레벨까지 감소되는,
LDO(low-dropout) 조절을 위한 방법.
제 3 항에 있어서,
상기 DAC 및 상기 LDO 레귤레이터는 외부 캐패시터에 대한 외부 패키지 핀 연결을 요구함이 없이 상기 시스템 회로 내에 임베딩되는,
LDO(low-dropout) 조절을 위한 방법.
제 1 항에 있어서,
상기 LDO 출력 전류가 너무 높은지 너무 낮은지를 가리키기 위하여 상기 LDO 레귤레이터에 의해 제공된 전류를 전류 아날로그 투 디지털 컨버터에 의해 모니터링하는 단계를 더 포함하는,
LDO(low-dropout) 조절을 위한 방법.
제 1 항에 있어서,
상기 LDO 출력 전류가 너무 높은지, 중간 범위 동작 레벨에 있는지, 너무 낮은지를 가리키기 위하여 상기 LDO 레귤레이터에 의해 제공된 전류를 전류 아날로그 투 디지털 컨버터에 의해 모니터링하는 단계를 더 포함하는,
LDO(low-dropout) 조절을 위한 방법.
LDO(low-dropout) 조절을 위한 장치로서,
전압 및 전류의 선형 조절을 제공하도록 구성된 LDO(low-dropout) 레귤레이터;
상기 LDO 레귤레이터에 커플링되고 전압 및 전류의 디지털 도움 조절을 제공하도록 구성된 디지털 도움 레귤레이터; 및
공급 전압 및 전류를 수신하기 위하여 상기 디지털 도움 레귤레이터 및 상기 LDO 레귤레이터에 커플링되고 로드 변화에 의해 요구된 전류를 시스템 회로에 공급하기 위하여 상기 디지털 도움 레귤레이터에 대해 시간적으로 임박한 로드 변화를 상기 디지털 도움 레귤레이터에 통지하도록 구성된 사전 통지 회로를 가진 시스템 회로
를 포함하는,
LDO(low-dropout) 조절을 위한 장치.
제 7 항에 있어서,
상기 LDO 레귤레이터와 연관된 전류를 모니터링하고 상기 LDO 레귤레이터에 의해 제공된 전류 레벨을 나타내는 디지털 형태의 정보를 디지털 제어기에 제공하도록 구성된 전류 아날로그 투 디지털 컨버터(IADC)를 더 포함하는,
LDO(low-dropout) 조절을 위한 장치.
제 8 항에 있어서,
상기 IADC는, LDO 출력 디바이스와 연관된 전류를 모니터하는 임계치 비교기를 포함하고 상기 LDO 출력 전류가 너무 높은지 너무 낮은지를 가리키는,
LDO(low-dropout) 조절을 위한 장치.
제 8 항에 있어서,
상기 IADC는, 상기 LDO 출력 디바이스와 연관된 전류를 모니터하는 임계치 비교기들을 포함하고 상기 LDO 출력 전류가 너무 높은지, 중간-범위 동작 레벨인지, 또는 너무 낮은지를 가리키는,
LDO(low-dropout) 조절을 위한 장치.
제 7 항에 있어서,
트랜지스터 어셈블리는 상기 시스템 회로에 공급된 전류를 증가 또는 감소시키기 위하여 그룹들 내에 상기 디지털 제어기에 의해 제어되는 복수의 트랜지스터들을 포함하는,
LDO(low-dropout) 조절을 위한 장치.
제 7 항에 있어서,
트랜지스터 어셈블리는 상기 시스템 회로에 대한 공급 전압을 칩의 인입 공급 전압으로 최대한 끌어당기도록 상기 디지털 제어기에 의해 구동되는,
LDO(low-dropout) 조절을 위한 장치.
제 7 항에 있어서,
상기 디지털 제어기는, 상기 LDO 레귤레이터가 얼마나 많은 전류를 소싱하는지를 가리키는 입력을 전류 아날로그 투 디지털 제어기로부터 취하고 응답하여 상기 시스템 회로의 특정 동작 전압까지 상기 공급 전압의 램프 다운을 제어하고, 상기 시스템 회로에 대한 전압 언더슛은 감소되거나 제거되는,
LDO(low-dropout) 조절을 위한 장치.
제 7 항에 있어서,
상기 디지털 제어기 및 트랜지스터 어셈블리는 상기 시스템 회로의 정적 전류 요건들을 처리하고 상기 LDO 레귤레이터는 상기 시스템 회로의 고주파 동적 전류 요건들을 처리하는,
LDO(low-dropout) 조절을 위한 장치.
제 7 항에 있어서,
상기 디지털 제어기 및 트랜지스터 어셈블리는 칩 누설에 대해 공급을 지원하기 위하여 상기 LDO 레귤레이터의 정적 전류 용량을 확대하는,
LDO(low-dropout) 조절을 위한 장치.
시스템 도움 LDO(low-dropout) 조절을 위한 장치로서,
로드 변화가 미리 결정된 시간 기간에서 발생하는 사전 통지 신호를 생성하도록 구성된 사전 통지 회로를 가진 시스템 회로; 및
상기 시스템 회로에 전압 및 전류의 선형 조절을 제공하고, 상기 사전 통지 신호를 수신하고 상기 사전 통지 신호에 응답하여 로드 변화의 시간 동안 LDO 레귤레이터의 대역폭을 확대하기 위하여 상기 시스템 회로에 커플링된 LDO 레귤레이터
를 포함하는,
시스템 도움 LDO(low-dropout) 조절을 위한 장치.
제 16 항에 있어서,
상기 LDO 레귤레이터를 안정화하기 위한 밀러(Miller) 보상 캐패시터; 및
상기 밀러 보상 캐패시터와 결합하여 상기 시스템 회로에 의해 요구된 특정 로드 전류에 대한 보상을 제공하는 가변 저항기 회로
를 더 포함하는,
시스템 도움 LDO(low-dropout) 조절을 위한 장치.
제 17 항에 있어서,
상기 가변 저항기 회로의 값은 상기 시스템 회로에 대한 상기 로드 전류의 변화를 추적하고, 상기 LDO 레귤레이터는 광범위한 전류 요건들에 걸쳐 안정한 전류 공급을 제공하는,
시스템 도움 LDO(low-dropout) 조절을 위한 장치.
컴퓨터 판독가능 프로그램 데이터 및 코드로 인코딩된 컴퓨터 판독가능 비일시적 매체로서,
상기 프로그램 데이터 및 코드는 실행될 때:
시스템 회로에 의해 공급된 사전 통지 신호에 응답하여 디지털 투 아날로그 컨버터(DAC)를 인에이블하고 ― 상기 사전 통지 신호는 증가된 전류를 요구하는 로드의 변화가 미리 결정된 기간에서 시작하는 것을 가리킴 ―; 및
인에이블된 DAC에 의해 제공된 전류를 상기 시스템 회로에 공급하기 위하여 LDO(low-dropout) 레귤레이터에 의해 제공된 전류와 결합 ― 상기 시스템 회로에 대한 전압 언더슛은 감소 또는 제거됨 ―
하도록 동작하는,
컴퓨터 판독가능 프로그램 데이터 및 코드로 인코딩된 컴퓨터 판독가능 비일시적 매체.
LDO(low-dropout) 조절을 위한 장치로서,
전압 및 전류의 디지털 도움 조절을 위한 수단;
상기 디지털 조절 수단에 커플링되고 상기 디지털 조절 수단과 결합하여 동작하도록 구성된 전압과 전류의 선형 조절을 위한 수단; 및
로드 변화에 의해 요구된 전류를 시스템 회로에 공급하기 위하여 시간적으로 임박한 로드 변화의 사전 통지를 상기 디지털 조절 수단에 제공하기 위한 수단
을 포함하는,
LDO(low-dropout) 조절을 위한 장치.
시스템 도움 LDO(low-dropout) 조절을 위한 장치로서,
로드 변화가 미리 결정된 시간 기간에서 발생한다는 사전 통지 신호를 생성하기 위한 수단; 및
상기 사전 통지 신호를 수신하고 상기 사전 통지 신호에 응답하여 상기 로드 변화의 시간 동안 상기 LDO 레귤레이터의 대역폭을 확대하기 위한 수단
을 포함하는,
시스템 도움 LDO(low-dropout) 조절을 위한 장치.