KR102247386B1 - 전압 조정 회로 - Google Patents

전압 조정 회로 Download PDF

Info

Publication number
KR102247386B1
KR102247386B1 KR1020197024037A KR20197024037A KR102247386B1 KR 102247386 B1 KR102247386 B1 KR 102247386B1 KR 1020197024037 A KR1020197024037 A KR 1020197024037A KR 20197024037 A KR20197024037 A KR 20197024037A KR 102247386 B1 KR102247386 B1 KR 102247386B1
Authority
KR
South Korea
Prior art keywords
switch unit
voltage
unit
output voltage
equivalent resistance
Prior art date
Application number
KR1020197024037A
Other languages
English (en)
Other versions
KR20190103405A (ko
Inventor
양양 탕
언이 야오
천-시옹 장
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20190103405A publication Critical patent/KR20190103405A/ko
Application granted granted Critical
Publication of KR102247386B1 publication Critical patent/KR102247386B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/563—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including two stages of regulation at least one of which is output level responsive, e.g. coarse and fine regulation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G05F1/595—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load semiconductor devices connected in series
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M2001/0045—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 출원은 집적 회로 기술 분야에 관한 것이며, 전압 조정 회로를 제공한다. 전압 조정 회로에서, 제1 스위치 유닛 및 제2 스위치 유닛은 모두 전원 공급기로부터 전압 입력을 수신하고, 제1 출력 전압을 부하에 제공하도록 구성된다. 제1 비교 및 제어 유닛은 제1 스위치 유닛에 연결되고, 제1 출력 전압, 제1 기준 전압 및 제2 기준 전압에 기반하여 제1 바이어스 전압을 결정하고, 제1 바이어스 전압을 이용하여 디지털 제어를 통해 제1 스위칭 유닛의 등가 저항의 값을 제어하도록 구성된다. 제2 비교 및 제어 유닛은 제3 스위치 유닛 및 제2 스위치 유닛에 연결되고, 제1 출력 전압, 제2 출력 전압 및 제3 기준 전압에 기반하여 제2 바이어스 전압을 결정하며, 제2 바이어스 전압을 이용하여 아날로그 제어를 통해 제3 스위치 유닛의 등가 저항의 값과 제2 스위치 유닛의 등가 저항의 값을 제어하도록 구성된다. 전압 조정 회로는 넓은 출력 전류 범위에서 비교적 높은 PSRR 성능을 보장할 수 있다.

Description

전압 조정 회로
본 출원은 집적 회로 기술 분야에 관한 것으로, 특히 전압 조정(voltage regulation) 회로에 관한 것이다.
반도체 프로세스의 발전에 따라, 집적 회로가 널리 적용된다. 집적 회로는 대게 불확실성이 있는 상이한 작동(working) 시나리오에서 작동한다. 불확실성을 갖는 상이한 작업 시나리오는 일반적으로 집적 회로의 내부 엘리먼트의 노화(aging) 및 온도 변화와 같은 다양한 요인의 변화에 의해 야기되며, 이는 집적 회로의 정상 작동에 영향을 미친다. 또한, 불확실성을 갖는 상이한 작동 시나리오는 일반적으로 집적 회로에 여러 가지 단점을 가져오며, 예를 들어, 집적 회로에서 작동 전압의 변동을 야기한다. 결과적으로 시스템 안정성에 영향을 미친다. 그러므로 집적 회로가 불확실성 하에서 정상적으로 작동할 수 있는 것을 보장하기 위해서, 전압 조정 회로를 이용하여 집적 회로의 작동 전압을 조정할 필요가 있다.
관련 기술에서, 집적 회로의 작동 전압은 시스템 안정성을 보장하기 위해, 도 1에 도시된 전압 조정 회로를 이용하여 조정될 수 있다. 도 1에 도시된 바와 같이, 전압 조정 회로는 제1 스위치 유닛(10), 제2 스위치 유닛(20), 비교 및 제어 유닛(30), 및 부하(load)(40)를 포함한다. 제1 스위치 유닛(10) 및 제2 스위치 유닛(20)은 모두 전압 변환 기능을 갖는다. 제1 스위치 유닛(10)은 부하(40)에 연결되고, 제1 출력 전압(VVDD)을 부하(40)에 제공하도록 구성된다. 제2 스위치 유닛(20)은 제1 스위치 유닛(10)의 미러(mirror)이며, 즉 제2 스위치 유닛(20)이 제1 스위치 유닛(10)의 축소 구조(scaled-down structure)이다. 제2 스위치 유닛(20)에 의해 출력된 제2 출력 전압(VDR)의 값은 아직 부하의 변동(fluctuation)에 의해 영향을 받지 않는 제1 출력 전압(VVDD)의 값과 동일하다. 비교 및 제어 유닛(30)은 제1 스위치 유닛(10) 및 제2 스위치 유닛(20)에 연결되고, 제1 출력 전압(VVDD) 및 제2 출력 전압(VDR)을 수집하고, 제1 출력 전압(VVDD), 제2 출력 전압(VDR) 및 기준 전압(Vref)에 기반하여 바이어스 전압(V1)을 결정하고, 바이어스 전압(V1)을 이용하여 제1 스위치 유닛(10) 및 제2 스위치 유닛(20)의 상태를 제어하여 제1 출력 전압(VVDD)을 조정한다. 제1 스위치 유닛(10)을 제어하기 위해 이용되는 바이어스 전압(V1)은 2개의 전압에 의해 결정되기 때문에, 2개의 전압은 VDR 및 Vref에 기반한 전압 출력과 VVDD 및 Vref에 기반한 전압 출력을 포함하고, 제2 출력 전압(VDR)은 부하의 영향하에서 변동하지 않는다. 따라서, VDR 및 기준 전압에 기반한 전압 출력은 제1 출력 전압(VVDD)의 변동에 의해 야기되는 바이어스 전압(V1)의 에러를 제거하여 시스템 안정성을 보장할 수 있다.
실제 구현시, 시스템 안정성이 보장될 때, 일반적으로, 비교적으로 넓은 출력 전류 범위를 구현하는 방법은 실제 요건에 기반하여 추가로 고려될 필요가 있다. 비교적으로 넓은 출력 전류 범위는 출력 전류의 기간(span)이 비교적(relatively) 크다는 것을 의미한다. 예를 들어, 출력 전류 범위는 수 밀리암페어 내지 수 암페어일 수 있다. 또한, 넓은 출력 전류 범위에서 비교적 높은 전원 공급 제거율(Power Supply Rejection Ratio, PSRR)을 보장하는 방법도 연구의 핫 스팟(hot spot)이 된다.
시스템 안정성을 보장하면서 넓은 출력 전류 범위에서 비교적 높은 PSRR을 구현하기 위해, 본 출원은 전압 조정 회로를 제공한다. 기술적 솔루션은 다음과 같다.
전압 조정 회로는, 제1 스위치 유닛, 제2 스위치 유닛, 제3 스위치 유닛, 제1 비교 및 제어 유닛, 제2 비교 및 제어 유닛, 및 부하(load)를 포함하고, 제1 스위치 유닛 및 제2 스위치 유닛은 모두 전압 변환 기능을 가진다.
제1 스위치 유닛 및 제2 스위치 유닛은 모두 전원 공급기(power supply)로부터 전압 입력을 수신하고, 제1 스위치 유닛의 등가 저항(equivalent resistance)은 제2 스위치 유닛의 등가 저항보다 작다.
제1 스위치 유닛 및 제2 스위치 유닛은 추가로 부하에 별도로 연결되고, 제1 출력 전압을 부하에 제공하도록 구성되며, 제1 출력 전압은 제1 스위치 유닛 및 제2 스위치 유닛에 의해 출력된 전압이다.
제1 비교 및 제어 유닛은 제1 스위치 유닛에 연결되며, 그리고 제1 출력 전압을 수집하고, 제1 출력 전압, 제1 기준 전압 및 제2 기준 전압에 기반하여 제1 바이어스 전압을 결정하며, 제1 바이어스 전압을 이용하여 디지털 제어를 통해 제1 스위치 유닛의 등가 저항의 값을 제어하도록 구성된다. 제1 기준 전압은 제2 기준 전압보다 크다. 제2 비교 및 제어 유닛은 제3 스위치 유닛 및 제2 스위치 유닛에 연결되고, 그리고 제1 출력 전압 및 제2 출력 전압을 수집하며, 제1 출력 전압, 제2 출력 전압 및 제3 기준 전압에 기반하여 제2 바이어스 전압을 결정하고, 제2 바이어스 전압을 이용하여 아날로그 제어를 통해 제3 스위치 유닛의 등가 저항의 값과 제2 스위치 유닛의 등가 저항의 값을 제어하도록 구성된다. 제3 기준 전압은 제2 기준 전압보다 크고 제1 기준 전압보다 작다. 제3 스위치 유닛은 제2 스위치 유닛과 제1 스위치 유닛이 병렬로 연결된 후에 획득된 유닛의 미러(mirror)이며, 그리고 제2 출력 전압을 출력하여 부하의 변동(fluctuation)에 의해 야기되는 제2 바이어스 전압의 에러(error)를 제거하도록 구성된다.
실제 작동 프로세스에서, 상기 전압 조정 회로는 제1 스위치 유닛이 위치된 브랜치를 이용하여 제1 출력 전압을 조정하거나, 제2 스위치 유닛이 위치된 브랜치를 이용하여 제1 출력 전압을 조정할 수 있다. 제1 기준 전압과 제2 기준 전압과 제3 기준 전압 사이의 값 관계에 기반하여, 제1 출력 전압에서 비교적 큰 변동이 발생할 때, 제1 출력 전압이 제1 스위치 유닛이 위치된 브랜치를 이용하여 조정되고, 그리고 제1 출력 전압에서 비교적 작은 변동이 발생할 때, 제1 출력 전압이 제2 스위치 유닛이 위치된 브랜치를 이용하여 조정됨을 알 수 있다.
본 발명의 본 실시 예에서, 제1 스위치 유닛의 등가 저항은 제2 스위치 유닛의 등가 저항보다 작고, 제1 스위치 유닛과 제2 스위치 유닛은 병렬로 연결된다. 따라서, 제1 스위치 유닛이 배치된 브랜치를 통해 흐르는 전류는 제2 스위치 유닛이 배치된 브랜치를 통해 흐르는 전류보다 크다. 디지털 제어하에서 제1 스위치 유닛은 선형 영역에서 작동하며, 단위 영역에서 제1 스위치 유닛을 통해 비교적 큰 전류가 흐를 수 있으므로 넓은 출력 전류 성능을 구현할 수 있다. 또한, 디지털 제어와 비교하여, 아날로그 제어는 제2 스위치 유닛에 의해 출력된 등가 트랜스컨덕턴스(transconductance)를 증가시키도록 제2 스위치 유닛을 제어하는 데 이용될 수 있고, 트랜스컨덕턴스는 PSRR에 정비례(direct proportion)한다. 따라서, 제2 스위치 유닛이 위치된 브랜치를 제어하는 것에 의해 비교적 높은 PSRR이 보장된다. 또한, 제1 스위치 유닛은 디지털 제어를 받고 있지만 비교적 작은 변동이 발생하는 경우에는 제1 비교 및 제어 유닛이 제1 스위치 유닛의 스위치 트랜지스터가 온(on)되도록 제어하지 않는다. 따라서 브랜치는 시스템의 PSRR에 영향을 미치지 않으며, 즉 브랜치는 시스템의 PSRR을 감소시키지 않는다.
제1 스위치 유닛에 포함된 스위치의 수량이 제2 스위치 유닛에 포함된 스위치의 수량보다 큰 경우 제1 스위치 유닛의 등가 저항은 제2 스위치 유닛의 등가 저항보다 작거나; 또는 제1 스위치 유닛 및 제2 스위치 유닛이 모두 MOS(metal-oxide semiconductor) 트랜지스터를 포함하는 스위치 유닛이고, 제1 스위치 유닛에 포함된 MOS 트랜지스터의 종횡비(aspect ratio)가 제2 스위치 유닛에 포함된 MOS 트랜지스터의 종횡비보다 큰 경우, 제1 스위치 유닛의 등가 저항이 제2 스위치 유닛의 등가 저항보다 작다.
즉, 실제 구현시, 제1 스위치 유닛의 스위치의 수량 및 제2 스위치 유닛의 스위치의 수량은 제1 스위치 유닛의 등가 저항이 제2 스위치 유닛의 등가 저항보다 작은 것을 구현하도록 설정될 수 있거나; 또는 제1 스위치 유닛의 MOS 트랜지스터의 종횡비 및 제2 스위치 유닛의 MOS 트랜지스터의 종횡비가 제1 스위치 유닛의 등가 저항이 제2 스위치 유닛의 등가 저항보다 작은 것을 구현하도록 설정될 수 있으며, 이에 따라 구현 유연성을 향상시킨다.
또한, 제3 스위치 유닛은 제1 미러 스위치 유닛 및 제2 미러 스위치 유닛을 포함하고, 제1 미러 스위치 유닛에 포함된 스위치의 수량이 제1 스위치 유닛에 포함된 스위치의 수량의 1/N이며, 제2 미러 스위치 유닛에 포함된 스위치의 수량은 제2 스위치 유닛에 포함된 스위치의 수량의 1/N이며, N은 1보다 큰 양의 정수이다. 상기 전압 조정 회로는 미러 저항기(resistor)를 더 포함하고, 미러 저항기의 값은 부하에 포함된 저항기의 1/N이다.
프로세스 구현을 용이하게 하기 위해, 특정 구현에서, 제3 스위치 유닛에 포함된 미러 스위치 유닛의 수량은 축소될 수 있으며, 즉, 제3 스위치 유닛에 포함된 스위치의 수량은 각각 제1 스위치 유닛에 포함된 스위치의 수량의 1/N 및 제2 스위치 유닛에 포함된 스위치의 수량의 1/N로 설정된다. 이러한 방식으로, 프로세스가 단순화된다.
또한, 제1 스위치 유닛 및 제2 스위치 유닛이 모두 MOS(metal-oxide semiconductor) 트랜지스터를 포함하는 스위치 유닛인 경우, 제1 미러 스위치 유닛에 포함된 MOS 트랜지스터의 종횡비는 제1 스위치 유닛에 포함된 MOS 트랜지스터의 종횡비의 1/N이고, 제2 미러 스위치 유닛에 포함된 MOS 트랜지스터의 종횡비는 제2 스위치 유닛에 포함된 MOS 트랜지스터의 종횡비의 1/N이다.
MOS 트랜지스터의 폭 및 길이는 MOS 트랜지스터를 통해 흐르는 전류의 값에 영향을 줄 수 있다. 따라서, 제3 스위치 유닛을 구현하기 위해, 본 구현에서, 미러링된 제3 스위치 유닛에 포함된 MOS 트랜지스터의 종횡비는 미러링이 수행되기 전에 MOS 트랜지스터의 종횡비의 1/N으로 설정될 수 있다. 이러한 방식으로 프로세스가 단순화된다.
또한, 특정 구현에서, 상기 전압 조정 회로는 제4 스위치 유닛을 더 포함하고, 제4 스위치 유닛은 복수의 스위치를 포함하고, 제4 스위치 유닛은 제2 스위치 유닛과 부하 사이에 직렬로 연결되며, 제4 스위치 유닛은 제2 스위치 유닛이 위치된 브랜치의 등가 저항을 증가시켜 제2 스위치 유닛을 통해 흐르는 전류를 감소시키도록 구성되고; 그리고, 이에 대응하여, 제3 스위치 유닛은 제2 스위치 유닛, 제1 스위치 유닛 및 제4 스위치 유닛이 서로 연결된 후에 획득된 유닛의 미러이다.
제2 스위치 유닛이 위치된 브랜치를 통해 흐르는 전류가 비교적 작은 것을 보장하기 위해, 제2 스위치 유닛이 위치된 브랜치의 등가 저항이 증가될 수 있다. 따라서, 제4 스위치 유닛은 제2 스위치 유닛과 부하 사이에 직렬로 연결된다. 구체적으로, 제4 스위치 유닛의 입력단은 제2 스위치 유닛의 출력단에 연결되고, 제4 스위치 유닛의 출력단은 부하에 연결된다. 이러한 방식으로, 제2 스위치 유닛이 위치된 브랜치를 통해 흐르는 전류가 충분히 작은 것이 보장될 수 있다.
가능한 구현에서, 상기 제4 스위치 유닛의 등가 저항의 값이 제1 비교 및 제어 유닛에 의해 결정된 제1 바이어스 전압을 이용하여 제어되도록, 상기 제4 스위치 유닛이 제1 비교 및 제어 유닛에 연결된다.
다르게는, 가능한 구현에서, 상기 제4 스위치 유닛의 등가 저항의 값이 제2 비교 및 제어 유닛에 의해 결정된 제2 바이어스 전압을 이용하여 제어되도록, 상기 제4 스위치 유닛이 제2 비교 및 제어 유닛에 연결된다.
즉, 실제 구현에서, 제4 스위치 유닛은 실제 요건에 기반하여 상이한 구현을 통해 제어될 수 있다. 이러한 방식으로, 구현 유연성이 향상될 수 있다.
특정 구현시, 상기 제1 비교 및 제어 유닛이 윈도우 비교기를 포함하는 경우, 상기 윈도우 비교기는 제1 출력 전압이 제1 기준 전압보다 큰 경우 제1 기준 전압 및 제1 출력 전압에 기반하여 제1 바이어스 전압을 결정하거나; 또는 제1 출력 전압이 제2 기준 전압보다 낮은 경우 제2 기준 전압 및 제1 출력 전압에 기반하여 제1 바이어스 전압을 결정하도록 구성된다.
즉, 제1 비교 및 제어 유닛은 윈도우 비교기를 이용하여 구현될 수 있다. 제1 출력 전압이 제1 기준 전압보다 크면, 상기 전압 조정 회로는 제1 출력 전압 및 제1 기준 전압에 기반하여 결정된 제1 바이어스 전압을 이용하여 제1 스위치 유닛의 등가 저항의 값을 제어한다. 실제 구현에서, 결정된 제1 바이어스 전압의 더 큰 값, 즉 제1 출력 전압과 제1 기준 전압 사이의 더 큰 차이는, 제1 스위치 유닛의 등가 저항이 더 크도록 제어될 필요가 있음을 지시한다. 즉, 가능한 구현에서, 제1 스위치 유닛의 더 많은 스위치가 오프(off) 되도록 제어될 필요가 있다.
제1 출력 전압이 제2 기준 전압보다 작으면, 상기 전압 조정 회로는 제1 출력 전압 및 제2 기준 전압에 기반하여 결정된 제1 바이어스 전압을 이용하여 제1 스위치 유닛의 등가 저항의 값을 제어한다. 실제 구현시, 결정된 제1 바이어스 전압의 더 작은 값은, 즉 제1 출력 전압과 제1 기준 전압 사이의 더 작은 차이는, 제1 스위치 유닛의 등가 저항이 더 작도록 제어될 필요가 있음을 지시한다. 즉, 가능한 구현에서, 제1 스위치 유닛의 더 많은 스위치가 온되도록 제어될 필요가 있다.
본 발명의 실시 예에서, 제1 비교 및 제어 유닛은 윈도우 비교기를 이용하여 제1 스위치 유닛을 제어하므로, 제1 출력 전압에 비교적 큰 변동이 발생할 때, 제1 출력 전압은 제1 스위치 유닛이 위치된 브랜치를 이용하여 조정된다.
또한, 상기 제2 비교 및 제어 유닛은 제1 증폭 모듈, 제2 증폭 모듈, 및 제3 증폭 모듈을 포함하고, 제1 증폭 모듈은 제2 증폭 모듈 및 제3 증폭 모듈에 연결되며, 제2 증폭 모듈은 제3 증폭 모듈에 연결된 후 제2 스위치 유닛에 연결된다. 상기 전압 조정 회로는 피드백 보상 유닛을 더 포함한다. 상기 피드백 보상 유닛은 제2 스위치 유닛, 제2 증폭 모듈 및 제3 증폭 모듈에 연결되며, 피드백 보상 유닛에 포함된 피드백 보상 커패시터를 이용하여, 제2 증폭 모듈이 위치된 브랜치 및 제3 증폭 모듈이 위치된 브랜치에 대한 피드백 보상을 수행하도록 구성된다.
특정 구현시, 높은 대역폭, 높은 PRSS 및 저잡음의 성능을 구현하기 위해, 본 발명의 실시 예에서, 제2 스위치 유닛은 도 5에 도시된 회로를 이용하여 제2 비교 및 제어 유닛에 의해 제어된다. 제1 증폭 모듈은 트랜지스터를 포함하고 증폭 기능을 갖는 모듈이다. 잡음이 트랜지스터의 크기에 정비례한다. 즉, 제1 증폭 모듈에 포함된 트랜지스터의 크기가 더 크면, 생성된 잡음이 더 작으며; 그렇지 않으면, 제1 증폭 모듈에 포함된 트랜지스터의 크기가 더 작으면, 생성된 노이즈가 더 크다. 따라서, 본 발명의 본 실시 예에서, 저잡음을 구현하기 위해 비교적으로 두꺼운(thick) 트랜지스터를 포함하고 증폭 기능을 갖는 모듈이 제1 증폭 모듈로서 이용되며, 즉, 일반적으로 제1 증폭 모듈에 포함된 트랜지스터의 크기는 비교적으로 크다.
제1 증폭 모듈에 포함된 트랜지스터의 크기가 비교적으로 큰 경우, 제1 증폭 모듈의 대역폭이 감소된다. 대역폭의 단점을 해결하기 위해, 도 6을 참조하면, 도 6은 일 실시 예의 예에 따라 구체적으로 구현된 회로의 도면이다. 여기서, 제1 증폭 모듈의 양의 출력단이 제3 증폭 모듈에 연결되고, 제1 증폭 모듈의 음의 출력단은 제2 증폭 모듈에 연결된다. 또한, 제2 증폭 모듈의 출력은 제3 증폭 모듈의 출력에 연결되고, 제2 증폭 모듈과 제3 증폭 모듈은 모두 버퍼 연결 방식으로 연결되며, 즉, 제2 증폭 모듈의 출력단이 제2 증폭 모듈의 양의 입력단에 연결되고, 제3 증폭 모듈의 출력단이 제3 증폭 모듈의 음의 입력단에 연결된다. 이러한 방식으로, 제2 증폭 모듈의 출력단의 임피던스 및 제3 증폭 모듈의 출력단의 임피던스가 감소되어 대역폭이 증가한다.
또한, 전압 조정 회로는 피드백 보상 유닛을 더 포함하고, 피드백 보상 유닛은 커패시터(Cm), G4 모듈 및 G5 모듈을 포함한다. G4 모듈의 출력단은 제3 증폭 모듈에 연결되고, G4 모듈 및 Cm은 제3 증폭 모듈이 위치된 브랜치에 대한 피드백 보상을 수행하도록 구성된다. G5 모듈의 출력단은 제2 증폭 모듈에 연결되고, G5 모듈 및 Cm은 제2 증폭 모듈이 위치된 브랜치에 대한 피드백 보상을 수행하도록 구성된다. 이는 제2 증폭 모듈이 위치된 브랜치 루프와 제3 증폭 모듈이 위치된 브랜치 루프의 안정성을 보장한다.
본 출원에서 제공하는 기술적 솔루션은 다음과 같은 유익한 효과가 있다.
본 출원에서 제공되는 전압 조정 회로에서, 전원 공급기가 전력 공급을 시작하는 경우, 제1 스위치 유닛 및 제2 스위치 유닛은 제1 출력 전압을 부하에 출력한다. 제1 출력 전압의 안정성을 보장하기 위해, 상기 전압 조정 회로는 제1 비교 및 제어 유닛을 이용하여, 전압 조정을 수행하도록 제1 스위치 유닛을 제어할 수 있거나; 또는 제2 비교 및 제어 유닛을 이용하여, 전압 조정을 수행하도록 제2 스위치 유닛을 제어할 수 있다. 즉, 전압 조정 회로는 제1 비교 및 제어 유닛을 이용하여 제1 출력 전압을 수집하고, 제1 출력 전압, 제1 기준 전압 및 제2 기준 전압에 기반한 디지털 제어를 통해 제1 스위치 유닛의 등가 저항의 값을 제어하여 제1 출력 전압을 조정할 수 있다. 다르게는, 상기 전압 조정 회로는 제2 비교 및 제어 유닛을 이용하여 제1 출력 전압 및 제2 출력 전압을 수집하고, 제1 출력 전압, 제2 출력 전압 및 제3 기준 전압에 기반한 아날로그 제어를 통해 제3 스위치 유닛의 등가 저항의 값과 제2 스위치 유닛의 등가 저항의 값을 제어하여, 제1 출력 전압을 조정한다. 제1 스위치 유닛의 등가 저항은 제2 스위치 유닛의 등가 저항보다 작으며, 즉, 제1 스위치 유닛이 위치된 브랜치를 통해 흐르는 전류는 제2 스위치 유닛이 위치된 브랜치를 통해 흐르는 전류보다 크다. 디지털 제어 하의 제1 스위치 유닛이 선형 영역에서 작동하고, 비교적 큰 전류가 단위 영역에서 제1 스위치 유닛을 통해 흐를 수 있게 하여 넓은 출력 전류 능력을 구현하는 것을 보장할 수 있다. 또한, 디지털 제어에 비해, 아날로그 제어는 제2 스위치 유닛에 의해 출력되는 등가 트랜스컨덕턴스를 증가시킬 수 있으며 트랜스컨덕턴스는 PSRR에 정비례한다. 따라서, 제2 스위치 유닛이 위치된 브랜치를 제어하는 것에 의해 비교적 높은 PSRR이 보장된다. 또한, 제3 기준 전압은 제2 기준 전압보다 크고 제1 기준 전압보다 낮다. 즉, 제1 출력 전압에서 비교적 큰 변동이 발생하는 경우, 제1 스위치 유닛이 위치된 브랜치를 이용하여 전압 조정이 수행되고; 그리고 제1 출력 전압에서 비교적 작은 변동이 발생하는 경우, 제2 스위치 유닛이 위치된 브랜치를 이용하여 전압 조정이 수행된다. 이러한 방식으로, 제1 스위치 유닛이 디지털 제어하에 있더라도, 비교적으로 작은 변동이 발생할 때, 제1 비교 및 제어 유닛은 제1 스위치 유닛의 스위치 트랜지스터가 온 되도록 제어하지 않는다. 따라서, 브랜치는 시스템의 PSRR에 영향을 미치지 않으며, 즉 브랜치는 시스템의 PSRR을 감소시키지 않는다.
도 1은 실시 예의 일례에 따른 전압 조정 회로를 도시한다.
도 2는 일 실시 예의 다른 예에 따른 전압 조정 회로를 도시한다.
도 3은 일 실시 예의 일례에 따른 제1 스위치 유닛과 제1 비교 및 제어 유닛 사이의 연결의 개략도이다.
도 4는 일 실시 예의 다른 예에 따른 전압 조정 회로를 도시한다.
도 5는 일 실시 예의 일례에 따른 제2 비교 및 제어 유닛과 제2 스위치 유닛 사이의 연결 원리를 나타낸 도면이다.
도 6은 일 실시 예의 일례에 따른 제2 비교 및 제어 유닛과 제2 스위치 유닛 사이의 연결 회로의 도면이다.
도 7은 일 실시 예의 다른 예에 따른 전압 조정 회로를 도시한다.
참조 부호(Reference numeral):
1: 제1 스위치 유닛; 2: 제2 스위치 유닛; 3: 제3 스위치 유닛; 4: 제1 비교 및 제어 유닛; 5: 제2 비교 및 제어 유닛; 6: 부하; 7: 제4 스위치 유닛; 8: 피드백 보상 유닛;
41: 윈도우 비교기;
51: 제1 증폭기; 52 : 제2 증폭기;
G1: 제1 증폭 모듈; G2: 제2 증폭 모듈; 및 G3: 제3 증폭 모듈.
본 출원의 목적, 기술적 솔루션 및 이점을 다 명확하게 하기 위해, 다음은 첨부된 도면을 참조하여 본 출원의 구현을 상세히 설명한다.
본 발명의 실시 예들이 상세히 설명되기 전에, 먼저 본 발명의 실시 예의 애플리케이션 시나리오가 설명된다. 전압 조정 회로의 작동 프로세스에서 PSRR은 고려해야 할 중요한 파라미터 중 하나이다. PSRR은 전압 조정 회로의 잡음 방지 능력(anti-noise capability)을 나타낼 수 있다. PSRR 값이 클수록 전압 조정 회로의 잡음 방지 능력이 강함을 지시하며, 잡음 방지 능력이 강할수록 시스템이 안정적임을 지시한다. 본 발명의 실시 예는 전압 조정 회로를 제공한다. 전압 조정 회로는 넓은 출력 전류 범위에서 비교적 높은 PSRR 성능을 보장할 수 있다.
도 2는 본 발명의 실시 예에 따른 전압 조정 회로의 개략적인 구조도이다. 도 2를 참조하면, 전압 조정 회로는 제1 스위치 유닛(1), 제2 스위치 유닛(2), 제3 스위치 유닛(3), 제1 비교 및 제어 유닛(4), 제2 비교 및 제어 유닛(5) 및 부하(6)를 포함한다. 제1 스위치 유닛(1) 및 제2 스위치 유닛(2)은 모두 전압 변환 기능을 갖는다.
제1 스위치 유닛(1) 및 제2 스위치 유닛(2)은 모두 전원 공급기(power supply)(VDD)로부터 전압 입력을 수신하고, 제1 스위치 유닛(1)의 등가 저항은 제2 스위치 유닛(2)의 등가 저항보다 작다. 제1 스위치 유닛(1) 및 제2 스위치 유닛(2)에서의 각각의 스위치 트랜지스터는 저항기(resistor)와 동등하다. 선택적인 실시 예에서, 스위치 유닛은 일반적으로 복수의 경로 및 복수의 경로 상에 직렬 또는 병렬로 연결된 스위치 트랜지스터(예를 들어, 다이오드)를 포함한다. 이 경우 스위치 유닛의 등가 저항은 전도 경로(conducted paths) 상의 스위치 트랜지스터의 총 저항이다. 또한, 두 스위치 유닛의 등가 저항의 값은 두 스위치 유닛의 총 저항을 비교하는 것에 의해 비교될 수 있다. 예를 들어, 제1 스위치 유닛(1)이 직렬로 연결된 복수의 스위치 트랜지스터를 포함하고, 제2 스위치 유닛(2)이 하나의 스위치 트랜지스터를 포함하면, 제1 스위치 유닛(1)의 직렬로 연결된 복수의 스위치 트랜지스터의 총 저항의 값이 결정되고 그 다음에 총 저항이 제2 스위치 유닛(2)의 스위치 트랜지스터의 등가 저항과 비교된다. 물론, 병렬 연결 원리는 직렬 연결 원리와 동일하다. 또한, 제1 스위치 유닛(1)과 제2 스위치 유닛(2)은 부하(6)에 개별적으로 연결되고, 제1 출력 전압(VVDD)을 부하(6)에 제공하도록 구성된다. 제1 출력 전압(VVDD)은 제1 스위치 유닛(1) 및 제2 스위치 유닛(2)을 통해 전원 공급기(VDD)에 의해 출력된 전압이다.
제3 스위치 유닛(3)은 전원 공급기(VDD)로부터 입력된 전압을 수신하고, 제2 출력 전압(VDR)을 출력한다. 제3 스위치 유닛(3)은 제1 스위치 유닛(1)과 제2 스위치 유닛(2)이 병렬로 연결된 후에 획득된 유닛의 미러이다. 제3 스위치 유닛(3)에 의해 출력된 제2 출력 전압(VDR)의 값은 제1 출력 전압(VVDD)이 변동하기 전의 제1 출력 전압(VVDD)의 값과 동일하므로, 제2 출력 전압(VDR)을 이용하여 부하(6)의 변동에 의해 야기된 제2 바이어스 전압의 에러를 제거할 수 있다. 이러한 방식으로, 시스템 안정성이 제3 스위치 유닛(3)을 이용하여 보장된다. 제2 바이어스 전압은 제2 스위치 유닛(2)을 제어하는 데 이용된다. 세부 사항은 다음과 같다.
전압 조정 회로에서, 제1 비교 및 제어 유닛(4)은 제1 스위치 유닛(1)에 연결되고, 디지털 제어를 통해 제1 스위치 유닛(1)의 등가 저항의 값을 제어하도록 구성된다. 제2 비교 및 제어 유닛(5)은 제3 스위치 유닛(3) 및 제2 스위치 유닛(2)에 연결된다. 제2 비교 및 제어 유닛(5)은 아날로그 제어를 통해 제2 스위치 유닛(2)의 등가 저항의 값과 제3 스위치 유닛(3)의 등가 저항의 값의 값을 제어하도록 구성된다.
본 발명의 본 실시 예에서, 스위치 유닛의 등가 저항의 값이 디지털 제어를 통해 제어될 때, 이는 일반적으로 스위치 유닛에 포함된 복수의 스위치의 턴온된(turned-on) 스위치의 수량을 지시하고, 또는 스위치 유닛의 등가 저항의 값이 아날로그 제어를 통해 제어될 때, 이는 일반적으로 스위치 유닛의 게이트 전압 값이 제어됨을 지시하며, 이에 의해 스위치 유닛을 통해 흐르는 전류의 값을 제어한다는 것을 유의해야 한다.
전술한 설명에 기반하여, 본 발명의 본 실시 예에서 제공되는 전압 조정 회로에서, 부하의 영향으로 제1 출력 전압(VVDD)이 부하의 영향에 의해 변동하면, 제1 출력 전압(VVDD)은 제1 스위치 유닛(1)이 위치된 브랜치(branch) 및 제2 스위치 유닛(2)이 위치된 브랜치를 이용하여 조정될 수 있다. 전압 조정 회로에서, 제1 스위치 유닛(1)의 등가 저항은 제2 스위치 유닛(2)의 등가 저항보다 작으며, 제1 스위치 유닛(1)과 제2 스위치 유닛(2)은 병렬로 연결된다는 것을 유의해야 한다. 따라서, 제1 스위치 유닛(1)이 위치된 브랜치를 통해 흐르는 전류는 제2 스위치 유닛(2)이 위치된 브랜치를 흐르는 전류보다 크다. 디지털 제어하에서, 제1 스위치 유닛(1)의 게이트의 바이어스 전압은 저전압 또는 고전압이 되도록 제어된다. 예를 들어, 저전압 및 고압은 각각 "0" 및 "1"이다. 즉, 제1 스위치 유닛(1)이 온일 때, 제1 스위치 유닛(1)의 게이트의 전압은 저전압이고; 제1 스위치 유닛(1)이 온이 아닐 때 제1 스위치 유닛(1)의 게이트 전압은 고전압이다. 따라서, 디지털 제어하에서 제1 스위치 유닛(1)은 선형 영역(linear area)에서 작동한다. 이러한 방식으로, 단위 영역(unit area)에서 제1 스위치 유닛(1)을 통해 비교적 큰 전류가 흐를 수 있으며, 이에 따라 전압 조정 회로를 이용하여 넓은 전류 출력 범위를 구현할 수 있는 것을 보장한다. 여기서 단위 영역은 제1 스위치 유닛(1)에 포함된 단일 스위치 트랜지스터를 의미한다.
또한, 디지털 제어하의 것과 비교하여, 제2 스위치 유닛(2)이 동일한 출력 전류 케이스(case)에서 아날로그 제어를 통해 제어되는 경우에 제2 스위치 유닛(2)을 통해 흐르는 전류가 비교적 작게 될 필요가 있다. 따라서, 제2 스위치 유닛(2)의 트랜지스터의 수량이 증가될 필요가 있고, 트랜지스터의 수량은 등가 트랜스컨덕턴스(transconductance)에 정비례한다. 즉, 제2 스위치 유닛(2)에 의해 출력되는 등가 트랜스컨덕턴스가 증가될 수 있고, 트랜스컨덕턴스는 PSRR에 정비례한다. 따라서, 제2 스위치 유닛(2)이 위치된 브랜치를 제어하는 것에 의해 비교적 높은 PSRR이 보장된다.
실제 구현시, 전압 조정을 수행하는 데 이용되는 브랜치는 제1 출력 전압(VVDD)의 변화 범위(change range)에 기반하여 선택될 수 있다. 도 2를 참조하면, 제1 기준 전압(Vref1), 제2 기준 전압(Vref2) 및 제3 기준 전압(Vref3)을 포함하는 복수의 기준 전압이 전압 조정 회로에 대해 설정된다.
제1 기준 전압(Vref1)은 제2 기준 전압(Vref2)보다 크고, 제3 기준 전압(Vref3)은 제2 기준 전압(Vref2)보다 크고 제1 기준 전압(Vref1)보다 작다. 실제 구현에서, 제3 기준 전압(Vref3)의 값은 부하의 실제 요구되는 전압으로 설정될 수 있다. 또한, 제1 기준 전압(Vref1)은 제3 기준 전압(Vref3)에 고정된 값 △V를 더한 값일 수 있고, 제2 기준 전압(Vref2)은 제3 기준 전압(Vref3)에서 고정된 값 △V를 뺀 값일 수 있으며, 즉 Vref1 = Vref3 + △V 및 Vref2 = Vref3 - △V이며, 여기서, △V는 실제 회로 요건에 따라 미리 설정될 수 있다. 예를 들어, 실제로 필요한 부하의 전압이 9V이면, 제3 기준 전압(Vref3)은 9V로 설정될 수 있고, △V는 1V로 설정될 수 있다. 이 경우, 제1 기준 전압(Vref1)은 10V이고, 제2 기준 전압(Vref2)은 8V이다.
제1 출력 전압(VVDD)이 제1 기준 전압(Vref1)보다 크거나 제2 기준 전압(Vref2)보다 작으면, 제1 출력 전압(VVDD)에 비교적 큰 변동이 발생하는 것으로 간주될 수 있다. 비교결과 제1 출력 전압(VVDD)과 제3 기준 전압(Vref3) 사이에 차이가 있다고 결정되면, 즉 제1 출력 전압(VVDD)이 제1 기준 전압(Vref1)과 제2 기준 전압(Vref2) 사이에 있는 것으로 결정되면, 제1 출력 전압(VVDD)에 비교적 작은 변동이 발생한 것으로 간주될 수 있다. 즉, 제1 기준 전압(Vref1)과 제2 기준 전압(Vref2)과 제3 기준 전압(Vref3) 사이의 값 관계에 기반하여, 제1 출력 전압(VVDD)에 비교적 큰 변동이 발생할 때, 제1 출력 전압(VVDD) 제1 스위치 유닛(1)이 위치된 브랜치를 이용하여 조정되고; 그리고 제1 출력 전압(VVDD)에서 비교적 작은 변동이 발생할 때, 제1 출력 전압(VVDD)이 제2 스위치 유닛(2)이 위치된 브랜치를 이용하여 조정된다는 것을 알 수 있다.
이하에서는 제1 스위치 유닛(1)이 위치된 브랜치를 이용하여 제1 출력 전압(VVDD)을 조정하고, 제2 스위치 유닛(2)이 위치된 브랜치를 이용하여 제1 출력 전압(VVDD)을 조정하는 구체적인 구현에 대해 설명한다. 세부 사항은 다음과 같다.
먼저, 제1 스위치 유닛(1)이 위치된 브랜치를 이용하여 제1 출력 전압(VVDD)을 조정하는 구현이 상세히 설명된다. 구현 프로세스는 구체적으로, 제1 비교 및 제어 유닛(4)이 제1 스위치 유닛(1)에 연결되고 제1 출력 전압(VVDD)을 수집하며, 제1 출력 전압(VVDD), 제1 기준 전압(Vref1) 및 제2 기준 전압(Vref2)에 기반하여 제1 바이어스 전압을 결정하고, 제1 바이어스 전압을 이용하여 디지털 제어를 통해 제1 스위치 유닛의 등가 저항의 값을 제어하도록 구성되는 것을 포함한다.
전원 공급기(VDD)가 전원 공급을 시작할 때, 제1 스위치 유닛(1) 및 제2 스위치 유닛(2)에 의해 출력된 제1 출력 전압(VVDD)이 부하(6)에 공급되고, 즉 부하 입력 전압이 부하로 제공된다. 이 프로세스에서, 제1 출력 전압(VVDD)이 제1 기준 전압(Vref1)보다 크거나 제2 기준 전압(Vref2)보다 작으면, 이는 제1 출력 전압(VVDD)에서 비교적 큰 변동이 발생함을 지시한다. 이 경우, 전압 조정 회로는 제1 비교 및 제어 유닛(4)을 이용하여 제1 출력 전압(VVDD)을 수집하고, 제1 출력 전압(VVDD), 제1 기준 전압(Vref1) 및 제2 기준 전압(Vref2)에 기반하여 제1 바이어스 전압을 결정한다. 그 다음에, 디지털 제어를 통해 제1 바이어스 전압을 이용하여 제1 스위치 유닛(1)의 등가 저항의 값을 제어한다.
특정 구현시, 제1 비교 및 제어 유닛(4)은 윈도우 비교기(window comparator)(41)를 포함할 수 있다. 도 3을 참조하면, 제1 스위치 유닛의 스위치 트랜지스터가 P 형 트랜지스터인 것이 설명의 예로 이용된다. 제1 출력 전압(VVDD)이 제1 기준 전압(Vref1)보다 큰 경우, 제1 바이어스 전압은 제1 기준 전압(Vref1) 및 제1 출력 전압(VVDD)에 기반하여 결정되거나; 또는 제1 출력 전압(VVDD)이 제2 기준 전압(Vref2)보다 작은 경우, 제1 바이어스 전압은 제2 기준 전압(Vref2) 및 제1 출력 전압(VVDD)에 기반하여 결정된다.
즉, 제1 출력 전압(VVDD)이 제1 기준 전압(Vref1)보다 크면, 전압 조정 회로는 제1 출력 전압(VVDD) 및 제1 기준 전압(Vref1)에 기반하여 결정된 제1 바이어스 전압을 이용하여 제1 스위치 유닛(1)의 등가 저항의 값을 제어한다. 실제 구현시, 결정된 제1 바이어스 전압의 더 큰 값, 즉 제1 출력 전압(VVDD)과 제1 기준 전압(Vref1) 사이의 더 큰 차이는, 제1 스위치 유닛(1)의 등가 저항이 더 크도록 제어될 필요가 있음을 지시한다. 즉, 가능한 구현에서, 제1 스위치 유닛(1)의 더 많은 스위치들이 오프되도록 제어될 필요가 있다.
또한, 제1 기준 전압(Vref1)과 제1 출력 전압(VVDD)에 기반하여 제1 바이어스 전압을 결정하는 구체적인 실시 예는, 윈도우 비교기(41)가, 제1 기준 전압(Vref1)과 제1 출력 전압(VVDD)을 비교하여, 제1 기준 전압(Vref1)과 제1 출력 전압(VVDD) 사이의 차이를 결정하는 것; 및 윈도우 비교기(41)가 상기 차이를 제1 바이어스 전압으로 결정하는 것을 포함한다.
제1 출력 전압(VVDD)이 제2 기준 전압(Vref2)보다 작으면, 전압 조정 회로는 제1 출력 전압(VVDD) 및 제2 기준 전압(Vref2)에 기반하여 결정된 제1 바이어스 전압을 이용하여 제1 스위치 유닛(1)의 등가 저항의 값을 제어한다. 실제 구현시, 결정된 제1 바이어스 전압의 더 작은 값, 즉 제1 출력 전압(VVDD)과 제2 기준 전압(Vref2) 사이의 더 작은 차이는 제1 스위치 유닛(1)의 등가 저항이 더 작도록 제어될 필요가 있음을 지시한다. 즉, 가능한 구현에서, 제1 스위치 유닛(1)의 더 많은 스위치가 온되도록 제어될 필요가 있다.
또한, 제2 기준 전압(Vref2) 및 제1 출력 전압(VVDD)에 기반하여 제1 바이어스 전압을 결정하는 구체적인 실시 예는, 윈도우 비교기(41)가, 제1 출력 전압(VVDD)과 제2 기준 전압(Vref2)을 비교하여 제1 출력 전압(VVDD)과 제2 기준 전압(Vref2) 사이의 차이를 결정하는 것; 및 윈도우 비교기(41)가, 상기 차이를 제1 바이어스 전압으로 결정하는 것을 포함한다.
또한, 제1 출력 전압(VVDD)이 제1 기준 전압(Vref1)과 제2 기준 전압(Vref2) 사이에 있으면, 제1 스위치 유닛(1)의 등가 저항의 값은 변하지 않은 상태로 유지된다. 가능한 구현에서, 제1 스위치 유닛(1)에 포함된 복수의 스위치 중 턴온된 스위치의 수량이 변하지 않은 상태로 유지됨을 유의해야 한다. 즉, 제1 출력 전압(VVDD)이 제1 기준 전압(Vref1)과 제2 기준 전압(Vref2) 사이에 있으면, 이는 제1 출력 전압(VVDD)에 비교적 작은 변동이 발생함을 지시한다. 제1 출력 전압(VVDD)에 비교적 작은 변동이 발생한 경우, 제1 스위치 유닛(1)의 등가 저항의 값은 변화된 상태로 유지된다. 이러한 방식으로, 제1 스위치 유닛(1)이 시스템의 PSRR에 영향을 미치지 않는 것이 보장된다. 즉, 제1 스위치 유닛(1)은 디지털 제어하에 있지만 시스템이 안정된 상태에 도달하는 경우 시스템의 PSRR을 감소시키지 않는다.
또한, 제1 바이어스 전압을 이용하여 디지털 제어를 통해 제1 스위치 유닛(1)의 등가 저항의 값을 제어하는 구체적인 구현은, 제1 비교 및 제어 유닛(4)이 제1 바이어스 전압을 결정하는 것; 및 바이어스 전압 범위와 디지털 제어 정보 사이의 저장된 대응 관계로부터 제1 바이어스 전압의 바이어스 전압 범위에 대응하는 디지털 제어 정보를 획득하는 것을 포함한다. 그 다음에, 획득된 디지털 제어 정보를 이용하여 제1 스위치 유닛(1)의 등가 저항의 값이 제어된다. 즉, 제1 스위치 유닛(1)의 스위치들은 온 및 오프되도록 제어되어 제1 스위치 유닛(1)의 등가 저항의 값을 제어한다. 디지털 제어 정보는 이진수 "0" 및 "1"을 포함할 수 있다. P 형 트랜지스터의 경우 "0"은 스위치가 온임을 지시하고 "1"은 스위치가 오프임을 지시한다.
제1 스위치 유닛(1)은 디지털 제어하에 있지만, 제1 출력 전압(VVDD)에서 비교적 작은 변동이 발생하는 경우, 제1 비교 및 제어 유닛(4)은 제1 스위치 유닛(1)의 스위치 트랜지스터를 온되도록 제어하지 않는다는 것에 유의해야 한다. 따라서, 브랜치가 시스템의 PSRR에 영향을 미치지 않으며, 즉, 브랜치가 시스템의 PSRR의 감소를 야기하지 않는다.
디지털 제어하의 스위치 트랜지스터는 선형 영역에서 작동함을 유의해야 한다. 따라서 단위 영역에서 디지털 제어 하에서 스위치 트랜지스터를 통해 비교적 큰 전류가 흐르게 되며, 즉, 디지털 제어를 통해 제1 스위치 유닛(1)을 제어하는 것에 의해 비교적 큰 전류에 대한 응답 속도가 증가될 수 있으며, 이에 따라 비교적으로 강한 과도 응답 능력(transient response capability)을 달성할 수 있다.
다음은 제2 스위치 유닛(2)이 위치된 브랜치를 이용하여 제1 출력 전압(VVDD)을 조정하는 구현을 상세히 설명한다. 구현 프로세스는 구체적으로, 제2 비교 및 제어 유닛(5)이 제2 스위치 유닛(2)에 연결되고, 제1 출력 전압(VVDD) 및 제2 출력 전압(VDR)을 수집하며, 제1 출력 전압(VVDD), 제2 출력 전압(VDR) 및 제3 기준 전압(Vref3)에 기반하여 제2 바이어스 전압을 결정하고, 제2 바이어스 전압을 이용하여 아날로그 제어를 통해 제2 스위치 유닛(2)의 등가 저항의 값을 제어하도록 구성되는 것을 포함한다.
전원 공급기(VDD)가 전력 공급을 시작하는 경우, 제1 스위치 유닛(1) 및 제2 스위치 유닛(2)에 의해 출력된 제1 출력 전압(VVDD)은 부하(6)에 제공되며, 즉, 부하 입력 전압이 부하(6)에 제공된다. 이 프로세스에서, 제1 출력 전압(VVDD)이 제1 기준 전압(Vref1)과 제2 기준 전압(Vref2) 사이에 있으면, 이는 제1 출력 전압(VVDD)에 비교적 작은 변동이 발생함을 지시한다. 이 경우, 전압 조정 회로는 제2 비교 및 제어 유닛(5)을 이용하여, 제3 스위치 유닛(3)에 의해 출력되는 제1 출력 전압(VVDD) 및 제2 출력 전압(VDR)을 수집하고, 제1 출력 전압(VVDD), 제2 출력 전압(VDR) 및 제3 기준 전압(Vref3)에 기반하여 제2 바이어스 전압을 결정한다. 그 다음에 제2 바이어스 전압을 이용하여 제3 스위치 유닛(3)의 등가 저항의 값과 제2 스위치 유닛(2)의 등가 저항의 값을 제어하며, 이에 따라 제1 출력 전압(VVDD)을 조정한다.
본 발명의 본 실시 예에서, 실제 구현시, 제2 비교 및 제어 유닛(5)은 항상 작동 상태에 있다. 비교적 작은 변동이 발생하는 경우, 제1 비교 및 제어 유닛(4)은 제1 스위치 유닛(1)의 스위치 트랜지스터가 온되도록 제어하지 않는다. 따라서, 이 경우, 제1 스위치(2)가 위치된 브랜치를 이용하여 제1 출력 전압(VVDD)이 조정된다. 물론, 비교적 큰 변동이 발생하는 경우, 제2 비교 및 제어 유닛(5)도 작동 상태에 있다. 제1 스위치 유닛(1)의 등가 저항이 제2 스위치 유닛(2)의 등가 저항보다 작기 때문에, 제1 스위치 유닛(1)이 위치된 브랜치를 통해 단위 시간에 흐르는 전류는 비교적 크며, 즉, 제1 스위치 유닛(1)이 선두 역할(leading role)을 한다. 따라서, 비교적 큰 변동이 발생하는 경우, 실제로 제1 스위치 유닛(1)이 위치된 브랜치를 이용하여 제1 출력 전압(VVDD)이 조정된다.
또한, 본 발명의 본 실시 예에서, 제2 비교 및 제어 유닛(5)이 항상 작동 상태에 있다는 것은 설명을 위한 예로서만 이용된다는 점에 유의해야 한다. 실제 구현시, 비교적 큰 변동이 발생하는 경우, 제2 비교 및 제어 유닛(5)은 다르게는 작동하지 않도록 제어될 수 있다. 예를 들어, 제1 비교 및 제어 유닛(4)은 제어 신호를 제2 비교 및 제어 유닛(5)에 출력하여, 제어 신호를 이용하여 제2 비교 및 제어 유닛(5)이 작동하지 않도록 제어할 수 있다. 이는 본 발명의 실시 예에서 제한되지 않는다.
특정 구현시, 도 4를 참조하면, 제2 비교 및 제어 유닛(5)은 제1 증폭기(51) 및 제2 증폭기(52)를 포함할 수 있다. 제1 증폭기(51)의 제1 입력단은 제3 스위치 유닛(3)의 출력단에 연결되어 제2 출력 전압을 수집한다. 제1 증폭기(51)의 제2 입력단은 제3 기준 전압(Vref3)에 연결되어 제3 기준 전압(Vref3)을 수집한다. 제1 증폭기(51)는 수집된 제2 출력 전압(VDR) 및 수집된 제3 기준 전압(Vref3)에 기반하여 전압을 결정하고 출력한다.
또한, 제2 증폭기(52)의 제1 입력단은 제1 스위치 유닛(1) 또는 제2 스위치 유닛(2)의 출력단에 연결되고, 제1 스위치 유닛(1) 또는 제2 스위치 유닛(2)에 의해 출력된 제1 출력 전압(VVDD)을 수집하도록 구성된다. 제2 증폭기(52)의 제2 입력단은 또한 제3 기준 전압(Vref3)에 연결되어 제3 기준 전압(Vref3)을 수집한다. 제2 증폭기(52)는 수집된 제1 출력 전압(VVDD)과 수집된 제3 기준 전압(Vref3)에 기반하여 다른 전압을 결정하고 출력한다.
또한, 제1 증폭기(51)의 출력단과 제2 증폭기(52)의 출력단은 서로 연결된다. 즉, 제2 바이어스 전압은 실제로 2개의 전압을 포함하고, 2개의 전압은 각각 제1 증폭기(51)에 의해 출력된 전압 및 제2 증폭기(52)에 의해 출력된 전압이다. 제1 증폭기(51)에 의해 출력된 전압은 제2 증폭기(52)에 의해 출력된 전압과 동일하다. 제2 바이어스 전압에 기반하여 아날로그 제어를 통해 제2 스위치 유닛(2)의 등가 저항의 값과 제3 스위치 유닛(3)의 등가 저항의 값을 제어하기 위해, 제2 바이어스 전압은 제2 스위치 유닛(2)의 게이트 전압 및 제3 스위치 유닛(3)의 게이트 전압을 제어하는 데 이용되며, 이에 따라 제1 출력 전압(VVDD)을 조정한다.
전술한 설명에 기반하여, 제1 출력 전압(VVDD)과 제3 기준 전압(Vref3) 사이의 차이가 있는 것으로 비교를 통해 결정되면, 제1 출력 전압(VVDD)에서 비교적 작은 변동이 발생하는 것으로 간주될 수 있다. 이 경우, 제2 스위치 유닛(2)이 위치된 브랜치를 이용하여 제1 출력 전압(VVDD)에 대한 전압 조정이 수행된다.
또한, 도 5를 참조하면, 제2 비교 및 제어 유닛(5)은 제1 증폭 모듈(G1), 제2 증폭 모듈(G2) 및 제3 증폭 모듈(G3)을 포함한다. 제1 증폭 모듈(1)은 제2 증폭 모듈(G2) 및 제3 증폭 모듈(G3)에 연결되고, 제2 증폭 모듈(G2)은 제3 증폭 모듈(G3)에 연결된 후 제2 스위치 유닛(2)에 연결된다. 전압 조정 회로는 피드백 보상 유닛(8)을 더 포함한다. 피드백 보상 유닛(8)은 제2 스위치 유닛(2), 제2 증폭 모듈(G2) 및 제3 증폭 모듈(G3)에 연결되고, 피드백 보상 유닛(8)에 포함된 피드백 보상 커패시터(Cm)를 이용하여, 제2 증폭 모듈(G2)이 위치된 브랜치 및 제3 증폭 모듈(G3)이 위치된 브랜치에 대한 피드백 보상을 수행하도록 구성된다.
실제 구현시, 특정 구현시, 높은 대역폭, 높은 PRSS 및 저잡음의 성능을 구현하기 위해, 본 발명의 실시 예에서, 제2 스위치 유닛(2)이 도 5에 도시된 회로를 이용하여 제2 비교 및 제어 유닛(5)에 의해 제어된다. 제1 증폭 모듈(G1)은 트랜지스터를 포함하고 증폭 기능을 갖는 모듈이다. 노이즈가 트랜지스터의 크기에 정비례하기 때문에, 즉, 제1 증폭 모듈(G1)에 포함된 트랜지스터의 크기가 더 크면, 생성된 노이즈가 더 작으며; 그렇지 않으면, 제1 증폭 모듈(G1)에 포함된 트랜지스터의 크기가 더 작으면, 생성된 노이즈가 더 크다. 따라서, 본 발명의 본 실시 예에서, 저잡음을 구현하기 위해 비교적으로 두꺼운(thick) 트랜지스터를 포함하고 증폭 기능을 갖는 모듈이 제1 증폭 모듈(G1)로 이용되며, 즉, 일반적으로 제1 증폭 모듈(G1)에 포함된 트랜지스터의 크기는 비교적으로 크다.
제1 증폭 모듈(G1)에 포함된 트랜지스터의 크기가 비교적으로 큰 경우 제1 증폭 모듈(G1)의 대역폭이 감소된다. 대역폭 결함(defect)을 해소하기 위해, 도 6를 참조하면, 도 6은 일 실시 예에 따른 특정 구현의 회로도이다. 여기서, 제1 증폭 모듈(G1)의 양의 출력단은 제3 증폭 모듈(G3)에 연결되고, 제1 증폭 모듈(G1)의 음의 출력단은 제2 증폭 모듈(G2)에 연결된다. 또한, 제2 증폭 모듈(G2)의 출력은 제3 증폭 모듈(G3)의 출력에 연결되고, 제2 증폭 모듈(G2) 및 제3 증폭 모듈(G3)은 모두 버퍼 연결 방식으로 연결된다. 즉, 제2 증폭 모듈(G2)의 출력단은 제2 증폭 모듈(G2)의 양의 입력단에 연결되고, 제3 증폭 모듈(G3)의 출력단은 제3 증폭 모듈(G3)의 음의 입력단에 연결된다. 이러한 방식으로, 제2 증폭 모듈(G2)의 출력단의 임피던스와 제3 증폭 모듈(G3)의 출력단의 임피던스가 감소되어 대역폭이 증가하게 된다.
또한, 제2 증폭 모듈(G2)이 위치된 브랜치 루프와 제3 증폭 모듈(G3)이 위치된 브랜치 루프의 안정성을 보장하기 위해, 전압 조정 회로는 피드백 보상 유닛(8)을 더 포함한다. 도 5에 도시된 바와 같이, 특정 구현시, 피드백 보상 유닛(8)은 커패시터(Cm), G4 모듈 및 G5 모듈을 포함한다. G4 모듈의 출력단은 제3 증폭 모듈(G3)에 연결되고, G4 모듈 및 Cm은 제3 증폭 모듈(G3)이 위치된 브랜치에 대한 피드백 보상을 수행하도록 구성된다. G5 모듈의 출력단은 제2 증폭 모듈(G2)에 연결되고, G5 모듈 및 Cm은 제2 증폭 모듈(G2)이 위치된 브랜치에 대한 피드백 보상을 수행하도록 구성된다.
G4 모듈 및 G5 모듈은 전류원(current source) 또는 다른 증폭 유닛일 수 있음에 유의해야 한다. 이는 본 발명의 실시 예에서 제한되지 않는다. 예를 들어, 도 6을 참조하면, 도 6은 실제 회로에서 G4 모듈 및 G5 모듈의 특정 구현을 도시한다.
제2 비교 및 제어 유닛(6)에 의해 제2 스위치 유닛(2)을 제어하는 특정 구현만이 여기서 설명을 위해 예로서 이용된다는 점에 유의해야 한다. 실제 구현시, 도 5 또는 도 6에 도시된 실시 예는 임의의 구조의 비교 및 제어 유닛에 의해 스위치 유닛을 제어하는 특정 구현에 적용될 수 있다.
또한, 제3 스위치 유닛(3)은 제2 스위치 유닛(2)과 제1 스위치 유닛(1)을 병렬 연결한 후에 획득된 미러임을 유의해야 한다. 특정 구현시 다음 두 가지 경우가 있다.
제1 케이스: 제3 스위치 유닛(3)이 제1 미러 스위치 유닛 및 제2 미러 스위치 유닛을 포함하고, 제1 미러 스위치 유닛에 포함된 스위치의 수량은 제1 스위치 유닛(1)에 포함된 스위치의 수량의 1/N이며, 제2 미러 스위치 유닛에 포함된 스위치의 수량은 제2 스위치 유닛(2)에 포함된 스위치의 수량의 1/N이다. 또한, 전압 조정 회로는 미러 저항기를 더 포함하고, 미러 저항기(R2)의 값은 부하에 포함된 저항기(R)의 N/1이며, 여기서, N은 1보다 큰 양의 정수이다.
즉, 프로세스 구현의 용이성을 위해, 특정 구현시, 제3 스위치 유닛(3)에 포함된 미러 스위치 유닛은 축소될 수 있으며, 즉, 제3 스위치 유닛(3)에 포함된 스위치의 수량은 각각 제1 스위치 유닛(1)에 포함된 스위치의 수량의 1/N 및 제2 스위치 유닛(2)에 포함된 스위치의 수량의 1/N로 설정된다.
제2 케이스: 제1 스위치 유닛(1)과 제2 스위치 유닛(2)이 모두 MOS(Metal Oxide Semiconductor)를 포함하는 스위치 유닛인 경우, 제1 미러 스위치 유닛에 포함된 MOS 트랜지스터의 종횡비(aspect ratio)는 제1 스위치 유닛(1)에 포함된 MOS 트랜지스터의 종횡비의 N/1이고, 제2 미러 스위치 유닛에 포함된 MOS 트랜지스터의 종횡비는 제2 스위치 유닛(2)에 포함된 MOS 트랜지스터의 종횡비의 1/N이다.
MOS 트랜지스터의 폭 및 길이는 MOS 트랜지스터를 통해 흐르는 전류의 값에 영향을 줄 수 있다. 제3 스위치 유닛(3)을 구현하기 위해, 본 구현에서, 미러링된(mirrored) 제3 스위치 유닛(3)에 포함된 MOS 트랜지스터의 종횡비는 미러링이 수행되기 전의 MOS 트랜지스터의 1/N으로 설정될 수 있다.
물론, 제1 스위치 유닛(1)과 제2 스위치 유닛(2)이 모두 MOS 트랜지스터만을 포함하는 스위치 유닛인 예가 설명을 위해 이용된 것임을 유의해야 한다. 다른 실시 예에서, 제1 스위치 유닛(1) 및 제2 스위치 유닛(2)은 다르게는 다른 스위치를 포함할 수 있다. 예를 들어, 제1 스위치 유닛(1) 및 제2 스위치 유닛(2)은 다르게는 트라이오드(triode)를 포함할 수 있다. 이는 본 발명의 실시 예에서 제한되지 않는다.
또한, 전술한 바와 같이, 제1 스위치 유닛(1)의 등가 저항은 제2 스위치 유닛(2)의 등가 저항보다 작다. 특정 구현시, 제1 스위치 유닛(1)에 포함된 스위치의 수량이 제2 스위치 유닛(2)에 포함된 스위치의 수량보다 큰 경우, 제1 스위치 유닛(1)의 등가 저항은 제2 스위치 유닛(2)의 등가 저항보다 작다.
다르게는, 제1 스위치 유닛(1)과 제2 스위치 유닛(2)이 모두 MOS 트랜지스터를 포함하는 스위치 유닛이고, 제1 스위치 유닛(1)에 포함된 MOS 트랜지스터의 종횡비가 제2 스위치 유닛(2)에 포함된 MOS 트랜지스터의 종횡비보다 큰 경우, 제1 스위치 유닛(1)의 등가 저항은 제2 스위치 유닛(2)의 등가 저항보다 작다.
또한, 전압 조정 회로는 제4 스위치 유닛(7)을 더 포함할 수 있다. 제4 스위치 유닛(7)은 복수의 스위치를 포함한다. 제4 스위치 유닛(7)은 제2 스위치 유닛(2)과 부하(6) 사이에 직렬로 연결되고, 제4 스위치 유닛(7)은 제2 스위치 유닛(2)이 위치된 브랜치의 등가 저항을 증가시켜 제2 스위치 유닛(2)을 통해 흐르는 전류를 감소시킨다.
도 7을 참조하면, 제2 스위치 유닛(2)이 위치된 브랜치를 통해 흐르는 전류가 비교적으로 작은 것을 보장하기 위해, 제2 스위치 유닛(2)이 위치된 브랜치의 등가 저항이 증가될 수 있다. 이러한 목적을 달성하기 위해, 제4 스위치 유닛(7)은 제2 스위치 유닛(2)과 부하(6) 사이에 직렬로 연결된다. 구체적으로, 제4 스위치 유닛(7)의 입력단은 제2 스위치 유닛(2)의 출력단에 연결되고, 제4 스위치 유닛(7)의 출력단은 부하(6)에 연결된다.
특정 구현시에, 제4 스위치 유닛(7)의 등가 저항의 값은 복수의 방식으로 제어될 수 있다. 다음과 같은 몇 가지 구현이 구체적으로 포함될 수 있다.
제1 케이스: 제4 스위치 유닛(7)의 등가 저항의 값이 제1 비교 및 제어 유닛(4)에 의해 결정된 제1 바이어스 전압을 이용하여 제어되도록, 제4 스위치 유닛(7)이 제1 비교 및 제어 유닛(4)에 연결된다.
구체적인 구현에서, 제4 스위치 유닛(7)의 게이트는 제1 비교 및 제어 유닛(4)의 출력단에 연결됨으로써, 제1 비교 및 제어 유닛(4)에 의해 결정되고 출력된 제1 바이어스 전압을 이용하여 제4 스위치 유닛(7)의 등가 저항의 값이 제어된다.
제2 케이스: 제4 스위치 유닛(7)의 등가 저항의 값이 제2 비교 및 제어 유닛(5)에 의해 결정된 제2 바이어스 전압을 이용하여 제어되도록, 제4 스위치 유닛(7)이 제2 비교 및 제어 유닛(5)에 연결된다.
구체적인 구현에서, 제4 스위치 유닛(7)의 게이트는 제5 비교 및 제어 유닛(5)의 출력단에 연결됨으로써, 제2 비교 및 제어 유닛(5)에 의해 결정되고 출력된 제2 바이어스 전압을 이용하여 제4 스위치 유닛(7)의 등가 저항의 값이 제어된다.
제4 스위치 유닛(7)의 등가 저항의 값이 제1 비교 및 제어 유닛(4)에 의해 결정된 제1 바이어스 전압에 의해 제어되거나, 또는 제4 스위치 유닛(7)의 등가 저항의 값이 제2 비교 및 제어 유닛(5)에 의해 결정된 제2 바이어스 전압을 이용하여 제어되는 예가 단지 전술한 설명에서 설명을 위해 이용됨을 유의해야 한다. 다른 가능한 구현에서, 전압 조정 회로는 제3 비교 및 제어 유닛을 더 포함하고, 제3 비교 및 제어 유닛은 제4 스위치 유닛(7)에 연결된다. 이 경우에, 제4 스위치 유닛(7)의 등가 저항의 값이 제3 비교 및 제어 유닛을 이용하여 전압 조정 회로에 의해 제어될 수 있다. 이것은 본 발명의 본 실시 예에서 제한되지 않는다.
또한, 전압 조정 회로가 제4 스위치 유닛(7)을 포함하는 경우, 제3 스위치 유닛(3)은 제2 스위치 유닛(2), 제1 스위치 유닛(1) 및 제4 스위치 유닛(7)이 서로 연결된 후에 획득된 유닛의 미러임을 유의해야 한다.
이 경우, 제3 스위치 유닛(3)은 제1 미러 스위치 유닛, 제2 미러 스위치 유닛 및 제4 미러 스위치 유닛을 포함한다. 제1 미러 스위치 유닛에 포함된 스위치의 수량은 제1 스위치 유닛(1)에 포함된 스위치의 수량의 1/N이고, 제2 미러 스위치 유닛에 포함된 스위치의 수량은 제2 스위치 유닛(2)에 포함된 스위치의 수량의 1/N이며, 제4 미러 스위치 유닛에 포함된 스위치의 수량은 제4 스위치 유닛(7)에 포함된 스위치의 수량의 1/N이다.
다르게는, 제1 스위치 유닛(1), 제2 스위치 유닛(2) 및 제4 스위치 유닛(7)이 모두 MOS(metal-oxide semiconductor) 트랜지스터를 포함하는 스위치 유닛인 경우, 제1 미러 스위치 유닛에 포함된 MOS 트랜지스터의 종횡비는 제1 스위치 유닛(1)에 포함된 MOS 트랜지스터의 종횡비의 1/N이고, 제2 미러 스위치 유닛에 포함된 MOS 트랜지스터의 종횡비는 제2 스위치 유닛(2)에 포함된 MOS 트랜지스터의 종횡비의 1/N이며, 제4 미러 스위치 유닛에 포함된 MOS 트랜지스터의 종횡비는 제4 스위치 유닛(7)에 포함된 MOS 트랜지스터의 종횡비의 1/N이다.
본 출원에서 제공되는 전압 조정 회로에서, 전원 공급기가 전력 공급을 시작하는 경우, 제1 스위치 유닛 및 제2 스위치 유닛은 제1 출력 전압을 부하에 출력한다. 제1 출력 전압의 안정성을 보장하기 위해, 전압 조정 회로는 제1 비교 및 제어 유닛을 이용하여, 전압 조정을 수행하도록 제1 스위치 유닛을 제어할 수 있거나; 또는 제2 비교 및 제어 유닛을 이용하여, 전압 조정을 수행하도록 제2 스위치 유닛을 제어할 수 있다. 즉, 전압 조정 회로는 제1 비교 및 제어 유닛을 이용하여 제1 출력 전압을 수집하고, 제1 출력 전압, 제1 기준 전압 및 제2 기준 전압에 기반하여 디지털 제어를 통해 제1 스위치 유닛의 등가 저항의 값을 제어하여 제1 출력 전압을 조정할 수 있다. 다르게는, 전압 조정 회로는 제2 비교 및 제어 유닛을 이용하여 제1 출력 전압 및 제2 출력 전압을 수집하고, 제1 출력 전압, 제2 출력 전압 및 제3 기준 전압에 기반하여 아날로그 제어를 통해 제3 스위치 유닛의 등가 저항의 값과 제2 스위치 유닛의 등가 저항의 값을 제어하여, 제1 출력 전압을 조정한다. 제1 스위치 유닛의 등가 저항은 제2 스위치 유닛의 등가 저항보다 작으며, 즉, 제1 스위치 유닛이 위치된 브랜치를 통해 흐르는 전류는 제2 스위치 유닛이 위치된 브랜치를 통해 흐르는 전류보다 크다. 디지털 제어 하의 제1 스위치 유닛이 선형 영역에서 작동하고, 비교적 큰 전류가 단위 영역에서 제1 스위치 유닛을 통해 흐를 수 있게 하여 넓은 출력 전류 능력을 구현하는 것을 보장할 수 있다. 또한, 디지털 제어와 비교하여, 아날로그 제어는 제2 스위치 유닛에 의해 출력되는 등가 트랜스컨덕턴스를 증가시킬 수 있으며 트랜스컨덕턴스는 PSRR에 정비례한다. 따라서, 제2 스위치 유닛이 위치된 브랜치를 제어하는 것에 의해 비교적 높은 PSRR이 보장된다. 또한, 제3 기준 전압은 제2 기준 전압보다 크고 제1 기준 전압보다 작다. 즉, 제1 출력 전압에서 비교적 큰 변동이 발생하는 경우, 제1 스위치 유닛이 위치된 브랜치를 이용하여 전압 조정이 수행되고; 그리고 제1 출력 전압에서 비교적 작은 변동이 발생하는 경우, 제2 스위치 유닛이 위치된 브랜치를 이용하여 전압 조정이 수행된다. 이러한 방식으로, 제1 스위치 유닛이 디지털 제어하에 있더라도, 비교적으로 작은 변동이 발생할 때, 제1 비교 및 제어 유닛은 제1 스위치 유닛의 스위치 트랜지스터가 온되도록 제어하지 않는다. 따라서, 브랜치는 시스템의 PSRR에 영향을 미치지 않으며, 즉 브랜치는 시스템의 PSRR을 감소시키지 않는다.
전술한 설명은 본 출원에 제공된 실시 예이지만, 본 출원을 제한하려는 것은 아니다. 본 출원의 정신 및 원리를 벗어나지 않고 이루어진 수정, 동등한 대체 또는 개선은 본 출원의 보호 범위 내에 있어야 한다.

Claims (9)

  1. 전압 조정(voltage regulation) 회로로서
    제1 스위치 유닛;
    제2 스위치 유닛;
    제3 스위치 유닛;
    제1 비교 및 제어 유닛;
    제2 비교 및 제어 유닛; 및
    부하(load)
    를 포함하고, 제1 스위치 유닛 및 제2 스위치 유닛은 모두 전압 변환 기능을 가지며;
    제1 스위치 유닛 및 제2 스위치 유닛은 모두 전원 공급기(power supply)로부터 전압 입력을 수신하고, 제1 스위치 유닛의 등가 저항(equivalent resistance)은 제2 스위치 유닛의 등가 저항보다 작으며;
    제1 스위치 유닛 및 제2 스위치 유닛은 추가로 부하에 각각 연결되고, 제1 출력 전압을 부하에 제공하도록 구성되며, 제1 출력 전압은 제1 스위치 유닛 및 제2 스위치 유닛에 의해 출력된 전압이고;
    제1 비교 및 제어 유닛은 제1 스위치 유닛에 연결되며, 그리고 제1 출력 전압을 수집하고, 제1 출력 전압, 제1 기준 전압 및 제2 기준 전압에 기반하여 제1 바이어스 전압을 결정하며, 제1 바이어스 전압을 이용하여 디지털 제어를 통해 제1 스위치 유닛의 등가 저항의 값을 제어하도록 구성되고, 제1 기준 전압은 제2 기준 전압보다 크며; 그리고
    제2 비교 및 제어 유닛은 제3 스위치 유닛 및 제2 스위치 유닛에 연결되고, 그리고 제1 출력 전압 및 제2 출력 전압을 수집하며, 제1 출력 전압, 제2 출력 전압 및 제3 기준 전압에 기반하여 제2 바이어스 전압을 결정하고, 제2 바이어스 전압을 이용하여 아날로그 제어를 통해 제3 스위치 유닛의 등가 저항의 값과 제2 스위치 유닛의 등가 저항의 값을 제어하도록 구성되며 - 제3 기준 전압은 제2 기준 전압보다 크고 제1 기준 전압보다 작으며, 제3 스위치 유닛은 제2 스위치 유닛과 제1 스위치 유닛이 병렬로 연결된 후에 획득된 유닛의 미러(mirror)임 -, 그리고 제2 출력 전압을 출력하여 부하의 변동(fluctuation)에 의해 야기되는 제2 바이어스 전압의 에러(error)를 제거하도록 구성되는, 전압 조정 회로.
  2. 제1항에 있어서,
    제1 스위치 유닛에 포함된 스위치의 수량이 제2 스위치 유닛에 포함된 스위치의 수량보다 큰 경우, 제1 스위치 유닛의 등가 저항은 제2 스위치 유닛의 등가 저항보다 작거나; 또는
    제1 스위치 유닛 및 제2 스위치 유닛이 모두 MOS(metal-oxide semiconductor) 트랜지스터를 포함하는 스위치 유닛이고, 제1 스위치 유닛에 포함된 MOS 트랜지스터의 종횡비(aspect ratio)가 제2 스위치 유닛에 포함된 MOS 트랜지스터의 종횡비보다 큰 경우, 제1 스위치 유닛의 등가 저항이 제2 스위치 유닛의 등가 저항보다 작은, 전압 조정 회로.
  3. 제1항에 있어서,
    상기 제3 스위치 유닛은 제1 미러 스위치 유닛 및 제2 미러 스위치 유닛을 포함하고, 제1 미러 스위치 유닛에 포함된 스위치의 수량이 제1 스위치 유닛에 포함된 스위치의 수량의 1/N이며, 제2 미러 스위치 유닛에 포함된 스위치의 수량은 제2 스위치 유닛에 포함된 스위치의 수량의 1/N이며, N은 1보다 큰 양의 정수이고; 그리고,
    상기 전압 조정 회로는 미러 저항기(resistor)를 더 포함하고, 미러 저항기의 값은 부하에 포함된 저항기의 1/N인, 전압 조정 회로.
  4. 제3항에 있어서,
    제1 스위치 유닛 및 제2 스위치 유닛이 모두 MOS(metal-oxide semiconductor) 트랜지스터를 포함하는 스위치 유닛인 경우, 제1 미러 스위치 유닛에 포함된 MOS 트랜지스터의 종횡비는 제1 스위치 유닛에 포함된 MOS 트랜지스터의 종횡비의 1/N이고, 제2 미러 스위치 유닛에 포함된 MOS 트랜지스터의 종횡비는 제2 스위치 유닛에 포함된 MOS 트랜지스터의 종횡비의 1/N인, 전압 조정 회로.
  5. 제1항에 있어서,
    상기 전압 조정 회로는 제4 스위치 유닛을 더 포함하고,
    제4 스위치 유닛은 복수의 스위치를 포함하고, 제4 스위치 유닛은 제2 스위치 유닛과 부하 사이에 직렬로 연결되며, 제4 스위치 유닛은 제2 스위치 유닛이 위치된 브랜치(branch)의 등가 저항을 증가시켜 제2 스위치 유닛을 통해 흐르는 전류를 감소시키도록 구성되고; 그리고,
    이에 대응하여, 제3 스위치 유닛은 제2 스위치 유닛, 제1 스위치 유닛 및 제4 스위치 유닛이 서로 연결된 후에 획득된 유닛의 미러인, 전압 조정 회로.
  6. 제5항에 있어서,
    상기 제4 스위치 유닛의 등가 저항의 값이 제1 비교 및 제어 유닛에 의해 결정된 제1 바이어스 전압을 이용하여 제어되도록, 상기 제4 스위치 유닛이 제1 비교 및 제어 유닛에 연결되는, 전압 조정 회로.
  7. 제5항에 있어서,
    상기 제4 스위치 유닛의 등가 저항의 값이 제2 비교 및 제어 유닛에 의해 결정된 제2 바이어스 전압을 이용하여 제어되도록, 상기 제4 스위치 유닛이 제2 비교 및 제어 유닛에 연결되는, 전압 조정 회로.
  8. 제1항에 있어서,
    상기 제1 비교 및 제어 유닛이 윈도우 비교기를 포함하는 경우,
    상기 윈도우 비교기는 제1 출력 전압이 제1 기준 전압보다 큰 경우 제1 기준 전압 및 제1 출력 전압에 기반하여 제1 바이어스 전압을 결정하거나; 또는 제1 출력 전압이 제2 기준 전압보다 낮은 경우 제2 기준 전압 및 제1 출력 전압에 기반하여 제1 바이어스 전압을 결정하도록 구성되는, 전압 조정 회로.
  9. 제1항에 있어서,
    상기 제2 비교 및 제어 유닛은 제1 증폭 모듈, 제2 증폭 모듈, 및 제3 증폭 모듈을 포함하고, 제1 증폭 모듈은 제2 증폭 모듈 및 제3 증폭 모듈에 연결되며, 제2 증폭 모듈은 제3 증폭 모듈에 연결된 후 제2 스위치 유닛에 연결되고; 그리고,
    상기 전압 조정 회로는 피드백 보상 유닛을 더 포함하고,
    상기 피드백 보상 유닛은 제2 스위치 유닛, 제2 증폭 모듈 및 제3 증폭 모듈에 연결되며, 피드백 보상 유닛에 포함된 피드백 보상 커패시터를 이용하여, 제2 증폭 모듈이 위치된 브랜치 및 제3 증폭 모듈이 위치된 브랜치에 대한 피드백 보상을 수행하도록 구성되는, 전압 조정 회로
KR1020197024037A 2017-08-16 2017-08-16 전압 조정 회로 KR102247386B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/097690 WO2019033304A1 (zh) 2017-08-16 2017-08-16 一种调压电路

Publications (2)

Publication Number Publication Date
KR20190103405A KR20190103405A (ko) 2019-09-04
KR102247386B1 true KR102247386B1 (ko) 2021-04-30

Family

ID=65362128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197024037A KR102247386B1 (ko) 2017-08-16 2017-08-16 전압 조정 회로

Country Status (6)

Country Link
US (2) US10984839B2 (ko)
EP (1) EP3672052A4 (ko)
JP (1) JP6757857B2 (ko)
KR (1) KR102247386B1 (ko)
CN (1) CN110168894B (ko)
WO (1) WO2019033304A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019033304A1 (zh) * 2017-08-16 2019-02-21 华为技术有限公司 一种调压电路
US11112813B2 (en) * 2019-11-28 2021-09-07 Shenzhen GOODIX Technology Co., Ltd. Distributed low-dropout voltage regulator (LDO) with uniform power delivery
CN112018840B (zh) * 2020-07-30 2022-02-25 上海芯导电子科技股份有限公司 一种微小电流和容性负载的检测电路
EP3951551B1 (en) * 2020-08-07 2023-02-22 Scalinx Voltage regulator and method
EP4109216A1 (en) * 2021-06-21 2022-12-28 Samsung Electronics Co., Ltd. System-on-chip including low-dropout regulator

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120086490A1 (en) 2010-10-11 2012-04-12 Samsung Electronics Co., Ltd. Integrated circuit devices using power supply circuits with feedback from a replica load
US20140167813A1 (en) 2012-12-18 2014-06-19 Arijit Raychowdhury Digital clamp for state retention

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833073B2 (ja) * 1989-11-28 1998-12-09 日本電気株式会社 出力バッファ回路
US6304131B1 (en) * 2000-02-22 2001-10-16 Texas Instruments Incorporated High power supply ripple rejection internally compensated low drop-out voltage regulator using PMOS pass device
JP4538969B2 (ja) * 2001-02-19 2010-09-08 富士電機システムズ株式会社 シリーズレギュレータ回路
JP3957204B2 (ja) * 2003-05-14 2007-08-15 日本電信電話株式会社 ドロッパ型電池電圧補償装置
US7880531B2 (en) * 2008-01-23 2011-02-01 Micron Technology, Inc. System, apparatus, and method for selectable voltage regulation
CN101963820B (zh) * 2009-07-21 2013-11-06 意法半导体研发（上海）有限公司 自适应密勒补偿型电压调节器
US8378655B2 (en) 2009-11-10 2013-02-19 Maxim Integrated Products, Inc. Determining initial pre-bias in a switch-mode controller for a buck converter device
JP5171908B2 (ja) * 2010-09-14 2013-03-27 株式会社日立製作所 電源回路
CN101986236B (zh) 2010-10-27 2014-04-30 华为技术有限公司 稳压器的频率补偿电路
JP5793979B2 (ja) 2011-06-14 2015-10-14 ミツミ電機株式会社 レギュレータ用半導体集積回路
JP5864220B2 (ja) 2011-11-11 2016-02-17 ルネサスエレクトロニクス株式会社 半導体集積回路
US9235225B2 (en) * 2012-11-06 2016-01-12 Qualcomm Incorporated Method and apparatus reduced switch-on rate low dropout regulator (LDO) bias and compensation
US20140266103A1 (en) 2013-03-15 2014-09-18 Qualcomm Incorporated Digitally assisted regulation for an integrated capless low-dropout (ldo) voltage regulator
US9397559B2 (en) * 2013-11-25 2016-07-19 Gazelle Semiconductor, Inc. Switching regulator current mode feedback circuits and methods
CN104079177B (zh) * 2014-06-24 2017-06-20 华为技术有限公司 一种电压调整器的电路
US9397613B2 (en) * 2014-10-03 2016-07-19 Short Circuit Technologies Llc Switching current source radio frequency oscillator
CN104850210B (zh) * 2015-04-30 2017-12-01 华为技术有限公司 一种电源门控电路
CN104965555B (zh) * 2015-06-23 2018-11-16 北京兆易创新科技股份有限公司 电压调节装置及电压生成系统
TWI560538B (en) * 2015-06-30 2016-12-01 Univ Nat Tsing Hua Feedback type voltage regulator
CN204835922U (zh) * 2015-07-03 2015-12-02 信利（惠州）智能显示有限公司 一种输出电压可控调节的电路
KR102282192B1 (ko) * 2015-07-23 2021-07-27 삼성전자 주식회사 미스매치 검출 및 보상 회로를 갖는 반도체 장치
TWI675278B (zh) * 2015-11-09 2019-10-21 力智電子股份有限公司 電源轉換裝置的參數設定電路以及電流產生方法
CN106130557B (zh) * 2016-06-20 2019-10-11 中国电子科技集团公司第二十四研究所 一种比较器失调电压自校正电路
CN107528576A (zh) * 2016-06-22 2017-12-29 许亚夫 一种高性能开关电源芯片修调电路
CN106774587A (zh) * 2016-12-05 2017-05-31 清华大学 一种低压差线性稳压器
WO2019033304A1 (zh) * 2017-08-16 2019-02-21 华为技术有限公司 一种调压电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120086490A1 (en) 2010-10-11 2012-04-12 Samsung Electronics Co., Ltd. Integrated circuit devices using power supply circuits with feedback from a replica load
US20140167813A1 (en) 2012-12-18 2014-06-19 Arijit Raychowdhury Digital clamp for state retention

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
K. Mori et al., "Analog-Assisted Digital Low Dropout Regulator (AAD-LDO) with 59% Faster Transient Response and 28% Ripple Reduction", The Japan Society of Applied Physics, 2014. 03. 28.

Also Published As

Publication number Publication date
KR20190103405A (ko) 2019-09-04
JP2020507860A (ja) 2020-03-12
CN110168894B (zh) 2020-07-28
EP3672052A4 (en) 2020-08-19
US20190392871A1 (en) 2019-12-26
US20210166735A1 (en) 2021-06-03
US10984839B2 (en) 2021-04-20
EP3672052A1 (en) 2020-06-24
US11120845B2 (en) 2021-09-14
WO2019033304A1 (zh) 2019-02-21
CN110168894A (zh) 2019-08-23
JP6757857B2 (ja) 2020-09-23

Similar Documents

Publication Publication Date Title
KR102247386B1 (ko) 전압 조정 회로
US10613563B2 (en) Regulator circuit including error amplifiers respectively controlling transistors having different sizes according to state of load
CN109032241B (zh) 一种带电流限功能的低压差线性稳压器
KR101071799B1 (ko) 정전압 회로 및 정전압 회로의 출력 전압 제어 방법
US8665020B2 (en) Differential amplifier circuit that can change current flowing through a constant-current source according to load variation, and series regulator including the same
US20080224679A1 (en) Regulator With Improved Load Regulation
KR20060127070A (ko) 과전류 검출 회로 및 그것을 구비한 레귤레이터
KR102229236B1 (ko) 전압 레귤레이터
EP1865397A1 (en) Low drop-out voltage regulator
US10571942B2 (en) Overcurrent limiting circuit, overcurrent limiting method, and power supply circuit
KR20140109831A (ko) 볼티지 레귤레이터
JP2017126259A (ja) 電源装置
JP7144492B2 (ja) 可変インピーダンス切り替え制御
KR20160124672A (ko) 전류 검출 회로
US10216207B2 (en) Overvoltage clamp in regulators
US20160226378A1 (en) Voltage regulator
CN111435144B (zh) 电流检测电路
KR102444199B1 (ko) 저전압 강하 레귤레이터들을 포함하는 전압 보상 회로 및 이의 동작 방법
US6124754A (en) Temperature compensated current and voltage reference circuit
Balan A low-voltage regulator circuit with self-bias to improve accuracy
JP5747761B2 (ja) デジタル−アナログ変換器及び半導体集積回路
JP2019004556A (ja) 電流調節回路、それを用いた電源管理回路
KR101208179B1 (ko) 듀얼 전류 제어 모드를 갖는 전력 증폭 장치
CN110908422B (zh) 一种低压差线性稳压器和控制系统
KR100967029B1 (ko) 소프트 스타트를 갖는 레귤레이터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant