JP6757857B2 - 電圧調整回路 - Google Patents

電圧調整回路 Download PDF

Info

Publication number
JP6757857B2
JP6757857B2 JP2019543804A JP2019543804A JP6757857B2 JP 6757857 B2 JP6757857 B2 JP 6757857B2 JP 2019543804 A JP2019543804 A JP 2019543804A JP 2019543804 A JP2019543804 A JP 2019543804A JP 6757857 B2 JP6757857 B2 JP 6757857B2
Authority
JP
Japan
Prior art keywords
switch unit
voltage
unit
output
output voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019543804A
Other languages
English (en)
Other versions
JP2020507860A (ja
Inventor
タン，ヤンヤン
ヤオ，エンイ
ジャン，チェン−ション
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2020507860A publication Critical patent/JP2020507860A/ja
Application granted granted Critical
Publication of JP6757857B2 publication Critical patent/JP6757857B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/563—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including two stages of regulation at least one of which is output level responsive, e.g. coarse and fine regulation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G05F1/595—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load semiconductor devices connected in series
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

この出願は、集積回路技術の分野に関し、特に電圧調整回路に関する。
半導体プロセスの発展によって、集積回路が広く適用されている。集積回路は、通常では、不確実性を有する異なる動作シナリオで動作する。不確実性を有する異なる動作シナリオは、一般的に、集積回路内の内部素子の経年変化及び温度変化のように、集積回路の通常の動作に影響を与える様々な要因の変化により引き起こされる。さらに、不確実性を有する異なる動作シナリオは、通常では、集積回路に種々の欠点をもたらし、例えば、集積回路内の動作電圧の変動を引き起こす。その結果、システム安定性が影響を受ける。したがって、集積回路が通常通り不確実性のもとで動作できることを確保するために、集積回路内の動作電圧は、電圧調整回路を使用することにより調整される必要がある。
関連技術では、集積回路内の動作電圧は、システム安定性を確保するために、図１に示す電圧調整回路を使用することにより調整され得る。図１に示すように、電圧調整回路は、第1のスイッチユニット10と、第2のスイッチユニット20と、比較及び制御ユニット30と、負荷40とを含む。第1のスイッチユニット10及び第2のスイッチユニット20の双方は電圧変換機能を有する。第1のスイッチユニット10は、負荷40に接続され、第1の出力電圧VVDDを負荷40に提供するように構成される。第2のスイッチユニット20は、第1のスイッチユニット10のミラーであり、すなわち、第2のスイッチユニット20は、第1のスイッチユニット10の縮小構造である。第2のスイッチユニット20により出力される第2の出力電圧VDRの値は、負荷の変動にまだ影響されない第1の出力電圧VVDDの値に等しい。比較及び制御ユニット30は、第1のスイッチユニット10及び第2のスイッチユニット20に接続され、第1の出力電圧VVDD及び第2の出力電圧VDRを収集し、第1の出力電圧VVDD、第2の出力電圧VDR及び基準電圧Vrefに基づいてバイアス電圧V1を決定し、第1の出力電圧VVDDを調整するように、バイアス電圧V1を使用することにより第1のスイッチユニット10及び第2のスイッチユニット20の状態に対して制御するように構成される。第1のスイッチユニット10を制御するために使用されるバイアス電圧V1は、2つの電圧により決定されるので、2つの電圧は、VDR及びVrefに基づいて出力される電圧と、VVDD及びVrefに基づいて出力される電圧とを含み、第2の出力電圧VDRは、負荷の影響のもとで変動しない。したがって、VDR及び基準電圧に基づいて出力される電圧は、第1の出力電圧VVDDの変動により引き起こされるバイアス電圧V1の誤差を除去でき、それにより、システム安定性を確保する。
実際の実現方式の中で、システム安定性が確保されるとき、通常では、比較的広い出力電流範囲をどのように実現するかは、実際の要件に基づいて更に検討される必要がある。比較的広い出力電流範囲は、出力電流のスパンが比較的大きいことを意味する。例えば、出力電流範囲は、数ミリアンペアから数アンペアでもよい。さらに、広い出力電流範囲で比較的高い電源電圧変動除去比(Power Supply Rejection Ratio, PSRR)をどのように確保するかも研究の焦点となっている。
システム安定性を確保しつつ、広い出力電流範囲で比較的高いPSRRを実現するために、この出願は電圧調整回路を提供する。技術的解決策は以下の通りである。
電圧調整回路は、第1のスイッチユニットと、第2のスイッチユニットと、第3のスイッチユニットと、第1の比較及び制御ユニットと、第2の比較及び制御ユニットと、負荷とを含み、第1のスイッチユニット及び第2のスイッチユニットの双方は電圧変換機能を有する。
第1のスイッチユニット及び第2のスイッチユニットの双方は、電源から電圧入力を受け取り、第1のスイッチユニットの等価抵抗は、第2のスイッチユニットの等価抵抗よりも小さい。
第1のスイッチユニット及び第2のスイッチユニットは、負荷に更に別々に接続され、第1の出力電圧を負荷に提供するように構成され、第1の出力電圧は、第1のスイッチユニット及び第2のスイッチユニットにより出力される電圧である。
第1の比較及び制御ユニットは、第1のスイッチユニットに接続され、第1の出力電圧を収集し、第1の出力電圧、第1の基準電圧及び第2の基準電圧に基づいて第1のバイアス電圧を決定し、第1のバイアス電圧を使用することによりデジタル制御を通じて第1のスイッチユニットの等価抵抗の値を制御するように構成される。第1の基準電圧は、第2の基準電圧よりも大きい。第2の比較及び制御ユニットは、第3のスイッチユニット及び第2のスイッチユニットに接続され、第1の出力電圧及び第2の出力電圧を収集し、第1の出力電圧、第2の出力電圧及び第3の基準電圧に基づいて第2のバイアス電圧を決定し、第2のバイアス電圧を使用することによりアナログ制御を通じて第3のスイッチユニット及び第2のスイッチユニットの等価抵抗の値を制御するように構成される。第3の基準電圧は、第2の基準電圧よりも大きく、第1の基準電圧よりも小さい。第3のスイッチユニットは、第2のスイッチユニット及び第1のスイッチユニットが並列に接続された後に得られるユニットのミラーであり、負荷の変動により引き起こされる第2のバイアス電圧の誤差を除去するように、第2の出力電圧を出力するように構成される。
実際の動作プロセスにおいて、電圧調整回路は、第1のスイッチユニットが位置する分岐を使用することにより第1の出力電圧を調整してもよく、或いは第2のスイッチユニットが位置する分岐を使用することにより第1の出力電圧を調整してもよい。第1の基準電圧と第2の基準電圧と第3の基準電圧との間の値の関係に基づいて、第1の出力電圧に比較的大きい変動が発生したとき、第1の出力電圧は、第1のスイッチユニットが位置する分岐を使用することにより調整され、第1の出力電圧に比較的小さい変動が発生したとき、第1の出力電圧は、第2のスイッチユニットが位置する分岐を使用することにより調整されることが習得できる。
本発明のこの実施形態では、第1のスイッチユニットの等価抵抗は、第2のスイッチユニットの等価抵抗よりも小さく、第1のスイッチユニット及び第2のスイッチユニットは並列に接続される。したがって、第1のスイッチユニットが位置する分岐を流れる電流は、第2のスイッチユニットが位置する分岐を流れる電流よりも大きい。デジタル制御下での第1のスイッチユニットは、線形領域で動作し、比較的大きい電流が単位領域内で第1のスイッチユニットを流れることができることが確保でき、それにより、広い出力電流能力を実現する。さらに、デジタル制御と比較して、アナログ制御が、第2のスイッチユニットにより出力される等価相互コンダクタンスを増加させるように、第2のスイッチユニットを制御するために使用でき、相互コンダクタンスは、PSRRに正比例する。したがって、比較的高いPSRRは、第2のスイッチユニットが位置する分岐を制御することにより確保される。さらに、第1のスイッチユニットは、デジタル制御下にあるが、比較的小さい変動が発生したとき、第1の比較及び制御ユニットは、第1のスイッチユニット内のスイッチトランジスタがオンになるように制御しない。したがって、当該分岐はシステムのPSRRに影響を与えず、すなわち、当該分岐はシステムのPSRRの減少を引き起こさない。
第1のスイッチユニットに含まれるスイッチの数が第2のスイッチユニットに含まれるスイッチの数よりも大きいとき、第1のスイッチユニットの等価抵抗は、第2のスイッチユニットの等価抵抗よりも小さいか、或いは第1のスイッチユニット及び第2のスイッチユニットの双方が金属酸化物半導体MOSトランジスタを含むスイッチユニットであり、第1のスイッチユニットに含まれるMOSトランジスタのアスペクト比が第2のスイッチユニットに含まれるMOSトランジスタのアスペクト比よりも大きいとき、第1のスイッチユニットの等価抵抗は、第2のスイッチユニットの等価抵抗よりも小さい。
すなわち、実際の実現方式の中で、第1のスイッチユニット内のスイッチの数及び第2のスイッチユニット内のスイッチの数は、第1のスイッチユニットの等価抵抗が第2のスイッチユニットの等価抵抗よりも小さいことを実現するように設定されてもよく、或いは第1のスイッチユニット内のMOSトランジスタのアスペクト比及び第2のスイッチユニット内のMOSトランジスタのアスペクト比は、第1のスイッチユニットの等価抵抗が第2のスイッチユニットの等価抵抗よりも小さいことを実現するように設定されてもよく、それにより、実現方式の柔軟性を改善する。
さらに、第3のスイッチユニットは、第1のミラースイッチユニットと、第2のミラースイッチユニットとを含み、第1のミラースイッチユニットに含まれるスイッチの数は、第1のスイッチユニットに含まれるスイッチの数の1/Nであり、第2のミラースイッチユニットに含まれるスイッチの数は、第2のスイッチユニットに含まれるスイッチの数の1/Nであり、Nは、1よりも大きい正の整数である。電圧調整回路は、ミラー抵抗器を更に含み、ミラー抵抗器の値は、負荷に含まれる抵抗器の1/Nである。
プロセスの実現方式を容易にするために、具体的なの実現方式の中で、第3のスイッチユニットに含まれるミラースイッチユニットの数は縮小されてもよく、すなわち、第3のスイッチユニットに含まれるスイッチの数は、それぞれ第1のスイッチユニットに含まれるスイッチの数の1/N及び第2のスイッチユニットに含まれるスイッチの数の1/Nに設定される。このように、プロセスが簡略化される。
さらに、第1のスイッチユニット及び第2のスイッチユニットの双方が金属酸化物半導体MOSトランジスタを含むスイッチユニットであるとき、第1のミラースイッチユニットに含まれるMOSトランジスタのアスペクト比は、第1のスイッチユニットに含まれるMOSトランジスタのアスペクト比の1/Nであり、第2のミラースイッチユニットに含まれるMOSトランジスタのアスペクト比は、第2のスイッチユニットに含まれるMOSトランジスタのアスペクト比の1/Nである。
MOSトランジスタの幅及び長さは、MOSトランジスタを流れる電流の値に影響を与える可能性がある。したがって、第3のスイッチユニットを実現するために、この実現方式では、ミラーリングされた第3のスイッチユニットに含まれるMOSトランジスタのアスペクト比は、ミラーリングが実行される前のMOSトランジスタのアスペクト比の1/Nに設定されてもよい。このように、プロセスがまた簡略化される。
さらに、具体的な実現方式の中で、電圧調整回路は、第4のスイッチユニットを更に含み、第4のスイッチユニットは、複数のスイッチを含み、第4のスイッチユニットは、第2のスイッチユニットと負荷との間に直列に接続され、第4のスイッチユニットは、第2のスイッチユニットが位置する分岐の等価抵抗を増加させ、第2のスイッチユニットを流れる電流を低減するように構成され、対応して、第3のスイッチユニットは、第2のスイッチユニット、第1のスイッチユニット及び第4のスイッチユニットが互いに接続された後に得られるユニットのミラーである。
第2のスイッチユニットが位置する分岐を流れる電流が比較的小さいことを確保にするために、第2のスイッチユニットが位置する分岐の等価抵抗は増加してもよい。したがって、第4のスイッチユニットは、第2のスイッチユニットと負荷との間に直列に接続される。具体的には、第4のスイッチユニットの入力端は、第2のスイッチユニットの出力端に接続され、第4のスイッチユニットの出力端は、負荷に接続される。このように、第2のスイッチユニットが位置する分岐を流れる電流が十分に小さいことが確保できる。
可能な実現方式では、第4のスイッチユニットは、第1の比較及び制御ユニットに接続され、それにより、第4のスイッチユニットの等価抵抗の値は、第1の比較及び制御ユニットにより決定された第1のバイアス電圧を使用することにより制御される。
代替として、他の可能な実現方式では、第4のスイッチユニットは、第2の比較及び制御ユニットに接続され、それにより、第4のスイッチユニットの等価抵抗の値は、第2の比較及び制御ユニットにより決定された第2のバイアス電圧を使用することにより制御される。
すなわち、実際の実現方式の中で、第4のスイッチユニットは、実際の要件に基づいて異なる実現方式を通じて制御されてもよい。このように、実現方式の柔軟性が改善され得る。
具体的な実現方式の中で、第1の比較及び制御ユニットがウインドウコンパレータを含むとき、ウインドウコンパレータは、第1の出力電圧が第1の基準電圧よりも大きいとき、第1の基準電圧及び第1の出力電圧に基づいて第1のバイアス電圧を決定するように、或いは第1の出力電圧が第2の基準電圧よりも小さいとき、第2の基準電圧及び第1の出力電圧に基づいて第1のバイアス電圧を決定するように構成される。
すなわち、第1の比較及び制御ユニットは、ウインドウコンパレータを使用することにより実現されてもよい。第1の出力電圧が第1の基準電圧よりも大きい場合、電圧調整回路は、第1の出力電圧及び第1の基準電圧に基づいて決定された第1のバイアス電圧を使用することにより、第1のスイッチユニットの等価抵抗の値を制御する。実際の実現方式の中で、決定された第1のバイアス電圧のより大きい値、すなわち、第1の出力電圧と第1の基準電圧との間のより大きい差は、第1のスイッチユニットの等価抵抗がより大きくなるように制御される必要があることを示す。すなわち、可能な実現方式では、第1のスイッチユニット内のより多くのスイッチがオフになるように制御される必要がある。
第1の出力電圧が第2の基準電圧よりも小さい場合、電圧調整回路は、第1の出力電圧及び第2の基準電圧に基づいて決定された第1のバイアス電圧を使用することにより、第1のスイッチユニットの等価抵抗の値を制御する。実際の実現方式の中で、決定された第1のバイアス電圧のより小さい値、すなわち、第1の出力電圧と第1の基準電圧との間のより小さい差は、第1のスイッチユニットの等価抵抗がより小さくなるように制御される必要があることを示す。すなわち、可能な実現方式では、第1のスイッチユニット内のより多くのスイッチがオンになるように制御される必要がある。
本発明のこの実施形態では、第1の比較及び制御ユニットは、ウインドウコンパレータを使用することにより第1のスイッチユニットを制御し、それにより、第1の出力電圧に比較的大きい変動が発生したとき、第1の出力電圧は、第1のスイッチユニットが位置する分岐を使用することにより調整される。
さらに、第2の比較及び制御ユニットは、第1の増幅モジュールと、第2の増幅モジュールと、第3の増幅モジュールとを含む。第1の増幅モジュールは、第2の増幅モジュール及び第3の増幅モジュールに接続され、第2の増幅モジュールは、第3の増幅モジュールに接続された後に、第2のスイッチユニットに接続される。電圧調整回路は、フィードバック補償ユニットを更に含む。フィードバック補償ユニットは、第2のスイッチユニット、第2の増幅モジュール及び第3の増幅モジュールに接続され、フィードバック補償ユニットに含まれるフィードバック補償キャパシタを使用することにより、第2の増幅モジュールが位置する分岐及び第3の増幅モジュールが位置する分岐に対してフィードバック補償を実行するように構成される。
具体的な実現方式の中で高い帯域幅、高いPRSS、及び低いノイズの性能を実現するために、本発明のこの実施形態では、第2のスイッチユニットは、図５に示す回路を使用することにより、第2の比較及び制御ユニットにより制御される。第1の増幅モジュールは、トランジスタを含み、増幅機能を有するモジュールである。ノイズはトランジスタのサイズに正比例する。すなわち、第1の増幅モジュールに含まれるトランジスタのサイズがより大きい場合、生成されるノイズはより低くなり、そうでなく、第1の増幅モジュールに含まれるトランジスタのサイズがより小さい場合、生成されるノイズはより高くなる。したがって、本発明のこの実施形態では、低いノイズを達成するために、比較的厚いトランジスタを含む増幅機能モジュールが第1の増幅モジュールとして使用され、すなわち、通常では、第1の増幅モジュールに含まれるトランジスタのサイズは比較的大きい。
第1の増幅モジュールに含まれるトランジスタのサイズが比較的大きいとき、第1の増幅モジュールの帯域幅は低減される。帯域幅の欠点に対処するために、図６を参照すると、図６は、実施形態の例に従って具体的に実現される回路の図である。ここで、第1の増幅モジュールの正出力端は、第3の増幅モジュールに接続され、第1の増幅モジュールの負出力端は、第2の増幅モジュールに接続される。さらに、第2の増幅モジュールの出力は第3の増幅モジュールの出力に接続され、第2の増幅モジュール及び第3の増幅モジュールの双方は、バッファ接続方式で接続され、すなわち、第2の増幅モジュールの出力端は、第2の増幅モジュールの正入力端に接続され、第3の増幅モジュールの出力端は、第3の増幅モジュールの負入力端に接続される。このように、第2の増幅モジュールの出力端のインピーダンス及び第3の増幅モジュールの出力端のインピーダンスが低減され、それにより、帯域幅を増加させる。
さらに、電圧調整回路は、フィードバック補償ユニットを更に含み、フィードバック補償ユニットは、キャパシタCmと、G4モジュールと、G5モジュールとを含む。G4モジュールの出力端は、第3の増幅モジュールに接続され、G4モジュール及びCmは、第3の増幅モジュールが位置する分岐に対してフィードバック補償を実行するように構成される。G5モジュールの出力端は、第2の増幅モジュールに接続され、G5モジュール及びCmは、第2の増幅モジュールが位置する分岐に対してフィードバック補償を実行するように構成される。これは、第2の増幅モジュールが位置する分岐ループ及び第3の増幅モジュールが位置する分岐ループの安定性を確保する。
この出願において提供される技術的解決策は、以下の有利な効果を有する。
この出願において提供される電圧調整回路では、電源が電力を供給するのを開始したとき、第1のスイッチユニット及び第2のスイッチユニットは、第1の出力電圧を負荷に出力する。第1の出力電圧の安定性を確保するために、電圧調整回路は、第1の比較及び制御ユニットを使用することにより、電圧調整を実行するように第1のスイッチユニットを制御してもよく、或いは第2の比較及び制御ユニットを使用することにより、電圧調整を実行するように第2のスイッチユニットを制御してもよい。すなわち、電圧調整回路は、第1の比較及び制御ユニットを使用することにより第1の出力電圧を収集し、第1の出力電圧を調整するように、第1の出力電圧、第1の基準電圧及び第2の基準電圧に基づいてデジタル制御を通じて第1のスイッチユニットの等価抵抗の値を制御してもよい。代替として、電圧調整回路は、第2の比較及び制御ユニットを使用することにより第1の出力電圧及び第2の出力電圧を収集し、第1の出力電圧を調整するように、第1の出力電圧、第2の出力電圧及び第3の基準電圧に基づいてアナログ制御を通じて第3のスイッチユニット及び第2のスイッチユニットの等価抵抗の値を制御してもよい。第1のスイッチユニットの等価抵抗は、第2のスイッチユニットの等価抵抗よりも小さく、すなわち、第1のスイッチユニットが位置する分岐を流れる電流は、第2のスイッチユニットが位置する分岐を流れる電流よりも大きい。デジタル制御下での第1のスイッチユニットは、線形領域で動作し、比較的大きい電流が単位領域内で第1のスイッチユニットを流れることができることが確保でき、それにより、広い出力電流能力を実現する。さらに、デジタル制御と比較して、アナログ制御は、第2のスイッチユニットにより出力される等価相互コンダクタンスを増加させることができ、相互コンダクタンスは、PSRRに正比例する。したがって、比較的高いPSRRは、第2のスイッチユニットが位置する分岐を制御することにより確保される。さらに、第3の基準電圧は、第2の基準電圧よりも大きく、第1の基準電圧よりも小さい。すなわち、第1の出力電圧に比較的大きい変動が発生したとき、電圧調整は、第1のスイッチユニットが位置する分岐を使用することにより実行され、第1の出力電圧に比較的小さい変動が生じたとき、電圧調整は、第2のスイッチユニットが位置する分岐を使用することにより実行される。このように、第1のスイッチユニットは、デジタル制御下にあるが、第1の比較及び制御ユニットは、比較的小さい変動が発生したとき、第1のスイッチユニット内のスイッチトランジスタがオンになるように制御しない。したがって、当該分岐はシステムのPSRRに影響を与えず、すなわち、当該分岐はシステムのPSRRの減少を引き起こさない。
実施形態の例による電圧調整回路を示す。 実施形態の他の例による電圧調整回路を示す。 実施形態の例による、第1のスイッチユニットと第1の比較及び制御ユニットとの間の接続の概略図である。 実施形態の他の例による電圧調整回路を示す。 実施形態の例による、第2の比較及び制御ユニットと第2のスイッチユニットとの間の接続原理の図である。 実施形態の例による、第2の比較及び制御ユニットと第2のスイッチユニットとの間の接続回路の図である。 実施形態の他の例による電圧調整回路を示す。
［参照符号］
1:第1のスイッチユニット、2:第2のスイッチユニット、3:第3のスイッチユニット、4:第1の比較及び制御ユニット、5:第2の比較及び制御ユニット、6:負荷、7:第4のスイッチユニット、8:フィードバック補償ユニット
41:ウインドウコンパレータ
51:第1の増幅器、52:第2の増幅器
G1:第1の増幅モジュール、G2:第2の増幅モジュール、及びG3:第3の増幅モジュール
［実施形態の説明］
この出願の目的、技術的解決策及び利点をより明確にするために、以下に、添付図面を参照して、この出願の実現方式を詳細に更に説明する。
本発明の実施形態を詳細に説明する前に、本発明の実施形態の適用シナリオを最初に説明する。電圧調整回路の動作プロセスにおいて、PSRRは考慮される必要がある重要なパラメータの1つである。PSRRは、電圧調整回路のノイズ防止能力を表すことができる。PSRRのより大きい値は、電圧調整回路のより強いノイズ防止能力を示し、より強いノイズ防止能力は、より安定したシステムを示す。本発明の実施形態は、電圧調整回路を提供する。電圧調整回路は、広い出力電流範囲で比較的高いPSRR性能を確保できる。
図２は、本発明の実施形態による電圧調整回路の概略構造図である。図２を参照すると、電圧調整回路は、第1のスイッチユニット1と、第2のスイッチユニット2と、第3のスイッチユニット3と、第1の比較及び制御ユニット4と、第2の比較及び制御ユニット5と、負荷6とを含む。第1のスイッチユニット1及び第2のスイッチユニット2の双方は電圧変換機能を有する。
第1のスイッチユニット1及び第2のスイッチユニット2の双方は、電源VDDから電圧入力を受け取り、第1のスイッチユニット1の等価抵抗は、第2のスイッチユニット2の等価抵抗よりも小さい。第1のスイッチユニット1及び第2のスイッチユニット2内の各スイッチトランジスタは、抵抗器と等価である。任意選択の実施形態では、スイッチユニットは、通常では、複数の経路と、複数の経路に直列又は並列に接続されたスイッチトランジスタ(ダイオード等)とを含む。この場合、スイッチユニットの等価抵抗は、導電経路上のスイッチトランジスタの全抵抗である。さらに、2つのスイッチユニットの等価抵抗の値は、2つのスイッチユニットの全抵抗を比較することにより比較されてもよい。例えば、第1のスイッチユニット1が複数の直列接続されたスイッチトランジスタを含み、第2のスイッチユニット2が1つのスイッチトランジスタを含む場合、第1のスイッチユニット1内の複数の直列接続されたスイッチトランジスタの全抵抗の値が決定され、次いで、全抵抗が第2のスイッチユニット2内のスイッチトランジスタの等価抵抗と比較される。明らかに、並列接続の原理は直列接続の原理と同じである。さらに、第1のスイッチユニット1及び第2のスイッチユニット2は、負荷6に更に別々に接続され、第1の出力電圧VVDDを負荷6に提供するように構成される。第1の出力電圧VVDDは、第1のスイッチユニット1及び第2のスイッチユニット2を通じて電源VDDにより出力される電圧である。
第3のスイッチユニット3は、電源VDDから電圧入力を受け取り、第2の出力電圧VDRを出力する。第3のスイッチユニット3は、第1のスイッチユニット1及び第2のスイッチユニット2が並列に接続された後に得られるユニットのミラーである。第3のスイッチユニット3により出力される第2の出力電圧VDRの値は、第1の出力電圧VVDDが変動する前の第1の出力電圧VVDDの値に等しく、それにより、第2の出力電圧VDRを使用することにより、負荷6の変動により引き起こされる第2のバイアス電圧の誤差を除去する。このように、システム安定性は、第3のスイッチユニット3を使用することにより確保される。第2のバイアス電圧は、第2のスイッチユニット2を制御するために使用される。詳細は以下の通りである。
電圧調整回路では、第1の比較及び制御ユニット4は、第1のスイッチユニット1に接続され、デジタル制御を通じて第1のスイッチユニット1の等価抵抗の値を制御するように構成される。第2の比較及び制御ユニット5は、第3のスイッチユニット3及び第2のスイッチユニット2に接続される。第2の比較及び制御ユニット5は、アナログ制御を通じて第2のスイッチユニット2及び第3のスイッチユニット3の等価抵抗の値を制御するように構成される。
本発明のこの実施形態では、スイッチユニットの等価抵抗の値がデジタル制御を通じて制御されるとき、これは、通常では、スイッチユニットに含まれる複数のスイッチのうちオフになるスイッチの数が制御されることを示し、或いはスイッチユニットの等価抵抗の値がアナログ制御を通じて制御されるとき、これは、通常では、スイッチユニットのゲート電圧の値が制御されることを示し、それによりスイッチユニットを流れる電流の値を制御する点に留意すべきである。
上記の説明に基づいて、本発明のこの実施形態において提供される電圧調整回路では、負荷の影響により第1の出力電圧VVDDが変動する場合、第1の出力電圧VVDDは、第1のスイッチユニット1が位置する分岐及び第2のスイッチユニット2が位置する分岐を使用することにより調整されてもよい。電圧調整回路では、第1のスイッチユニット1の等価抵抗は、第2のスイッチユニット2の等価抵抗よりも小さく、第1のスイッチユニット1及び第2のスイッチユニット2は並列に接続される点に留意すべきである。したがって、第1のスイッチユニット1が位置する分岐を流れる電流は、第2のスイッチユニット2が位置する分岐を流れる電流よりも大きい。デジタル制御下で、第1のスイッチユニット1のゲートのバイアス電圧は、低電圧又は高電圧に制御される。例えば、低電圧及び高電圧はそれぞれ「0」及び「1」である。すなわち、第1のスイッチユニット1がオンであるとき、第1のスイッチユニット1のゲートの電圧は低電圧であり、或いは第1のスイッチユニット1がオンでないとき、第1のスイッチユニット1のゲートの電圧は高電圧である。したがって、デジタル制御下での第1のスイッチユニット1は、線形領域で動作する。このように、比較的大きい電流が、単位領域内で第1のスイッチユニット1を流れることができ、それにより、広い電流出力範囲が電圧調整回路を使用することにより実現できることを確保する。ここでの単位領域は、第1のスイッチユニット1に含まれる単一のスイッチトランジスタを意味する。
さらに、デジタル制御下のものと比較して、第2のスイッチユニット2が同じ出力電流の場合にアナログ制御を通じて制御されるとき、第2のスイッチユニット2を流れる電流は、比較的小さくなる必要がある。したがって、第2のスイッチユニット2内のトランジスタの数は増加する必要があり、トランジスタの数は、等価相互コンダクタンスに正比例する。すなわち、第2のスイッチユニット2により出力される等価相互コンダクタンスは増加してもよく、相互コンダクタンスは、PSRRに正比例する。したがって、比較的高いPSRRは、第2のスイッチユニット2が位置する分岐を制御することにより確保される。
実際の実現方式の中で、電圧調整を実行するために使用される分岐は、第1の出力電圧VVDDの変化範囲に基づいて選択されてもよい。図２を参照すると、第1の基準電圧Vref1、第2の基準電圧Vref2及び第3の基準電圧Vref3を含む複数の基準電圧が電圧調整回路に設定される。
第1の基準電圧Vref1は第2の基準電圧Vref2よりも大きく、第3の基準電圧Vref3は、第2の基準電圧Vref2よりも大きく、第1の基準電圧Vref1よりも小さい。実際の実現方式の中で、第3の基準電圧Vref3の値は、負荷の実際に必要な電圧に設定されてもよい。さらに、第1の基準電圧Vref1は、第3の基準電圧Vref3に固定値△Vを加えたものでもよく、第2の基準電圧Vref2は、第3の基準電圧Vref3から固定値△Vを引いたものでもよく、すなわち、Vref1= Vref3+△V且つVref2= Vref3-△Vでもよく、△Vは、実際の回路の要件に依存して予め設定されてもよい。例えば、負荷の実際に必要な電圧が9Vである場合、第3の基準電圧Vref3は9Vに設定されてもよく、△Vは1Vに設定されてもよい。この場合、第1の基準電圧Vref1は10Vであり、第2の基準電圧Vref2は8Vである。
第1の出力電圧VVDDが第1の基準電圧Vref1よりも大きいか、或いは第2の基準電圧Vref2よりも小さい場合、第1の出力電圧VVDDに比較的大きい変動が発生すると考えられてもよい。第1の出力電圧VVDDと第3の基準電圧Vref3との間に差がある、すなわち、第1の出力電圧VVDDが第1の基準電圧Vref1と第2の基準電圧Vref2との間にあると比較を通じて決定された場合、第1の出力電圧VVDDに比較的小さい変動が発生すると考えられてもよい。すなわち、第1の基準電圧Vref1と第2の基準電圧Vref2と第3の基準電圧Vref3との間の値の関係に基づいて、第1の出力電圧VVDDに比較的大きい変動が発生したとき、第1の出力電圧VVDDは、第1のスイッチユニット1が位置する分岐を使用することにより調整され、第1の出力電圧VVDDに比較的小さい変動が発生したとき、第1の出力電圧VVDDは、第2のスイッチユニット2が位置する分岐を使用することにより調整されることが習得できる。
以下に、第1のスイッチユニット1が位置する分岐を使用することにより第1の出力電圧VVDDを調整し、第2のスイッチユニット2が位置する分岐を使用することにより第1の出力電圧VVDDを調整する具体的な実現方式を説明する。詳細は以下の通りである。
まず、第1のスイッチユニット1が位置する分岐を使用することにより第1の出力電圧VVDDを調整する実現方式を詳細に説明する。実現プロセスは、第1の比較及び制御ユニット4が第1のスイッチユニット1に接続され、第1の出力電圧VVDDを収集し、第1の出力電圧VVDD、第1の基準電圧Vref1及び第2の基準電圧Vref2に基づいて第1のバイアス電圧を決定し、第1のバイアス電圧を使用することによりデジタル制御を通じて第1のスイッチユニットの等価抵抗の値を制御するように構成されることを具体的に含む。
電源VDDが電力を供給するのを開始したとき、第1のスイッチユニット1及び第2のスイッチユニット2により出力される第1の出力電圧VVDDが負荷6に提供され、すなわち、負荷入力電圧が負荷6に提供される。当該プロセスにおいて、第1の出力電圧VVDDが第1の基準電圧Vref1よりも大きいか、或いは第2の基準電圧Vref2よりも小さい場合、これは、第1の出力電圧VVDDに比較的大きい変動が発生することを示す。この場合、電圧調整回路は、第1の比較及び制御ユニット4を使用することにより第1の出力電圧VVDDを収集し、第1の出力電圧VVDD、第1の基準電圧Vref1及び第2の基準電圧Vref2に基づいて第1のバイアス電圧を決定する。次いで、第1のスイッチユニット1の等価抵抗の値は、デジタル制御を通じて第1のバイアス電圧を使用することにより制御される。
具体的な実現方式の中で、第1の比較及び制御ユニット4は、ウインドウコンパレータ41を含んでもよい。図３を参照すると、第1のスイッチユニットのスイッチトランジスタがP型トランジスタであることが説明のための例として使用される。第1の出力電圧VVDDが第1の基準電圧Vref1よりも大きいとき、第1のバイアス電圧は、第1の基準電圧Vref1及び第1の出力電圧VVDDに基づいて決定され、或いは第1の出力電圧VVDDが第2の基準電圧Vref2よりも小さいとき、第1のバイアス電圧は、第2の基準電圧Vref2及び第1の出力電圧VVDDに基づいて決定される。
すなわち、第1の出力電圧VVDDが第1の基準電圧Vref1よりも大きい場合、電圧調整回路は、第1の出力電圧VVDD及び第1の基準電圧Vref1に基づいて決定された第1のバイアス電圧を使用することにより、第1のスイッチユニット1の等価抵抗の値を制御する。実際の実現方式の中で、決定された第1のバイアス電圧のより大きい値、すなわち、第1の出力電圧VVDDと第1の基準電圧Vref1との間のより大きい差は、第1のスイッチユニット1の等価抵抗がより大きくなるように制御される必要があることを示す。すなわち、可能な実現方式では、第1のスイッチユニット1内のより多くのスイッチがオフになるように制御される必要がある。
さらに、第1の基準電圧Vref1及び第1の出力電圧VVDDに基づいて第1のバイアス電圧を決定する具体的な実現方式は、ウインドウコンパレータ41により、第1の基準電圧Vref1と第1の出力電圧VVDDとの間の差を決定するために、第1の基準電圧Vref1を第1の出力電圧VVDDと比較し、次いで、ウインドウコンパレータ41により、差を第1のバイアス電圧として決定することを含む。
第1の出力電圧VVDDが第2の基準電圧Vref2よりも小さい場合、電圧調整回路は、第1の出力電圧VVDD及び第2の基準電圧Vref2に基づいて決定された第1のバイアス電圧を使用することにより、第1のスイッチユニット1の等価抵抗の値を制御する。実際の実現方式の中で、決定された第1のバイアス電圧のより小さい値、すなわち、第1の出力電圧VVDDと第1の基準電圧Vref2との間のより小さい差は、第1のスイッチユニット1の等価抵抗がより小さくなるように制御される必要があることを示す。すなわち、可能な実現方式では、第1のスイッチユニット1内のより多くのスイッチがオンになるように制御される必要がある。
さらに、第2の基準電圧Vref2及び第1の出力電圧VVDDに基づいて第1のバイアス電圧を決定する具体的な実現方式は、ウインドウコンパレータ41により、第1の出力電圧VVDDと第2の基準電圧Vref2との間の差を決定するために、第1の出力電圧VVDDを第2の基準電圧Vref2と比較し、次いで、ウインドウコンパレータ41により、差を第1のバイアス電圧として決定することを含む。
さらに、第1の出力電圧VVDDが第1の基準電圧Vref1と第2の基準電圧Vref2との間にある場合、第1のスイッチユニット1の等価抵抗の値は不変のままである点に留意すべきである。可能な実現方式では、第1のスイッチユニット1に含まれる複数のスイッチのうちオンになるスイッチの数は、不変のままであることが確保される。すなわち、第1の出力電圧VVDDが第1の基準電圧Vref1と第2の基準電圧Vref2との間にある場合、これは、第1の出力電圧VVDDに比較的小さい変動が発生することを示す。第1の出力電圧VVDDに比較的小さい変動が発生したとき、第1のスイッチユニット1の等価抵抗の値は不変のままである。このように、第1のスイッチユニット1は、システムのPSRRに影響を与えないことが確保される。すなわち、第1のスイッチユニット1は、デジタル制御下にあるが、第1のスイッチユニット1は、システムが安定状態に達したとき、システムのPSRRの減少を引き起こさない。
さらに、第1のバイアス電圧を使用することによりデジタル制御を通じて第1のスイッチユニット1の等価抵抗の値を制御する具体的な実現方式は、第1の比較及び制御ユニット4により、第1のバイアス電圧を決定し、バイアス電圧範囲とデジタル制御情報との間の記憶された対応関係から、第1のバイアス電圧のバイアス電圧範囲に対応するデジタル制御情報を得ることを含む。次いで、第1のスイッチユニット1の等価抵抗の値は、得られたデジタル制御情報を使用することにより制御される。すなわち、第1のスイッチユニット1内のスイッチは、第1のスイッチユニット1の等価抵抗の値を制御するように、オン及びオフになるように制御される。デジタル制御情報は、バイナリ「0」及び「1」を含んでもよい。P型トランジスタの場合、「0」はスイッチがオンであることを示し、「1」はスイッチがオフであることを示す。
第1のスイッチユニット1はデジタル制御下にあるが、第1の出力電圧VVDDに比較的小さい変動が発生したとき、第1の比較及び制御ユニット4は、第1のスイッチユニット1内のスイッチトランジスタがオンになるように制御しない。したがって、当該分岐はシステムのPSRRに影響を与えず、すなわち、当該分岐はシステムのPSRRの減少を引き起こさない。
デジタル制御下でのスイッチトランジスタは、線形領域で動作する点に留意すべきである。したがって、比較的大きい電流が単位領域内においてデジタル制御下でスイッチトランジスタを流れ、すなわち、比較的大きい電流に対する応答速度が、デジタル制御を通じて第1のスイッチユニット1を制御することにより増加でき、それにより、比較的強い過渡応答能力を達成する。
以下に、第2のスイッチユニット2が位置する分岐を使用することにより第1の出力電圧VVDDを調整する実現方式を詳述する。実現プロセスは、第2の比較及び制御ユニット5が第2のスイッチユニット2に接続され、第1の出力電圧VVDD及び第2の出力電圧VDRを収集し、第1の出力電圧VVDD、第2の出力電圧VDR及び第3の基準電圧Vref3に基づいて第2のバイアス電圧を決定し、第2のバイアス電圧を使用することによりアナログ制御を通じて第2のスイッチユニット2の等価抵抗の値を制御するように構成されることを具体的に含む。
電源VDDが電力を供給するのを開始したとき、第1のスイッチユニット1及び第2のスイッチユニット2により出力される第1の出力電圧VVDDが負荷6に提供され、すなわち、負荷入力電圧が負荷6に提供される。当該プロセスにおいて、第1の出力電圧VVDDが第1の基準電圧Vref1と第2の基準電圧Vref2との間にある場合、これは、第1の出力電圧VVDDに比較的小さい変動が発生することを示す。この場合、電圧調整回路は、第2の比較及び制御ユニット5を使用することにより、第1の出力電圧VVDD及び第3のスイッチユニット3により出力される第2の出力電圧VDRを収集し、第1の出力電圧VVDD、第2の出力電圧VDR及び第3の基準電圧Vref3に基づいて第2のバイアス電圧を決定する。次いで、第3のスイッチユニット3及び第2のスイッチユニット2の等価抵抗の値は、第2のバイアス電圧を使用することにより制御され、それにより、第1の出力電圧VVDDを調整する。
本発明のこの実施形態では、実際の実現方式の中で、第2の比較及び制御ユニット5は常に動作状態にある点に留意すべきである。比較的小さい変動が発生したとき、第1の比較及び制御ユニット4は、第1のスイッチユニット1内のスイッチトランジスタがオンになるように制御しない。したがって、この場合、第1の出力電圧VVDDは、第2のスイッチユニット2が位置する分岐を使用することにより調整される。明らかに、比較的大きい変動が発生したとき、第2の比較及び制御ユニット5も動作状態になる。第1のスイッチユニット1の等価抵抗は、第2のスイッチユニット2の等価抵抗よりも小さいので、単位時間内に第1のスイッチユニット1が位置する分岐を流れる電流は比較的大きく、すなわち、第1のスイッチユニット1が主導的役割を果たす。したがって、比較的大きい変動が発生したとき、第1の出力電圧VVDDは、第1のスイッチユニット1が位置する分岐を実際に使用することにより調整される。
さらに、本発明のこの実施形態では、第2の比較及び制御ユニット5が常に動作状態にあることは、説明のための例としてのみ使用される点に留意すべきである。実際の実現方式の中で、比較的大きい変動が発生したとき、第2の比較及び制御ユニット5は、代替として、動作しないように制御されてもよい。例えば、第1の比較及び制御ユニット4は、第2の比較及び制御ユニット5が動作しないように制御するための制御信号を使用するように、制御信号を第2の比較及び制御ユニット5に出力してもよい。これは、本発明のこの実施形態において限定されない。
具体的な実現方式の中で、図４を参照すると、第2の比較及び制御ユニット5は、第1の増幅器51と、第2の増幅器52とを含んでもよい。第1の増幅器51の第1の入力端は、第2出力電圧を収集するように、第3のスイッチユニット3の出力端に接続される。第1の増幅器51の第2の入力端は、第3の基準電圧Vref3を収集するように、第3の基準電圧Vref3に接続される。第1の増幅器51は、収集された第2出力電圧VDR及び収集された第3の基準電圧Vref3に基づいて電圧を決定して出力する。
さらに、第2の増幅器52の第1の入力端は、第1のスイッチユニット1又は第2のスイッチユニット2の出力端に接続され、第1のスイッチユニット1又は第2のスイッチユニット2により出力される第1の出力電圧VVDDを収集するように構成される。第2の増幅器52の第2の入力端はまた、第3の基準電圧Vref3を収集するように、第3の基準電圧Vref3に接続される。第2の増幅器52は、収集された第1の出力電圧VVDD及び収集された第3の基準電圧Vref3に基づいて他の電圧を決定して出力する。
さらに、第1の増幅器51の出力端及び第2の増幅器52の出力端は一緒に接続される。すなわち、第2のバイアス電圧は、実際には2つの電圧を含み、2つの電圧は、それぞれ、第1の増幅器51により出力される電圧及び第2の増幅器52により出力される電圧である。第1の増幅器51により出力される電圧は、第2の増幅器52により出力される電圧と同じである。第2のバイアス電圧は、第2のスイッチユニット2及び第3のスイッチユニット3のゲート電圧を制御するために使用され、それにより、第2のバイアス電圧に基づいてアナログ制御を通じて第2のスイッチユニット2及び第3のスイッチユニット3の等価抵抗の値を制御し、それにより、第1の出力電圧VVDDを制御する。
上記の説明に基づいて、第1の出力電圧VVDDと第3の基準電圧Vref3との間に差があると比較を通じて決定された場合、第1の出力電圧VVDDに比較的小さい変動が発生すると考えられてもよい。この場合、電圧調整は、第2のスイッチユニット2が位置する分岐を使用することにより第1の出力電圧VVDDに対して実行される。
さらに、図５を参照すると、第2の比較及び制御ユニット5は、第1の増幅モジュールG1と、第2の増幅モジュールG2と、第3の増幅モジュールG3とを含む。第1の増幅モジュール1は、第2の増幅モジュールG2及び第3の増幅モジュールG3に接続され、第2の増幅モジュールG2は、第3の増幅モジュールG3に接続された後に、第2のスイッチユニット2に接続される。電圧調整回路は、フィードバック補償ユニット8を更に含む。フィードバック補償ユニット8は、第2のスイッチユニット2、第2の増幅モジュールG2及び第3の増幅モジュールG3に接続され、フィードバック補償ユニット8に含まれるフィードバック補償キャパシタCmを使用することにより、第2の増幅モジュールG2が位置する分岐及び第3の増幅モジュールG3が位置する分岐に対してフィードバック補償を実行するように構成される。
具体的な実現方式の中で高い帯域幅、高いPRSS、及び低いノイズの性能を実現するために、本発明のこの実施形態では、第2のスイッチユニット2は、図５に示す回路を使用することにより、第2の比較及び制御ユニット5により制御される。第1の増幅モジュールG1は、トランジスタを含み、増幅機能を有するモジュールである。ノイズはトランジスタのサイズに正比例するので、すなわち、第1の増幅モジュールG1に含まれるトランジスタのサイズがより大きい場合、生成されるノイズはより低くなり、そうでなく、第1の増幅モジュールG1に含まれるトランジスタのサイズがより小さい場合、生成されるノイズはより高くなる。したがって、本発明のこの実施形態では、低いノイズを達成するために、比較的厚いトランジスタを含み、増幅機能を有するモジュールが第1の増幅モジュールG1として使用され、すなわち、通常では、第1の増幅モジュールG1に含まれるトランジスタのサイズは比較的大きい。
第1の増幅モジュールG1に含まれるトランジスタのサイズが比較的大きいとき、第1の増幅モジュールG1の帯域幅は低減される。帯域幅の欠点を克服するために、図６を参照すると、図６は、実施形態の例による具体的な実現方式の回路図である。ここで、第1の増幅モジュールG1の正出力端は、第3の増幅モジュールG3に接続され、第1の増幅モジュールG1の負出力端は、第2の増幅モジュールG2に接続される。さらに、第2の増幅モジュールG2の出力は第3の増幅モジュールG3の出力に接続され、第2の増幅モジュールG2及び第3の増幅モジュールG3の双方は、バッファ接続方式で接続される。すなわち、第2の増幅モジュールG2の出力端は、第2の増幅モジュールG2の正入力端に接続され、第3の増幅モジュールG3の出力端は、第3の増幅モジュールG3の負入力端に接続される。このように、第2の増幅モジュールG2の出力端のインピーダンス及び第3の増幅モジュールG3の出力端のインピーダンスが低減され、それにより、帯域幅を増加させる。
さらに、第2の増幅モジュールG2が位置する分岐ループ及び第3の増幅モジュールG3が位置する分岐ループの安定性を確保するために、電圧調整回路は、フィードバック補償ユニット8を更に含む。図５に示すように、具体的な実現方式の中で、フィードバック補償ユニット8は、キャパシタCmと、G4モジュールと、G5モジュールとを含む。G4モジュールの出力端は、第3の増幅モジュールG3に接続され、G4モジュール及びCmは、第3の増幅モジュールG3が位置する分岐に対してフィードバック補償を実行するように構成される。G5モジュールの出力端は、第2の増幅モジュールG2に接続され、G5モジュール及びCmは、第2の増幅モジュールG2が位置する分岐に対してフィードバック補償を実行するように構成される。
G4モジュール及びG5モジュールは、電流源又は他の増幅ユニットでもよい点に留意すべきである。これは、本発明のこの実施形態において限定されない。例えば、図６を参照すると、図６は、実際の回路におけるG4モジュール及びG5モジュールの具体的な実現方式を示す。
第2の比較及び制御ユニット6により第2のスイッチユニット2を制御する具体的な実現方式のみが、ここでの説明のための例として使用される点に更に留意すべきである。実際の実現方式の中で、図５又は図６に示す実施形態は、任意の構造の比較及び制御ユニットによりスイッチユニットを制御する具体的な実現方式に適用されてもよい。
第3のスイッチユニット3は、第2のスイッチユニット2及び第1のスイッチユニット1が並列に接続された後に得られるミラーである点に留意すべきである。具体的な実現方式の中で、以下の2つの場合が存在する。
第1の場合:第3のスイッチユニット3は、第1のミラースイッチユニットと、第2のミラースイッチユニットとを含み、第1のミラースイッチユニットに含まれるスイッチの数は、第1のスイッチユニット1に含まれるスイッチの数の1/Nであり、第2のミラースイッチユニットに含まれるスイッチの数は、第2のスイッチユニット2に含まれるスイッチの数の1/Nである。さらに、電圧調整回路は、ミラー抵抗器を更に含み、ミラー抵抗器R2の値は、負荷に含まれる抵抗器R1の1/Nであり、Nは、1よりも大きい正の整数である。
すなわち、プロセスの実現方式を容易にするために、具体的なの実現方式の中で、第3のスイッチユニット3に含まれるミラースイッチユニットは縮小されてもよく、すなわち、第3のスイッチユニット3に含まれるスイッチの数は、それぞれ第1のスイッチユニット1に含まれるスイッチの数の1/N及び第2のスイッチユニット2に含まれるスイッチの数の1/Nに設定される。
第2の場合:第1のスイッチユニット1及び第2のスイッチユニット2の双方が金属酸化物半導体(Metal Oxide Semiconductor, MOS)トランジスタを含むスイッチユニットであるとき、第1のミラースイッチユニットに含まれるMOSトランジスタのアスペクト比は、第1のスイッチユニット1に含まれるMOSトランジスタのアスペクト比の1/Nであり、第2のミラースイッチユニットに含まれるMOSトランジスタのアスペクト比は、第2のスイッチユニット2に含まれるMOSトランジスタのアスペクト比の1/Nである。
MOSトランジスタの幅及び長さは、MOSトランジスタを流れる電流の値に影響を与える可能性がある。第3のスイッチユニット3を実現するために、この実現方式では、ミラーリングされた第3のスイッチユニット3に含まれるMOSトランジスタのアスペクト比は、ミラーリングが実行される前のMOSトランジスタのアスペクト比の1/Nに設定されてもよい。
明らかに、第1のスイッチユニット1及び第2のスイッチユニット2の双方がMOSトランジスタのみを含むスイッチユニットである例が、単に説明のために使用される点に留意すべきである。他の実施形態では、第1のスイッチユニット1及び第2のスイッチユニット2は、代替として、他のスイッチを含んでもよい。例えば、第1のスイッチユニット1及び第2のスイッチユニット2は、代替として、トライオードを含んでもよい。これは、本発明のこの実施形態において限定されない。
さらに、上記のように、第1のスイッチユニット1の等価抵抗は、第2のスイッチユニット2の等価抵抗よりも小さい。具体的な実現方式の中で、第1のスイッチユニット1に含まれるスイッチの数が第2のスイッチユニット2に含まれるスイッチの数よりも大きいとき、第1のスイッチユニット1の等価抵抗は、第2のスイッチユニット2の等価抵抗よりも小さい。
代替として、第1のスイッチユニット1及び第2のスイッチユニット2の双方がMOSトランジスタを含むスイッチユニットであり、第1のスイッチユニット1に含まれるMOSトランジスタのアスペクト比が第2のスイッチユニット2に含まれるMOSトランジスタのアスペクト比よりも大きいとき、第1のスイッチユニット1の等価抵抗は、第2のスイッチユニット2の等価抵抗よりも小さい。
さらに、電圧調整回路は、第4のスイッチユニット7を更に含んでもよい第4のスイッチユニット7は、複数のスイッチを含む。第4のスイッチユニット7は、第2のスイッチユニット2と負荷6との間に直列に接続され、第4のスイッチユニット7は、第2のスイッチユニット2が位置する分岐の等価抵抗を増加させ、第2のスイッチユニット2を流れる電流を低減するように構成される。
図７を参照すると、第2のスイッチユニット2が位置する分岐を流れる電流が比較的小さいことを確保するために、第2のスイッチユニット2が位置する分岐の等価抵抗は増加してもよい。この目的を達成するために、第4のスイッチユニット7は、第2のスイッチユニット2と負荷6との間に直列に接続される。具体的には、第4のスイッチユニット7の入力端は、第2のスイッチユニット2の出力端に接続され、第4のスイッチユニット7の出力端は、負荷6に接続される。
具体的な実現方式の中で、第4のスイッチユニット7の等価抵抗の値は、複数の方式で制御されてもよい。以下のいくつかの可能な実現方式が具体的に含まれてもよい。
第1の場合:第4のスイッチユニット7は、第1の比較及び制御ユニット4に接続され、それにより、第4のスイッチユニット7の等価抵抗の値は、第1の比較及び制御ユニット4により決定された第1のバイアス電圧を使用することにより制御される。
具体的な実現方式の中で、第4のスイッチユニット7のゲートは、第1の比較及び制御ユニット4の出力端に接続され、それにより、第4のスイッチユニット7の等価抵抗の値は、第1の比較及び制御ユニット4により決定されて出力される第1のバイアス電圧を使用することにより制御される。
第2の場合:第4のスイッチユニット7は、第2の比較及び制御ユニット5に接続され、それにより、第4のスイッチユニット7の等価抵抗の値は、第2の比較及び制御ユニット5により決定された第2のバイアス電圧を使用することにより制御される。
具体的な実現方式の中で、第4のスイッチユニット7のゲートは、第2の比較及び制御ユニット5の出力端に接続され、それにより、第4のスイッチユニット7の等価抵抗の値は、第2の比較及び制御ユニット5により決定されて出力される第2のバイアス電圧を使用することにより制御される。
第4のスイッチユニット7の等価抵抗の値が第1の比較及び制御ユニット4により決定された第1のバイアス電圧を使用することにより制御されるか、或いは第4のスイッチユニット7の等価抵抗の値が第2の比較及び制御ユニット5により決定された第2のバイアス電圧を使用することにより制御される例が、単に説明のために使用される点に留意すべきである。他の可能な実現方式では、電圧調整回路は、第3の比較及び制御ユニットを更に含み、第3の比較及び制御ユニットは、第4のスイッチユニット7に接続される。この場合、第4のスイッチユニット7の等価抵抗の値は、第3の比較及び制御ユニットを使用することにより、電圧調整回路により制御されてもよい。これは、本発明のこの実施形態において限定されない。
さらに、電圧調整回路が第4のスイッチユニット7を含むとき、第3のスイッチユニット3は、第2のスイッチユニット2、第1のスイッチユニット1及び第4のスイッチユニット7が互いに接続された後に得られるユニットのミラーである点に更に留意すべきである。
この場合、第3のスイッチユニット3は、第1のミラースイッチユニットと、第2のミラースイッチユニットと、第4のミラースイッチユニットとを含む。第1のミラースイッチユニットに含まれるスイッチの数は、第1のスイッチユニット1に含まれるスイッチの数の1/Nであり、第2のミラースイッチユニットに含まれるスイッチの数は、第2のスイッチユニット2に含まれるスイッチの数の1/Nであり、第4のミラースイッチユニットに含まれるスイッチの数は、第4のスイッチユニット7に含まれるスイッチの数の1/Nである。
代替として、第1のスイッチユニット1、第2のスイッチユニット2及び第4のスイッチユニット7の全てが金属酸化物半導体MOSトランジスタを含むスイッチユニットであるとき、第1のミラースイッチユニットに含まれるMOSトランジスタのアスペクト比は、第1のスイッチユニット1に含まれるMOSトランジスタのアスペクト比の1/Nであり、第2のミラースイッチユニットに含まれるMOSトランジスタのアスペクト比は、第2のスイッチユニット2に含まれるMOSトランジスタのアスペクト比の1/Nであり、第4のミラースイッチユニットに含まれるMOSトランジスタのアスペクト比は、第4のスイッチユニット7に含まれるMOSトランジスタのアスペクト比の1/Nである。
この出願において提供される電圧調整回路では、電源が電力を供給するのを開始したとき、第1のスイッチユニット及び第2のスイッチユニットは、第1の出力電圧を負荷に出力する。第1の出力電圧の安定性を確保するために、電圧調整回路は、第1の比較及び制御ユニットを使用することにより、電圧調整を実行するように第1のスイッチユニットを制御してもよく、或いは第2の比較及び制御ユニットを使用することにより、電圧調整を実行するように第2のスイッチユニットを制御してもよい。すなわち、電圧調整回路は、第1の比較及び制御ユニットを使用することにより第1の出力電圧を収集し、第1の出力電圧を調整するように、第1の出力電圧、第1の基準電圧及び第2の基準電圧に基づいてデジタル制御を通じて第1のスイッチユニットの等価抵抗の値を制御してもよい。代替として、電圧調整回路は、第2の比較及び制御ユニットを使用することにより第1の出力電圧及び第2の出力電圧を収集し、第1の出力電圧を調整するように、第1の出力電圧、第2の出力電圧及び第3の基準電圧に基づいてアナログ制御を通じて第3のスイッチユニット及び第2のスイッチユニットの等価抵抗の値を制御してもよい。第1のスイッチユニットの等価抵抗は、第2のスイッチユニットの等価抵抗よりも小さく、すなわち、第1のスイッチユニットが位置する分岐を流れる電流は、第2のスイッチユニットが位置する分岐を流れる電流よりも大きい。デジタル制御下での第1のスイッチユニットは、線形領域で動作し、比較的大きい電流が単位領域内で第1のスイッチユニットを流れることができることが確保でき、それにより、広い出力電流能力を実現する。さらに、デジタル制御と比較して、アナログ制御は、第2のスイッチユニットにより出力される等価相互コンダクタンスを増加させることができ、相互コンダクタンスは、PSRRに正比例する。したがって、比較的高いPSRRは、第2のスイッチユニットが位置する分岐を制御することにより確保される。さらに、第3の基準電圧は、第2の基準電圧よりも大きく、第1の基準電圧よりも小さい。すなわち、第1の出力電圧に比較的大きい変動が発生したとき、電圧調整は、第1のスイッチユニットが位置する分岐を使用することにより実行され、第1の出力電圧に比較的小さい変動が生じたとき、電圧調整は、第2のスイッチユニットが位置する分岐を使用することにより実行される。このように、第1のスイッチユニットは、デジタル制御下にあるが、第1の比較及び制御ユニットは、比較的小さい変動が発生したとき、第1のスイッチユニット内のスイッチトランジスタがオンになるように制御しない。したがって、当該分岐はシステムのPSRRに影響を与えず、すなわち、当該分岐はシステムのPSRRの減少を引き起こさない。
上記の説明は、この出願において提供される実施形態であるが、この出願を限定することを意図するものではない。この出願の真意及び原理から逸脱することなく行われる如何なる変更、等価置換又は改良も、この出願の保護範囲に入るべきである。

Claims (9)

  1. 電圧調整回路であって、
    前記電圧調整回路は、第1のスイッチユニットと、第2のスイッチユニットと、第3のスイッチユニットと、第1の比較及び制御ユニットと、第2の比較及び制御ユニットと、負荷とを含み、前記第1のスイッチユニット及び前記第2のスイッチユニットの双方は電圧変換の能力を有し、
    前記第1のスイッチユニット及び前記第2のスイッチユニットの双方は、電源から電圧入力を受け取り、前記第1のスイッチユニットの等価抵抗は、前記第2のスイッチユニットの等価抵抗よりも小さく、
    前記第1のスイッチユニット及び前記第2のスイッチユニットは、前記負荷にそれぞれ接続され、第1の出力電圧を前記負荷に提供するように構成され、前記第1の出力電圧は、前記第1のスイッチユニット及び前記第2のスイッチユニットにより出力される電圧であり、
    前記第1の比較及び制御ユニットは、前記第1のスイッチユニットに接続され、前記第1の出力電圧を収集し、前記第1の出力電圧、第1の基準電圧及び第2の基準電圧に基づいて第1のバイアス電圧を決定し、前記第1のバイアス電圧を使用することによりデジタル制御モードを使用して前記第1のスイッチユニットの前記等価抵抗の値を制御するように構成され、前記第1の基準電圧は、前記第2の基準電圧よりも大きく、
    前記第2の比較及び制御ユニットは、前記第3のスイッチユニット及び前記第2のスイッチユニットに接続され、前記第1の出力電圧及び第2の出力電圧を収集し、前記第1の出力電圧、前記第2の出力電圧及び第3の基準電圧に基づいて第2のバイアス電圧を決定し、前記第2のバイアス電圧を使用することによりアナログ制御を通じて前記第3のスイッチユニット及び前記第2のスイッチユニットの等価抵抗の値を制御するように構成され、前記第3の基準電圧は、前記第2の基準電圧よりも大きく、前記第1の基準電圧よりも小さく、前記第3のスイッチユニットは、前記第2のスイッチユニット及び前記第1のスイッチユニットが並列に接続された後に得られるユニットのミラーであり、前記第2の出力電圧を出力するように構成される、電圧調整回路。
  2. 前記第1のスイッチユニットに含まれるスイッチの数が前記第2のスイッチユニットに含まれるスイッチの数よりも大きいとき、前記第1のスイッチユニットの前記等価抵抗は、前記第2のスイッチユニットの前記等価抵抗よりも小さいか、或いは
    前記第1のスイッチユニット及び前記第2のスイッチユニットの双方が金属酸化物半導体MOSトランジスタを含むスイッチユニットであり、前記第1のスイッチユニットに含まれる前記MOSトランジスタのW/L比が前記第2のスイッチユニットに含まれる前記MOSトランジスタのアスペクト比よりも大きいとき、前記第1のスイッチユニットの前記等価抵抗は、前記第2のスイッチユニットの前記等価抵抗よりも小さい、請求項１に記載の電圧調整回路。
  3. 前記第3のスイッチユニットは、第1のミラースイッチユニットと、第2のミラースイッチユニットとを含み、前記第1のミラースイッチユニットに含まれるスイッチの数は、前記第1のスイッチユニットに含まれるスイッチの数の1/Nであり、前記第2のミラースイッチユニットに含まれるスイッチの数は、前記第2のスイッチユニットに含まれるスイッチの数の1/Nであり、Nは、1よりも大きい正の整数であり、
    前記電圧調整回路は、ミラー抵抗器を更に含み、前記ミラー抵抗器の値は、前記負荷に含まれる抵抗の1/Nである、請求項１又は２に記載の電圧調整回路。
  4. 前記第1のスイッチユニット及び前記第2のスイッチユニットの双方が金属酸化物半導体MOSトランジスタを含むスイッチユニットであるとき、前記第1のミラースイッチユニットに含まれるMOSトランジスタのアスペクト比は、前記第1のスイッチユニットに含まれる前記MOSトランジスタのアスペクト比の1/Nであり、前記第2のミラースイッチユニットに含まれるMOSトランジスタのアスペクト比は、前記第2のスイッチユニットに含まれる前記MOSトランジスタのアスペクト比の1/Nである、請求項３に記載の電圧調整回路。
  5. 前記電圧調整回路は、第4のスイッチユニットを更に含み、前記第4のスイッチユニットは、複数のスイッチを含み、前記第4のスイッチユニットは、前記第2のスイッチユニットと前記負荷との間に直列に接続され、
    対応して、前記第3のスイッチユニットは、前記第2のスイッチユニット、前記第1のスイッチユニット及び前記第4のスイッチユニットが互いに接続された後に得られるユニットのミラーである、請求項１乃至４のうちいずれか１項に記載の電圧調整回路。
  6. 前記第4のスイッチユニットは、前記第1の比較及び制御ユニットに接続され、それにより、前記第4のスイッチユニットの等価抵抗の値は、前記第1の比較及び制御ユニットにより決定された前記第1のバイアス電圧を使用することにより制御される、請求項５に記載の電圧調整回路。
  7. 前記第4のスイッチユニットは、前記第2の比較及び制御ユニットに接続され、それにより、前記第4のスイッチユニットの等価抵抗の値は、前記第2の比較及び制御ユニットにより決定された前記第2のバイアス電圧を使用することにより制御される、請求項５に記載の電圧調整回路。
  8. 前記第1の比較及び制御ユニットがウインドウコンパレータを含むとき、前記ウインドウコンパレータは、
    前記第1の出力電圧が前記第1の基準電圧よりも大きいとき、前記第1の基準電圧及び前記第1の出力電圧に基づいて前記第1のバイアス電圧を決定するように、或いは前記第1の出力電圧が前記第2の基準電圧よりも小さいとき、前記第2の基準電圧及び前記第1の出力電圧に基づいて前記第1のバイアス電圧を決定するように構成される、請求項１乃至７のうちいずれか１項に記載の電圧調整回路。
  9. 前記第2の比較及び制御ユニットは、第1の増幅モジュールと、第2の増幅モジュールと、第3の増幅モジュールとを含み、前記第1の増幅モジュールは、前記第2の増幅モジュール及び前記第3の増幅モジュールに接続され、前記第2の増幅モジュールの出力ノードは、前記第2のスイッチユニット及び前記第3の増幅モジュールの出力ノードにそれぞれ接続され、
    前記電圧調整回路は、フィードバック補償ユニットを更に含み、前記フィードバック補償ユニットは、前記第2のスイッチユニット、前記第2の増幅モジュール及び前記第3の増幅モジュールに接続され、前記フィードバック補償ユニットに含まれるフィードバック補償キャパシタを使用することにより、前記第2の増幅モジュールが位置する分岐及び前記第3の増幅モジュールが位置する分岐に対してフィードバック補償を実行するように構成される、請求項１乃至８のうちいずれか１項に記載の電圧調整回路。
JP2019543804A 2017-08-16 2017-08-16 電圧調整回路 Active JP6757857B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/097690 WO2019033304A1 (zh) 2017-08-16 2017-08-16 一种调压电路

Publications (2)

Publication Number Publication Date
JP2020507860A JP2020507860A (ja) 2020-03-12
JP6757857B2 true JP6757857B2 (ja) 2020-09-23

Family

ID=65362128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019543804A Active JP6757857B2 (ja) 2017-08-16 2017-08-16 電圧調整回路

Country Status (6)

Country Link
US (2) US10984839B2 (ja)
EP (1) EP3672052A4 (ja)
JP (1) JP6757857B2 (ja)
KR (1) KR102247386B1 (ja)
CN (1) CN110168894B (ja)
WO (1) WO2019033304A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110168894B (zh) * 2017-08-16 2020-07-28 华为技术有限公司 一种调压电路
US11112813B2 (en) * 2019-11-28 2021-09-07 Shenzhen GOODIX Technology Co., Ltd. Distributed low-dropout voltage regulator (LDO) with uniform power delivery
CN112018840B (zh) * 2020-07-30 2022-02-25 上海芯导电子科技股份有限公司 一种微小电流和容性负载的检测电路
EP3951551B1 (en) * 2020-08-07 2023-02-22 Scalinx Voltage regulator and method
EP4109216A1 (en) * 2021-06-21 2022-12-28 Samsung Electronics Co., Ltd. System-on-chip including low-dropout regulator

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833073B2 (ja) * 1989-11-28 1998-12-09 日本電気株式会社 出力バッファ回路
US6304131B1 (en) * 2000-02-22 2001-10-16 Texas Instruments Incorporated High power supply ripple rejection internally compensated low drop-out voltage regulator using PMOS pass device
JP4538969B2 (ja) * 2001-02-19 2010-09-08 富士電機システムズ株式会社 シリーズレギュレータ回路
JP3957204B2 (ja) * 2003-05-14 2007-08-15 日本電信電話株式会社 ドロッパ型電池電圧補償装置
US7880531B2 (en) * 2008-01-23 2011-02-01 Micron Technology, Inc. System, apparatus, and method for selectable voltage regulation
CN101963820B (zh) * 2009-07-21 2013-11-06 意法半导体研发（上海）有限公司 自适应密勒补偿型电压调节器
US8378655B2 (en) 2009-11-10 2013-02-19 Maxim Integrated Products, Inc. Determining initial pre-bias in a switch-mode controller for a buck converter device
JP5171908B2 (ja) * 2010-09-14 2013-03-27 株式会社日立製作所 電源回路
US9059698B2 (en) * 2010-10-11 2015-06-16 Samsung Electronics Co., Ltd. Integrated circuit devices using power supply circuits with feedback from a replica load
CN101986236B (zh) 2010-10-27 2014-04-30 华为技术有限公司 稳压器的频率补偿电路
JP5793979B2 (ja) 2011-06-14 2015-10-14 ミツミ電機株式会社 レギュレータ用半導体集積回路
JP5864220B2 (ja) 2011-11-11 2016-02-17 ルネサスエレクトロニクス株式会社 半導体集積回路
US9235225B2 (en) 2012-11-06 2016-01-12 Qualcomm Incorporated Method and apparatus reduced switch-on rate low dropout regulator (LDO) bias and compensation
US9484917B2 (en) * 2012-12-18 2016-11-01 Intel Corporation Digital clamp for state retention
US20140266103A1 (en) * 2013-03-15 2014-09-18 Qualcomm Incorporated Digitally assisted regulation for an integrated capless low-dropout (ldo) voltage regulator
US9397559B2 (en) * 2013-11-25 2016-07-19 Gazelle Semiconductor, Inc. Switching regulator current mode feedback circuits and methods
CN104079177B (zh) * 2014-06-24 2017-06-20 华为技术有限公司 一种电压调整器的电路
EP3202031B1 (en) * 2014-10-03 2022-12-28 Short Circuit Technologies LLC Switching current source radio frequency oscillator
CN104850210B (zh) * 2015-04-30 2017-12-01 华为技术有限公司 一种电源门控电路
CN104965555B (zh) * 2015-06-23 2018-11-16 北京兆易创新科技股份有限公司 电压调节装置及电压生成系统
TWI560538B (en) * 2015-06-30 2016-12-01 Univ Nat Tsing Hua Feedback type voltage regulator
CN204835922U (zh) * 2015-07-03 2015-12-02 信利（惠州）智能显示有限公司 一种输出电压可控调节的电路
KR102282192B1 (ko) * 2015-07-23 2021-07-27 삼성전자 주식회사 미스매치 검출 및 보상 회로를 갖는 반도체 장치
TWI675278B (zh) * 2015-11-09 2019-10-21 力智電子股份有限公司 電源轉換裝置的參數設定電路以及電流產生方法
CN106130557B (zh) 2016-06-20 2019-10-11 中国电子科技集团公司第二十四研究所 一种比较器失调电压自校正电路
CN107528576A (zh) * 2016-06-22 2017-12-29 许亚夫 一种高性能开关电源芯片修调电路
CN106774587A (zh) * 2016-12-05 2017-05-31 清华大学 一种低压差线性稳压器
CN110168894B (zh) * 2017-08-16 2020-07-28 华为技术有限公司 一种调压电路

Also Published As

Publication number Publication date
KR102247386B1 (ko) 2021-04-30
US10984839B2 (en) 2021-04-20
US11120845B2 (en) 2021-09-14
EP3672052A4 (en) 2020-08-19
CN110168894B (zh) 2020-07-28
CN110168894A (zh) 2019-08-23
US20190392871A1 (en) 2019-12-26
US20210166735A1 (en) 2021-06-03
WO2019033304A1 (zh) 2019-02-21
JP2020507860A (ja) 2020-03-12
KR20190103405A (ko) 2019-09-04
EP3672052A1 (en) 2020-06-24

Similar Documents

Publication Publication Date Title
JP6757857B2 (ja) 電圧調整回路
US7319314B1 (en) Replica regulator with continuous output correction
US20190079552A1 (en) Regulator circuit
US7064532B1 (en) Voltage regulator
US9214852B2 (en) Precharge circuits and methods for DC-DC boost converters
US8665020B2 (en) Differential amplifier circuit that can change current flowing through a constant-current source according to load variation, and series regulator including the same
US20080224679A1 (en) Regulator With Improved Load Regulation
US8120344B2 (en) Power supply unit and portable device
KR20060127070A (ko) 과전류 검출 회로 및 그것을 구비한 레귤레이터
CN101896874A (zh) 恒压电路
US20170205840A1 (en) Power-supply circuit
CN115328255A (zh) 一种基于电压比较器的低功耗轻重负载转换ldo电路
US20080079403A1 (en) Switching resistance linear regulator architecture
US9720428B2 (en) Voltage regulator
US20080258696A1 (en) Series regulator circuit
US10152071B2 (en) Charge injection for ultra-fast voltage control in voltage regulators
KR102444199B1 (ko) 저전압 강하 레귤레이터들을 포함하는 전압 보상 회로 및 이의 동작 방법
KR20170044342A (ko) 전압 레귤레이터 및 그의 동작 방법
US7453313B2 (en) Charge pumping circuit
Balan A low-voltage regulator circuit with self-bias to improve accuracy
US7804286B2 (en) Multiple output amplifiers and comparators
JP5747761B2 (ja) デジタル−アナログ変換器及び半導体集積回路
CN112034925A (zh) 降低极限环路振荡的数字ldo电路
KR101939147B1 (ko) 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기
KR20200003629A (ko) 레귤레이터 회로 및 그 동작 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190813

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200831

R150 Certificate of patent or registration of utility model

Ref document number: 6757857

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250