KR20150084724A - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20150084724A
KR20150084724A KR1020150092355A KR20150092355A KR20150084724A KR 20150084724 A KR20150084724 A KR 20150084724A KR 1020150092355 A KR1020150092355 A KR 1020150092355A KR 20150092355 A KR20150092355 A KR 20150092355A KR 20150084724 A KR20150084724 A KR 20150084724A
Authority
KR
South Korea
Prior art keywords
coating layer
layer
forming
hole
conductive
Prior art date
Application number
KR1020150092355A
Other languages
English (en)
Other versions
KR101631801B1 (ko
Inventor
정광춘
윤광백
한영구
윤동국
김수한
Original Assignee
주식회사 잉크테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 잉크테크 filed Critical 주식회사 잉크테크
Publication of KR20150084724A publication Critical patent/KR20150084724A/ko
Application granted granted Critical
Publication of KR101631801B1 publication Critical patent/KR101631801B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것이며, 본 발명의 인쇄회로기판의 제조방법은 기판의 일면에 전도성 잉크로 제1코팅층을 형성하는 제1코팅층 형성단계; 상기 기판의 타면에 전도성 잉크로 제2코팅층을 형성하는 제2코팅층 형성단계; 상기 제1코팅층, 상기 기판, 상기 제2코팅층을 천공하여 쓰루홀을 형성하는 천공단계; 상기 제1코팅층, 상기 제2코팅층 및 상기 쓰루홀의 내벽면을 도금하여 도금층을 형성하는 도금단계;를 포함하는 것을 특징으로 한다.
따라서, 본 발명에 의하면, 기존에 인쇄방식으로 인한 회로형성공정에서 갖고 있는 정밀 회로패턴 구현의 한계 및 전기적 특성을 종래의 포토리소그라피공정을 통한 회로패턴 구현 정밀도 및 전기적 특성이 향상되는 동시에 원재료 절감, 공정단축 및 생산성 향상될 수 있는 인쇄회로기판의 제조방법이 제공된다.

Description

인쇄회로기판의 제조방법{METHOD FOR MAKING PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판의 제조방법에 관한 것으로서, 보다 상세하게는 정밀하고 우수한 전도특성을 가지는 회로패턴 형성이 가능함과 동시에 원재료 절감, 공정단축 등이 가능한 인쇄회로기판의 제조방법에 관한 것이다.
일반적으로 인쇄회로기판(Printed Circuit Board)은 각종 전자부품들을 탑재하여 전기적으로 연결시켜주는 기판 형태의 전자부품이다.
인쇄회로기판은 기재의 경연성의 재질에 따라 경성 인쇄회로기판(Rigid Printed Circuit Board)와 연성 인쇄회로기판(Flexible Printed Circuit Board)으로 크게 나뉘어지며, 최근에는 경연성 복합 인쇄회로기판도 등장하고 있다.
인쇄회로기판의 적용초기에는 단면에 인쇄배선이 형성된 것과 같은 비교적 구조가 간단한 제품이 주를 이루었으나 점차적으로 전자제품의 경량화, 소형화 및 다기능화, 복합기능화에 따라 연성회로기판 역시 배선밀도가 높아지고 구조가 복잡해지고 있으며, 다층제품으로 진화하는 추세이다.
인쇄회로기판은 배선구조의 회로패턴 층에 따라서 단층, 양면, 다층형 등과 같이 여러 종류가 있으며, 전자기기의 구조와 기능에 따라서 그에 적합한 인쇄회로기판을 설계 및 제작하여 제품에 적용하게 된다.
특히, 연성 인쇄회로기판은 전자제품의 소형화 및 경량화를 가능하게 하며, 우수한 굴곡성 및 유연성을 지니고 있어, 인쇄회로기판이 갖는 역할을 수행하면서 인접하지 않은 두 개의 회로나 부품을 자유롭게 연결할 수 있는 장점으로, 휴대폰, MP3, 캠코더 프린터, 디스플레이 등의 전자기기뿐만 아니라, 의료장비, 군사장비를 비롯한 일반 산업기계 등에도 폭넓게 사용되고 있다. 특히, 휴대폰, 캠코더, 노트북, 디스플레이등과 같이 회로기판의 굴곡특성이 필요한 제품이 늘어남에 따라 연성 회로기판의 수요도 증가하고 있다.
이와 같은 인쇄회로기판 중에서 양면 인쇄회로기판의 통상적인 제조방법을 양면 연성 인쇄회로기판을 예를 들어 설명하면 다음과 같다. 폴리이미드 필름(Polyimide Film) 혹은 폴리에스테르(Polyester)필름과 같은 절연성 필름의 양쪽면에 박막의 구리(Cu)가 각각 적층된 양면 동박적층(CCL:Copper Clad Laminate)필름 원단을 준비한 후, 상기 구리(Cu)층의 회로패턴이 형성 될 부분을 전기적으로 연결하기 위하여 CCL필름의 소정의 위치에 드릴 등을 이용하여 비아홀을 형성한 다음, 이 비아홀에 도금을 행하여 구리(Cu)층이 서로 전기적으로 연결되도록 한다. 그 다음, CCL필름의 양측 구리(Cu)층에 감광성 필름을 이용하거나 액을 도포하여 각각의 구리(Cu)층을 노광, 현상, 에칭, 박리공정을 통하여 소정의 회로패턴으로 가공하는 방법으로 양면 연성 회로기판을 제작하게 된다. 특히 동박적층필름의 경우 3-layer원단과 2-layer원단으로 나누어지는데 폴리이미드 필름에 접착제층을 코팅하고 동박을 라미네이팅하는 3-layer의 경우 중간에 접착제층과 동박층의 두께조절이 용이하지 않아 박막형 양면인쇄회로기판의 대응이 어려운 단점이 있으며, 2-layer원단의 경우에 동박에 폴리이미드 바니쉬를 캐스팅(Casting)하는 캐스팅법과 타겟금속(Target Metal)을 진공플라즈마(Plasma)를 이용하여 이온화(Ionized)시켜 제조하는 스퍼터링(Sputtering)법이 있는데 캐스팅법의 경우 별도의 가열장치가 필요하고 고온공정시 동박의 산화문제가 발생할 수 있다. 아울러 동박층의 두께조절 또한 용이하지 않다.
스퍼터링법의 경우 물리적 강도가 타 제조방법에 비하여 약하며 특히 크롬이나 코발트등을 사용하여 환경오염을 유발한다는 단점이 있다. 아울러 식각공정에서 동박층과 니켈, 크롬층을 별도로 진행해야 하며 그러하더라도 니켈층의 잔존물이 남아 전기적 특성불량을 야기하기도 한다.
상기 종래의 제조방법은 미세한 패턴형성이 가능하다는 장점이 있으나, 제조공정이 복잡 하고 원재료 손실이 심하며, 환경오염의 문제점이 대두되고 있다. 최근에는 인쇄전자기술의 발전에 힘입어 인쇄방식을 이용한 인쇄회로기판 제조방법이 개발되고 있으나, 현재 인쇄기술로서는 인쇄배선 폭에 한계가 있다.
한편, 상기의 에칭방법을 동시에 사용하여 양면 연성 인쇄회로기판을 제조하는 방법이 일본특허공개공보 평06-224528호에 공개되어 있다.
상기 제조방법은 필름기판의 표리면 간에 전기적으로 접속해야 할 부분에 관통홀을 형성함과 동시에, 필름 기판의 한 면의 전면에 금속박을 피착하고, 이 금속박을 소정의 패턴으로 에칭공정으로 제거하여 배선도체부를 형성하고, 관통홀의 부분을 막는 폐색판 부분을 형성한다. 필름기판의 반대측 면에는 전도성 페이스트를 인쇄방법으로 피착하여 인쇄배선 도체부를 형성하면서 관통홀에 전도성 페이스트를 충전하고, 이 전도성 페이스트에 의하여 에칭공정으로 형성된 배선도체부와 인쇄방법으로 형성된 인쇄배선 도체부를 전기적으로 접속시켜 양면 연성회로기판을 제조하는 방법에 관한 것이다.
그러나, 상기 방법은 전도성 페이스트를 인쇄방법으로 인쇄배선을 형성함과 동시에 관통 홀에 전도성 페이스트를 충전하여야 하나, 관통홀에 충전되어 범프를 형성하는 전도성 페이스트로서는 인쇄배선 도체부를 형성하기 위한 인쇄방법이 극히 제한적이며, 반대로 인쇄배선을 형성하기 용이한 전도성 페이스트는 관통홀에 충전되어 범프하기 어렵다. 또한 상기 방식으로 제조된 연성 인쇄회로기판은 관통홀에 형성된 접속부가 열적 또는 물리적 충격에도 수축 또는 크랙이 발생되어 단선될 가능성이 높다는 단점이 있으며, 공정상으로도 관통홀에 충전되는 전도성 페이스트가 새는 것을 방지하기 위한 별도의 폐색판 부분이 형성되도록 하는 공정이 추가되어야 하는 단점이 있기 때문에 산업적으로 이용되지 못하고 있는 실정이다. 또한 전도성 페이스트 층이 기재와의 접착력이 충분하지 않아 전도성 페이 스트에 의해 형성된 인쇄회로와 비아홀의 범프를 형성하는 접속도체부의 계면이 분리되거나 또는 탈리되는 현상이 많아 실질적으로 실용화되지 못하고 있다.
따라서, 본 발명의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 기존에 인쇄방식으로 인한 회로형성공정에서 갖고 있는 정밀 회로패턴 구현의 한계 및 전기적 특성을 종래의 포토리소그라피공정을 통한 회로패턴 구현 정밀도 및 전기적 특성이 향상되는 동시에 원재료 절감, 공정단축 및 생산성 향상될 수 있는 인쇄회로기판의 제조방법을 제공함에 있다.
상기 목적은, 본 발명에 따라, 기판의 일면에 전도성 잉크로 제1코팅층을 형성하는 제1코팅층 형성단계; 상기 기판의 타면에 전도성 잉크로 제2코팅층을 형성하는 제2코팅층 형성단계; 상기 제1코팅층, 상기 기판, 상기 제2코팅층을 천공하여 쓰루홀을 형성하는 천공단계; 상기 제1코팅층과 상기 제2코팅층이 전기적으로 연결되도록 상기 쓰루홀의 내벽면에 전도층을 형성하는 전도층 형성단계; 상기 제1코팅층과 상기 제2코팅층 및 상기 전도층을 도금하여 도금층을 형성하는 도금단계;를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법에 의해 달성된다.
또한, 상기 전도층 형성단계는 상기 쓰루홀의 내부에 전도성 잉크를 충진하는 단계; 상기 쓰루홀 내부에 충진된 전도성 잉크가 수축하여 상기 쓰루홀의 내벽면을 따라 전도층을 형성하도록 열처리하는 단계;를 포함할 수 있다.
또한, 상기 전도층 형성단계에서 충진되는 전도성 잉크가 상기 쓰루홀 내부로부터 이탈하지 않도록 상기 제1코팅층 또는 상기 제2코팅층 중 적어도 어느 하나에 임시마감층을 접합하여 상기 쓰루홀을 마감하는 임시마감층 접합단계; 상기 전도층 형성단계 이후에 상기 임시마감층을 제거하는 임시마감층 제거단계;를 더 포함할 수 있다.
또한, 상기 제1코팅층 및 상기 제2코팅층에 보강층을 접합하는 보강층 접합단계; 및 상기 전도층 형성단계 이후에 상기 보강층을 제거하는 보강층 제거단계;를 더 포함하고, 상기 천공단계는 상기 보강층, 상기 제1코팅층, 상기 기판, 상기 제2코팅층을 천공하여 쓰루홀을 형성할 수 있다.
또한, 상기 목적은, 본 발명에 따라, 기판의 일면에 전도성 잉크로 제1코팅층을 형성하는 제1코팅층 형성단계; 상기 기판의 타면에 전도성 잉크로 제2코팅층을 형성하는 제2코팅층 형성단계; 상기 제1코팅층 및 상기 제2코팅층을 도금하여 도금층을 형성하는 도금단계; 상기 제1코팅층, 상기 기판, 상기 제2코팅층 및 상기 도금층을 천공하여 쓰루홀을 형성하는 천공단계; 상기 제1코팅층과 상기 제2코팅층이 전기적으로 연결되도록 상기 쓰루홀의 내벽면에 전도층을 형성하는 전도층 형성단계;를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법에 의해 달성된다.
또한, 상기 전도층 형성단계는 상기 쓰루홀의 내부에 전도성 잉크를 충진하는 단계; 상기 쓰루홀 내부에 충진된 전도성 잉크가 수축하여 상기 쓰루홀의 내벽면을 따라 전도층을 형성함으로써 상기 제1코팅층에 도금되는 도금층 및 상기 제2코팅층에 도금되는 도금층을 서로 전기적으로 연결하도록 상기 쓰루홀 내부의 전도성 잉크를 열처리하는 단계;를 포함할 수 있다.
또한, 상기 목적은, 본 발명에 따라, 기판의 일면에 전도성 잉크로 제1코팅층을 형성하는 제1코팅층 형성단계; 상기 기판 및 상기 제1코팅층을 천공하여 쓰루홀을 형성하는 천공단계; 상기 기판의 타면에 전도성 잉크 소재로 제2코팅층을 형성하는 동시에, 상기 제1코팅층과 상기 제2코팅층이 전기적으로 연결되도록 상기 쓰루홀의 내벽면에 전도층을 형성하는 제2코팅층 형성단계; 상기 제1코팅층과 상기 제2코팅층 및 상기 전도층을 도금하여 도금층을 형성하는 도금단계;를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법에 의해 달성된다.
또한, 상기 제2코팅층 형성단계는 전도성 잉크 소재로 상기 기판을 코팅하는 동시에, 상기 쓰루홀의 내부를 전도성 잉크로 충진하는 단계; 상기 쓰루홀 내부에 충진된 전도성 잉크가 수축하여 상기 쓰루홀의 내벽면을 따라 전도층을 형성하도록 열처리하는 단계;를 포함할 수 있다.
본 발명에 따르면, 정밀하고 우수한 전도성을 가지는 인쇄회로기판을 제작할 수 있는 인쇄회로기판의 제조방법이 제공된다.
또한, 쓰루홀이 천공되는 기판의 양면에 전도성을 가지는 소재로 기판을 코팅하여, 이를 도금함으로써, 기판의 양면에 형성되는 레이어가 서로 전기적으로 연결되도록 할 수 있다.
또한, 도금을 통하여 기판에 형성되는 도금층의 두께를 용이하게 조절함으로써, 원가를 절감할 수 있으며, 원하는 특성을 가지는 인쇄회로기판의 제작이 가능하다.
또한, 쓰루홀의 일단부를 임시마감층으로 마감하여 개방된 타단부를 통하여 충진되는 전도성 잉크가 흘러나가지 못하도록 할 수 있다.
또한, 제1코팅층 및 제2코팅층에 보강층을 형성한 후에, 이를 천공하여 쓰루홀을 형성함으로써 안정적인 천공이 가능하다.
또한, 제1코팅층 또는 제2코팅층 중 회로패턴이 형성되는 코팅층에만 보호층을 접합한 상태에서 나머지 코팅층을 패터닝함으로써, 이미 형성되는 회로패턴의 손상을 방지할 수 있다.
또한, 기판에 전도성 잉크를 형성하고, 그 위를 도금하여 도금층을 형성함으로써, 포토리소그래피 공정을 통하여 전도성 잉크와 도금층을 동시에 패터닝할 수 있어, 공정이 단축될 수 있다.
또한, 전도성 잉크를 프린팅하는 방식으로 기판 상에 제1코팅층 또는 제2코팅층을 형성하여, 별도의 추가공정 없이 회로패턴을 쉽게 형성할 수 있다.
또한, 포토리소그래피 공정 또는 프린팅 공정을 선택적으로 이용하여 회로패턴을 제작할 수 있으므로, 포토리소그래피 공정 또는 프린팅 공정의 장점을 동시에 구현할 수 있으므로 효율적인 공정을 구축할 수 있다.
도 1은 본 발명의 제1실시예에 따른 인쇄회로기판의 제조방법의 공정흐름을 개략적으로 도시한 것이고,
도 2는 본 발명의 제2실시예에 따른 인쇄회로기판의 제조방법의 공정흐름을 개략적으로 도시한 것이고,
도 3은 본 발명의 제2실시예에 따른 인쇄회로기판의 제조방법의 변형례의 공정흐름을 개략적으로 도시한 것이고,
도 4는 본 발명의 제3실시예에 따른 인쇄회로기판의 제조방법의 공정흐름을 개략적으로 도시한 것이고,
도 5는 본 발명의 제4실시예에 따른 인쇄회로기판의 제조방법의 공정흐름을 개략적으로 도시한 것이고,
도 6은 본 발명의 제5실시예에 따른 인쇄회로기판의 제조방법의 공정흐름을 개략적으로 도시한 것이고,
도 7는 본 발명의 제6실시예에 따른 인쇄회로기판의 제조방법의 공정흐름을 개략적으로 도시한 것이고,
도 8은 본 발명의 제6실시예에 따른 인쇄회로기판의 제조방법의 변형례의 공정흐름을 개략적으로 도시한 것이고,
도 9는 본 발명의 제7실시예에 따른 인쇄회로기판의 제조방법의 공정흐름을 개략적으로 도시한 것이고,
도 10은 본 발명의 제8실시예에 따른 인쇄회로기판의 제조방법의 공정흐름을 개략적으로 도시한 것이다.
설명에 앞서, 여러 실시예에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1실시예에서 설명하고, 그 외의 실시예에서는 제1실시예와 다른 구성에 대해서 설명하기로 한다.
제1실시예
도 1은 본 발명의 제1실시예에 따른 인쇄회로기판의 제조방법의 공정흐름을 개략적으로 도시한 것이다.
도 1에 도시된 바와 같이, 본 발명의 제1실시예에 따른 인쇄회로기판의 제조방법(S100)은 제1코팅층 형성단계(S110)와 제2코팅층 형성단계(S120)와 천공단계(S130)와 도금단계(S140)와 회로패턴 형성단계(S150)를 포함한다.
상기 제1코팅층 형성단계(S110) 및 상기 제2코팅층 형성단계(S120)는 기판(10)의 상면 및 하면에 제1코팅층(20)과 제2코팅층(30)을 각각 코팅하는 단계이다. 한편, 본 단계에서 이용되는 기판(10)으로는 폴리이미드 필름(PI:PolyImide Film)이 되나, 이에 제한되는 것은 아니다.
준비된 기판(10)의 상면에 전도성 잉크를 코팅하여 제1코팅층(20)과 제2코팅층(30)을 형성한다. 이때, 전도성 잉크로는 은(Ag), 구리(Cu), 니켈(Ni), 알루미늄(Al) 등이 이용되며, 전기적으로 우수한 전도성을 가지는 소재라면, 이에 제한되는 것은 아니다.
또한, 본 단계에서 기판(10) 상에 제1코팅층(20) 및 제2코팅층(30)은 플렉소(Flexo), 플랫 스크린(Flat Screen), 그라비아(Gravure), 슬롯다이, 콤마코팅, 로터리 스크린 등의 기술분야에서 널리 알려진 방식으로 코팅될 수 있다.
이때, 상술한 다양한 공정에 의하여 기판(10) 상에 코팅된 제1코팅층(20)과 제2코팅층(30)은 열처리 공정을 통하여, 경화 및 소성되어 수축될 수 있고, 이러한 열처리 공정을 통하여 제1코팅층(20) 및 제2코팅층(30)의 두께는 수십 나노에서 수십 마이크로 스케일로 조절이 가능하며, 제1코팅층(20) 및 제2코팅층(30)의 두께는 표면 평탄도 및 전기적 특성을 고려하여 결정하는 것이 바람직하다.
상기 천공단계(S130)는 기판(10) 및 이의 양면에 적층되는 제1코팅층(20), 제2코팅층(30)을 완전히 관통하는 쓰루홀(Through Hole)(11)을 형성하는 단계이다. 본 천공단계(S130)는 기판(10)을 CNC드릴, UV레이저, YAG레이저, CO2 레이저, 롤투롤 펀칭 등 기술분야에서 널리 알려진 공정을 통하여 수행된다.
상기 도금단계(S140)는 쓰루홀(11)의 내벽면 및 제1코팅층(20), 제2코팅층(30)의 외면을 도금하여 도금층(40)을 형성하는 단계이다.
본 단계에서는, 먼저, 전도성 수용액에 노출하여 전도성 박막을 형성한 후에 도금 전처리 공정을 수행한다. 다음으로, 무전해 도금을 통하여 전도성 박막이 형성된 영역을 무전해 동 도금을 통하여 무전해 동 도금막(41)을 형성한다.
다음으로, 구리의 전기 분해 반응을 이용하여 쓰루홀(11)의 내벽면 및 제1코팅층(20)과 제2코팅층(30)이 전도성 금속인 구리(42)로 도금되어 도금층(40)을 형성한다.(S142)
상기 회로패턴 형성단계(S150)는 제1코팅층(20), 제2코팅층(30) 및 이에 도금되는 도금층(40)을 패터닝하여 회로패턴을 형성하는 단계이다.
본 단계에서는 기술분야에서 널리 알려진 포토리소그래피(Photo Lithography) 공정을 통하여, 제1코팅층(20), 제2코팅층(30) 및 이에 도금되는 도금층(40)을 패터닝함으로써 원하는 형태의 회로패턴을 형성한다.
본 실시예에서 회로패턴 형성단계(S150)는 도금단계(S140) 이후에 수행되는 것으로 설명하였으나, 본 실시예의 변형례에서는, 천공단계(S130) 공정 후에 수행하여 제1코팅층(20) 또는 제2코팅층(30)에 회로패턴을 형성한 후에 도금단계(S140)를 수행하는 방식으로 인쇄회로기판을 제작할 수도 있다.
또한, 본 실시예의 다른 변형례에서는 별도의 회로패턴 형성단계를 수행하지 않고 제1코팅층 형성단계(S110) 또는 제2코팅층 형성단계(S120) 내에서 프린팅(Printing) 공정을 통하여 전도성 잉크를 인쇄함으로써 회로패턴을 형성할 수도 있다.
또한, 다른 변형례예서는 제1코팅층(20) 또는 제2코팅층(30) 중 어느 하나는 프린팅 공정으로 수행하여 회로패턴을 형성하고, 나머지 하나의 코팅층은 별도의 회로패턴 형성단계를 통한 패터닝 공정을 수행하여 회로패턴을 형성할 수도 있다
따라서, 본 발명에 의하면, 잉크젯 프린팅과 같이 코팅과 동시에 회로패턴을 형성하는 직접 인쇄공정 또는 리소그래피 공정과 같이 코팅 후에 회로 패턴을 패터닝하는 간접 인쇄공정을 선택적으로 이용하여, 인쇄회로기판을 제작할 수 있으므로 효율적인 공정의 구축이 가능하다.
제2실시예
도 2는 본 발명의 제2실시예에 따른 인쇄회로기판의 제조방법의 공정흐름을 개략적으로 도시한 것이다.
도 2에 도시된 바와 같이, 본 발명의 제2실시예에 따른 인쇄회로기판의 제조방법(S200)은 제1코팅층 형성단계(S210)와 제2코팅층 형성단계(S220)와 천공단계(S230)와 전도층 형성단계(S240)와 도금단계(S250)와 회로패턴 형성단계(S260)를 포함한다.
상기 제1코팅층 형성단계(S210) 및 상기 제2코팅층 형성단계(S220)는 기판(10)의 상면 및 하면에 제1코팅층(20)과 제2코팅층(30)을 각각 코팅하는 단계이다. 본 단계에서 이용되는 기판(10)으로는 폴리이미드 필름(PI:PolyImide Film)이 이용되나, 이에 제한되는 것은 아니다.
준비된 기판(10)의 양면에 전도성 잉크를 코팅하여 제1코팅층(20)과 제2코팅층(30)을 형성한다. 이때, 전도성 잉크로는 은(Ag), 구리(Cu), 니켈(Ni), 알루미늄(Al) 등이 이용되며, 전기적으로 우수한 전도성을 가지는 소재라면, 이에 제한되는 것은 아니다.
또한, 본 단계에서 기판(10) 상에 형성되는 제1코팅층(20) 및 제2코팅층(30)은 플렉소(Flexo), 플랫 스크린(Flat Screen), 그라비아(Gravure), 슬롯다이, 콤마코팅, 로터리 스크린 등의 공지된 방식으로 코팅될 수 있다.
이때, 상술한 다양한 공정에 의하여 기판(10) 상에 코팅된 제1코팅층(20)과 제2코팅층(30)은 열처리 공정을 통하여, 경화 및 소성되어 수축될 수 있고, 이러한 열처리 공정을 통하여 제1코팅층(20) 및 제2코팅층(30)의 두께는 수십 나노에서 수십 마이크로 스케일로 조절이 가능하다. 한편, 이러한 제1코팅층(20) 및 제2코팅층(30)의 두께는 표면 평탄도 및 전기적 특성을 고려하여 결정하는 것이 바람직하다.
상기 천공단계(S230)는 기판(10) 및 이의 양면에 적층되는 제1코팅층(20), 제2코팅층(30)을 완전히 관통하는 쓰루홀(Through Hole)(11)을 형성하는 단계이다. 본 천공단계(S230)는 기판(10)을 CNC드릴, UV레이저, YAG레이저, CO2 레이저, 롤투롤 펀칭 등 기술분야에서 널리 알려진 공정을 통하여 수행된다.
상기 전도층 형성단계(S240)는 쓰루홀(11)의 내벽면에 전도층(50)을 형성하는 단계이다.
본 단계에서는, 먼저. 쓰루홀(11)의 내부에 제1코팅층(20) 및 제2코팅층(30)과 동일한 소재의 전도성 잉크를 충진한다(S241). 이때, 쓰루홀(11)의 내부의 전도성 잉크는 제1코팅층(20)과 제2코팅층(30)을 상호 전기적으로 연결할 수 있을 정도로 충진되면 충분하다. 또한, 본 단계에서 이용되는 전도성 잉크는 제1코팅층(20) 및 제2코팅층(30)에서 이용되는 소재와 동일한 것이라 설명하였으나, 동일한 것에 제한되는 제한되지 않고, 우수한 전기적 전도성을 가지는 소재 중 어느 하나를 선택하여 사용할 수 있다.
쓰루홀(11)의 내부에 전도성 잉크가 충진된 상태에서, 전도성 잉크가 수축하여 쓰루홀(11)의 내벽면을 따라 형성되는 전도층(50)이 형성될 수 있도록 전도성 잉크를 열처리한다(S242).
따라서, 본 단계를 수행하면, 쓰루홀(11)의 내벽면을 따라서 제1코팅층(20)과 제2코팅층(30)을 연결하는 전도층(50)이 형성된다.
상기 도금단계(S250)는 제1코팅층(20), 제2코팅층(30) 및 전도층(50)을 도금하여 이들의 외면에 도금층(40)을 형성하는 단계이다.
본 단계에서는 전도성 잉크 소재로 구성되는 제1코팅층(20), 제2코팅층(30), 전도층(50)을 무전해 또는 전해 동도금하여 도금층(40)을 형성한다. 이때, 도금층(40)의 두께는 최종 형성되는 인쇄회로기판에 인가되는 전류량을 고려하여 결정하는 것이 바람직하다.
상기 회로패턴 형성단계(S260)는 제1코팅층(20), 제2코팅층(30) 및 이에 도금되는 도금층(40)을 패터닝하여 회로패턴을 형성하는 단계이다.
본 단계에서는 기술분야에서 널리 알려진 포토리소그래피(Photo Lithography) 공정을 통하여, 제1코팅층(20), 제2코팅층(30) 및 이에 도금되는 도금층(40)을 패터닝함으로써 원하는 형태의 회로패턴을 형성한다.
도 3은 본 발명의 제2실시예에 따른 인쇄회로기판의 제조방법의 변형례의 공정흐름을 개략적으로 도시한 것이고,
본 실시예에서 회로패턴 형성단계(S260)는 도금단계(S250) 이후에 수행되는 것으로 설명하였으나, 도 3에 도시된 바와 같이, 본 실시예의 변형례에서는, 천공단계(S230) 공정 후에 수행하여 제1코팅층(20) 또는 제2코팅층(30)에 회로패턴을 형성한 후에 도금단계(S250)를 수행하는 방식으로 인쇄회로기판을 제작할 수도 있다.
또한, 본 실시예의 다른 변형례에서는 별도의 회로패턴 형성단계를 수행하지 않고 제1코팅층 형성단계 또는 제2코팅층 형성단계 내에서 프린팅(Printing) 공정을 통하여 전도성 잉크를 인쇄함으로써 회로패턴을 형성할 수도 있다.
또한, 다른 변형례예서는 제1코팅층 또는 제2코팅층 중 어느 하나는 프린팅 공정으로 수행하여 회로패턴을 형성하고, 나머지 하나의 코팅층은 별도의 회로패턴 형성단계를 통한 패터닝 공정을 수행하여 회로패턴을 형성할 수도 있다.
제3실시예
도 4는 본 발명의 제3실시예에 따른 인쇄회로기판의 제조방법의 공정흐름을 개략적으로 도시한 것이다.
도 4에 도시된 바와 같이, 본 발명의 제3실시예에 따른 인쇄회로기판의 제조방법(S300)은 제1코팅층 형성단계(S310)와 제2코팅층 형성단계(S320)와 천공단계(S330)와 임시마감층 접합단계(S340)와 전도층 형성단계(S350)와 임시마감층 제거단계(S360)와 도금단계(S370)와 회로패턴 형성단계(S380)를 포함한다.
상기 제1코팅층 형성단계(S310) 및 상기 제2코팅층 형성단계(S320)는 기판(10)의 상면 및 하면에 제1코팅층(20)과 제2코팅층(30)을 각각 코팅하는 단계이다. 본 단계에서 이용되는 기판(10)의 소재로는 폴리이미드 필름(PI:PolyImide Film)이 이용될 수 있으나, 이에 제한되는 것은 아니다.
상기 천공단계(S330)는 기판(10) 및 이의 양면에 적층되는 제1코팅층(20), 제2코팅층(30)을 완전히 관통하는 쓰루홀(Through Hole)(11)을 형성하는 단계이다. 본 천공단계(S330)는 기판을 CNC드릴, UV레이저, YAG레이저, CO2 레이저, 롤투롤 펀칭 등 기술분야에서 널리 알려진 공정을 통하여 수행된다.
상기 임시마감층 접합단계(S340)는 제1코팅층(20)에 임시마감층(60)을 접합하여 천공된 쓰루홀(11)의 단부를 마감하는 단계이다.
즉, 제1코팅층(20)에 임시마감층(60)을 접합하여 후술하는 전도층 형성단계(S350)에서 쓰루홀(11)의 내부에 충진되는 전도성 잉크가 제1코팅층(20)의 외면으로 흘러나옴으로써, 제1코팅층(20)을 오염시키거나 또는 전도성 잉크가 과도하게 소모되는 것을 방지한다.
이때, 제1코팅층(20)에 접합되는 임시마감층의 소재로는 폴리에틸렌테레프타레이트(Polyethylene Terephthalate:PET)필름이 이용될 수 있으나, 이에 제한되는 것은 아니다. 또한, 임시마감층(60)을 제1코팅층(20)에 접합하는 대신 제2코팅층(30)에 접합하는 방식으로 쓰루홀(11)의 내부로부터 전도성 잉크가 제2코팅층(30)의 외면으로 노출되는 것을 방지할 수도 있다.
상기 전도층 형성단계(S350)는 쓰루홀(11)의 내벽면에 전도층(50)을 형성하는 단계이다.
본 단계에서는, 먼저. 임시마감층(60)에 의하여 마감되지 않은 쪽, 즉, 개방된 쪽을 통하여 쓰루홀(11)의 내부에 제1코팅층(20) 및 제2코팅층(30)과 동일한 소재의 전도성 잉크를 충진한다(S351).
이때, 쓰루홀(11)의 마감하는 임시마감층(60)에 의하여 전도성 잉크가 외부로 노출되는 것을 방지할 수 있다.
다음으로, 쓰루홀(11)의 내부에 전도성 잉크가 충진된 상태에서, 전도성 잉크가 수축하여 쓰루홀(11)의 내벽면을 따라 코팅되는 전도층(50)이 형성될 수 있도록 전도성 잉크를 열처리한다(S352).
따라서, 본 단계를 거치면, 쓰루홀(11)의 내벽면을 따라서 제1코팅층(20)과 제2코팅층(30)을 상호 전기적으로 연결하는 전도층(50)이 형성된다.
상기 임시마감층 제거단계(S360)는 쓰루홀(11)을 마감하는 임시마감층(60)을 제1코팅층(20)으로부터 제거하는 단계이다.
상기 도금단계(S370)는 제1코팅층(20), 제2코팅층(30) 및 전도층(50)의 외면에 도금층(40)을 형성하는 단계이다.
본 단계에서는 전도성 잉크 소재로 구성되는 제1코팅층(20), 제2코팅층(30), 전도층(50)을 무전해 또는 전해 동도금하여 도금층(40)을 형성한다. 이때, 도금층(40)의 두께는 최종 형성되는 인쇄회로기판에 인가되는 전류량을 고려하여 결정한다.
상기 회로패턴 형성단계(S380)는 제1코팅층(20), 제2코팅층(30) 및 이에 도금되는 도금층(40)을 패터닝하여 회로패턴을 형성하는 단계이다.
본 단계에서는 기술분야에서 널리 알려진 포토리소그래피(Photo Lithography) 공정을 통하여, 제1코팅층, 제2코팅층 및 이에 도금되는 도금층을 패터닝함으로써 원하는 형태의 회로패턴을 형성한다.
따라서, 본 실시예에 의하면, 임시마감층(60)을 접합하여 쓰루홀(11)의 단부를 차단함으로써, 쓰루홀(11)의 내부로 충진되는 전도성 잉크가 반대쪽으로 흘러나가 제1코팅층(20) 또는 제2코팅층(30)을 오염하는 것을 방지하는 동시에, 전도성 잉크의 과도한 소모를 방지할 수 있다.
제4실시예
도 5는 본 발명의 제4실시예에 따른 인쇄회로기판의 제조방법의 공정흐름을 개략적으로 도시한 것이다.
도 5에 도시된 바와 같이, 본 발명의 제4실시예에 따른 인쇄회로기판의 제조방법(S400)은 제1코팅층 형성단계(S410)와 제2코팅층 형성단계(S420)와 보강층 접합단계(S430)와 천공단계(S440)와 전도층 형성단계(S450)와 보강층 제거단계(S460)와 도금단계(S470)와 회로패턴 형성단계(S480)를 포함한다.
상기 제1코팅층 형성단계(S410) 및 상기 제2코팅층 형성단계(S420)는 기판(10)의 상면 및 하면에 제1코팅층(20)과 제2코팅층(30)을 각각 코팅하는 단계이다. 본 단계에서 이용되는 기판(10)으로는 폴리이미드 필름(PI:PolyImide Film)이 이용될 수 있으나, 이에 제한되는 것은 아니다.
상기 보강층 접합단계(S430)는 제1코팅층(20) 및 제2코팅층(30)에 별도의 보강층(70)을 접합하는 단계이다.
즉, 본 단계에서는 제1코팅층(20)과 제2코팅층(30)에 보강층(70)을 접합하여, 기판(10) 상에 박막으로 코팅되는 제1코팅층(20), 제2코팅층(30)의 내구성을 향상시킴으로써, 후술하는 천공단계(S440)에서 쓰루홀(11)을 안정적으로 가공할 수 있다.
또한, 본 단계에서 형성되는 보강층(70)에 의하면, 후술하는 전도층 형성단계(450)에서 쓰루홀(11)의 내부에 충진되는 전도성 잉크가 제1코팅층(20)의 외면으로 흘러나오는 현상을 방지함으로써, 최종 형성되는 회로패턴의 정밀도를 향상시킬 수 있다.
이때, 제1코팅층(20) 및 제2코팅층(30)에 접합되는 보강층(70)의 소재로는 폴리에틸렌테레프타레이트(Polyethylene Terephthalate:PET)필름이 이용되나, 이에 제한되는 것은 아니다.
상기 천공단계(S440)는 기판(10) 및 이의 양면에 적층되는 제1코팅층(20), 제2코팅층(30) 및 보강층(70)을 완전히 관통하는 쓰루홀(Through Hole)(11)을 형성하는 단계이다. 본 천공단계(S440)는 기판(10)을 CNC드릴, UV레이저, YAG레이저, CO2 레이저, 롤투롤 펀칭 등 기술분야에서 널리 알려진 공정을 통하여 수행된다.
본 단계에서는, 보강층(70)에 의하여 전체적으로 내구성이 강화된 상태에서 기판(10), 제1코팅층(20) 및 제2코팅층(30)을 가공하므로, 쓰루홀(11)을 안정적으로 형성할 수 있다.
상기 전도층 형성단계(S450)는 쓰루홀(11)의 내벽면에 전도층(50)을 형성하는 단계이다.
본 단계에서는, 먼저. 쓰루홀(11)의 내부에 제1코팅층(20) 및 제2코팅층(30)과 동일한 소재의 전도성 잉크를 충진한다(S451). 이때, 보강층(70)은 전도성 잉크가 제1코팅층(20) 및 제2코팅층(30)의 외면에 흘러들어가는 것을 방지하므로, 보강층 없이 전도성 잉크를 충진하는 경우보다 균일한 표면의 제1코팅층(20) 및 제2코팅층(30)을 확보할 수 있다.
다음으로, 쓰루홀(11)의 내부에 전도성 잉크가 충진된 상태에서, 전도성 잉크가 수축하여 쓰루홀(11)의 내벽면을 따라 전도층(50)이 형성될 수 있도록 전도성 잉크를 열처리한다(S452).
따라서, 본 단계를 거치면, 쓰루홀(11)의 내벽면을 따라서 제1코팅층(20)과 제2코팅층(30)을 전기적으로 연결하는 전도층(50)이 형성된다.
즉, 도 5의 'A'에서 개략적으로 도시된 바와 같이, 별도의 보강층을 적층하지 않는 경우에는 제1코팅층(20) 및 제2코팅층(30) 상에 전도성 잉크가 적층되어 평탄하지 않은 면이 형성되는 문제가 있는 반면에, 본 실시예에서 보강층(70)을 적층하여 전도성 잉크가 기판(10)과 제1코팅층(20)의 사이 또는 기판(10)과 제2코팅층(30)의 사이에 유입되는 것을 방지하여 제1코팅층(20) 및 제2코팅층(30)의 표면이 평탄화될 수 있도록 한다.
상기 보강층 제거단계(S460)는 보강층(70)을 제1코팅층(20) 및 제2코팅층(30)으로부터 제거하는 단계이다.
상기 도금단계(S470)는 제1코팅층(20), 제2코팅층(30) 및 전도층(50)의 외면에 도금층(40)을 형성하는 단계이다.
본 단계에서는 전도성 잉크 소재로 구성되는 제1코팅층(20), 제2코팅층(30), 전도층(50)을 무전해 또는 전해 동도금하여 도금층(40)을 형성한다. 이때, 도금층(40)의 두께는 최종 형성되는 인쇄회로기판에 인가되는 전류량을 고려하여 결정한다.
상기 회로패턴 형성단계(S480)는 제1코팅층(20), 제2코팅층(30) 및 이에 도금되는 도금층(50)을 패터닝하여 회로패턴을 형성하는 단계이다.
본 단계에서는 기술분야에서 널리 알려진 포토리소그래피(Photo Lithography) 공정을 통하여, 제1코팅층(20), 제2코팅층(30) 및 이에 도금되는 도금층(40)을 패터닝함으로써 원하는 형태의 회로패턴을 형성한다.
제5실시예
도 6은 본 발명의 제5실시예에 따른 인쇄회로기판의 제조방법의 공정흐름을 개략적으로 도시한 것이다.
도 6에 도시된 바와 같이, 본 발명의 제5실시예에 따른 인쇄회로기판의 제조방법(S500)은 제1코팅층 형성단계(S510)와 제2코팅층 형성단계(S520)와 도금단계(S530)와 천공단계(S540)와 전도층 형성단계(S550)와 회로패턴 형성단계(S560)를 포함한다.
상기 제1코팅층 형성단계(S510) 및 상기 제2코팅층 형성단계(S520)는 기판(10)의 상면 및 하면에 제1코팅층(20)과 제2코팅층(30)을 각각 코팅하는 단계이다. 본 단계에서 이용되는 기판(10)으로는 폴리이미드 필름(PI:PolyImide Film)이 이용되나, 이에 제한되는 것은 아니다.
상기 도금단계(S530)는 제1코팅층(20), 제2코팅층(30)의 외면에 도금층(40)을 형성하는 단계이다.
본 단계에서는 전도성 잉크 소재로 구성되는 제1코팅층(20), 제2코팅층(30), 전도층(50)을 무전해 또는 전해 동도금하여 도금층(40)을 형성한다. 이때, 도금층(40)의 두께는 최종 형성되는 인쇄회로기판에 인가되는 전류량을 고려하여 결정한다.
상기 천공단계(S540)는 기판(10) 및 이의 양면에 적층되는 제1코팅층(20), 제2코팅층(30) 및 도금층(40)을 완전히 관통하는 쓰루홀(Through Hole)(11)을 형성하는 단계이다. 본 천공단계(S540)는 기판(10)을 CNC드릴, UV레이저, YAG레이저, CO2 레이저, 롤투롤 펀칭 등 기술분야에서 널리 알려진 공정을 통하여 수행된다.
이때, 본 실시예에서는 제1코팅층(20) 및 제2코팅층(30)에 도금층(40)을 도금함으로써, 기판(10)에 제1코팅층(20) 또는 제2코팅층(30)만 단독으로 형성된 경우보다 강성 및 내구성을 더욱 보강한 상태에서 본 단계에서의 천공공정이 이루어지므로, 보다 안정적으로 쓰루홀(11)을 형성할 수 있다.
상기 전도층 형성단계(S550)는 쓰루홀(11)의 내벽면에 전도층(50)을 형성하는 단계이다.
본 단계에서는, 먼저, 쓰루홀(11)의 내부에 제1코팅층(20) 및 제2코팅층(30)과 동일한 소재의 전도성 잉크를 충진한다(S551).
다음으로, 쓰루홀(11)의 내부에 전도성 잉크가 충진된 상태에서, 전도성 잉크가 수축하여 쓰루홀(11)의 내벽면을 따라 코팅되는 전도층(50)이 형성될 수 있도록 전도성 잉크를 열처리한다(S552).
따라서, 본 단계를 거치면, 쓰루홀(11)의 내벽면을 따라서 제1코팅층(20)과 제2코팅층(30) 및 도금층(40)을 상호 연결하는 전도층(50)이 형성된다.
상기 회로패턴 형성단계(S560)는 제1코팅층(20), 제2코팅층(30) 및 이에 도금되는 도금층(40)을 패터닝하여 회로패턴을 형성하는 단계이다.
본 단계에서는 기술분야에서 널리 알려진 포토리소그래피(Photo Lithography) 공정을 통하여, 제1코팅층(20), 제2코팅층(30) 및 이에 도금되는 도금층(40)을 패터닝함으로써 원하는 형태의 회로패턴을 형성한다.
따라서, 본 실시예에 의하면, 제1코팅층(20) 및 제2코팅층(30)에 도금층(40)을 먼저 형성하여 전체적인 내구성을 먼저 보강한 후에 쓰루홀(11)을 천공하므로, 보다 안정적인 천공 작업이 가능하다.
제6실시예
도 7은 본 발명의 제6실시예에 따른 인쇄회로기판의 제조방법의 공정흐름을 개략적으로 도시한 것이다.
도 7에 도시된 바와 같이, 본 발명의 제6실시예에 따른 인쇄회로기판의 제조방법(S600)은 제1코팅층 형성단계(S610)와 천공단계(S620)와 제2코팅층 형성단계(S630)와 도금단계(S640)와 회로패턴 형성단계(S650)를 포함한다.
상기 제1코팅층 형성단계(S610)는 기판(10)의 일면에 제1코팅층(20)을 코팅하는 단계이다. 본 단계에서 이용되는 기판(10)으로는 폴리이미드 필름(PI:PolyImide Film)이 이용되나, 이에 제한되는 것은 아니다.
상기 천공단계(S620)는 기판(10) 및 기판(10)의 상면에 적층되는 제1코팅층(20)을 완전히 관통하는 쓰루홀(Through Hole)(11)을 형성하는 단계이다. 본 천공단계(S620)는 기판(10)을 CNC드릴, UV레이저, YAG레이저, CO2 레이저, 롤투롤 펀칭 등 기술분야에서 널리 알려진 공정을 통하여 수행된다.
상기 제2코팅층 형성단계(S630)는 기판(10)의 타면에 제2코팅층(30)을 형성하는 동시에, 쓰루홀(11)의 내벽면에 전도층(50)을 형성하는 단계이다. 즉, 앞서 설명한 실시예의 제2코팅층 형성단계에서는 단순히 제2코팅층(30)을 코팅하는 것과는 달리, 본 실시예의 제2코팅층 형성단계(S630)에서는 제2코팅층(30)을 코팅함과 동시에, 전도층(50)을 형성한다.
먼저, 제2코팅층(30)이 상측을 향하도록 기판(10)을 뒤집은 후에, 전도성 잉크 소재로 기판(10)의 하면을 코팅하여 제2코팅층(30)을 형성함과 동시에, 쓰루홀(11)의 내부를 전도성 잉크로 충진한다(S631).
다음으로, 상술한 공정에 의하여 기판(10) 상에 코팅된 제1코팅층(20), 제2코팅층(30) 및 쓰루홀(11) 내부에 충진된 전도성 잉크를 열처리한다(S632). 열처리 공정에 의하여 제1코팅층(20) 및 제2코팅층(30)은 경화되고, 쓰루홀(11) 내부의 전도성 잉크 역시 경화, 수축됨으로써 쓰루홀(11)의 내벽면을 따라 전도층(50)이 형성된다.
따라서, 본 단계에 의하면, 제2코팅층(30)이 형성되는 동시에, 쓰루홀(11)의 내벽면을 따라 제1코팅층(20)과 제2코팅층(30)을 상호 연결하는 전도층(50)이 형성된다.
상기 도금단계(S640)는 제1코팅층(20), 제2코팅층(30) 및 전도층(50)을 도금하여 도금층(40)을 형성하는 단계이다.
본 단계에서는 전도성 잉크 소재로 구성되는 제1코팅층(20), 제2코팅층(30), 전도층(50)을 무전해 또는 전해 동도금하여 도금층(40)을 형성한다. 이때, 도금층(50)의 두께는 최종 형성되는 인쇄회로기판에 인가되는 전류량을 고려하여 결정한다.
상기 회로패턴 형성단계(S650)는 제1코팅층(20) 및 이에 도금되는 도금층(40), 제2코팅층(30) 및 이에 도금되는 도금층(40)을 패터닝하여 회로패턴을 형성하는 단계이다.
본 단계에서는 기술분야에서 널리 알려진 포토리소그래피(Photo Lithography) 공정을 통하여, 제1코팅층(20) 및 이에 도금되는 도금층(40)과 제2코팅층(30) 및 이에 도금되는 도금층(40)을 패터닝함으로써 원하는 형태의 회로패턴을 형성한다.
한편, 본 단계에서 제1코팅층(20) 및 이에 도금되는 도금층(40)과, 제2코팅층(30) 및 이에 도금되는 도금층(40)은 동시에 패터닝되어 회로패턴을 형성함으로써 공정효율을 향상시킨다.
다만, 도 8은 본 발명의 제6실시예에 따른 인쇄회로기판의 제조방법의 변형례의 공정흐름을 개략적으로 도시된 바와 같이, 본 실시예의 변형례에서는 제1코팅층(20) 및 이에 도금되는 도금층(40)을 패터닝하는 공정(S651')과, 제2코팅층(30) 및 이에 도금되는 도금층(40)을 패터닝하는 공정(652')이 각각 순차적으로 진행될 수도 있다.
제7실시예
도 9는 본 발명의 제7실시예에 따른 인쇄회로기판의 제조방법의 공정흐름을 개략적으로 도시한 것이다.
도 9에 도시된 바와 같이, 본 발명의 제7실시예에 따른 인쇄회로기판의 제조방법(S700)은 제1코팅층 형성단계(S710)와 천공단계(S720)와 제2코팅층 형성단계(S730)와 도금단계(S740)와 보호층 접합단계(S750)와 회로패턴 형성단계(S760)와 보호층 제거단계(S770)를 포함한다.
상기 제1코팅층 형성단계(S710)는 기판(10)의 일면에 제1코팅층(20)을 코팅하는 단계이다. 본 단계에서 이용되는 기판(10)으로는 폴리이미드 필름(PI:PolyImide Film)이 이용되나, 이에 제한되는 것은 아니다.
상기 천공단계(S720)는 기판(10) 및 기판(10)의 상면에 적층되는 제1코팅층(20)을 완전히 관통하는 쓰루홀(Through Hole)(11)을 형성하는 단계이다. 본 천공단계(S720)는 기판(10)을 CNC드릴, UV레이저, YAG레이저, CO2 레이저, 롤투롤 펀칭 등 기술분야에서 널리 알려진 공정을 통하여 수행된다.
상기 제2코팅층 형성단계(S730)는 기판(10)의 타면에 제2코팅층(30)을 형성하는 동시에, 쓰루홀(11)의 내벽면에 전도층(50)을 형성하는 단계이다.
먼저, 공정의 편의를 위하여 제1코팅층(20)이 하면을 향하도록 기판(10)을 거꾸로 뒤집는다.
기판(10)의 상하가 뒤집힌 후에, 전도성 잉크 소재로 기판(10)의 하면을 코팅하여 제2코팅층(30)을 형성함과 동시에, 쓰루홀(11)의 내부를 전도성 잉크로 충진한다(S731). 이때, 본 실시예에서 제2코팅층(30)은 기판(10)에 전도성 잉크를 프린팅(printing) 하는 방식으로 형성됨으로써 제2코팅층(30)에는 회로패턴이 형성된다.
다음으로 상술한 공정에 의하여 기판(10) 상에 코팅된 제1코팅층(20), 제2코팅층(30)과 쓰루홀(11)의 내부에 충진된 전도성 잉크를 열처리한다(S732). 이러한 열처리 공정에 의하여 제1코팅층(20) 및 제2코팅층(30)은 경화되고, 쓰루홀(11) 내부의 전도성 잉크 역시 경화, 수축됨으로써 쓰루홀(11)의 내벽면을 따라 전도층(50)을 형성한다. 따라서, 쓰루홀(11)의 내벽면을 따라 형성되는 전도층(50)은 제1코팅층(20)과 제2코팅층(30)을 상호 연결한다.
상기 도금단계(S740)는 제1코팅층(20), 제2코팅층(30) 및 전도층(50)을 도금하여 도금층(40)을 형성하는 단계이다.
본 단계에서는 전도성 잉크 소재로 형성되는 제1코팅층(20), 제2코팅층(30), 전도층(50)을 무전해 또는 전해 동도금하여 도금층(40)을 형성한다. 이때, 도금층(40)의 두께는 최종 형성되는 인쇄회로기판에 인가되는 전류량을 고려하여 결정한다.
상기 보호층 접합단계(S750)는 후술하는 회로패턴 형성단계(S760)에서의 제1코팅층(20)의 패터닝 시에 제2코팅층(30)을 보호하기 위하여 이미 회로패턴이 형성되어 있는 제2코팅층(30) 및 도금층(40) 상에 보호층(80)을 접합하는 단계이다.
즉, 제2코팅층(30) 상에 형성되는 도금층(40)에 보호층(80)을 접합하여 회로패턴 형성단계(S760)에서의 포토리소그래피 공정시 제2코팅층(30)에 발생할 수 있는 손상이 방지한다.
이때, 제2코팅층(30)에 접합되는 보호층(80)의 소재로는 폴리에틸렌테레프타레이트(Polyethylene Terephthalate:PET)필름이 이용될 수 있으나, 이에 제한되는 것은 아니다.
상기 회로패턴 형성단계(S760)는 제1코팅층(20) 및 이에 도금되는 도금층(40)을 패터닝하여 회로패턴을 형성하는 단계이다.
본 단계에서는 기술분야에서 널리 알려진 포토리소그래피(Photo Lithography) 공정을 통하여, 제1코팅층(20) 및 이에 도금되는 도금층(40)을 패터닝함으로써 원하는 형태의 회로패턴을 형성한다.
상기 보호층 제거단계(S770)는 도금층(40)에 임시적으로 접합되어 있던 보호층(80)을 제거하는 단계이다.
따라서, 본 실시예에 의하면, 이미 회로패턴이 형성되는 제2코팅층(30)에 별도의 보호층(80)을 접합하여, 제1코팅층(20)의 패터닝시에 제2코팅층(30)에 발생할 수 있는 손상을 방지함으로써, 정밀한 회로패턴을 가지는 인쇄회로기판을 안정적으로 제작할 수 있다.
제8실시예
도 10은 본 발명의 제8실시예에 따른 인쇄회로기판의 제조방법의 공정흐름을 개략적으로 도시한 것이다.
도 10에 도시된 바와 같이, 본 발명의 제8실시예에 따른 인쇄회로기판의 제조방법(S800)은 천공단계(S810)와 제1코팅층 형성단계(S820)와 제2코팅층 형성단계(S830)와 열처리단계(S840)와 도금단계(S850)와 회로패턴 형성단계(S860)를 포함한다.
상기 천공단계(S810)는 기판(10)을 천공하여 기판(10)을 완전히 관통하는 쓰루홀(Through Hole)(11)을 형성하는 단계이다. 본 천공단계(810)는 기판(10)을 CNC드릴, UV레이저, YAG레이저, CO2 레이저, 롤투롤 펀칭 등 기술분야에서 널리 알려진 공정을 통하여 수행된다.
한편, 본 단계에서 이용되는 기판(10)으로는 폴리이미드 필름(PI:PolyImide Film)이 이용될 수 있으나, 이에 제한되는 것은 아니다.
상기 제1코팅층 형성단계(S820)는 기판(10)의 일면에 제1코팅층(20)을 형성하는 동시에, 기판(10)에 형성된 쓰루홀(11) 내부의 내부 중 적어도 일부를 전도성 잉크로 충진하는 단계이다.
상기 제2코팅층 형성단계(S830)는 기판(10)의 타면에 제2코팅층(30)을 형성하는 동시에, 상술한 제1코팅층 형성단계(S820)에서 일부 충진된 쓰루홀(11)의 내부를, 반대쪽 개구부를 통하여 전도성 잉크로 완전히 충진하는 단계이다.
즉, 상술한 제1코팅층 형성단계(S820)와 제2코팅층 형성단계(S830)에 의하면, 기판(10)의 양면에 제1코팅층(20)과 제2코팅층(30)이 형성됨과 동시에, 쓰루홀(11)의 내부에는 전도성 잉크가 완전히 충진된다.
상기 열처리단계(S840)는 제1코팅층(20), 2코팅층(30) 및 쓰루홀(11)의 내부에 충진되는 전도성 잉크를 열처리하는 단계이다.
본 단계에서는 상술한 다양한 공정에 의하여 기판(10) 상에 코팅된 제1코팅층(20)과 제2코팅층(30)은 열처리 공정을 통하여, 경화 및 소성되어 수축된다. 이와 동시에, 쓰루홀(11)의 내부에 충진된 전도성 잉크 역시 열처리됨에 따라, 경화 및 수축되어 쓰루홀(11)의 내벽면을 따라서 전도층(50)이 형성되고, 이러한 전도층(50)은 기판(10)의 양면에 형성되는 제1코팅층(20)과 제2코팅층(30)을 전기적으로 연결한다.
상기 도금단계(S850)는 제1코팅층(20), 제2코팅층(30) 및 전도층(50)의 외면에 도금층(40)을 형성하는 단계이다.
본 단계에서는 전도성 잉크 소재로 구성되는 제1코팅층(20), 제2코팅층(30), 전도층(50)을 무전해 또는 전해 동도금하여 도금층(40)을 형성한다. 이때, 도금층(40)의 두께는 최종 형성되는 인쇄회로기판에 인가되는 전류량을 고려하여 결정한다.
상기 회로패턴 형성단계(S860)는 제1코팅층(20), 제2코팅층(30) 및 이에 도금되는 도금층(40)을 패터닝하여 회로패턴을 형성하는 단계이다.
본 단계에서는 기술분야에서 널리 알려진 포토리소그래피(Photo Lithography) 공정을 통하여, 제1코팅층(20), 제2코팅층(30) 및 이에 도금되는 도금층(40)을 패터닝함으로써 원하는 형태의 회로패턴을 형성한다.
한편, 상술한 실시예들에서 코팅층 및 전도층 형성에 사용되는 전도성 잉크로는 Ag, Cu, Ni, Al 등 전기적으로 우수한 전도성을 가지는 소재를 사용할 수 있다.
전도성 잉크로는 금속착제 화합물, 금속 전구체, 구형 금속입자, 금속 플레이크, 또는 나노입자를 포함하는 전도성 잉크를 사용할 수 있다.
예컨대 전도성 잉크 전체 조성물 100중량%에 있어서 금속 플레이크 및 금속 나노입자 중 적어도 어느 하나를 30~90중량%를 포함하는 전도성 잉크를 사용할 수도 있고, 전도성 잉크 전체 조성물 100중량%에 있어서 금속착제화합물 및 금속 전구체 중 적어도 어느 하나를 1~30중량%를 포함하는 전도성 잉크를 사용할 수도 있다.
또한, 전도성 잉크로는 Ag, Pb, Pt, Ni, Cu, Ag/Pb 등의 전도성물질이나 유기금속화합물을 포함하는 전도성페이스트가 사용될 수 있다.
유기금속 화합물 중에서 유기 은 착체(Organic Silver Complex) 화합물을 포함하는 전도성페이스트를 사용하는 것이 바람직할 수 있다. 유기 은 착체화합물을 사용하는 것이 바람직한 이유는 안정성 및 용매에 대한 용해성이 우수하여 쉽게 층 형성이 가능하고, 또한 비교적 낮은 온도에서 분해되어 충 형성이 용이하다는 장점이 있기 때문이다. 또한, 상기 유기 은 착체화합물을 포함하는 전도성 페이스트는 도전체나 금속전구체 등의 전도성 물질을 더 포함할 수 있다.
특수한 구조를 가지는 유기 은 착체화합물을 포함하는 전도성 페이스트를 사용하는 것이 층의 균일한 두께 및 우수한 전도성, 또한 낮은 소성온도를 가지며, 소성 후에 전도성 물질을 제외한 잔류물이 없기 때문에 바람직하다.
전도성 페이스트는 하기 화학식 1의 하나 이상의 은 화합물과 하기 화학식 2, 화학식 3 또는 화학식 4의 하나 이상의 암모늄 카바메이트계 또는 암모늄 카보네이트계 화합물을 반응시켜 얻어지는 은 착체 화합물을 포함하는 전도성 페이스트이다.
Figure pat00001
(상기의 n은 1∼4의 정수이고, X는 산소, 황, 할로겐, 시아노, 시아네이트, 카보네이트, 니트레이트, 나이트라이트, 설페이트, 포스페이트, 티오시아네이트, 클로레이트, 퍼클로레이트, 테트라플로로 보레이트, 아세틸아세토네이트, 카복실레이트 및 그들의 유도체에서 선택되는 치환기이다)
Figure pat00002
Figure pat00003
Figure pat00004
(상기 R1, R2, R3, R4, R5 및 R6는 서로 같거나 다를 수 있으며, 각각 수소, 탄소수 1 내지 30개의 지방족이나 지환족 알킬기 또는 아릴기나 아랄킬(ARALKYL)기, 관능기가 치환된 알킬기 및 아릴기와 헤테로고리 화합물기와 고분자화합물기 및 그들의 유도체에서 선택되는 치환기이다.)
또한, 상기 유기 은 착체화합물을 포함하는 전도성페이스트는 상기의 은 착체화합물에 도전체, 금속 전구체 또는 1종 이상의 이들 혼합물을 포함할 수 있다.
상기 도전체의 종류로서 예를 들면 Ag, Au, Cu, Ni, Co, Pd, Pt, Ti, V, Mn, Fe, Cr, Zr, Nb, Mo, W, Ru, Cd, Ta, Re, Os, Ir과 같은 전이금속 군에서 선택되거나 Al, Ga, Ge, In, Sn, Sb, Pb, Bi와 같은 금속군, 또는 Sm, Eu와 같은 란타나이드(lanthanides)나 Ac, Th와 같은 액티나이드(actinides)계 금속군에서 선택된 적어도 1종의 금속, 또는 이들의 합금 또는 합금 산화물을 나타낸다. 이 이외에도 전도성 카본블랙, 그라파이트, 탄소나노튜브 그리고 폴리아세틸렌, 폴리피롤, 폴리아닐린, 폴리티오펜 및 그 유도체와 같은 전도성고분자 등이 포함된다.
또한, 상기의 금속 전구체의 경우 열처리, 산화 또는 환원처리, 적외선, 자외선, 전자 선(electron beam), 레이저(laser) 처리 등을 통하여 전도성을 나타내면 더욱 선호된다. 예를 들어, 금속 전구체는 유기금속화합물이나 금속염 등을 포함하며 일반식 MnX로 나타낼 수 있는데 여기서 M은 상기의 도전체 중에 금속 군에서 선택되고, n은 10 이하의 정수, 그리고 X는 산소, 황, 할로겐, 시아노, 시아네이트, 카보네이트, 니트레이트, 나이트라이트, 설페이트, 포스페이트, 티오시아네이트, 클로레이트, 퍼클로레이트, 테트라플로로 보레이트, 아세틸아세토네이트, 머켑토,
아미드, 알콕사이드, 카복실레이트 등을 나타낸다. 구체적으로 예를들면, 초산 금, 옥살산 팔라듐, 2-에틸 헥산산 은(silver 2-ethylhexanoate), 2-에틸 헥산산 구리(copper 2-ethylhexanoate), 스테아린산 철(ironstearate), 포름산 니켈, 아연 시트레이트(zinc citrate)와 같은 카르복실산 금속, 질산 은, 시안화 구리, 탄산코발트, 염화 백금, 염화금산, 테트라부톡시 티타늄, 디메톡시지르코늄 디클로라이드, 알루미늄 이소프로폭사이드, 주석 테트라플로로 보레이트, 바나듐 옥사이드, 인듐-주석 옥사이드, 루테늄 옥사이드, 탄탈륨 메톡사이드, 비스무스 아세테이트, 도데실 머켑토화 금, 인듐 아세틸아세토네이트와 같은 금속화합물 등을 한 종류 이상 선택하여 함께 사용 가능하다. 또한 상기에서 도전체 및 금속 전구체의 형태는 구형, 선형, 판상형 또는 이들의 혼합 형태로도 무방하고 나노 입자를 포함하는 입자(particle) 상태나, 분말(powder), 플레이크(flake), 콜로이드(colloid), 하이브리드(hybrid), 페이스트(paste), 졸(sol), 용액(solution) 상태 또는 이들을 한 종류 이상 선택한 혼합 형태 등 다양한 상태로 사용할 수 있다.
이러한 도전체 또는 금속 전구체의 크기나 사용량은 전도성 페이스트의 특성에 부합되는 그 크기는 소성 후 도막의 두께를 고려할 때 50㎛ 이하, 보다 좋게는 1나노미터(㎚) 이상 25㎛ 이하가 바람직하며, 사용량은 일정 한도를 넘지 않아 소성온도가 너무 높아지거나 도포 또는 패턴 형성공정에 문제점이 생기지 않는 경우면 좋다. 보통 그 사용량은 전체 페이스트 조성물에 대하여 무게비로 1 ~ 90퍼센트, 보다 좋게는 10 ~ 70퍼센트 범위가 바람직하다.
상기와 같이 본 발명에 사용되는 전도성 페이스트 조성물은 상기의 은 착체 화합물이나 또는 은 착체화합물과 도전체나 금속 전구체 또는 최소한 1개 이상의 이들 혼합물로 구성되며 여기에 필요에 따라서 용매, 안정제, 분산제, 바인더 수지(binder resin), 환원제, 계면활성제(surfactant), 습윤제(wetting agent), 칙소제(thixotropic agent) 또는 레벨링(levelling)제와 같은 첨가제 등을 본 발명의 전도성 페이스트조성물의 구성원으로 포함시킬 수 있다.
또한, 유기 은 조성물을 포함하는 전도성 페이스트를 사용하는 것이 가능하다. 상기 유기 은 조성물은 아민계열 화합물과, 락톤계열 화합물, 락탐계열 화합물, 카보네이트계열 화합물, 환상 산 무수물계열 화합물과 같이 산화은과 반응하여 유기 은을 형성하는 유기 화합물과의 혼합물에 산화은을 반응시켜 용해하여 제조되는 것을 특징으로 하는 유기 은 조성물로서, 이를 포함하는 전도성페이스는 층 형성시에 기재부착성, 인쇄성 및 높은 전도성을 부여하는 등의 장점이 있다.
상기와 같은 전도성 페이스트를 이용하여, 프린팅하는 방법으로는 그라비아 프린팅, 잉크젯 프린팅, 옵셋 프린팅, 실크스크린 프린팅, 로터리스크린 프린팅, 플렉소 프린팅, 임프린팅 방법을 이용하는 등 어떠한 방법에 의해 프린팅해도 무방하며 이는 기재의 형태 및 재질에 따라 선택적이지만 생산효율 및 작업성, 인쇄 해상도, 효율 등을 고려할 때 실크스크린 프린팅, 로터리스크린, 또는 플렉소프린팅 방법이 바람직할 수 있다.
이와 같이 하여 얻어진 층을 산화 또는 환원 처리나 열처리, 적외선, 자외선, 전자 선, 레이저처리와 같은 후처리 공정을 통하여 금속 또는 금속산화물 패턴을 형성시키는데도 이용할 수 있다. 상기의 후처리 공정은 통상의 불활성 분위기 하에서 열처리할 수도 있지만 필요에 의해 공기, 질소, 일산화탄소 중에서 또는 수소와 공기 또는 다른 불활성 가스와의 혼합 가스에서도 처리가 가능하다. 열처리는 보통 80 ~ 400℃ 사이, 바람직하게는 90 ~ 300℃, 보다 바람직하게는 100 ~ 250℃에서 열처리하는 것이 박막의 물성을 위하여 좋다. 부가적으로, 상기 범위 내에서 저온과 고온에서 2단계 이상 가열 처리하는 것도 박막의 균일성을 위해서 좋다. 예를 들면 80 ~ 150℃에서 1 ~ 30분간 처리하고, 150 ~ 300℃에서 1 ~ 30분간 처리하는 것이 좋다.
본 발명의 권리범위는 상술한 실시예에 한정되는 것이 아니라 첨부된 특허청구범위 내에서 다양한 형태의 실시예로 구현될 수 있다. 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 변형 가능한 다양한 범위까지 본 발명의 청구범위 기재의 범위 내에 있는 것으로 본다.
10 : 기판 20 : 제1코팅층
30 : 제2코팅층 40 : 도금층
50 : 전도층 60 : 임시마감층
70 : 보강층 80 : 보호층

Claims (8)

  1. 기판의 일면에 전도성 잉크로 제1코팅층을 형성하는 제1코팅층 형성단계;
    상기 기판의 타면에 전도성 잉크로 제2코팅층을 형성하는 제2코팅층 형성단계;
    상기 제1코팅층, 상기 기판, 상기 제2코팅층을 천공하여 쓰루홀을 형성하는 천공단계;
    상기 제1코팅층과 상기 제2코팅층이 전기적으로 연결되도록 상기 쓰루홀의 내벽면에 전도층을 형성하는 전도층 형성단계;
    상기 제1코팅층과 상기 제2코팅층 및 상기 전도층을 도금하여 도금층을 형성하는 도금단계;를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 제1항에 있어서,
    상기 전도층 형성단계는 상기 쓰루홀의 내부에 전도성 잉크를 충진하는 단계; 상기 쓰루홀 내부에 충진된 전도성 잉크가 수축하여 상기 쓰루홀의 내벽면을 따라 전도층을 형성하도록 열처리하는 단계;를 포함하는 것을 특징으로 하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 제2항에 있어서,
    상기 전도층 형성단계에서 충진되는 전도성 잉크가 상기 쓰루홀 내부로부터 이탈하지 않도록 상기 제1코팅층 또는 상기 제2코팅층 중 적어도 어느 하나에 임시마감층을 접합하여 상기 쓰루홀을 마감하는 임시마감층 접합단계; 상기 전도층 형성단계 이후에 상기 임시마감층을 제거하는 임시마감층 제거단계;를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 제2항에 있어서,
    상기 제1코팅층 및 상기 제2코팅층에 보강층을 접합하는 보강층 접합단계; 및 상기 전도층 형성단계 이후에 상기 보강층을 제거하는 보강층 제거단계;를 더 포함하고,
    상기 천공단계는 상기 보강층, 상기 제1코팅층, 상기 기판, 상기 제2코팅층을 천공하여 쓰루홀을 형성하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 기판의 일면에 전도성 잉크로 제1코팅층을 형성하는 제1코팅층 형성단계;
    상기 기판의 타면에 전도성 잉크로 제2코팅층을 형성하는 제2코팅층 형성단계;
    상기 제1코팅층 및 상기 제2코팅층을 도금하여 도금층을 형성하는 도금단계;
    상기 제1코팅층, 상기 기판, 상기 제2코팅층 및 상기 도금층을 천공하여 쓰루홀을 형성하는 천공단계;
    상기 제1코팅층과 상기 제2코팅층이 전기적으로 연결되도록 상기 쓰루홀의 내벽면에 전도층을 형성하는 전도층 형성단계;를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 제5항에 있어서,
    상기 전도층 형성단계는 상기 쓰루홀의 내부에 전도성 잉크를 충진하는 단계; 상기 쓰루홀 내부에 충진된 전도성 잉크가 수축하여 상기 쓰루홀의 내벽면을 따라 전도층을 형성함으로써 상기 제1코팅층에 도금되는 도금층 및 상기 제2코팅층에 도금되는 도금층을 서로 전기적으로 연결하도록 상기 쓰루홀 내부의 전도성 잉크를 열처리하는 단계;를 포함하는 것을 특징으로 하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 기판의 일면에 전도성 잉크로 제1코팅층을 형성하는 제1코팅층 형성단계;
    상기 기판 및 상기 제1코팅층을 천공하여 쓰루홀을 형성하는 천공단계;
    상기 기판의 타면에 전도성 잉크 소재로 제2코팅층을 형성하는 동시에, 상기 제1코팅층과 상기 제2코팅층이 전기적으로 연결되도록 상기 쓰루홀의 내벽면에 전도층을 형성하는 제2코팅층 형성단계;
    상기 제1코팅층과 상기 제2코팅층 및 상기 전도층을 도금하여 도금층을 형성하는 도금단계;를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 제7항에 있어서,
    상기 제2코팅층 형성단계는 전도성 잉크 소재로 상기 기판을 코팅하는 동시에, 상기 쓰루홀의 내부를 전도성 잉크로 충진하는 단계; 상기 쓰루홀 내부에 충진된 전도성 잉크가 수축하여 상기 쓰루홀의 내벽면을 따라 전도층을 형성하도록 열처리하는 단계;를 포함하는 것을 특징으로 하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020150092355A 2013-05-08 2015-06-29 인쇄회로기판의 제조방법 KR101631801B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130052070 2013-05-08
KR1020130052070 2013-05-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140054695A Division KR101631746B1 (ko) 2013-05-08 2014-05-08 인쇄회로기판의 제조방법 및 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20150084724A true KR20150084724A (ko) 2015-07-22
KR101631801B1 KR101631801B1 (ko) 2016-07-07

Family

ID=51867495

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140054695A KR101631746B1 (ko) 2013-05-08 2014-05-08 인쇄회로기판의 제조방법 및 인쇄회로기판
KR1020150092355A KR101631801B1 (ko) 2013-05-08 2015-06-29 인쇄회로기판의 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020140054695A KR101631746B1 (ko) 2013-05-08 2014-05-08 인쇄회로기판의 제조방법 및 인쇄회로기판

Country Status (4)

Country Link
KR (2) KR101631746B1 (ko)
CN (1) CN105379436B (ko)
TW (1) TWI583280B (ko)
WO (1) WO2014182094A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190012300A (ko) * 2017-07-26 2019-02-11 주식회사 잉크테크 인쇄회로기판 제조방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI566646B (zh) * 2015-10-06 2017-01-11 挺暉工業股份有限公司 柔性印刷電路板、連接器組件及電子裝置
CN109219259B (zh) * 2017-07-05 2021-09-14 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及其制作方法
KR102465117B1 (ko) * 2017-11-29 2022-11-11 주식회사 잉크테크 인쇄회로기판 제조방법
KR102081078B1 (ko) 2018-07-02 2020-02-25 도레이첨단소재 주식회사 연성동박적층필름 및 이의 제조방법
CN109475044B (zh) * 2018-12-07 2021-05-18 常熟东南相互电子有限公司 采用uv激光钻孔直接电镀制作fpc内层的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260756A (ja) * 1993-03-04 1994-09-16 Ibiden Co Ltd プリント配線板の製造方法
JP3207663B2 (ja) * 1994-03-22 2001-09-10 松下電器産業株式会社 プリント配線基板及びその製造方法
KR20120003458A (ko) * 2009-04-24 2012-01-10 스미토모 덴키 고교 가부시키가이샤 프린트 배선판용 기판, 프린트 배선판, 및 그들의 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259226A (ja) * 1992-01-14 1993-10-08 Hitachi Cable Ltd スルーホール付電気回路構造物及びその製造方法
JP3279117B2 (ja) * 1995-03-01 2002-04-30 株式会社デンソー フレキシブル配線板の製造方法
CN1155827A (zh) * 1996-01-25 1997-07-30 金宝电子工业股份有限公司 纸质酚醛树脂线路板及其制造方法
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
KR100674293B1 (ko) * 2005-09-09 2007-01-24 삼성전기주식회사 전자부품이 내장된 인쇄회로기판의 제조방법
JP4723675B2 (ja) * 2007-07-03 2011-07-13 パナソニック株式会社 半導体装置とその製造方法および画像表示装置
JP5076196B2 (ja) * 2007-10-29 2012-11-21 三菱電機株式会社 プリント配線板およびその製造方法
JP5245756B2 (ja) * 2008-11-20 2013-07-24 富士通株式会社 回路基板、多層回路基板および多層回路基板の製造方法
KR20100109698A (ko) * 2009-04-01 2010-10-11 삼성전기주식회사 인쇄회로기판의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260756A (ja) * 1993-03-04 1994-09-16 Ibiden Co Ltd プリント配線板の製造方法
JP3207663B2 (ja) * 1994-03-22 2001-09-10 松下電器産業株式会社 プリント配線基板及びその製造方法
KR20120003458A (ko) * 2009-04-24 2012-01-10 스미토모 덴키 고교 가부시키가이샤 프린트 배선판용 기판, 프린트 배선판, 및 그들의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190012300A (ko) * 2017-07-26 2019-02-11 주식회사 잉크테크 인쇄회로기판 제조방법

Also Published As

Publication number Publication date
TWI583280B (zh) 2017-05-11
TW201509260A (zh) 2015-03-01
KR20140133464A (ko) 2014-11-19
CN105379436A (zh) 2016-03-02
KR101631746B1 (ko) 2016-07-07
WO2014182094A1 (ko) 2014-11-13
KR101631801B1 (ko) 2016-07-07
CN105379436B (zh) 2018-08-14

Similar Documents

Publication Publication Date Title
KR101631801B1 (ko) 인쇄회로기판의 제조방법
JP5450885B2 (ja) 両面プリント回路基板の製造方法
US20150382445A1 (en) Double-sided flexible printed circuit board including plating layer and method of manufacturing the same
JP6350971B2 (ja) プリント配線板用基板及びプリント配線板用基板の製造方法
KR101518394B1 (ko) 양면 인쇄회로기판의 제조방법
US8747599B2 (en) Process for making self-patterning substrates and the product thereof
Gysling Nanoinks in inkjet metallization—Evolution of simple additive-type metal patterning
CN101547567B (zh) 导电线路的制作方法
KR101489206B1 (ko) 도금층을 포함하는 양면 연성 인쇄회로기판 및 이의 제조방법
KR20200018583A (ko) 산화구리 잉크 및 이것을 이용한 도전성 기판의 제조 방법, 도막을 포함하는 제품 및 이것을 이용한 제품의 제조 방법, 도전성 패턴을 갖는 제품의 제조 방법, 및 도전성 패턴을 갖는 제품
JP2016146492A (ja) 両面プリント回路基板の製造方法
JP2014041969A (ja) プリント配線板の製造方法
JP5087384B2 (ja) 導電性部材の製造方法および導電性部材
JP2014003107A (ja) ３次元配線構造及び該３次元配線構造の製造方法
KR101520412B1 (ko) 레이저와 인쇄방식이 하이브리드된 플렉서블 기판 및 이의 제조 방법
CN107734868B (zh) 精细导线线路及其制备方法
TWI514944B (zh) 雙層印刷電路板及其製備方法
JP5327107B2 (ja) プリント配線板用基板、プリント配線板、プリント配線板の製造方法
KR20080008022A (ko) 잉크젯 프린팅과 무전해도금을 이용한 ｐｄｐ용 전극패턴의제조방법
KR101489205B1 (ko) 도금층을 포함하는 비아가 형성된 연성 인쇄회로기판 및 이의 제조방법
KR20140099844A (ko) 양면 인쇄회로기판의 제조방법
Lazarus 5 Metallization of
JP2013069762A (ja) 銅導電膜の製造方法及びそれにより得られた印刷銅パターン

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 4