KR100674293B1 - 전자부품이 내장된 인쇄회로기판의 제조방법 - Google Patents

전자부품이 내장된 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR100674293B1
KR100674293B1 KR1020050084194A KR20050084194A KR100674293B1 KR 100674293 B1 KR100674293 B1 KR 100674293B1 KR 1020050084194 A KR1020050084194 A KR 1020050084194A KR 20050084194 A KR20050084194 A KR 20050084194A KR 100674293 B1 KR100674293 B1 KR 100674293B1
Authority
KR
South Korea
Prior art keywords
layer
electronic component
copper foil
resin layer
hole
Prior art date
Application number
KR1020050084194A
Other languages
English (en)
Inventor
배원철
이상철
류창섭
조한서
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050084194A priority Critical patent/KR100674293B1/ko
Application granted granted Critical
Publication of KR100674293B1 publication Critical patent/KR100674293B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 전자부품을 내장한 인쇄회로기판에 관한 것으로, 보다 상세하게는 수지층에 비아홀을 미리 뚫은 후 전자 부품을 실장함으로써, 전자부품의 표면에 손상이 없는 전자부품이 내장된 인쇄회로기판에 관한 것이며, 이를 위하여 전자부품을 실장하기 전, 경화된 수지층에 비아홀을 형성하고 전자부품을 실장함으로써, 전자부품의 표면에 대한 전기적 특성을 유지할 수 있으며, 또한, 비아홀 가공시 기계적 드릴링을 사용하기 때문에, 비아홀의 가공 비용 및 시간을 절감할 수 있다.
전자부품, 내장형, 인쇄회로기판, 비아홀, 기계적 드릴링

Description

전자부품이 내장된 인쇄회로기판의 제조방법{Manufacturing method of electronic components embedded PCB}
도 1a 내지 도 1k는 종래의 전자부품이 내장된 인쇄회로기판의 제조방법을 도시한 공정도;
도 2는 본 발명에 따른 전자부품이 내장된 인쇄회로기판의 제조공정을 나타낸 순서도; 및
도 3a 내지 도 3m은 본 발명의 실시예에 따른 전자부품이 내장된 인쇄회로기판의 제조방법을 도시한 공정도이다.
< 도면의 주요부분에 대한 부호의 설명 >
210 : 수지층 212 : 접착제층
214 : 관통홀 216 : 보강재
218 : 비아홀 220 : 얼라인 마크(align mark)
222 : 페이스트(paste) 224 : 전자부품
226 : 제 1 동박층 228 : 수지층
230 : 동박수지층 232 : 제 2 동박층
234 : 도통홀 236, 238 : 도금층
240, 242 : 에칭 레지스트 244, 246 : 회로패턴
300 : 인쇄회로기판
본 발명은 전자부품을 내장한 인쇄회로기판에 관한 것으로, 보다 상세하게는 수지층에 비아홀을 미리 뚫은 후 전자 부품을 실장함으로써, 전자부품의 표면에 손상이 없는 전자부품이 내장된 인쇄회로기판에 관한 것이다.
최근 전자산업의 발달에 따른 전자제품의 소형화 및 고기능화의 요구에 대응하기 위하여, 전자산업의 기술은 저항, 커패시터(capacitor), IC(integrated circuit) 등을 기판에 삽입하는 방향으로 발전하고 있다.
현재까지 대부분의 인쇄회로기판(PCB)의 표면에는 일반적인 개별의 칩 저항(Discrete Chip Resistor) 또는 일반적인 개별의 칩 커패시터(Discrete Chip Capacitor)를 실장하고 있으나, 최근 저항 또는 커패시터 등의 칩 형태의 부품을 내장한 인쇄회로기판이 개발되고 있으며, 이러한 기술은 새로운 재료와 공정을 이용하여 기판의 내층에 저항 또는 커패시터 등의 칩 부품을 삽입하여 기존의 표면에 실장되던 칩 저항 및 칩 커패시터 등의 수동부품의 역할을 대체하는 기술을 말한다.
도 1a 내지 도 1k는 종래의 전자부품이 내장된 인쇄회로기판의 제조방법을 도시한 공정도이다.
도 1a에 도시된 바와 같이, 유리 크로스(glass cross)에 프리프레그 (prepreg)를 적층하고 경화시킨 코어기판(10)을 제공한다.
코어기판(10)에는 실장될 전자 부품(16)의 크기에 대응하는 크기의 관통홀(12)이 형성된다.
도 1b에 도시된 바와 같이, 코어기판(10)의 하부면에 접착 테이프(14)를 부착시킨다.
여기서 접착 테이프(14)는 UV 조사에 의하여 접착면의 접착력을 잃어버려 깨끗이 제거될 수 있는 접착 테이프를 이용한다.
도 1c에 도시된 바와 같이, 코어기판(10)에 형성된 관통홀(12)에 전자 부품(16)을 접착 테이프(14)상에 접착한다.
도 1d에 도시된 바와 같이, 코어기판(10)에 형성된 관통홀(12) 내에 충진제(18)로 충진한다.
충진제(18)의 충진 후, 10분 정도 가압하여 충진제(18)를 경화시키며, 충진제는 열강화성 수지, 열가소성 수지를 사용한다.
도 1e에 도시된 바와 같이, 코어기판(10)의 접착 테이프(14)를 접착력을 잃어버리게 하여 제거한다.
또한, 전자부품(16)의 이면의 충진제(18) 및 코어기판(10)을 연마지를 이용하여 연마하고, 전자부품(16)을 노출한다.
도 1f에 도시된 바와 같이, 전자 부품(16)의 이면에 열전도성 접착제를 이용하여 방열판(20)을 설치한다.
도 1g에 도시된 바와 같이, 전자 부품(16) 상에 수지 절연층(22)을 적층한 다.
도 1h에 도시된 바와 같이, CO2 혹은 YAG 레이저를 이용하여 비아홀(24)을 형성한다.
도 1i에 도시된 바와 같이, 무전해 도금을 하고, 전해 도금을 수행하여 도금층(26)을 형성한다.
도 1j에 도시된 바와 같이, 에칭 레지스트(28) 패턴을 형성한다.
도금층(26)이 형성된 코어기판(10)을 에칭액에 담가주면, 에칭 레지스트 패턴(28)이 형성되지 않은 영역의 도금층(26)이 제거되고, 도 1k에 도시된 바와 같이 소정의 회로패턴(30)이 형성된 전자부품이 내장된 인쇄회로기판(100)이 완성된다.
그러나 종래의 전자부품을 내장한 인쇄회로기판은 전자 부품을 내장한 후 레이저를 이용하여 층간 비아홀을 형성하는데 있어서, 전자부품의 표면에 손상을 주게 되어 전자부품의 전기적인 특성에 문제가 발생하는 문제점이 있었다.
또한, 레이저를 이용하여 층간 비아홀의 형성시, 레이저의 가공 비용 및 시간적인 문제가 있었다.
본 발명은 상술한 종래의 문제점을 해결하기 위하여 창안한 것으로, 수지층에 먼저 기계적 드릴링을 사용하여 비아홀을 형성하고 전자부품을 실장함으로써, 전자부품의 표면에 손상을 주지 않고, 비아홀의 가공 비용 및 시간을 줄일 수 있는 전자부품이 내장된 인쇄회로기판을 제공하는 것이다.
이러한 목적을 달성하기 위하여 본 발명은 (A) 수지층 하면에 접착제층이 부착되고, 실장하고자 하는 전자부품의 전극에 대응하는 영역에 관통홀이 형성되는 단계; (B) 접착제층의 하면에 금속 보강재를 부착한 후 관통홀 내부에 도금층을 형성하는 단계; (C) 도금층 위로 도전성 페이스트를 도포하는 단계; (D) 도전성 페이스트와 전극이 접촉하도록 전자부품을 실장하는 단계; (E) 전자부품이 실장된 수지층의 표면에 제 1 동박층을 포함하는 동박수지층이 적층되는 단계; (F) 접착체층 및 보강재를 제거한 후 수지층의 하면에 제 2 동박층을 형성하는 단계; 및 (G) 제 1 동박층 및 제 2 동박층에 전자부품과 전기적으로 연결되는 회로패턴을 형성하는 단계; 를 포함하는 것을 특징으로 하는 전자부품이 내장된 인쇄회로기판의 제작방법을 제공한다.
본 발명에 있어서, (A) 단계의 관통홀은 얼라인 마크(align mark)가 더 형성되는 것을 특징으로 한다.
또한, 본 발명에 있어서, (B) 단계의 금속 보강재는 금속판인 것을 특징으로 한다.
또한, 본 발명에 있어서, (B) 단계의 도금층은 전해 도금을 수행하여 형성된 것을 특징으로 한다.
또한, 본 발명에 있어서, (G) 단계는 제 1 동박층과 제 2 동박층을 연결하는 비아홀을 형성하는 단계; 및 비아홀에 도금을 수행하는 단계; 를 더 포함하는 것을 특징으로 한다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 2는 본 발명에 따른 전자부품이 내장된 인쇄회로기판의 제조방법을 나타낸 순서도이다.
본 발명에 따른 전자부품이 내장된 인쇄회로기판의 제조방법은 다음과 같은 단계들을 통해 수행될 수 있다. 먼저, 수지층 하면에 접착제층이 부착되고, 수지층에 관통홀을 형성하며(110), 이후, 접착제층 하면에 금속 보강재를 부착한 후 관통홀 내에 전해 도금을 수행하여 도금층을 형성한다(120).
다음, 도금층 위로 페이스트를 도포하고(130), 페이스트 상에 전자부품을 실장하며(140), 전자부품이 실장된 수지층 표면에 동박층을 입힌 동박수지층이 적층된다(150).
이후, 수지층에서 접착제층 및 금속 보강재를 제거한 후, 수지층 하면에 제 3 동박층을 형성하며(160), 제 1 동박층과 제 2 동박층을 전기적으로 연결하는 회로패턴을 형성한다(170).
이에 대한 설명은 다음 실시예를 설명하면서 자세히 기술하겠다.
도 3a 내지 도 3m은 본 발명의 실시예에 따른 전자부품이 내장된 인쇄회로기판의 제조방법을 도시한 공정도이다.
도 3a에 도시된 바와 같이, 경화 상태의 수지층(210)을 제공한다.
도 3b에 도시된 바와 같이, 수지층(210)의 하면에 접착제층(212)을 부착한다.
여기서 접착체층(212)은 열가소성의 접착 테이프로서, 소정의 열과 압력을 받으면 접착력을 잃기 때문에, 사용 후에 깨끗이 제거할 수 있다.
도 3c에 도시된 바와 같이, 수지층(210)에 실장하고자 하는 전자부품(224)의 전극에 대응하는 영역에 관통홀(214)이 형성된다.
관통홀(214)은 기계적 드릴링 또는 레이저 드릴링을 이용하여 형성하고, 관통홀(214)을 형성한 후, 드릴링 시 발생하는 동박의 버(burr), 관통홀 측벽의 먼지, 동박 표면의 먼지 등을 제거하는 디버링(deburring) 공정을 하는 것이 바람직하다.
이후, 도 3d에 도시된 바와 같이, 접착체층(212)의 하면에 보강재(216)가 배치되며, 도 3e에 도시된 바와 같이, 수지층(210)에 형성된 관통홀(214)에 전해 도금을 수행한다.
여기서 보강재(216)는 극성을 띄는 물질(예컨대, 금속판)을 사용하는 것이 바람직하며, 본 발명의 실시예에서는 알루미늄판을 이용하였다.
수지층(210)을 도금액에 담그고 보강재(216)에 전류를 인가하면, 보강재(216)는 음극성을 띄며, 도금액에서 동(Cu2 +) 이온이 석출되어 음극성의 보강재(216)로 이동하게 되고, 그리하여 관통홀(214)에 동(Cu2 +) 이온이 쌓여 필(fill)도금 된다.
또한, 도금된 관통홀(214)은 실장될 전자부품(224)의 전극에 대응하는 비아홀(218)과 얼라인 마크(align mark, 220)로 구분된다.
다음, 도 3f에 도시된 바와 같이, 도금된 비아홀(218) 상에 페이스트(paste, 222)를 도포하고, 도 3g에 도시된 바와 같이, 페이스트(222) 상에 전자부품(224)을 실장한다.
도 3h에 도시된 바와 같이, 전자부품(224)이 실장된 수지층(210) 상에 동박수지층(230)을 적층한다.
제 1 동박층(226)의 상면과 보강재(216)의 하면에 열과 압력을 가하면, 수지가 전자부품(224)의 주위를 채우고, 수지는 경화되어 전자부품(224)을 고정한다.
동박수지층(230)은 수지층(228)의 한 면에 제 1 동박층(226)을 입힌 것으로, 예컨대 RCC(resin coated copper) 또는 한 면에 동박을 입힌 프리프레그(prepreg)가 사용되며, 수지층은 층간 절연을 시켜주고 동박층은 외층 회로패턴을 형성하는 회로층의 기본이 된다.
이후, 도 3i에 도시된 바와 같이, 수지층(210)의 하면에 부착된 접착제층(212)과 보강재(216)를 에칭액을 이용하거나 또는 연마 방법을 통해 제거한다.
도 3j에 도시된 바와 같이, 제 1 동박층(226)과 제 2 동박층(232)을 연결하는 도통홀(234)이 형성된다.
도통홀(234)은 기계적 드릴링을 이용하여 형성하고, 도통홀(234)를 형성한 후, 드릴링 시 발생하는 동박의 버(burr), 관통홀 측벽의 먼지, 동박 표면의 먼지 등을 제거하는 디버링(deburring) 공정을 하는 것이 바람직하다.
도 3k에 도시된 바와 같이, 도통홀(234)에 도금을 수행하여 도금층(236, 238)을 형성한다.
여기서, 수지의 내벽이 절연체로 되어 있어 전기분해에 의한 전해 동도금을 실시할 수 없기에, 석출반응에 의한 무전해 동도금을 실시한 후에 동으로 전해 도 금을 수행한다.
도 3l에 도시된 바와 같이, 에칭 레지스트 패턴(240, 242)을 형성한다.
여기서, 에칭 레지스트 패턴(240, 242)을 형성하기 위하여 감광성 물질의 드라이 필름(dry film)을 사용할 수 있으며, 도금층(236, 238)에 드라이 필름을 도포하고, 소정의 패턴이 인쇄된 아트워크 필름(art work film)을 드라이 필름 위에 밀착시킨 후 자외선을 조사한다. 이때, 아트워크 필름의 소정의 패턴이 인쇄된 검은 부분은 자외선이 투과하지 못하여 경화되지 않고, 인쇄되지 않은 부분은 자외선이 투과하여 아트워크 필름 아래의 드라이 필름을 경화시킨다.
기판을 에칭액에 담그면, 에칭 레지스트 패턴(240, 242)이 형성되지 않은 영역의 도금층(236, 238)이 제거되고, 도 3m에 도시된 바와 같이 소정의 회로패턴(244, 246)이 형성된 전자부품이 내장된 인쇄회로기판(300)이 완성된다.
위에 설명된 바에 따르면, 기계적 드릴링을 사용하여 수지층에 비아홀을 형성한 후 전자부품이 실장됨으로써, 종래의 전자부품을 실장한 후 비아홀을 형성하는 경우보다 전자부품의 표면에 대한 전기적인 특성의 문제를 방지할 수 있으며, 비아홀의 가공 비용 및 시간이 절감될 수 있다.
이처럼, 본 발명에서는 전자부품을 실장하기 전 수지층에 기계적 드릴링을 이용하여 비아홀을 형성한 다음에 전자부품을 실장함으로써 전자부품의 표면의 전기적인 특성의 문제가 방지된다는 점에 특징이 있다.
본 발명의 전자부품이 내장된 인쇄회로기판에 따르면, 기계적 드릴링을 사용 하여 수지층에 비아홀을 형성한 후 전자부품이 실장됨으로써, 전자부품의 표면에 대한 전기적인 특성의 문제를 방지할 수 있으며, 비아홀의 가공 비용 및 시간이 절감될 수 있다.

Claims (5)

  1. (A) 수지층 하면에 접착제층이 부착되고, 실장하고자 하는 전자부품의 전극에 대응하는 영역에 관통홀이 형성되는 단계;
    (B) 상기 접착제층의 하면에 금속 보강재를 부착한 후 상기 관통홀 내부에 도금층을 형성하는 단계;
    (C) 상기 도금층 위로 도전성 페이스트를 도포하는 단계;
    (D) 상기 도전성 페이스트와 전극이 접촉하도록 전자부품을 실장하는 단계;
    (E) 전자부품이 실장된 수지층의 표면에 제 1 동박층을 포함하는 동박수지층이 적층되는 단계;
    (F) 상기 접착체층 및 보강재를 제거한 후 수지층의 하면에 제 2 동박층을 형성하는 단계; 및
    (G) 상기 제 1 동박층 및 제 2 동박층에 상기 전자부품과 전기적으로 연결되는 회로패턴을 형성하는 단계; 를 포함하는 것을 특징으로 하는 전자부품이 내장된 인쇄회로기판의 제작방법.
  2. 제 1 항에 있어서, 상기 (A) 단계의 관통홀은 얼라인 마크(align mark)가 더 형성되는 것을 특징으로 하는 전자부품이 내장된 인쇄회로기판의 제작방법.
  3. 제 1 항에 있어서, 상기 (B) 단계의 금속 보강재는 금속판인 것을 특징으로 하는 전자부품이 내장된 인쇄회로기판의 제작방법.
  4. 제 1 항에 있어서, 상기 (B) 단계의 도금층은 전해 도금을 수행하여 형성된 것을 특징으로 하는 전자부품이 내장된 인쇄회로기판의 제작방법.
  5. 제 1 항에 있어서, 상기 (G) 단계는
    상기 제 1 동박층과 상기 제 2 동박층을 연결하는 비아홀을 형성하는 단계; 및
    상기 비아홀에 도금을 수행하는 단계; 를 더 포함하는 것을 특징으로 하는 전자부품이 내장된 인쇄회로기판의 제작방법.
KR1020050084194A 2005-09-09 2005-09-09 전자부품이 내장된 인쇄회로기판의 제조방법 KR100674293B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050084194A KR100674293B1 (ko) 2005-09-09 2005-09-09 전자부품이 내장된 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050084194A KR100674293B1 (ko) 2005-09-09 2005-09-09 전자부품이 내장된 인쇄회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR100674293B1 true KR100674293B1 (ko) 2007-01-24

Family

ID=38014861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050084194A KR100674293B1 (ko) 2005-09-09 2005-09-09 전자부품이 내장된 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100674293B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102256450A (zh) * 2010-05-20 2011-11-23 深南电路有限公司 埋入式无源器件的电路板及其制造方法
KR101154739B1 (ko) 2010-09-10 2012-06-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
WO2014182094A1 (ko) * 2013-05-08 2014-11-13 주식회사 잉크테크 인쇄회로기판의 제조방법 및 인쇄회로기판

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102256450A (zh) * 2010-05-20 2011-11-23 深南电路有限公司 埋入式无源器件的电路板及其制造方法
KR101154739B1 (ko) 2010-09-10 2012-06-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
WO2014182094A1 (ko) * 2013-05-08 2014-11-13 주식회사 잉크테크 인쇄회로기판의 제조방법 및 인쇄회로기판
CN105379436A (zh) * 2013-05-08 2016-03-02 印可得株式会社 印刷电路板的制造方法及印刷电路板

Similar Documents

Publication Publication Date Title
KR100598275B1 (ko) 수동소자 내장형 인쇄회로기판 및 그 제조 방법
KR100688743B1 (ko) 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법
JP4126038B2 (ja) Ｂｇａパッケージ基板及びその製作方法
KR100733251B1 (ko) 이중 전자부품이 내장된 인쇄회로기판 및 그 제조방법
KR20060095813A (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
CN102300417B (zh) 电子元件埋入式电路板及其制造方法
KR100674293B1 (ko) 전자부품이 내장된 인쇄회로기판의 제조방법
KR100327705B1 (ko) 빌드업 다층 인쇄회로기판의 제조방법
KR100771298B1 (ko) 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의제조방법
KR100648971B1 (ko) 임베디드 인쇄회로기판의 제조방법
KR100752017B1 (ko) 인쇄회로기판의 제조방법
US20050009353A1 (en) Multi-layer integrated circuit package
JP5040346B2 (ja) プリント配線板の製造方法
JP4089198B2 (ja) 半導体装置用基板の製造方法
KR101022903B1 (ko) 매립패턴을 갖는 인쇄회로기판 및 그 제조방법
KR100771283B1 (ko) 인쇄회로기판의 비아홀 충진 방법
KR100752956B1 (ko) 비아홀 통전을 위한 인쇄 회로기판 및 그 제조방법
KR100651568B1 (ko) 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의제조방법
KR100299671B1 (ko) 다층 금속인쇄회로기판의 제조방법
JP7430494B2 (ja) 多層配線板用の接続穴形成方法及びこれを用いた多層配線板の製造方法
KR101022902B1 (ko) 매립패턴을 갖는 인쇄회로기판 및 그 제조방법
KR100319819B1 (ko) 알에프 전력증폭기용 다층 인쇄회로기판의 제조방법
KR101084776B1 (ko) 전자소자 내장 기판 및 그 제조방법
KR100871030B1 (ko) 저항 내장형 인쇄회로기판의 제조방법
KR100722637B1 (ko) 전도성 드라이 필름을 이용한 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee