KR20150070766A - 테스터 및 이를 구비하는 반도체 소자 검사 장치 - Google Patents

테스터 및 이를 구비하는 반도체 소자 검사 장치 Download PDF

Info

Publication number
KR20150070766A
KR20150070766A KR1020130157356A KR20130157356A KR20150070766A KR 20150070766 A KR20150070766 A KR 20150070766A KR 1020130157356 A KR1020130157356 A KR 1020130157356A KR 20130157356 A KR20130157356 A KR 20130157356A KR 20150070766 A KR20150070766 A KR 20150070766A
Authority
KR
South Korea
Prior art keywords
probe card
lower plate
probe
tester
upper plate
Prior art date
Application number
KR1020130157356A
Other languages
English (en)
Other versions
KR102123989B1 (ko
Inventor
김영현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130157356A priority Critical patent/KR102123989B1/ko
Priority to US14/450,871 priority patent/US9671430B2/en
Publication of KR20150070766A publication Critical patent/KR20150070766A/ko
Application granted granted Critical
Publication of KR102123989B1 publication Critical patent/KR102123989B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Abstract

반도체 소자 검사장치용 테스터가 개시된다. 테스터는 프루브 카드의 중앙부 및 주변부 변형을 독립적으로 억제하여 프루브 카드의 수평상태를 유지하는 프루브 수평 조절기를 구비한다. 프루브 수평 조절기는 단일한 상판, 프루브 카드의 중앙부로 탄성력을 인가하는 단일한 제1 하판 및 제1 하판을 둘러싸고 프루브 카다의 주변부로 탄성력을 인가하는 다수의 분할 판을 구비한다. 이에 따라, 프루브 카드의 열변형 및 기계적 변형을 억제하여 수평을 유지하고 프루브 팁과 반도체 소자의 접촉 신뢰성을 높일 수 있다.

Description

테스터 및 이를 구비하는 반도체 소자 검사 장치 {Tester and testing equipment for semiconductor devices having the same}
본 발명은 테스터 및 이를 구비하는 반도체 소자 검사 장치에 관한 것으로서, 보다 상세하게는 반도체 소자의 전기적 특성을 검사하는 테스터와 이를 구비하는 반도체 소자 검사 장치에 관한 것이다.
일반적으로, 반도체 제조 공정은 기판 상에 다수의 반도체 소자를 형성하는 팹(FAB, Fabrication)공정, 기판 상에 형성된 각 반도체 소자의 전기적 특성을 검사하는 이디에스(EDS, Electric Die Sorting) 공정 및 이디에스 공정에 의해 판별된 양품의 소자를 개별적으로 분리하고 외부의 기계적, 물리적, 화학적인 충격으로부터 보호되도록 각 소자를 패키징(Packaging)하는 어셈블리(Assembly) 공정을 포함한다.
이들 공정 중에서 이디에스(EDS) 공정은 불량이 발생된 반도체 소자를 수리(repair)하고 수리 불가능한 소자들을 미리 제거하여 어셈블리 공정 및 패키지 검사에 소요되는 시간과 비용을 줄인다.
본 발명의 실시예들은 반도체 소자의 전기적 특성 검사에 대한 신뢰성을 향상할 수 있는 테스터를 제공한다.
본 발명의 다른 실시예들은 상기 테스터를 구비하는 반도체 소자 검사 장치를 제공한다.
본 발명의 일 목적을 달성하기 위한 실시예들에 의한 반도체 소자 검사장치용 테스터는 반도체 소자의 전기적 특성을 검사하기 위한 검사신호를 생성하고, 상기 검사신호에 대응하여 상기 반도체 소자로부터 생성되는 반응신호를 분석하는 테스터 본체, 상기 테스트 본체와 전기적으로 연결되고 상기 검사신호 및 반응신호를 처리하는 테스터 헤드, 상기 테스터 헤드와 연결되고 상기 반도체 소자와 접촉하는 프루브 카드가 고정되는 베이스, 및 상기 베이스의 내부에 체결되고 상기 프루브 카드의 중앙부 및 주변부 변형을 독립적으로 억제하여 상기 프루브 카드의 수평상태를 유지하는 프루브 수평 조절기를 포함한다.
일실시예로서, 상기 프루브 수평 조절기는, 상기 프루브 카드로부터 이격되도록 상기 베이스의 내측에 체결되는 상판, 상기 상판의 하부에서 상기 프루브 카드의 중앙부에 체결되는 제1 하판, 상기 상판의 하부에서 상기 프루브 카드의 주변부에 체결되고 상기 제1 하판과 독립적으로 배치되는 제2 하판, 상기 상판 및 제1 하판에 연결되고, 상기 프루브 카드의 중앙부로 제1 탄성력을 인가하여 상기 프루브 카드의 중앙부 변형을 억제하는 제1 탄성부재, 및 상기 상판 및 제2 하판에 연결되고, 상기 프루브 카드의 주변부로 제2 탄성력을 인가하여 상기 프루브 카드의 주변부 변형을 억제하는 제2 탄성부재를 포함한다.
일실시예로서, 상기 베이스는 개방형 원통 형상을 갖고 상기 상판은 상기 베이스의 원주를 따라 결합되는 단차부를 구비하는 단일한 원판을 포함한다.
일실시예로서, 상기 제1 하판은 상기 상판의 중심부 하부에 배치되는 단일한 원판을 포함하고, 상기 제2 하판은 상기 제1 하판으로부터 이격되고 상기 상판의 주변부 하부에 상기 제1 하판을 둘러싸도록 배치되는 다수의 분할 조각(split pieces)을 포함한다.
일실시예로서, 상기 다수의 분할 조각은 서로 개별적으로 배치되어 상기 제2 탄성력은 상기 분할조각마다 독립적으로 상기 프루브 카드의 주변부로 인가된다.
일실시예로서, 상기 분할 조각은 상기 제1 하판을 둘러싸는 중공 디스크(hollow disk)를 분할한 다수의 곡면 분할 편(curved split plate)을 포함한다.
일실시예로서, 상기 분할편은 상기 분할 디스크와 제1 하판 사이에 배치되고 상기 분할 디스크 및 제1 하판으로부터 이격되어 배치되는 추가 곡면 분할편을 더 포함한다.
일실시예로서, 상기 제1 탄성부재는 상기 제1 하판의 중심에 대하여 대칭적으로 배치되는 다수의 탄성체를 포함하고, 상기 제2 탄성부재는 상기 각 분할편의 양 단부에 배치되는 한 쌍의 탄성체를 포함한다.
일실시예로서, 상기 탄성체는 코일 스프링 및 탄성 중합체 중의 어느 하나를 포함한다.
일실시예로서, 상기 프루브 수평 조절기는 상기 제1 하판의 중앙부에 체결되고 상기 상판의 중앙부를 관통하여 상기 제1 하판의 상하방향 이동을 안내하는 제1 가이드, 및 상기 제2 하판의 양 단부에 체결되고 상기 상판의 주변부를 관통하여 상기 제2 하판의 상하방향 이동을 안내하는 제2 가이드를 더 포함한다.
본 발명의 다른 목적을 달성하기 위한 실시예들에 의한 반도체 소자 검사장치는 다수의 반도체 소자가 배치된 기판이 로딩되는 검사 챔버, 상기 검사 챔버의 상부에 배치되어 상기 반도체 소자와 접촉하는 프루브 카드, 및 상기 프루브 카드로 검사 신호를 전송하고 상기 검사 신호에 대응하는 반응신호를 수신하여 상기 반도체 소자의 전기적 특성을 검사하는 테스터를 포함한다. 이때, 상기 테스터는 상기 검사신호를 생성하고 상기 반응신호를 분석하는 테스터 본체, 상기 테스트 본체와 전기적으로 연결되고 상기 검사신호 및 반응신호를 처리하는 테스터 헤드, 상기 테스터 헤드와 연결되고 상기 프루브 카드가 고정되는 베이스, 및 상기 베이스의 내부에 체결되고 상기 프루브 카드의 중앙부 및 주변부 변형을 독립적으로 억제하여 상기 프루브 카드의 수평상태를 유지하는 프루브 수평 조절기를 구비한다.
일실시예로서, 상기 프루브 수평 조절기는 상기 프루브 카드로부터 이격되도록 상기 베이스의 내측에 체결되는 상판, 상기 상판의 하부에서 상기 프루브 카드의 중앙부에 체결되는 제1 하판, 상기 상판의 하부에서 상기 프루브 카드의 주변부에 체결되고 상기 제1 하판과 독립적으로 배치되는 제2 하판, 상기 상판 및 제1 하판에 연결되고, 상기 프루브 카드의 중앙부로 제1 탄성력을 인가하여 상기 프루브 카드의 중앙부 변형을 억제하는 제1 탄성부재, 및 상기 상판 및 제2 하판에 연결되고, 상기 프루브 카드의 주변부로 제2 탄성력을 인가하여 상기 프루브 카드의 주변부 변형을 억제하는 제2 탄성부재를 포함한다.
일실시예로서, 상기 프루브 수평 조절기는 상기 제1 하판의 중앙부에 체결되고 상기 상판의 중앙부를 관통하여 상기 제1 하판의 상하방향 이동을 안내하는 제1 가이드 및 상기 제2 하판의 양 단부에 체결되고 상기 상판의 주변부를 관통하여 상기 제2 하판의 상하방향 이동을 안내하는 제2 가이드를 더 포함한다.
일실시예로서, 상기 제2 하판은 상기 제1 하판으로부터 이격되고 상기 상판의 주변부 하부에서 상기 제1 하판을 둘러싸도록 배치되는 다수의 분할 조각(split pieces)을 포함한다.
일실시예로서, 상기 검사 챔버는 상기 기판이 고정되는 지지부 및 상기 지지부를 이동시켜 상기 프루브 카드와 상기 기판 상에 배치된 상기 반도체 소자를 접촉시키는 위치 조절기를 포함한다.
상기와 같은 본 발명의 실시예들에 따르면, 반도체 소자에 대한 이디에스 공정이 진행되는 동안 프루브 카드의 중앙부 변형뿐만 아니라 주변부 변형을 독립적으로 억제할 수 있는 프루브 수평조절기가 제공된다. 이에 따라, 수평부 변형 및 주변부 변형이 독립적으로 제어되어 프루브 카드의 수평이 정밀하게 조절될 수 있다. 특히, 프루브 카드의 주변부 변형을 억제하는 제2 하판은 다수의 분할편으로 제공되고 각 분할편은 서로 독립적으로 설치될 수 있다. 이에 따라, 프루브 기판(300)의 주변부 변형이 국부적으로 상이할지라도 변형에 비례하는 변형 저항력을 제공할 수 있다.
이에 따라, 프루브 팁(332)의 수평도가 정확하게 유지됨으로써 반도체 소자의 검사용 전극패드와의 접촉 안정성이 증대되고 이디에스 공정의 신뢰성을 높일 수 있다.
도 1은 다수의 반도체 소자가 형성되고 이디에스 공정이 수행될 기판을 간략하게 나타내는 도면이다.
도 2는 도 1의 "A" 부분을 확대하여 나타내는 확대도이다.
도 3은 이디에스 공정을 수행하는 반도체 소자 검사 장치를 개략적으로 나타내는 구성도이다.
도 4는 도 3에 구비된 프루브 카드의 상면을 나타내는 사시도이다.
도 5는 도 4에 도시된 프루브 카드의 하면을 나타내는 사시도이다.
도 6은 도 4의 I-I'선을 따라 절단한 단면을 나타내는 단면도이다.
도 7은 베이스와 프루브 카드 및 프루브 수평 조절기의 결합상태를 나타내는 구성도이다.
도 8은 도 7의 A 부분을 확대한 도면이다.
도 9는 도 7에 도시된 프루브 수평 조절기를 나타내는 사시도이다.
도 10a는 도 9에 도시된 프루브 수평조절기의 상판에 대한 배면도이다.
도 10b는 도 9에 도시된 프루브 수평 조절기의 하판에 대한 평면도이다.
도 11a 내지 도 11c는 도 10b에 도시된 제2 하판의 변형례를 예시적으로 나타내는 도면들이다.
도 12는 도 3에 도시된 반도체 소자 검사장치에서 기판과 프루브 팁을 접촉시키는 외력(Fw)이 인가되는 경우 프루브 카드에 작용하는 힘과 변형을 나타내는 자유 물체도(free body diagram)이다.
도 13은 도 3에 도시된 반도체 소자 검사장치에서 기판과 프루브 팁을 접촉시키는 외력(Fw)과 프루브 카드의 중앙부 변형을 억제하는 제1 탄성력이 인가되는 경우 프루브 카드에 작용하는 힘과 변형을 나타내는 자유 물체도(free body diagram)이다.
도 14는 도 3에 도시된 반도체 소자 검사장치에서 기판과 프루브 팁을 접촉시키는 외력(Fw), 프루브 카드의 중앙부 변형을 억제하는 제1 탄성력(Fs1) 및 프루브 카드의 주변부 변형을 억제하는 제2 탄성력(Fs2)이 인가되는 경우 프루브 카드에 작용하는 힘과 변형을 나타내는 자유 물체도(free body diagram)이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 다수의 반도체 소자가 형성되고 이디에스 공정이 수행될 기판을 간략하게 나타내는 도면이고, 도 2는 도 1의 "A" 부분을 확대하여 나타내는 확대도이다.
도 1 및 도 2를 참조하면, 팹(FAB, Fabrication) 공정을 통해 기판(W) 상에 다수의 반도체 소자들(1)이 형성된다. 상기 반도체 소자들(1)은 스크라이브 라인(3)에 의해 분리된 후 어셈블리(Assembly) 공정을 통해 개별 단위 칩으로 제조된다.
팹 공정과 어셈블리 공정의 사이에는 기판(W)에 형성된 반도체 소자들(1)의 전기적 특성을 검사하는 이디에스(EDS, Electric Die Sorting) 공정이 진행된다. 이디에스 공정은 기판(W)에 형성된 반도체 소자들(1)의 주변부를 따라 제공되는 검사용 전극 단자인 검사용 전극패드(5)에 전기적 신호를 인가하고, 인가된 전기적 신호에 반응하는 반응신호를 분석하여 반도체 소자들(1)의 불량 여부를 판단하는 공정이다. 이디에스 공정은 반도체 소자의 전기적 특성을 검사할 수 있는 검사 장치에서 수행된다.
도 3은 이디에스 공정을 수행하는 반도체 소자 검사 장치를 개략적으로 나타내는 구성도이다.
도 3을 참조하면, 본 발명의 일실시예에 의한 반도체 소자 검사 장치(1000)는 검사대상 반도체 기판이 배치된 다수의 기판을 저장하는 로더(100), 상기 로더로부터 개별적으로 공급되는 상기 기판을 고정하고 프루브 카드와 접촉시켜 이디에스 공정을 준비하는 검사 챔버(200), 상기 검사 챔버(200)의 상부에 배치되어 상기 기판에 배치된 다수의 반도체 소자들과 접촉하여 전기적 특성을 검사하는 프루부 카드(300) 및 상기 프루브 카드(300)로 검사 신호를 공급하고 상기 검사신호에 대응하여 상기 반도체 소자로부터 생성되는 반응 신호를 수신하여 반도체 소자의 전기적 특성을 분석하는 테스터(400)를 포함한다.
상기 로더(100)는 동시에 다수의 기판을 이송할 수 있는 기판 이송 수단(미도시), 상기 기판 이송 수단이 배치되는 접속 포터(미도시) 및 상기 기판 이송 수단으로부터 상기 기판을 상기 검사 챔버로 공급하는 기판 로딩 수단(미도시)을 포함한다.
반도체 소자 제조공정(fabrication process)에 의해 기판 상에 반도체 소자가 형성되면 풉(FOUP)과 같은 상기 기판 이송 수단에 의해 상기 접속 포터로 이동되고 상기 접속 포터와 연결된 로딩 수단에 의해 검사 챔버(200)로 공급된다. 마찬가지로, 검사공정이 완료된 기판은 상기 로딩 수단에 의해 다시 기판 이송 수단으로 반송된다. 예를 들면, 상기 기판은 로봇 암을 이용하여 상기 검사 챔버(200)로 공급할 수 있다.
상기 검사 챔버(200)는 로더(100)와 인접하게 배치되어 검사대상 기판이 개별적으로 공급된다. 예를 들면, 상기 검사 챔버(200)는 외부 진동이나 충격을 흡수할 정도로 충분한 두께와 강성을 갖는 바닥부(201), 상기 바닥부(201)의 상면에서 상방으로 연장하는 한 쌍의 측벽(203) 및 상기 한 쌍의 측벽(203)과 연결되고 바닥부(201)의 상부를 덮는 덮개(202)를 구비하여 내부에 일정한 크기의 수용 공간(S)이 제공된다.
상기 수용 공간(S)의 내부에 상기 로더(100)로부터 공급된 기판이 고정되는 지지부(220) 및 상기 지지부(220)를 이동시켜 상기 프루브 카드(300)와 기판 상에 배치된 반도체 소자를 접촉시키는 위치 조절기(210)가 배치된다.
상기 위치조절기(210)는 상기 바닥부(201) 상에 고정되고 상기 검사 챔버(200)의 높이 방향인 수직방향(z축 방향) 및 상기 바닥부(201)의 상면과 평행한 평면을 따라 이동하는 수평방향(x축 방향,y축 방향)을 따라 상기 지지부(220)를 이동시킨다. 또한, 기판의 중심을 관통하는 x축, y축 및 z축의 어느 한 축을 중심으로 상기 지지부(210)를 회전시킬 수 있다.
상기 지지부(220)는 상기 위치 조절기(210)에 고정되고 상면에 상기 기판이 상기 로더(100)로부터 공급되어 고정된다. 이때, 상기 반도체 소자의 검사용 전극패드(5)와 프루브 카드가 서로 대향하도록 배치된다.
지지부(220) 상에 기판이 고정되면, 상기 반도체 소자의 검사용 전극패드(5)와 프루브 카드(300)가 서로 대향하도록 상기 지지부(220)를 회전시키고, 프루브 카드의 프루브 팁(probe tip, 도 6의 332)과 상기 검사용 전극패드(5)가 서로 정렬되도록 수평방향으로 이동시킨다. 이어서, 상기 지지부(220)를 수직방향으로 상승시켜 상기 프루브 팁(332)과 검사용 전극패드(5)를 물리적으로 접촉시킨다.
상기 수용 공간(S)의 내부에는 프루브 팁(332)과 검사용 전극패드(5)의 접촉을 확인하는 접촉 확인유닛(230)이 더 배치될 수 있다. 예를 들면, 프루브 팁(332)과 검사용 전극패드(5)들이 서로 접촉하는 경우, 상기 검사용 전극패드(5)에는 콘택 마크(Contact Mark)가 형성되고, 상기 접촉 확인유닛(230)은 상기 콘택 마크를 검출하여 접촉 불량여부를 판정한다.
예를 들면, 상기 접촉 확인유닛(230)으로서 디피에스(DPS, Direct Probe Sensor) 카메라와 같은 촬영수단이 이용될 수 있다. 상기 디피에스 카메라는 지지부(230)의 일측에 배치되어 상기 검사용 전극패드(5)의 표면을 촬영하여 검사용 전극패드에 관한 이미지 데이터를 수득한다. 상기 이미지 데이터를 분석하여 원하는 위치에 콘택 마크가 형성되었는지를 검사하여 접촉 불량여부를 판정한다.
상기 프루브 카드(300)는 검사 챔버(200)의 덮개(202)를 관통하여 지지부(220)와 마주 보도록 배치되고 외부에 배치되는 상기 테스터(400)와 연결된다. 반도체 소자를 검사하기 위한 검사신호는 상기 프루브 카드(300)를 통하여 반도체 소자로 인가되고 상기 검사신호에 대응하여 상기 반도체 소자로부터 발생하는 반응신호는 상기 프루브 카드(300)를 통하여 테스터(400)로 전송되어 분석된다.
도 4는 도 3에 구비된 프루브 카드의 상면을 나타내는 사시도이고, 도 5는 도 4에 도시된 프루브 카드의 하면을 나타내는 사시도이다. 도 6은 도 4의 I-I'선을 따라 절단한 단면을 나타내는 단면도이다.
도 4 내지 도 6을 참조하면, 상기 프루브 카드(300)는 원판 형상의 회로 보드(circuit board, 310), 상기 회로 보드의 강성을 보강하여 변형을 방지하는 보강부재(stiffener, 320) 및 기판 상에 배치된 반도체 소자들의 행방향 또는 열방향 그룹을 따라 나란하게 연장하고 상기 반도체 소자들의 검사용 전극패드와 접촉하는 프루브 팁(332)을 구비하는 프루브 칼럼(330)을 포함한다.
예를 들면, 상기 회로 보드(310)는 유리 에폭시(Glass Epoxy) 수지를 포함하고, 검사대상 반도체 소자와 상기 테스터(400)를 연결하는 회로배선이 내부에 배치된다. 상기 회로 보드(310)의 상면 가장자리에는 제1 고정부(312)들이 원주방향을 따라 배치된다. 제1 고정부(312)는 후술하는 테스터(400)의 제2 결합부와 결합하여 프루브 카드(300)와 테스터(400)를 체결한다.
상기 보강부재(320)는 회로 보드(310)의 상면에 부분적으로 배치되어 회로 보드(310)의 휨이나 뒤틀림과 같은 변형을 방지한다.
상기 프루브 블록(330)은 상기 회로보드(310)의 하면에 반도체 소자(1)들의 행 또는 열을 따라 연장하는 막대형상으로 배치되고 다수의 프루브 팁(332)들이 돌출되어 배치된다. 예를 들면, 상기 프루브 블록(330)은 인터포저(340)와 같은 도전성 접착부재에 의해 회로 보드(310)에 고정된다.
다시 도 3을 참조하면, 상기 테스터(400)는 프루브 카드(300)를 제어하여 반도체 소자의 전기적 특성을 검사한다. 예를 들면, 상기 테스터(400)는 테스터 본체(410), 테스터 헤드(420), 베이스(430) 및 프루브 수평 조절기(440)를 포함한다.
상기 테스터 본체(410)는 검사 챔버(200)의 측부에 배치되어 반도체 소자의 전기적 특성을 검사하기 위한 검사신호를 생성하고 상기 프루브 카드(300)로 전송한다. 또한, 상기 검사신호에 대응하여 반도체 소자로부터 발생하는 반응신호를 입력받고 분석하여 반도체 소자의 이상 여부를 판정한다.
상기 테스터 헤드(420)는 테스터 본체(410)에 전기적으로 연결되어 상기 검사신호와 반응신호를 처리하는 회로유닛을 구비한다. 테스터 헤드(420)의 하부에는 상기 프루브 카드(300)와 테스터 헤드(420)를 연결하기 위한 베이스(430)가 배치된다. 따라서, 상기 검사 신호와 응답 신호는 테스트 헤드(420)를 통하여 테스트 본체(410)와 프루브 카드(300) 사이에서 교환된다.
상기 베이스(430)는 상기 테스터 헤드(420)의 하부와 연결되고 반도체 소자가 선택적으로 접촉하는 프루브 카드(300)가 고정된다. 예를 들면, 상기 베이스(430)는 하부가 개방된 원통 형상을 갖고, 상기 원통 형상의 둘레를 따라 프루브 카드(300)의 제1 고정부(312)와 대응하는 제2 고정부(436)가 배치된다. 따라서, 원판 형상의 둘레를 따라 배치되는 제1 고정부(312)와 원통형상의 둘레를 따라 배치된 제2 고정부(436)가 결합함으로써 프루브 카드(300)는 테스터(400)에 체결된다.
상기 베이스(430)의 내측에는 테스터(400)에 체결된 프루브 카드(300)의 수평을 조절하기 위한 프루브 수평 조절기(440)가 배치된다. 프루브 카드(300)가 베이스(430)에 결합하면, 프루브 수평 조절기(440)는 프루브 카드(300)의 상면과 접촉하여 프루브 카드(300)의 변형을 방지하도록 외력을 가한다.
상기 프루브 수평 조절기(440)는 상기 베이스(430)의 내부에 체결되고 상기 프루브 카드(300)의 중앙부 및 주변부 변형을 독립적으로 억제하여 상기 프루브 카드(300)의 수평상태를 유지한다. 즉, 상기 프루브 수평 조절기(440)는 프루브 카드의 중앙부에서 발생되는 변형과 주변부에서 발생되는 변형을 서로 독립적이고 개별적으로 억제하여 프루브 카드(300)의 전면을 통한 변형을 정밀하게 억제한다. 이에 따라, 열적 및 기계적 변형을 포함한 전체적인 변형을 충분히 억제함으로써 프루브 카드(300)의 수평을 유지할 수 있다.
상기 이디에스(EDS) 공정은 -25℃ 내지 95℃에 걸치는 고온 및 저온 범위에서 수행되므로 상기 프루브 카드(300)는 검사공정이 반복될수록 상기 프루브 카드의 전면에 걸쳐 열응력에 의한 변형이 발생한다. 또한, 제1 및 제2 고정부(312, 436)는 상기 회로보드(310) 및 베이스(430)의 주변부에 각각 배치되어 서로 결합되므로, 상기 프루브 카드(300)의 중심부에 배치된 프루브 팁(332)과 검사대상 기판이 접촉하는 경우 굽힘 모멘트에 의한 기계적 변형이 발생한다.
프루브 카드(300)의 열 변형과 기계적 변형을 억제할 수 있도록 상기 프루브 수평 조절기(440)는 프루브 카드(300)의 수평부와 주변부에 독립적으로 변형 억제력을 인가한다.
도 7은 베이스와 프루브 카드 및 프루브 수평 조절기의 결합상태를 나타내는 구성도이며, 도 8은 도 7의 A 부분을 확대한 도면이다.
도 7 및 도 8을 참조하면, 제1 결합부(312)가 베이스(430)의 제2 고정부(436)에 삽입되어 프루브 카드(300)가 베이스(430)에 결합되면, 상기 위치 조절기(210)를 구동하여 지지부(220)를 프루브 카드(300)를 향하여 이동시킨다. 이에 따라, 상기 지지부(220) 상에 배치된 검사대상 기판(W)의 검사용 전극패드들이 프루브 팁(332)과 접촉되고 반도체 소자의 전기적 특성을 검사하는 이디에스 공정이 수행된다.
이때, 상기 프루브 팁(332)을 구비하는 프루브 블록(330)은 회로보드(310)의 중앙부에 배치되고 상기 제1 결합부(312)는 회로보드(310)의 주변부에 배치되므로 기판과 프루브 팁(332)의 접촉 외력에 의해 회로 보드(310)에 굽힘 응력이 발생한다. 이에 따라, 굽힘 응력에 대응하는 반력이 없다면 회로 보드(310)는 위로 볼록하게 변형된다.
상기 프루브 수평 조절기(440)는 상기 프루브 카드(300)의 보강부재(320)와 접촉하도록 상기 베이스(430)의 내측에 고정된다. 이에 따라, 상기 회로보드(310)의 굽힘 응력에 대응하는 반력을 회로 보드(310)에 인가한다. 이에 따라, 상기 굽힘 응력에 의한 회로보드(310)의 변형을 방지하고, 프루브 카드(300)의 수평을 유지한다.
도 9는 도 7에 도시된 프루브 수평 조절기를 나타내는 사시도이다. 도 10a는 도 9에 도시된 프루브 수평조절기의 상판에 대한 배면도이며, 도 10b는 도 9에 도시된 프루브 수평 조절기의 하판에 대한 평면도이다.
도 9, 도 10a 및 도 10b를 참조하면, 프루브 수평 조절기(440)는 상판(442), 제1 탄성부재(445)에 의해 상기 상판(442)의 중앙부와 연결되는 제1 하판(444), 제2 탄성부재(447))에 의해 상기 상판(442)의 주변부와 연결되고 서로 분리되어 배치되는 다수의 제2 하판(446) 을 포함한다.
상기 상판(442)은 일체형 원판으로 구성되고 베이스(430)의 내측에 고정된다. 일실시예로서, 상판의 에지에는 상면과 단차를 갖는 단차부(442a)가 배치되고 상기 단차부(442a)를 관통하는 고정부재(441)에 의해 베이스(430)의 몸체(432)에 고정된다. 상판(442)의 하면은 보강부재(320)의 상면으로부터 일정거리만큼 이격되도록 배치된다.
상판(442)의 중앙부 상면에는 중앙 리세스(442b)가 배치되고 중앙 리세스(442b)의 바닥면은 관통되어 중앙 관통 홀(443a)이 배치된다. 상기 중앙 관통 홀(443a)을 관통하여 제1 가이드(449)가 제1 하판(444)에 고정된다. 또한, 상판(442)의 주변부 상면에는 다수의 주변 리세스(442c)들이 배치되고 각 주변 리세스(442c)의 바닥면은 관통되어 주변 관통 홀(443b)들이 배치된다. 상기 주변 관통 홀(443b)을 관통하여 제2 가이드(448)가 대응하는 제2 하판(446)에 고정된다.
한편, 상판(442)의 하면에는 다수의 제1 상부 수용부(445-1) 및 제2 상부 수용부(447-1)가 배치되어 각각 제1 및 제2 탄성부재(445,447)들을 수용한다. 예를 들면, 제1 상부 수용부들(445-1)은 중앙 리세스(442b) 주위에 다수 분포하며 상기 중심 관통 홀(443a)의 중심축에 대하여 대칭을 이루도록 배치되고, 제2 상부 수용부(447-1)들은 상기 상판(442)의 주변부를 따라 한 쌍의 상부 수용부들이 일정한 거리만큼 이격되도록 배치된다.
제1 및 제2 하판(444,446)은 상기 보강부재(320)의 상면에 배치되어 상판(442)과 마주보도록 배치되며 제1 및 제2 탄성부재(445,447)에 의해 상판과 연결된다. 따라서, 제1 하판(444)은 프루브 카드(300)의 중앙부와 접촉하고 제2 하판(446)은 프루브 카드(300)의 주변부와 접촉하도록 배치된다.
제1 하판(444)은 상판(442)의 중앙부에 하부에 배치되는 단일한 원판으로 구성된다. 제1 하판(444)의 상면에는 중앙 관통 홀(443a)에 대응하여 배치되고 제1 가이드(449)를 고정하는 제1 결합부(444a) 및 제1 상부 수용부(445-1)에 각각 대응하여 배치되는 다수의 제1 하부 수용부(445-2)들이 배치된다. 따라서, 상기 제1 하부 수용부(445-2)들은 제1 결합부(444a)의 중심축에 대하여 서로 대칭적인 위치에 분포된다.
본 실시예의 경우, 상기 제1 상부 수용부(445-1) 및 제1 하부 수용부(445-2)들은 중앙 관통 홀(444a) 및 제1 결합부(444a)에 대하여 대칭적으로 분포하는 4개의 수용 홈을 포함하며, 제1 상부 및 하부 수용부(445-1,445-2)에 후술하는 제1 탄성부재(445)의 각 단부가 배치된다. 따라서, 본 실시예의 경우, 4개의 제1 탄성부재(445)가 중앙 관통 홀(444a) 및 제1 결합부(444a)에 대하여 대칭적으로 배치된다.
본 실시예의 경우, 원판으로 구성된 제1 하판(444)을 개시하고 있지만, 상기 프루브 수평 조절기(440)의 기능과 구조에 따라 제1 하판(444)은 다양한 형상의 판 구조물을 포함할 수 있음은 자명하다.
제2 하판(446)은 상판(442)의 주변부 하부에 개별적으로 배치되는 다수의 분할 조각(split pieces)으로 구성된다. 예를 들면, 상기 제2 하판(446)은 상기 제1 하판(444)을 둘러싸는 중공 디스크를 상기 제1 결합부(444a)의 중심축에 대하여 일정한 중심각(θ)을 갖는 원호 형상으로 분할한 곡면 분할 편(curved split plate,4461 내지 4464)을 포함한다.
상기 각 곡면 분할 편의 중심각(θ)은 서로 동일하거나 상이할 수 있다. 본 실시예의 경우, 상기 곡면 분할 편은 제1 하판(444)의 중심에 대하여 동일한 중심각(θ)을 갖고 동일한 사이즈를 갖는 4개의 곡면 분할 편이 대칭적으로 배치된다. 그러나, 서로 상이한 중심각을 가질 수도 있고 상기 제1 하판(444)의 중심에 대하여 대칭적으로 배치된 한 쌍의 곡면 분할편만 동일한 중심각을 갖도록 배치할 수도 있다.
제2 하판(446)을 구성하는 각 분할 조각의 길이방향 단부에는 주변 관통 홀(443b)에 대응하는 제2 결합부(446a)들 및 상기 제2 상부 수용부(447-1)에 대응하는 제2 하부 수용부(447-2)들이 배치된다. 예를 들면, 상기 제2 하판(446)은 상기 상판(442)의 원주방향을 따라 연장하므로, 제2 하판의 원주방향을 따라 양 단부에 한 쌍의 제2 결합부(446a) 및 한 쌍의 제2 하부 수용부(447-2)들이 배치된다.
따라서, 본 실시예의 경우, 상기 제2 하판(446)은 4개의 곡면 분할 편(4461 내지 4464)으로 구성되므로, 8개의 제2 결합부(446a)와 8개의 제2 하부 수용부(447-2)들이 배치된다. 상기 제2 상부 및 하부 수용부(447-1,447-2)에 후술하는 제2 탄성부재(447)의 각 단부가 배치된다. 또한, 각 곡면 분할 편(4461 내지 4464)은 단부에 배치되는 한 쌍의 제2 탄성부재(447)가 상기 상판(442)의 주변부에 연결된다. 따라서, 상기 제2 하판(446)은 8개의 제2 탄성부재(447)에 의해 상판(442)의 주변부와 연결된다.
한편, 상기 주변 관통 홀(443b)을 관통하는 제2 가이드(448)는 각 곡면 분할 편(4461 내지 4464)의 단부에 배치된 제2 결합부(446a)에 결합된다. 이에 따라, 상기 곡면 분할 편(4461 내지 4464)은 한 쌍의 제2 가이드(448)에 의해 상기 상판(442)의 주변부와 접속한다.
상기 각 곡면 분할편(4461 내지 4464)은 서로 독립적으로 배치되고 변형된다. 이에 따라, 프루브 카드(300)의 주변부를 따라 서로 상이한 외력이 인가되고 주변부를 따라 발생하는 변형의 정도가 상이할지라도 발생되는 변형의 정도에 대응하는 저항력을 인가함으로써 프루브 카드(300)의 수평도를 정밀하게 조절할 수 있다.
상기 프루브 카드(300)의 주변부에서 상기 베이스(430)에 고정되고 프루브 카드(300)의 중심부에서 기판(w)과 접촉하므로, 굽힘 응력의 최대점은 프루브 카드(300)의 중심부와 접촉부인 주변부에서 가장 크게 발생한다. 이에 따라, 상기 제1 하판(444)은 프루브 카드(300)의 중심부에서 발생하는 변형을 억제하는 중심 저항력을 인가하고 제2 하판(446)은 프루브 카드(300)의 주변부에서 발생하는 변형을 억제하는 주변 저항력을 인가함으로써 프루브 카드(300)의 수평도를 정밀하게 제어한다.
특히, 프루브 카드(300)의 구조나 위치 조절기(210)의 구성과 작동방식과 같은 이디에스 검사장치(1000)의 구성이나 검사대상 기판(w)의 접촉 상태에 따라 프루브 카드(300)의 주변부에 인가되는 외력은 상이하게 되므로 서로 독립적으로 배치되고 작동하는 다수의 분할 조각으로 제2 하판(446)을 구성함으로써 주변부에 인가되는 개별적인 외력 및 변형 정도에 따라 변형 억제력을 인가할 수 있도록 프루브 수평 조절기(400)를 구성할 수 있다.
일실시예로서, 제2 하판(446)을 구성하는 각 분할 조각의 개수와 크기 및 위치를 프루브 카드(300)의 주변부에서 발생하는 변형량의 분포를 고려하여 적절하게 조절할 수 있다. 마찬가지로, 각 분할 편에 배치되는 제2 탄성부재(447)의 탄성계수나 위치 및 개수 등도 상기 변형량 분포에 따라 적절하게 조절할 수 있음은 자명하다.
예를 들면, 곡면 분할편(4461 내지 4464)은 중심각(θ1)의 크기와 폭(T1)을 적절하게 조절함으로써 보강부재(320)와의 접촉면적을 조절하거나 곡면 분할편의 개수를 변경할 수 있다. 또한, 부채꼴이나 원호 형상뿐만 아니라 다양한 형상을 갖는 분할 조각을 배치할 수도 있다.
도 11a 내지 도 11c는 도 10b에 도시된 제2 하판의 변형례를 예시적으로 나타내는 도면들이다.
도 11a에 도시된 바와 같이, 증가된 중심각(θ2) 및 증가된 폭(T2)을 갖도록 변형하여 보강부재(320)와의 접촉 면적을 넓히도록 변형할 수 있다. 이에 따라, 더 넓은 면적을 갖는 3개의 곡면 분할편(4461a 내지 4463a)으로 상기 제2 하판(446)이 배치될 수 있다.
한편, 도 11b에 도시된 바와 같이, 중심각(θ1)과 부채꼴의 폭(T1)은 동일하게 유지하면서, 제1 하판(444)과 곡면 분할 편(4461 내지 4464) 사이에 추가 곡면 분할 편(4465 내지 4468)을 더 배치할 수 있다. 예를 들면, 상기 제1 하판(444)을 둘러싸고 상기 곡면 분할편(4461 내지 4464)을 형성하기 위한 중공 디스크 보다 작은 직경을 갖는 추가 중공 디스크를 상기 제1 결합부(444a)의 중심축에 대하여 상기 곡면 분할편(4461 내지 4464)과 동일한 중심각(θ)을 갖는 원호 형상으로 분할한 추가 곡면 분할 편(4465 내지 4468)을 제공한다. 이에 따라, 기판(w)이 접촉하는 프루브 카드(300)의 중앙부와 베이스(430)와 접촉하는 주변부의 중간영역에서 발생하는 변형도 효과적으로 억제할 수 있다.
또한, 도 11c에 도시된 바와 같이, 상기 곡면 분할편의 하부 곡면을 직선으로 변형하여 확장된 곡면 분할편(4461b 내지 4464b)으로 상기 제2 하면(446)을 구성할 수도 있고, 도 11d에 도시된 바와 같이 곡면의 분할편을 사각형상으로 구성할 수도 있다.
도시된 바와 같은 제2 하판(446)의 다양한 변형례들은 예시적인 것에 불과하며 프루브 카드(300) 주변부의 변형량 분포와 분할 조각의 조립 분리의 편의성 등을 고려하여 다양하게 구성할 수 있음은 자명하다.
또한, 도시되지는 않았지만, 제2 하판(446)의 형상이 변형되는 경우, 상기 제2 탄성부재(47) 및 제2 가이드(448)의 위치는 각 분할 조각과 상판(442)을 안정적으로 결합시킬 수 있도록 조정될 수 있다. 이에 따라, 상기 주변 관통 홀(442c) 및 제2 상부 및 하부 수용부(447-1, 447-2)의 위치도 제2 가이드(448) 및 제2 탄성부재(447)의 위치에 대응하도록 변형되어 배치될 수 있다.
상기 제1 및 제2 탄성부재(445,447)는 반도체 소자의 검사용 전극패드와 프루브 팁(332)을 접촉하는 경우에 인가되는 접촉 외력에 의해 프루브 카드(300)에 변형이 발생하는 경우, 상기 변형을 억제하는 변형 억제력을 제1 및 제2 하판(444,446)에 인가한다.
본 실시예의 경우, 상기 제1 및 제2 탄성부재(445,447)는 프루브 카드(300)에 인가되는 변형의 크기에 비례하는 탄성력을 프루브 카드(300)의 상면으로 작용하여 프루브 카드(300)의 변형을 억제한다. 상기 제1 탄성부재(445)는 상기 제1 하판(444)의 중심에 대하여 대칭적으로 배치되는 다수의 탄성체를 포함하고, 상기 제2 탄성부재(447)는 상기 각 분할편의 양 단부에 배치되는 한 쌍의 탄성체를 포함한다.
제1 탄성부재(445)의 상단은 상판(442)의 제1 상부 수용부(445-1)에 수용되고 하단은 제1 하판(444)의 제1 하부 수용부(445-2)에 수용된다. 또한, 제2 탄성부재(447)의 상단은 상판(442)의 제2 상부 수용부(447-1)에 수용되고 하단은 제2 하판(446)의 제2 하부 수용부(447-2)에 수용된다.
본 실시예의 경우, 4개의 제1 탄성부재(445)가 중앙 관통 홀(443a)에 대하여 대칭적으로 배치되어 상판(442)과 제1 하판(444) 사이에 배치되고, 서로 동일한 초기 장력이 인가된다. 이에 따라, 상판(442)과 제1 하판(444)은 서로 수평을 유지한다. 또한, 한 쌍의 제2 탄성부재(447)가 각 분할편(4461 내지 4464)의 양 단부에 각각 배치되어 상판(442)의 주변부와 연결되고 서로 동일한 초기 장력이 인가된다. 이에 따라, 상판(442)과 제2 하판(446)도 서로 수평을 유지한다.
일실시예로서, 상기 제1 및 제2 탄성부재(445,447)는 코일 스프링이나 탄성 중합체(Elastomer)와 같은 탄성체를 포함한다. 코일 스프링이나 탄성 중합체는 중심축이 z축과 나란하도록 배치된다. 특히, 탄성 중합체는 중공 기둥(hollow shaft) 형상으로 제공될 수 있다. 제1 및 제2 탄성부재(445,447)의 탄성계수를 조절함으로써 변형을 억제하는 저항력의 크기를 적절하게 조절할 수 있다.
상기 제1 및 제2 가이드(449,448)는 상기 제1 및 제2 하판(444,446)의 수직방향(z축 방향) 이동을 안내한다. 제1 가이드(449)는 상판(442)의 중앙 관통 홀(443a)을 관통하여 제1 하판(444)의 제1 결합부(444a)에 고정되는 단일한 가이드 칼럼(guide column)을 포함한다. 제2 가이드(448)는 상판의 주변 관통 홀(443b)을 관통하여 각 곡면 분할 편(4461 내지 4464)의 제2 결합부(446a)에 고정되는 다수의 가이드 칼럼을 포함한다.
본 실시예의 경우, 제1 하판(444)에는 단일한 가이드 칼럼이 배치되고 각 분할편에는 한 쌍의 가이드 칼럼이 양 단부에 배치된다. 또한, 제1 가이드(449)와 제2 가이드(448)는 실질적으로 동일한 구조를 갖는다. 이에 따라, 제1 가이드(449)를 중심으로 상기 가이드 칼럼을 설명한다. 그러나, 제1 및 제2 가이드(449,448)이 서로 다른 구조를 가질 수도 있음은 자명하다.
예를 들면, 상기 가이드 칼럼은 몸체부(449a), 헤드부(449b) 및 체결부(449c)를 포함한다. 몸체부(449a)는 로드 형상을 가지며, 중앙 관통 홀(443a)에 삽입되어 제1 하판(444)으로 연장된다. 헤드부(449b)는 몸체부(449a)의 상단에 연결되고 중앙 관통 홀(443a)보다 큰 폭을 갖는 중앙 리세스(442b)에 수용되어 지지된다. 체결부(449c)는 몸체부(449a)의 하단과 연결되고 외주면에는 수나사가 형성되어 상기 제1 결합부(444a)에 나사 결합된다.
상술한 바와 같은 구성을 갖는 반도체 소자 검사장치(1000)에서 반도체 소자에 대한 이디에스 공정은 다음과 같이 수행된다.
먼저, 프루브 카드(300)의 원주방향을 따라 배열된 제1 고정부(312)와 원통형 베이스(430)의 주변부를 따라 배열된 제2 고정부(436)를 서로 물리적으로 결합하여 프루브 카드(300)와 테스트 헤드(420)를 결합한다. 이어서, 전기적 특성을 검사하기 위한 반도체 소자가 배치된 기판(w)을 z축 방향을 따라 상부로 이동시켜 반도체 소자의 검사용 접속패드와 프루브 팁(332)을 접촉시킨다.
도 12는 도 3에 도시된 반도체 소자 검사장치에서 기판과 프루브 팁을 접촉시키는 외력(Fw)이 인가되는 경우 프루브 카드에 작용하는 힘과 변형을 나타내는 자유 물체도(free body diagram)이다.
도 12를 참조하면, 상기 프루브 팁(332)이 배치된 프루브 블록(330)은 회로 보드(310)의 하면 중앙부에 배치되므로 기판을 이동시키는 외력(Fw)은 프루브 카드(300)의 하부 중앙부에 작용한다. 프루브 카드(300)와 베이스(430)는 주변부에 배치된 제1 및 제2 고정부(312,436)에 의해 고정되므로 상기 외력(Fw)에 대응하는 반작용으로서 제1 및 제2 고정부(312,436)에 하부 방향(-z 방향)으로 지지력(Fc)이 작용한다.
이에 따라, 프루브 카드(300)의 중앙부에서 최대 굽힘 응력이 작용하고, 프루브 카드(300)는 상부를 향하여 볼록한 형태로 변형되어 최대 변형은 프루브 카드(300)의 중앙부에서 발생한다. 즉, 기판(w)을 프루브 카드(300)에 접촉시키는 외력(Fw)에 의해 상기 프루브 카드(300)는 위로 볼록한 포물선(I)을 따라 변형된다.
프루브 카드(300)에 포물선(I) 분포를 갖는 외력이 작용하면 상기 제1 및 제2 탄성부재(445,447)에 의해 상기 변형에 비례하는 제1 및 제2 탄성력(Fs1, Fs2)이 상기 프루브 카드(300)의 상면으로 인가되어 프루브 카드의 변형을 억제한다.
도 13은 도 3에 도시된 반도체 소자 검사장치에서 기판과 프루브 팁을 접촉시키는 외력(Fw)과 프루브 카드의 중앙부 변형을 억제하는 제1 탄성력이 인가되는 경우 프루브 카드에 작용하는 힘과 변형을 나타내는 자유 물체도(free body diagram)이다.
도 13을 참조하면, 프루브 카드(300)의 중앙부에서 가장 큰 변형이 발생하므로 프루브 수평 조절기(400)의 제1 하판(444)으로 인가되는 제1 탄성력(Fs1)이 가장 큰 변형 저항력으로 작용한다. 이에 따라, 프루브 카드(300)의 중앙부에서의 변형은 억제되고 수평이 유지된다.
그러나, 외력(Fw)과 제1 탄성력(Fs1)의 작용 면적이 동일하지 않으므로 외력(Fw)과 제1 탄성력(Fs1)의 차이 및 프루브 카드(300)의 주변부에 작용하는 지지력(Fc)에 의해 중앙부와 주변부 사이에서 국부적인 굽힘 응력이 프루브 카드(300)에 작용하게 된다.
특히, 반도체 소자에 대한 이디에스(EDS) 검사는 넓은 온도범위에 걸쳐 반복적으로 수행되므로 프루브 카드(300)는 상기 외력(Fw)에 의한 기계적 변형뿐만 아니라 검사온도의 변화에 의한 열 변형도 동시에 수반된다. 프루브 카드(300)에 대한 열 변형은 프루브 카드(300)의 전면을 통하여 균일하게 진행되므로 제1 탄성력(Fs1)에 의해 프루브 카드의 중앙부에서는 상기 열변형과 기계적 변형이 억제되어 프루브 카드(300)의 수평이 유지된다 할지라도 주변부에서는 국부적인 굽힘 응력에 의한 기계적 변형과 열 변형이 여전히 잔존하게 된다. 이에 따라, 외력(Fw)과 제1 탄성력(Fs1)이 작용하는 경우, 상기 프루브 카드(300)는 주변부에서 위로 볼록하고 중앙부에서 수평을 유지하는 웨이브 형상(II)으로 변형된다.
도 14는 도 3에 도시된 반도체 소자 검사장치에서 기판과 프루브 팁을 접촉시키는 외력(Fw), 프루브 카드의 중앙부 변형을 억제하는 제1 탄성력(Fs1) 및 프루브 카드의 주변부 변형을 억제하는 제2 탄성력(Fs2)이 인가되는 경우 프루브 카드에 작용하는 힘과 변형을 나타내는 자유 물체도(free body diagram)이다.
도 14를 참조하면, 프루브 수평 조절기(400)의 제2 하판(446)에는 프루브 카드(300)의 주변부에서 발생하는 변형의 크기에 비례하여 제2 탄성력(Fs2)이 인가된다. 이에 따라, 프루브 카드(300)의 주변부에서 발생하는 변형은 억제되고 수평이 유지된다.
특히, 상기 열 변형은 검사장치(1000) 내부의 온도가 부분적으로 균일하지 않게 되어 프루브 카드(300)의 주변부에서 국부적으로 다른 열응력을 유발하는 경우, 프루브 카드(300)의 위치에 따라 주변부에 발생하는 열 변형은 상이할 수 있다. 그러나, 상기 제2 하판(446)은 서로 독립적으로 기능하는 다수의 분할편으로 구성되어 각각의 주변부에서 발생하는 상이한 열변형에 대응할 수 있는 탄성력을 독립적으로 인가할 수 있다. 이에 따라, 프루브 카드(300)의 주변부 변형을 더욱 정밀하게 억제할 수 있다.
이에 따라, 프루브 카드(300)에 발생한 열변형 및 기계적 변형은 프루브 수평 조절기(440)에 의해 인가되는 제1 및 제2 탄성력(Fs1, Fs2)에 의해 억제되고 프루브 카드(300)는 수평을 유지할 수 있다. 즉, 외력(Fw)과 제1 및 제2 탄성력(Fs1, Fs2)이 작용하는 경우, 상기 프루브 카드(300)는 전 영역을 통하여 균일하게 수평라인(III)을 유지할 수 있다.
예외적으로, 기판(w)을 프루브 팁(332)과 접촉시키는 외력(Fw)이 상기 제1 및 제2 탄성부재(445,447)의 허용 탄성력을 넘을 정도로 큰 경우, 프루브 카드(300)와 접촉하는 제1 및 제2 하판(444,446)은 상부방향을 따라 밀려 올라가게 된다. 이에 따라, 외력(Fw)이 과도하게 인가되는 경우, 프루브 팁(332)의 손상을 방지한다. 이때, 상기 제1 및 제2 하판(444,446)은 제1 및 제2 가이드(449,448)에 의해 각각 z축 방향을 따라 이동되도록 제어되어 x축 또는 y축을 중심으로 한 프루브 카드(300)의 요동을 방지할 수 있다.
프루브 카드(300)의 수평이 정확하게 유지되어 프루브 팁(332)과 검사대상 반도체 소자의 검사용 전극패드가 정확하게 접촉하게 되면, 테스터 본체(410)에서 출력된 검사신호는 테스터 헤드(420)를 통하여 상기 프루브 카드(300)로 전송된다. 검사신호는 프루브 팁(332)을 통하여 상기 반도체 소자의 검사용 전극패드로 인가된다. 반도체 소자는 검사 신호에 응답하여 반응신호를 생성하고 상기 반응신호는 상기 프루브 팁(332)을 통하여 상기 테스트 헤드(420)로 전송된다. 테스트 본체(410)는 테스트 헤드(420)로부터 반응신호를 전송받은 후 이를 분석하여 반응신호를 발생한 반도체 소자의 정상여부를 판정한다.
상술한 바와 같은 테스터 및 이를 구비하는 반도체 소자 검사장치에 의하면, 반도체 소자에 대한 이디에스 공정이 진행되는 동안 프루브 카드의 중앙부 변형뿐만 아니라 주변부 변형을 독립적으로 억제할 수 있는 프루브 수평조절기가 제공된다. 이에 따라, 수평부 변형 및 주변부 변형이 독립적으로 제어되어 프루브 카드의 수평이 정밀하게 조절될 수 있다.
특히, 프루브 카드의 주변부 변형을 억제하는 제2 하판은 다수의 분할 조각으로 제공되고 각 분할 조각은 서로 독립적으로 설치될 수 있다. 이에 따라, 프루브 기판(300)의 주변부 변형이 국부적으로 상이할지라도 변형에 비례하는 변형 저항력을 제공할 수 있다. 뿐만 아니라, 분할 조각을 독립적이고 개별적으로 조립하고 분해함으로써 상기 테스터를 용이하게 유지 보수할 수 있다.
이에 따라, 프루브 팁(332)의 수평도가 정확하게 유지됨으로써 반도체 소자의 검사용 전극패드와의 접촉 안정성이 증대되고 이디에스 공정의 신뢰성을 높일 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 반도체 소자의 전기적 특성을 검사하기 위한 검사신호를 생성하고, 상기 검사신호에 대응하여 상기 반도체 소자로부터 생성되는 반응신호를 분석하는 테스터 본체;
    상기 테스트 본체와 전기적으로 연결되고 상기 검사신호 및 반응신호를 처리하는 테스터 헤드;
    상기 테스터 헤드와 연결되고 상기 반도체 소자와 접촉하는 프루브 카드가 고정되는 베이스; 및
    상기 베이스의 내부에 체결되고 상기 프루브 카드의 중앙부 및 주변부 변형을 독립적으로 억제하여 상기 프루브 카드의 수평상태를 유지하는 프루브 수평 조절기를 포함하는 것을 특징으로 하는 반도체 소자 검사장치용 테스터.
  2. 제1항에 있어서, 상기 프루브 수평 조절기는,
    상기 프루브 카드로부터 이격되도록 상기 베이스의 내측에 체결되는 상판;
    상기 상판의 하부에서 상기 프루브 카드의 중앙부에 체결되는 제1 하판;
    상기 상판의 하부에서 상기 프루브 카드의 주변부에 체결되고 상기 제1 하판과 독립적으로 배치되는 제2 하판;
    상기 상판 및 제1 하판에 연결되고, 상기 프루브 카드의 중앙부로 제1 탄성력을 인가하여 상기 프루브 카드의 중앙부 변형을 억제하는 제1 탄성부재; 및
    상기 상판 및 제2 하판에 연결되고, 상기 프루브 카드의 주변부로 제2 탄성력을 인가하여 상기 프루브 카드의 주변부 변형을 억제하는 제2 탄성부재를 포함하는 것을 특징으로 하는 반도체 소자 검사장치용 테스터.
  3. 제2항에 있어서, 상기 베이스는 개방형 원통 형상을 갖고 상기 상판은 상기 베이스의 원주를 따라 결합되는 단차부를 구비하는 단일한 원판을 포함하는 것을 특징으로 하는 반도체 소자 검사장치용 테스터.
  4. 제2항에 있어서, 상기 제1 하판은 상기 상판의 중심부 하부에 배치되는 단일한 원판을 포함하고, 상기 제2 하판은 상기 제1 하판으로부터 이격되고 상기 상판의 주변부 하부에 상기 제1 하판을 둘러싸도록 배치되는 다수의 분할 조각(split pieces)을 포함하는 것을 특징으로 하는 반도체 검사 장치용 테스터.
  5. 제4항에 있어서, 상기 다수의 분할 조각은 서로 개별적으로 배치되어 상기 제2 탄성력은 상기 분할조각마다 독립적으로 상기 프루브 카드의 주변부로 인가되는 것을 특징으로 하는 반도체 검사장치용 테스터.
  6. 제5항에 있어서, 상기 분할 조각은 상기 제1 하판을 둘러싸는 중공 디스크(hollow disk)를 분할한 다수의 곡면 분할 편(curved split plate)을 포함하는 것을 특징으로 하는 반도체 검사장치용 테스터.
  7. 제4항에 있어서, 상기 제1 탄성부재는 상기 제1 하판의 중심에 대하여 대칭적으로 배치되는 다수의 탄성체를 포함하고, 상기 제2 탄성부재는 상기 각 분할편의 양 단부에 배치되는 한 쌍의 탄성체를 포함하는 것을 특징으로 하는 반도체 검사장치용 테스터.
  8. 제4항에 있어서, 상기 프루브 수평 조절기는,
    상기 제1 하판의 중앙부에 체결되고 상기 상판의 중앙부를 관통하여 상기 제1 하판의 상하방향 이동을 안내하는 제1 가이드; 및
    상기 제2 하판의 양 단부에 체결되고 상기 상판의 주변부를 관통하여 상기 제2 하판의 상하방향 이동을 안내하는 제2 가이드를 더 포함하는 것을 특징으로 하는 반도체 소자 검사장치용 테스터.
  9. 다수의 반도체 소자가 배치된 기판이 로딩되는 검사 챔버;
    상기 검사 챔버의 상부에 배치되어 상기 반도체 소자와 접촉하는 프루브 카드; 및
    상기 프루브 카드로 검사 신호를 전송하고 상기 검사 신호에 대응하는 반응신호를 수신하여 상기 반도체 소자의 전기적 특성을 검사하는 테스터를 포함하고,
    상기 테스터는 상기 검사신호를 생성하고 상기 반응신호를 분석하는 테스터 본체, 상기 테스트 본체와 전기적으로 연결되고 상기 검사신호 및 반응신호를 처리하는 테스터 헤드, 상기 테스터 헤드와 연결되고 상기 프루브 카드가 고정되는 베이스, 및 상기 베이스의 내부에 체결되고 상기 프루브 카드의 중앙부 및 주변부 변형을 독립적으로 억제하여 상기 프루브 카드의 수평상태를 유지하는 프루브 수평 조절기를 구비하는 것을 특징으로 하는 반도체 소자 검사장치.
  10. 제9항에 있어서, 상기 프루브 수평 조절기는
    상기 프루브 카드로부터 이격되도록 상기 베이스의 내측에 체결되는 상판;
    상기 상판의 하부에서 상기 프루브 카드의 중앙부에 체결되는 제1 하판;
    상기 상판의 하부에서 상기 프루브 카드의 주변부에 체결되고 상기 제1 하판과 독립적으로 배치되는 제2 하판;
    상기 상판 및 제1 하판에 연결되고, 상기 프루브 카드의 중앙부로 제1 탄성력을 인가하여 상기 프루브 카드의 중앙부 변형을 억제하는 제1 탄성부재; 및
    상기 상판 및 제2 하판에 연결되고, 상기 프루브 카드의 주변부로 제2 탄성력을 인가하여 상기 프루브 카드의 주변부 변형을 억제하는 제2 탄성부재를 포함하는 것을 특징으로 하는 반도체 소자 검사장치.
KR1020130157356A 2013-12-17 2013-12-17 테스터 및 이를 구비하는 반도체 소자 검사 장치 KR102123989B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130157356A KR102123989B1 (ko) 2013-12-17 2013-12-17 테스터 및 이를 구비하는 반도체 소자 검사 장치
US14/450,871 US9671430B2 (en) 2013-12-17 2014-08-04 Tester and test apparatus for testing semiconductor devices having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130157356A KR102123989B1 (ko) 2013-12-17 2013-12-17 테스터 및 이를 구비하는 반도체 소자 검사 장치

Publications (2)

Publication Number Publication Date
KR20150070766A true KR20150070766A (ko) 2015-06-25
KR102123989B1 KR102123989B1 (ko) 2020-06-26

Family

ID=53368130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130157356A KR102123989B1 (ko) 2013-12-17 2013-12-17 테스터 및 이를 구비하는 반도체 소자 검사 장치

Country Status (2)

Country Link
US (1) US9671430B2 (ko)
KR (1) KR102123989B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10807248B2 (en) 2014-01-31 2020-10-20 Systems, Machines, Automation Components Corporation Direct drive brushless motor for robotic finger
WO2017011406A1 (en) 2015-07-10 2017-01-19 Systems, Machines, Automation Components Corporation Apparatus and methods for linear actuator with piston assembly having an integrated controller and encoder
EP3353558A1 (en) 2015-09-24 2018-08-01 Systems, Machines, Automation Components Corporation Magnetically-latched actuator
US10865085B1 (en) 2016-04-08 2020-12-15 Systems, Machines, Automation Components Corporation Methods and apparatus for applying a threaded cap using a linear rotary actuator
US10675723B1 (en) 2016-04-08 2020-06-09 Systems, Machines, Automation Components Corporation Methods and apparatus for inserting a threaded fastener using a linear rotary actuator
US10205355B2 (en) 2017-01-03 2019-02-12 Systems, Machines, Automation Components Corporation High-torque, low-current brushless motor
US10739381B2 (en) * 2017-05-26 2020-08-11 Tektronix, Inc. Component attachment technique using a UV-cure conductive adhesive
JP6986910B2 (ja) * 2017-09-12 2021-12-22 東京エレクトロン株式会社 電圧印加装置および出力電圧波形の形成方法
CN111751696B (zh) * 2020-07-05 2022-12-09 深圳市堃联技术有限公司 一种半导体芯片检测设备
TWI797004B (zh) * 2022-04-29 2023-03-21 中華精測科技股份有限公司 懸臂式探針卡及其承載座

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936188A (ja) * 1995-07-14 1997-02-07 Tokyo Electron Ltd プローブ装置に用いられるプローブカードデバイス
US20050184745A1 (en) * 2004-02-23 2005-08-25 Nihon Denshizairyo Kabushiki Kaisha Probe card
KR20070108533A (ko) * 2007-08-30 2007-11-12 가부시끼가이샤 르네사스 테크놀로지 반도체 집적회로 장치의 제조 방법
KR20110015272A (ko) * 2009-08-07 2011-02-15 삼성전자주식회사 테스터 및 이를 구비한 반도체 디바이스 검사 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197494A (ja) * 1997-09-18 1999-04-09 Hitachi Ltd 半導体装置およびその製造方法
WO2007057944A1 (ja) 2005-11-15 2007-05-24 Advantest Corporation 電子部品試験装置及び電子部品試験装置へのパフォーマンスボードの装着方法
TW200912324A (en) 2007-09-06 2009-03-16 Powerchip Semiconductor Corp Probe system
JP2010133787A (ja) 2008-12-03 2010-06-17 Tokyo Electron Ltd プローブカード
KR101474951B1 (ko) 2009-02-17 2014-12-24 삼성전자주식회사 반도체 디바이스 테스트 장치
KR101583000B1 (ko) 2009-03-09 2016-01-19 삼성전자주식회사 반도체 디바이스 테스트 장치 및 방법
JP4873083B2 (ja) 2010-01-08 2012-02-08 横河電機株式会社 半導体試験装置
JP5557547B2 (ja) 2010-02-10 2014-07-23 株式会社アドバンテスト テストヘッド及びそれを備えた半導体ウェハ試験装置
JP5316964B2 (ja) 2010-11-15 2013-10-16 ワイアイケー株式会社 半導体試験装置のベースユニット
ITMI20111415A1 (it) 2011-07-28 2013-01-29 St Microelectronics Srl Sistema di scheda di misura (probe card) per il testing senza fili (wireless) di dispositivi integrati

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936188A (ja) * 1995-07-14 1997-02-07 Tokyo Electron Ltd プローブ装置に用いられるプローブカードデバイス
US20050184745A1 (en) * 2004-02-23 2005-08-25 Nihon Denshizairyo Kabushiki Kaisha Probe card
KR20070108533A (ko) * 2007-08-30 2007-11-12 가부시끼가이샤 르네사스 테크놀로지 반도체 집적회로 장치의 제조 방법
KR20110015272A (ko) * 2009-08-07 2011-02-15 삼성전자주식회사 테스터 및 이를 구비한 반도체 디바이스 검사 장치

Also Published As

Publication number Publication date
KR102123989B1 (ko) 2020-06-26
US9671430B2 (en) 2017-06-06
US20150168483A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
KR102123989B1 (ko) 테스터 및 이를 구비하는 반도체 소자 검사 장치
US7652467B2 (en) Carrier tray for use with prober
JP5605943B2 (ja) テスター、及びこれを具備した半導体デバイス検査装置
JPH0792479B2 (ja) プローブ装置の平行度調整方法
KR102243840B1 (ko) 회로 장치, 테스터, 검사 장치 및 회로 기판의 휨 조정 방법
US9696369B2 (en) Wafer test apparatus
US20100039133A1 (en) Probe head controlling mechanism for probe card assemblies
US20080186037A1 (en) Probe card and structure for fixing needle thereof
US9651578B2 (en) Assembly method of direct-docking probing device
KR100851392B1 (ko) 평탄화 수단을 구비한 프로브 카드
JP2003124271A (ja) 半導体装置の製造方法
KR101016383B1 (ko) 평탄화 모듈을 구비한 프로브 카드
KR100911661B1 (ko) 평탄화 수단을 구비한 프로브 카드
KR101506623B1 (ko) 프로브 카드
JPH07221144A (ja) プローブ装置
JP4941169B2 (ja) プローブカード機構
WO2018089659A1 (en) Probe card assembly having die-level and pin-level compliance, and associated systems and methods
TW202136791A (zh) 檢查治具、基板檢查裝置以及檢查裝置
KR101183614B1 (ko) 프로브 카드
WO2024024492A1 (ja) 電気的接続装置
KR20110136766A (ko) 프로브 카드의 탐침 구조물
JP5896878B2 (ja) 評価装置および評価方法
KR20100043279A (ko) 프로브 카드, 검사 장치 및 검사 방법
KR101173948B1 (ko) 탐침 구조물
KR101320645B1 (ko) 반도체 패키지 테스트용 소켓에 장착되는 연결모듈 및 이를 포함하는 반도체 패키지 테스트용 소켓

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant