JP5605943B2 - テスター、及びこれを具備した半導体デバイス検査装置 - Google Patents

テスター、及びこれを具備した半導体デバイス検査装置 Download PDF

Info

Publication number
JP5605943B2
JP5605943B2 JP2010173637A JP2010173637A JP5605943B2 JP 5605943 B2 JP5605943 B2 JP 5605943B2 JP 2010173637 A JP2010173637 A JP 2010173637A JP 2010173637 A JP2010173637 A JP 2010173637A JP 5605943 B2 JP5605943 B2 JP 5605943B2
Authority
JP
Japan
Prior art keywords
support plate
probe card
tester
semiconductor device
elastic member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010173637A
Other languages
English (en)
Other versions
JP2011039048A (ja
Inventor
秉住 金
寅▲ソク▼ ▲黄▼
貞雨 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2011039048A publication Critical patent/JP2011039048A/ja
Application granted granted Critical
Publication of JP5605943B2 publication Critical patent/JP5605943B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、テスター、及びこれを具備した半導体デバイス検査装置に関し、より詳細には、半導体デバイスの電気的特性を検査するテスターと、これを具備した半導体デバイス検査装置に関する。
一般的に、半導体製造工程は、ウエハーの上に多数の半導体デバイスを形成するFAB(Fabrication)工程と、ウエハーの上に形成された各デバイスの電気的特性を検査するEDS(Electric Die Sorting)工程、そして、EDS工程によって判別された良品のデバイスを個々に分離させた後に、デバイスの外部の機械的、物理的、化学的な衝撃から保護されるようにデバイスをパッケージング(Packaging)するアセンブリー(Assembly)工程を含む。
この工程の中でEDS工程は、不良が発生された半導体デバイスをリペアし、且つリペア不可能な半導体デバイスを早期に除去することによって、アセンブリー工程及びパッケージ検査に必要とする時間及び費用を減らし、その上、半導体デバイスの不良原因を分析してこれを除去するための工程である。
米国特許公開第2008/0150558号公報
本発明は、上述の問題点に鑑みてなされたもので、その目的は、半導体デバイスの電気的特性検査の信頼性を向上させることができるテスター、及びこれを具備した半導体デバイス検査装置を提供することにある。
本発明の目的は、これに制限されず、言及されない他の目的は、下の記載から当業者に明確に理解されることができる。
前記課題を達成するために、本発明によるテスターは、半導体デバイスの検査のための電気信号を入出力するテスター本体と、プローブカードが接続され、前記プローブカードと前記テスター本体との間に前記電気信号を伝達するテスターヘッドと、前記テスターヘッドに設置され、前記プローブカードに荷重を加えて前記プローブカードを水平状態に維持させる水平維持ユニットと、を含む。
上述したような構成を有する本発明によるテスターにおいて、前記テスターヘッドは、開放された下端部に前記プローブカードが接続されるベースを含み、前記水平維持ユニットは、前記ベース内側の前記プローブカードの上部に離隔して配置される第1支持板と、前記第1支持板と前記プローブカードとの間に介在され、前記プローブカードに弾性復元力を作用させる弾性部材と、を含むことができる。
前記水平維持ユニットは、前記プローブカードの上面に置かれ、前記弾性部材の下端部を支持する第2支持板をさらに含むことができる。
前記水平維持ユニットは、前記第1支持板に形成されたホールに挿入され、下端部が前記第2支持板に結合され、前記第2支持板の上下移動を案内するガイド部材をさらに含むことができる。
前記ホールは、前記第1支持板の中心に形成され、前記弾性部材は、前記ホールの中心軸を基準に対称を成すように前記第1支持板と前記第2支持板との間に複数個提供されることができる。
前記第1支持板及び前記第2支持板の対向面には、前記弾性部材の両端が各々収容される凹部形状の溝が形成されることができる。
前記第2支持板は、前記プローブカードの中心領域を支持するように提供されることができる。
前記課題を達成するために本発明によるテスターは、半導体デバイスの検査のための電気信号を入出力するテスター本体と、プローブカードが接続され、前記プローブカードと前記テスター本体との間に前記電気信号を伝達するテスターヘッドと、前記プローブカードの下に配置され、前記半導体デバイスが形成された基板が置かれる基板支持ユニットと、を含み、前記テスターヘッドには、前記プローブカードに荷重を加えて前記プローブカードを水平状態に維持させる水平維持ユニットが提供される。
上述したような構成を有する本発明によるテスターにおいて、前記テスターヘッドは、開放された下端部に前記プローブカードが接続されるベースを含み、前記水平維持ユニットは、前記ベース内側の前記プローブカードの上部に離隔して配置される第1支持板と、前記プローブカードの上面に置かれる第2支持板と、前記第1支持板と前記第2支持板との間に介在され、前記第2支持板に弾性復元力を作用させる弾性部材と、を含むことができる。
前記水平維持ユニットは、前記第1支持板に形成されたホールに挿入され、下端部が前記第2支持板に結合される前記第2支持板の上下移動を案内するガイド部材をさらに含むことができる。
本発明によると、プローブカードの曲がりを防止してプロバーの水平性を維持できる。
そして、本発明によると、プローブカードのプロバーと半導体デバイスの電極端子との間の接触が安定的に行われることができる。
又は本発明によると、半導体デバイスの電気的特性検査の信頼性を向上させることができる。
以下に説明された図面は、単なる例示の目的のためのもので、本発明の範囲を制限するためのものではない。
半導体デバイスが形成されたウエハーを示す図面である。 図1の“A”部分を拡大して示す図面である。 半導体デバイス検査装置を概略的に示す図面である。 図3のプローブカードの上面を示す斜視図である。 図3のプローブカードの下面を示す斜視図である。 図4のC−C’線に沿うプローブカードの断面図である。 図3の“B”部分を拡大して示す図面である。 図7の“D”部分を拡大して示す図面である。 図7の第1支持板の底面図である。 図7の第2支持板の平面図である。 弾性部材の他の実施形態を示す図面である。 水平維持ユニットの動作状態を示す図面である。 従来のプローブカードに加えられる荷重を示す図面である。 図12のプローブカードに加えられる荷重を示す図面である。 第2支持板とプローブカードが移動した状態を示す図面である。 水平維持ユニットの他の実施形態を示す図面である。
以下、添付された図面を参照して本発明の実施形態によるテスター、及びこれを具備した半導体デバイス検査装置を詳細に説明する。まず、各図面の構成要素に参照符号を付加することにおいて、同一の構成要素に対しては、たとえ他の図面の上に表示されても可能なかぎり同一の符号を有するようにしていることに留意しなければならない。又は、本発明を説明するにあたって、関連した公知構成又は、機能に対する具体的な説明が本発明の要旨を曇ることができると判断される場合には、その詳細な説明は、省略する。
(実施形態)
図1は、半導体デバイスが形成されたウエハーを示す図面であり、図2は、図1の“A”部分を拡大して示す図面である。
図1及び図2を参照すると、FAB(Fabrication)工程を通じてウエハーWの上に複数個の半導体デバイス1が形成され、半導体デバイス1は、スクライブライン(scribe line)3によって分離された後、アセンブリー(Assembly)工程を通じて個別単位のチップに製造される。
FAB工程とアセンブリー工程との間には、ウエハーWに形成された半導体デバイス1の電気的特性を検査するEDS(Electric Die Sorting)工程が進行される。EDS工程は、ウエハーWに形成された半導体デバイス1の周辺部に沿って提供される電極端子5に電気信号を印加し、印加された電気信号からチェックされる信号によって半導体デバイス1の不良の可否を判断する工程である。
以下では、EDS工程の進行に使われるよる半導体デバイス検査装置を説明する。
図3は、半導体デバイス検査装置を概略的に示す図面である。図3を参照すると、半導体デバイス検査装置10は、プローブ室100、ローダー室200、プローブカード300、及びテスター400を含む。
プローブ室100は、半導体デバイスの電気的特性を検査するEDS工程が進行される空間を提供する。プローブ室100の一側には、ローダー室200が隣接するように配置される。ローダー室200は、検査されるウエハーWを受け入れ、ウエハーWをプローブ室100に移送する。
プローブ室100の内側には、基板支持ユニット110が配置され、プローブ室100の上部の壁102に形成されたホール102aには、基板支持ユニット110と対向するようにプローブカード300が提供される。基板支持ユニット110の上には、ローダー室200から移送されたウエハーが置かれる。ウエハーは、半導体デバイスの電極端子が形成された主面が上側に向ける状態で基板支持ユニット110に置かれる。
基板支持ユニット110は、移送部材120の上に設置される。移送部材120は、基板支持ユニット110を水平方向I、IIと垂直方向IIIとに直線移動させ、基板支持ユニット110をウエハーの平面に対して垂直な自身の中心軸を基準に回転させる。ここで、水平方向I、IIは、ウエハーの平面上で半導体デバイスが配列された方向であり、垂直方向IIIは、ウエハーの平面に対して垂直な方向である。
移送部材120が基板支持ユニット110を回転させれば、ウエハーに形成された半導体デバイスの電極端子の配列方向がプローブカード300のプロバー332の配列方向に整列される。移送部材120が基板支持ユニット110を水平方向I、IIへ移動させれば、ウエハーに形成された半導体デバイスの電極端子がプローブカード300のプロバー332の鉛直方向の下に整列される。移送部材120が基板支持ユニット110を垂直方向に直線移動させれば、ウエハーに形成された半導体デバイスの電極端子がプローブカード300のプロバー332に物理的に接触される。
プロバー332と電極端子との物理的接触によって、電極端子には、コンタクトマーク(Contact Mark)が形成される。コンタクトマークの確認手段では、DPS(Direct Probe Sensor)カメラのような撮影部材130が使われることができる。撮影部材130は、基板支持ユニット110の一側に提供され、撮影部材130は、電極端子の表面を撮影して電極端子のイメージデータを獲得する。イメージデータは、制御部(図示せず)に転送され、制御部(図示せず)は、コンタクトマークが望む位置に形成されたのか、或いは接触不良によってコンタクトマークの不良が発生したのか否かを判断する。
テスター400は、テスター本体410と、テスターヘッド420とを含む。テスター本体410は、プローブ室100の他の一側に配置される。テスター本体410は、半導体デバイスの検査のための電気信号を出力し、検査結果の電気信号を受信して半導体デバイスが正常に動作するか否かを判断する。テスターヘッド420は、テスター本体410に電気的に連結される。テスター本体410は、プローブカード300が接続されるベース440を有し、テスターヘッド420は、ベース440に接続されたプローブカード300とテスター本体410との間に電気信号を伝達する。
ウエハーは、ローダー室200からプローブ室100に伝えられる。プローブ室100に伝えられたウエハーは、基板支持ユニット110に置かれる。移送部材120は、基板支持ユニット110を回転、及び水平移動させてウエハーに形成された半導体デバイスの電極端子をプローブカード300のプロバー332に整列させる。移送部材120は、基板支持ユニット110を垂直移動させて、半導体デバイスの電極端子をプローブカード300のプロバー332に接触させる。
テスター本体410は、半導体デバイスの電気的特性検査に必要な電気信号を出力する。テスターヘッド420は、テスター本体410の出力電気信号をプローブカード300に伝達する。プローブカード300に伝えられた電気信号は、プロバー332と接触した電極端子を通じて、半導体デバイスに印加される。半導体デバイスは、印加された電気信号による動作を実行し、電極端子を通じて検査結果の電気信号を出力する。電極端子で出力された検査結果の電気信号は、電極端子に接触したプロバー332を通じてプローブカード300に伝えられる。プローブカード300は、検査結果の電気信号をテスターヘッド420に伝達する。テスター本体410は、テスターヘッド420からの検査結果の電気信号の伝達を受けて、半導体デバイスが正常に動作するか否かを判断する。
図4は、図3のプローブカードの上面を示す斜視図であり、図5は、図3のプローブカードの底面を示す斜視図であり、図6は、図4のC−C’線に沿うプローブカードの断面図である。
図4乃至図6を参照すると、プローブカード300は、円板形状のメイン回路ボード310を有する。メイン回路ボード310は、ガラスエポキシ(Glass Epoxy)樹脂材質で提供されることができ、メイン回路ボード310には、配線が形成される。メイン回路ボード310の上面には、メイン回路ボード310の曲がり(twist)やベンド(bend)のような変形を防止するための補強部材320が設置され、メイン回路ボード310の上面のエッジには、円周方向に沿ってコネクター312が配置される。
メイン回路ボード310の下面には、ウエハーで半導体デバイスが生じる行、又は列の全体を受け入れることができる長さを有する棒形状のプローブブロック330が設置される。プローブブロック330は、インターポーザ(interposer)340によってメイン回路ボード310に連結される。プローブブロック330の下面には、検査される半導体デバイスの電極端子と物理的に接触するプロバー332が提供される。
図7は、図3の“B”部分を拡大して示す図面である。
図7を参照すると、ベース440は、下部が開放された円筒形状を有する。ベース440の側壁442の底面には、コネクター446が提供される。ベース440のコネクター446は、プローブカード300のコネクター312と雌雄の一対をなすように提供される。プローブカード300は、ベース440の開放された下部を閉鎖するようにベース440に結合されることができ、この時、プローブカード300のコネクター312がベース440のコネクター446に結合される。
プローブカード300がテスターヘッド420のベース440に結合された状態で、基板支持ユニット(図3の参照符号110)が移送部材(図3の参照符号120)によってプローブカード300に向けて移動する。そうすると、基板支持ユニット110に置かれるウエハーWに形成された半導体デバイスの電極端子は、このプローブカード300のプロバー332に接触されながら、半導体デバイスの電気的特性を検査するEDS工程が進行できる。
ベース440の内側には、水平維持ユニット500が設置される。水平維持ユニット500は、プローブカード300の曲がる方向の反対方向に荷重を加え、プローブカード300を水平状態に維持させる。
水平維持ユニット500は、第1支持板520、第2支持板540、弾性部材560、及びガイド部材580を含む。第1支持板520は、ベース440の内側のプローブカード300の上部に離隔して配置され、ベース440の側壁442の内面に結合される。第2支持板540は、第1支持板520の下に位置し、プローブカード300の上面に置かれる。具体的には、第2支持板540は、プローブカード300の補強部材320の上面に置かれることができる。弾性部材560は、第1支持板520と第2支持板540との間に介在される。弾性部材560は、半導体デバイスの電極端子とプローブカード300のプロバー332との接触による外力に対して反対方向に作用する弾性復元力を第2支持板540に作用させる。外力が、弾性部材560が作用させることができる弾性復元力より大きい場合、第2支持板540は、外力によって上側へ移動され、第2支持板540の上下移動は、ガイド部材580によって案内される。
図8は、図7の“D”部分を拡大して示す図面である。そして、図9は、図7の第1支持板の底面図であり、図10は、図7の第2支持板の平面図である。
図8乃至図10を参照すると、第1支持板520は、円形の板部材で提供されることができる。第1支持板520の中心には、ガイド部材580が挿入されるホール522が形成される。ホール522は、第1支持板520の上面の中心に形成される凹部形状の溝522−1と、溝522−1の底面に形成された貫通ホール522−2とを含む。貫通ホール522−2は、溝522−1の断面積より小さな断面積を有するように形成される。
第1支持板520の第2支持板540と対向する面、すなわち第1支持板520の下面には、弾性部材560の上端が収容される凹部形状の第1弾性部材収容溝524が形成される。第1弾性部材収容溝524は、ホール522の自分の中心軸を基準として対称をなすように複数個形成されることができる。例えば、第1弾性部材収容溝524は、ホール522の中心から同一の距離に位置するように提供されることができ、ホール522を中心とする第1弾性部材収容溝524の間の円周方向の角度は、同一であるか、或いは相異なることができる。
第1支持板520のエッジには、該エッジに沿って、段差部526が形成されることができる。段差部526には、複数個の結合ホール526−1が形成され、該結合ホール526−1には、締結ねじ527が挿入される。締結ねじ527は、第1支持板520がベース440に結合されるように、ベース440の側壁442の内面にねじ結合される。
第2支持板540は、四角形又は、円形などの多様な形状の板部材で提供されることができ、第2支持板540は、プローブカード300の中心領域に対応する大きさの面積を有することができる。第2支持板540の第1支持板520と対向する面、すなわち第2支持板540の上面には、第1弾性部材収容溝524と対向するように凹部形状の第2弾性部材収容溝542が形成される。第2弾性部材収容溝542には、弾性部材560の下端が収容される。そして、第2支持板540の中心には、ガイド部材580が締結される締結ホール544が形成され、締結ホール544には、ナットが形成される。
弾性部材560は、複数個提供されることができる。弾性部材560の上端は、第1支持板520の第1弾性部材収容溝524に収容され、弾性部材560の下端は、第2支持板540の第2弾性部材収容溝542に収容される。半導体デバイスの電極端子とプローブカード(図7の参照符号300)のプロバー(図7の参照符号332)との接触による外力の作用の時、弾性部材560は、外力に対して反対方向に作用する弾性復元力を第2支持板540に作用させる。
弾性部材560は、スプリングで提供されることができる。例えば、弾性部材560は、コイルスプリングで提供されることができ、コイルスプリングは、中心軸が上下方向に向けるように配置され、第1弾性部材収容溝524及び第2弾性部材収容溝542によって両端が各々支持される。
弾性部材560’は、図11に示したように、弾性重合体(Elastomer)で形成されることができ、例えば、弾性ゴムで形成されることができる。弾性重合体で形成される弾性部材560’は、中心軸が上下方向に向けるように配置され、中空の柱形状に提供されることができる。弾性部材560’の両端は、第1弾性部材収容溝524及び第2弾性部材収容溝542に収容されて支持される。弾性重合体で形成される弾性部材560’の弾性係数は、弾性部材560’の形状及び材質の選択によって調節でき、又は中空形状の場合、壁厚さによっても調節できる。
ガイド部材580は、第2支持板540の上下移動を案内する。ガイド部材580は、本体部582、ヘッド部584、及び締結部586を含む。本体部582は、ロッド形状を有し、第1支持板520に形成された貫通ホール522−2にスライディングできるように挿入される。ヘッド部584は、本体部582の上端に提供される。ヘッド部584は、貫通ホール522−2より大きい断面積を有するように提供されることができる。これは、初期の状態において、ヘッド部584が貫通ホール522−2によって支持されるようにするためである。締結部586は、ロッド形状を有し、本体部582の下端に提供される。締結部586の外周面には、雄ねじが形成され、締結部586は、第2支持板540に形成された締結ホール544にねじ結合される。
上述したバーのような構成を有する水平維持ユニットの動作状態を説明すると、次の通りである。
図12は、水平維持ユニットの動作状態を示す図面である。図13は、従来のプローブカードに加えられる荷重を示す図面である。そして図14は、図12のプローブカードに加えられる荷重を示す図面であり、図15は、第2支持板及びプローブカードが移動した状態を示す図面である。
図12乃至図15を参照すると、プローブカード300とテスターヘッド420のベース440とは、円周方向に沿って配列された雄雌の一対をなす複数個のコネクター312、446によって物理的に結合される。この状態で、半導体デバイスの電気的特性検査のために、半導体デバイスが形成されたウエハーWが上側に移動してプローブカード300のプロバー332に接触される。プロバー332を具備するプローブブロック330は、メイン回路基板310下面の中央領域に結合されるので、半導体デバイスとプロバー332との接触によって発生する力は、プローブカード300の下部中央領域に作用される。
図13は、このような荷重作用状態を示す。図13に示したように、プローブカード300の下面の中央領域には半導体デバイスとプロバー332との接触によって発生する力Fが作用され、プローブカード300の上面のエッジ領域には、力Fwの作用によって発生する反発力Fcが作用される。反発力Fcの作用位置は、コネクター312、446の結合位置である。これと共に、プローブカード300が両端で支持された状態で、中央領域に力Fwが作用すると、プローブカード300の中央領域が上に凸状に曲がることができる。
水平維持ユニット500は、このようなプローブカード300の曲がりを防止するために、力Fwの作用方向に対して反対方向に荷重を作用させてプローブカード300を水平状態に維持させる。力Fwがプローブカード300の下部に作用すると、プローブカード300の上部に配置された水平維持ユニット500の弾性部材560により、図14に示したように、プローブカード300に弾性復元力Fsが作用する。弾性復元力Fsは、力Fwの作用方向と反対方向に作用するので、力Fwを相殺させてプローブカード300の曲がりを防止できる。弾性復元力Fsを発生させる弾性部材560は、所定の大きさの力Fwを相殺させることができる程度の弾性係数値を有する。
力Fwの大きさが、弾性部材560が作用させることができる弾性復元力より大きい場合、第2支持板540は、図15に示したように上側に上がり、第2支持板540の移動は、ガイド部材580によって案内される。これは、一種の緩衝作用として、力Fwが基準値の以上に作用する場合、プローブカード300が変形できない場合に、その下部に結合されたプロバー332が破損される場合がある。
以上説明した通り、テスター、及びこれを具備した半導体デバイス検査装置は、水平維持ユニットを利用してプローブカード300の曲がりを防止できる。プローブカード300の曲がることが防止されると、プローブカード300の下部に提供されたプロバー332の水平性が維持されることができるために、プローブカードのプロバー332と半導体デバイスの電極端子との間の接触が安定的になされることができる。したがって、半導体デバイスの電気的特性検査の信頼性が向上することができる。
一方、第2支持板540’は、図16に示したように、プローブカード300の全面を支持するように提供されることができ、弾性部材540’は、第1支持板520’の中央領域と及び第2支持板540’の中央領域との間と、第1支持板520’のエッジ領域と及び第2支持板540’のエッジ領域との間とに提供されることができる。そして、ガイド部材580’又は第2支持板540’の中心領域及びエッジ領域に結合され得る。これと共に、水平維持ユニット500’は、プローブカード300の全面に弾性復元力を作用させてプローブカード300の水平状態を維持できる。
以上の説明は、本発明の技術思想を例示的に説明したことに過ぎないし、本発明が属する技術分野で通常の知識を有する者であれば、本発明の本質的な特性から逸脱しない範囲で多様な修正、及び変形ができる。したがって、本発明に開示された実施形態は、本発明の技術思想を限定するものでなく、単なる説明するためのことであり、このような実施形態によって本発明の技術思想の範囲が限定されるのではない。本発明の保護範囲は、下の請求範囲によって解析されなければならないし、それと同等な範囲内にあるあらゆる技術思想は、本発明の権利範囲に含まれることと理解されるべきである。
100 プローブ室
200 ローダー室
300 プローブカード
400 テスター
500、500’ 水平維持ユニット

Claims (4)

  1. 半導体デバイスの検査のための電気信号を入出力するテスター本体と、
    プローブカードが接続され、前記プローブカードと前記テスター本体との間に前記電気信号を伝達するテスターヘッドと、
    前記テスターヘッドに設置され、前記プローブカードに荷重を加えて前記プローブカードを水平状態に維持させる水平維持ユニットと、
    を含むテスターにおいて、
    前記テスターヘッドは、開放された下端部に前記プローブカードが接続されるベースを含み、
    前記水平維持ユニットは、
    前記ベース内側の前記プローブカードの上部に離隔して配置される第1支持板と、
    前記第1支持板と前記プローブカードとの間に介在され、前記プローブカードに弾性復元力を作用させる弾性部材と、
    前記プローブカードの上面に置かれ、前記弾性部材の下端部を支持する第2支持板と、
    前記第1支持板に形成されたホールに挿入され、下端部が前記第2支持板に結合され、前記第2支持板の上下移動を案内するガイド部材と、
    を含み、
    前記ホールは、前記第1支持板の中心に形成され、
    前記弾性部材は、前記ホールの中心軸を基準に対称を成すように前記第1支持板と前記第2支持板との間に複数個提供されることを特徴とするテスター。
  2. 前記第1支持板及び前記第2支持板の対向面には、前記弾性部材の両端が各々収容される凹部形状の溝が形成されることを特徴とする請求項に記載のテスター。
  3. 前記第2支持板は、前記プローブカードの中心領域を支持するように提供されることを特徴とする請求項に記載のテスター。
  4. 半導体デバイスの検査のための電気信号を入出力するテスター本体と、
    プローブカードが接続され、前記プローブカードと前記テスター本体との間に前記電気信号を伝達するテスターヘッドと、
    前記プローブカードの下に配置され、前記半導体デバイスが形成された基板が置かれる基板支持ユニットと、を含み、
    前記テスターヘッドには、前記プローブカードに荷重を加えて前記プローブカードを水平状態に維持させる水平維持ユニットが提供され
    前記テスターヘッドは、開放された下端部に前記プローブカードが接続されるベースを含み、
    前記水平維持ユニットは、
    前記ベース内側の前記プローブカードの上部に離隔して配置される第1支持板と、
    前記プローブカードの上面に置かれる第2支持板と、
    前記第1支持板と前記第2支持板との間に介在され、前記第2支持板に弾性復元力を作用させる弾性部材と、
    前記第1支持板に形成されたホールに挿入され、下端部が前記第2支持板に結合される前記第2支持板の上下移動を案内するガイド部材と、
    を含み、
    前記ホールは、前記第1支持板の中心に形成され、
    前記弾性部材は、前記ホールの中心軸を基準に対称を成すように前記第1支持板と前記第2支持板との間に複数個提供されることを特徴とする半導体デバイス検査装置。
JP2010173637A 2009-08-07 2010-08-02 テスター、及びこれを具備した半導体デバイス検査装置 Expired - Fee Related JP5605943B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090072909A KR101593521B1 (ko) 2009-08-07 2009-08-07 테스터 및 이를 구비한 반도체 디바이스 검사 장치
KR10-2009-0072909 2009-08-07

Publications (2)

Publication Number Publication Date
JP2011039048A JP2011039048A (ja) 2011-02-24
JP5605943B2 true JP5605943B2 (ja) 2014-10-15

Family

ID=43534353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010173637A Expired - Fee Related JP5605943B2 (ja) 2009-08-07 2010-08-02 テスター、及びこれを具備した半導体デバイス検査装置

Country Status (3)

Country Link
US (1) US8779792B2 (ja)
JP (1) JP5605943B2 (ja)
KR (1) KR101593521B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013042198A1 (ja) * 2011-09-20 2013-03-28 富士通株式会社 プローブ
KR102123989B1 (ko) * 2013-12-17 2020-06-26 삼성전자주식회사 테스터 및 이를 구비하는 반도체 소자 검사 장치
JP6218718B2 (ja) * 2014-10-22 2017-10-25 三菱電機株式会社 半導体評価装置及びその評価方法
KR102396428B1 (ko) * 2014-11-11 2022-05-11 삼성전자주식회사 반도체 테스트 장치 및 방법
JP6515003B2 (ja) * 2015-09-24 2019-05-15 東京エレクトロン株式会社 インターフェース装置、インターフェースユニット、プローブ装置及び接続方法
CN107422241B (zh) * 2016-03-23 2019-10-15 创意电子股份有限公司 使用探针卡的方法及系统
KR102566685B1 (ko) 2016-07-18 2023-08-14 삼성전자주식회사 프로브 카드용 클램핑 장치 및 이를 포함하는 프로브 카드
KR101966316B1 (ko) * 2018-01-09 2019-04-08 (주)디팜스테크 완충 기능을 갖는 번인 소켓
CN111122926A (zh) * 2019-12-24 2020-05-08 杭州易正科技有限公司 一种可单独取下探针的测试探针座
CN111122927A (zh) * 2019-12-24 2020-05-08 杭州易正科技有限公司 一种集成电路测试探针座
CN117637516B (zh) * 2024-01-25 2024-04-16 中国科学院长春光学精密机械与物理研究所 一种硅通孔的测试结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2978720B2 (ja) 1994-09-09 1999-11-15 東京エレクトロン株式会社 プローブ装置
JPH0936188A (ja) 1995-07-14 1997-02-07 Tokyo Electron Ltd プローブ装置に用いられるプローブカードデバイス
JP3949256B2 (ja) 1998-02-19 2007-07-25 富士通株式会社 半導体素子試験用キャリア及び半導体素子試験方法及び半導体素子試験用装置
JP2004020209A (ja) 2002-06-12 2004-01-22 Mitsubishi Electric Corp プローブカード
TWI266057B (en) * 2004-02-05 2006-11-11 Ind Tech Res Inst Integrated probe card and the packaging method
JP4472593B2 (ja) 2005-07-12 2010-06-02 東京エレクトロン株式会社 プローブカード
US7068056B1 (en) * 2005-07-18 2006-06-27 Texas Instruments Incorporated System and method for the probing of a wafer
JP2008082794A (ja) 2006-09-27 2008-04-10 Elpida Memory Inc プローブカード
JP4646037B2 (ja) 2006-11-24 2011-03-09 三菱電機株式会社 バーイン装置槽内ラック
JP5188161B2 (ja) 2007-11-30 2013-04-24 東京エレクトロン株式会社 プローブカード

Also Published As

Publication number Publication date
JP2011039048A (ja) 2011-02-24
US20110031992A1 (en) 2011-02-10
US8779792B2 (en) 2014-07-15
KR20110015272A (ko) 2011-02-15
KR101593521B1 (ko) 2016-02-15

Similar Documents

Publication Publication Date Title
JP5605943B2 (ja) テスター、及びこれを具備した半導体デバイス検査装置
KR102123989B1 (ko) 테스터 및 이를 구비하는 반도체 소자 검사 장치
KR101010948B1 (ko) 프로브 카드 및 프로브 카드를 이용하여 반도체 웨이퍼의 fwlt를 수행하는 방법
KR102145398B1 (ko) 수직형 프로브 핀 및 이를 구비한 프로브 카드
TW396657B (en) Small contactor for test probes, chip packaging and the like
KR102328101B1 (ko) 프로브 카드, 프로브 카드용 단열 커버 어셈블리, 및 이를 갖는 반도체 디바이스의 검사 장치
KR101071371B1 (ko) 반도체칩패키지 검사용 소켓
JP2008309787A (ja) プローブカード用プローブ組立体
KR102163321B1 (ko) 프로브 카드 및 그 제조 방법
JP2009002845A (ja) 接触子及び接続装置
KR101108481B1 (ko) 반도체칩패키지 검사용 소켓
KR20110076855A (ko) 반도체 검사용 소켓
US20080100323A1 (en) Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism
US8493087B2 (en) Probe card, and apparatus and method for testing semiconductor device using the probe card
KR101734115B1 (ko) 마이크로 핀 조립체, 마이크로 핀 조립체 제조용 지그 및 마이크로 핀 조립체 제조 방법
KR20150024063A (ko) 블록단위 결합용 프로브블록을 구비하는 프로브카드
US10955513B2 (en) Test apparatus which tests semiconductor chips
KR101506623B1 (ko) 프로브 카드
KR101391794B1 (ko) 프로브 유닛 및 프로브 카드
JP7175179B2 (ja) 中間接続部材、および検査装置
US20200018778A1 (en) Intermediate Connection Member and Inspection Apparatus
KR20200091067A (ko) 전기적 검사용 프로브 핀 및 이를 포함하는 테스트 소켓
KR101183614B1 (ko) 프로브 카드
KR20110136766A (ko) 프로브 카드의 탐침 구조물
KR101173948B1 (ko) 탐침 구조물

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140825

R150 Certificate of patent or registration of utility model

Ref document number: 5605943

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees