KR20150046139A - 반도체 기판의 에칭액, 이것을 사용한 에칭 방법 및 반도체 소자의 제조 방법 - Google Patents

반도체 기판의 에칭액, 이것을 사용한 에칭 방법 및 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20150046139A
KR20150046139A KR20157006725A KR20157006725A KR20150046139A KR 20150046139 A KR20150046139 A KR 20150046139A KR 20157006725 A KR20157006725 A KR 20157006725A KR 20157006725 A KR20157006725 A KR 20157006725A KR 20150046139 A KR20150046139 A KR 20150046139A
Authority
KR
South Korea
Prior art keywords
layer
etching
group
carbon atoms
compound
Prior art date
Application number
KR20157006725A
Other languages
English (en)
Inventor
테츠야 카미무라
나오츠구 무로
타다시 이나바
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20150046139A publication Critical patent/KR20150046139A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/10—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a boron compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

질화 티타늄(TiN)을 포함하는 제1층과, 전이금속을 포함하는 제2층을 갖는 기판을 처리하고, 제1층을 선택적으로 제거하는 에칭액으로서, 함불소 화합물과 산화제와 유기 규소 화합물을 포함하는 에칭액.

Description

반도체 기판의 에칭액, 이것을 사용한 에칭 방법 및 반도체 소자의 제조 방법{ETCHING FLUID FOR SEMICONDUCTOR SUBSTRATE, ETCHING METHOD USING SAME, AND METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT}
본 발명은 반도체 기판의 에칭액, 이것을 사용한 에칭 방법 및 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 미세화·다양화가 점점 진행되고, 그 가공 방법도 소자 구조나 제조 공정마다 다방면에 걸쳐져 있다. 기판의 에칭에 대해서 보아도 드라이 에칭 및 웨트 에칭의 쌍방에 있어서 그 개발이 진행되어 기판재료의 종류나 구조에 따라 다양한 약액이나 가공조건이 제안되어 있다.
그 중에서도, CMOS나 DRAM 등의 소자구조를 제작할 때에 소정의 재료를 정밀하게 에칭하는 기술이 중요하며, 이것에 대응하는 기술의 하나로서 약액을 이용한 웨트 에칭을 들 수 있다. 예를 들면, 미세 트랜지스터 회로에 있어서의 회로배선이나 메탈 전극재료, 또는 배리어층, 하드 마스크 등을 갖는 기판의 제작에 있어서 정밀한 에칭 가공이 요구된다. 그러나, 다양한 금속 화합물을 갖는 기판에 있어서, 그 각각에 적합한 에칭 조건이나 약액에 대해서는 아직 충분한 연구가 이루어져 있지 않다. 이러한 상황에 있어서, 소자기판에 적용되는 하드 마스크 등을 효율적으로 제거하는 것을 제조상의 과제로서 들어지고 있으며, 구체적으로 질화 티타늄(TiN)을 에칭하는 약액에 대해서 검토한 예가 있다(특허문헌 1∼6 참조).
일본 특허공개 2009-021516호 공보 일본 특허공개 2001-257191호 공보 일본 특허공개 2008-536312호 공보 일본 특허공표 2008-547202호 공보 일본 특허공개 2005-097715호 공보 일본 특허 제4896995호 공보
그런데, 최근의 반도체 소자 제조가 있어서 TiN으로 이루어지는 메탈 하드 마스크(MHM)를 텅스텐(W)이나 구리(Cu) 등으로 이루어지는 콘택트 플러그가 노출된 상태로 웨트 에칭하는 가공 기술이 요구되고 있다. 그래서, 금속으로 구성된 콘택트 플러그를 손상시키지 않고, 강고한 TiN의 하드 마스크를 제거하지 않으면 안된다. 즉, 단지 TiN에 대하여 제거성이 있는 약액을 개발하고 있었던 것에서는 그 요구에 응할 수는 없다. 특히 최근 콘택트 플러그는 점점 미세화되고 있어 약액에 의한 그 섬세하고 또한 선택적인 에칭은 한층 어려움이 증가하고 있다.
이에 대하여 상기 특허문헌 6에서는 불화 수소와 실란 함유 전구체의 혼합물을 이용해서 상기 콘택트 플러그 재료의 용해를 억제하면서 메탈 하드 마스크를 제거할 수 있다고 되어 있다. 그러나, 그 구체적인 처방의 개시는 없고, 그 상세는 불분명하다. 단지, 그것에 개시되어 있는 불화 수소와 실란 함유 전구체(메틸트리에톡시실란)의 혼합물을 이용해도 기판의 산소 농도에 따라서는 충분한 에칭성이 얻어지지 않을 가능성이 있다(후기 비교예 C11 참조).
그래서, 본 발명은 TiN을 포함하는 제1층을 특정 금속을 포함하는 제2층에 대하여 선택적이며 또한 효율적으로 제거하고, 또 에칭후의 TiN층의 표면의 균일성도 실현할 수 있는 에칭액, 이것을 사용한 에칭 방법 및 반도체 소자의 제조 방법의 제공을 목적으로 한다. 특히 본 발명은 필요에 따라 TiN의 층이 함유하는 넓은 산소농도 범위에 대응해서 적합하게 상기 에칭 선택성을 실현하는 에칭액, 이것을 사용한 에칭 방법 및 반도체 소자의 제조 방법의 제공을 목적으로 한다.
상기 과제는 이하의 수단에 의해 해결되었다.
〔1〕질화 티타늄(TiN)을 포함하는 제1층과, 전이금속을 포함하는 제2층을 갖는 기판을 처리하고, 제1층을 선택적으로 제거하는 에칭액으로서, 함불소 화합물과 산화제와 유기 규소 화합물을 포함하는 에칭액.
〔2〕제2층의 전이금속이 Co, Ni, Cu, Ag, Ta, Hf, W, Pt, 및 Au에서 선택되는 적어도 1개인 〔1〕에 기재된 에칭액.
〔3〕함불소 화합물이 불화 수소, 불화 암모늄, 불화 테트라메틸암모늄, 테트라플루오로붕산, 헥사플루오로인산, 헥사플루오로규산, 테트라플루오로붕산 암모늄, 헥사플루오로인산 암모늄, 및 헥사플루오로규산 암모늄으로 이루어지는 군에서 선택되는 〔1〕또는〔2〕에 기재된 에칭액.
〔4〕산화제가 질산 또는 과산화수소인 〔1〕∼〔3〕 중 어느 한 항에 기재된 에칭액.
〔5〕유기 규소 화합물이 하기 식(S1)으로 나타내어지는 〔1〕∼〔4〕 중 어느 한 항에 기재된 에칭액.
R1 4Si ···（S1)
(식 중, R1은 탄소수 1∼10의 알킬기, 탄소수 1∼10의 알콕시기, 탄소수 6∼20의 아릴기, 탄소수 6∼20의 아릴옥시기, 탄소수 2∼10의 알케닐기, 탄소수 1∼10의 아실옥시기, 탄소수 7∼25의 아릴로일옥시기, 탄소수 2∼10의 옥심기, 또는 수소원자를 나타낸다. 단, R1 전체가 수소원자인 일은 없다.)
〔6〕제1층의 에칭 레이트(R1)와, 제2층의 에칭 레이트(R2)의 속도비(R1/R2)가 2이상인 〔1〕∼〔5〕 중 어느 한 항에 기재된 에칭액.
〔7〕제2층에 대한 방식제를 더 함유하는 〔1〕∼〔6〕 중 어느 한 항에 기재된 에칭액.
〔8〕방식제가 하기 식(I)∼(IX) 중 어느 하나로 나타내어지는 화합물로 이루어지는 〔7〕에 기재된 에칭액.
Figure pct00001
(R1∼R30은 각각 독립적으로 수소원자 또는 치환기를 나타낸다. 이 때, 각각 인접하는 것끼리가 축환되어 환상구조를 형성해도 좋다. A는 헤테로원자를 나타낸다. 단, A가 2가일 때는 그것으로 치환되는 R1, R3, R6, R11, R24, R28은 없는 것으로 한다.)
〔9〕방식제를 0.01∼10질량% 함유하는 〔7〕 또는 〔8〕에 기재된 에칭액.
〔10〕산화제를 0.05∼10질량% 함유하는 〔1〕∼〔9〕 중 어느 한 항에 기재된 에칭액.
〔11〕함불소 화합물을 0.05∼30질량% 함유하는 〔1〕∼〔10〕 중 어느 한 항에 기재된 에칭액.
〔12〕유기 규소 화합물을 0.05∼30질량% 함유하는 〔1〕∼〔11〕 중 어느 한 항에 기재된 에칭액.
〔13〕pH가 -1∼5인 〔1〕∼〔12〕 중 어느 한 항에 기재된 에칭액.
〔14〕기판이 규소를 포함하는 제3층을 갖는 〔1〕∼〔13〕 중 어느 한 항에 기재된 에칭액.
〔15〕 제3층이 SiO, SiN, SiOC, 및 SiON 중 적어도 1종에서 선택되는 금속 화합물을 포함하는 층인 〔14〕에 기재된 에칭액.
〔16〕제1층의 에칭 레이트(R1)와, 제3층의 에칭 레이트(R3)의 속도비(R1/R3)가 2이상인 〔14〕 또는 〔15〕에 기재된 에칭액.
〔17〕질화 티타늄(TiN)을 포함하는 제1층과, 전이금속을 포함하는 제2층을 갖는 기판을 처리하고, 제1층을 선택적으로 제거함에 있어서 함불소 화합물과 산화제와 유기 규소 화합물을 포함하는 에칭액을 기판에 적용해서 처리를 행하는 에칭 방법.
〔18〕질화 티타늄(TiN)을 포함하는 제1층은 그 표면 산소 농도가 0.1∼10몰%인 〔17〕에 기재된 에칭 방법.
〔19〕에칭액을 기판에 적용하는 방법은 회전중인 기판에 그 상면으로부터 에칭액을 공급하는 공정을 포함하는 〔17〕 또는 〔18〕에 기재된 에칭 방법.
〔20〕〔17〕∼〔19〕 중 어느 한 항에 기재된 에칭 방법에 의해 질화 티타늄(TiN)을 포함하는 제1층을 제거하고, 남겨진 기판으로 반도체 소자를 제조하는 반도체 소자의 제조 방법.
(발명의 효과)
본 발명의 에칭액 및 에칭 방법, 이것을 사용한 반도체 소자의 제조 방법에 의하면, 질화 티타늄(TiN)을 포함하는 제1층을 특정 금속을 포함하는 제2층에 대하여 선택적이며 또한 효율적으로 제거하고, 또 에칭후의 TiN층의 표면의 균일성도 실현할 수 있다. 또한 본 발명에 의하면 필요에 따라 TiN을 포함하는 제1층에 대해서 그 넓은 산소 농도 범위에 대응해서 상기의 양호한 에칭 선택성을 실현할 수 있다.
본 발명의 상기 및 다른 특징 및 이점은 하기의 기재 및 첨부의 도면으로부터 보다 명백해질 것이다.
도 1은 본 발명의 일실시형태에 있어서의 반도체 기판의 제작 공정예(에칭전)를 모식적으로 나타내는 단면도이다.
도 2는 본 발명의 일실시형태에 있어서의 반도체 기판의 제작 공정예(에칭후)를 모식적으로 나타내는 단면도이다.
도 3은 본 발명의 바람직한 실시형태에 따른 웨트 에칭 장치의 일부를 나타내는 장치 구성도이다.
도 4는 본 발명의 일실시형태에 있어서의 반도체 기판에 대한 노즐의 이동궤적선을 모식적으로 나타내는 평면도이다.
우선, 본 발명의 에칭 방법에 따른 에칭 공정의 바람직한 실시형태에 대해서 도 1, 도 2에 의거하여 설명한다.
[에칭 공정]
도 1은 에칭전의 반도체 기판을 나타낸 도면이다. 본 실시형태의 제조예에 있어서는 실리콘 웨이퍼(도면에는 나타내지 않음) 상에 특정의 제3층으로서 SiOC층(3), SiON층(2)을 배치하고, 그 상측에 TiN층(1)을 형성한 것을 사용하고 있다. 이 때, 상기 복합층에는 이미 비어(5)가 형성되어 있고, 상기 비어(5)의 저부에는 금속을 포함하는 제2층(금속층)(4)이 형성되어 있다. 이 상태의 기판(10)에 본 실시형태에 있어서의 에칭액(도면에는 나타내지 않음)을 적용해서 TiN층을 제거한다. 결과적으로 도 2에 나타내듯이, TiN막이 제거된 상태의 기판(20)을 얻을 수 있다. 말할 필요도 없지만, 본 발명 내지 그 바람직한 실시형태에 있어서는 도시한 바와 같은 에칭이 이상적이지만, TiN층의 나머지, 또는 제2층의 다소의 부식은 제조되는 반도체 소자의 요구 품질 등에 따라 적당하게 허용되는 것이며, 본 발명이 이 설명에 의해 한정해서 해석되는 것은 아니다.
또, 실리콘 기판 내지 반도체 기판, 또는 단지 기판이라고 할 때에는 실리콘 웨이퍼 뿐만 아니라 그것에 회로구조가 실시된 기판 구조체를 포함하는 의미로 사용한다. 기판의 부재란 상기에서 정의되는 실리콘 기판을 구성하는 부재를 가리키며 1개의 재료로 이루어져 있어도 복수의 재료로 이루어져 있어도 좋다. 가공이 완료된 반도체 기판을 반도체 기판 제품으로서 구별해서 부르는 일이 있다. 이것에 필요에 따라 가공을 더 추가해서 다이싱해서 인출한 칩 및 그 가공 제품을 반도체 소자 또는 반도체 장치라고 한다. 기판의 방향에 대해서는 특별히 언급하지 않는 한, 도 1에서 말하면, 실리콘 웨이퍼와 반대측(TiN측)을 「상」 또는 「천」이라고 하고, 실리콘 웨이퍼측(SiOC측)을 「하」 또는 「저」라고 한다.
[에칭액]
다음에 본 발명의 에칭액의 바람직한 실시형태에 대해서 설명한다. 본 실시형태의 에칭액은 함불소 화합물과 산화제와 유기 규소 화합물을 함유한다. 이하, 임의의 것을 포함해서 각 성분에 대해서 설명한다.
(산화제)
산화제로서는 질산, 과산화수소, 과황산 암모늄, 과붕산, 과아세트산, 과요오드산, 과염소산, 또는 그 조합을 들 수 있고, 그 중에서도 질산 및 과산화수소가 특히 바람직하다.
산화제는 본 실시형태의 에칭액의 전체 질량에 대해서 0.05질량%이상 함유시켜서 0.1질량%이상이 바람직하고, 0.3질량%이상 함유시키는 것이 보다 바람직하다. 상한으로서는 10질량%이하인 것이 바람직하고, 9.5질량%이하가 보다 바람직하고, 7.5질량%이하가 더욱 바람직하고, 5질량%이하가 더욱 바람직하고, 3질량%이하가 특히 바람직하다. 상기 상한값이하로 함으로써 제2층의 양호한 보호성(에칭 선택성)을 얻을 수 있는 관점에서 바람직하다. 상기 하한값이상으로 함으로써 제1층의 충분한 에칭 속도를 확보할 수 있으므로 바람직하다.
상기 산화제는 1종을 단독으로 사용해도, 2종이상을 조합해서 사용해도 좋다.
(함불소 화합물)
본 발명에 있어서 함불소 화합물은 불소를 분자내에 갖고 있으면 특별히 한정되지 않지만, 그 중에서도 수중에서 해리되어 불소 이온을 방출하는 것이 바람직하다. 구체적으로는 불화 수소, 불화 암모늄, 불화 테트라메틸암모늄, 테트라플루오로붕산, 헥사플루오로인산, 헥사플루오로규산, 테트라플루오로붕산 암모늄, 헥사플루오로인산 암모늄, 헥사플루오로규산 암모늄을 들 수 있다. 카운터 이온으로서 암모늄 이외의 양이온, 예를 들면 테트라메틸암모늄 등을 사용해도 좋다.
함불소 화합물은, 본 실시형태의 에칭액의 전체 질량에 대해서 0.05질량%이상 함유시키는 것이 바람직하고, 0.5질량%이상 함유시키는 것이 보다 바람직하고, 1질량%이상 함유시키는 것이 특히 바람직하다. 상한으로서는 30질량%이하가 바람직하고, 10질량%이하가 보다 바람직하고, 5질량%이하가 더욱 바람직하고, 3질량%이하가 특히 바람직하다. 상기 상한값이하로 하는 것이 제1층의 충분한 에칭성을 확보하는 관점으로부터 바람직하다. 또한 이 양을 상기 하한값이상으로 함으로써 제1층의 에칭성을 충분히 확보하고, 또한 제1층과 제2층의 에칭 선택성을 한층 높일 수 있어 바람직하다.
산화제와의 관계에서 말하면, 산화제 100질량부에 대하여 함불소 화합물을 1질량부이상으로 사용하는 것이 바람직하고, 10질량부이상으로 사용하는 것이 보다 바람직하다. 상한으로서는 1000질량부이하가 바람직하고, 500질량부이하가 보다 바람직하고, 300질량부이하인 것이 특히 바람직하다. 이 양자의 양을 적정한 관계로 사용함으로써, 상기한 바와 같이, 양호한 에칭성을 실현하고, 또한 높은 에칭 선택성을 아울러 달성할 수 있다.
상기 함불소 화합물은 1종을 단독으로 사용해도, 2종이상을 조합해서 사용해도 좋다.
(유기 규소 화합물)
본 발명에 있어서 유기 규소 화합물은 분자내에 규소원자(Si)와 탄소원자(C)를 갖는 것이면 특별히 한정되지 않지만, 그 중에서도 하기 식(S1)으로 나타내어지는 화합물인 것이 바람직하다.
R1 4Si ···（S1)
식 중, R1은 탄소수 1∼10(바람직하게는 1∼6, 보다 바람직하게는 1∼3)의 알킬기, 탄소수 1∼10(바람직하게는 1∼6, 보다 바람직하게는 1∼3)의 알콕시기, 탄소수 6∼20(바람직하게는 6∼14, 보다 바람직하게는 6∼10)의 아릴기, 또는 탄소수 6∼20(바람직하게는 6∼14, 보다 바람직하게는 6∼10)의 아릴옥시기, 탄소수 2∼10(바람직하게는 2∼6, 보다 바람직하게는 2∼4)의 알케닐기(바람직하게는 비닐기, 알릴기), 탄소수 1∼10(바람직하게는 1∼6, 보다 바람직하게는 1∼3)의 아실옥시기, 탄소수 7∼25(바람직하게는 7∼15, 보다 바람직하게는 7∼11)의 아릴로일옥시기, 탄소수 2∼10(바람직하게는 2∼6, 보다 바람직하게는 2∼4)의 옥심기, 또는 수소원자를 나타낸다. 단, R1 전체가 수소원자인 일은 없다.
단, 상기 R1은 치환기를 더 갖고 있어도 좋고, 그 치환기로서는 후기 치환기T를 들 수 있다. 구체적으로, 상기 치환기로서는 아미노기(바람직하게는 탄소수 0의 아미노기, 탄소수 1∼10(바람직하게는 1∼6, 보다 바람직하게는 1∼3)의 알킬아미노기, 탄소수 6∼24(바람직하게는 6∼14, 보다 바람직하게는 6∼10)의 아릴아미노기), 히드록실기, 카르복실기, 글리시딜기, 옥세탄기, 탄소수 1∼10(바람직하게는 1∼6, 보다 바람직하게는 1∼3)의 아실기, 탄소수 1∼10(바람직하게는 1∼6, 보다 바람직하게는 1∼3)의 알콕시기, 탄소수 2∼10(바람직하게는 2∼6, 보다 바람직하게는 2∼4)의 알킬케톡심기 등이 바람직하다. 이들 치환기는 후기 임의의 연결기 L을 개재해서 연결되어 있어도 좋다.
또, 이렇게 치환기를 더 갖고 있어도 좋은 것은 후기 R2∼R4에 있어서도 같으며, 그 범위도 동의이다. 또한, R1∼R5를 통해서 알킬기, 알케닐기는 직쇄이어도 분기이어도 좋고, 또는 환상이어도 좋다.
·알콕시실란
그 중에서도 유기 규소 화합물로서는 알킬(모노, 디, 트리)알콕시실란 또는 테트라알콕시실란(이하, 특정 알콕시실란류라고 부른다)인 것이 바람직하다. 특정 알콕시실란류로서는 하기의 식(S2)으로 나타내어지는 것이 바람직하다.
R2 m1Si(OR3)m2 ···(S2)
R2는 탄소수 1∼10(바람직하게는 1∼6, 보다 바람직하게는 1∼3)의 알킬기, 탄소수 2∼10(바람직하게는 2∼6, 보다 바람직하게는 2∼4)의 알케닐기, 탄소수 6∼24(바람직하게는 6∼14, 보다 바람직하게는 6∼10)의 아릴기를 나타낸다. R2는 복수일 때, 서로 동일해도 달라도 좋다. 그 중에서도 알킬기가 바람직하고, 구체적으로는 메틸기, 에틸기, 프로필기, 이소프로필기 등을 들 수 있다. 또한 그 중에서 메틸기 또는 에틸기가 바람직하고, 특히 바람직한 것은 메틸기이다. 또, 상기 알킬기나 알케닐기는 구조중에 산소원자를 갖고 있어도 좋다. 구체적으로는 에테르 구조를 형성하고 있거나, 환으로 되어서 에폭시기, 옥세탄기를 형성하고 있어도 좋다. 에폭시기를 가질 때에는 글리시독시알킬기(바람직하게는 탄소수 4∼12, 보다 바람직하게는 탄소수 4∼6), 에폭시시클로헥실알킬기(바람직하게는 탄소수 7∼12, 보다 바람직하게는 탄소수 7∼9)인 것이 바람직하다.
R3은 탄소수 1∼10(바람직하게는 1∼6, 보다 바람직하게는 1∼3)의 알킬기 또는 탄소수 6∼24(바람직하게는 6∼14, 보다 바람직하게는 6∼10)의 아릴기를 나타낸다. R3은 복수일 때, 서로 동일해도 달라도 좋다. 그 중에서도 탄소수 1∼4의 알킬기가 보다 바람직하다. 특히, 가수분해속도의 제어가 용이한 점에서 식(S2) 중의 R3이 에틸기인 에톡시기가 바람직하다.
m1, m2는 1∼3의 정수이며, m1+m2는 4이다.
·옥심실란
유기 규소 화합물로서는 하기 식(S3)으로 나타내어지는 특정 옥심 실란류인 것도 바람직하다.
R4 m3Si(ON=CR5 2)m4···(S3)
R4는 탄소수 1∼10(바람직하게는 1∼6, 보다 바람직하게는 1∼3)의 알킬기, 탄소수 2∼10의 알케닐기, 탄소수 1∼10의 알콕시기, 탄소수 6∼20의 아릴기, 또는 탄소수 6∼20의 아릴옥시기를 나타낸다. R4가 2개이상일 때 이들은 서로 동일해도 달라도 좋다.
R5는 탄소수 1∼10(바람직하게는 1∼6, 보다 바람직하게는 1∼3)의 알킬기, 탄소수 6∼20(바람직하게는 6∼14, 보다 바람직하게는 6∼10)의 아릴기, 탄소수 7∼20(바람직하게는 7∼15, 보다 바람직하게는 7∼11)의 아랄킬기를 나타낸다. R5가 2개이상일 때, 이들은 서로 동일해도 달라도 좋다.
m3, m4는 1∼3의 정수이며, m1+m2는 4이다.
유기 규소 화합물의 구체예로서는 아미노프로필트리에톡시실란, 아미노프로필트리메톡시실란, 아미노프로필메틸디에톡시실란, 아미노프로필메틸디메톡시실란, 아미노에틸아미노프로필트리메톡시실란, 아미노에틸아미노프로필트리에톡시실란, 아미노에틸아미노프로필메틸디메톡시실란, 디에틸렌트리아미노프로필트리메톡시실란, 디에틸렌트리아미노프로필트리에톡시실란, 디에틸렌트리아미노프로필메틸디메톡시실란, 디에틸렌트리아미노프로필메틸디에톡시실란, 시클로헥실아미노프로필트리메톡시실란, 헥산디아미노메틸트리에톡시실란, 페닐아미노메틸메틸트리메톡시실란, 페닐아미노메틸트리에톡시실란, 디에틸아미노메틸트리에톡시실란, (디에틸아미노메틸)메틸디에톡시실란, 메틸아미노프로필트리메톡시실란, 글리시독시프로필트리메톡시실란, 글리시독시프로필트리에톡시실란, 글리시독시프로필메틸디에톡시실란 및 글리시독시프로필메틸디메톡시실란, 비닐트리메톡시실란, 비닐트리에톡시실란, 및 비닐트리스(2-메톡시에톡시)실란, 메틸트리메톡시실란, 메틸트리에톡시실란(MTES), 테트라메톡시실란(TMOS), 테트라에톡시실란(TEOS), 테트라프로폭시실란, 메틸트리스(메틸에틸케톡심)실란(MOS), 메틸트리스(아세톡시)실란, 메틸트리스(메틸이소부틸케톡심)실란, 디메틸디(메틸케톡심)실란, 트리메틸(메틸에틸케톡심)실란, 비닐트리스(메틸에틸케톡심)실란(VOS), 메틸비닐디(메틸에틸케톡심)실란, 메틸비닐디(시클로헥사노네옥심)실란, 비닐트리스(메틸이소부틸케톡심)실란, 페닐트리스(메틸에틸케톡심)실란(POS), 메틸메틸트리아세톡시실란, 테트라아세톡시실란, 디에틸실란, 및 디페닐실란을 들 수 있다. 그 중에서도 바람직하게는 메틸트리에톡시실란(MTES)이다.
본 발명의 에칭액에 있어서 유기 규소 화합물의 함유량은 에칭액의 전체 질량에 대하여 0.05질량%이상 함유시키는 것이 바람직하고, 0.5질량%이상 함유시키는 것이 보다 바람직하고, 1질량%이상 함유시키는 것이 특히 바람직하다. 상한으로서는 30질량%이하가 바람직하고, 10질량%이하가 보다 바람직하고, 5질량%이하가 더욱 바람직하고, 3질량%이하가 더욱 바람직하고, 1질량%이하가 특히 바람직하다. 상기 상한값이하로 하는 것이 제1층의 충분한 에칭성을 확보하는 관점으로부터 바람직하다. 또한 이 양을 상기 하한값이상으로 함으로써 제1층의 에칭성을 충분히 확보하고, 또한 제1층과 제2층의 에칭 선택성을 일층 높일 수 있어 바람직하다.
상기 유기 규소 화합물은 1종을 단독으로 사용해도, 2종이상을 조합시켜서 사용해도 좋다.
(방식제)
본 발명의 에칭액에 있어서는 제2층의 금속을 에칭에 의한 부식이나 손상으로부터 보호하는 방식제를 함유시키는 것이 바람직하다. 방식제로서는 5원 또는 6원의 헤테로환 화합물(헤테로원자는 질소, 산소, 황 등) 및 방향족 화합물을 들 수 있다. 헤테로환 화합물 및 방향족 화합물은 단환이어도 다환의 것이어도 좋다. 헤테로환 화합물로서는 5원의 복소방향족 화합물이 바람직하고, 그 중에서도 5원의 질소 함유 복소방향족 화합물이 보다 바람직하다. 이 때의 질소의 함유수는 1∼4인 것이 바람직하다. 방향족 화합물로서는 벤젠환을 갖는 화합물이 바람직하다.
방식제는 하기 식(I)∼(IX) 중 어느 하나로 나타내어지는 화합물이 바람직하다.
Figure pct00002
·R1∼R30
식 중, R1∼R30은 각각 독립적으로 수소원자 또는 치환기를 나타낸다. 치환기로서는 후기 알킬기(바람직하게는 탄소수 1∼20), 알케닐기(바람직하게는 탄소수 2∼20), 아릴기(바람직하게는 탄소수 6∼24), 헤테로환기(바람직하게는 탄소수 1∼20), 알콕시기(바람직하게는 탄소수 1∼20), 아실기(바람직하게는 탄소수 2∼20), 아미노기(바람직하게는 탄소수 0∼6), 카르복실기, 히드록시기, 인산기, 티올기(-SH), 보론산기(-B(OH)2) 등을 들 수 있다. 또, 상기 아릴기로서는 페닐기, 또는 나프틸기가 바람직하다. 상기 헤테로환기로서는 질소 함유 복소방향족기를 들 수 있고, 그 중에서도 5원의 질소 함유 복소방향족기가 바람직하고, 피롤기, 이미다졸기, 피라졸기, 트리아졸기, 또는 테트라졸기가 보다 바람직하다. 이들의 치환기는 본 발명의 효과를 발휘하는 범위에서 치환기를 더 갖고 있어도 좋다. 또, 상기 치환기 중, 아미노기, 카르복실기, 인산기, 보론산기는 그 염을 형성하고 있어도 좋다. 염을 이루는 쌍이온으로서는 암모늄이온(NH4 +)이나 테트라메틸암모늄이온((CH3)4N+) 등의 4급 암모늄이온 등을 들 수 있다.
상기 치환기는 임의의 연결기를 통해 치환되어 있어도 좋다. 그 연결기로서는 알킬렌기(바람직하게는 탄소수 1∼20), 알케닐렌기(바람직하게는 탄소수 2∼20), 에테르기(-O-), 이미노기(바람직하게는 탄소수 0∼4), 티오에테르기(-S-), 카르보닐기, 또는 이들의 조합을 들 수 있다. 이 연결기를 이후 연결기 L이라고 부른다. 또, 이 연결기는 본 발명의 효과를 발휘하는 범위에서 치환기를 더 갖고 있어도 좋다.
R1∼R30은 그 중에서도 탄소수 1∼6의 알킬기, 카르복실기, 아미노기(탄소수 0∼4가 바람직하다), 히드록시기, 또는 보론산기가 바람직하다. 이들 치환기는 상기한 바와 같이 연결기 L을 통해 치환되어 있어도 좋다.
또한, R1∼R30은 그 인접하는 것끼리가 연결 또는 축환되어 환구조를 형성하고 있어도 좋다. 형성되는 환구조로서는 피롤환구조, 이미다졸환구조, 피라졸환구조, 또는 트리아졸환구조 등을 들 수 있다. 이들 환구조부는 본 발명의 효과를 더 발휘하는 범위에서 치환기를 더 갖고 있어도 좋다. 또, 여기에서 형성하는 환구조가 벤젠환일 때는 식(VII)의 쪽으로 구분해서 정리한다.
·A
A는 헤테로원자를 나타내고, 질소원자, 산소원자, 황원자, 또는 인원자를 나타낸다. 단, A가 2가(산소원자 또는 황원자)일 때, R1, R3, R6, R11, R24, R28은 없는 것으로 한다.
상기 식(VII)으로 나타내어지는 화합물은 하기 식(VII-1)∼(VII-4) 중 어느하나로 나타내어지는 것이 바람직하다.
Figure pct00003
Ra는 산성기를 나타내고, 바람직하게는 카르복실기, 인산기, 또는 보론산기이다. 상기 산성기는 상기 연결기 L을 통해 치환되어 있어도 좋다.
Rb는 탄소수 1∼20의 알킬기, 아미노기(바람직하게는 탄소수 0∼4), 히드록실기, 알콕시기(바람직하게는 탄소수 1∼6), 또는 아실기(바람직하게는 탄소수 1∼6)이다. 상기 치환기 Rb는 상기 연결기 L을 통해 치환되어 있어도 좋다. Rb가 알킬기일 때 복수의 것이 연결되어 환상 알킬렌(일부에 불포화 결합을 포함하고 있어도 좋다)을 형성하고 있어도 좋다. 또는 이들이 축환되어 다환의 방향족환을 형성하고 있어도 좋다.
n1은 1∼5의 정수이다. n2는 0∼5의 정수이다. n3은 0∼4의 정수를 나타낸다. n1∼n3이 2이상일 때, 그것으로 규정되는 복수의 치환기는 서로 달라도 좋다.
식 중, A는 상기에서 정의한 A와 동의이다. Rc, Rd, Re는 R1∼R30과 동의의 기이다. 단, A가 2가일 때, Rc, Re는 없는 것으로 한다.
이하에, 상기 식(I)∼(IX) 중 어느 하나로 나타내어지는 화합물의 예를 들지만, 본 발명이 이것에 의해 한정해서 해석되는 것은 아니다.
또, 하기의 예시 화합물에 있어서는 호변이성체의 일례를 나타낸 것을 포함하고, 다른 호변이성체도 본 발명의 바람직한 예에 포함되는 것이다. 이것은 상기 식(I)∼(IX), (VII-1)∼(VII-4)에 대해서도 동일하다.
Figure pct00004
그 중에서도 화합물 I-1, I-4, I-6, VII-2-1, VII-2-2가 바람직하다.
방식제의 함유량은 특별히 한정되지 않지만, 에칭액중에서 0.01질량%이상이 바람직하고, 0.05질량%이상이 보다 바람직하고, 0.1질량%이상이 특히 바람직하다. 상한은 특별히 제한되지 않지만, 10질량%이하가 바람직하고, 5질량%이하가 보다 바람직하고, 3질량%이하가 더욱 바람직하고, 1질량%이하가 특히 바람직하다. 상기 하한값이상으로 함으로써 금속층에 대한 바람직한 보호 효과가 얻어지므로 바람직하다. 한편, 상기 상한값이하로 하는 것이 양호한 에칭 성능을 방해하지 않는 관점으로부터 바람직하다.
상기 방식제는 1종을 단독으로 사용해도, 2종이상을 조합해서 사용해도 좋다.
(수 매체)
본 발명의 에칭액에는 그 매체로서 물(수 매체)이 적용되는 것이 바람직하고, 각 함유 성분이 균일하게 용해된 수용액인 것이 바람직하다. 물의 함유량은 에칭액의 전체 질량에 대하여 50∼99.5질량%인 것이 바람직하고, 55∼95질량%인 것이 바람직하다. 이렇게, 물을 주성분(50질량%이상)으로 하는 조성물을 특히 수계 조성물이라고 부르는 일이 있고, 유기용제의 비율이 높은 조성물과 비교해서 저렴하고, 환경에 적합한 점에서 바람직하다. 이 관점에서 본 발명의 에칭액은 수계 조성물인 것이 바람직하다. 물(수 매체)로서는 본 발명의 효과를 손상시키지 않는 범위에서 용해 성분을 포함하는 수성 매체이어도 좋고, 또는 불가피적인 미량 혼합 성분을 포함하고 있어도 좋다. 그 중에서도 증류수나 이온 교환수, 또는 초순수라는 정화 처리가 실시된 물이 바람직하고, 반도체 제조에 사용되는 초순수를 사용하는 것이 특히 바람직하다.
(pH)
본 발명에 있어서는 에칭액의 pH를 -1이상으로 조정하는 것이 바람직하고, 0이상으로 하는 것이 보다 바람직하다. 상한측은 pH를 5이하로 하는 것이 바람직하고, 4이하로 하는 것이 보다 바람직하고, 3이하로 하는 것이 더욱 바람직하다. 상기 하한값이상으로 함로써 TiN의 에칭 속도를 실용적 레벨로 할 뿐만 아니라, 면내 균일성도 한층 양호화할 수 있는 관점에서 바람직하다. 한편, 상기 상한값이하로 함으로써 다른 층에 대한 방식성을 위해서 바람직하다. 또, 본 발명에 있어서 pH는 특별히 기재하지 않는 한, 실시예에서 측정한 장치 및 조건에 의한 것으로 한다.
(기타의 성분)
·pH 조정제
본 실시형태에 있어서는 에칭액의 pH를 상기의 범위로 하지만, 이 조정에 pH 조정제를 사용하는 것이 바람직하다. pH 조정제로서는 pH를 높이기 위해서 테트라메틸암모늄, 콜린 등의 4급 암모늄염, 수산화칼륨 등의 수산화 알칼리 금속염 또는 수산화칼슘 등의 알칼리토류금속염, 2-아미노에탄올, 구아니딘 등의 아미노 화합물을 사용하는 것이 바람직하다. pH를 낮추기 위해서는 염산, 질산, 황산, 인산 등의 무기산, 또는 포름산, 아세트산, 프로피온산, 부티르산, 발레르산, 2-메틸부티르산, n-헥산산, 3,3-디메틸부티르산, 2-에틸부티르산, 4-메틸펜탄산, n-헵탄산, 2-메틸헥산산, n-옥탄산, 2-에틸헥산산, 벤조산, 글리콜산, 살리실산, 글리세린산, 옥살산, 말론산, 숙신산, 글루타르산, 아디프산, 피멜산, 말레산, 프탈산, 말산, 주석산, 시트르산, 락트산 등의 유기산을 들 수 있다.
pH 조정제의 사용량은 특별히 한정되지 않고, pH를 상기의 범위로 조정하기 위해서 필요한 양으로 사용하면 좋다.
본 발명의 에칭액에 있어서는 수용성 유기용매를 더 첨가해도 좋다. 수용성 유기용매는 물로 임의의 비율로 혼합할 수 있는 유기용매가 바람직하다. 이에 따라 웨이퍼의 면내에 있어서의 균일한 에칭성을 더욱 향상시킬 수 있는 점에서 유효하다.
수용성 유기용매는 예를 들면 메틸알콜, 에틸알콜, 1-프로필알콜, 2-프로필알콜, 2-부탄올, 에틸렌글리콜, 프로필렌글리콜, 글리세린, 1,6-헥산디올, 시클로헥산디올, 소르비톨, 크실리톨, 2-메틸-2,4-펜탄디올, 1,3-부탄디올, 1,4-부탄디올 등의 알콜 화합물 용매, 알킬렌글리콜알킬에테르(에틸렌글리콜모노메틸에테르, 에틸렌글리콜모노부틸에테르, 디에틸렌글리콜, 디프로필렌글리콜, 프로필렌글리콜모노메틸에테르, 디에틸렌글리콜모노메틸에테르, 트리에틸렌글리콜, 폴리에틸렌글리콜, 프로필렌글리콜모노메틸에테르, 디프로필렌글리콜모노메틸에테르, 트리프로필렌글리콜모노메틸에테르, 디에틸렌글리콜모노부틸에테르 등)를 포함하는 에테르 화합물 용매를 들 수 있다.
이들 중에서 바람직하게는 탄소수 2∼15의 알콜 화합물 용매, 탄소수 2∼15의 수산기 함유 에테르 화합물 용매이며, 더욱 바람직하게는 탄소수 2∼10의 수산기를 갖는 알콜 화합물 용매, 탄소수 2∼10의 수산기를 갖는 수산기 함유 에테르 화합물 용매이다. 특히 바람직하게는 탄소수 3∼8의 알킬렌글리콜알킬에테르이다. 수용성 유기용매는 단독이어도 2종류이상 적당하게 조합하고 사용해도 좋다. 또, 본 명세서에 있어서는 수산기(-OH)와 에테르기(-O-)를 분자내에 갖는 화합물은 원칙적으로는 에테르 화합물에 포함되는 것으로 하고(알콜 화합물이라고는 칭하지 않는다), 수산기와 에테르기의 양자를 갖는 것을 특별히 구별해서 가리킬 때에는 수산기 함유 에테르 화합물이라고 칭하는 일이 있다.
이 중에서도 특히 프로필렌글리콜, 디프로필렌글리콜이 바람직하다. 첨가량은 에칭액 전량에 대하여 0.1∼70질량%인 것이 바람직하고, 10∼50질량%인 것이 보다 바람직하다. 이 양이 상기 하한값이상임으로써 상기 에칭의 균일성의 향상을 효과적으로 실현할 수 있다.
상기 수용성 유기용매는 하기 식(O-1)으로 나타내어지는 화합물인 것이 바람직하다.
R11-(-O-R13-)n-O-R12···(O-1)
·R11, R12
R11 및 R12는 각각 독립적으로 수소원자 또는 탄소수 1이상 5이하의 알킬기이다. 그 중에서도 각각 독립적으로 탄소수 1이상 5이하의 알킬기인 것이 바람직하고, 탄소수 1이상 3이하의 알킬기인 것이 더욱 바람직하다.
·R13
R13은 직쇄상 또는 분기상의 탄소수 1이상 4이하의 알킬렌쇄이다. 복수의 R13이 존재할 때 그 각각은 달라도 좋다.
·n
n은 1이상 6이하의 정수이다.
또, 본 명세서에 있어서 화합물의 표시(예를 들면 화합물과 말미에 분여서 부를 때)에 대해서는 해당 화합물 자체 외에 그 염, 그 이온을 포함하는 의미로 사용한다. 또한 원하는 효과를 발휘하는 범위에서 치환기를 도입하는 등 일부를 변화시킨 유도체를 포함하는 의미이다.
본 명세서에 있어서 치환·무치환을 명기하지 않는 치환기(연결기에 관해서도 동일)에 대해서는 그 기에 임의의 치환기를 갖고 있어도 좋은 의미이다. 이것은 치환·무치환을 명기하지 않는 화합물에 관해서도 동의이다. 바람직한 치환기로서는 하기 치환기 T를 들 수 있다.
치환기 T로서는 하기의 것을 들 수 있다.
알킬기(바람직하게는 탄소원자수 1∼20의 알킬기, 예를 들면 메틸, 에틸, 이소프로필, t-부틸, 펜틸, 헵틸, 1-에틸펜틸, 벤질, 2-에톡시에틸, 1-카르복시메틸 등), 알케닐기(바람직하게는 탄소원자수 2∼20의 알케닐기, 예를 들면 비닐, 알릴, 올레일 등), 알키닐기(바람직하게는 탄소원자수 2∼20의 알키닐기, 예를 들면 에티닐, 부타디이닐, 페닐에티닐 등), 시클로알킬기(바람직하게는 탄소원자수 3∼20의 시클로알킬기, 예를 들면 시클로프로필, 시클로펜틸, 시클로헥실, 4-메틸시클로헥실 등), 아릴기(바람직하게는 탄소원자수 6∼26의 아릴기, 예를 들면 페닐, 1-나프틸, 4-메톡시페닐, 2-클로로페닐, 3-메틸페닐 등), 헤테로환기(바람직하게는 탄소원자수 2∼20의 헤테로환기, 바람직하게는 적어도 1개의 산소원자, 황원자, 질소원자를 갖는 5 또는 6원환의 헤테로환기가 바람직하고, 예를 들면 2-피리딜, 4-피리딜, 2-이미다졸릴, 2-벤조이미다졸릴, 2-티아졸릴, 2-옥사졸릴 등), 알콕시기(바람직하게는 탄소원자수 1∼20의 알콕시기, 예를 들면 메톡시, 에톡시, 이소프로필옥시, 벤질옥시 등), 아릴옥시기(바람직하게는 탄소원자수 6∼26의 아릴옥시기, 예를 들면 페녹시, 1-나프틸옥시, 3-메틸페녹시, 4-메톡시페녹시 등), 알콕시카르보닐기(바람직하게는 탄소원자수 2∼20의 알콕시카르보닐기, 예를 들면 에톡시카르보닐, 2-에틸헥실옥시카르보닐 등), 아미노기(바람직하게는 탄소원자수 0∼20의 아미노기, 알킬아미노기, 아릴아미노기를 포함하고, 예를 들면 아미노, N,N-디메틸아미노, N,N-디에틸아미노, N-에틸아미노, 아닐리노 등), 술파모일기(바람직하게는 탄소원자수 0∼20의 술폰아미드기, 예를 들면 N,N-디메틸술파모일, N-페닐술파모일 등), 아실기(바람직하게는 탄소원자수 1∼20의 아실기, 예를 들면 아세틸, 프로피오닐, 부티릴, 벤조일 등), 아실옥시기(바람직하게는 탄소원자수 1∼20의 아실옥시기, 예를 들면 아세틸옥시, 벤조일옥시 등), 카르바모일기(바람직하게는 탄소원자수 1∼20의 카르바모일기, 예를 들면 N,N-디메틸카르바모일, N-페닐카르바모일 등), 아실아미노기(바람직하게는 탄소원자수 1∼20의 아실아미노기, 예를 들면 아세틸아미노, 벤조일아미노 등), 술폰아미드기((바람직하게는 탄소원자수 0∼20의 술파모일기, 예를 들면 메탄술폰아미드, 벤젠술폰아미드, N-메틸메탄술폰아미드, N-에틸벤젠술폰아미드 등), 알킬티오기(바람직하게는 탄소원자수 1∼20의 알킬티오기, 예를 들면 메틸티오, 에틸티오, 이소프로필티오, 벤질티오 등), 아릴티오기(바람직하게는 탄소원자수 6∼26의 아릴티오기, 예를 들면 페닐티오, 1-나프틸티오, 3-메틸페닐티오, 4-메톡시페닐티오 등), 알킬 또는 아릴술포닐기(바람직하게는 탄소원자수 1∼20의 알킬 또는 아릴술포닐기, 예를 들면 메틸술포닐, 에틸술포닐, 벤젠술포닐 등), 히드록실기, 시아노기, 할로겐원자(예를 들면 불소원자, 염소원자, 브롬원자, 요오드원자 등)이며, 보다 바람직하게는 알킬기, 알케닐기, 아릴기, 헤테로환기, 알콕시기, 아릴옥시기, 알콕시카르보닐기, 아미노기, 아실아미노기, 히드록실기 또는 할로겐원자이며, 특히 바람직하게는 알킬기, 알케닐기, 헤테로환기, 알콕시기, 알콕시카르보닐기, 아미노기, 아실아미노기 또는 히드록실기이다.
또한 이들 치환기 T에서 열거한 각 기는 상기 치환기 T가 더 치환되어 있어도 좋다.
본 명세서에 있어서 화합물의 치환기나 연결기의 선택지를 비롯해 온도, 두께라는 각 기술사항은 그 리스트가 각각 독립적으로 기재되어 있어도 서로 조합시킬 수 있다.
(키트)
본 발명에 있어서의 에칭액은 그 원료를 복수로 분할한 키트로 해도 좋다. 예를 들면 제1액으로서 상기 함불소 화합물을 수 매체에 함유하는 액 조성물을 준비하고, 제2액으로서 상기 산화제를 수 매체에 함유하는 액 조성물을 준비하는 형태를 들 수 있다. 그 사용예로서는 양 액을 혼합해서 에칭액을 조액하고, 그 후 적시에 상기 에칭 처리에 적용하는 형태가 바람직하다. 이렇게 함으로써 산화제(예를 들면 과산화수소)의 분해에 의한 액성능의 열화를 초래하지 않고 원하는 에칭 작용을 효과적으로 발휘시킬 수 있다. 여기에서, 혼합후 「적시」란 혼합 후 원하는 작용을 상실할 때까지의 시기를 가리키고, 구체적으로는 60분이내인 것이 바람직하고, 30분이내인 것이 보다 바람직하고, 10분이내인 것이 특히 바람직하다. 하한은 특별히 없지만, 1초이상인 것이 실제적이다.
제1액에 있어서의 함불소 화합물의 농도는 특별히 한정되지 않지만, 각각 0.5질량%이상인 것이 바람직하고, 1.5질량%이상인 것이 보다 바람직하다. 상한값으로서는 40질량%이하인 것이 바람직하고, 30질량%이하인 것이 보다 바람직하다. 이 농도를 상기 범위로 함으로써 제2액과의 혼합에 적합한 상태로 할 수 있고, 상기 에칭액에 있어서의 바람직한 농도영역으로 할 수 있어 바람직하다.
제2액에 있어서의 산화제의 농도는 특별히 한정되지 않지만, 0.1질량%이상인 것이 바람직하고, 0.5질량%이상인 것이 보다 바람직하다. 상한값으로서는 20질량%이하인 것이 바람직하고, 10질량%이하인 것이 바람직하다. 이 농도를 상기 범위로 함으로써 제1액과의 혼합에 적합한 상태로 할 수 있고, 상기 에칭액에 있어서의 바람직한 농도영역으로 할 수 있어 바람직하다.
상기 유기 규소 화합물, 또는 상기 수용성 유기용매 또는 방식제를 사용하는 경우에는 제1액측에 첨가해 두는 것이 바람직하다. 또는 유기 규소 화합물, 또한 수용성 유기용매 또는 방식제를 수 매체에 함유시킨 액 조성물을 준비하고, 이것을 제3액으로서 상기 제1액 및 제2액과 혼합하도록 해도 좋다.
제1액과 제2액의 혼합의 방법은 특별히 한정되지 않지만, 제1액과 제2액을 각각의 유로에 유통시키고, 양자를 그 합류점에서 합류시켜서 혼합하는 것이 바람직하다. 그 후에 또한 유로를 유통시키고, 합류해서 얻어진 에칭액을 토출구로부터 토출 또는 분사하고, 반도체 기판과 접촉시키는 것이 바람직하다. 이 실시형태에서 말하면, 상기 합류점에서의 합류 혼합으로부터 반도체 기판에의 접촉까지의 과정이 상기 「적시」에 행해지는 것이 바람직하다. 이것을 도 3을 이용하여 설명하면 조제된 에칭액이 토출구(13)로부터 분사되어 반응 용기(11)내의 반도체 기판(S)의 상면에 적용된다. 동 도면에 나타낸 실시예에서는 A 및 B의 2액이 공급되어 합류점(14)에서 합류하고, 그 후 유로(fc)를 통해 토출구(13)로 이행하도록 되어 있다. 유로(fd)는 약액을 재이용하기 위한 반려 경로를 나타내고 있다. 반도체 기판(S)은 회전 테이블(12) 상에 있고, 회전 구동부(M)에 의해 회전 테이블과 함께 회전되는 것이 바람직하다. 또, 이러한 기판 회전식의 장치를 사용하는 실시형태는 키트로 하지 않는 에칭액을 사용한 처리에 있어서도 마찬가지로 적용할 수 있다.
(용기)
본 발명의 에칭액은 (키트인지의 여부에 상관없이) 대부식성 등이 문제가 되지 않는 한 임의의 용기에 충전해서 보관, 운반, 그리고 사용할 수 있다. 또한 반도체 용도용으로 용기의 크린도가 높고, 불순물의 용출이 적은 것이 바람직하다. 사용 가능한 용기로서는 아이세로 카가쿠(주)제의 「크린 보틀」시리즈, 코다마 쥬시 고교(주)제의 「퓨어 보틀」 등을 들 수 있지만, 이들에 한정되는 것은 아니다.
[에칭 조건]
본 실시형태에 있어서 에칭을 행하는 조건은 특별히 한정되지 않지만, 매엽식(스프레이식)의 에칭이어도 침지식(배치식)의 에칭이어도 좋다. 스프레이식의 에칭에 있어서는 반도체 기판을 소정의 방향으로 반송 또는 회전시키고, 그 공간에 에칭액을 분사해서 상기 반도체 기판에 상기 에칭액을 접촉시킨다. 한편, 배치식의 에칭에 있어서는 에칭액으로 이루어지는 액욕에 반도체 기판을 침지시키고, 상기 액욕내에서 반도체 기판과 에칭액을 접촉시킨다. 이들 에칭 방식은 소자의 구조나 재료 등에 따라 적당하게 구별해서 사용하면 된다.
에칭을 행하는 환경온도는 후기 실시예에서 나타내는 온도 측정 방법에 있어서 15℃이상인 것이 바람직하고, 25℃이상인 것이 특히 바람직하다. 상한으로서는 80℃이하인 것이 바람직하고, 60℃이하인 것이 보다 바람직하다. 상기 하한값이상으로 함으로써 TiN층과 제2층에 대한 에칭 선택성을 확보할 수 있어 바람직하다. 상기 상한값이하로 함으로써 에칭 처리 속도의 경시 안정성을 유지할 수 있어 바람직하다. 에칭액의 공급 속도는 특별히 한정되지 않지만, 0.05∼1L/min으로 하는 것이 바람직하고, 0.1∼0.5L/min으로 하는 것이 보다 바람직하다. 에칭액의 공급 속도를 높게 설정할 때에는 0.1∼2L/min으로 설정하는 것이 바람직하다. 상기 하한값이상으로 함으로써 에칭의 면내의 균일성을 한층 양호하게 확보할 수 있어 바람직하다. 상기 상한값이하로 함으로써 연속 처리시에 안정된 선택성을 확보할 수 있어 바람직하다. 반도체 기판을 회전시킬 때에는 그 크기 등에도 의하지만, 상기와 동일한 관점으로부터 50∼400rpm으로 회전시키는 것이 바람직하다. 회전수를 높게 설정할 때에는 100∼1000rpm으로 설정하는 것이 바람직하다.
배치식의 경우도, 상기와 같은 이유에 의해 액욕을 상기 온도범위로 하는 것이 바람직하다. 반도체 기판의 침지시간은 특별히 한정되지 않지만, 0.5∼30분으로 하는 것이 바람직하다, 1∼10분으로 하는 것이 보다 바람직하다. 상기 하한값이상으로 함으로써, 에칭의 면내의 균일성을 확보할 수 있어 바람직하다. 상기 상한값이하로 함으로써, 에칭액을 다시 이용할 경우의 성능을 유지할 수 있어 바람직하다.
본 발명의 바람직한 실시형태에 따른 매엽식의 에칭에 있어서는 반도체 기판을 소정의 방향으로 반송 또는 회전시키고, 그 공간에 에칭액을 분사해서 상기 반도체 기판에 상기 에칭액을 접촉시키는 것이 바람직하다. 에칭액의 공급 속도나 기판의 회전 속도에 대해서는 이미 서술한 것과 동일하다.
본 발명의 바람직한 실시형태에 따른 매엽식의 장치구성에 있어서는 도 4에 나타내듯이 토출구(노즐)를 이동시키면서 에칭액을 부여하는 것이 바람직하다. 구체적으로, 본 실시형태에 있어서는 TiN층을 갖는 반도체 기판(S)에 대하여 에칭액을 적용할 때에 기판이 r방향으로 회전되고 있다. 한편, 상기 반도체 기판의 중심부로부터 단부로 연장되는 이동궤적선(t)을 따라 토출구가 이동하도록 되어 있다. 이렇게 본 실시형태에 있어서는 기판의 회전 방향과 토출구의 이동방향이 다른 방향으로 설정되어 있고, 이에 따라 양자가 서로 상대 운동하도록 되어 있다. 그 결과, 반도체 기판의 전면에 남김없이 에칭액을 부여할 수 있고, 에칭의 균일성이 적합하게 확보되는 구성으로 되어 있다.
토출구(노즐)의 이동속도는 특별히 한정되지 않지만, 0.1cm/s이상인 것이 바람직하고, 1cm/s이상인 것이 보다 바람직하다. 한편, 그 상한으로서는 30cm/s이하인 것이 바람직하고, 15cm/s이하인 것이 보다 바람직하다. 이동궤적선은 직선이어도 곡선(예를 들면 원호상)이어도 좋다. 어느 경우에나 이동속도는 실제의 궤적선의 거리와 그 이동에 소비된 시간으로부터 산출할 수 있다.
[잔사]
반도체 소자의 제조 프로세스에 있어서는 레지스트 패턴 등을 마스크로서 사용한 플라즈마 에칭에 의해 반도체 기판 상의 금속층 등을 에칭하는 공정이 있을 수 있다. 구체적으로는 금속층, 반도체층, 절연층 등을 에칭하고, 금속층이나 반도체층을 패터닝하거나, 절연층에 비어홀이나 배선홈 등의 개구부를 형성하거나 하는 것이 행해진다. 상기 플라즈마 에칭에 있어서는 마스크로서 사용한 레지스트나, 에칭되는 금속층, 반도체층, 절연층에 유래하는 잔사가 반도체 기판 상에 생길 수 있다. 본 발명에 있어서는 이렇게 플라즈마 에칭에 의해 생긴 잔사를 「플라즈마 에칭 잔사」라고 칭한다. 또, 이 「플라즈마 에칭 잔사」에는 상기 제3층(Cu,W)이나 제3층(SiON이나 SiOC 등)의 에칭 잔사도 포함된다.
또한 마스크로서 사용한 레지스트 패턴은 에칭후에 제거된다. 레지스트 패턴의 제거에는 스트리퍼 용액을 사용하는 습식의 방법, 또는 예를 들면 플라즈마, 오존 등을 사용한 애싱에 의한 건식의 방법이 사용된다. 상기 애싱에 있어서는 플라즈마 에칭에 의해 생긴 플라즈마 에칭 잔사가 변질된 잔사나, 제거되는 레지스트에 유래하는 잔사가 반도체 기판 상에 생긴다. 본 발명에 있어서는 이렇게 애싱에 의해 생긴 잔사를 「애싱 잔사」라고 칭한다. 또한 플라즈마 에칭 잔사 및 애싱 잔사 등의 반도체 기판 상에 생긴 세정 제거되어야 하는 것의 총칭으로서 단지 「잔사」라고 하는 일이 있다.
이러한 에칭후의 잔사(Post Etch Residue)인 플라즈마 에칭 잔사나 애싱 잔사는 세정 조성물을 이용하여 세정 제거되는 것이 바람직하다. 본 실시형태의 에칭액은 플라즈마 에칭 잔사 및/또는 애싱 잔사를 제거하기 위한 세정액으로서도 적용할 수 있다. 그 중에서도 플라즈마 에칭에 계속해서 행해지는 플라즈마 애싱후에 있어서 플라즈마 에칭 잔사 및 애싱 잔사를 제거하기 위해서 사용하는 것이 바람직하다.
[피가공물]
본 실시형태의 에칭액을 적용함으로써 에칭되는 재료는 어떤 것이라도 좋지만, TiN을 포함하는 제1층을 갖는 기판을 적용한다. 여기에서 TiN을 포함하는 층(TiN층)이란 산소를 함유해도 좋은 의미이며, 특히 산소를 함유하지 않는 층과 구별해서 말할 때에는 TiON층 등이라고 하는 일이 있다. 본 발명에 있어서, TiN층의 표면 산소 함유율은 10㏖%이하인 것이 바람직하고, 8.5㏖%이하인 것이 보다 바람직하고, 6.5㏖%이하인 것이 더욱 바람직하다. 하한측은 0.1㏖%이상인 것이 바람직하고, 2.0㏖%이상인 것이 보다 바람직하고, 4.0㏖%이상인 것이 더욱 바람직하다. 이러한 기판에 의한 TiN층에 있어서의 산소농도의 조절은, 예를 들면 TiN층을 형성할 때의 CVD(Chemical Vapor Depositon)의 프로세스실내의 산소농도를 조정함으로써 행할 수 있다. 상기 산소농도는 후기 실시예에서 채용한 방법에 의해 특정할 수 있다. 또, 제1층은 그 주된 성분으로서 TiN을 포함하지만 본 발명의 효과를 발휘하는 범위에서 그 이외의 성분을 포함하고 있어도 좋다. 이것은 제2층 금속층 등의 다른 층에 대해서도 동일하다.
상기 제1층은 높은 에칭 레이트로 에칭되는 것이 바람직하다. 제1층의 두께는 특별히 한정되지 않지만, 통상의 소자의 구성을 고려했을 때, 0.005∼0.3㎛정도인 것이 실제적이다. 제1층의 에칭 레이트[R1]는 특별히 한정되지 않지만, 생산 효율을 고려해서 50Å/min이상인 것이 바람직하고, 100Å/min이상이 보다 바람직하고, 200Å/min이상인 것이 특히 바람직하다. 상한은 특별히 없지만, 500Å/min이하인 것이 실제적이다.
본 발명에 있어서는 Cu, W, Co, Ni, Ag, Ta, Hf, Pt, Au 등을 제2층(금속층)의 구성 원소로서 적용하는 것이 바람직하다. 그 중에서도 제2층의 재료로서 Cu, W를 적용하는 것이 바람직하다.
여기에서 금속층이 갖는 기술적 의의를 이 재료로서 구리(Cu) 및 텅스텐(W)을 이용하는 예에 의거하여 설명한다. 최근, 반도체 디바이스(반도체 장치)의 고속화, 배선 패턴의 미세화, 고집적화의 요구에 대응해서 배선간의 용량의 저감, 배선의 도전성 향상 및 일렉트로 마이그레이션 내성의 향상이 요구되고 있다. 이들 요구에 대응하기 위한 기술로서 배선 재료로서 도전성이 높고 또한 일렉트로 마이그레이션 내성이 우수한 구리를 사용하고, 층간의 절연층으로서 저유전율층(Low-k층)을 사용하는 다층 배선기술이 주목받고 있다. 이 구리배선은 일반적으로 상기 구리배선에서의 구리의 확산을 막기 위한 구리 확산 방지막으로서 기능하는 구리 시드층(예를 들면 탄탈(Ta) 및 질화 탄탈(TaN)의 2중층) 상에 듀얼 다마신 프로세스에 의해 설치된다.
한편, 반도체 소자의 콘택트는 통상 구리배선 및 비어홀의 형성시에 사용되는 듀얼 다마신 프로세스 대신에 싱글 다마신 프로세스에 의한 텅스텐 플러그를 통해 설치된다. 이러한 다층 배선기술에서는 저유전율층에 배선홈이나 스루홀 등의 오목부를 형성해서 그 속에 구리를 메워넣는 다마신법이 채용된다. 이 경우, 저유전율층에 오목부를 에칭에 의해 정밀도 잘 형성하기 위해서는 저유전율층을 에칭할 때의 마스크로서 저유전율층과의 선택비가 충분히 높은 재료로 이루어지는 마스크를 사용할 필요가 있다.
상기 저유전율층으로서는 일반적으로 유기계의 재료가 사용되고 있으며, 이 때문에, 같은 유기계의 재료로 이루어지는 포토레지스트층을 마스크로서 저유전율층을 에칭할 경우, 선택비가 불충분해지는 것이 생각된다. 이러한 과제를 해결하기 위해서 TiN막과 같은 무기계의 재료로 이루어지는 하드 마스크층을 에칭시의 마스크로서 사용하는 것이 제안되어 있다. 그리고, 이 하드 마스크층은 저유전율층을 에칭후의 프로세스로 제거가 필요하게 된다. 특히 웨트 프로세스의 에칭에 있어서는 텅스텐 플러그 등의 금속층이나, 다른 배선·저유전율층 재료를 부식시키지 않고 선택적으로 상기 하드 마스크를 제거하는 것이 요구된다.
상기한 바와 같은 형태로 하드 마스크를 구성하는 제1층(TiN)층이 제거되므로 금속층(제2층)은 비어홀 또는 트렌치의 저부에 위치하는 것이 상정된다(도 1, 2 참조).
제2층(금속층)의 에칭 레이트[R2]는 특별히 한정되지 않지만, 과도하게 제거되지 않는 것이 바람직하고, 100Å/min이하인 것이 바람직하고, 50Å/min이하인 것이 보다 바람직하다. 하한은 특별히 없지만, 0.0001Å/min이상인 것이 실제적이다.
금속층의 노출폭(도면 중의 d)은 특별히 한정되지 않지만, 본 발명의 이점이 보다 현저해지는 관점으로부터 2nm이상인 것이 바람직하고, 4nm이상인 것이 보다 바람직하다. 마찬가지로 효과의 현저성의 관점으로부터 상한값은 1000nm이하인 것이 실제적이며, 100nm이하인 것이 바람직하고, 20nm이하인 것이 보다 바람직하다.
제1층 및 제2층의 선택적 에칭에 있어서, 그 에칭 레이트비([R1]/[R2])는 특별히 한정되지 않지만, 높은 선택성을 필요로 하는 소자를 전제로 말하면, 2이상인 것이 바람직하고, 3이상인 것이 보다 바람직하고, 5이상인 것이 더욱 바람직하다. 상한으로서는 특별히 규정되지 않고, 높을수록 바람직하지만, 500이하가 실제적이다.
또한, 본 발명의 방법은 SiO, SiN, SiOC, SiON 등의 금속 화합물을 포함하는 제3층을 갖는 반도체 기판에 적용되는 것도 바람직하다. 또, 본 명세서에 있어서 금속 화합물의 조성을 그 원소의 조합에 의해 표기했을 경우에는 임의의 조성의 것을 넓게 포함하는 의미이다. 예를 들면 SiO란 실리콘의 열산화막, SiO2를 포함하는 의미이며, SiOx를 포함하는 것이다. 이것은 본 명세서에 있어서 공통되며, 별도의 금속 화합물에 대해서도 동일하다. 이 제3층에 대해서도 표면 균일화가 이루어지는 것이 바람직하다. 제3층의 에칭 레이트[R3]는 특별히 한정되지 않지만, 상기 제2층의 에칭 레이트[R2]와 같은 범위가 바람직하다. 또한 제1층과 제3층의 에칭 레이트비([R1]/[R3])에 대해서도 상기 제2층과의 비율([R1]/[R2])과 동일한의 범위인 것이 바람직하다.
[반도체 기판 제품의 제조]
본 실시형태에 있어서는 실리콘 웨이퍼 상에 상기 제1층과 제2층을 형성한 반도체 기판으로 하는 공정과, 상기 반도체 기판에 에칭액을 적용하고, 상기 제1층을 선택적으로 용해하는 공정을 통해 소망의 구조를 갖는 반도체 기판 제품을 제조하는 것이 바람직하다. 이 때, 에칭에는 상기 특정의 에칭액을 사용한다. 상기 에칭 공정 전에 반도체 기판에 대해서 드라이 에칭 또는 드라이 애싱을 행하고, 해당 공정에 있어서 생긴 잔사를 제거하는 것이 바람직하다.
또, 본 명세서에 있어서 에칭에 따른 각 공정 및 반도체 기판의 제조 방법에 대해서는 본 발명의 효과를 발휘하는 범위에서 적당하게 공정의 순서를 바꿔 넣어서 적용하는 것이 허용되는 것이다. 본 명세서에 있어서 「준비」라고 할 때에는 특정의 재료를 합성 내지 조합하거나 해서 구비하는 것 외에 구입 등에 의해 소정의 것을 조달하는 것을 포함하는 의미이다. 또한 반도체 기판의 각 재료를 에칭하도록 에칭액을 사용하는 것을 「적용」이라고 칭하지만, 그 실시형태는 특별히 한정되지 않는다. 예를 들면 에칭액과 기판을 접촉시키는 것을 넓게 포함하고, 구체적으로는 배치식의 것으로 침지해서 에칭해도, 매엽식의 것으로 토출에 의해 에칭해도 좋다.
실시예
이하, 실시예를 들어서 본 발명을 보다 상세하게 설명하지만, 본 발명은 이하의 실시예에 한정되는 것은 아니다.
(실시예 1, 비교예 1)
이하의 표 1에 나타내는 성분을 동 표에 나타낸 조성(질량%)으로 함유시켜서 에칭액을 조액했다. 하기의 각 시험 및 pH의 측정 등은 에칭액의 조액후 1분이내에 행했다. 또, 잔부는 물(초순수)이다. 표 중의 %는 전부 질량%이다. 각 층의 에칭 속도(ER)의 측정에 대해서는 엘립소메트리(분광 엘립소메이터 J. A. woollam사제, VASE(상품명)를 사용한 막두께 측정 방법)에 의해 행하고, 그 5점의 평균값에 의해 평가했다.
(TiN 기판의 작성 방법)
시판의 실리콘 기판 상에 CVD(Chemical Vapor Deposition)에 의해 표면 산소 농도 0.1㏖%미만의 TiN막을 작성했다. 또한 제2층 기판을 마찬가지로 CVD에 의해 제막하고, 표 중의 시험용 기판으로 했다.
(기판 표면 산소 농도)
TiN층의 표면 산소 농도는 에칭 ESCA(알백파이제 Quantera)로 0∼30nm까지의 깊이 방향의 Ti, O, N의 농도 프로파일을 측정하고, 5∼10nm에서의 함유율을 각각 계산하고, 그 평균 산소 함유율을 표면 산소 농도로 했다.
(에칭 시험)
상기 시험용 기판에 대하여 매엽식 장치(SPS-Europe B. V.사제, POＬOS(상품명))로 하기의 조건으로 에칭을 행해 평가시험을 실시했다.
·처리 온도:25℃
·토출량:1L/min.
·웨이퍼 회전수 500rpm
(처리 온도의 측정 방법)
가부시키가이샤 호리바 세이사쿠쇼제의 방사 온도계 IT-550F(상품명)를 상기 매엽식 장치내의 웨이퍼 상 30cm의 높이에 고정했다. 웨이퍼 중심으로부터 2cm 외측의 웨이퍼 표면 상에 온도계를 향해 약액을 흘리면서 온도를 계측했다. 온도는 방사 온도계로부터 디지털 출력해서 PC에서 연속적으로 기록했다. 이 중 온도가 안정된 10초간의 온도를 평균한 값을 웨이퍼 상의 온도로 했다.
(면내 균일성 평가)
원형의 기판의 중심의 에칭 깊이를 시간을 바꾸어서 여건조성을 행하여 에칭 깊이가 300Å가 되는 시간을 확인했다. 다음에 그 시간에서 기판 전체를 다시 에칭했을 때에 기판의 주변으로부터 중심 방향으로 30mm의 위치에서의 에칭 깊이를 측정하고, 그 깊이가 300Å에 가까울수록 면내 균일성이 높다고 평가했다. 구체적인 구분은 하기와 같다.
하기에서는 상기 2점(중심, 30mm 위치)의 차를 나타내고 있으며, 5개소의 평균값으로 평가하고 있다.
AAA ±5Å이하
AA ±5초 12Å이하
A ±12초 15Å이하
B ±15초 20Å이하
C ±20초 30Å이하
D ±30초 50Å이하
E ±50Å초
또, TiN 함유층(제1층)의 표면이 불균일해져서 에칭후의 부분적인 잔사(에칭 불균일)의 원인이 된다.
(pH의 측정)
표 중의 pH는 실온(25℃)에 있어서 HORIＢA사제, F-51(상품명)로 측정한 값이다.
Figure pct00005
C로 시작되는 시험은 비교예
F 화합물:함불소 화합물
Si 화합물:유기 규소 화합물
O2 농도:TiN층의 표면 산소 농도
MTES:메틸트리에톡시실란
금속 화합물 1/금속 화합물 2의 항은 에칭 레이트비 [R1]/[R2]를 나타낸다. 이하의 표에 있어서 동일하다.
상기의 결과로부터 본 발명의 에칭액에 의하면 TiN층의 넓은 표면 산소 농도범위에서 TiN을 우선적으로 제거하는 양호한 에칭 선택성 및 면내의 균일성이 얻어지는 것을 알 수 있다. 또, 필수성분을 포함하지 않는 비교예 C11∼C13의 에칭액에서는 에칭 선택성 또는 충분한 에칭 속도가 얻어지지 않았다. 또, 제조과정에서 TiN은 제거되는 것이며, 면내 균일성은 직접 제품 성능에 영향을 주는 것은 아니지만, 제거 불균일의 원인이 될 수 있다. 프로세스 시간의 단축을 생각했을 때에 그 영향은 현저하며, 바꿔 말하면 이 개선이 생산성의 향상으로 연결되므로 중요해진다.
(실시예 2)
사용하는 첨가제의 종류나 농도 등을 표 2∼7로 바꾼 이외는 실시예 1과 동일하게 해서 에칭 시험을 행했다. 그 결과를 표 2∼7에 나타냈다.
Figure pct00006
TMAF:테트라메틸암모늄플루오리드
Figure pct00007
Figure pct00008
Figure pct00009
pH는 황산, 또는 테트라메틸암모늄으로 각각 조정했다. 금속과의 반응이 낮은 것이면 이 pH 조정제는 다른 것을 사용해도 좋다.
Figure pct00010
Figure pct00011
(표 A)
Figure pct00012
1개의 시료로 복수의 화합물명이 병기되어 있는 것은 등량으로 혼합한 것을 의미한다.
상기의 결과로부터 알 수 있는 바와 같이, 본 발명에 의하면, 각 성분이나 그 조성, 용액의 pH에 대해서 여러가지 형태로 양호한 성능을 발휘하는 것을 알 수 있다.
(실시예 3)
하기 표 8과 같이 에칭 조건을 변경하고, 하기의 처방의 에칭액 및 하기의 기판을 사용한 것 외에는 동일하게 해서 에칭 시험을 행했다. 그 결과를 하기 표에 나타내고 있다.
<처방>
H2SiF6 1.0질량%
HNO3 0.1질량%
VII-2-1 0.5질량%
MTES 0.15질량%
pH 2
<기판>
표면 산소 농도 6.1몰%
Figure pct00013
(표의 주기)
·매엽:매엽식 장치
SPS-Europe B. V.사제 POLOS（제품명)
·배치:배치식 장치
세토 기텐 고교사제 수동식 웨트 벤치(제품명)
·스윙 속도 ···약액을 부여하는 토출구의 스윙 속도(도 4 참조)
·수세정:에칭 처리후에 초순수로 스프레이 세정을 행한 것(Yes)
상기 스프레이 세정을 행하지 않은 것(No)
[결함 성능 평가]
에칭후의 웨이퍼의 표면을 결함 검사 장치(상품명 SP-1, KLA-Tencor 제품)로 관찰하고, 표면 상의 TiN의 잔사수에 대해서 평가를 행했다. 0.2㎛이상의 잔사가 있는 경우를 결함수 1개로서 계측했다.
0.2㎛이상의 결함수가
A:50개미만/12inch 웨이퍼면
B:50개이상 200개미만/12inch 웨이퍼면
C:200개이상/12inch 웨이퍼면
상기의 결과로부터 매엽식 사용에 의한 제조법, 에칭후의 스프레이 세정하고, 스윙 속도의 조정이 면내 균일성의 개선 및 점결함의 억제에 효과가 있는 것을 알 수 있다.
본 발명을 그 실시형태와 함께 설명했지만, 우리들은 특별히 지정하지 않는 한 우리들의 발명을 설명의 어느 세부에 있어서도 한정하려고 하는 것은 아니고, 첨부의 청구범위에 나타낸 발명의 정신과 범위에 반하지 않고 폭넓게 해석되어야 한다고 생각한다.
본원은 2012년 11월 16일에 일본국에서 특허 출원된 특원 2012-252748에 의거하는 우선권을 주장하는 것이며, 이들은 여기에 참조해서 그 내용을 본 명세서의 기재의 일부로서 도입한다.
1 TiN층(제1층)
2 SiON층(제3층(1))
3 SiOC층(제3층(2))
4 Cu/W층(제2층)
5 비어
10, 20 반도체 기판
11 반응 용기
12 회전 테이블
13 토출구
14 합류점
S 기판

Claims (20)

  1. 질화 티타늄(TiN)을 포함하는 제1층과 전이금속을 포함하는 제2층을 갖는 기판을 처리하고, 상기 제1층을 선택적으로 제거하는 에칭액으로서,
    함불소 화합물과 산화제와 유기 규소 화합물을 포함하는 것을 특징으로 하는 에칭액.
  2. 제 1 항에 있어서,
    상기 제2층의 전이금속이 Co, Ni, Cu, Ag, Ta, Hf, W, Pt, 및 Au에서 선택되는 적어도 1개인 것을 특징으로 하는 에칭액.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 함불소 화합물이 불화 수소, 불화 암모늄, 불화 테트라메틸암모늄, 테트라플루오로붕산, 헥사플루오로인산, 헥사플루오로규산, 테트라플루오로붕산 암모늄, 헥사플루오로인산 암모늄, 및 헥사플루오로규산 암모늄으로 이루어진 군에서 선택되는 것을 특징으로 하는 에칭액.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 산화제가 질산 또는 과산화수소인 것을 특징으로 하는 에칭액.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 유기 규소 화합물이 하기 식(S1)으로 나타내어지는 것을 특징으로 하는 에칭액.
    R1 4Si ···（S1)
    (식 중, R1은 탄소수 1∼10의 알킬기, 탄소수 1∼10의 알콕시기, 탄소수 6∼20의 아릴기, 탄소수 6∼20의 아릴옥시기, 탄소수 2∼10의 알케닐기, 탄소수 1∼10의 아실옥시기, 탄소수 7∼25의 아릴로일옥시기, 탄소수 2∼10의 옥심기, 또는 수소원자를 나타낸다. 단, R1 전체가 수소원자인 일은 없다.)
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제1층의 에칭 레이트(R1)와 상기 제2층의 에칭 레이트(R2)의 속도비(R1/R2)가 2이상인 것을 특징으로 하는 에칭액.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제2층에 대한 방식제를 더 함유하는 것을 특징으로 하는 에칭액.
  8. 제 7 항에 있어서,
    상기 방식제가 하기 식(I)∼(IX) 중 어느 하나로 나타내어지는 화합물로 이루어지는 것을 특징으로 하는 에칭액.
    Figure pct00014

    (R1∼R30은 각각 독립적으로 수소원자 또는 치환기를 나타낸다. 이 때, 각각 인접하는 것끼리가 축환되어 환상구조를 형성해도 좋다. A는 헤테로원자를 나타낸다. 단, A가 2가일 때는 그것으로 치환되는 R1, R3, R6, R11, R24, R28은 없는 것으로 한다.)
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 방식제를 0.01∼10질량% 함유하는 것을 특징으로 하는 에칭액.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 산화제를 0.05∼10질량% 함유하는 것을 특징으로 하는 에칭액.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 함불소 화합물을 0.05∼30질량% 함유하는 것을 특징으로 하는 에칭액.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 유기 규소 화합물을 0.05∼30질량% 함유하는 것을 특징으로 하는 에칭액.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    pH가 -1∼5인 것을 특징으로 하는 에칭액.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 기판이 규소를 포함하는 제3층을 갖는 것을 특징으로 하는 에칭액.
  15. 제 14 항에 있어서,
    상기 제3층이 SiO, SiN, SiOC, 및 SiON 중 적어도 1종에서 선택되는 금속 화합물을 포함하는 층인 것을 특징으로 하는 에칭액.
  16. 제 14 항 또는 제 15 항에 있어서,
    상기 제1층의 에칭 레이트(R1)와 상기 제3층의 에칭 레이트(R3)의 속도비(R1/R3)가 2이상인 것을 특징으로 하는 에칭액.
  17. 질화 티타늄(TiN)을 포함하는 제1층과 전이금속을 포함하는 제2층을 갖는 기판을 처리하고, 상기 제1층을 선택적으로 제거함에 있어서 함불소 화합물과 산화제와 유기 규소 화합물을 포함하는 에칭액을 상기 기판에 적용해서 상기 처리를 행하는 것을 특징으로 하는 에칭 방법.
  18. 제 17 항에 있어서,
    질화 티타늄(TiN)을 포함하는 제1층은 그 표면 산소 농도가 0.1∼10몰%인 것을 특징으로 하는 에칭 방법.
  19. 제 17 항 또는 제 18 항에 있어서,
    상기 에칭액을 기판에 적용하는 방법은 회전중인 기판에 그 상면으로부터 상기 에칭액을 공급하는 공정을 포함하는 것을 특징으로 하는 에칭 방법.
  20. 제 17 항 내지 제 19 항 중 어느 한 항에 기재된 에칭 방법에 의해 질화 티타늄(TiN)을 포함하는 제1층을 제거하고, 남겨진 기판으로 반도체 소자를 제조하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR20157006725A 2012-11-16 2013-11-14 반도체 기판의 에칭액, 이것을 사용한 에칭 방법 및 반도체 소자의 제조 방법 KR20150046139A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012252748A JP2014103179A (ja) 2012-11-16 2012-11-16 半導体基板のエッチング液、これを用いたエッチング方法及び半導体素子の製造方法
JPJP-P-2012-252748 2012-11-16
PCT/JP2013/080797 WO2014077320A1 (ja) 2012-11-16 2013-11-14 半導体基板のエッチング液、これを用いたエッチング方法及び半導体素子の製造方法

Publications (1)

Publication Number Publication Date
KR20150046139A true KR20150046139A (ko) 2015-04-29

Family

ID=50731229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20157006725A KR20150046139A (ko) 2012-11-16 2013-11-14 반도체 기판의 에칭액, 이것을 사용한 에칭 방법 및 반도체 소자의 제조 방법

Country Status (6)

Country Link
US (1) US20150247087A1 (ko)
JP (1) JP2014103179A (ko)
KR (1) KR20150046139A (ko)
CN (1) CN104781915A (ko)
TW (1) TWI602905B (ko)
WO (1) WO2014077320A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170057935A (ko) * 2015-11-18 2017-05-26 솔브레인 주식회사 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물 및 이를 이용한 반도체 소자의 제조 방법
KR102031251B1 (ko) * 2019-03-06 2019-10-11 영창케미칼 주식회사 실리콘질화막 식각 조성물
KR20200006874A (ko) * 2018-07-11 2020-01-21 삼성에스디아이 주식회사 실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014178426A1 (ja) * 2013-05-02 2014-11-06 富士フイルム株式会社 エッチング方法、これに用いるエッチング液およびエッチング液のキット、ならびに半導体基板製品の製造方法
US9222018B1 (en) * 2014-07-24 2015-12-29 Air Products And Chemicals, Inc. Titanium nitride hard mask and etch residue removal
JP6429079B2 (ja) * 2015-02-12 2018-11-28 メック株式会社 エッチング液及びエッチング方法
US10332784B2 (en) * 2015-03-31 2019-06-25 Versum Materials Us, Llc Selectively removing titanium nitride hard mask and etch residue removal
US10312137B2 (en) * 2016-06-07 2019-06-04 Applied Materials, Inc. Hardmask layer for 3D NAND staircase structure in semiconductor applications
CN107573940A (zh) * 2016-07-04 2018-01-12 Oci有限公司 氮化硅膜蚀刻溶液
KR102160019B1 (ko) * 2016-09-29 2020-09-28 후지필름 가부시키가이샤 처리액 및 적층체의 처리 방법
KR20180060489A (ko) 2016-11-29 2018-06-07 삼성전자주식회사 식각용 조성물 및 이를 이용한 반도체 장치 제조 방법
KR101828437B1 (ko) * 2017-04-06 2018-03-29 주식회사 디엔에스 실리콘 질화막 식각용 조성물.
EP3683335A4 (en) * 2017-09-12 2021-06-02 Kabushiki Kaisha Toshiba ENGRAVING LIQUID FOR ACTIVE METAL BRAZING MATERIALS AND PROCESS FOR PRODUCING PRINTED CERAMIC CIRCUIT BOARDS USING IT
US10889757B2 (en) 2017-10-19 2021-01-12 Fujifilm Electronic Materials U.S.A., Inc. Etching compositions
KR102504833B1 (ko) * 2017-11-16 2023-03-02 삼성전자 주식회사 식각 가스 혼합물과 이를 이용한 패턴 형성 방법과 집적회로 소자의 제조 방법
KR102084164B1 (ko) * 2018-03-06 2020-05-27 에스케이씨 주식회사 반도체 공정용 조성물 및 반도체 공정
CN111363550A (zh) * 2018-12-26 2020-07-03 上海新阳半导体材料股份有限公司 选择性刻蚀液组合物及其制备方法和应用
US11955341B2 (en) * 2019-03-11 2024-04-09 Versum Materials Us, Llc Etching solution and method for selectively removing silicon nitride during manufacture of a semiconductor device
CN114369462A (zh) * 2021-12-16 2022-04-19 湖北兴福电子材料有限公司 一种选择性蚀刻氮化钛及钨的蚀刻液

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07281445A (ja) * 1994-04-11 1995-10-27 Toshiba Corp 半導体装置
JP3235549B2 (ja) * 1997-11-07 2001-12-04 ヤマハ株式会社 導電層形成法
US6074960A (en) * 1997-08-20 2000-06-13 Micron Technology, Inc. Method and composition for selectively etching against cobalt silicide
JP2005097115A (ja) * 2004-12-06 2005-04-14 Tdk Corp 誘電体組成物
US20060234502A1 (en) * 2005-04-13 2006-10-19 Vishwanath Bhat Method of forming titanium nitride layers
CN101233601A (zh) * 2005-06-13 2008-07-30 高级技术材料公司 在金属硅化物形成后用于选择性除去金属或金属合金的组合物及方法
US8025811B2 (en) * 2006-03-29 2011-09-27 Intel Corporation Composition for etching a metal hard mask material in semiconductor processing
TWI449784B (zh) * 2006-12-21 2014-08-21 Advanced Tech Materials 用以移除蝕刻後殘餘物之液體清洗劑
JP5347237B2 (ja) * 2007-05-15 2013-11-20 三菱瓦斯化学株式会社 洗浄用組成物
JP5047881B2 (ja) * 2007-07-13 2012-10-10 東京応化工業株式会社 窒化チタン剥離液、及び窒化チタン被膜の剥離方法
JP5364250B2 (ja) * 2007-07-13 2013-12-11 東京応化工業株式会社 窒化チタン剥離液、及び窒化チタン被膜の剥離方法
JP5047712B2 (ja) * 2007-07-13 2012-10-10 東京応化工業株式会社 窒化チタン剥離液、及び窒化チタン被膜の剥離方法
US8623236B2 (en) * 2007-07-13 2014-01-07 Tokyo Ohka Kogyo Co., Ltd. Titanium nitride-stripping liquid, and method for stripping titanium nitride coating film
SG189292A1 (en) * 2010-10-06 2013-05-31 Advanced Tech Materials Composition and process for selectively etching metal nitrides

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170057935A (ko) * 2015-11-18 2017-05-26 솔브레인 주식회사 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물 및 이를 이용한 반도체 소자의 제조 방법
KR20200006874A (ko) * 2018-07-11 2020-01-21 삼성에스디아이 주식회사 실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법
KR102031251B1 (ko) * 2019-03-06 2019-10-11 영창케미칼 주식회사 실리콘질화막 식각 조성물
WO2020180016A1 (ko) * 2019-03-06 2020-09-10 영창케미칼 주식회사 실리콘질화막 식각 조성물
US11555150B2 (en) 2019-03-06 2023-01-17 Young Chang Chemical Co., Ltd Etching composition for silicon nitride film

Also Published As

Publication number Publication date
JP2014103179A (ja) 2014-06-05
WO2014077320A1 (ja) 2014-05-22
US20150247087A1 (en) 2015-09-03
TW201428089A (zh) 2014-07-16
TWI602905B (zh) 2017-10-21
CN104781915A (zh) 2015-07-15

Similar Documents

Publication Publication Date Title
KR20150046139A (ko) 반도체 기판의 에칭액, 이것을 사용한 에칭 방법 및 반도체 소자의 제조 방법
TWI621740B (zh) 蝕刻液、使用其的蝕刻方法及半導體元件的製造方法
JP6017273B2 (ja) 半導体基板のエッチング方法及び半導体素子の製造方法
TWI605156B (zh) 蝕刻液、使用其的蝕刻方法及半導體元件的製造方法
JP5396514B2 (ja) エッチング方法及びこれに用いられるエッチング液、これを用いた半導体基板製品の製造方法
EP3447792B1 (en) Etching solution for selectively removing tantalum nitride over titanium nitride during manufacture of a semiconductor device
JP2014022657A (ja) エッチング方法、これを用いた半導体基板製品および半導体素子の製造方法、ならびにエッチング液調製用キット
TWI611046B (zh) 半導體基板的蝕刻方法、蝕刻液及半導體元件的製造方法以及蝕刻液套組
KR101630654B1 (ko) 에칭방법, 이것을 사용한 반도체 기판 제품 및 반도체 소자의 제조방법
JP6017275B2 (ja) 半導体基板のエッチング方法及び半導体素子の製造方法
JP6198384B2 (ja) 半導体基板のエッチング方法及び半導体素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application