WO2020180016A1 - 실리콘질화막 식각 조성물 - Google Patents

실리콘질화막 식각 조성물 Download PDF

Info

Publication number
WO2020180016A1
WO2020180016A1 PCT/KR2020/001801 KR2020001801W WO2020180016A1 WO 2020180016 A1 WO2020180016 A1 WO 2020180016A1 KR 2020001801 W KR2020001801 W KR 2020001801W WO 2020180016 A1 WO2020180016 A1 WO 2020180016A1
Authority
WO
WIPO (PCT)
Prior art keywords
beta
epoxycyclohexyl
silicon nitride
gamma
nitride film
Prior art date
Application number
PCT/KR2020/001801
Other languages
English (en)
French (fr)
Inventor
이승훈
이승현
김승환
진승오
Original Assignee
영창케미칼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 영창케미칼 주식회사 filed Critical 영창케미칼 주식회사
Priority to JP2021547825A priority Critical patent/JP7271691B2/ja
Priority to CN202080018653.6A priority patent/CN113518817B/zh
Priority to US17/430,480 priority patent/US11555150B2/en
Publication of WO2020180016A1 publication Critical patent/WO2020180016A1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound

Definitions

  • the present invention relates to a composition for selectively etching a silicon nitride layer with respect to a silicon oxide layer.
  • a silicon oxide film and a silicon nitride film are used as representative insulating films in a semiconductor manufacturing process, and may be used alone or by alternately stacking a silicon oxide film and a silicon nitride film.
  • the silicon oxide film and the silicon nitride film are also used as hard masks for forming conductive patterns such as metal wiring.
  • phosphoric acid is used to remove the silicon nitride film in the semiconductor wet process, but the selectivity for the silicon oxide film is not high, and pure water must be continuously supplied to prevent the selectivity from changing.
  • an etching composition prepared by mixing phosphoric acid with hydrofluoric acid or nitric acid is known, but this has a negative result of inhibiting the selectivity between the silicon nitride film and the silicon oxide film, especially when the phosphoric acid is mixed with hydrofluoric acid.
  • the selectivity of the silicon nitride film and the silicon oxide film changes significantly.
  • This phenomenon is because hydrofluoric acid evaporates during the process, resulting in a change in the concentration of hydrofluoric acid.
  • An object of the present invention is to provide an etching composition capable of etching a silicon nitride layer while minimizing etching of the silicon oxide layer, that is, an etching composition capable of selectively etching a silicon nitride layer with respect to the silicon oxide layer.
  • an object of the present invention is to provide an etching composition that does not cause problems such as generation of particles on the surface of a silicon oxide layer and poor removal of the silicon nitride layer.
  • the etching composition of the present invention includes an inorganic acid, an epoxy-based silicon compound, and water.
  • the epoxy-based silicon compound is one containing an epoxy bond in the molecular structure, gamma-glycidoxymethyltrimethoxysilane (gamma-Glycidoxymetyltrimethoxysilane), gamma-glycidoxyethyltrimethoxy Silane (gamma-Glycidoxyethyltrimethoxysilane), gamma-glycidoxypropyltrimethoxysilane (gamma-Glycidoxypropyltrimethoxysilane), gamma-glycidoxymetyltriethoxysilane (gamma-Glycidoxymetyltriethoxysilane), gamma-glycidoxymethyltrimethoxysilane ( gamma-Glycidoxymetyltriprothoxysilane, gamma-glycidoxyethyltriethoxysilane, gamma-glycidoxyeth
  • the inorganic acid may be any one selected from the group consisting of sulfuric acid, nitric acid, phosphoric acid, and mixtures thereof.
  • the inorganic acid is phosphoric acid, and the etching composition may further include sulfuric acid as an additive.
  • the amount of the epoxy-based silicon compound may be included in an amount of 0.005 to 5% by weight based on the total mixture.
  • the etching composition may further contain 0.01 to 1% by weight of a fluorine compound based on the total composition, and the fluorine compound may be selected from the group consisting of hydrogen fluoride, ammonium fluoride, ammonium hydrogen fluoride, and a mixture of two or more thereof.
  • the silicon compound is effective in interfering with the etching of the silicon oxide layer at a temperature of 120 to 190° C., and the etching rate for the silicon nitride layer at 160° C. may be 200 times or more than the etching rate for the silicon oxide layer.
  • the etching composition according to the present invention not only has the characteristic that the etching selectivity of the silicon nitride layer to the silicon oxide layer is high, but also the etching rate of the silicon oxide layer can be controlled, and the selectivity to the lower layer material such as polysilicon is also excellent. It can be widely applied, and problems such as particle adsorption on the surface of the silicon oxide film and poor removal of the silicon nitride film can be improved.
  • the etching composition of the present invention can implement high etching and high selectivity, it is also applicable to sheetfed equipment.
  • An embodiment of the present invention relates to an etching composition capable of selectively etching a silicon nitride layer while suppressing damage to a lower metal layer and etching of a silicon oxide layer by including phosphoric acid, an epoxy-based silicon compound, and water.
  • a selective silicon nitride film etching composition having an etch selectivity of 200 or more as a composition capable of selectively wet etching a silicon nitride film in a semiconductor manufacturing process, a DRAM and a Nand Flash Memory manufacturing process.
  • the etch amount and the etch rate are the reduction amount and reduction rate of the thin film thickness before and after etching, respectively.
  • the etch selectivity (the etch rate of the silicon nitride layer/the etch rate of the silicon oxide layer) is a ratio of the etch rate of the silicon nitride layer and the etch rate of the silicon oxide layer.
  • the silicon nitride film composition of the present invention includes an inorganic acid, a silicon-based compound having an epoxy structure, and water.
  • the inorganic acid may be any one selected from the group consisting of sulfuric acid, nitric acid, phosphoric acid, and mixtures thereof.
  • the inorganic acid is phosphoric acid, and the etching composition may further include sulfuric acid as an additive.
  • Phosphoric acid is the best inorganic acid for securing the etching selectivity and etching rate of the silicon nitride layer, and when mixed with other inorganic acids, the selectivity of the silicon nitride layer and the silicon oxide layer can be adjusted.
  • the content of the inorganic acid in the composition is preferably 80 to 90% by weight. If it is less than 80% by weight, there is a problem that the etching rate for the nitride layer is lowered, and when it exceeds 90% by weight, a high selectivity of the nitride layer to the oxide layer cannot be obtained.
  • Epoxy-based silicon compounds include gamma-glycidoxymetyltrimethoxysilane, gamma-glycidoxyethyltrimethoxysilane, and gamma-glycidoxypropyltrimethoxysilane.
  • the content of the epoxy-based silicon compound is not particularly limited, but may be included in an amount of 0.005 to 5% by weight based on the total mixture. If it is less than 0.001% by weight, the anti-etching effect on the silicon oxide film is lowered, and if it is more than 10% by weight, the width of the improvement of the selectivity between the silicon nitride film and the silicon oxide film is reduced, resulting in poor etching of the silicon nitride film or particles on the surface of the silicon oxide film. Remaining problems may occur.
  • the etching composition may further contain 0.01 to 1% by weight of a fluorine compound with respect to the entire composition, and the fluorine compound may be selected from the group consisting of hydrogen fluoride, ammonium fluoride, ammonium hydrogen fluoride, or a mixture of two or more thereof.
  • the silicon nitride layer may be difficult to remove due to a decrease in the etching rate of the silicon nitride layer.
  • the etching rate of the silicon nitride layer increases, but the etching rate of the silicon oxide layer increases. There is a problem that the rain gets worse.
  • the silicon compound is effective in interfering with the etching of the oxide layer at a temperature of 120 to 190°C, and the etching rate for the silicon nitride layer at 160°C may be 200 times or more than the etching rate for the silicon oxide layer.
  • composition After administration to each experimental beaker equipped with a magnetic bar at the composition components and composition ratios shown in Tables 1 and 2, the composition was prepared by stirring at room temperature for 10 minutes at a speed of 500 rpm.
  • a composition was prepared in the same manner as in the examples with the composition components and composition ratios shown in Table 1.
  • A-1 phosphoric acid
  • a silicon nitride film and a silicon oxide film wafer were prepared by depositing in the same manner as in the semiconductor manufacturing process using a CVD method.
  • the thickness before etching was measured using a scanning electron microscope and an ellipsometer.
  • the etching process is performed by immersing the coupon of the silicon oxide film and the wafer of the silicon nitride film in the etching composition maintained at 160°C in a quartz stirring tank stirred at a speed of 500 rpm, and after the etching is completed, it is washed with ultrapure water. The remaining etching composition and moisture were completely dried using a drying device.
  • the coupon of the dried wafer was measured for thin film thickness after etching using a scanning electron microscope and an ellipsometer.
  • the etching rate was measured through the thickness of the thin film before and after etching.
  • the etching compositions of Examples 1 to 9 have a selective etching rate of the silicon nitride layer, which is superior to that of the silicon oxide layer, and this is achieved by inhibiting the etching of the silicon oxide layer.
  • the etching composition of the present invention contains an epoxy-based silicon compound, it is possible to provide an etching composition capable of improving the etching process efficiency by improving the etching rate, the etching selectivity, and the etching stability of the silicon nitride layer.
  • an epoxy-based silicon compound it is possible to provide an etching composition capable of improving the etching process efficiency by improving the etching rate, the etching selectivity, and the etching stability of the silicon nitride layer.
  • the etching composition prepared by using the silicon oxide layer etch inhibitor of the epoxy-based silicon compound and the silicon nitride layer etch increase agent of the fluorine compound together is the etching rate of the silicon nitride layer due to the addition of the fluorine compound.
  • the etching rate of the silicon oxide film had little change.
  • Example 3 Compared with Example 3 in which the fluorine compound was not used, the etching rate of the silicon nitride layer increased by almost two times or more due to the action of the fluorine compound, and the etching rate of the oxide layer was selected because there was little change in the etching rate of the oxide layer by the action of the silicon oxide layer etch inhibitor The effect of greatly improving the ratio is obtained.
  • the etching solution of the present invention can be used in the etching process of the silicon nitride film to implement high etching and high selectivity, it can be applied to sheet-fed equipment.
  • reaction by-products generated in the etching composition may be precipitated to increase the thickness of the film on which the etching process was performed. This phenomenon is called abnormal growth.
  • reaction by-products generated in the etching composition may generate particles. When the above-described abnormal growth and particles occur, various defects may occur in a subsequent process.
  • the etching composition according to the present invention can reduce the occurrence of defects by minimizing the growth of particles and abnormalities that may occur in the etching process.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

본원 발명은 실리콘질화막 식각 조성물에 대한 것으로, 상기 식각 조성물은 무기산, 에폭시(Epoxy)계 규소화합물 및 물로 이루어져 있으며, 본원 발명의 식각 조성물은 하부 금속막의 손상 및 실리콘산화막의 식각을 최소화 하면서 실리콘질화막을 선택적으로 제거할 수 있는 효과를 갖는다.

Description

실리콘질화막 식각 조성물
본원 발명은 실리콘산화막에 대하여 실리콘질화막을 선택적으로 식각하는 조성물에 관한 것이다.
실리콘산화막 및 실리콘질화막은 반도체 제조공정에서 대표적인 절연막으로 사용되며, 각각 단독으로 사용되거나 혹은 실리콘산화막 및 실리콘질화막이 교대로 적층되어 사용되기도 한다.
또한 상기 실리콘산화막 및 실리콘질화막은 금속 배선과 같은 도전성 패턴을 형성하기 위한 하드마스크로서도 사용된다.
일반적으로 반도체 습식공정에서 실리콘질화막을 제거하기 위하여 인산을 사용하고 있으나 실리콘산화막에 대하여 선택비가 높지 못하고 선택비가 변하는 것을 방지하기 위하여 순수를 지속적으로 공급해 주어야 한다.
그런데, 이러한 공정에서는 순수의 양이 약간만 변하여도 실리콘질화막 제거 불량이 발생하는 문제점이 있다. 또한 인산 자체가 강산이므로 부식성을 가지고 있어 취급하기 까다롭다.
종래기술로 인산에 불화수소산 또는 질산 등을 혼합하여 제조된 식각 조성물이 알려져 있으나, 이는 오히려 실리콘질화막과 실리콘산화막의 선택비를 저해시키는 부정적인 결과를 초래하며, 특히 인산에 불화수소산을 혼합하는 경우 공정 배치수가 증가함에 따라 실리콘질화막과 실리콘산화막의 선택비가 크게 변화하는 단점이 있다.
이러한 현상은 불화수소산이 공정상에서 증발하기 때문에 불화수소산의 농도변화가 생기기 때문이다.
그러므로 실리콘산화막 대비 실리콘질화막을 선택적으로 식각하면서 공정 배치에 따른 마진이 안정적인 식각 조성물이 요구되고 있다.
본원 발명은, 실리콘산화막의 식각을 최소화 하면서 동시에 실리콘질화막을 식각할 수 있는 식각조성물, 즉, 실리콘산화막에 대하여 실리콘질화막을 선택적으로 식각할 수 있는 식각조성물을 제공하기 위한 목적을 갖는 것이다.
또한 본원 발명은, 실리콘산화막 표면의 파티클 발생 및 실리콘질화막의 제거불량 등의 문제점을 발생시키지 않는 식각 조성물을 제공하기 위한 목적을 갖는 것이다.
상기 목적을 달성하기 위하여 본원 발명의 식각 조성물은 무기산, 에폭시(Epoxy)계 규소화합물 및 물을 포함한다.
본원 발명의 바람직한 일 구현예에서, 상기 에폭시계 규소화합물은 에폭시 결합이 분자 구조내 포함된 것으로서, 감마-글리시드옥시메틸트리메톡시실란(gamma-Glycidoxymetyltrimethoxysilane), 감마-글리시드옥시에틸트리메톡시실란(gamma-Glycidoxyethyltrimethoxysilane), 감마-글리시드옥시프로필트리메톡시실란(gamma-Glycidoxypropyltrimethoxysilane), 감마-글리시드옥시메틸트리에톡시실란(gamma-Glycidoxymetyltriethoxysilane), 감마-글리시드옥시메틸트리프로톡시실란(gamma-Glycidoxymetyltriprothoxysilane), 감마-글리시드옥시에틸트리에톡시실란(gamma-Glycidoxyethyltriethoxysilane), 감마-글리시드옥시에틸트리프로톡시실란(gamma-Glycidoxyethyltriprothoxysilane), 감마-글리시드옥시프로필트리에톡시실란(gamma-Glycidoxypropyltriethoxysilane), 감마-글리시드옥시프로필트리프로톡시실란(gamma-Glycidoxypropyltriprothoxysilane), 베타-(3,4-에폭시사이클로헥실)메틸트리메톡시실란(beta-(3,4-Epoxycyclohexyl)metyltrimethoxysilane), 베타-(3,4-에폭시사이클로헥실)에틸트리메톡시실란(beta-(3,4-Epoxycyclohexyl)etyltrimethoxysilane), 베타-(3,4-에폭시사이클로헥실)프로필트리메톡시실란(beta-(3,4-Epoxycyclohexyl)propyltrimethoxysilane), 베타-(3,4-에폭시사이클로헥실)메틸트리에톡시실란(beta-(3,4-Epoxycyclohexyl)metyltriethoxysilane), 베타-(3,4-에폭시사이클로헥실)메틸트리프로톡시실란(beta-(3,4-Epoxycyclohexyl)metyltriprothoxysilane), 베타-(3,4-에폭시사이클로헥실)에틸트리에톡시실란(beta-(3,4-Epoxycyclohexyl)etyltriethoxysilane), 베타-(3,4-에폭시사이클로헥실)에틸트리프로톡시실란(beta-(3,4-Epoxycyclohexyl)etyltriproethoxysilane), 베타-(3,4-에폭시사이클로헥실)프로필트리에톡시실란(beta-(3,4-Epoxycyclohexyl)propyltriethoxysilane), 베타-(3,4-에폭시사이클로헥실)프로필트리프로톡시실란(beta-(3,4-Epoxycyclohexyl)propyltriprothoxysilane)으로 이루어진 군으로부터 선택되는 1종 이상인 것을 특징으로 한다.
상기 무기산은 황산, 질산, 인산 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나인 것 일수 있고 상기 무기산은 인산이고, 상기 식각 조성물은 황산을 첨가제로 더 포함할 수 있다.
상기 에폭시계 규소화합물의 양은 전체 혼합물에 있어서 0.005 내지 5중량%로 포함할 수 있다.
상기 식각 조성물은 조성물 전체에 대하여 불소화합물을 0.01 내지 1중량%로 더 포함할 수 있고 불소화합물은 불화수소, 불화암모늄, 불화수소암모늄 및 이들의 2종 이상의 혼합물로 이루어진 군에서 선택될 수 있다.
상기 규소화합물은 120 내지 190℃의 온도에서 실리콘산화막에 대한 식각을 방해하는데 효과적이고 160℃에서 실리콘질화막에 대한 식각 속도가 실리콘산화막에 대한 식각 속도보다 200배 이상 일수 있다.
본원 발명에 따른 식각 조성물은 실리콘산화막에 대한 실리콘질화막의 식각 선택비가 높은 특징을 가지는 것은 물론, 실리콘산화막의 식각 속도를 조절할 수 있고 폴리실리콘과 같은 하부막질에 대한 선택비 또한 우수하여 반도체 제조공정에서 광범위하게 적용이 가능하고 실리콘산화막 표면의 파티클 흡착 및 실리콘질화막의 제거 불량 등의 문제점을 개선할 수 있다.
또한 본원 발명의 식각 조성물은 고식각 및 고선택비를 구현할 수 있으므로, 매엽식 장비에 적용도 가능하다.
이하, 본원 발명을 보다 상세히 설명한다.
다른 식으로 정의되지 않는 한, 본 명세서에서 사용된 모든 기술적 및 과학적 용어들은 본원 발명이 속하는 기술분야에서 숙련된 전문가에 의해서 통상적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로, 본 명세서에서 사용된 명명법은 본 기술분야에서 잘 알려져 있고 통상적으로 사용되는 것이다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본원 발명의 일 실시형태는 인산, 에폭시(Epoxy)계 규소화합물 및 물을 포함함으로써, 하부 금속막 등의 손상 및 실리콘산화막의 식각을 억제하면서, 선택적으로 실리콘질화막을 식각할 수 있는 식각 조성물에 관한 것이다.
보다 상세하게는 반도체 제조공정에서, DRAM 및 Nand Flash Memory 제조공정에서 실리콘질화막을 선택적으로 습식 식각할 수 있는 조성물로 식각 선택비가 200이상인 선택적 실리콘질화막 식각 조성물에 관한 것이다.
본 명세서에서 식각량 및 식각 속도는 각각 식각 전후의 박막 두께의 감소량 및 감소 속도이다.
본 명세서에서 식각 선택비(실리콘질화막의 식각 속도/실리콘산화막의 식각 속도)는 실리콘질화막의 식각 속도와 실리콘산화막의 식각 속도의 비이다.
이하 본원 발명의 구체적인 실시형태를 설명하기로 한다. 그러나 이는 예시에 불과하며 본원 발명은 이에 제한되지 않는다.
본원 발명의 실리콘질화막 조성물은 무기산, 에폭시(Epoxy)구조를 가진 규소계 화합물 및 물을 포함한다.
상기 무기산은 황산, 질산, 인산 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나인 것 일수 있다. 바람직하게는 상기 무기산은 인산이고, 상기 식각 조성물은 황산을 첨가제로 더 포함할 수 있다.
인산은 실리콘질화막의 식각 선택비 및 식각 속도를 확보하기에 가장 좋은 무기산이며 다른 무기산과 혼합하여 사용시에 실리콘질화막과 실리콘산화막의 선택비를 조절할 수 있다.
상기 조성물에서 무기산의 함량은 80내지 90중량%가 바람직하다. 80중량% 미만인 경우 질화막에 대한 식각 속도가 낮아지는 문제점이 있으며, 90중량%를 초과하는 경우에는 산화막에 대한 질화막의 높은 선택비를 얻을 수 없다.
에폭시(Epoxy)계 규소화합물은 감마-글리시드옥시메틸트리메톡시실란(gamma-Glycidoxymetyltrimethoxysilane), 감마-글리시드옥시에틸트리메톡시실란(gamma-Glycidoxyethyltrimethoxysilane), 감마-글리시드옥시프로필트리메톡시실란(gamma-Glycidoxypropyltrimethoxysilane), 감마-글리시드옥시메틸트리에톡시실란(gamma-Glycidoxymetyltriethoxysilane), 감마-글리시드옥시메틸트리프로톡시실란(gamma-Glycidoxymetyltriprothoxysilane), 감마-글리시드옥시에틸트리에톡시실란(gamma-Glycidoxyethyltriethoxysilane), 감마-글리시드옥시에틸트리프로톡시실란(gamma-Glycidoxyethyltriprothoxysilane), 감마-글리시드옥시프로필트리에톡시실란(gamma-Glycidoxypropyltriethoxysilane), 감마-글리시드옥시프로필트리프로톡시실란(gamma-Glycidoxypropyltriprothoxysilane), 베타-(3,4-에폭시사이클로헥실)메틸트리메톡시실란(beta-(3,4-Epoxycyclohexyl)metyltrimethoxysilane), 베타-(3,4-에폭시사이클로헥실)에틸트리메톡시실란(beta-(3,4-Epoxycyclohexyl)etyltrimethoxysilane), 베타-(3,4-에폭시사이클로헥실)프로필트리메톡시실란(beta-(3,4-Epoxycyclohexyl)propyltrimethoxysilane), 베타-(3,4-에폭시사이클로헥실)메틸트리에톡시실란(beta-(3,4-Epoxycyclohexyl)metyltriethoxysilane), 베타-(3,4-에폭시사이클로헥실)메틸트리프로톡시실란(beta-(3,4-Epoxycyclohexyl)metyltriprothoxysilane), 베타-(3,4-에폭시사이클로헥실)에틸트리에톡시실란(beta-(3,4-Epoxycyclohexyl)etyltriethoxysilane), 베타-(3,4-에폭시사이클로헥실)에틸트리프로톡시실란(beta-(3,4-Epoxycyclohexyl)etyltriproethoxysilane), 베타-(3,4-에폭시사이클로헥실)프로필트리에톡시실란(beta-(3,4-Epoxycyclohexyl)propyltriethoxysilane), 베타-(3,4-에폭시사이클로헥실)프로필트리프로톡시실란(beta-(3,4-Epoxycyclohexyl)propyltriprothoxysilane) 또는 이들의 2종 이상의 혼합물로 이루어진 군에서 선택되는 어느 하나일 수 있다.
에폭시(Epoxy)계 규소화합물의 함량은 특별히 한정되지는 않으나, 전체 혼합물에 있어서 0.005 내지 5중량%로 포함할 수 있다. 0.001중량%미만이면 실리콘산화막에 대한 식각방지 효과가 저하되고 10중량% 초과이면 실리콘질화막과 실리콘산화막에 대한 선택비의 향상에 대한 폭이 줄어들고 실리콘질화막의 식각 불량이 발생 하거나 실리콘산화막 표면에 파티클이 잔류하는 문제점이 발생할 수 있다.
상기 식각 조성물은 조성물 전체에 대하여 불소화합물을 0.01 내지 1중량%로 더 포함할 수 있고 불소화합물은 불화수소, 불화암모늄, 불화수소암모늄 또는 이들의 2종 이상의 혼합물로 이루어진 군에서 선택될 수 있다.
상기 불소화합물이 0.01중량% 미만으로 첨가되는 경우 실리콘질화막의 식각 속도가 작아져 실리콘질화막 제거가 어려울 수 있으며 1중량%를 초과하는 경우 실리콘질화막의 식각속도가 높아지지만 실리콘산화막의 식각속도도 높아져서 선택비가 나빠지는 문제가 있다.
상기 규소화합물은 120 내지 190℃의 온도에서 산화막에 대한 식각을 방해하는데 효과적이고 160℃에서 실리콘질화막에 대한 식각 속도가 실리콘산화막에 대한 식각 속도보다 200배 이상 일수 있다.
아래에서는 본원 발명의 바람직한 실시예 및 비교예를 설명한다. 그러나 하기한 실시예는 본원 발명의 바람직한 일 실시예일 뿐 본원 발명이 하기한 실시예에 한정되는 것은 아니다.
실시예 1 내지 11
표 1, 표 2에 기재된 조성성분 및 조성비율로 마그네틱바가 설치되어 있는 각각의 실험용 비커에 투여한 후, 상온에서 10분동안 500rpm의 속도로 교반하여 조성물을 제조하였다.
비교예 1 내지 비교예 4
표 1에 기재된 조성성분 및 조성비율로 실시예와 동일한 방법으로 조성물을 제조하였다.
조성 식각 속도(A/min.) 선택비
무기산 규소화합물 물 질화막 산화막
성분 함량 성분 함량 성분 함량
실시예1 A-1 85 B-1 0.01 C-1 잔량 92.3 0.3 308
실시예2 A-1 85 B-1 0.1 C-1 잔량 91.8 0.2 459
실시예3 A-1 85 B-1 0.5 C-1 잔량 91.5 0.1 915
실시예4 A-1 85 B-1 1 C-1 잔량 90.8 0.1 908
실시예5 A-1 85 B-2 0.2 C-1 잔량 91.6 0.2 458
실시예6 A-1 85 B-3 0.05 C-1 잔량 91.8 0.3 306
실시예7 A-1 85 B-4 0.3 C-1 잔량 90.9 0.2 455
실시예8 A-1 85 B-5 0.1 C-1 잔량 91.5 0.2 458
실시예9 A-1 85 B-6 0.5 C-1 잔량 91.3 0.1 913
비교예1 A-1 85 B-1 0.001 C-1 잔량 92.5 0.9 103
비교예2 A-1 85 B-1 10 C-1 잔량 20.3 0.2 101
비교예3 A-1 85 B-7 0.1 C-1 잔량 90.3 1.4 65
비교예4 A-1 85 B-8 0.5 C-1 잔량 90.8 1.1 83
조성 식각 속도(A/min.) 선택비
무기산 규소화합물 물 불소화합물 질화막 산화막
성분 함량 성분 함량 성분 함량 성분 함량
실시예3 A-1 85 B-1 0.5 C-1 잔량 - 0 91.5 0.1 915
실시예10 A-1 85 B-1 0.5 C-1 잔량 D-1 0.1 173.9 0.1 1739
실시예11 A-1 85 B-1 0.5 C-1 잔량 D-2 0.1 208.7 0.2 1044
A-1 : 인산
B-1 : 감마-글리시드옥시프로필트리메톡시실란
B-2 : 감마-글리시드옥시에틸트리에톡시실란
B-3 : 감마-글리시드옥시메틸트리메톡시실란
B-4 : 감마-글리시드옥시프로필트리프로톡시실란
B-5 : 베타-(3,4-에폭시사이클로헥실)에틸트리메톡시실란
B-6 : 베타-(3,4-에폭시사이클로헥실)프로필트리메톡시실란
B-7 : 테트라 에틸 올소 실리케이트(Tetra ethly Ortho silicate)
B-8 : 아미노 프로필 트리에톡시-실란
C-1 : 탈이온수
D-1 : 불화암모늄 (NH4F)
D-2 : 불산
특성 측정(실리콘산화막 및 실리콘질화막의 식각 속도 측정)
상기 실시예 및 비교예에서 제조된 식각 조성물의 성능을 측정하기 위하여 CVD 방법을 이용하여 반도체 제조 과정과 동일하게 증착하여 실리콘질화막 및 실리콘산화막 웨이퍼를 각각 준비하였다.
식각을 시작하기 전, 주사전자현미경 및 엘립소미터를 이용하여 식각전의 두께를 측정하였다.
이후에 500rpm의 속도로 교반되는 석영 재질의 교반조에서 160℃로 유지되고 있는 식각 조성물에 실리콘산화막 및 실리콘질화막의 웨이퍼의 쿠폰을 침지하여 식각 공정을 진행하고 식각이 완료된 이후에 초순수로 세정한 후 건조 장치를 이용하여 잔여 식각 조성물 및 수분을 완전히 건조 시켰다.
건조된 웨이퍼의 쿠폰은 주사전자현미경 및 엘립소미터를 이용하여 식각 후의 박막 두께를 측정하였다.
식각 전후의 박막 두께를 통하여 식각 속도를 측정하였다.
상기 표 1을 참조하면, 실시예 1 내지 9의 식각 조성물은 실리콘산화막 대비 우수한 실리콘질화막의 선택적인 식각속도를 가지는 것으로 알 수 있으며, 이는 실리콘산화막에 대한 식각 억제를 통하여 이루어짐을 알 수 있다.
이러한 결과로부터 본원 발명의 식각 조성물이 에폭시(Epoxy)계 규소화합물을 포함함으로써 실리콘질화막의 식각속도, 식각 선택비, 및 식각 안정성을 향상시켜 식각 공정 효율을 향상시킬 수 있는 식각 조성물을 제공할 수 있음을 확인하였다.
상기 표 2를 참조하면 실시예 10 내지 11에서 에폭시계 규소화합물의 실리콘산화막 식각 억제제와 불소화합물의 실리콘질화막 식각 증가제를 함께 사용하여 제조된 식각 조성물은 불소화합물의 첨가로 인하여 실리콘질화막의 식각 속도가 보다 현저히 증가되었으며 실리콘산화막의 식각 속도는 거의 변화가 없었음을 확인할 수 있다.
불소화합물을 사용하지 않은 실시예 3과 비교하여서는, 불소화합물의 작용으로 실리콘질화막의 식각 속도는 거의 2배 이상 증가하였고, 실리콘산화막 식각 억제제의 작용으로 산화막의 식각 속도는 거의 변화가 없음으로 인해 선택비를 크게 향상시킨 효과를 얻고 있다.
따라서, 본원 발명의 에칭 용액은 실리콘질화막의 식각공정에 사용되어 고식각 및 고선택비를 구현할 수 있으므로, 매엽식 장비에도 적용이 가능하다.
특성 측정(실리콘산화막의 파티클 및 이상성장 측정)
식각 조성물 내에서 발생된 반응 부산물들은 석출되어 식각 공정이 수행된 막질의 두께를 증가시킬 수 있다. 이러한 현상을 이상 성장이라 한다. 또한, 식각 조성물 내에서 생성된 반응 부산물들은 파티클을 생성할 수 있다. 상술된 이상 성장 및 파티클이 발생하는 경우, 후속 공정에서 다양한 불량을 발생시킬 수 있다.
상기 비교예1 내지 4 및 실시예 1 내지 11에서 식각된 실리콘산화막들의 표면을 전자 현미경(SEM)으로 스캐닝하여 파티클 발생 여부를 검사하고, 식각된 실리콘산화막들의 수직 단면을 전자 현미경(SEM)으로 촬영하여 이상 성장 여부를 검사한 결과를 하기 표 3에 나타내었다.
파티클 유무 이상 성장 유무
실시예1 X X
실시예2 X X
실시예3 X X
실시예4 X X
실시예5 X X
실시예6 X X
실시예7 X X
실시예8 X X
실시예9 X X
실시예10 X X
실시예11 X X
비교예1 X O
비교예2 O O
비교예3 O O
비교예4 O O
실시예 1 내지 11과 비교예를 대비해보면, 위 표 3에 나타난 바와 같이, 본원 발명에 따른 식각 조성물인 실시예 1 내지 11에서는 파티클 및 이상성장 모두 발생하지 않았다.
이에 비하여, 비교예 1에서는 이상 성장이 발생하였으며, 비교예 2 내지 4에서는 파티클 및 이상 성장이 모두 발생하였다.
결과적으로, 본원 발명에 따른 식각 조성물은 식각 공정에서 발생할 수 있는 파티클 및 이상 성장을 최소화하여 불량 발생을 감소시킬 수 있다.

Claims (11)

  1. 무기산, 에폭시(Epoxy)계 규소화합물 및 물을 포함하는 실리콘질화막 식각 조성물.
  2. 제1항에 있어서, 불소화합물을 더욱 포함하는 것을 특징으로 하는 실리콘질화막 식각 조성물.
  3. 제1항에 있어서, 상기 무기산 80 내지 90중량%, 상기 에폭시(Epoxy)계 규소화합물 0.005 내지 5중량% 및 잔량의 물로 이루어진 것을 특징으로 하는 실리콘질화막 식각 조성물.
  4. 제2항에 있어서, 상기 무기산 80 내지 90중량%, 상기 에폭시(Epoxy)계 규소화합물 0.005 내지 5중량%, 불소화합물 0.01 내지 1중량% 및 잔량의 물로 이루어진 것을 특징으로 하는 실리콘질화막 식각 조성물.
  5. 제1항 또는 제2항에 있어서, 에폭시(Epoxy)계 규소화합물은 감마-글리시드옥시메틸트리메톡시실란(gamma-Glycidoxymetyltrimethoxysilane), 감마-글리시드옥시에틸트리메톡시실란(gamma-Glycidoxyethyltrimethoxysilane), 감마-글리시드옥시프로필트리메톡시실란(gamma-Glycidoxypropyltrimethoxysilane), 감마-글리시드옥시메틸트리에톡시실란(gamma-Glycidoxymetyltriethoxysilane), 감마-글리시드옥시메틸트리프로톡시실란(gamma-Glycidoxymetyltriprothoxysilane), 감마-글리시드옥시에틸트리에톡시실란(gamma-Glycidoxyethyltriethoxysilane), 감마-글리시드옥시에틸트리프로톡시실란(gamma-Glycidoxyethyltriprothoxysilane), 감마-글리시드옥시프로필트리에톡시실란(gamma-Glycidoxypropyltriethoxysilane), 감마-글리시드옥시프로필트리프로톡시실란(gamma-Glycidoxypropyltriprothoxysilane), 베타-(3,4-에폭시사이클로헥실)메틸트리메톡시실란(beta-(3,4-Epoxycyclohexyl)metyltrimethoxysilane), 베타-(3,4-에폭시사이클로헥실)에틸트리메톡시실란(beta-(3,4-Epoxycyclohexyl)etyltrimethoxysilane), 베타-(3,4-에폭시사이클로헥실)프로필트리메톡시실란(beta-(3,4-Epoxycyclohexyl)propyltrimethoxysilane), 베타-(3,4-에폭시사이클로헥실)메틸트리에톡시실란(beta-(3,4-Epoxycyclohexyl)metyltriethoxysilane), 베타-(3,4-에폭시사이클로헥실)메틸트리프로톡시실란(beta-(3,4-Epoxycyclohexyl)metyltriprothoxysilane), 베타-(3,4-에폭시사이클로헥실)에틸트리에톡시실란(beta-(3,4-Epoxycyclohexyl)etyltriethoxysilane), 베타-(3,4-에폭시사이클로헥실)에틸트리프로톡시실란(beta-(3,4-Epoxycyclohexyl)etyltriproethoxysilane), 베타-(3,4-에폭시사이클로헥실)프로필트리에톡시실란(beta-(3,4-Epoxycyclohexyl)propyltriethoxysilane), 베타-(3,4-에폭시사이클로헥실)프로필트리프로톡시실란(beta-(3,4-Epoxycyclohexyl)propyltriprothoxysilane) 또는 이들의 2종 이상의 혼합물로 이루어진 군에서 선택되는 것을 특징으로 하는 실리콘질화막 식각 조성물.
  6. 제1항 또는 제2항에 있어서, 상기 무기산은 황산, 질산, 인산 또는 이들의 2종 이상의 혼합물로 이루어진 군에서 선택되는 것을 특징으로 하는 실리콘질화막 식각 조성물.
  7. 제6항에 있어서, 상기 무기산은 인산 및 황산인 것을 특징으로 하는 실리콘질화막 식각 조성물.
  8. 제4항에 있어서, 상기 불소화합물은 불화수소, 불화암모늄, 불화수소암모늄 또는 이들의 2종 이상의 혼합물로 이루어진 군에서 선택되는 것을 특징으로 하는 실리콘질화막 식각 조성물.
  9. 제1항 또는 제2항에 있어서, 상기 에폭시(Epoxy)계 규소화합물은 120 내지 190℃의 온도에서 실리콘산화막에 대한 식각을 방해하는 것을 특징으로 하는 실리콘질화막 식각조성물.
  10. 제9항에 있어서, 상기의 조성물은 160℃에서 실리콘질화막에 대한 식각 속도가 실리콘산화막에 대한 식각 속도보다 200배 이상인 것을 특징으로 하는 실리콘질화막 식각조성물.
  11. 제10항에 있어서, 상기 실리콘질화막에 대한 식각 속도가 실리콘산화막에 대한 식각 속도보다 1000배 이상인 것을 특징으로 하는 실리콘질화막 식각조성물.
PCT/KR2020/001801 2019-03-06 2020-02-10 실리콘질화막 식각 조성물 WO2020180016A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021547825A JP7271691B2 (ja) 2019-03-06 2020-02-10 シリコン窒化膜エッチング組成物
CN202080018653.6A CN113518817B (zh) 2019-03-06 2020-02-10 氮化硅膜蚀刻组合物
US17/430,480 US11555150B2 (en) 2019-03-06 2020-02-10 Etching composition for silicon nitride film

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190025511A KR102031251B1 (ko) 2019-03-06 2019-03-06 실리콘질화막 식각 조성물
KR10-2019-0025511 2019-03-06

Publications (1)

Publication Number Publication Date
WO2020180016A1 true WO2020180016A1 (ko) 2020-09-10

Family

ID=68210208

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/001801 WO2020180016A1 (ko) 2019-03-06 2020-02-10 실리콘질화막 식각 조성물

Country Status (6)

Country Link
US (1) US11555150B2 (ko)
JP (1) JP7271691B2 (ko)
KR (1) KR102031251B1 (ko)
CN (1) CN113518817B (ko)
TW (1) TWI740368B (ko)
WO (1) WO2020180016A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111925803A (zh) * 2020-08-14 2020-11-13 上海新阳半导体材料股份有限公司 高选择比氮化硅蚀刻液、其制备方法及应用

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102031251B1 (ko) 2019-03-06 2019-10-11 영창케미칼 주식회사 실리콘질화막 식각 조성물
CN115894077B (zh) * 2022-10-10 2023-07-25 湖北兴福电子材料股份有限公司 3d nand结构片的选择性蚀刻液

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110031796A (ko) * 2009-09-21 2011-03-29 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20150046139A (ko) * 2012-11-16 2015-04-29 후지필름 가부시키가이샤 반도체 기판의 에칭액, 이것을 사용한 에칭 방법 및 반도체 소자의 제조 방법
KR20170126049A (ko) * 2016-05-04 2017-11-16 오씨아이 주식회사 실리콘 질화막 식각 용액
KR20180066764A (ko) * 2016-12-09 2018-06-19 동우 화인켐 주식회사 다중막 식각액 조성물 및 이를 이용한 식각방법 및 이를 이용한 표시 장치용 어레이 기판의 제조방법
KR102031251B1 (ko) * 2019-03-06 2019-10-11 영창케미칼 주식회사 실리콘질화막 식각 조성물

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5728203A (en) * 1995-10-26 1998-03-17 Lord Corporation Aqueous protective and adhesion promoting composition
US6605365B1 (en) * 1996-11-04 2003-08-12 The Boeing Company Pigmented alkoxyzirconium sol
US6812990B1 (en) * 2000-04-26 2004-11-02 Micron Technology, Inc. Method for making sol gel spacers for flat panel displays
US7695890B2 (en) * 2005-09-09 2010-04-13 Brewer Science Inc. Negative photoresist for silicon KOH etch without silicon nitride
US7709178B2 (en) * 2007-04-17 2010-05-04 Brewer Science Inc. Alkaline-resistant negative photoresist for silicon wet-etch without silicon nitride
JP2012099550A (ja) * 2010-10-29 2012-05-24 Sanyo Chem Ind Ltd 窒化ケイ素用エッチング液
DE102013215440A1 (de) * 2013-08-06 2015-02-12 Henkel Ag & Co. Kgaa Metallvorbehandlung mit sauren wasserhaltigen Zusammensetzungen umfassend Silane
WO2015146749A1 (ja) * 2014-03-26 2015-10-01 東レ株式会社 半導体装置の製造方法及び半導体装置
EP3040445B1 (de) * 2014-12-30 2019-02-06 Ewald Dörken Ag Passivierungszusammensetzung aufweisend eine silanmodifizierte Silikatverbindung
KR102415960B1 (ko) * 2016-02-05 2022-07-01 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법
CN107345137A (zh) * 2016-05-04 2017-11-14 Oci有限公司 能够抑制颗粒出现的蚀刻溶液
TW201802231A (zh) * 2016-07-04 2018-01-16 Oci有限公司 氮化矽膜蝕刻溶液
KR101907637B1 (ko) * 2018-02-09 2018-12-05 엘티씨에이엠 주식회사 실리콘질화막의 고선택비 식각 조성물
KR102343436B1 (ko) * 2018-07-11 2021-12-24 삼성에스디아이 주식회사 실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110031796A (ko) * 2009-09-21 2011-03-29 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20150046139A (ko) * 2012-11-16 2015-04-29 후지필름 가부시키가이샤 반도체 기판의 에칭액, 이것을 사용한 에칭 방법 및 반도체 소자의 제조 방법
KR20170126049A (ko) * 2016-05-04 2017-11-16 오씨아이 주식회사 실리콘 질화막 식각 용액
KR20180066764A (ko) * 2016-12-09 2018-06-19 동우 화인켐 주식회사 다중막 식각액 조성물 및 이를 이용한 식각방법 및 이를 이용한 표시 장치용 어레이 기판의 제조방법
KR102031251B1 (ko) * 2019-03-06 2019-10-11 영창케미칼 주식회사 실리콘질화막 식각 조성물

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111925803A (zh) * 2020-08-14 2020-11-13 上海新阳半导体材料股份有限公司 高选择比氮化硅蚀刻液、其制备方法及应用

Also Published As

Publication number Publication date
TW202033747A (zh) 2020-09-16
US20220127530A1 (en) 2022-04-28
US11555150B2 (en) 2023-01-17
JP7271691B2 (ja) 2023-05-11
CN113518817B (zh) 2022-08-16
JP2022520655A (ja) 2022-03-31
KR102031251B1 (ko) 2019-10-11
TWI740368B (zh) 2021-09-21
CN113518817A (zh) 2021-10-19

Similar Documents

Publication Publication Date Title
WO2020180016A1 (ko) 실리콘질화막 식각 조성물
KR101380487B1 (ko) 실리콘 질화막의 에칭 용액
US10995268B2 (en) Etching composition effective to selectively wet etch a silicon nitride film
KR102443370B1 (ko) 실리콘 질화막 식각액 조성물
EP1635224A2 (en) Composition for removing a photoresist residue and polymer residue, and residue removal process using the same
KR101907637B1 (ko) 실리콘질화막의 고선택비 식각 조성물
WO2022030765A1 (ko) 텅스텐막에 대한 질화티타늄막의 식각 선택비를 조절하기 위한 식각액 조성물 및 이를 이용한 식각방법
KR102484988B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
JPH11219945A (ja) 半導体装置のエッチングマスク形成方法
WO2024007909A1 (zh) 一种蚀刻组合物、蚀刻方法及应用
EP0561236A1 (en) An aqueous ammonia composition for the cleaning of semi-conductor substrates
WO2016171350A1 (ko) 구리 배선 연마용 ｃｍｐ 슬러리 조성물 및 이를 이용한 연마방법
KR101335855B1 (ko) 실리콘 질화막의 에칭 용액
TW201938767A (zh) 抑制氧化鋁之損害之組成物及使用此組成物之半導體基板之製造方法
US20090008366A1 (en) Etching composition and method for etching a substrate
WO2019225856A1 (ko) 실리콘 질화막 식각용 조성물 및 이를 이용한 식각 방법
CN114621769A (zh) 一种蚀刻组合物及其应用
KR102450687B1 (ko) 실리콘 질화막 식각 조성물
KR102464161B1 (ko) 실리콘 질화막 식각 조성물
KR102309755B1 (ko) 질화티타늄막 및 텅스텐막 적층체 식각용 조성물 및 이를 이용한 반도체 소자의 식각방법
KR102278765B1 (ko) 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법
KR102636997B1 (ko) 폴리실리콘 식각액 제조용 조성물 및 이를 포함하는 폴리실리콘 식각액
KR102247235B1 (ko) 티타늄막 식각액 조성물
KR102457243B1 (ko) 실리콘 질화막 식각 조성물
CN105543008A (zh) 一种用于低k介电材料的清洗处理的清洗液组合物

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20765877

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021547825

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20765877

Country of ref document: EP

Kind code of ref document: A1