KR20170057935A - 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물 및 이를 이용한 반도체 소자의 제조 방법 - Google Patents

실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물 및 이를 이용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20170057935A
KR20170057935A KR1020150161443A KR20150161443A KR20170057935A KR 20170057935 A KR20170057935 A KR 20170057935A KR 1020150161443 A KR1020150161443 A KR 1020150161443A KR 20150161443 A KR20150161443 A KR 20150161443A KR 20170057935 A KR20170057935 A KR 20170057935A
Authority
KR
South Korea
Prior art keywords
etching
silicon
fluoride
film
etching composition
Prior art date
Application number
KR1020150161443A
Other languages
English (en)
Other versions
KR102514008B1 (ko
Inventor
박진철
이길호
송용성
Original Assignee
솔브레인 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 솔브레인 주식회사 filed Critical 솔브레인 주식회사
Priority to KR1020150161443A priority Critical patent/KR102514008B1/ko
Publication of KR20170057935A publication Critical patent/KR20170057935A/ko
Application granted granted Critical
Publication of KR102514008B1 publication Critical patent/KR102514008B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 불소화합물을 포함하는 식각 조성물에 의한 실리콘계 성막의 데미지를 저감하기 위한 식각 조성물 및 이를 이용하여 제조된 반도체 소자에 관한 것으로, 실리콘 성막으로 구성된 절연막의 손상은 감소되고, 주 배선 및 배리어 막은 용이하게 식각되어 전기적 신호전달에 효과적이다.

Description

실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물 및 이를 이용한 반도체 소자의 제조 방법{ETCHANT COMPOSITION FOR REDUCE DAMAGE OF SILICON DEPOSITED FILM, AND METHOD FOR PREPARING SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 불소화합물과 과산화수소를 포함하는 식각액에 의한 실리콘계 성막의 데미지를 저감하기 위한 식각 조성물 및 이를 이용한 반도체 소자의 제조방법에 관한 것이다.
반도체 소자 및 박막 트랜지스터 액정 디스플레이(TFT-LCD) 등의 전자 소자의 미세 회로는 기판 상에 형성된 알루미늄, 알루미늄 합금, 구리, 구리 합금 등의 도전성 금속막 또는 실리콘 산화막, 실리콘 질화막 등의 절연막에 포토레지스트를 균일하게 도포한 다음, 패턴이 새겨진 마스크를 통하여 빛을 조사한 후 현상을 통하여 원하는 패턴의 포토레지스트를 형성시키고, 건식 또는 습식 식각으로 포토레지스트 하부에 있는 금속막 또는 절연막에 패턴을 전사한 후, 필요없는 포토레지스트를 박리 공정에 의해 제거하는, 일련의 리소그래피(lithography) 공정을 거쳐 완성된다.
최근에는 박막 트랜지스터 액정표시장치의 전기적 신호 지연을 감소시키기 위해 TFT-LCD 등에 사용되는 게이트 및 소스/드레인 금속 배선으로 종래 사용되었던 알루미늄 및 크롬 배선을 저항값이 낮고 환경적으로 문제가 없는 구리(Cu) 금속 배선재로 전환하는 기술이 각광받고 있다. 그러나 구리 금속은 유리 기판 및 실리콘 절연막과의 접착력(adhesion)이 낮으며 실리콘 막으로 확산(diffusion)되는 문제점이 있다. 이러한 확산을 예방하기 위해 다양한 장벽 금속(barrier metal)을 이용한 배리어 막을 구비하게 되는데, 그 중 가장 많이 사용되는 장벽금속이 몰리브덴이나 그 합금이다.
구리와 몰리브덴 합금을 효과적으로 식각하기 위해서 일반적으로 과수계(H2O2계) 식각액을 사용하는데, 과산화수소 식각액에서 구리는 pH가 낮을수록, 몰리브덴합금은 pH가 높을 수록 식각이 잘 되는 특성을 가지기 때문에 조성물의 성분을 구성하는데 있어 많은 어려움이 있다.
구체적으로 pH가 높은 영역에서는 과산화수소의 안정성이 나쁘기 때문에 일반적으로 과산화수소 식각액의 pH는 1 내지 3으로 형성하게 되는데, 이 pH의 영역대에서 불소 화합물을 사용하지 않으면, 몰리브덴 합금의 잔사(residue)가 발생하여 판넬 제조공정에 불량을 야기시키게 되므로, 이를 방지하기 위해 식각액 조성물에 불소 화합물을 추가하게 된다.
보통 디스플레이 소자를 제조할 때, 전극과 전극 사이에 이산화규소(silicon dioxide), 질화규소(silicon nitride) 등과 같은 실리콘(Si)계 화합물을 절연막으로 성막, 도포하여 사용하고 있다. 또한, 반도체 층으로는 금속이 도핑된 단결정, 다결정 등의 실리콘계 막을 사용하고 있다.
그리고, 디스플레이 소자의 다른 한편으로는 구리(Cu)와 알루미늄(Al) 등과 같은 주 배선 및 배리어 막으로 사용하는 몰리브덴(Mo), 티타늄(Ti), 몰리브덴-티타늄 복합체(MoTi) 등의 용이한 식각을 위해서 불화물을 식각액 조성에 포함시켜야 한다. 그러나 식각액에 불화물이 함유된 경우, 실리콘(Si)계 화합물로 구성된 절연막이나 반도체 층의 데미지가 불가피하며, 이렇게 실리콘계 화합물 증착막에 데미지가 발생할 경우 소자특성이나 수율에 커다란 영향을 주게 된다.
또한, 불소 화합물을 포함하는 식각액을 사용하면 상기와 같은 실리콘계 성막이나 유리기판의 식각이 야기되는 것뿐 아니라, 판넬 제조공정 중 불량 발생 시 유리기판의 재사용이 제한된다는 문제점이 있다.
따라서, 실리콘(Si)계 화합물 증착막 손상이 전혀 없고, 구리, 몰리브덴, 티타늄 및 그의 합금의 식각이 우수하면서 잔사 문제를 발생시키지 않고, 과산화수소의 안정성이 우수하여 처리매수 능력이 증가된 식각 조성물에 대한 연구가 요구된다.
일본공개 제2012-099550호(질화규소용 부식액) 한국공개 제2014-0065618호(액정표시장치용 어레이 기판의 제조방법)
본 발명의 목적은 실리콘계 화합물로 구성된 성막의 데미지를 저감할 수 있는 식각액 조성물을 제공하는 것이다.
본 발명의 다른 목적은 상기 식각 조성물을 이용하여 제조된 반도체 소자를 제공하는 것이다.
본 발명의 바람직한 일 실시예에 따르면, 과산화수소, 불소계 화합물 및 알콕시 실란을 포함하는 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물을 제공한다.
상기 알콕시 실란은 메틸 트리메톡시 실란(Methyltrimethoxy silane), 아미노프로필 트리메톡시 실란(Aminopropyl trimethoxy silane) 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나일 수 있다.
상기 불소계 화합물은 불화수소, 불화암모늄, 불화나트륨, 불화칼륨, 중불화암모늄, 중불화나트륨, 중불화칼륨, 테트라메틸암모늄 플루오라이드, 테트라에틸암모늄 플루오라이드, 테트라부틸암모늄 플루오라이드, 벤질트리메틸암모늄 플루오라이드 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나일 수 있다.
상기 과산화수소는 5 내지 20 중량%, 상기 불소계 화합물은 0.05 내지 0.5 중량%, 상기 알콕시 실란은 0.01 내지 0.1 중량%만큼 포함될 수 있다.
상기 식각 조성물은 킬레이팅제, 보조 킬레이팅제, 부식억제제, 용매 및 이들의 혼합물 중에서 선택되는 어느 하나를 더 포함할 수 있다.
본 발명의 다른 일 실시예에 따르면, (a) 기판 상에 구리계 단일 금속막, 구리계와 전이금속계의 다층 금속막에서 선택되는 어느 하나의 금속막을 형성하고, 과산화수소, 불소계 화합물 및 알콕시실란을 포함하는 식각 조성물로 식각하여 게이트 전극을 형성하는 단계; (b) 상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성하는 단계; (c) 상기 게이트 절연층 상에 반도체층을 형성하는 단계; (d) 상기 구리계 단일 금속막, 구리계와 전이금속계의 다층 금속막에서 선택되는 어느 하나의 금속막을 형성하고, 과산화수소, 불소계 화합물 및 알콕시실란을 포함하는 식각 조성물로 식각하여 소스/드레인 전극을 형성하는 단계; 및 (e) 상기 소스/드레인 전극에 연결된 화소 전극을 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
상기 게이트 절연층은 산화실리콘, 이산화실리콘, 질화실리콘 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나의 실리콘계 화합물 증착막을 포함할 수 있다.
상기 전이금속계는 몰리브데늄(Mo), 타이타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 팔라듐(Pd), 이리듐(Ir)의 산화물, 질화물, 황화물, 탄화물, 인화물 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다.
본 발명의 또 다른 일 실시예의 방법에 따르면, 상기와 같은 조성물 또는 방법으로 제조되는 반도체 소자를 제공한다.
본 발명에 따른 식각 조성물을 사용하였을 때, 실리콘계 화합물로 구성된 성막의 데미지 수준이 저감되는 효과가 있다.
또한, 본 발명의 식각 조성물을 사용하여 제조한 반도체 소자의 경우, 실리콘 성막으로 구성된 절연막의 손상은 감소되고, 주 배선 및 배리어 막은 용이하게 식각되어 전기적 신호전달에 효과적이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 더욱 상세하게 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명의 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용한 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 발명의 명세서에서 '포함한다' 또는 '가지다' 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명의 일 실시예에 따른 식각 조성물은 과산화수소(H2O2)와 불소계 화합물을 포함하는 식각액에 의한 실리콘 성막의 데미지를 저감하기 위하여 알콕시실란(Alkoxy silane)을 더 포함하는 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물이다.
본 발명의 명세서에서 상기 식각 조성물은 구리(Cu)계 단일 금속막, 알루미늄(Al)계 금속막, 또는 구리계와 전이금속계의 다층 금속막을 용이하게 식각하면서도, 실리콘계 화합물 성막에 데미지를 줄일 수 있는 식각액(etchant) 조성물이다. 상기 전이금속계 금속은 몰리브데늄(Mo), 타이타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 팔라듐(Pd), 이리듐(Ir)의 산화물, 질화물, 황화물, 탄화물, 인화물 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나일 수 있다. 상기 다층 금속막은 바람직하게는 구리계 금속막, 몰리브덴계 금속막, 및 타이타늄계 금속막의 다층막일 수 있다.
상기 알콕시실란은 메틸트리메톡시실란(methyltrimethoxysilane), 아미노프로필트리메톡시실란(aminopropyltrimethoxysilane) 및 이들의 혼합물로 이루어진 군에서 선택된 어느 하나를 사용할 수 있다.
상기 알콕시실란은 전체 식각 조성물 총 중량 대비 0.01 내지 0.1 중량%만큼 포함될 수 있으며, 상기 알콕시실란이 0.01 중량% 미만으로 첨가될 경우, 실리콘계 화합물의 증착막 데미지 저감효과를 얻기 어려우며, 0.1 중량%를 초과할 경우, pH의 증가로 인하여 식각액의 안정성이 저하되어 시간 경과에 따른 식각 특성이 유지되지 않는 문제가 발생할 수 있다.
상기 불소계 화합물은 불화수소(hydrogen fluoride, HF), 불화암모늄(ammonium fluoride, NH4F), 불화나트륨(sodium fluoride, NaF), 불화칼륨(potassium fluoride, KF)과 같은 불화염, 중불화암모늄(ammonium bifluoride, NH4F·HF), 중불화나트륨(sodium bifluoride), 중불화칼륨(potassium bifluoride), 중불화주석, 중불화안티몬과 같은 중불화염, 테트라메틸암모늄 플루오라이드(tetramethylammonium fluoride, (CH3)4NF), 테트라에틸암모늄 플루오라이드(tetraethylammonium fluoride, (C2H5)4NF), 테트라부틸암모늄 플루오라이드(tetrabutylammonium fluoride, [CH3(CH2)3]4NF), 벤질트리메틸암모늄 플루오라이드(benzyltrimethylammonium fluoride, C6H5CH2N(CH3)3F) 및 이들의 혼합물 등일 수 있다.
상기 불소계 화합물은 전체 식각 조성물 총 중량 대비 0.05 내지 0.5 중량%의 함량으로 포함될 수 있다. 상기 불소계 화합물이 0.05 중량% 미만으로 첨가될 경우, 몰리브데늄 등의 전이금속계 증착막의 식각효과가 낮아지며, 0.5 중량%를 초과할 경우, 실리콘계 증착막의 데미지를 제어하기 어려운 문제가 발생할 수 있다.
상기 과산화수소는 산화제의 일종으로 식각 조성물에 포함될 수 있으며, 상기 식각 조성물에는 과산화수소 이외에도 하나 이상의 산화제가 더 포함될 수 있다. 상기 산화제는, 비제한적으로, 과산화수소 및 그의 염, 차아염소산염(hypochlorite), 과황산염(persulfate), 과산화유기산(peroxyorganic acid), 과망간산염(permanganate salt), 차아염소산 나트륨(sodium hypochlorite), 과탄산나트륨(sodium percarbonate), 염소산염(chlorate), 질산(nitric acid) 및 그의 염, 과옥소산염(peroidate), 과브롬산염(perbromate), 요오드산염(iodate), 과염소산염(perchlorate) 및 브롬산염(bromate)를 포함한다.
상기 과산화수소를 포함한 산화제는 전체 식각 조성물 총 중량 대비 5 내지 20 중량%로 포함될 수 있다. 상기 산화제가 5 중량% 미만으로 첨가될 경우, 구리, 몰리브데늄 등 금속막의 부식산화를 통한 식각속도가 낮아질 수 있으며, 20 중량%를 초과할 경우, 산화반응을 제어하기 어려운 문제가 발생할 수 있다.
보다 상세하게 본 발명의 일 실시예에 따른 상기 식각 조성물은 과산화수소, 불소계 화합물 및 알콕시실란계 화합물을 포함하고, 그 밖에 킬레이팅제, 보조 킬레이트화제, 부식억제제, 피로인산나트륨(Sodium Pyrophosphate), 테트라메틸 암모늄 하이드록사이드(Tetramethyl Ammonium Hydroxide, TMAH), 및 용매로 구성된 군에서 선택된 하나 이상의 첨가물을 추가로 포함할 수 있다.
상기 킬레이팅제는 산화제인 과산화수소의 분해를 억제하는 역할을 할 수 있다. 상기 킬레이팅제는 분자 내 아미노기 및 카르복실기를 포함하는 화합물로서, 알라닌 계열, 아미노부티르산계열, 글루탐산계열, 글리신계열, 이미노디아세트산(Iminodiacetic acid(C4H7NO4), IDA)계열, 니트릴로트리아세트산계열, 또는 사르코신계열의 화합물들이 사용될 수 있다. 구체적인 예로는 IDA, N-((2-아세트아미도)이미노)디아세트산, 에틸렌디아민테트라아세트산(Ethylenediaminetetraacetic acid, EDTA), 디에틸렌트리아민펜타아세트산(Diethylenetrimainepentaacetic acid, DTPA), 알라닌(Alanine), 아미노부티르산(Aminobutyric acid), 글루탐산(Glutamic acid), 글리신(Glycine), 니트릴로트리아세트산(Nitrilotriacetic acid) 및 사르코신(Sarcosine) 등을 들 수 있으며, 이들 중 하나 이상의 혼합물을 사용할 수도 있다. 이 중에서도 IDA가 개선효과 면에서 보다 바람직하다.
상기 킬레이팅제는 식각 조성물 총 중량에 대하여 0.1 내지 5.0 중량%로 포함되는 것이 바람직하며, 만약 킬레이팅제가 0.1 중량% 미만으로 포함될 경우, Cu 농도가 높아질수록 식각 특성을 유지하기 어려우며, 5.0 중량%를 초과하는 경우에는 Cu 농도가 높아질수록 CD Loss 발생정도를 제어하기 어렵다.
상기 보조 킬레이트화제는 질산염, 황산염, 인산염, 아세트산염, 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나일 수 있다. 바람직하게 상기 보조 킬레이트화제는 구연산 암모늄(ammonium citrate)일 수 있으며, 상기 보조 킬레이트화제는 식각 조성물 총 중량에 대하여 0.1 내지 5.0 중량%만큼 포함될 수 있다. 상기 보조 킬레이트화제가 0.1 중량% 미만으로 포함될 경우, 안정성 제어가 어려우며, 5.0 중량%를 초과하는 경우에는 pH가 증가됨에 따라 안정성이 우려되며 식각 속도가 제어되지 않는 문제가 발생할 우려가 있다.
상기 부식억제제는 금속 배선 표면의 금속과 결합하여 식각 조성물에 의한 부식을 억제함으로써 금속 배선을 보호하는 것으로, 아졸계 화합물을 주로 사용할 수 있으며, 보다 구체적으로 1,2,4-트리아졸, 벤조트리아졸, 5-메틸-벤조트리아졸, 톨릴트리아졸(tolytriazole) 등의 트리아졸계 화합물, 5-아미노테트라졸(5-Aminotetrazole(CH3N5), ATZ), 펜틸렌테트라졸(Pentylenetetrazole, PTZ), 1-알킬-5-아미노테트라졸, 5-히드록시테트라졸, 1-알킬-5-히드록시테트라졸 등의 테트라졸계 화합물, 이미다졸, 2-메틸이미다졸, 2-에틸이미다졸, 2-프로필이미다졸, 2-아미노이미다졸, 4-메틸이미다졸, 4-에틸이미다졸, 4-프로필이미다졸 등의 이미다졸계 화합물, 피롤(pyrrole), 피라졸(pyrazole), 또는 테트라졸-5-티올 등의 티올계 화합물 등에서 1종 이상을 사용할 수 있다. 이 중에서도 바람직하게는 금속 배선에 대한 부식 방지 효과와 더불어 식각 조성물의 안정성 개선 효과가 우수한 ATZ를 사용하는 것이 바람직하다.
상기 부식 억제제는 식각 조성물 총 중량에 대하여 0.1 내지 1.0 중량%로 포함되는 것이 바람직하다. 만약 부식억제제의 함량이 0.1 중량% 미만이면 부식억제 효과가 미미하고, 1.0 중량%를 초과하면 식각 속도가 감소될 수 있기 때문에 바람직하지 않다.
그리고, 상기 식각 조성물에 있어서, 상술한 성분들을 제외한 함량으로 용매가 포함될 수 있다. 상기 용매는 구체적으로 물, 탈이온수, 알코올, 글리콜 에테르, 에테르, 에스테르, 케톤, 카보네이트, 아미드 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나일 수 있다.
상기 알코올은 메탄올, 에탄올, 이소프로판올, n-프로판올, n-헥산올, n-옥탄올, 에틸렌 글리콜, 프로필렌 글리콜, 1,4-부탄디올, 1,6-헥산디올, 테트라 하이드로 푸르푸릴 알코올, 글리세린 등을 들 수 있고, 상기 글리콜 에테르로는 프로필렌 글리콜 모노메틸 에테르, 프로필렌 글리콜 모노메틸 에테르 아세테이트, 에틸렌 글리콜 모노메틸 에테르, 에틸렌 글리콜 모노메틸 에테르 아세테이트, 에틸렌 글리콜 모노메틸 에테르 프로피오네이트, 에틸렌 글리콜 모노부틸 에테르, 에틸렌 글리콜 모노부틸 에테르 아세테이트 등을 들 수 있고, 상기 에테르로는 디에틸 에테르, 테트라하이드로푸란, 1,4-디옥산 등을 들 수 있고, 상기 에스테르로는 유산 에틸, 3-메톡시 프로피온산 메틸, 초산 메틸, 초산 에틸, γ-부티로락톤 등을 들 수 있고, 상기 케톤으로는 아세톤, 메틸 에틸 케톤 등을 들 수 있고, 상기 카보네이트로는 디메틸 카보네이트, 디에틸 카보네이트, 에틸렌 카보네이트, 프로필렌 카보네이트 등을 들 수 있고, 아미드로는 N,N-디메틸 아세트아미드, N,N-디메틸 포름아미드 등을 들 수 있다.
본 발명의 다른 일 실시예에 따르면, (a) 기판 상에 구리계 단일 금속막, 구리계와 전이금속계의 다층 금속막에서 선택되는 어느 하나의 금속막을 형성하고, 과산화수소, 불소계 화합물 및 알콕시실란계 화합물을 포함하는 식각 조성물로 식각하여 게이트 전극을 형성하는 단계; (b) 상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성하는 단계; (c) 상기 게이트 절연층 상에 반도체층을 형성하는 단계; (d) 상기 기판 상에 구리계 단일 금속막, 구리계와 전이금속계의 다층 금속막에서 선택되는 어느 하나의 금속막을 형성하고, 과산화수소, 불소계 화합물 및 알콕시실란계 화합물을 포함하는 식각 조성물로 식각하여 소스/드레인 전극을 형성하는 단계; 및 (e) 상기 소스/드레인 전극에 연결된 화소 전극을 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
상기 반도체 소자의 제조방법에서, 소스/드레인 전극을 형성한 다음에 선택적으로 보호막을 형성하는 단계를 추가할 수 있다. 상기 보호막은 게이트 절연층과 같은 물질을 사용할 수 있다.
상기 게이트 절연층은 산화실리콘, 이산화실리콘, 질화실리콘 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나의 실리콘계 화합물 증착막을 포함할 수 있다.
상기 화소전극은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 이들의 복합물질에서 선택하여 증착하고 패터닝할 수 있다.
상기 전이금속계 금속은 몰리브데늄(Mo), 타이타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 팔라듐(Pd), 이리듐(Ir)의 산화물, 질화물, 황화물, 탄화물, 인화물 및 이들의 혼합물 등을 사용할 수 있다.
상기 반도체층은 기존 반도체 소자로 사용되는 물질은 어느 것이나 포함할 수 있으며, Ti, Zr, Hf, Cu, Cd, Zn, Ga, In, Sn, Al, Si의 붕소화물, 질화물, 산화물, 플루오르화물 등을 사용하는 것도 무방하다. 특히 상기 반도체층으로 금속이 도핑된 단결정, 다결정 등의 실리콘계 복합산화물 막을 사용할 수도 있다.
본 발명의 과산화수소, 불소 화합물 및 알콕시 실란을 포함하는 식각 조성물에 의하여 제조된 산화 박막 트랜지스터의 경우, 잔사 또는 식각에 의한 손상이 적어 우수한 효과가 있다.
본 발명의 또 다른 일 실시예에 따른 반도체 소자는 상기의 식각 조성물을 이용한 상기의 반도체 소자의 제조방법을 통해 제조된 것일 수 있다.
이하, 발명의 이해를 돕기 위하여 바람직한 실시예들을 제시한다. 그러나 하기의 실시예들은 발명을 예시하기 위한 것일 뿐, 본 발명은 이들만으로 한정되는 것은 아니다.
< 실시예 1>
본 발명의 알콕시실란(alkoxy silane)을 포함하는 식각액이 실리콘계 성막에 데미지 저감 효과가 용이한지를 확인하기 위하여 기존에 개발된 Cu계 식각액 조성(A : 과수 20 %, IDA 5 %, ATZ 0.1 %, NH4F 0.3 %)에 알콕시실란을 적용하여 평가 진행하였다.
상기 식각액 조성 A에 메틸 트리메톡시 실란(Methyltrimethoxy silane)을 0.005 중량%만큼 더 첨가하여 식각 조성물을 준비하였다.
< 실시예 2 내지 4>
상기 실시예 1의 메틸 트리메톡시 실란(Methyltrimethoxy silane)의 함량을 0.01 중량%(실시예 2), 0.05 중량%(실시예 3), 0.1 중량%(실시예 4)로 조절하여 식각 조성물을 준비하였다.
< 실시예 5>
상기 실시예 1의 상기 메틸 트리메톡시 실란(Methyltrimethoxy silane) 0.005 중량%를 아미노프로필 트리메톡시 실란(Aminopropyl trimethoxy silane) 0.005 중량%으로 치환하여 실시예 5의 식각 조성물을 제조하였다.
< 실시예 6 내지 8>
상기 실시예 5의 아미노프로필 트리메톡시 실란(Aminopropyl trimethoxy silane)의 함량을 0.01 중량%(실시예 6), 0.05 중량%(실시예 7), 0.1 중량%(실시예 8)으로 조절하면서 식각 조성물을 제조하였다.
< 비교예 >
실시예의 조성에서 알콕시실란을 첨가하지 않은 Cu계 식각액 조성 A(A : 과수 20 %, IDA 5 %, ATZ 0.1 %, NH4F 0.3 %)만을 사용하여 식각 조성물을 제조하였다.
[ 실험예 : 식각 특성 평가]
상기 실시예 및 비교예들에서 제조한 식각 조성물을 이용하여 구리막과 몰리브덴막의 다층막을 식각하여 식각 조성물의 식각 특성을 평가하였고, 실리카계 유리의 데미지를 평가하여 그 결과를 하기 표 1에 나타내었다.
(1) 에칭 여부 측정
기판상에 SiO2 유기 절연막을 증착하고, 그 위에 소스/드레인 전극으로 Cu/MoTi 이중막을 증착하였다. 이 위에 일정한 패턴의 포토레지스트 공정을 적용하여 패턴을 형성한 글라스를 다이아몬드 칼을 이용하여 5x5 cm로 절단하여 시편을 준비하였다.
전체 조성물을 총 중량에 대한 조성비로 식각액을 8 Kg이 되도록 제조하였다. 분사식 식각 방식의 실험 장비 내에 제조된 식각액을 넣고 온도를 35 ℃로 설정하고 설정온도에 도달하였을 때 식각을 진행하였다. 총 식각 시간은 엔드포인트 검출(End Point Detection, EPD)을 기준으로 하여 오버에치를 30, 50, 70 % 진행하였다. SiO2 유기절연막의 경우 100초 식각하여 표면 관찰을 하였다.
(2) 에칭 프로파일( etch profile ) 측정
식각이 완료된 기판을 세정한 후, 건조하고, 주사전자현미경 모델명: Hitachi, S-470)을 이용 에칭 프로파일을 확인하였다.
SiO2 유기절연막 데미지 발생 여부를 파악하기 위하여 에칭된 샘플을 단차 측정기(Veeco, Dektak 150)를 이용하여 단차를 측정하였다.
식각액(etchant) 알콕시 실란 첨가제 종류 첨가제 농도(wt%) glass damage(A/sec)
비교예 A - - 3.21
실시예 1 A Methyl
trimethoxy
silane
0.005 3.23
실시예 2 A 0.01 2.87
실시예 3 A 0.05 2.45
실시예 4 A 0.1 1.68
실시예 5 A Aminopropyl
trimethoxy
silane
0.005 3.38
실시예 6 A 0.01 2.92
실시예 7 A 0.05 2.51
실시예 8 A 0.1 1.45
A : Cu etchant 농도 (과수 20 %, IDA 5 %, ATZ 0.1 %, NH4F 0.3 %)
본 발명의 실시예 및 비교예에서 사용한 식각액 A의 경우 과산화수소가 사용된 식각액이며, 불화물의 농도가 일정량 이상(불화암모늄 0.2 wt%) 함유되어 있고, 식각액의 pH가 2 내지 3을 유지하고 있다. 이러한 식각액 조성물에 알콕시실란이 함유될 경우, 대부분의 실리콘계 막질 데미지 수준을 저감시킬 수 있는 효과를 볼 수 있으나, 모든 알콕시실란이 이러한 효과를 가지는 것은 아니며, 알콕시실란의 종류에 따라서도 차이를 보였다.
그 이유는 알콕시 실란이 첨가되면서 식각액의 전체적인 밸런스 때문에 나오는 과산화수소 분해속도 증가, 베리어막질의 식각속도 저하 등의 부효과 때문인 것으로 판단되며, 이를 고려하여 적절한 알콕시실란을 선택하고, 그 농도를 조절하여 사용할 필요가 있다.
본 발명에서는 다양한 알콕시 실란 중 특정 성분을 사용하여 진행하였으며, 적용 결과를 상기 표 1의 결과와 같이 실리콘계 막질의 데미지 수준이 저감되는 것을 확인할 수 있었다.
기존 불화물 함유 식각액을 사용하였을 때 불화물의 농도에 따라 실리콘(Si)계 막의 데미지가 커졌으나, 본 발명의 알콕시 실란을 포함하는 불화물 함유 식각액을 사용할 경우, 알콕시실란이 일정량(0.01 중량%) 이상 함유될 경우, 데미지 수준이 저감되는 것을 확인할 수 있었다.
따라서, 디스플레이 소자를 제조하는데 구성되는 베이스 유리를 사용하여 식각하는 식각액(etchant)에 불화물이 적용될 경우, 실리콘계 막질의 데미지 수준을 최대한 낮게 가져가야 하기 때문에 본 기술을 적용할 경우 상기와 같은 실리콘계 막질의 데미지 수준을 저감할 수 있는 효과를 얻을 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (9)

  1. 과산화수소, 불소계 화합물 및 알콕시실란을 포함하는 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물.
  2. 제1항에 있어서,
    상기 알콕시실란은 메틸 트리메톡시 실란(Methyltrimethoxy silane), 아미노프로필 트리메톡시 실란(Aminopropyl trimethoxy silane) 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나인 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물.
  3. 제1항에 있어서,
    상기 불소계 화합물은 불화수소, 불화암모늄, 불화나트륨, 불화칼륨, 중불화암모늄, 중불화나트륨, 중불화칼륨, 테트라메틸암모늄 플루오라이드, 테트라에틸암모늄 플루오라이드, 테트라부틸암모늄 플루오라이드, 벤질트리메틸암모늄 플루오라이드 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나인 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물.
  4. 제1항에 있어서,
    상기 과산화수소는 5 내지 20 중량%, 상기 불소계 화합물은 0.05 내지 0.5 중량%, 상기 알콕시 실란은 0.01 내지 0.1 중량%만큼 포함되는 것인 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물.
  5. 제1항에 있어서,
    상기 식각 조성물은 킬레이팅제, 보조 킬레이팅제, 부식억제제, 용매 및 이들의 혼합물 중에서 선택되는 어느 하나를 더 포함하는 것인 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물.
  6. 기판 상에 구리계 단일 금속막, 구리계와 전이금속계의 다층 금속막에서 선택되는 어느 하나의 금속막을 형성하고, 제1항의 식각 조성물로 식각하여 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 상에 반도체층을 형성하는 단계;
    상기 구리계 단일 금속막, 구리계와 전이금속계의 다층 금속막에서 선택되는 어느 하나의 금속막을 형성하고, 제1항의 식각 조성물로 식각하여 소스/드레인 전극을 형성하는 단계; 및
    상기 소스/드레인 전극에 연결된 화소 전극을 형성하는 단계를 포함하는 반도체 소자의 제조방법.
  7. 제6항에 있어서,
    상기 게이트 절연층은 산화실리콘, 이산화실리콘, 질화실리콘 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나의 실리콘계 화합물 증착막을 포함하는 것인 반도체 소자의 제조방법.
  8. 제6항에 있어서,
    상기 전이금속계는 몰리브데늄(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 팔라듐(Pd), 이리듐(Ir)의 산화물, 질화물, 황화물, 탄화물, 인화물 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나인 반도체 소자의 제조방법.
  9. 제6항의 방법에 의하여 제조된 반도체 소자.
KR1020150161443A 2015-11-18 2015-11-18 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물 및 이를 이용한 반도체 소자의 제조 방법 KR102514008B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150161443A KR102514008B1 (ko) 2015-11-18 2015-11-18 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물 및 이를 이용한 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150161443A KR102514008B1 (ko) 2015-11-18 2015-11-18 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물 및 이를 이용한 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170057935A true KR20170057935A (ko) 2017-05-26
KR102514008B1 KR102514008B1 (ko) 2023-03-27

Family

ID=59052247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150161443A KR102514008B1 (ko) 2015-11-18 2015-11-18 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물 및 이를 이용한 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR102514008B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10837115B2 (en) 2018-03-15 2020-11-17 Samsung Electronics Co., Ltd. Pre-treatment composition before etching SiGe and method of fabricating semiconductor device using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099550A (ja) 2010-10-29 2012-05-24 Sanyo Chem Ind Ltd 窒化ケイ素用エッチング液
KR20140065618A (ko) 2012-11-19 2014-05-30 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20150046139A (ko) * 2012-11-16 2015-04-29 후지필름 가부시키가이샤 반도체 기판의 에칭액, 이것을 사용한 에칭 방법 및 반도체 소자의 제조 방법
KR20150053212A (ko) * 2013-11-07 2015-05-15 솔브레인 주식회사 식각 조성물 및 이를 이용한 반도체 소자의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099550A (ja) 2010-10-29 2012-05-24 Sanyo Chem Ind Ltd 窒化ケイ素用エッチング液
KR20150046139A (ko) * 2012-11-16 2015-04-29 후지필름 가부시키가이샤 반도체 기판의 에칭액, 이것을 사용한 에칭 방법 및 반도체 소자의 제조 방법
US20150247087A1 (en) * 2012-11-16 2015-09-03 Fujifilm Corporation Etching liquid for semiconductor substrate, etching method using the same, and method of producing semiconductor device
KR20140065618A (ko) 2012-11-19 2014-05-30 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20150053212A (ko) * 2013-11-07 2015-05-15 솔브레인 주식회사 식각 조성물 및 이를 이용한 반도체 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10837115B2 (en) 2018-03-15 2020-11-17 Samsung Electronics Co., Ltd. Pre-treatment composition before etching SiGe and method of fabricating semiconductor device using the same

Also Published As

Publication number Publication date
KR102514008B1 (ko) 2023-03-27

Similar Documents

Publication Publication Date Title
KR102255577B1 (ko) 식각액 조성물
KR101951045B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR102293675B1 (ko) 구리계 금속막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR101924213B1 (ko) 구리계 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR101924384B1 (ko) 구리계 금속막의 식각액 조성물
TWI632670B (zh) 用於銅基金屬膜的蝕刻劑組合物及製造液晶顯示器用陣列基板的方法
KR101933529B1 (ko) 구리계 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR101965904B1 (ko) 액정 표시장치용 어레이 기판 제조방법
KR102368373B1 (ko) 식각액 조성물 및 액정표시장치용 어레이 기판의 제조방법
CN107630219B (zh) 金属膜蚀刻液组合物及显示装置用阵列基板的制造方法
KR102269327B1 (ko) 식각액 조성물 및 액정표시장치용 어레이 기판의 제조방법
KR20150024764A (ko) 액정표시장치용 어레이 기판의 제조방법
KR20140118318A (ko) 구리계 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR20170057935A (ko) 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물 및 이를 이용한 반도체 소자의 제조 방법
KR20170089315A (ko) 표시장치용 어레이 기판의 제조방법
KR102323942B1 (ko) 인듐산화막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR102459685B1 (ko) 구리계 금속막용 식각액 조성물, 이를 이용한 디스플레이용 어레이 기판의 제조방법, 및 디스플레이용 어레이 기판
KR20160005640A (ko) 복합금속막용 식각 조성물 및 이를 이용한 금속배선 형성방법
KR20130018531A (ko) 액정표시장치용 어레이 기판의 제조방법
KR20150004971A (ko) 액정표시장치용 어레이 기판의 제조방법
KR102384594B1 (ko) 표시장치용 어레이 기판의 제조방법
KR102343735B1 (ko) 구리계 금속막용 식각액 조성물, 이를 이용한 디스플레이용 어레이 기판의 제조방법, 및 디스플레이용 어레이 기판
KR102459681B1 (ko) 구리계 금속막용 식각액 조성물, 이를 이용한 액정표시장치용 어레이 기판의 제조방법, 및 액정표시장치용 어레이 기판
KR20170128111A (ko) 구리계 금속막의 식각액 조성물 및 그의 응용
KR20180086622A (ko) 식각액 조성물 및 이를 이용한 디스플레이 장치용 어레이 기판의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant