KR20150053212A - 식각 조성물 및 이를 이용한 반도체 소자의 제조방법 - Google Patents

식각 조성물 및 이를 이용한 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20150053212A
KR20150053212A KR1020130166538A KR20130166538A KR20150053212A KR 20150053212 A KR20150053212 A KR 20150053212A KR 1020130166538 A KR1020130166538 A KR 1020130166538A KR 20130166538 A KR20130166538 A KR 20130166538A KR 20150053212 A KR20150053212 A KR 20150053212A
Authority
KR
South Korea
Prior art keywords
etching
film
composition
insulating film
fluoride
Prior art date
Application number
KR1020130166538A
Other languages
English (en)
Inventor
손정익
송기창
박충우
Original Assignee
솔브레인 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 솔브레인 주식회사 filed Critical 솔브레인 주식회사
Publication of KR20150053212A publication Critical patent/KR20150053212A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Abstract

본 발명에서는 비정질 실리콘산화막의 절연막에 대해 우수한 식각 특성을 나타내고, 특히 상기 절연막이 수소가 도핑된 비정질 실리콘산화막 위에 인이 도핑된 비정질 실리콘산화막이 교대로 적층된 적층 구조의 절연막일 경우 균일 식각이 가능하며, 식각 조성물내 Cu 이온 농도의 증가에도 절연막에 대한 식각 속도를 일정하게 유지할 수 있으며, 또 석출물의 발생을 방지할 수 있고, 또 상기 절연막 위에 구리 및 몰리브덴-티탄 합금을 주성분으로 하는 금속적층막이 형성된 경우, 절연막과 금속적층막의 일괄 식각이 가능한 식각 조성물, 및 이를 이용한 반도체 소자의 제조방법을 제공한다.

Description

식각 조성물 및 이를 이용한 반도체 소자의 제조방법{COMPOSITION FOR ETCHING, AND METHOD FOR PREPARING SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 절연막으로서 인이 도핑된 비정질 실리콘산화막(α-Si:P, n+ 층), 수소가 도핑된 비정질 실리콘산화막(α-Si:H, ACT 층), 또는 상기 ACT층 위에 n+층이 교대로 적층된 적층 구조체를 식각하는데 유용하며, 또 상기 절연막 위에 구리(Cu) 및 몰리브덴-티탄 합금(MoTi alloy)을 주성분으로 하는 금속적층막이 형성된 경우, 절연막과 금속적층막의 일괄식각이 가능한 식각 조성물, 및 이를 이용한 반도체 소자의 제조방법에 관한 것이다.
인 또는 수소가 도핑된 비정질 실리콘산화막은 반도체 소자의 제조공정에서 가장 흔히 사용되는 절연막이다. 상기 두 가지 막은 각각 단독으로 사용되거나 또는 수소가 도핑된 실리콘산화막(α-Si:H, ACT 층) 위에 인이 도핑된 비정질 실리콘산화막(α-Si:P, n+ 층)가 교대로 적층된 적층 구조체로서 사용되기도 한다.
상기와 같은 절연막에 대한 패턴 형성 공정은 드라이 식각 가스로서 SF6을 이용하는 건식 식각 공정, 또는 과산화수소를 산화제로 포함하는 식각 조성물을 이용한 습식 식각 공정에 의해 실시될 수 있으며, 절연막이 다층의 적층 구조를 갖는 경우에는 두 층이 균일하게 일괄 식각되는 것이 중요하다. 그러나, 종래의 식각 조성물의 경우 n+층에 대한 식각 속도가 ACT층에 대한 식각 속도에 비해 빨라 식각 불균형이 흔히 발생하였다. 이와 같이 식각 불균형이 발생할 경우, 식각 후 형성되는 식각 깊이에서 차이가 생기고, 그 결과, 과식각 또는 비식각이 과다하게 발생하는 문제점이 발생하였다. 또, 식각된 절연막의 식각면이 곡면으로 후속 공정에서 증착되는 금속적층막의 스텝 커버리지(Step Coverage)의 불량을 유발하며, 심한 경우에는 금속적층막의 단락(Short)를 유발하는 문제점이 있었다.
한편, 종래 반도체의 제조 공정에서는 구리(Cu) 및 몰리브덴-티탄 합금(MoTi alloy)을 주성분으로 포함하는 금속적층막에 대해 습식식각법을 이용하여 패턴을 형성한 후, 건식식각법을 이용하여 비정질 실리콘산화막을 포함하는 절연막에 대한 패턴 형성 공정을 실시하였다. 그러나, 이와 같이 습식식각법과 건식식각법을 교대로 이용하여 패턴을 형성할 경우, 공정 시간이 길어지는 문제가 있다.
이에 대해, 비정질 실리콘산화막을 포함하는 절연막과, 구리 및 몰리브덴-티탄 합금을 포함하는 금속적층막을 일괄 습식 식각할 수 있는 습식식각 조성물이 개발, 제안되었으나, 건식식각법과 비교하여 식각 능력이 낮은 문제가 있었다. 또, 식각이 진행됨에 따라 식각 조성물 내에 Cu 이온의 농도가 증가하게 되는데, 이때 발생되는 Cu 이온의 촉매 작용으로 비정질 실리콘산화막의 식각속도가 급격히 증가하는 문제점이 발생하였다. 그 결과로 인 또는 수소가 도핑된 비정질 실리콘 산화물이 교대로 적층된 적층구조체의 경우, 식각 선택비가 떨어지고, 그 결과로 후속의 공정에서 금속적층막의 단락이 발생되는 문제점이 있었다.
한국공개 제2007-0077113호 (2007. 7. 25 공개)
본 발명의 목적은 절연막으로서 n+층, ACT층, 또는 상기 ACT층 위에 n+층이 교대로 적층된 적층 구조체를 식각하는데 유용하며, 특히 n+층과 ACT층이 교대로 적층된 절연막의 경우 n+층과 ACT층을 균일하게 일괄 식각할 수 있고, 식각 조성물내 Cu 이온 농도의 증가에도 n+층 및 ACT층에 대한 식각 속도를 일정하게 유지할 수 있으며, 석출물의 발생을 방지할 수 있을 뿐더러, 상기 절연막 위에 Cu 및 MoTi 합금을 주성분으로 하는 금속적층막이 형성된 경우, 절연막과 금속적층막을 일괄 식각할 수 있는 식각 조성물을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 식각 조성물을 이용한 반도체소자의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 일 구현예에 따르면, 과산화수소 5 내지 20중량%, 불소계 화합물 0.1 내지 1 중량%, 카르복실산의 무기염 0.2 내지 5중량%, 그리고 나머지 함량의 탈이온수를 포함하는 식각 조성물을 제공한다.
상기한 식각 조성물에 있어서, 상기 불소계 화합물은 불화수소(Hydrogen fluoride, HF), 불화암모늄(ammonium fluoride, NH4F), 중불화암모늄(ammonium bifluoride, (NH4)HF2), 불화나트륨(sodium fluoride), 불화칼륨(potassium fluoride), 중불화나트륨(sodium bifluoride), 중불화칼륨(potassium fluoride), 테트라메틸암모늄 플루오라이드(tetramethylammonium fluoride), 테트라에틸암모늄 플루오라이드(tetraethylammonium fluoride), 테트라부틸암모늄 플루오라이드(tetrabutylammonium fluoride), 벤질트리메틸암모늄 플루오라이드(benzyltrimethylammonium fluoride) 및 이들의 혼합물로 이루어진 군에서 선택되는 것일 수 있다.
또, 상기 카르복실산의 무기염은 카르복실산의 알칼리금속염, 알칼리 토금속염, 전이금속염 및 이들의 혼합물로 이루어진 군에서 선택되는 것일 수 있다.
또, 상기 식각 조성물은 킬레이팅제 0.5 내지 5중량%, 보조킬레이팅제 0.1 내지 1중량%, 구리 식각제 0.5 내지 5중량%, 및 부식억제제 0.1 내지 1중량%로 이루어진 군에서 선택되는 1종 이상의 첨가제를 더 포함할 수 있다.
본 발명의 다른 일 구현예에 따르면, 과산화수소 5 내지 20중량%, 불소계 화합물 0.1 내지 1중량%, 카르복실산의 무기염 0.2 내지 5중량%, 그리고 나머지 함량의 탈이온수를 포함하는 식각 조성물을 이용하여 비정질 실리콘산화막을 식각하는 단계를 포함하는 패턴화된 절연막의 제조방법을 제공한다.
본 발명의 또 다른 일 구현예에 따르면, 기판 위에 게이트선, 상기 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하는 단계; 상기 게이트 배선이 형성된 기판 위에 게이트 절연막을 적층하는 단계; 상기 게이트 절연막 위에 비정질 규소 등의 반도체로 이루어진 반도체층을 형성하는 단계; 상기 반도체층 위에 비정질 실리콘 산화물을 포함하는 절연막을 형성하는 단계; 상기 절연막 위에 Cu 및 MoTi 합금을 각각 주성분으로 포함하는 데이터 배선 형성용 금속적층막을 형성하는 단계; 상기 금속적층막 위에 레지스트 패턴을 형성하는 단계; 그리고 과산화수소 5 내지 20중량%, 불소계 화합물 0.1 내지 1 중량%, 카르복실산의 무기염 0.2 내지 5중량%, 그리고 나머지 함량의 탈이온수를 포함하는 식각 조성물을 이용하여 상기 금속적층막 및 절연막을 일괄 식각하여 패턴화하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
본 발명의 또 다른 일 구현예에 따르면 상기한 제조방법에 의해 제조된 반도체 소자를 제공한다.
기타 본 발명의 구현예들의 구체적인 사항은 이하의 상세한 설명에 포함되어 있다.
본 발명에 따른 식각 조성물은 절연막으로서 n+층, ACT층, 또는 상기 ACT층 위에 n+층이 교대로 적층된 적층 구조체를 식각하는데 유용하며, 특히 n+층과 ACT층이 교대로 적층된 절연막의 경우 n+층과 ACT층을 균일하게 일괄 식각할 수 있고, 식각 조성물내 Cu 이온 농도의 증가에도 절연막에 대한 식각 속도를 일정하게 유지할 수 있으며, 또 석출물의 발생을 방지할 수 있다. 또 상기 식각 조성물은 상기한 절연막 위에 Cu 및 MoTi 합금을 주성분으로 하는 금속적층막이 형성된 경우, 절연막과 금속적층막의 일괄 식각이 가능하여 반도체 소자의 제조에 유용하다.
도 1은 본 발명에 따른 반도체 소자의 제조방법에 있어서, 금속적층막과 절연막에 대한 일괄식각 공정을 개략적으로 나타낸 모식도이다.
도 2a는 실험예에서 실시예 및 비교예의 식각 조성물을 이용하여 식각시 에칭 깊이를 관찰한 결과를 나타낸 그래프이고, 도 2b와 2c는 각각 실시예와 비교예의 식각 속도를 비교한 결과를 나타낸 그래프이다.
도 3a는 구리 농도 0ppm인 식각 조성물을 이용하여 Cu/MoTi합금막/n+층/ACT층의 적층체에 대한 일괄 식각 후 그 결과를 전자주사현미경으로 관찰한 결과이고, 도 3b는 구리 농도 5000ppm인 식각 조성물을 이용하여 Cu/MoTi합금막/n+층/ACT층의 적층체에 대한 일괄 식각 후 그 결과를 전자주사현미경으로 관찰한 결과이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예를 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 발명에서, '포함하다' 또는 '가지다' 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명은 수소가 도핑된 비정질 실리콘산화막(α-Si:H, ACT 층)과 인이 도핑된 비정질 실리콘산화막(α-Si:P, n+층)이 교대로 적층된 적층체에 대한 식각시, 카르복실산의 무기염을 포함하는 식각 조성물을 이용함으로써, ACT 층에 대한 식각 속도는 낮추고, n+층에 대한 식각 속도는 높여 두 층을 동시에 일괼 식각할 수 있고, 식각액 중 Cu 이온의 농도가 증가하여도 ACT층 및 n+층에 대한 식각 속도를 일정하게 유지할 수 있으며, 또 식각 석출물의 발생을 방지하는 것을 특징으로 한다. 또, 상기 식각액 조성물은 상기한 절연막의 상부에 증착된 Cu 및 MoTi 합금을 주성분으로 하는 다층 구조의 금속적층막에 대해서도 일정한 식각 속도를 나타낼 수 있어, 절연막과 금속적층막의 일괄 식각이 가능하다.
즉, 본 발명의 일 구현예에 따른 식각 조성물은 과산화수소 5 내지 20중량%, 불소계 화합물 0.1 내지 1중량%, 카르복실산의 무기염 0.2 내지 5중량%, 그리고 나머지 함량의 탈이온수를 포함하며, 선택적으로, 킬레이팅제 0.5 내지 5중량%, 보조킬레이팅제 0.1 내지 1중량%, 구리 식각제 0.5 내지 5중량%, 및 부식억제제 0.1 내지 1중량%로 이루어진 군에서 선택되는 1종 이상의 첨가제를 더 포함할 수 있다.
상기 식각 조성물에 있어서, 과산화수소(H2O2)는 주 산화제로서, 비정질 실리콘 산화물막을 포함하는 절연막에 대한 식각 외에도, 하기 반응식에서와 같은 반응메카니즘에 따라 Cu 및 MoTi 합금 등의 금속을 식각할 수 있다.
Cu + H2O2 ↔ Cu2+ + H2O + 1/2O2 ↑
Mo + 3H2O2 ↔ Mo6+ + 3H2O + 3/2O2 ↑
상기와 같은 과산화수소는 식각 조성물 총 중량에 대하여 5 내지 20중량%로 포함될 수 있다. 식각 조성물 중에 포함된 과산화수소의 함량이 5중량% 미만이면 Cu 및 MoTi 합금의 식각이 되지 않거나 식각 속도가 지나치게 느려질 우려가 있고, 과산화수소의 함량이 20중량%를 초과하는 경우 식각 속도가 지나치게 증가하여 식각 제어가 어렵고, 또 과식각이 발생할 우려가 있다.
또, 상기 식각 조성물에 있어서, 상기 불소계 화합물은 n+층 식각을 위한 불소 이온을 제공하는 불소(F) 공급원으로서, 교대로 적층된 비정질 실리콘산화막에 대한 식각속도의 선택비를 증가시키는 역할을 한다. 구체적으로, 상기 불소계 화합물로부터 유래된 불소이온은 하기 반응식에서와 같은 반응메카니즘에 따라 식각 작용을 나타낸다.
Mo6+ + F- ↔ MoF6 (흡습성(hydroscopic), 수용성(water soluble))
Ti + F- ↔ TiF4 (흡습성, 수용성)
Si + F- ↔ SiF4 (흡습성, 수용성)
상기 불소계 화합물은 구체적으로, 불화수소(Hydrogen fluoride, HF), 불화암모늄(ammonium fluoride, NH4F), 중불화암모늄(ammonium bifluoride, (NH4)HF2), 불화나트륨(sodium fluoride), 불화칼륨(potassium fluoride), 중불화나트륨(sodium bifluoride), 중불화칼륨(potassium fluoride), 테트라메틸암모늄 플루오라이드(tetramethylammonium fluoride), 테트라에틸암모늄 플루오라이드(tetraethylammonium fluoride), 테트라부틸암모늄 플루오라이드(tetrabutylammonium fluoride), 또는 벤질트리메틸암모늄 플루오라이드(benzyltrimethylammonium fluoride) 등일 수 있다.
상기 불소계 화합물은 식각 조성물 총 중량에 대하여 0.1 내지 1중량%로 포함되는 것이 바람직하다. 만약 불소계 화합물의 함량이 0.1중량% 미만이면 비정질 실리콘산화막을 포함하는 절연막이나, 구리 및 MoTi 합금막을 포함하는 금속적층막에 대한 식각속도가 지나치게 낮아질 우려가 있고, 또 상기 함량이 1중량%를 초과하는 경우 절연막이나 금속적층막에 대한 식각속도가 지나치게 증가하여 식각 제어가 어렵다.
또, 상기 식각 조성물에 있어서, 카르복실산의 무기염은 산화제에 대한 안정제로서 식각 조성물의 처리 매수 능력을 향상시키며, 상기 불소계 화합물과 함께, 교대로 적층된 비정질 실리콘산화막 식각속도의 선택비를 증가시키는 작용을 한다. 또, 상기 카르복실산의 무기염은 그 자체로 온도에 민감하지 않아 우수한 안정성 및 저장성을 나타내고, 오염물에 대한 분석이 용이하다.
종래에는 식각 조성물내 산화제인 과산화수소에 대한 안정제로 고분자량의 물질이 사용되었다. 그러나 이와 같이 고분자량의 물질은, 분자량 증가에 따른 분자간력의 증가로 고분자량 물질 자체의 얽힘(entanglement)이 발생하기 쉽고, 그 결과로 식각 석출물이 발생되었다. 이에 대해 본 발명에서는 상기와 같은 저분자량의 카르복실산의 무기염을 사용함으로써 자체 응집 우려가 있는 고분자량 물질을 배제하여 자체 얽힘에 따른 석출물 발생을 방지할 수 있다. 또 상기 카르복실산의 무기염은 화합물내 포함된 무기 성분은 유기 카르복실산염에 비해 보다 안정적으로 비정질 실리콘산화막 식각속도의 선택비를 증가시킨다.
상기와 같은 카르복실산의 무기염으로는 구체적으로 아세트산칼륨(potassium acetate, CH3COOK) 또는 아세트산나트륨(sodium acetate, CH3COONa) 등의 카르복실산의 알칼리금속염; 아세트산칼슘(calcium acetate((CH3COO)2Ca) 등의 카르복실산의 알칼리토금속염; 아세트산아연 (zinc acetate, CH3COOZn), 아세트산 구리(I)(Copper (I) Acetate, CH3COOCu) 아세트산 바륨(Barium Acetate, Ba(CH3COO)2) 등의 카르복실산의 전이금속염 등을 들 수 있으며, 이들 중 1종 단독 또는 2종 이상의 혼합물이 사용될 수 있다.
상기 카르복실산의 무기염은 식각 조성물 총 중량에 대하여 0.2 내지 5중량%로 포함되는 것이 바람직하다. 만약 카르복실산의 무기염의 함량이 0.2중량% 미만이거나 또는 5중량%를 초과하면 기대하는 식각 선택비에 대한 효과가 저하될 우려가 있다.
또, 상기 식각 조성물에는 교대로 적층된 비정질 실리콘산화막 식각속도의 선택비를 증가시키고, 환형 얼룩의 발생을 억제할 수 있는 보조킬레이팅제가 더 포함될 수 있다.
식각시 Cu 이온 농도가 증가하면 보조킬레이팅제가 Cu 이온을 킬레이팅하는 작용을 함으로써 n+ 막 식각이 선형적으로 증가하게 된다. 그 결과 n+ 선택비를 확보할 수 있다.
상기 보조킬레이팅제로는 구체적으로 황산나트륨(Na2SO4) 등의 황산염; 아세트산염 등을 들 수 있으며, 이들 중 1종 단독 또는 2종 이상의 혼합물이 사용될 수 있다. 이중에서는 황산의 무기염이 보다 바람직할 수 있다
상기 보조킬레이팅제는 식각 조성물 총 중량에 대하여 0.1 내지 1중량%로 포함되는 것이 바람직하다. 만약 보조킬레이팅제의 함량이 0.1중량% 미만이면 교대로 적층된 비정질 실리콘산화막에 대한 식각속도의 선택비가 저하될 우려가 있고, 5중량%를 초과하면 식각 선택비의 역전 우려가 있어 바람직하지 않다.
또, 상기 식각 조성물에는, 식각 조성물 중 Cu 농도 증가에 따라 Cu, MoTi 합금의 식각속도를 일정하게 유지시킬 수 있는 구리 식각제가 더 포함될 수 있다.
상기 구리 식각제로는 구체적으로 인산(H3PO4), 규산, 붕산, 염산, 황산, 질산 또는 과염소산 등의 무기산 또는 그의 염; 아세트산(acetic acid), 에틸렌디아민테트라아세트산(ethylenediaminetetraacetic acid), 부탄산(butyric acid), 시트르산(citric acid), 이미노디아세트산(iminodiacetic acid), 옥살산(oxalic acid), 펜탄산(valeric acid), 석신산(succinic acid), 락트산(lactic acid) 등의 유기산 또는 그의 염일 수 있으며, 이들 중 1종 단독, 또는 2종 이상의 혼합물이 사용될 수 있다.
상기 구리 식각제는 식각 조성물 총 중량에 대하여 0.5 내지 5중량%로 포함되는 것이 바람직하다. 만약 구리 식각제의 함량이 0.5중량% 미만이면 식각 조성물 중 Cu농도 증가에 따라 Cu, MoTi 합금의 식각속도를 일정하게 유지하기 어렵고, 5중량%를 초과하면 식각 속도가 지나치게 증가할 우려가 있어 바람직하지 않다.
또, 상기 식각 조성물에는, 금속배선 표면의 금속과 결합하여 식각 조성물에 의한 부식을 억제함으로써 금속 배선을 보호하기 위한 부식억제제가 더 포함될 수 있다.
상기 부식억제제는 구체적으로 5-아미노테트라아졸(5-aminotetrazole(CH3N5), ATZ), 펜틸렌테트라졸(pentylenetetrazol, PTZ) 등의 트리아졸계 화합물; 이미다졸 등의 이미다졸계 화합물; 또는 티올 등의 티올계 화합물 등을 들 수 있으며, 이들 중 1종 단독 또는 2종 이상의 혼합물이 사용될 수 있다. 이중에서도 금속배선에 대한 부식 방지 효과와 더불어 식각 조성물의 안정성 개선 효과가 우수한 5-아미노테트라아졸(CH3N5)이 바람직할 수 있다.
상기 부식억제제는 식각 조성물 총 중량에 대하여 0.1 내지 1중량%로 포함되는 것이 바람직하다. 만약 부식억제제의 함량이 0.1중량% 미만이면 어렵고, 1중량%를 초과하면 식각 속도의 감소 우려가 있어 바람직하지 않다.
또, 상기 식각 조성물에는 산화제인 과산화수소의 분해를 억제하기 위한 킬레이팅제가 더 포함될 수 있다.
상기 킬레이팅제로는 분자내 아미노기 및 카르복실기를 포함하는 화합물로서, 알라닌계열, 아미노부티르산계열, 글루탐산계열, 글리신계열, 이미노디아세트산계열, 니트릴로트리아세트산계열, 또는 사르코신계열의 화합물 들이 사용될 수 있다. 구체적인 예로는 이미노디아세트산(iminodiacetic acid(C4H7NO4), IDA), N-(2-아세트아미도)이미노)디아세트산, 에틸렌디아민테트라아세트산(ehtylenediaminetetraacetic acid, EDTA), 디에틸렌트리아민펜타아세트산(diethylenetriaminepentaacetic acid, DTPA), 알라닌(alanine), 아미노부티르산(aminobutyric acid), 글루탐산(glutamic acid), 글리신(glycine), 니트릴로트리아세트산(nitrilotriacetic acid) 및 사르코신(sarcosine) 등을 들 수 있으며, 이들 중 1종 단독 또는 2종 이상의 혼합물이 사용될 수 있다. 이중에서도 이미노디아세트산이 개선 효과 면에서 보다 바람직할 수 있다.
상기 킬레이팅제는 식각 조성물 총 중량에 대하여 0.5 내지 5중량%로 포함되는 것이 바람직하다. 만약 식각 조성물중 킬레이팅제의 함량이 0.5중량% 미만인 경우 Tip이 발생하여 후속 공정에 문제를 야기시킬 우려가 있고, 5중량%를 초과하는 경우에는 과식각 현상이 발생할 우려가 있다.
그리고 상기 식각 조성물에 있어서, 상술한 성분들을 제외한 함량으로 용매가 포함될 수 있다.
상기 용매는 구체적으로 물 또는 탈이온수 등일 수 있다.
상기와 같은 구성을 갖는 본 발명에 따른 식각 조성물은 비정실 실리콘 산화물을 포함하는 절연막에 대해 우수한 식각 특성을 나타내며, 특히 n+층과 ACT층이 교대로 적층된 절연막에 대해 n+층과 ACT층을 균일하게 식각할 수 있고, 식각 조성물내 Cu 이온 농도의 증가에도 n+층 및 ACT층에 대한 식각 속도를 일정하게 유지할 수 있으며, 또 석출물의 발생을 방지할 수 있어, n+층과 ACT층이 교대로 적층된 절연막의 패턴화 공정 및 이를 포함하는 반도체 소자의 제조 공정에 유용하다.
구체적으로, 본 발명에 따른 식각 조성물을 이용하여 ACT 층에 대한 식각시, 하기와 같은 반응 메커니즘에 의해 식각이 이루어진다.
SiH2 + 2OH- → Si(OH)2 + 2H+
Si(OH)2 + 2H+ + 2F- → SiF2 + 2H2O
SiF2 + 2H+ + 2F- → SiH2 + SiF4
또, n+층과 ACT층이 교대로 적층된 절연막에 대한 식각 공정은 하기와 같은 산화 반응 및 식각 반응에 따라 이루어질 수 있다.
산화반응: Cu+H2O2 → Cu2+ + H2O + 1/2O2 + 2e-
식각반응:
SiH2 + 2H2O + Cu2+ → Si(OH)2 + 4H+ + Cu
Si(OH)2 + 2H+ + 2F- → SiF2 + 2H2O
SiF2 + 2H+ + 2F- → SiH2 + SiF4
상기한 식각 반응에 있어서, 중간물로 생성되는 Si-H 결합은 묽은 HF 분위기에서는 안정하기 때문에 구리가 촉매로서 작용하여 수산화기나 물분자들이 Si-H 결합을 끊고 반응하는 것이 용이하다.
또, 본 발명에 따른 식각 조성물은 상기한 비정질 실리콘산화막의 상부에 증착된 Cu 및 MoTi 합금막에 대해서도 균일한 식각 속도를 나타낼 수 있어, 비정질 실리콘산화막과 Cu 및 MoTi 합금막에 대한 동시 식각이 가능하다.
본 발명의 다른 일 실시예에 따르면, 상기한 식각 조성물을 이용한 패턴화된 절연막의 제조방법을 제공한다.
상기 패턴화된 절연막의 제조 방법은 기판 위에 절연막을 형성하는 단계, 상기 식각 조성물을 상기 절연막에 가하여 식각하는 단계, 그리고 선택적으로 상기 식각 공정의 완료 후 잔류하는 식각 조성물을 제거하는 단계를 포함할 수 있다.
상기 기판은, 예를 들어, 반도체 웨이퍼일 수 있으나, 본 발명이 이에 한정되는 것은 아니고, 본 발명의 기술 분야에서 통상적으로 사용되는 기판은 어느 것이나 사용 가능하다.
상기 절연막은 ACT층, n+층 또는 ACT층 위에 n+층이 교대로 적층된 적층체일 수 있다.
상기 절연막은 통상의 절연막 형성 공정에 따라 형성될 수 있다. 구체적으로는 ACT층 위에 n+층이 교대로 적층된 절연막의 경우, 플라스마 화학기상증착(Chemical Vapor Deposition) 장치에, 암모니아 가스, 실란 가스 및 질소 가스를 도입하고 기상증착 공정을 실시함응로써 SiN 절연막이 형성될 수 있다. 이어서, 플라스마 CVD 장치에 실란가스 및 수소 가스를 도입한 후 기상증착 공정을 실시함으로써 상기 SiN 절연막 위에 비정질의 ACT층이 형성될 수 있다, 또, 상기 비정질의 ACT층이 형성된 기판을 플라스마 CVD 장치에 넣고, 실란 가스, 수소 가스, 포스핀 가스를 도입한 후 기상증착 공정을 실시함으로써 ACT층 위에 n＋층이 형성될 수 있다.
또, 상기 식각 조성물을 절연막에 가하는 방법은, 통상의 습식 식각시 사용되는 방법이면 특별히 제한되지 않는다. 구체적으로는 도포, 침적, 분무 또는 분사 등의 방법에 의해 실시될 수 있으며, 특히 경시적인 조성 변화가 적고 식각 속도의 변화가 적다는 점에서 침적하는 방법(배치식 장치) 또는 분사하는 방법(매엽식 장치)이 보다 바람직할 수 있다.
또, 상기 식각 조성물을 절연막에 가하여 식각하는 공정은 15 내지 40℃에서 실시되는 것이 바람직할 수 있다. 상기 온도 범위 내에서 적용함으로써, 절연막에 대한 식각 효율이 우수하며, 특히 상기 절연막이 ACT층 위에 n+층이 교대로 적층된 적층체일 경우, 우수한 식각 선택비를 나타낼 수 있다.
또, 상기 식각 조성물의 적용 시간은 상기 절연막의 두께 등에 따라 적절히 조절될 수 있다.
상기 식각 공정 완료 후에는 잔류하는 식각 조성물에 대한 제거 및 건조 공정이 선택적으로 더 실시될 수 있다.
상기 제거 공정은 초순수, 탈이온수 등을 이용한 통상의 방법에 따라 실시될 수 있다.
상기 패턴화된 절연막의 제조 방법은 상술한 공정 외에 당업계에서 통상적으로 채용하는 공정을 추가로 포함할 수 있다.
본 발명의 또 다른 일 실시예에 따르면, 상기한 식각 조성물을 이용한 반도체 소자의 제조방법 및 이에 따라 제조된 반도체 소자가 제공된다.
구체적으로, 상기 반도체 소자의 제조방법은 기판 위에 게이트선, 상기 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하는 단계; 상기 게이트 배선이 형성된 기판 위에 질화 규소(SiNx) 등을 포함하는 게이트 절연막을 적층하는 단계; 상기 게이트 절연막 위에 비정질 규소 등의 반도체로 이루어진 반도체층을 형성하는 단계; 상기 반도체층 위에 ACT층, n+층 또는 ACT층 위에 n+층이 교대로 적층된 적층 구조의 절연막을 형성하는 단계; 상기 절연막 위에 Cu 및 MoTi 합금을 각각 주성분으로 포함하는 데이터 배선 형성용 금속적층막을 형성하는 단계; 상기 금속적층막 위에 레지스트 패턴을 형성하는 단계; 그리고 상기한 식각 조성물을 이용하여 상기 금속적층막 및 절연막을 일괄 식각하여 패턴화하는 단계를 포함한다.
일례로 상기 절연막이 ACT층 위에 n+층이 교대로 적층된 구조를 갖는 경우, 종래 반도체의 제조 공정에서는 ACT층에 대한 건식 식각 공정 후 Cu 및 MoTi 합금을 포함하는 금속적층막에 대해 습식식각법을 이용하여 패턴화하고, 다시 건식식각법을 이용하여 n+층에 대한 식각 공정을 실시하여 패턴화하였다.
그러나 본 발명에 따른 반도체 제조방법은 상기한 식각 조성물이 절연막의 상부에 증착된 Cu 및 MoTi 합금의 금속적층막에 대해서도 균일한 식각 속도로 식각이 가능하기 때문에 절연막과 금속적층막을 일괄 식각할 수 있다. 따라서, 본 발명에 따른 반도체 소자의 제조방법은, 금속적층막의 형성 후 상기한 식각 조성물을 이용한 습식 식각 공정만으로, 금속적층막 하부에 위치하는 n+층까지 일괄 식각하여 패턴화하는 것을 제외하고는, 기판 위 게이트 배선의 형성 공정, 게이트 절연막의 형성 공정, 반도체층의 형성 공정 및 금속적층막 형성 공정은 통상의 반도체 소자의 제조방법에 따라 실시될 수 있다.
도 1은 본 발명에 따른 반도체 소자의 제조방법에 있어서, 금속적층막과 절연막에 대한 일괄식각 공정을 개략적으로 나타낸 모식도이다. 도 1은 본 발명을 설명하기 위한 일례일 뿐 본 발명이 이에 한정되는 것은 아니다.
이하 도 1을 참조하여 설명하면, (a)에서와 같이 기판(10) 위에 게이트 전극(20), 게이트 절연막(30), ACT층(40) 위에 n+층(50)이 순차로 적층된 구조, 그리고 MoTi 합금층과 Cu층이 순차로 적층된 금속적층막(60)이 적층된 반도체 소자용 적층 구조체에 있어서, 종래의 식각 공정은 금속적층막(60)에 대한 습식 식각 진행 후 n+층(50)과 ACT층(40)에 대한 건식 식각 공정을 통해 각각 패턴화되었다. 그러나 본 발명에 따른 식각 조성물을 이용하여 (a)에서의 반도체 소자용 적층 구조체에 대해 식각 공정을 실시하면 (b)에서와 같이 1회의 식각 공정으로 금속적층막(60)에서의 Cu, MoTi 합금막과 절연막에서의 n+층(50)과 ACT층(40)이 일괄 식각된다.
이와 같은 식각 공정으로 금속적층막이 패턴화되어 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극, 그리고 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선이 형성되게 된다.
상기와 같은 제조방법에 따라 제조된 반도체 소자는 박막 트랜지스터(TFT)를 스위칭 소자로서 갖춘 액티브 매트릭스 형태 액정 표시장치에서의 박막 트랜지스터 등 일 수 있으며, 그 구체적인 종류는 본 발명에서 특별히 한정되지 않는다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
[제조예: 식각 조성물의 제조]
하기 표 1에 기재된 바와 같이 배합을 달리하면서 혼합하여 실시예 및 비교예의 식각 조성물을 각각 제조하였다.
실시예 비교예
H2O2 19.00 19.00
NH4HF2 0.35 0.35
아세트산칼슘 0.80 -
K2SO4 0.50 -
H3PO4 1.00 1.00
CH3N5 0.60 0.60
C4H7NO4 1.50 1.50
탈이온수 76.25 77.55
(단위: 중량%)
[실험예 : 식각 조성물의 성능 평가]
상기에서 제조한 식각 조성물에 대해 식각 성능을 평가하였다.
시험용 기판으로는 유기 기판 위에 상부에서부터 Cu/MoTi/N+/ACT층, Cu/MoTi/n+층 또는 Cu/MoTi/ACT층이 증착되어 있고, 일정한 형태의 모양으로 포토레지스트가 패터닝된 것을 사용하였다.
구체적으로, 비이커에 상기에서 제조한 식각 조성물을 투입하여 33℃ 온도에 도달했을 때 상기 시험용 기판을 각각 침지하여 식각 공정을 실시하고, 식각 깊이(etch depth), 식각 속도(etch rate) 및 선택비를 각각 측정하였다.
상기 식각시 조건은 아래와 같다:
Cu/MoTi/N+/ACT : EDP 80% O/E
Cu/MoTi/N+단일막: EPD + 60sec
Cu/MoTi/ACT단일막: EPD + 60sec
또, 식각 깊이는 접촉식 단차측정기(Veeco, Dektak150)를 이용하여 각각의 막의 두께를 측정하여 결정하였다
그 결과를 하기 표 2, 및 도 2a 내지 2c에 나타내었다.
도 2a는 실시예 및 비교예의 식각 조성물을 이용하여 식각시 에칭 깊이를 관찰한 결과를 나타낸 그래프이고, 도 2b와 2c는 실시예와 비교예의 식각 속도를 비교한 결과를 나타낸 그래프이다.
식각깊이(Å)
Cu/Moti/n+/AcT Cu/MoTi/n+ Cu/MoTi/ACT
실시예 0ppm 362.1 852.0 300.0
5000ppm 591.0 1078.8 510.4
식각 속도[Å/sec] 0ppm 9.8 14.2 5.0
5000ppm 14.4 16.9 8.0
비교예 0ppm 249 540.7 218.2
5000ppm 715.3 1564.6 797.3
식각속도[Å/sec] 0ppm 6.7 9.0 3.6
5000ppm 17.4 24.1 12.3
도 3a(Cu농도 0ppm)와 3b(Cu농도 5000ppm)는 실시예의 식각 조성물을 이용하여 1회의 식각 공정으로 금속적층막에서의 Cu, MoTi 합금막과 절연막에서의 n+층과 ACT층에 대해 일괄 식각을 실시한 후, 그 결과를 전자주사현미경(HITACHI, S-4700; Scanning Electron Microscopy)을 이용하여 관찰한 결과이다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
10 기판
20 게이트 전극
30 게이트 절연막
40 ACT층
50 n+층
60 금속적층막

Claims (7)

  1. 과산화수소 5 내지 20중량%, 불소계 화합물 0.1 내지 1중량%, 카르복실산의 무기염 0.2 내지 5중량%, 그리고 나머지 함량의 탈이온수를 포함하는 식각 조성물.
  2. 제1항에 있어서,
    상기 불소계 화합물은 불화수소(Hydrogen fluoride), 불화암모늄(ammonium fluoride), 중불화암모늄(ammonium bifluoride), 불화나트륨(sodium fluoride), 불화칼륨(potassium fluoride), 중불화나트륨(sodium bifluoride), 중불화칼륨(potassium fluoride), 테트라메틸암모늄 플루오라이드(tetramethylammonium fluoride), 테트라에틸암모늄 플루오라이드(tetraethylammonium fluoride), 테트라부틸암모늄 플루오라이드(tetrabutylammonium fluoride), 벤질트리메틸암모늄 플루오라이드(benzyltrimethylammonium fluoride) 및 이들의 혼합물로 이루어진 군에서 선택되는 것인 식각 조성물.
  3. 제1항에 있어서,
    상기 카르복실산의 무기염은 카르복실산의 알칼리금속염, 알칼리 토금속염, 전이금속염 및 이들의 혼합물로 이루어진 군에서 선택되는 것인 식각 조성물.
  4. 제1항에 있어서,
    킬레이팅제 0.5 내지 5중량%, 보조킬레이팅제 0.1 내지 1중량%, 구리 식각제 0.5 내지 5중량%, 및 부식억제제 0.1 내지 1중량%로 이루어진 군에서 선택되는 1종 이상의 첨가제를 더 포함하는 식각 조성물.
  5. 과산화수소 5 내지 20중량%, 불소계 화합물 0.1 내지 1 중량%, 카르복실산의 무기염 0.2 내지 5중량%, 그리고 나머지 함량의 탈이온수를 포함하는 식각 조성물을 이용하여 비정질 실리콘산화막을 식각하는 단계를 포함하는 패턴화된 절연막의 제조방법.
  6. 기판 위에 게이트선, 및 상기 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하는 단계;
    상기 게이트 배선이 형성된 기판 위에 게이트 절연막을 적층하는 단계;
    상기 게이트 절연막 위에 반도체층을 형성하는 단계;
    상기 반도체층 위에 비정질 실리콘 산화물을 포함하는 절연막을 형성하는 단계;
    상기 절연막 위에 Cu 및 MoTi 합금을 각각 주성분으로 포함하는 데이터 배선 형성용 금속적층막을 형성하는 단계;
    상기 금속적층막 위에 레지스트 패턴을 형성하는 단계; 그리고
    과산화수소 5 내지 20중량%, 불소계 화합물 0.1 내지 1 중량%, 카르복실산의 무기염 0.2 내지 5중량%, 그리고 나머지 함량의 탈이온수를 포함하는 식각 조성물을 이용하여 상기 금속적층막 및 절연막을 일괄 식각하여 패턴화하는 단계
    를 포함하는 반도체 소자의 제조방법.
  7. 제6항에 따른 제조방법에 의해 제조된 반도체 소자.
KR1020130166538A 2013-11-07 2013-12-30 식각 조성물 및 이를 이용한 반도체 소자의 제조방법 KR20150053212A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130134970 2013-11-07
KR20130134970 2013-11-07

Publications (1)

Publication Number Publication Date
KR20150053212A true KR20150053212A (ko) 2015-05-15

Family

ID=53389855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130166538A KR20150053212A (ko) 2013-11-07 2013-12-30 식각 조성물 및 이를 이용한 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20150053212A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170057935A (ko) * 2015-11-18 2017-05-26 솔브레인 주식회사 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물 및 이를 이용한 반도체 소자의 제조 방법
KR20170079522A (ko) * 2015-12-30 2017-07-10 삼영순화(주) 식각액 조성물 및 이를 이용한 반도체 장치의 제조 방법
KR20180030445A (ko) * 2016-09-15 2018-03-23 가부시키가이샤 스크린 홀딩스 에칭 장치, 기판 처리 장치, 에칭 방법 및 기판 처리 방법
KR20190005459A (ko) 2017-07-06 2019-01-16 오씨아이 주식회사 식각 조성물 및 이를 이용한 식각 방법
CN112331556A (zh) * 2020-11-02 2021-02-05 上海华虹宏力半导体制造有限公司 非晶硅薄膜成膜方法
CN114164003A (zh) * 2021-12-06 2022-03-11 Tcl华星光电技术有限公司 用于显示面板的蚀刻剂组合物及显示面板的蚀刻方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170057935A (ko) * 2015-11-18 2017-05-26 솔브레인 주식회사 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물 및 이를 이용한 반도체 소자의 제조 방법
KR20170079522A (ko) * 2015-12-30 2017-07-10 삼영순화(주) 식각액 조성물 및 이를 이용한 반도체 장치의 제조 방법
KR20180030445A (ko) * 2016-09-15 2018-03-23 가부시키가이샤 스크린 홀딩스 에칭 장치, 기판 처리 장치, 에칭 방법 및 기판 처리 방법
KR20190005459A (ko) 2017-07-06 2019-01-16 오씨아이 주식회사 식각 조성물 및 이를 이용한 식각 방법
CN112331556A (zh) * 2020-11-02 2021-02-05 上海华虹宏力半导体制造有限公司 非晶硅薄膜成膜方法
CN114164003A (zh) * 2021-12-06 2022-03-11 Tcl华星光电技术有限公司 用于显示面板的蚀刻剂组合物及显示面板的蚀刻方法

Similar Documents

Publication Publication Date Title
JP4642001B2 (ja) フォトレジスト残渣及びポリマー残渣除去液組成物
CN109518189B (zh) 蚀刻液组合物
KR20150053212A (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20150043569A (ko) 구리 및 몰리브덴 함유 막의 식각액 조성물
KR20140084417A (ko) 박막 트랜지스터의 채널 형성용 식각액 조성물 및 채널 형성 방법
KR101942344B1 (ko) 구리 및 몰리브덴 함유 막의 식각액 조성물
WO2007063942A1 (ja) 半導体表面処理剤
KR102602860B1 (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR20140014506A (ko) 식각액 조성물, 및 다중금속막 식각 방법
KR20180041317A (ko) 식각액 조성물
CN110273156B (zh) 不包含氟的蚀刻液组合物
KR20230141720A (ko) 식각 조성물 및 이를 이용하는 식각방법
CN112410036B (zh) 一种低选择性的bpsg和peteos薄膜的蚀刻液
KR102619627B1 (ko) 식각 조성물 및 이를 이용하는 식각방법
KR20150024764A (ko) 액정표시장치용 어레이 기판의 제조방법
CN113073327B (zh) 蚀刻液组合物
KR101978389B1 (ko) 식각액 조성물 및 이를 이용한 화상표시장치용 어레이 기판의 제조방법
KR101403746B1 (ko) 질화막 식각액 조성물 및 이를 이용하는 질화막의 식각방법
CN107653451B (zh) 蚀刻液组合物及利用到该组合物的金属图案制造方法
KR102243569B1 (ko) 식각 조성물 및 이를 이용하는 식각 방법
KR102629575B1 (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR20190099832A (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
TWI840532B (zh) 蝕刻組合物及利用其的蝕刻方法
US20230303925A1 (en) Etchant composition of titanium layer and etching method using the same
KR20220081169A (ko) 실리콘 식각액 조성물 및 이를 사용한 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination