KR20150036408A - 회로 기판용 적층판, 금속 베이스 회로 기판 및 파워 모듈 - Google Patents

회로 기판용 적층판, 금속 베이스 회로 기판 및 파워 모듈 Download PDF

Info

Publication number
KR20150036408A
KR20150036408A KR1020157003145A KR20157003145A KR20150036408A KR 20150036408 A KR20150036408 A KR 20150036408A KR 1020157003145 A KR1020157003145 A KR 1020157003145A KR 20157003145 A KR20157003145 A KR 20157003145A KR 20150036408 A KR20150036408 A KR 20150036408A
Authority
KR
South Korea
Prior art keywords
circuit board
cyanate resin
insulating layer
type cyanate
metal
Prior art date
Application number
KR1020157003145A
Other languages
English (en)
Other versions
KR101766552B1 (ko
Inventor
가츠미 미즈노
가즈히코 고노미
유타카 나츠메
Original Assignee
닛폰 하츠죠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛폰 하츠죠 가부시키가이샤 filed Critical 닛폰 하츠죠 가부시키가이샤
Publication of KR20150036408A publication Critical patent/KR20150036408A/ko
Application granted granted Critical
Publication of KR101766552B1 publication Critical patent/KR101766552B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Laminated Bodies (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

금속 기판과, 해당 금속 기판의 적어도 편면에 설치된 절연층과, 해당 절연층 상에 설치된 금속박을 구비하는 회로 기판용 적층판으로서, 상기 절연층이, 비스페놀형 사이아네이트 수지와 노볼락형 사이아네이트 수지의 가교형 공중합체 및 무기 충전재를 함유하는 것을 특징으로 하는 회로 기판용 적층판이 제공된다.

Description

회로 기판용 적층판, 금속 베이스 회로 기판 및 파워 모듈{LAMINATE FOR CIRCUIT BOARDS, METAL-BASED CIRCUIT BOARD, AND POWER MODULE}
본 발명은 회로 기판용 적층판, 이 회로 기판용 적층판으로부터 제조되는 금속 베이스 회로 기판, 및 이 금속 베이스 회로 기판을 구비하는 파워 모듈에 관한 것이다.
최근의 일렉트로닉스 기술의 발달은 눈부시고, 전기 전자 기기의 고성능화 및 소형화는 급속하게 진행되고 있다. 이에 수반하여, 전기 소자 및/또는 전자 소자를 실장한 부품의 발열량은 점점 커지고 있다. 이와 같은 배경 하에, 전형적으로는 MOSFET(metal-oxide-semiconductor field-effect transistor) 및 IGBT(insulated-gate bipolar transistor) 등의 소위 파워 디바이스를 탑재하는 금속 베이스 회로 기판에는, 충분한 내열성, 우수한 방열성이 요구되고 있다. 특히 금후, 디바이스에 SiC(실리콘 카바이드)가 사용됨으로써, 종래의 Si(실리콘) 디바이스와 비교하여 작동 온도가 현저하게 증가하여, 더욱 높은 내열성이 요구될 것이 예상된다. 또한, 파워 디바이스와 금속 회로 베이스 기판을 접속시키고 있는 땜납 접속부에 이러한 히트 사이클에 의한 응력이 커져, 내구성이나 땜납 접속 신뢰성의 확보가 곤란한 상황이 되고 있다.
그런데, 고내열성의 수지 조성물로서, 사이아네이트 수지를 이용한 수지 조성물이 일반적으로 알려져 있다. 예컨대, 특허문헌 1∼4에는, 사이아네이트 수지 함유 조성물을 기재에 함침시킨 고내열성 프리프레그나, 사이아네이트 수지 함유 조성물의 경화물로 이루어지는 전열 시트층을 구비하는 열전도 기판이 개시되어 있다.
또한, 특허문헌 5에는, 고온에서도 고탄성률을 유지하는 것이 가능한 사이아네이트 수지 함유 절연 시트를 구비하는 다층 프린트 배선판이 개시되어 있다.
일본 특허공개 2011-116910호 공보 일본 특허공개 2005-272573호 공보 일본 특허공개 2010-31263호 공보 일본 특허공개 2008-098489호 공보 일본 특허공개 2004-202895호 공보
금속 베이스 회로 기판은 금속 기판의 적어도 편면에 절연층과 회로 패턴이 이 순서로 적층된 구조를 갖고 있다. 이 절연층을 형성하는 수지 조성물로서, 전술한 바와 같은 공지된 사이아네이트 수지 함유 조성물을 이용하더라도, 내열성, 내구성 및 땜납 접속 신뢰성이 우수하고, 장기 신뢰성을 갖는 금속 베이스 회로 기판의 제조는 곤란하다는 것이 실정이다.
본 발명의 목적은, 내열성, 내구성 및 땜납 접속 신뢰성이 우수하고, 장기 신뢰성을 갖는 금속 베이스 회로 기판을 제공하는 것이 가능한 회로 기판용 적층판을 제공하는 것에 있다. 또한, 본 발명의 목적은, 이 회로 기판용 적층판으로부터 제조되는, 내열성 내구성 및 땜납 접속 신뢰성이 우수하고, 장기 신뢰성을 갖는 금속 베이스 회로 기판을 제공하는 것에 있다. 또한, 본 발명의 목적은, 이 금속 베이스 회로 기판을 구비하는 파워 모듈을 제공하는 것에 있다.
본 발명의 제 1 측면에 의하면, 금속 기판과, 해당 금속 기판의 적어도 편면에 설치된 절연층과, 해당 절연층 상에 설치된 금속박을 구비하는 회로 기판용 적층판으로서, 상기 절연층이, 비스페놀형 사이아네이트 수지와 노볼락형 사이아네이트 수지의 가교형 공중합체 및 무기 충전재를 함유하는 것을 특징으로 하는 회로 기판용 적층판이 제공된다.
본 발명에 있어서, 상기 절연층에 함유되는 비스페놀형 사이아네이트 수지와 노볼락형 사이아네이트 수지의 질량비는, 예컨대 3:1∼1:11이다.
상기 절연층은, 무기 충전재로서, 예컨대 알루미나, 표면 처리된 알루미나, 질화알루미늄 및 질화붕소로부터 선택되는 적어도 1종을 함유한다.
또한, 본 발명의 일 형태에 있어서, 상기 절연층은 추가로 경화 촉진제를 함유한다. 이 경화 촉진제는, 예컨대 보레이트 착체이며, 이 보레이트 착체는 인계 보레이트 착체여도 되고, 비인계 보레이트 착체여도 된다.
본 발명의 일 형태에 있어서, 상기 절연층은, 경화 촉진제로서 인계 보레이트 착체를 함유하고, 또한 무기 충전재로서 표면 처리된 알루미나, 질화알루미늄 및 질화붕소로부터 선택되는 적어도 1종을 함유하며, 보다 바람직하게는 2종 이상을 함유한다.
본 발명의 다른 형태에 있어서, 상기 절연층은, 경화 촉진제로서 비인계 보레이트 착체를 함유하고, 또한 무기 충전재로서 알루미나, 표면 처리된 알루미나, 질화알루미늄 및 질화붕소로부터 선택되는 적어도 1종을 함유하며, 보다 바람직하게는 2종 이상을 함유한다.
본 발명의 제 2 측면에 의하면, 상기 회로 기판용 적층판이 구비하는 금속박을 패터닝하는 것에 의해 얻어지는 금속 베이스 회로 기판이 제공된다.
본 발명의 제 3 측면에 의하면, 상기 금속 베이스 회로 기판을 구비하는 파워 모듈이 제공된다.
본 발명에 의해, 내열성, 내구성 및 땜납 접속 신뢰성이 우수하고, 장기 신뢰성을 갖는 금속 베이스 회로 기판을 제공하는 것이 가능해졌다. 또한, 본 발명에 의해, 이 금속 베이스 회로 기판을 구비하는 파워 모듈을 제공하는 것이 가능해졌다.
도 1은 본 발명의 일 태양에 따른 회로 기판용 적층판을 개략적으로 나타내는 사시도이다.
도 2는 도 1에 나타내는 회로 기판용 적층판의 II-II선을 따른 단면도이다.
도 3은 도 1 및 도 2에 나타내는 회로 기판용 적층판으로부터 얻어지는 금속 베이스 회로 기판의 일례를 개략적으로 나타내는 단면도이다.
도 4는 본 발명의 일 태양에 따른 파워 모듈을 개략적으로 나타내는 단면도이다.
도 5는 종래의 파워 모듈을 개략적으로 나타내는 단면도이다.
이하, 본 발명의 태양에 대하여 도면을 참조하면서 상세히 설명한다.
도 1 및 도 2에 나타내는 회로 기판용 적층판(1)은, 금속 기판(2)의 편면에 절연층(3)이 형성되고, 절연층(3) 상에 금속박(4)이 형성된 3층 구조를 하고 있다. 본 발명의 다른 형태에 있어서, 금속판(2)의 양면에 절연층(3)이 형성되고, 추가로 각 절연층(3) 상에 금속박(4)이 형성된 5층 구조를 하고 있어도 된다. 한편, 도 1 및 도 2에 있어서, X 및 Y 방향은 금속 기판(2)의 주면(主面)에 평행하고 또한 서로 직교하는 방향이며, Z 방향은 X 및 Y 방향에 대하여 수직인 두께 방향이다. 도 1에는, 일례로서 직사각형상의 회로 기판용 적층판(1)을 나타내고 있지만, 회로 기판용 적층판(1)은 다른 형상을 갖고 있어도 된다.
절연층은 비스페놀형 사이아네이트 수지, 노볼락형 사이아네이트 수지 및 무기 충전재를 함유하는 것이며, 비스페놀형 사이아네이트 수지와 노볼락형 사이아네이트 수지가 가교형 공중합체를 형성하고 있는 것을 제 1 특징으로 하고 있다.
동일한 사이아네이트 수지여도, 그의 분자 구조의 타입에 따라서 경화물의 유리 전이 온도(Tg)나, 역학 물성이 상이하지만, 예컨대 절연층의 내열성과 인성을 향상시키기 위해서 단순히 고내열성 수지와 강인성 수지를 병용하여 이용하는 것만으로는 원하는 고내열성과 강인성은 얻어지지 않는다. 강인성의 비스페놀형 사이아네이트 수지와, 높은 유리 전이 온도를 갖는 노볼락형 사이아네이트 수지의 가교형 공중합체를 형성하는 것에 의해, 인성이 우수하고, 또한 고내열성인 절연층의 제공이 가능해진다. 이는, 노볼락형 사이아네이트 수지와 비스페놀형 사이아네이트 수지의 혼합물이 가교형 공중합체 구조를 취하는 것에 의해, 비스페놀형 단체(單體)로 이용하는 경우보다도 높은 유리 전이 온도가 되고, 한편 노볼락형 사이아네이트 수지의 가교 구조에 비스페놀형 사이아네이트 수지의 유연한 구조가 더해지는 것에 의해, 노볼락형 단체로 이용하는 경우보다도 인성이 향상될 것으로 추측된다. 인성이 향상되고, 또한 저탄성이 되는 것에 의해, 절연층에 있어서의, 히트 사이클에 의한 땜납 접속부로의 응력을 간접적으로 완화하는 성능(이하, 「히트 사이클 성능」이라고도 한다)이 높아진 결과, 땜납 접속 신뢰성을 향상시키는 것이 가능해진다.
게다가, 비스페놀형 사이아네이트 수지와 노볼락형 사이아네이트 수지의 혼합계에서는, 융점 강하에 의해 용융 시에 경화 반응(환화 삼량화 반응)이 진행되기 쉬워지기 때문에, 미반응기가 거의 남지 않은 결과, 장기 신뢰성(예컨대 땜납 접속 신뢰성)을 향상시키는 것이 가능해진다. 또한, 비스페놀형 사이아네이트 수지와 노볼락형 사이아네이트 수지의 혼합계에서는 저탄성이 되고, 이에 의해서도 절연층의 히트 사이클 성능이 높아져, 땜납 접속 신뢰성의 향상에 기여하고 있다.
본 발명에서 이용되는 비스페놀형 사이아네이트 수지로서는, 예컨대 비스페놀 A형 사이아네이트 수지, 비스페놀 E형 페놀 수지, 테트라메틸 비스페놀 F형 사이아네이트 수지 등을 들 수 있다. 비스페놀형 사이아네이트 수지의 중량 평균 분자량은 특별히 한정되는 것은 아니고, 올리고머나 모노머여도 된다.
본 발명에서 이용되는 비스페놀형 사이아네이트 수지로서, 예컨대 내열성의 관점에서는 테트라메틸 비스페놀 F형 사이아네이트 수지, 비스페놀 A형 사이아네이트 수지, 비스페놀 E형 사이아네이트 수지의 순서로 우수하고, 반응성의 관점에서는 비스페놀 A형 사이아네이트 수지가 우수하다.
본 발명에서 이용되는 노볼락형 사이아네이트 수지로서는, 페놀 노볼락형 사이아네이트 수지, 크레졸 노볼락형 사이아네이트 수지 등을 들 수 있다. 노볼락형 사이아네이트 수지의 중량 평균 분자량은 특별히 한정되는 것은 아니고, 올리고머나 모노머여도 된다.
본 발명에서 이용되는 비스페놀형 사이아네이트 수지로서, 예컨대 반응성의 관점에서는 페놀 노볼락형 사이아네이트 수지가 우수하다.
본 발명의 절연층에 함유되는 비스페놀형 사이아네이트 수지와 노볼락형 사이아네이트 수지의 질량비는, 예컨대 3:1∼1:11이 바람직하고, 3:1∼1:3이 보다 바람직하며, 2.5:1∼1:2가 더 바람직하다. 비스페놀형 사이아네이트 수지의 배합비가 지나치게 크면 유리 전이 온도(Tg)가 낮아져 원하는 내열성이 얻어지지 않는 경우가 있다. 한편, 노볼락형 사이아네이트 수지의 배합비가 지나치게 크면 인성이 낮아지고, 또한 반응성의 관점에서 바람직하지 않다.
절연층은 비스페놀형 사이아네이트 수지 및 노볼락형 사이아네이트 수지와 함께 무기 충전재를 함유하고 있다. 이 무기 충전재로서는, 예컨대 알루미나, 질화알루미늄, 질화붕소, 질화규소, 산화마그네슘, 산화규소 등을 들 수 있고, 이들 중으로부터 선택되는 1종 또는 2종 이상을 이용하는 것이 바람직하다.
무기 충전재를 함유하는 계에 있어서는, 경화에 수반하는 발열 반응이 무기 충전재의 존재에 의해서 억제되는 경향이 있으며, 본 발명과 같이 비스페놀형 사이아네이트 수지와 노볼락형 사이아네이트 수지가 가교형 공중합체를 형성하는 계에 있어서는, 단독 수지를 이용한 계에서는 일어나지 않는 문제가 생길 수 있다. 구체적으로는, 무기 충전재에 반응열이 흡수되기 때문에 경화 반응이 느려지는 것이나, 무기 충전재의 표면 작용기에 따라서는 사이아네이트기의 경화 반응을 저해하는 등의 문제가 생각된다. 이 때문에, 표면 처리된 무기 충전재를 사용해도 되고, 후술하는 효과 촉진제와의 적절한 조합에 있어서 무기 충전재를 사용하는 것이 바람직하다. 무기 충전재의 표면 처리로서는, 예컨대 무기 충전재의 표면을 사이아네이트 수지와 반응을 수반하여 화학 결합할 수 있는 작용기로 수식해도 되고, 또는 사이아네이트 수지와 상용성이 높은 작용기로 수식해도 되며(예컨대, 사이아네이트기, 에폭시기, 아미노기, 하이드록실기, 카복실기, 바이닐기, 스타이릴기, 메타크릴기, 아크릴기, 우레이도기, 머캅토기, 설파이드기, 아이소사이아네이트기 등), 예컨대 실레인 커플링 처리나 플라즈마 처리 등이 이용된다.
본 발명의 절연층에 함유되는 무기 충전재의 비율은, 노볼락형 사이아네이트 수지와 비스페놀형 사이아네이트 수지의 합계 체적을 기준으로 해서 50∼90체적%인 것이 바람직하다. 무기 충전재의 함유율은 보다 바람직하게는 60∼80체적%이다. 충전율이 지나치게 낮으면 무기 충전재가 침전되는 경향이 있고, 한편 충전율이 지나치게 높으면 점도가 지나치게 높아져 균일한 도막이 얻어지지 않고, 기공 결함이 증가하는 원인이 될 수 있다.
절연층은 경화 촉진제를 함유하고 있어도 된다. 경화 촉진제로서는, 특별히 한정되는 것은 아니고, 예컨대 보레이트 착체를 들 수 있다. 보레이트 착체는 인계 보레이트 착체여도 비인계 보레이트 착체여도 된다.
인계 보레이트 착체의 예로서, 테트라페닐포스포늄 테트라페닐보레이트, 테트라페닐포스포늄 테트라-p-톨릴보레이트, 트라이-tert-뷰틸포스포늄 테트라페닐보레이트, 다이-tert-뷰틸메틸포스포늄 테트라페닐보레이트, p-톨릴트라이페닐포스포늄 테트라-p-톨릴보레이트, 테트라페닐포스포늄 테트라플루오로보레이트, 트라이페닐포스핀 트라이페닐보레이트 등을 들 수 있다.
비인계 보레이트 착체의 예로서, 소듐 테트라페닐보레이트, 피리딘 트라이페닐보레이트, 2-에틸-4-메틸이미다졸륨 테트라페닐보레이트, 1,5-다이아조바이사이클로[4.3.0]노넨-5-테트라페닐보레이트, 리튬 트라이페닐(n-뷰틸)보레이트 등을 들 수 있다.
본 발명의 일 태양에 있어서, 절연층은, 경화 촉진제로서 인계 보레이트 착체를 함유하고, 또한 무기 충전재로서 표면 처리된 알루미나, 질화알루미늄 및 질화붕소로부터 선택되는 적어도 1종을 함유하는 것이 바람직하고, 인계 보레이트 착체와, 표면 처리된 알루미나, 질화알루미늄 및 질화붕소로부터 선택되는 적어도 2종 이상을 함유하는 것이 보다 바람직하다. 특히 알루미나는, 사이아네이트 수지의 경화 반응을 저해하기 때문에(예컨대 분자 구조의 입체 장애에 의한 악영향), 경화 촉진제인 인계 보레이트 착체와의 조합에 있어서는, 표면 처리된 알루미나를 이용하는 것이 바람직하다. 미리 입자의 표면을 개질해 둠으로써 경화 저해를 방지할 수 있다.
또한, 본 발명의 다른 태양에 있어서, 절연층은, 경화 촉진제로서 비인계 보레이트 착체를 함유하고, 또한 무기 충전재로서 표면 처리된 알루미나, 알루미나, 질화알루미늄 및 질화붕소로부터 선택되는 적어도 1종을 함유하는 것이 바람직하고, 비인계 보레이트 착체와, 표면 처리된 알루미나, 알루미나, 질화알루미늄 및 질화붕소로부터 선택되는 적어도 2종 이상을 함유하는 것이 보다 바람직하다. 경화 촉진제로서 비인계 보레이트 착체를 이용하는 경우에는, 인계 보레이트 착체를 이용하는 경우와 비교하여, 표면 처리를 하지 않은 알루미나와의 조합도 적합하게 이용할 수 있다. 경화 촉진의 메커니즘은 반드시 분명하지는 않지만, 비인계 보레이트 착체는 인계 보레이트 착체에 비하여, 산화알루미늄이 존재하는 계에서의 경화 촉진제로서의 활성이 높고, 산화알루미늄이 비인계 보레이트 착체를 사용한 경화 촉진계에 주는 악영향(예컨대 분자 구조의 입체 장애)이 작은 것이 한가지 원인이라고 추측된다.
본 발명의 절연층에 경화 촉진제를 첨가하는 경우, 그의 함유율은, 노볼락형 사이아네이트 수지와 비스페놀형 사이아네이트 수지의 합계 질량을 기준으로 해서 0.1∼5질량%인 것이 바람직하고, 보다 바람직하게는 0.5∼2질량%이다.
절연층은 전술한 비스페놀형 사이아네이트 수지, 노볼락형 사이아네이트 수지 및 무기 충전재를 포함하는 성분을 용제에 용해시킨 수지 조성물(이하, 「본 발명의 조성물」 등이라고도 한다)로부터 형성되는 도막의 경화물이다. 용제로서는, 예컨대, N-메틸피롤리돈, 다이메틸아세트아마이드, 테트라플루오로아이소프로판올, 메틸 에틸 케톤, 에틸렌 다이글리콜 아세테이트, 프로필렌 글리콜 모노메틸 에터 아세테이트, 메틸 아이소뷰틸 케톤, 에틸렌 글리콜 모노메틸 에터, 테트라하이드로퓨란, 클로로폼, 톨루엔, 자일렌, 아세톤, 다이옥세인, 다이메틸설폭사이드 등을 들 수 있다.
본 발명의 조성물에 있어서, 고형분 농도는, 예컨대 1∼50질량%인 것이 바람직하고, 15∼35질량%인 것이 보다 바람직하다. 용제의 양이 과도하게 많은 경우, 도막으로부터 대량의 용제를 제거하지 않으면 안되고, 도막의 외관 불량을 발생시키기 쉽다. 또한, 많은 건조 시간을 필요로 하기 때문에 생산성이 저하된다. 한편, 용제의 양이 과도하게 적은 경우, 조성물이 고점도화되는 경향이 있어, 그의 취급성 등이 저하된다.
본 발명의 조성물은 전술한 비스페놀형 사이아네이트 수지, 노볼락형 사이아네이트 수지, 무기 충전재 및 경화 촉진제 이외에 여러 가지의 첨가제를 함유하고 있어도 되고, 예컨대 실레인 커플링제 및 타이타늄 커플링제 등의 커플링제, 이온 흡착제, 침강 방지제, 가수분해 방지제, 레벨링제, 산화 방지제 등등을 들 수 있다.
금속 기판(2)은, 예컨대 단체 금속 또는 합금으로 이루어진다. 금속 기판(2)의 재료로서는, 예컨대 알루미늄, 철, 구리, 알루미늄 합금 또는 스테인레스를 사용할 수 있다. 금속 기판(2)은 탄소 등의 비금속을 추가로 포함하고 있어도 된다. 예컨대, 금속 기판(2)은 탄소와 복합화된 알루미늄을 포함하고 있어도 된다. 또한, 금속 기판(2)은 단층 구조를 갖고 있어도 되고, 다층 구조를 갖고 있어도 된다.
금속 기판(2)은 높은 열전도율을 갖고 있다. 전형적으로는, 금속 기판(2)은 60W·m-1·K-1 이상의 열전도율을 갖고 있다.
금속 기판(2)은 가요성을 갖고 있어도 되고, 가요성을 갖고 있지 않아도 된다. 금속 기판(2)의 두께는, 예컨대 0.2-5mm의 범위 내에 있다.
금속박(4)은 절연층(3) 상에 설치되어 있다. 금속박(4)은 절연층(3)을 사이에 협지하여 금속 기판(2)과 마주 보고 있다.
금속박(4)은, 예컨대 단체 금속 또는 합금으로 이루어진다. 금속박(4)의 재료로서는, 예컨대 구리 또는 알루미늄을 사용할 수 있다. 금속박(4)의 두께는, 예컨대 10∼500㎛의 범위이다.
이 회로 기판용 적층판(1)은, 예컨대 이하의 방법에 의해 제조한다.
우선, 전술한 비스페놀형 사이아네이트 수지 및 노볼락형 사이아네이트 수지와 경화 촉진제를 가열 혼합하고, 그 후 용제에 용해시켜 용액을 얻는다. 다음으로, 전술한 무기 충전재를 용액 중에 분산시켜 분산액을 얻는다. 무기 충전재는, 예컨대 볼 밀, 3본 롤, 원심 교반기 또는 비드 밀을 이용하여 분쇄하면서 상기 용액 중에 분산시켜도 된다. 또한, 상기 용액에 무기 충전재를 가하는 것에 앞서, 이 용액에 실레인 커플링제, 이온 흡착제 등의 첨가제를 가해도 된다.
다음으로, 이 분산액을 금속 기판(2) 및 금속박(4)의 적어도 한쪽에 도포한다. 분산액의 도포에는, 예컨대 롤 코팅법, 바 코팅법 또는 스크린 인쇄법을 이용할 수 있다. 연속식으로 행해도 되고, 단판식으로 행해도 된다.
필요에 따라 도막을 건조시킨 후, 금속 기판(2)과 금속박(4)이 도막을 협지하여 마주 보도록 중첩시킨다. 또한, 그들을 열프레스한다. 이상과 같이 하여, 회로 기판용 적층판(1)을 얻는다.
이 방법에서는, 본 발명의 조성물인 분산액을 금속판(2) 및 금속박(4)의 적어도 한쪽에 도포하는 것에 의해 도막을 형성하지만, 다른 태양에 있어서, 분산액을 PET 필름 등의 기재에 도포하여 건조시키는 것에 의해 미리 도막을 형성하고, 이를 금속 기판(2) 및 금속박(4)의 한쪽에 열전사해도 된다.
다음으로, 전술한 회로 기판용 적층판(1)으로부터 얻어지는 금속 베이스 회로 기판(1')에 대하여 설명한다.
도 3에 나타내는 금속 베이스 회로 기판(1')은 도 1 및 도 2에 나타내는 회로 기판용 적층판으로부터 얻어지는 것이며, 금속 기판(2)과, 절연층(3)과, 회로 패턴(4')을 포함하고 있다. 회로 패턴(4')은 도 1 및 도 2를 참조하면서 설명한 회로 기판용 적층판의 금속박(4)을 패터닝하는 것에 의해 얻어진다. 이 패터닝은, 예컨대 금속박(4) 상에 마스크 패턴을 형성하고, 금속박(4)의 노출부를 에칭에 의해서 제거하는 것에 의해 얻어진다. 금속 베이스 회로 기판(1')은, 예컨대 앞선 회로 기판용 적층판(1)의 금속박(4)에 대하여 상기의 패터닝을 행하고, 필요에 따라, 절단 및 천공 가공 등의 가공을 행하는 것에 의해 얻을 수 있다.
이 금속 베이스 회로 기판(1')은 전술한 회로 기판용 적층판(1)으로부터 얻어지기 때문에, 내열성, 강인성 및 땜납 접속 신뢰성이 우수하다.
도 4에 본 발명의 파워 모듈의 일례를 나타낸다. 이 파워 모듈(100)은 금속 기판(13c)과, 절연층(13b)과, 회로 패턴(13a)을 포함하는 본 발명의 금속 베이스 회로 기판(13)을 구비하기 때문에, 내열성, 내구성 및 땜납 접속 신뢰성이 우수하고, 장기 신뢰성을 갖는다. 따라서, 파워 디바이스의 고성능화에 수반하여 발열 온도가 증가 경향에 있는 현상에 있어서, 종래의 파워 모듈에서는 대응할 수 없었던 온도 영역에도 본 발명의 모듈은 적합하게 이용할 수 있다.
더욱이, 본 발명의 파워 모듈(100)은, 도 5에 일례를 나타낸 종래의 파워 모듈(200)과 비교하여, 금속 베이스 회로 기판(13)을 구비함으로써 구성 부재(층)가 적어져, 전체로서의 두께가 얇아지기 때문에, 보다 낮은 열저항으로 콤팩트 설계가 가능해진다. 또한, 천공, 절단 등의 가공이 용이하기 때문에 조립이 용이하다는 등의 장점도 갖고 있다.
실시예
이하에 본 발명의 예를 기재한다. 본 발명은 이들에 한정되는 것은 아니다.
<조성물의 조제>
합성예 1: 조성물 1의 조제
질량비가 3:1이 되도록 비스페놀 A형 사이아네이트 수지(론자제, 「BA200」)와 페놀 노볼락형 사이아네이트 수지(론자제, 「PT30」)를 가열 혼합하고, 수지량에 대하여 1질량%의 인계 경화 촉진제(테트라페닐포스포늄 테트라보레이트; 홋코화학제, 「TPP-MK」)를 혼합했다. 그 혼합 수지에 다이메틸아세트아마이드를 가한 수지 고형분 40질량%의 사이아네이트 수지 용액에 대하여, 질화붕소(미즈시마합금철제, 「HP-40」)와 질화알루미늄(후루카와전자제, 「FAN-f30」)을 1:1의 체적비로, 수지 고형분을 기준으로 해서 합계로 65체적%가 되도록 배합하여 절연재 용액(조성물 1)을 제작했다.
합성예 2∼5: 조성물 2∼5의 조제
비스페놀 A형 사이아네이트 수지(론자제, 「BA200」)와 페놀 노볼락형 사이아네이트 수지(론자제, 「PT30」)의 배합비를, 표 3에 기재된 바와 같이 변경한 것 이외에는 조성물 1의 조제 방법과 마찬가지로 하여 조성물 2∼5를 제작했다.
합성예 6: 조성물 6의 조제
질량비가 3:1이 되도록 비스페놀 A형 사이아네이트 수지(론자제, 「BA200」)와 페놀 노볼락형 사이아네이트 수지(론자제, 「PT30」)를 가열 혼합하고, 수지량에 대하여 1질량%의 인계 경화 촉진제(홋코화학제, 「TPP-MK」)를 혼합했다. 그 혼합 수지에 다이메틸아세트아마이드를 가한 수지 고형분 40질량%의 사이아네이트 수지 용액에 대하여, 질화붕소(미즈시마합금철제, 「HP-40」)와 알루미나(쇼와전공제, 「AS40」)를 1:1의 체적비로, 수지 고형분을 기준으로 해서 합계로 65체적%가 되도록 배합하여 절연재 용액(조성물 6)을 제작했다.
합성예 7: 조성물 7의 조제
질량비가 3:1이 되도록 비스페놀 A형 사이아네이트 수지(론자제, 「BA200」)와 페놀 노볼락형 사이아네이트 수지(론자제, 「PT30」)를 가열 혼합하고, 수지량에 대하여 1질량%의 비인계 경화 촉진제(다이아자바이사이클로노넨 테트라페닐보레이트; 홋코화학제, 「DBNK」)를 혼합했다. 그 혼합 수지에 다이메틸아세트아마이드를 가한 수지 고형분 40질량%의 사이아네이트 수지 용액에 대하여, 질화붕소(미즈시마합금철제, 「HP-40」)와 알루미나(쇼와전공제, 「AS40」)를 1:1의 체적비로, 수지 고형분을 기준으로 해서 합계로 65체적%가 되도록 배합하여 절연재 용액(조성물 7)을 제작했다.
합성예 8: 조성물 8의 조제
질량비가 3:1이 되도록 비스페놀 A형 사이아네이트 수지(론자제, 「BA200」)와 페놀 노볼락형 사이아네이트 수지(론자제, 「PT30」)를 가열 혼합하고, 수지량에 대하여 1질량%의 인계 경화 촉진제(홋코화학제, 「TPP-MK」)를 혼합했다. 그 혼합 수지에 다이메틸아세트아마이드를 가한 수지 고형분 40질량%의 사이아네이트 수지 용액에 대하여, 질화붕소(미즈시마합금철제, 「HP-40」)와 실레인 커플링제(신에쓰화학제, 「KBM-103」)로 표면 처리한 알루미나를 1:1의 체적비로, 수지 고형분을 기준으로 해서 합계로 65체적%가 되도록 배합하여 절연재 용액(조성물 8)을 제작했다.
합성예 9: 조성물 9의 조제
질량비가 3:1이 되도록 비스페놀 A형 사이아네이트 수지(론자제, 「BA200」)와 페놀 노볼락형 사이아네이트 수지(론자제, 「PT30」)를 가열 혼합하고, 수지량에 대하여 1질량%의 비인계 경화 촉진제(홋코화학제, 「DBNK」)를 혼합했다. 그 혼합 수지에 다이메틸아세트아마이드를 가한 수지 고형분 40질량%의 사이아네이트 수지 용액에 대하여, 질화붕소(미즈시마합금철제, 「HP-40」)와 실레인 커플링제(신에쓰화학제, 「KBM-103」)로 표면 처리한 알루미나를 1:1의 체적비로, 수지 고형분을 기준으로 해서 합계로 65체적%가 되도록 배합하여 절연재 용액(조성물 9)을 제작했다.
합성예 10: 조성물 10의 조제
질량비가 3:1이 되도록 비스페놀 A형 사이아네이트 수지(론자제, 「BA200」)와 페놀 노볼락형 사이아네이트 수지(론자제, 「PT30」)를 가열 혼합하고, 수지량에 대하여 1질량%의 비인계 경화 촉진제(홋코화학제, 「DBNK」)를 혼합했다. 그 혼합 수지에 다이메틸아세트아마이드를 가한 수지 고형분 40질량%의 사이아네이트 수지 용액에 대하여, 질화붕소(미즈시마합금철제, 「HP-40」)와 질화알루미늄(후루카와전자제, 「FAN-f30」)을 1:1의 체적비로, 수지 고형분을 기준으로 해서 합계로 65체적%가 되도록 배합하여 절연재 용액(조성물 10)을 제작했다.
합성예 11∼15: 조성물 11∼15의 조제
비스페놀 A형 사이아네이트 수지(론자제, 「BA200」)와 페놀 노볼락형 사이아네이트 수지(론자제, 「PT30」)의 배합비를, 표 3에 기재된 바와 같이 변경한 것 이외에는 조성물 1의 조제 방법과 마찬가지로 하여 조성물 11∼15를 제작했다.
대조용 합성예 1: 조성물 1R의 조제
비스페놀 A형 사이아네이트 수지(론자제, 「BA200」)와, 수지량에 대하여 1질량%의 인계 경화 촉진제(홋코화학제, 「TPP-MK」)를 혼합한 고형분 40질량%의 비스페놀 A형 사이아네이트 수지 용액(용제: 다이메틸아세트아마이드)에 대하여, 질화붕소(미즈시마합금철제, 「HP-40」)와 질화알루미늄(후루카와전자제, 「FAN-f30」)을 1:1의 체적비로, 수지 고형분을 기준으로 해서 합계로 65체적%가 되도록 배합하여 절연재 용액(조성물 1R)을 제작했다.
대조용 합성예 2: 조성물 2R의 조제
페놀 노볼락형 사이아네이트 수지(론자제, 「PT30」)와, 수지량에 대하여 1질량%의 인계 경화 촉진제(홋코화학제, 「TPP-MK」)를 혼합한 고형분 40질량%의 페놀 노볼락형 사이아네이트 수지 용액(용제: 다이메틸아세트아마이드)에 대하여, 질화붕소(미즈시마합금철제, 「HP-40」)와 질화알루미늄(후루카와전자제, 「FAN-f30」)을 1:1의 체적비로, 수지 고형분을 기준으로 해서 합계로 65체적%가 되도록 배합하여 절연재 용액(조성물 2R)을 제작했다.
<평가>
[유리 전이 온도(Tg/℃)]
전술한 방법에 의해 얻어진 각 절연재 용액을 유성(遊星)식 교반 탈포기로 5분 교반한 후, 두께 70㎛의 구리박 상에 열접착 후의 두께가 약 100㎛가 되도록 도포하고, 100℃에서 용매가 없어질 때까지 건조시켰다. 이 도막이 형성된 구리박을, 금속판으로서 열전도율 140W/mk, 두께 2.0mm의 알루미늄 합금판 상에 도막이 중간층이 되도록 적층하고, 압력 20MPa, 온도 250℃(단, 비교예 3 및 4는 200℃)에서 열접착했다. 얻어진 회로 기판용 적층판을 샘플로 해서, 구리박과 알루미늄판을 화학 에칭하여 절연층만을 취출했다.
상기한 바와 같이 하여 얻어진 절연층으로부터 시트 사이즈 5mm×50mm로 잘라내고, 동적 점탄성 측정 장치(RSA3, TA인스트루먼트제)로 인장 모드, 승온 2℃/분, 측정 온도 범위 -50∼400℃, 질소 분위기, 측정 주파수 1Hz에서 동적 점탄성을 측정했다. 얻어진 저장 탄성률과 손실 탄성률로부터 Tanδ를 구하여, 그의 피크값을 유리 전이 온도(℃)로 했다.
[파괴 인성값]
실시예 1∼15, 비교예 1∼2의 각 수지 조성에 있어서, 무기 충전재를 포함하지 않는 상태에서 각 수지 및 경화 촉진제를 용융시킨 혼합물을, 실리콘형(型)에 부어넣어 250℃(단, 비교예 3 및 4는 200℃)에서 경화시킨 후, 2×10×41.5mm의 시험편을 제작하여, ASTM d5045-93에 따라서 파괴 인성값(MN/m3/2)을 구했다.
[흡습 내열성]
전술한 방법에 의해 얻어진 각 절연재 용액을 유성식 교반 탈포기로 5분 교반한 후, 두께 70㎛의 구리박 상에 열접착 후의 두께가 약 100㎛가 되도록 도포하고, 100℃에서 용매가 없어질 때까지 건조시켰다. 이 도막이 형성된 구리박을, 금속판으로서 열전도율 140W/mk, 두께 2.0mm의 알루미늄 합금판 상에 도막이 중간층이 되도록 적층하고, 압력 20MPa, 온도 250℃(단, 비교예 3 및 4는 200℃)에서 열접착했다. 얻어진 회로 기판용 적층판을 샘플로 해서, 흡습 내열성을 이하의 방법에 의해 평가했다.
상기한 바와 같이 하여 얻어진 적층체로부터 사이즈 40×40mm의 기판을 잘라내고, 기판 절반에 랜드 사이즈 20×20mm를 배치했다. 이 기판을 끓인 물에 1시간 침지시킨 후, 260℃ 또는 300℃의 땜납욕에 알루미늄판을 아래로 해서 60초 이상 띄워, 회로박이나 절연층에 박리나 발포가 없는지 육안으로 관찰했다. 그 결과, 회로박 또는 절연층에 박리 또는 발포가 30초 경과하기 전에 관찰된 경우를 C, 60초 이내에 관찰된 경우를 B, 60초 경과해도 관찰되지 않은 경우를 A로서 평가했다.
Figure pct00001
[땜납 접속 신뢰성]
전술한 방법에 의해 얻어진 각 절연재 용액을 유성식 교반 탈포기로 5분 교반한 후, 두께 70㎛의 구리박 상에 열접착 후의 두께가 약 100㎛가 되도록 도포하고, 100℃에서 용매가 없어질 때까지 건조시켰다. 이 도막이 형성된 구리박을, 금속판으로서 열전도율 140W/mk, 두께 2.0mm의 알루미늄 합금판 상에 도막이 중간층이 되도록 적층하고, 압력 20MPa, 온도 250℃(단, 비교예 3 및 4는 200℃)에서 열접착했다. 얻어진 회로 기판용 적층판을 샘플로 해서, 땜납 접속 신뢰성을 이하의 방법에 의해 평가했다.
상기한 바와 같이 하여 얻어진 적층체로부터 사이즈 80×60mm의 기판을 잘라내어, 랜드 사이즈 2.0×1.8mm를 2.0mm 간격으로 2개 배치하고, 칩 사이즈 3.2×1.6mm를 2개의 랜드에 가교 형상으로 땜납 실장했다. 그 실장 기판을 -40∼+150℃에서 냉열 사이클 시험을 행하여, 250시간마다 기판을 취출해 칩 저항을 측정하고 도통 확인을 행하여, 저항을 측정할 수 없게 되기까지의 시간을 측정했다. 그 결과, 500시간 경과하기 전에 저항을 측정할 수 없게 된 경우를 C, 1000시간 경과하기 전에 저항을 측정할 수 없게 된 경우를 B, 1000시간이 지나도 저항을 측정할 수 있던 경우를 A로서 평가했다.
Figure pct00002
평가 결과를 표 3에 나타낸다.
Figure pct00003
1: 회로 기판용 적층판 1': 금속 베이스 회로 기판
2: 금속 기판 3: 절연층
4: 금속박 4': 회로 패턴;
100: 파워 모듈 11: 파워 디바이스
12: 땜납층 13: 금속 베이스 회로 기판
13a: 회로 패턴 13b: 절연층
13c: 금속 기판 14: 방열 시트
15: 히트 싱크;
200: 종래의 파워 모듈 21: 파워 디바이스
22: 제 1 땜납층 23: 회로 패턴
24: 세라믹 기판 25: 메탈라이즈층
26: 제 2 땜납층 27: 금속 기판
28: 방열 시트 29: 히트 싱크

Claims (10)

  1. 금속 기판과, 해당 금속 기판의 적어도 편면에 설치된 절연층과, 해당 절연층 상에 설치된 금속박을 구비하는 회로 기판용 적층판으로서, 상기 절연층이, 비스페놀형 사이아네이트 수지와 노볼락형 사이아네이트 수지의 가교형 공중합체 및 무기 충전재를 함유하는 것을 특징으로 하는 회로 기판용 적층판.
  2. 제 1 항에 있어서,
    상기 절연층에 함유되는 비스페놀형 사이아네이트 수지와 노볼락형 사이아네이트 수지의 질량비가 3:1∼1:11인 회로 기판용 적층판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 절연층이 추가로 경화 촉진제를 함유하는 회로 기판용 적층판.
  4. 제 3 항에 있어서,
    상기 경화 촉진제가 보레이트 착체이며, 상기 무기 충전재로서 알루미나, 표면 처리된 알루미나, 질화알루미늄 및 질화붕소로부터 선택되는 적어도 1종을 함유하는 회로 기판용 적층판.
  5. 제 4 항에 있어서,
    상기 경화 촉진제가 인계 보레이트 착체이며, 상기 무기 충전재로서 표면 처리된 알루미나, 질화알루미늄 및 질화붕소로부터 선택되는 적어도 1종을 함유하는 회로 기판용 적층판.
  6. 제 5 항에 있어서,
    상기 무기 충전재로서, 표면 처리된 알루미나, 질화알루미늄 및 질화붕소로부터 선택되는 2종 이상을 함유하는 회로 기판용 적층판.
  7. 제 4 항에 있어서,
    상기 경화 촉진제가 비인계 보레이트 착체이며, 상기 무기 충전재로서 알루미나, 표면 처리된 알루미나, 질화알루미늄 및 질화붕소로부터 선택되는 적어도 1종을 함유하는 회로 기판용 적층판.
  8. 제 7 항에 있어서,
    상기 무기 충전재로서, 알루미나, 표면 처리된 알루미나, 질화알루미늄 및 질화붕소로부터 선택되는 2종 이상을 함유하는 회로 기판용 적층판.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 회로 기판용 적층판이 구비하는 금속박을 패터닝하는 것에 의해 얻어지는 금속 베이스 회로 기판.
  10. 제 9 항에 기재된 금속 베이스 회로 기판을 구비하는 파워 모듈.
KR1020157003145A 2012-07-06 2013-07-04 회로 기판용 적층판, 금속 베이스 회로 기판 및 파워 모듈 KR101766552B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012152970 2012-07-06
JPJP-P-2012-152970 2012-07-06
PCT/JP2013/068361 WO2014007327A1 (ja) 2012-07-06 2013-07-04 回路基板用積層板、金属ベース回路基板及びパワーモジュール

Publications (2)

Publication Number Publication Date
KR20150036408A true KR20150036408A (ko) 2015-04-07
KR101766552B1 KR101766552B1 (ko) 2017-08-08

Family

ID=49882078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157003145A KR101766552B1 (ko) 2012-07-06 2013-07-04 회로 기판용 적층판, 금속 베이스 회로 기판 및 파워 모듈

Country Status (7)

Country Link
US (2) US20150118509A1 (ko)
EP (1) EP2871918B1 (ko)
JP (2) JP5895055B2 (ko)
KR (1) KR101766552B1 (ko)
CN (1) CN104412721B (ko)
TW (1) TWI522017B (ko)
WO (1) WO2014007327A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6304073B2 (ja) 2014-06-05 2018-04-04 信越化学工業株式会社 熱硬化性樹脂組成物
JP6368657B2 (ja) * 2015-02-02 2018-08-01 日本発條株式会社 金属ベース回路基板及びその製造方法
JP1602558S (ko) * 2017-04-25 2018-04-23
JP7262918B2 (ja) * 2017-06-08 2023-04-24 日本発條株式会社 回路基板用積層板、金属ベース回路基板及びパワーモジュール
US11492528B2 (en) * 2017-06-23 2022-11-08 Sekisui Chemical Co., Ltd. Heat dissipation sheet, method for producing heat dissipation sheet, and laminate
EP3722091B1 (en) * 2017-12-08 2023-11-15 Sekisui Chemical Co., Ltd. Laminate and electronic device
EP3950763A4 (en) * 2019-03-27 2022-12-14 NHK Spring Co., Ltd. COMPOSITION OF HEAT-SETTING EPOXY RESIN, LAMINATED SHEET FOR PRINTED CIRCUIT BOARD, METAL-BASED PRINTED CIRCUIT BOARD AND CURRENT MODULE
CN111524814B (zh) * 2020-03-30 2022-02-11 中国电子科技集团公司第二十九研究所 一种功率器件高可靠高密度集成结构的制备方法
TWI762290B (zh) * 2021-04-28 2022-04-21 璦司柏電子股份有限公司 具複數功率元件電源模組的間隔加壓結合法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097089A (en) * 1998-01-28 2000-08-01 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package, metal plate for said package, and method of producing copper-clad board for said package
JPH1112463A (ja) * 1997-06-27 1999-01-19 Hitachi Chem Co Ltd 印刷配線板用樹脂組成物、ワニス、プリプレグ及びそれを用いた印刷配線板用積層板
SG73590A1 (en) * 1997-12-03 2000-06-20 Sumitomo Bakelite Co Latent catalyst thermosetting resin composition comprising the catalyst epoxy resin molding material comprising the catalyst and semiconductor device
JP2000191776A (ja) * 1998-12-24 2000-07-11 Mitsubishi Gas Chem Co Inc シアン酸エステル・コ−プレポリマー
JP4075268B2 (ja) * 2000-02-24 2008-04-16 松下電工株式会社 回路基板の製造方法
JP2002069152A (ja) * 2000-08-24 2002-03-08 Japan Epoxy Resin Kk プリント配線板用エポキシ樹脂組成物およびプリント配線板
JP3868372B2 (ja) 2002-12-25 2007-01-17 住友ベークライト株式会社 絶縁シート、金属箔付き絶縁シートおよび多層プリント配線板
JP4407823B2 (ja) * 2004-02-18 2010-02-03 三菱瓦斯化学株式会社 新規なシアネートエステル化合物、難燃性樹脂組成物、およびその硬化物
JP4622280B2 (ja) 2004-03-24 2011-02-02 住友ベークライト株式会社 樹脂組成物、プリプレグおよび積層板
DE102006033987A1 (de) * 2006-07-22 2008-01-24 Continental Aktiengesellschaft Zubringereinrichtung
JP2008098489A (ja) 2006-10-13 2008-04-24 Matsushita Electric Ind Co Ltd 熱伝導基板とその製造方法
JP5206600B2 (ja) 2008-06-30 2013-06-12 住友ベークライト株式会社 エポキシ樹脂組成物、プリプレグ、積層板、樹脂シート、多層プリント配線板、及び半導体装置
JP2010090237A (ja) * 2008-10-07 2010-04-22 Ajinomoto Co Inc エポキシ樹脂組成物
KR101013074B1 (ko) * 2009-03-16 2011-02-14 (주)켐텍 에폭시 수지 조성물 및 이를 이용하여 제조된 프린트 배선판용 접착 필름
US8658719B2 (en) * 2009-06-11 2014-02-25 Arlon Low loss pre-pregs and laminates and compositions useful for the preparation thereof
WO2011010672A1 (ja) * 2009-07-24 2011-01-27 住友ベークライト株式会社 樹脂組成物、樹脂シート、プリプレグ、金属張積層板、プリント配線板及び半導体装置
JP2011099072A (ja) * 2009-11-09 2011-05-19 Sumitomo Bakelite Co Ltd 樹脂組成物、絶縁層、プリプレグ、積層板、プリント配線板および半導体装置
JP5263134B2 (ja) 2009-12-07 2013-08-14 住友ベークライト株式会社 回路基板用樹脂組成物、プリプレグ、積層板、樹脂シート、多層プリント配線板および半導体装置
JP2010174242A (ja) * 2009-12-28 2010-08-12 Sumitomo Bakelite Co Ltd ビフェニルアラルキル型シアン酸エステル樹脂、並びにビフェニルアラルキル型シアン酸エステル樹脂を含む樹脂組成物、及び、当該樹脂組成物を用いてなるプリプレグ、積層板、樹脂シート、多層プリント配線板、並びに半導体装置
JP5487010B2 (ja) * 2010-05-27 2014-05-07 日本発條株式会社 回路基板用積層板及び金属ベース回路基板
JP5861995B2 (ja) * 2010-07-05 2016-02-16 住友ベークライト株式会社 樹脂組成物、プリプレグ、樹脂層、回路基板および半導体装置
US9279051B2 (en) * 2011-09-22 2016-03-08 Elite Material Co., Ltd. Halogen-free resin composition, and copper clad laminate and printed circuit board using same

Also Published As

Publication number Publication date
TWI522017B (zh) 2016-02-11
JP6223407B2 (ja) 2017-11-01
EP2871918B1 (en) 2021-09-08
US20150118509A1 (en) 2015-04-30
EP2871918A1 (en) 2015-05-13
JPWO2014007327A1 (ja) 2016-06-02
EP2871918A4 (en) 2016-03-16
WO2014007327A1 (ja) 2014-01-09
KR101766552B1 (ko) 2017-08-08
CN104412721A (zh) 2015-03-11
TW201419952A (zh) 2014-05-16
US20190037692A1 (en) 2019-01-31
JP5895055B2 (ja) 2016-03-30
CN104412721B (zh) 2018-07-27
JP2016106395A (ja) 2016-06-16

Similar Documents

Publication Publication Date Title
KR101766552B1 (ko) 회로 기판용 적층판, 금속 베이스 회로 기판 및 파워 모듈
TWI609921B (zh) 樹脂組成物、以及、藉由其所得之接著薄膜、覆蓋薄膜、層間接著劑
JP4495768B2 (ja) 絶縁シート及び積層構造体
JP6587177B2 (ja) プリプレグ、金属張積層板、プリント配線板
WO2016125664A1 (ja) 樹脂組成物
KR20090014173A (ko) 수지 조성물, 프리프레그, 적층판 및 배선판
WO2014132654A1 (ja) プリント配線板用樹脂組成物、プリプレグ、金属張積層板
KR101236642B1 (ko) 수지 조성물, 이를 이용한 프리프레그 및 프린트 배선판
JP2003286391A (ja) エポキシ樹脂組成物、ワニス、このエポキシ樹脂組成物を用いたフィルム状接着剤及びその硬化物
KR20060097618A (ko) 플렉시블 프린트 배선판용 접착제 조성물 및 그것을이용하여 이루어진 플렉시블 프린트 배선판용 접착 필름
TWI829809B (zh) 樹脂組成物、預浸體、附樹脂之薄膜、附樹脂之金屬箔、覆金屬積層板及印刷配線板
JP2010229368A (ja) エポキシ樹脂組成物並びにプリプレグ、積層板及び配線板
KR101866561B1 (ko) 성형성이 우수한 에폭시 수지 조성물 및 이를 포함한 금속 베이스 인쇄회로기판용 적층체
JP2005209489A (ja) 絶縁シート
JP4765975B2 (ja) 積層板とそれを用いたプリント配線板
KR101866562B1 (ko) 성형성이 우수한 에폭시 수지 조성물 및 이를 포함한 금속 베이스 인쇄회로기판용 적층체
JP2004256631A (ja) 接着剤組成物及び接着フィルム
JP6695074B2 (ja) 樹脂組成物、プリプレグ、樹脂付き金属箔、金属張積層板及び配線板
JP2017052236A (ja) 樹脂付き金属箔、並びにそれを用いた金属張積層板及び配線板
JP5382074B2 (ja) プリント配線板用プリプレグ及び金属張り積層板
JP2015120890A (ja) 熱硬化性樹脂組成物
JP6478088B2 (ja) めっきプロセス用プライマ層付プリプレグ、それを用いた多層プリント配線板の製造方法
JP2015005712A (ja) 印刷回路基板用絶縁フィルムおよびこれを用いた製品
JP2004175849A (ja) プリント配線板用プリプレグ及び金属張り積層板
JP2014009356A (ja) エポキシ樹脂組成物、これから製造された絶縁フィルム、及びこれを備えた多層プリント基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
X701 Decision to grant (after re-examination)
GRNT Written decision to grant