KR20140100560A - 고온 열처리를 이용한 300mm 폴리시드 실리콘 웨이퍼 제조 공정 - Google Patents

고온 열처리를 이용한 300mm 폴리시드 실리콘 웨이퍼 제조 공정 Download PDF

Info

Publication number
KR20140100560A
KR20140100560A KR1020147018302A KR20147018302A KR20140100560A KR 20140100560 A KR20140100560 A KR 20140100560A KR 1020147018302 A KR1020147018302 A KR 1020147018302A KR 20147018302 A KR20147018302 A KR 20147018302A KR 20140100560 A KR20140100560 A KR 20140100560A
Authority
KR
South Korea
Prior art keywords
silicon wafer
temperature
argon gas
heat treatment
gas
Prior art date
Application number
KR1020147018302A
Other languages
English (en)
Other versions
KR101623669B1 (ko
Inventor
추엔린 펑
즈루이 앤
즈치앙 허
팡위 셩
얼징 쟈오
종펑 리
Original Assignee
요우앤신차이리아오 구펀 요우시엔 공쓰
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요우앤신차이리아오 구펀 요우시엔 공쓰 filed Critical 요우앤신차이리아오 구펀 요우시엔 공쓰
Publication of KR20140100560A publication Critical patent/KR20140100560A/ko
Application granted granted Critical
Publication of KR101623669B1 publication Critical patent/KR101623669B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명에서는 고온 열처리를 이용한 300mm 폴리시드 실리콘 웨이퍼 제조 공정을 제공하는 바, 여기에는 크리스탈 풀링, 슬라이스 챔퍼링, 양면 그라인딩, 양면 폴리싱, 최종 폴리싱, 고온처리 공정이 포함된다. 본 발명의 제조 공정에서는 양면 그라인딩을 보류하고, 그라인딩 후 직접 폴리싱을 진행함으로써 단면 그라인딩 공정을 생략하고, 그라인딩에서 제거되지 않은 표면의 미세한 손상은 후속의 고온 열처리 공정에서 제거하며, 본 공정은 과정이 간단하고 생산 효율을 향상시킬 수 있을 뿐 아니라 실리콘 웨이퍼의 품질을 향상시킬 수 있다.

Description

고온 열처리를 이용한 300mm 폴리시드 실리콘 웨이퍼 제조 공정 {300MM POLISHED SILICON WAFER MANUFACTURING PROCESS BY HIGH TEMPERATURE HEAT TREATMENT}
본 발명은 300mm 폴리시드 실리콘 웨이퍼 제조 공정에 관한 것으로서, 특히 고온 열처리를 이용한 300mm 폴리시드 실리콘 웨이퍼 제조 공정에 관한 것으로서, 상기 고온이란 사용 온도가 600-1350℃ 사이인 온도를 말하며, 후속의 고온 열처리로 정상적인 가공 과정 중의 단면 그라인딩 공정을 대체하는 것을 특징으로 한다.
300mm 폴리시드 실리콘 웨이퍼 제조 공정에는 주요하게 크리스탈 풀링, 슬라이스 챔퍼링, 그라인딩, 폴리싱, 세척 등 몇 가지 주요 공정이 포함된다. 그 중에서, 그라인딩, 폴리싱 공정의 주요 목적은 슬라이싱에 의해 발생되는 표면의 거친 손상층을 제거하고 평평하고 결함이 없으며 결정 격자가 완전한 표면을 취득하는 것이다.
300mm 폴리시드 실리콘 웨이퍼 제조 공정에 있어서, 종래의 웨이퍼 마모 공정은 그라인딩 공정으로 대체되어 더욱 훌륭한 TTV와 기하학 치수를 취득하기는 하지만, 표면의 손상층이 발생된다. 그라인딩 공정은 그라인더를 이용하여 실리콘 웨이퍼를 얇게 가공하는 것이지만, 그라인더의 실리콘 웨이퍼 표면에 대한 충격은 그라인딩 후 실리콘 웨이퍼의 표면 잔여 손상을 발생시키고, 손상층 두께는 약 5-10um이며, 구체적으로는 가공 공정과 그라인더의 입경에 의하여 결정된다.
그라인딩 공정에서 발생되는 미세 손상을 제거하기 위하여, 현재에는 두 단계 그라인딩 공정 또는 화학 부식 공정을 이용하여 그라인딩 손상층을 제거한다. 두 단계 그라인딩 공정은 일반적으로 양면 그라인딩과 단면 그라인딩을 결합시키는 방식을 이용하는 바, 즉 우선 양면 그라인딩을 통하여 실리콘 웨이퍼 표면에 대하여 황삭을 진행하여 슬라이싱 공정에 의하여 발생되는 손상층을 제거한 후, 단면 그리인딩을 통하여 정삭을 진행하여 양면 그라인딩에 의하여 발생되는 손상층을 제거한다. 정삭을 거친 실리콘 웨이퍼 표면의 손상 정도와 손상층이 아주 낮기 때문에 폴리싱 공정에서 쉽게 제거될 수 있다. 화학 부식은 화학적 방법에 의하여 표면 손상층을 부식시키는 것으로서, 통상적인 부식 공정에는 산성 부식과 알칼리성 부식 두 가지 공정이 있지만, 부식 공정은 실리콘 웨이퍼의 기하학 파라미터를 제어하기 어렵고, 자주 그라인딩 후 취득한 우량한 기하학 파라미터를 파괴시킨다.
폴리싱 공정에 있어서, 폴리싱 액체의 농도, 유량 및 폴리싱 과정 중의 압력 등 파라미터는 모두 미세 손상층의 제거 효율에 영향을 미친다. 실리콘 웨이퍼 폴리싱 후, 라만 스펙트럼, 투과 전자 현미경 및 습식 산화와 화학 부식을 결합시키는 등 방법에 의하여 실리콘 웨이퍼 표면에 손상층 잔류가 있는지 여부를 판단한다. 하지만 상기 모든 특성화 방법은 모두 폴리싱을 거친 후 진행하여야 하고 또한 파괴성 테스트이기 때문에, 이러한 특성화 방식을 통하여 실리콘 웨이퍼 제조 과정 중의 미세 손상 문제를 제어하는 것은 제조 원가의 낭비를 초래할 뿐 아니라 아울러 제조 시간이 길어지는 문제를 초래한다. 도 1은 투과 전자 현미경과 습식 산화와 화학 부식을 결합시키는 방법에 의하여 특성화 된 표면 미세 손상 구역 도면이다.
본 발명은 고온 열처리를 이용한 300mm 폴리시드 실리콘 웨이퍼 제조 공정을 제공하는 것을 목적으로 하는 바, 본 공정은 과정이 간단하고 생산 효율을 향상시킬 수 있을 뿐 아니라 실리콘 웨이퍼의 품질을 향상시킬 수 있다.
상기 발명의 목적을 이루기 위한 본 발명의 기술방안은 하기와 같다.
이러한 고온 열처리를 이용한 300mm 폴리시드 실리콘 웨이퍼 제조 공정에는 크리스탈 풀링, 슬라이스 챔퍼링, 양면 그라인딩, 양면 폴리싱, 최종 폴리싱, 고온처리 공정이 포함된다.
본 발명에서는 새로운 폴리시드 실리콘 웨이퍼 가공 과정을 제공하는 바, 새로운 과정에서는 양면 그라인딩을 보류하고, 그라인딩 후 직접 폴리싱을 진행함으로써 단면 그라인딩 공정을 생략하고, 그라인딩에서 제거되지 않은 표면의 미세한 손상은 후속의 고온 열처리 공정에서 제거하며, 아울러 고온 열처리 온도를 적당하게 조절하는 것을 통하여 실리콘 웨이퍼 내에 고유 게터링 성능이 구비된 미세 결함 분포를 형성할 수 있다.
본 발명의 공정에서는 고온 처리 공정을 도입하여, 폴리시드 실리콘 웨이퍼에 대하여 고온(1250-1300℃) 열처리를 진행함으로써 고온 하에서 표면의 미세 손상 구역으로 하여금 응력을 방출하도록 하여 표면의 뒤틀림이 발생한 결정 격자로 하여금 고온 하에서 에너지를 방출하고 결정 격자의 자아 복구를 구현하도록 한다. 아울러, 본 열처리 공정은 또한 종래의 고유 게터링 열처리 공정을 결합시킴으로 하여 고온 처리를 거친 후의 실리콘 웨이퍼의 표면 미세 손상 구역을 제거함과 아울러, 실리콘 웨이퍼 내에 고유 게터링 성능이 구비된 미세 결함 분포를 형성한다. 종래의 실리콘 웨이퍼 제조 공정에 있어서, 일반적으로 고저고 세 단계의 어닐링(1100℃ 2시간 + 800℃ 4시간 + 1000℃ 16시간)을 통하여, 실리콘 웨이퍼 내에 고유 게터링 성능이 구비된 미세 결함 분포를 형성하며, 소자 제조 과정에 있어서, 외래의 금속 요염은 확산을 통하여 우선 미세 결함 밀집 구역에 집중된다. 본 공정에 있어서, 미세 손상 구역을 고온 열처리 하는 과정은 또한 표면 산소 원자의 외부 확산을 수반하기 때문에, 해당 과정이 종료된 후 직접 800℃까지 온도를 내리고 후속의 두 단계의 어닐링 공정을 완성한다.
구체적인 열처리 공정 단계에는, W1, W2, W3, W4, W5, W6, W7, W8을 거친 후 순수한 질소 기체 환경 하에서 실온으로 냉각시키고 언로딩하여 표면에 마이크로 응력이 없고 또한 고유 게터링 구조가 구비된 산소 침전 분포의 실리콘 웨이퍼를 취득하는 것이 포함된다.
본 열처리 공정에 있어서, 고온 열처리 항온이 종료된 후(즉 1250-1300℃ 항온), 열적 슬립(slip)이 발생하지 않는 것을 확보하는 전제 하에서 실리콘 웨이퍼를 빠르게 650℃까지 강온시키고(W8), 아르곤 기체의 유량을 10-80L/min로 제어하며; 순수한 질소 기체 환경 하에서 실온으로 냉각시키고 언로딩하여 표면에 마이크로 응력이 없는 실리콘 웨이퍼를 취득한다.
고온 열처리 공정은 폴리싱을 거친 후 표면과 기하학 파라미터가 모두 합격된 폴리시드 실리콘 웨이퍼에 적용된다. 최종의 기계 화학적 폴리싱을 거친 후, 실리콘 웨이퍼 표면의 미세 손상층이 2um 범위 내이기만 하면 본 특허의 고온 열처리 공정을 통하여 손실층을 제거할 수 있다. 고온 열처리를 거친 후, 실리콘 웨이퍼는 직접 출하되거나, 또는 정상적인 세척 공정을 거친 후 포장 출하될 수 있다.
고온 열처리 공정을 도입한 후, 과정을 간략화시킬 수 있을 뿐 아니라, 또한 실리콘 웨이퍼의 성능을 향상시킬 수 있다. 본 특허에서 도입된 고온 열처리 공정의 목적은 그라인딩, 폴리싱 후의 실리콘 웨이퍼 표면의 잔여 미세 손상을 제거하는 것이다. 본 특허의 특징이라면 고온 열처리 공정으로서, 이는 고온 열처리 공정을 도입하여 폴리싱 전의 정삭 공정을 대체하고 고온 처리를 통하여 폴리싱 후의 미세 손상을 제거한다.
표 1은 정상적인 실리콘 웨이퍼 제조 공정과 본 출원 특허의 제조 공정 대조 및 각 단계 가공 후 표면 미세 손상층의 두께이다. 본 특허의 특징이라면 양면 그라인딩 후 직접 폴리싱을 진행한 후, 고온 열처리 공정을 도입하여 미세 손상층을 제거하는 것이다. 종래의 공정에 비하여, 폴리싱 전의 단면 그라인딩 공정 또는 부식 공정을 생략하였다.
본 발명의 장점이라면, 공정 과정의 개변시키는 것을 통하여 생산 효율을 향상시키고 실리콘 웨이퍼의 품질을 향상시킬 뿐 아니라, 실리콘 웨이퍼로 하여금 게터링 능력을 갖도록 한다. 본 특허의 특징이라면 고온 어닐링 공정으로서, 1250-1350℃의 고온 열처리는 폴리싱 후의 잔여 미세 손상을 효과적으로 제거할 뿐 아니라, 또한 후속의 열처리를 거쳐 실리콘 웨이퍼 내에 고유 게터링 성능을 구비한 미세 결함 분포를 형성한다.
도 1.1은 2000# 그라인더에 의하여 그라인딩 된 후의 실리콘 웨이퍼 단면 TEM 형상 50000× 도면.
도 1.2는 2000# 그라인더에 의해 그라인딩 된 후의 실리콘 웨이퍼로서, 폴리싱 및 열산화를 거치고 Secco 부식을 거친 후 광학 현미경으로 관할한 결과 200× 도면.
도 2는 실리콘 웨이퍼의 전반 고온 열처리의 승온/강온 곡선도.
도 3.1은 SiC 지지 보트 도면.
도 3.2는 실리콘 웨이퍼 및 SiC 지지 디스크의 SiC 지지 보트에서의 안치 방식 도면.
도 4는 실리콘 웨이퍼 및 SiC 지지 디스크의 SiC 보트에서의 안치 방식 도면.
도 5는 SiC 지지 디스크의 반 단면도.
도 6은 실시예2에서 형성된 고유 게터링 구조를 구비한 산소 침전 분포도.
도 3.1, 도 3.2, 도 4, 도 5, 도 6에 있어서, 1은 실리콘 웨이퍼, 2는 SiC 지지 보트, 3은 포지셔닝 테이블이다.
구체적인 실시방식
Figure pct00001
본 발명의 고온 열처리 공정에 있어서, 열처리 과정은 주요하게 고온 열처리를 통해 미세 손상을 제거하는 것과 산소 침전이 핵을 형성하여 자라는 두 과정으로 구분되며, 또한 두 열처리 과정은 분위기, 승온/강온 속도 등에 대하여 다른 요구가 있다.
도 2에 도시된 바와 같이, 본 고온 열처리 공정의 두 과정에는 서로 다른 온도 단계가 포함되는 바, 즉 W1, W2, W3, W4, W5, W6, W7, W8 단계이며, 그 중에서 고온 열처리를 통해 미세 손상을 제거하는 과정에는 650℃ 실리콘 웨이퍼 로딩, 650℃ 승온, 1250-1300℃ 항온으로 미세 손상 복구 등 몇 개의 온도 단계가 포함된다. 산소 침전이 핵을 형성하여 자라는 과정에는 800℃에서 4-6시간 항온(W5), 1000℃까지 천천히 승온(W6), 1000℃에서 12-16시간 항온(W7), 실리콘 웨이퍼의 온도를 빠르게 650℃까지 강온시키는(W8) 등 몇 개의 온도 단계가 포함된다.
구체적으로는 하기와 같다.
1. 650℃의 실리콘 웨이퍼 로딩(W1): 실리콘 웨이퍼 표면이 깨끗해야 하는 것과 순수한 질소 기체 분위기 두 가지 조건을 만족시켜야 하는 바, 왜냐하면 본 발명의 열처리 공정은 실리콘 웨이퍼 제조 과정의 최종 단계에 놓이기 때문에 실리콘 웨이퍼는 반드시 표준 세척 공정을 거쳐 오염을 제거하여 가능하게 존재할 표면 오물이 고온 하에서 실리콘 웨이퍼 표면과 내부에서 반응을 일으켜 실리콘 웨이퍼 품질에 영향을 미치는 것을 방지하여야 한다. 아울러, 실리콘 웨이퍼의 로딩은 반드시 질소 기체 환경하에서 실시하여 환경 중의 산소 기체와 수분이 실리콘 웨이퍼 표면과 반응을 일으키는 것을 방지하여야 한다. 실리콘 웨이퍼 로딩 환경 중에서, 산소 기체와 수분의 함량은 1ppma 미만이어야 한다. 실리콘 웨이퍼가 챔버로 로딩된 후, 일정한 시간을 경과한 후 챔버 내에서는 열평형이 이루어지고, 아울러 아르곤 기체를 주입시켜 가열 챔버 내의 질소 기체를 점차적으로 치환해 내는 바, 만일 챔버 내에 잔류 질소 기체가 있다면 고온 하에서 실리콘 웨이퍼 표면과 일부 질화 반을을 일으키며, 전반 항온과 질소 기체 치환은 약 10-20min의 시간이 소요된다. 전반적인 공정에서 사용되는 아르곤 기체는 고순도 아르곤 기체로서, 이의 순도는 99.99999% 초과이고 또한 분위기 중의 물과 산소 기체의 비율은 10ppb 이하이다. 챔버 내에 주입되어 사용되는 질소 기체의 순도는 99.999% 초과이어야 하며, 또한 분위기 중의 물과 산소 기체의 비율은 1ppm 이하이어야 한다.
2. 챔버 내부가 아르곤 기체 분위기로 변한 후, 챔버의 온도를 1250-1300℃까지 승온시킬 수 있는 바(W2), 전반적인 승온 과정에 승온 속도를 제어하여 실리콘 웨이퍼 표면에서 열적 슬립이 발생하는 것을 방지하여야 하며, 승온에 필요한 시간을 단축하여 열적 슬립이 발생하는 것을 방지할 수 있으며, 전반적인 승온 과정에서 계속적으로 아르곤 기체를 주입하여야 하며, 아르곤 기체의 유량은 10-50L/min이다.
3. 승온 종료 후, 실리콘 웨이퍼를 약 1250-1300℃에서 항온 유지시키며(W3), 항온 시간은 30-60min이고, 계속하여 아르곤 기체의 유량을 10-50L/min으로 유지시킨다. 항온 과정에 있어서, 고온 하의 결정 격자 원자의 열진동을 통하여 결정 격자의 뒤틀림이 완화되거나 복구될 수 있도록 한다. 전반 과정에서 분위기 중의 산소 기체와 질소 기체의 함량을 제어하여야 하는 바, 분위기 중의 산소 기체는 표면에서 산화를 초래할 뿐 아니라, 산소 원자가 결정 격자 내에 확산되어 결정 격자의 뒤틀림을 증가시켜 미세 손상을 더욱 심각하게 만든다. 그리고, 분위기 중의 질소 기체는 고온 하에서 실리콘 웨이퍼 표면의 일부 질화를 일으킨다. 그러므로 고온 처리에 사용되는 아르곤 기체의 순도는 99.99999% 이상이어야 한다. 약 1250-1300℃에서 30-60min 항온 유지시키는 것의 다른 하나의 작용은 실리콘 웨이퍼 내의 격자간 산소의 외부 확산으로서, 직접 풀링 단결정 중의 격자간 산소 함량은 일반적으로 약 20-40ppma(old-ASTM)이며, 고온 하에서, 표면 격자간 산소는 표면으로 확산되며, 이로써 후속의 산소 침전이 핵을 형성하고 성장하는 열처리 과정에 있어서, 표면 격자간 상소의 외부 확산으로 인하여 격자간 산소의 농도가 산소 침전이 핵을 형성하고 자라는 조건을 만족시키지 못한다.
4. 1250-1300℃의 고온 처리를 거친 후, 온도를 800℃까지 내려야 하는 바(W4), 800℃까지 온도를 내리는 과정은 되도록 빨리 진행하고, 아울러 슬립 라인이 발생하는 것을 발생하면 되며, 아르곤 기체의 유량은 10-50L/min이다.
5. 800℃에서 4-6시간 항온 유지시키며(W5), 800℃에서 항온 유지시키는 목적은 실리콘 웨이퍼 내의 격자간 산소 확산이 집중되어 산소 침전 핵심을 형성하도록 하는 것으로서, 아르곤 기체의 유량은 10-50L/min이다.
6. 800℃에서 4-6시간 항온 유지시킨 후, 천천히 1000℃까지 온도를 승온시키며(W6), 승온 속도는 0.5~2℃/min으로 하여 800℃ 항온에서 형성된 산소 침전 핵심이 분해되는 것을 방지한다. 산소 침전 핵심의 형성은 항온 온도와 직접적인 관련성이 있는 바, 산소 침전 핵심의 직경이 임계 직경 이상이 된 후에야 안정적으로 존재하며, 만일 빠르게 승온시키면 이미 존재하는 산소 침전 핵심이 다시 용해될 수 있다. 800℃에서의 항온으로 산소 침전 핵심을 형성한 후 천천히 승온시키면 산소 침전 핵심으로 하여금 온도의 상승에 따라 점차적으로 자라도록 확보할 수 있다. 1000℃ 항온일 때, 이러한 점차적으로 자란 산소 침전 핵심은 다시 자라 안정적인 산소 침전을 형성한다. 1000℃ 항온이 종료된 후,
7. 이어 다시 1000℃까지 승온시키고(W6), 12-16시간 항온 유지시킨다(W7). 아르곤 기체의 유량은 10-50L/min이다.
8. 열적 슬립이 발생하지 않는 것을 확보하는 전제 하에서, 실리콘 웨이퍼의 온도를 빠르게 650℃까지 강온시키며(W8), 아르곤 기체의 유량은 10-80L/min이다.
9. 순수한 질소 기체 환경 하에서 실온으로 냉각시켜 언로딩한다.
구체적인 승온, 항온, 강온 곡선은 도 2에 도시된 바와 같으며, 도 2에 있어서, 세로 좌표는 온도(℃)이고, 가로 좌표는 항온 시간(시간)이다.
실리콘 웨이퍼에 대하여 고온 열처리를 진행한 후, 실리콘 웨이퍼 표면의 금속 함량, 실리곤 웨이퍼의 굽힘, 뒤틀림, 표면 슬립 라인은 주요한 모니터링 파라미터이다. 실리콘 웨이퍼 표면의 금속 오염을 낮추기 위하여, 열처리 전에 표준 세척 공정에 따라 실리콘 웨이퍼를 세척하여야 한다.
아울러, 고온 열처리로에 대해서도 더욱 높은 요구를 제출하여 로 챔버에서 오염되는 것을 방지한다. 고온 소둔로 실리콘 웨이퍼 지지 구조는 실리콘 웨이퍼의 기하학 파라미터(굽힘, 뒤틀림)를 확보하는 필수 조건으로서, 적합한 실리콘 웨이퍼 지지 구조는 고온 과정에서 실리콘 웨이퍼의 기하학 파라미터가 열화되지 않도록 확보할 수 있다. 실리콘 웨이퍼 표면에 슬립 라인이 생기지 않도록 하기 위하여, 고온 열처리로에는 제어가능한 승온/강온 속도가 있어야 하고, 로 챔버 내 열계의 균일한 안정성과 실리콘 웨이퍼가 지지 구조 상에서 균일하게 힘을 받을 수 있도록 확보하여야 한다.
상술한 바와 같이, 고온 열처리로의 선택과 설계는 고온 열처리 제조 과정의 전제 조건이다. 실제 공정에 있어서, Advansed silicon material에서 생산한 A412 스탠드형 고온로를 사용하는 바, 실리콘 웨이퍼의 로딩 구역과 열처리로 관이 하나의 챔버 내에 설치되고, 전반적으로 챔버가 질소 기체 환경에 유지된다. 실리콘 웨이퍼의 지지구조는 도 3.1, 도 3.2에 도시된 바와 같으며, 실리콘 웨이퍼는 SiC 지지 보트 상에 놓여지고, 이어 전반적으로 SiC 보트의 요홈 내에 놓여지는 바, SiC 보트는 세 개의 수직 기둥으로 구성되고, 각 기둥의 동일한 위치에 100-150 개의 요홈이 구비되며, 요홈의 수량이 고온 소둔로에서 매 회 처리하는 실리콘 웨이퍼의 수량을 결정한다. 열적 슬립이 발생하지 않도록 하기 위하여, 실리콘 웨이퍼와 SiC 지지 보트는 반드시 동심으로 설치되어야 한다. 실리콘 웨이퍼는 매직핸드를 통하여 SiC 지지 디스크 상에 놓여지고, 이어 전반적으로 SiC 보트 상에 놓여진다.
도 4는 실리콘 웨이퍼의 안치 방식으로서, 우선 SiC 지지 디스크를 포지셔닝 테이블에 놓는 바, 포지셔닝 테이블 상의 세 개의 수직 기둥과 지지 디스크 상의 세 개 홀은 모두 등변 삼각형으로 분포되고, 또한 세 개의 수직 기둥이 꼭 맞게 지지 디스크의 홀을 관통하여 지지 디스크를 고정시킨다. 실리콘 웨이퍼가 로딩될 때, 매직핸드를 통하여 SiC 지지 디스크를 포지셔닝 테이블 상에 놓고, 이어 실리콘 웨이퍼를 지지 디시크를 고정시키는 세 개의 수직 기둥 상에 놓으며, 매직핸드가 SiC 지지 디시크를 수직으로 받쳐들면 실리콘 웨이퍼는 바로 SiC 지지 디스크 상에 떨어진다. 매직핸드가 수직 기둥 상에서 실리콘 웨이퍼를 놓는 위치를 조절하는 것을 통하여 실리콘 웨이퍼와 SiC 지지 보트가 동심이 되도록 확보할 수 있다.
도 5는 SiC 지지 디스크의 반 단면도이다.
실시예 1
통상적인 가공 공정에 의하여 300mm 단결정 실리콘 봉에 대하여 배럴링, 와이어 컷팅, 에지 챔퍼링을 거친 후 약 900um 두께의 와이어 컷팅 웨이퍼를 형성한다. 이어 본 공정의 가공 모드를 이용하여 300mm 폴리시드 실리콘 웨이퍼를 제조한다.
1. 양면 그라인딩: 2000# 그라인더를 이용하여 실리콘 웨이퍼의 양면에 대하여 그라인딩을 진행하는 바, 단면 제거량은 45um이다. 이로써 두께가 810um, GBIR가 0.8um인 그라인딩 웨이퍼를 취득한다.
2. 양면 폴리싱: Suba800의 폴리싱 천을 이용하여 폴리싱을 진행하는 바, 단면 제거량은 20um이다. 이로써 두께가 790um, GBIR가 0.4um인 양면 폴리싱 웨이퍼를 취득한다.
3. 중간 세척: 세척의 목적은 양면 폴리싱에 사용된 폴리싱 액체를 제거하는 것이다.
4. 최종 폴리싱: 최종 폴리싱의 제거량은 0.4um이고, 최종 폴리싱 후의 GBIR은 기본상 변하지 않는다.
5. 실리콘 웨이퍼 세척: 실리콘 웨이퍼 세척의 목적은 최종 폴리싱에 사용된 폴리싱 액체를 제거하는 것이다.
6. 고온 열처리: 고온 열처리의 구체적인 공정은 표 2에 표시된 바와 같으며, 해당 고온 열처리의 처리 시간은 비교적 짧고, 처리의 목적은 단지 실리콘 웨이퍼 표면의 미세 손상을 제거하는 것이며, 더는 실리콘 웨이퍼 내에 기본상 청정 구역과 산소 침전 분포를 형성하지 않는다.
고온 열처리를 거친 후, 습식 산화와 Ecceo 부식액 부식을 진행하며, 실리콘 웨이퍼 표면에서 산화 유기 적층결함이 발견되지 않았다.
Figure pct00002
실시예 2
통상적인 가공 공정에 의하여 300mm 단결정 실리콘 봉에 대하여 배럴링, 와이어 컷팅, 에지 챔퍼링을 거친 후 약 900um 두께의 와이어 컷팅 웨이퍼를 형성한다. 이어 본 공정의 가공 모드를 이용하여 300mm 폴리시드 실리콘 웨이퍼를 제조함과 아울러, 고온 열처리 단계에서 고유 게터링 성능이 구비된 청정 구역 분포를 도입한다.
1. 양면 그라인딩: 2000# 그라인더를 이용하여 실리콘 웨이퍼의 양면에 대하여 그라인딩을 진행하는 바, 단면 제거량은 45um이다. 이로써 두께가 810um, GBIR가 0.8um인 그라인딩 웨이퍼를 취득한다.
2. 양면 폴리싱: Suba800의 폴리싱 천을 이용하여 폴리싱을 진행하는 바, 단면 제거량은 20um이다. 이로써 두께가 790um, GBIR가 0.4um인 양면 폴리싱 웨이퍼를 취득한다.
3. 중간 세척: 세척의 목적은 양면 폴리싱에 사용된 폴리싱 액체를 제거하는 것이다.
4. 최종 폴리싱: 최종 폴리싱의 제거량은 0.4um이고, 최종 폴리싱 후의 GBIR은 기본상 변하지 않는다.
5. 실리콘 웨이퍼 세척: 실리콘 웨이퍼 세척의 목적은 최종 폴리싱에 사용된 폴리싱 액체를 제거하는 것이다.
6. 고온 열처리: 고온 열처리의 구체적인 공정은 표 3에 표시된 바와 같다. 해당 처리 과정은 소요되는 시간이 비교적 길고, 이 열처리 고정에는 표면 미세 손상의 제거가 포함될 뿐 아니라, 아울러 산소 침전이 핵을 형성하여 자라는 처리를 증가시킨다. 고온 열처리 후의 실리콘 웨이퍼는 (100) 결정 방위에 따라 해리된 후, Wright 부식액을 이용하여 부식시키고, 이어 광학 현미경을 이용하여 청정 구역과 산소 침전의 분포를 관찰하여 도 5에 도시된 청정 구역과 산소 침전 분포를 취득하였다. 이러한 청정 구역
7. 마찬가지로, 습식 산화와 Ecceo 부식액 부식을 진행하며, 실리콘 웨이퍼 표면에서 산화 유기 적층결함이 발견되지 않았다.
Figure pct00003

Claims (5)

  1. 크리스탈 풀링, 슬라이스 챔퍼링, 양면 그라인딩, 양면 폴리싱, 최종 폴리싱, 고온처리 공정이 포함되는 것을 특징으로 하는 고온 열처리를 이용한 300mm 폴리시드 실리콘 웨이퍼 제조 공정.
  2. 제1항에 있어서, 상기 고온 열처리 공정에는,
    (1) 650℃ 하에서 세척을 거친 실리콘 웨이퍼를 로딩(W1): 실리콘 웨이퍼 로딩 환경 중에서, 산소 기체와 수분의 함량은 1ppma 미만이어야 하고, 열평형이 이루어진 후, 아르곤 기체를 주입시켜 가열 챔버 내의 질소 기체를 점차적으로 치환해 내는 바, 전반적인 항온과 질소 기체 치환은 약 10-20min이 소요되며;
    (2) 챔버 내부가 아르곤 기체 분위기로 변한 후, 챔버의 온도를 1250-1300℃까지 승온시키며(W2), 전반적인 승온 과정에서 계속적으로 아르곤 기체를 주입하여야 하고, 아르곤 기체의 유량은 10-50L/min이며;
    (3) 실리콘 웨이퍼를 1250-1300℃에서 항온 유지시키며(W3), 항온 시간은 30-60min이고, 계속하여 아르곤 기체의 유량을 10-50L/min으로 유지시키며;
    (4) 열적 슬립(slip)이 발생하지 않는 것을 확보하는 전제 하에서, 실리콘 웨이퍼의 온도를 빠르게 650℃까지 강온시키며(W8), 아르곤 기체의 유량은 10-80L/min이며;
    (5) 순수한 질소 기체 환경 하에서 실온으로 냉각시키고 언로딩하여 표면에 마이크로 응력이 없는 실리콘 웨이퍼를 취득하는
    단계가 포함되는 것을 특징으로 하는 고온 열처리를 이용한 300mm 폴리시드 실리콘 웨이퍼 제조 공정.
  3. 제1항에 있어서, 상기 고온 열처리 공정에는,
    (1) 650℃ 하에서 세척을 거친 실리콘 웨이퍼를 로딩(W1): 실리콘 웨이퍼 로딩 환경 중에서, 산소 기체와 수분의 함량은 1ppma 미만이어야 하고, 열평형이 이루어진 후, 아르곤 기체를 주입시켜 가열 챔버 내의 질소 기체를 점차적으로 치환해 내는 바, 전반적인 항온과 질소 기체 치환은 약 10-20min이 소요되며;
    (2) 챔버 내부가 아르곤 기체 분위기로 변한 후, 챔버의 온도를 1250-1300℃까지 승온시키며(W2), 전반적인 승온 과정에서 계속적으로 아르곤 기체를 주입하여야 하고, 아르곤 기체의 유량은 10-50L/min이며;
    (3) 실리콘 웨이퍼를 1250-1300℃에서 항온 유지시키며(W3), 항온 시간은 30-60min이고, 계속하여 아르곤 기체의 유량을 10-50L/min으로 유지시키며;
    (4) 온도를 800℃까지 내리는 바(W4), 슬립 라인이 발생하는 것을 방지하는 상황 하에서 빠르게 온도를 내리고, 아르곤 기체의 유량은 10-50L/min이며;
    (5) 800℃에서 4-6시간 항온 유지시키며(W5), 아르곤 기체의 유량은 10-50L/min이며;
    (6) 1000℃까지 천천히 온도를 승온시키며(W6), 승온 속도는 0.5-2℃/min이며;
    (7) 1000℃에서 12-16시간 항온 유지시키며(W7), 아르곤 기체의 유량은 10-50L/min이며;
    (8) 열적 슬립이 발생하지 않는 것을 확보하는 전제 하에서, 실리콘 웨이퍼의 온도를 빠르게 650℃까지 강온시키며(W8), 아르곤 기체의 유량은 10-80L/min이며;
    (9) 순수한 질소 기체 환경 하에서 실온으로 냉각시키고 언로딩하여 표면에 마이크로 응력이 없고 또한 고유 게터링 구조가 구비된 산소 침전 분포의 실리콘 웨이퍼를 취득하는
    단계가 포함되는 것을 특징으로 하는 고온 열처리를 이용한 300mm 폴리시드 실리콘 웨이퍼 제조 공정.
  4. 제2항 또는 제3항에 있어서, 전반적인 공정에서 사용되는 아르곤 기체의 순도는 99.99999% 초과이고 또한 분위기 중의 물과 산소 기체의 비율은 10ppb 이하이며; 챔버 내에 주입되어 사용되는 질소 기체의 순도는 99.999% 초과이고 또한 분위기 중의 물과 산소 기체의 비율은 1ppm 이하인 것을 특징으로 하는 고온 열처리를 이용한 300mm 폴리시드 실리콘 웨이퍼 제조 공정.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서, 실리콘 웨이퍼의 로딩 구역과 열처리로 관이 하나의 챔버 내에 설치되고, 전반적으로 챔버가 질소 기체 환경에 유지되는 것을 특징으로 하는 고온 열처리를 이용한 300mm 폴리시드 실리콘 웨이퍼 제조 공정.
KR1020147018302A 2011-12-06 2011-12-15 고온 열처리를 이용한 300mm 폴리시드 실리콘 웨이퍼 제조 공정 KR101623669B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201110401693.1A CN103144024B (zh) 2011-12-06 2011-12-06 使用高温热处理的300mm硅抛光片制造工艺
CN201110401693.1 2011-12-06
PCT/CN2011/084041 WO2013082831A1 (zh) 2011-12-06 2011-12-15 使用高温热处理的300mm硅抛光片制造工艺

Publications (2)

Publication Number Publication Date
KR20140100560A true KR20140100560A (ko) 2014-08-14
KR101623669B1 KR101623669B1 (ko) 2016-05-23

Family

ID=48542487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147018302A KR101623669B1 (ko) 2011-12-06 2011-12-15 고온 열처리를 이용한 300mm 폴리시드 실리콘 웨이퍼 제조 공정

Country Status (3)

Country Link
KR (1) KR101623669B1 (ko)
CN (1) CN103144024B (ko)
WO (1) WO2013082831A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210125942A (ko) * 2020-04-09 2021-10-19 가부시키가이샤 사무코 실리콘 웨이퍼 및 그의 제조 방법
KR20230041586A (ko) * 2021-09-17 2023-03-24 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 방법, 프로그램, 기판 처리 장치 및 반도체 장치의 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681314B (zh) * 2013-12-09 2018-02-02 上海申和热磁电子有限公司 改善晶体内部微小杂质析出的热处理工艺
CN104952726A (zh) * 2014-03-26 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种用于无源器件的半导体衬底的制作方法
CN105280491A (zh) * 2015-06-17 2016-01-27 上海超硅半导体有限公司 硅片及制造方法
JP6493105B2 (ja) * 2015-09-04 2019-04-03 株式会社Sumco エピタキシャルシリコンウェーハ
CN106917143A (zh) * 2015-12-25 2017-07-04 有研半导体材料有限公司 一种改善硅片内部氧沉淀及获得表面洁净区的方法
CN107738370A (zh) * 2017-10-27 2018-02-27 四川永祥硅材料有限公司 一种多晶硅片制备工艺
CN109346433B (zh) * 2018-09-26 2020-10-23 上海新傲科技股份有限公司 半导体衬底的键合方法以及键合后的半导体衬底
CN110473774A (zh) * 2019-08-23 2019-11-19 大同新成新材料股份有限公司 一种芯片硅生产用无尘加工工艺
CN111430236B (zh) * 2020-05-06 2021-05-14 合肥晶合集成电路股份有限公司 一种晶圆的退火方法
CN111785611A (zh) * 2020-08-07 2020-10-16 厦门陆远科技有限公司 一种薄硅片的制作方法
CN116581063A (zh) * 2023-05-29 2023-08-11 宁夏中欣晶圆半导体科技有限公司 硅片刻蚀工装及硅片刻蚀方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349264A (ja) 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
JP2001094079A (ja) * 1999-09-20 2001-04-06 Komatsu Electronic Metals Co Ltd 貼り合せsoiウェーハの製造方法
JP2005311025A (ja) * 2004-04-21 2005-11-04 Naoetsu Electronics Co Ltd シリコンウエーハの製造方法及びそれにより製造されたシリコンウエーハ
CN1282231C (zh) * 2004-08-17 2006-10-25 浙江大学 一种直拉硅片的内吸杂工艺
CN100338270C (zh) * 2004-11-05 2007-09-19 北京有色金属研究总院 一种单晶硅抛光片热处理工艺
JP2006245301A (ja) * 2005-03-03 2006-09-14 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
CN101656193B (zh) * 2008-08-21 2011-09-28 北京有色金属研究总院 一种硅片加工工艺
CN101431021B (zh) * 2008-12-11 2010-09-08 上海合晶硅材料有限公司 一种薄型硅单晶抛光片加工方法
CN101722461A (zh) * 2009-11-19 2010-06-09 杭州海纳半导体有限公司 一种双抛片的加工方法
CN101733697B (zh) * 2009-12-04 2012-01-25 北京有色金属研究总院 一种硅片抛光方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210125942A (ko) * 2020-04-09 2021-10-19 가부시키가이샤 사무코 실리콘 웨이퍼 및 그의 제조 방법
KR20230041586A (ko) * 2021-09-17 2023-03-24 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 방법, 프로그램, 기판 처리 장치 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
CN103144024B (zh) 2015-08-12
WO2013082831A1 (zh) 2013-06-13
KR101623669B1 (ko) 2016-05-23
CN103144024A (zh) 2013-06-12

Similar Documents

Publication Publication Date Title
KR101623669B1 (ko) 고온 열처리를 이용한 300mm 폴리시드 실리콘 웨이퍼 제조 공정
KR101657970B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법, 그리고 디바이스의 제조방법
EP1758154B1 (en) Method for producing silicon wafer
US7977219B2 (en) Manufacturing method for silicon wafer
KR100829767B1 (ko) 고저항 실리콘 웨이퍼 및 이의 제조방법
KR101390024B1 (ko) 실리콘 웨이퍼의 제조 방법
US20150361585A1 (en) Method for manufacturing sic single-crystal substrate for epitaxial sic wafer, and sic single-crystal substrate for epitaxial sic wafer
KR101102336B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
KR20100014191A (ko) 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법
US9337013B2 (en) Silicon wafer and method for producing the same
KR101313462B1 (ko) 실리콘 웨이퍼의 열처리 방법
KR20060040733A (ko) 웨이퍼의 제조방법
US7311775B2 (en) Method for heat-treating silicon wafer and silicon wafer
JP2005060168A (ja) ウエーハの製造方法
JP5590644B2 (ja) シリコンウェーハの熱処理方法
JP2013163597A (ja) シリコンウェーハの製造方法
US20030008447A1 (en) Method of producing epitaxial wafers
WO2011021349A1 (ja) シリコンエピタキシャルウェーハの製造方法
KR20160118139A (ko) 실리콘 웨이퍼의 제조 방법
JP2005064254A (ja) アニールウエーハの製造方法
JP2018113320A (ja) シリコンウェーハの熱処理方法およびシリコンウェーハ
KR101851604B1 (ko) 웨이퍼 및 그 제조방법
JP2004221435A (ja) 半導体ウエーハの製造方法及び半導体ウエーハ
JP2002134521A (ja) シリコン半導体基板の熱処理方法
KR20030056659A (ko) 실리콘 웨이퍼의 게터링 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190409

Year of fee payment: 4