KR20140054316A - 적층 칩 촬상 시스템 - Google Patents

적층 칩 촬상 시스템 Download PDF

Info

Publication number
KR20140054316A
KR20140054316A KR1020147007450A KR20147007450A KR20140054316A KR 20140054316 A KR20140054316 A KR 20140054316A KR 1020147007450 A KR1020147007450 A KR 1020147007450A KR 20147007450 A KR20147007450 A KR 20147007450A KR 20140054316 A KR20140054316 A KR 20140054316A
Authority
KR
South Korea
Prior art keywords
image sensor
pixel
vertical
image
pixels
Prior art date
Application number
KR1020147007450A
Other languages
English (en)
Other versions
KR101587367B1 (ko
Inventor
요하네스 솔루스빅
팀 베일스
Original Assignee
앱티나 이미징 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=47879742&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20140054316(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 앱티나 이미징 코포레이션 filed Critical 앱티나 이미징 코포레이션
Publication of KR20140054316A publication Critical patent/KR20140054316A/ko
Application granted granted Critical
Publication of KR101587367B1 publication Critical patent/KR101587367B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/80—Geometric correction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Geometry (AREA)
  • Image Processing (AREA)

Abstract

촬상 시스템은 적층 칩 영상 센서를 구비할 수 있다. 적층 칩 영상 센서는 영상 화소의 어레이, 아날로그 제어 회로 및 기억 및 처리 회로를 포함하는 수직 칩 적층을 포함할 수 있다. 영상 화소의 어레이, 아날로그 제어 회로, 및 기억 및 처리 회로는 별도의 적층된 반도체 기판 상에 형성될 수 있거나 또는 공통 반도체 기판 상의 수직 적층에 형성될 수 있다. 영상 화소 어레이는 수직 금속 상호연결부를 사용하여 제어 회로에 커플링될 수 있다. 제어 회로는 화소 제어 신호를 라우트하고 수직 금속 상호연결부를 통해 영상 데이터 신호를 판독할 수 있다. 제어 회로는 제어 회로와 기억 및 처리 회로 사이에 커플링된 부가적인 수직 도전성 상호연결부를 통해 디지털 영상 데이터를 기억 및 처리 회로에 제공할 수 있다. 기억 및 처리 회로는 디지털 영상 데이터를 기억 및/또는 처리하도록 구성될 수 있다.

Description

적층 칩 촬상 시스템{STACKED-CHIP IMAGING SYSTEMS}
본 출원은 여기에 전체적으로 참고로 병합된 2012년 2월 21일자 출원된 미국 특허 출원 13/401,764호, 및 2011년 9월 21일자 출원된 미국 임시 특허 출원 61/537,508호의 우선권을 주장한다.
본 발명은 일반적으로 촬상 시스템에 관한 것으로, 보다 특정적으로, 적층 칩 영상 센서를 갖는 촬상 시스템에 관한 것이다.
영상 센서는 셀룰러 전화, 카메라, 및 컴퓨터와 같은 촬상 시스템에서 영상을 캡쳐하는데 통상적으로 사용된다. 전형적인 장치에서, 영상 센서는 영상 센서 화소를 동작시키기 위해 영상 센서 화소의 어레이 및 제어 회로를 구비한다. 종래의 촬상 시스템에서, 제어 회로는 실리콘 반도체 기판 상에서 영상 센서 화소로부터 측방향으로 분리되어 있다. 영상 센서 화소의 각각의 행은 전형적으로 실리콘 반도체 기판 상의 공통 금속 선을 따라 제어 회로와 통신한다. 유사하게, 영상 센서 화소의 각각의 열은 공통 금속 선을 따라 제어 회로와 통신한다.
이런 유형의 시스템에서, 영상 화소 데이터가 영상 센서 화소로부터 판독될 수 있는 속도와 제어 신호가 영상 센서 화소에 공급될 수 있는 속도는 공유된 열 및 행 선의 사용에 의해 제한될 수 있다. 부가적으로, 이런 유형의 시스템은 제어 회로를 수용하기 위한 실리콘 반도체 기판 상의 공간을 필요로 한다. 이것은 영상 센서 칩의 측방향으로 차지하는 공간을 증가시킬 수 있다. 측방향으로 차지하는 공간의 증가는 셀룰러 전화 및 카메라와 같은 소형 촬상 시스템에 바람직하지 않을 수 있다.
그러므로 향상된 화소 통신 효율을 갖는 개량된 촬상 시스템을 제공할 수 있는 것이 바람직하다.
적층 칩 영상 센서를 갖는 촬상 시스템을 예시한 다양한 실시예가 제공될 수 있다. 촬상 시스템은 하나의 적층 칩 영상 센서 또는 적층 칩 영상 센서의 어레이를 포함할 수 있다. 각각의 적층 칩 영상 센서는 영상 화소의 어레이, 아날로그 제어 회로 및 기억 및 처리 회로를 포함하는 수직 칩 적층을 포함할 수 있다.
영상 화소 어레이는 영상 화소의 어레이에 의해 정해진 평면에 수직인 방향으로 영상 데이터 신호를 라우트하는 실리콘 관통 비아 또는 마이크로범프와 같은 수직 금속 상호연결부를 사용하여 제어 회로에 커플링될 수 있다. 수직 상호연결부는 수직 열 상호연결부, 수직 행 상호연결부, 수직 블럭 상호연결부, 또는 에지를 따르거나 영상 화소의 어레이 내에 배치된 수직 내부 행 상호연결부를 포함할 수 있다.
제어 회로는 영상 데이터를 캡쳐하고 영상 데이터를 판독하기 위해 영상 화소를 동작시키도록 구성될 수 있다. 제어 회로는 행 선택 신호, 전달 신호, 및 리셋 신호와 같은 화소 제어 신호를, 예를 들어, 수직 행 상호연결부를 통해 영상 화소들에 라우트할 수 있다. 제어 회로는 판독을 위한 그 열 내의 화소를 선택하기 위해서 예를 들어, 영상 화소의 주어진 열 내의 화소의 소스 폴로워 트랜지스터에 바이어스 전압 및/또는 전원 전압을 제공할 수 있다. 영상 데이터 신호는 영상 화소의 주어진 블럭과 연관된 수직 블럭 상호연결부와 같은 수직 상호연결부를 따라 판독될 수 있다. 다수의 수직 블럭 상호연결부는 제어 회로와 연관된 아날로그-디지털 변환 회로에 다수의 대응하는 화소 블럭 내의 화소를 동시에 판독하는데 사용될 수 있다.
아날로그-디지털 변환 회로는 영상 데이터를 디지털 영상 데이터로 변환하고 디지털 영상 데이터를 실리콘 관통 비아와 같은 수직 도전성 상호연결부를 통해 기억 및 처리 회로에 제공할 수 있다. 기억 및 처리 회로는 디지털 영상 데이터를 기억 및/또는 처리하도록 구성될 수 있다.
도 1은 본 발명의 실시예에 따른 예시적인 전자 장치의 도면.
도 2는 본 발명의 실시예에 따른, 제어 회로에 커플링하기 위한 수직 도전성 상호연결부를 각각 갖는 복수의 적층 칩 영상 센서를 갖는 예시적인 영상 센서의 상면도.
도 3은 본 발명의 실시예에 따른 예시적인 영상 센서 화소의 도면.
도 4는 본 발명의 실시예에 따른, 수직 금속 상호연결부에 의해 커플링된 아날로그 제어 회로 및 기억 및 처리 회로를 포함하는 수직 칩 적층 내에 영상 화소 어레이를 갖는 예시적인 적층 칩 영상 센서의 도면.
도 5는 본 발명의 실시예에 따른 예시적인 영상 화소 어레이의 사시도.
도 6은 본 발명의 실시예에 따른, 수직 금속 상호연결부가 영상 센서 화소의 블럭을 영상 화소 어레이와 함께 수직으로 적층된 제어 회로에 어떻게 커플링할 수 있는지를 도시한 예시적인 적층 칩 영상 센서의 부분의 도면.
도 7은 본 발명의 실시예에 따른, 수직 금속 상호연결부가 영상 센서의 화소의 행을 부분을 영상 화소 어레이와 함께 수직으로 적층된 제어 회로에 어떻게 커플링할 수 있는지를 도시한 예시적인 적층 칩 영상 센서의 부분의 도면.
도 8은 본 발명의 실시예에 따른, 영상 화소 어레이 내의 영상 센서 화소 회로가 아날로그 회로의 소자들에 어떻게 커플링될 수 있는지를 도시한 적층 칩 영상 센서 내의 예시적인 회로의 도면.
도 9는 본 발명의 실시예에 따른, 아날로그 제어 회로의 접지 평면이 영상 화소 어레이의 접지 평면으로부터 어떻게 분리될 수 있는지를 도시한 적층 칩 영상 센서 내의 예시적인 회로의 도면.
도 10은 본 발명의 실시예에 따른, 적층 칩 영상 센서를 사용하여 영상 데이터를 캡쳐하는데 관련되는 예시적인 단계들의 플로우 차트.
디지털 카메라 모듈은 디지털 카메라, 컴퓨터, 셀룰러 전화, 또는 다른 전자 장치와 같은 촬상 시스템에서 널리 사용된다. 이들 촬상 시스템은 영상을 캡쳐하기 위해 들어오는 광을 모으는 영상 센서를 포함할 수 있다. 영상 센서는 영상 센서 화소의 어레이를 포함할 수 있다. 영상 센서 내의 화소는 들어오는 광을 디지털 데이터로 변환하는 포토다이오드와 같은 감광성 소자를 포함할 수 있다. 영상 센서는 임의 수의 화소(예를 들어, 수백 또는 수천 이상)를 가질 수 있다. 전형적인 영상 센서는 예를 들어, 수 십만 또는 수 백만 개의 화소(예를 들어, 메가픽셀)를 가질 수 있다.
각각의 영상 센서는 영상 화소 어레이, 제어 회로, 및 디지털 처리 회로를 포함하는 수직 칩 적층을 갖는 적층 칩 영상 센서일 수 있다. 아날로그 제어 회로는 실리콘 반도체 기판 내의 실리콘 관통 비아와 같은 수직 도전성 경로(때때로 수직 금속 상호연결부 또는 수직 도전성 상호연결부라고 함)를 사용하여 영상 화소 회로에 커플링될 수 있다. 기억 및 처리 회로는 실리콘 반도체 기판 내의 실리콘 관통 비아와 같은 수직 금속 상호연결부를 사용하여 아날로그 제어 회로에 커플링될 수 있다. 수직 금속 상호연결부는 영상 화소 어레이의 에지에서 또는 영상 화소 어레이 전체에 걸쳐서 형성될 수 있다. 수직 금속 상호연결부는 영상 화소의 행, 영상 화소의 열, 영상 화소의 블럭, 영상 화소의 다른 그룹, 또는 개개의 영상 화소를 아날로그 제어 회로에 커플링하도록 구성될 수 있다.
도 1은 영상을 캡쳐하기 위해 적층 칩 영상 센서를 사용하는 예시적인 촬상 시스템의 도면이다. 도 1의 촬상 시스템(10)은 카메라, 샐룰러 전화, 비디오 카메라, 또는 디지털 영상 데이터를 캡쳐하는 다른 촬상 장치와 같은 휴대용 촬상 시스템일 수 있다. 카메라 모듈(12)은 들어오는 광을 디지털 영상 데이터로 변환하는데 사용될 수 있다. 카메라 모듈(12)은 렌즈(14)의 어레이 및 적층 칩 영상 센서(16)의 대응하는 어레이를 포함할 수 있다. 렌즈(14) 및 적층 칩 영상 센서(16)는 공통 패키지 내에 장착될 수 있고 영상 데이터를 처리 회로(18)에 제공할 수 있다.
처리 회로(18)는 하나 이상의 집적 회로(예를 들어, 영상 처리 회로, 마이크로프로세서, 랜덤 액세스 메모리 및 불휘발성 메모리와 같은 기억 장치 등)를 포함할 수 있고 카메라 모듈(12)과는 별개이고/이거나 카메라 모듈(12)의 일부를 형성하는 소자(예를 들어, 영상 센서(16)를 포함하는 집적 회로 또는 영상 센서(16)와 연관된 모듈(12) 내의 집적 회로의 일부를 형성하는 회로)를 사용하여 구현될 수 있다. 카메라 모듈(12)에 의해 캡쳐된 영상 데이터는 처리 회로(18)를 사용하여 처리되고 기억될 수 있다. 처리된 영상 데이터는, 원한다면, 처리 회로(18)에 커플링된 유선 및/또는 무선 통신 경로를 사용하여 외부 장비(예를 들어, 컴퓨터 또는 다른 장치)에 제공될 수 있다.
영상 센서 어레이(16)는 각 적층 칩 영상 센서에 컬러 필터를 제공함으로써 주어진 컬러의 광을 수신하도록 구성된 개개의 적층 칩 영상 센서의 어레이를 포함할 수 있다. 영상 센서 내의 영상 센서 화소 어레이용으로 사용된 컬러 필터는 예를 들어, 적색 필터, 청색 필터, 및 녹색 필터일 수 있다. 각각의 필터는 어레이 내의 각각의 영상 센서의 영상 센서 화소 어레이를 덮는 컬러 필터층을 형성할 수 있다. 백색 컬러 필터, 이중 밴드 IR 컷오프 필터(예를 들어, 가시 광 및 LED 광에 의해 방출된 적외선 광의 범위를 허용하는 필터) 등과 같은 다른 필터가 또한 사용될 수 있다.
적층 칩 영상 센서의 어레이는 하나 이상의 반도체 기판 상에 형성될 수 있다. 예로서 여기에 이따금 설명되는, 하나의 적합한 장치로, 적층 칩 영상 센서 어레이의 각 수직층(예를 들어, 영상 화소 어레이층, 제어 회로층, 또는 처리 회로층)은 공통 반도체 기판(예를 들어, 공통 실리콘 영상 센서 집적 회로 다이) 상에 형성된다. 각각의 적층 칩 영상 센서는 동일할 수 있다. 예를 들어, 각각의 적층 칩 영상 센서는 (예로서) 480×640 센서 화소의 해상도를 갖는 비디오 그래픽스 어레이(Video Graphics Array)(VGA) 센서일 수 있다. 다른 유형의 영상 센서가 또한 원한다면 영상 센서용으로 사용될 수 있다. 예를 들어, VGA 해상도보다 크거나 VGA 해상도보다 작은 영상 센서가 사용될 수 있고, 영상 센서가 모두 동일하지 않은 영상 센서 어레이가 사용될 수 있는 등등이다. 원한다면, 영상 센서 어레이(16)는 단일의 적층 칩 영상 센서를 포함할 수 있다.
도 2에 도시한 바와 같이, 영상 센서 어레이(16)는 단일의 집적 회로 다이 상에 형성된 영상 화소 어레이(17)와 같은 다수의 영상 화소 어레이를 포함할 수 있다. 도 2의 예에서, 영상 센서 어레이(16)는 4개의 적층 칩 영상 센서를 포함한다. 그러나, 이것은 단지 예시이다. 원한다면, 영상 센서 어레이(16)는 단일의 적층 칩 영상 센서, 2개의 적층 칩 영상 센서, 3개의 적층 칩 영상 센서, 또는 4개 초과의 적층 칩 영상 센서를 포함할 수 있다.
각각의 화소 어레이(17)는 행과 열로 배열된 영상 화소(30)와 같은 영상 센서 화소를 가질 수 있다. 영상 센서 화소 어레이(17)는 임의의 적합한 해상도(예를 들어, 640×480, 4096×3072 등)를 가질 수 있다. 영상 센서 화소(30)는 실리콘 다이와 같은 반도체 기판의 평면의(planar) 표면(예를 들어, 도 2의 x-y 평면에 평행) 상에 형성될 수 있다.
도 2에 도시한 바와 같이, 각각의 영상 화소 어레이(17)는 행 상호연결부(40R), 열 상호연결부(40C), 화소 블럭 상호연결부(40B), 및 내부 행 상호연결부(40RI)와 같은 도전성 상호연결부(40)(예를 들어, 도 2의 x-y 평면에 수직으로 뻗어있는 금속선, 실리콘 관통 비아 등)와 같은 복수의 수직 도전성 경로를 구비할 수 있다. 행 상호연결부(40R), 열 상호연결부(40C), 화소 블럭 상호연결부(40B), 및 내부 행 상호연결부(40RI)는 연관된 영상 화소 어레이와 함께 수직으로 적층된(예를 들어 도 2의 z 방향으로 적층된) 제어 회로(예를 들어, 아날로그 제어 회로)에 하나 이상의 영상 화소(30)를 커플링하도록 각각 구성될 수 있다.
예를 들어, 행 상호연결부(40R)는 영상 화소 어레이(17)와 함께 수직으로 적층된 행 구동기 회로와 같은 제어 회로에 영상 센서 화소(30)의 연관된 행을 커플링할 수 있다. 행 상호연결부(40R)는 영상 화소 어레이(17)의 에지를 따라 화소 행과 커플링될 수 있다. 각각의 화소 행은 행 상호연결부(40R) 중 하나에 커플링될 수 있다. 열 상호연결부(40C)는 영상 화소 어레이(17)와 함께 수직으로 적층된 제어 회로에 영상 센서 화소(30)의 연관된 열을 커플링할 수 있다. 블럭 상호연결부(40B)는 영상 화소 어레이(17)와 함께 수직으로 적층된 아날로그-디지털 변환 회로와 같은 제어 회로에 영상 센서 화소(30)(예를 들어, 4×4 화소 블럭, 8×8 화소 블럭, 16×16 화소 블럭, 32×32 화소 블럭 등)의 연관된 블럭(예를 들어, 블럭(31))을 커플링할 수 있다. 내부 행 상호연결부(40RI)는 영상 화소 어레이(17)와 함께 수직으로 적층된 제어 회로에 영상 센서 화소(30)의 행의 일부를 커플링할 수 있다. 영상 화소 어레이(17) 내의 각 화소 행은 다수의 내부 행 상호연결부(40RI)에 커플링될 수 있다. 내부 행 상호연결부(40RI)는 하나 이상의 화소 블럭(31)의 에지를 따라 영상 화소(30)에 커플링될 수 있고 제어 회로에 그 화소 블럭(31)의 화소(30)를 커플링할 수 있다.
행 상호연결부(40R), 열 상호연결부(40C), 화소 블럭 상호연결부(40B), 및 내부 행 상호연결부(40RI)는 예를 들어, 제1 실리콘 반도체 기판(예를 들어, 영상 화소 어레이를 갖는 기판)으로부터 제2 실리콘 반도체 기판(예를 들어, 영상 화소 어레이를 위한 제어 및 판독 회로를 갖는 기판)으로 지나가는 실리콘 관통 비아로부터 각각 형성될 수 있다.
영상 센서 어레이(16)는 원한다면, 반도체 기판 상에서 영상 화소 어레이(17)로부터 수평으로(측방향으로) 분리된 지지 회로(24)를 또한 포함할 수 있다.
센서 어레이(16) 내의 적층 칩 영상 화소 어레이 중 하나의 예시적인 화소 내의 회로가 도 3에 도시되어 있다. 도 3에 도시한 바와 같이, 화소(30)는 포토다이오드(22)와 같은 감광성 소자를 포함할 수 있다. 양의 화소 전원 전압(예를 들어, 전압 Vaa_pix)은 양의 전원 단자(33)에서 공급될 수 있다. 접지 전원 전압(예를 들어, Vss)은 접지 단자(32)에서 공급될 수 있다. 들어오는 광은 컬러 필터 구조를 통과한 후 포토다이오드(22)에 의해 모아질 수 있다. 포토다이오드(22)는 이 광을 전기적 전하로 변환한다.
영상이 얻어지기 전에, 리셋 제어 신호 RST가 어서트(assert)될 수 있다. 이것은 리셋 트랜지스터(28)를 턴 온시키고 전하 축적 노드(26)(플로팅 확산 FD라고도 함)를 Vaa로 리셋시킨다. 다음에 리셋 제어 신호 RST는 리셋 트랜지스터(28)를 턴 오프시키도록 디어서트(deassert)될 수 있다. 리셋 과정이 완료된 후, 전달 게이트 제어 신호 TX는 전달 트랜지스터(전달 게이트)(24)를 턴 온시키도록 어서트될 수 있다. 전달 트랜지스터(24)가 턴 온된 후에, 들어오는 광에 응답하여 포토다이오드(22)에 의해 발생된 전하는 전하 축적 노드(26)에 전달된다.
전하 축적 노드(26)는 도핑된 반도체의 영역(예를 들어, 이온 주입, 불순물 확산, 또는 다른 도핑 기술에 의해 실리콘 기판에 형성된 도핑된 실리콘 영역)을 사용하여 구현될 수 있다. 도핑된 반도체 영역(즉, 플로팅 확산 FD)은 포토다이오드(22)로부터 전달된 전하를 축적하는데 사용될 수 있는 용량을 나타낸다. 노드(26)에 축적된 전하와 연관된 신호는 소스-폴로워 트랜지스터(34)에 의해 행 선택 트랜지스터(36)에 전달된다.
원한다면, 다른 유형의 영상 화소 회로가 센서(16)의 영상 화소를 구현하는데 사용될 수 있다. 예를 들어, 각각의 영상 센서 화소(30)(예를 들어, 도 1 참조)는 3-트랜지스터 화소, 4개의 트랜지스터를 갖는 핀 포토다이오드 화소, 글로벌 셔터 화소 등일 수 있다. 도 3의 회로는 단지 예시이다.
축적된 전하의 값(즉, 트랜지스터(34)의 소스 S에서의 신호에 의해 나타난 축적된 전하의 값)을 판독하고자 할 때, 선택 제어 신호 RS가 어서트될 수 있다. 신호 RS가 어서트될 때, 트랜지스터(36)는 턴 온하고 전하 축적 노드(26) 상의 전하의 크기를 나타내는 대응하는 신호 Vout가 출력 경로(38) 상에 발생된다. 전형적인 구성에서, 주어진 영상 센서의 영상 센서 화소 어레이 내의 화소(30)와 같이 많은 행 및 열의 화소가 있다. 경로(41)와 같은 도전성 경로는 화소의 열 또는 화소의 블럭과 같은 하나 이상의 화소와 연관될 수 있다.
신호 RS가 화소의 주어진 행, 주어진 블럭 또는 행의 주어진 부분에서 어서트될 때, 경로(41)는 그 행으로부터 판독 회로에 신호 Vout를 라우트하는데 사용될 수 있다. 경로(41)는 예를 들어, 열 상호연결부(40C) 중 하나에 커플링될 수 있다. 포토센서(22)에 의해 모아진 전하와 같은 영상 데이터는 영상 화소 어레이(17)와 함께 수직으로 적층된 연관된 제어 및 판독 회로에 열 상호연결부(40C) 중 하나를 따라 통과될 수 있다.
도 4에 도시한 바와 같이, 영상 화소 어레이(17)와 같은 영상 화소 어레이는 제어 회로(44)와 같은 아날로그 제어 및 판독 회로 및 기억 및 처리 회로(50)와 같은 기억 및 처리 회로와 함께 수직 칩 적층에 형성될 수 있다. 영상 화소 어레이(17)는 영상 광(21)이 금속 상호연결부의 층을 통해 감광성 소자에 의해 수신되는 전면 조명(FSI) 영상 화소 어레이일 수 있거나 또는 영상 광(21)이 금속 상호연결부의 층이 형성되는 측과 반대인 측 상에 형성되는 감광성 소자에 의해 수신되는 후면 조명(BSI) 영상 화소 어레이일 수 있다.
영상 화소 어레이(17)는 반도체 기판의 제1 표면(예를 들어, 표면(15))을 통해 영상 광(21)을 수신하도록 구성된 반도체 기판 상에 형성될 수 있다. 제어 회로(44)는 반도체 기판의 대향하는 제2 표면(예를 들어, 표면(19)) 상에 형성될 수 있다. 제어 회로(44)는 영상 화소 어레이(17)의 표면(19)에 부착된 표면(23)과 같은 표면을 갖는 부가적인 반도체 기판(반도체 집적 회로 다이) 상에 형성될 수 있다. 제어 회로(44)는 수직 도전성 경로(수직 도전성 상호연결부)(40)(예를 들어, 도 2의 행 상호연결부(40R), 열 상호연결부(40C), 화소 블럭 상호연결부(40B), 및/또는 내부 행 상호연결부(40RI))를 사용하여 영상 화소 어레이(17) 내의 영상 화소에 커플링될 수 있다. 수직 도전성 상호연결부(40)는 표면(19) 및 표면(23)을 통해 연장하는 금속 도전성 경로 또는 다른 도전성 접촉부로부터 형성될 수 있다. 예로서, 수직 도전성 상호연결부(40)는 표면(19) 및/또는 표면(23)을 통해 연장하는 실리콘 관통 비아를 포함할 수 있거나, 표면(19)으로부터 표면(23)을 통해 제어 회로 기판(44) 내로 돌출하는 마이크로범프를 포함할 수 있거나, 표면(23)으로부터 표면(23)을 통해 영상 화소 어레이 기판(17) 내로 돌출하는 마이크로범프를 포함할 수 있거나, 또는 영상 화소 어레이(17) 내의 화소 회로를 제어 회로(44)에 수직으로 커플링하는 임의의 다른 적합한 도전성 경로를 포함할 수 있다.
영상 화소 어레이(17)는 영상 화소(30)에 화소 제어 및 판독 신호를 라우팅하기 위한 금속 트레이스를 갖는 하나 이상의 유전 재료 층을 포함할 수 있다. 수직 도전성 상호연결부(40)(예를 들어, 도 2의 행 상호연결부(40R), 열 상호연결부(40C), 화소 블럭 상호연결부(40B), 및/또는 내부 행 상호연결부(40RI))는 영상 화소 어레이(17) 내의 금속 트레이스에 커플링될 수 있다.
신호 Vout(도 3)와 같은 영상 데이터는 영상 화소 어레이(17)로부터의 상호연결부(40)를 따라 화소 출력 경로(40)(도 3)로부터 제어 회로(44)에 통과될 수 있다. 리셋 제어 신호 RST, 행/화소 선택 신호 RS, 전달 신호 TX 또는 화소(30)를 동작시키기 위한 다른 제어 신호와 같은 제어 신호가 제어 회로(44)를 사용하여 발생되고 수직 상호연결부(40)를 따라 영상 화소 어레이(17) 내의 화소(30)에 수직으로 통과될 수 있다.
제어 회로(44)는 영상 화소 어레이(17)의 화소(30)를 동작시키도록 구성될 수 있다. 제어 회로(44)는 행 제어 회로(행 구동기 회로)(45), 바이어스 회로(예를 들어, 소스 폴로워 부하 회로), 샘플 앤드 홀드 회로, 상관된 이중 샘플링(CDS) 회로, 증폭기 회로, 아날로그-디지털(ADC) 변환 회로(43), 데이터 출력 회로, 메모리(예를 들어, 버퍼 회로), 어드레스 회로 등을 포함할 수 있다. 제어 회로(44)는 영상 화소 어레이(17)에 바이어스 전압, 전원 전압 또는 다른 전압을 제공하도록 구성될 수 있다. 제어 회로(44)는 화소 어레이(17)의 화소 회로에 커플링된 영상 화소 어레이(17)의 적층된 층으로서 형성될 수 있거나 또는 상호연결부(40)를 사용하여 영상 화소 어레이(17)에 커플링된 부가적인 반도체 집적 회로 다이 상에 형성될 수 있다. 어떤 상호연결부(40)는 영상 화소 어레이(17)로부터 ADC 변환기(43)로 영상 신호 데이터를 라우트하도록 구성될 수 있다. ADC 변환기(43)로부터의 디지털 영상 데이터는 다음에 기억 및 처리 회로(50)에 제공될 수 있다. 기억 및 처리 회로(50)는 예를 들어, 제어 회로(44)와 함께 적층된 영상 코프로세서(ICOP)일 수 있다.
영상 화소 어레이(17) 상의 감광성 소자로부터 제어 회로(44)를 사용하여 판독된 영상 데이터 신호는 제어 회로(44)로부터 상호연결부(46)와 같은 수직 상호연결부를 따라 영상 화소 어레이(17) 및 제어 회로(44)와 함께 수직으로(예를 들어, z 방향으로) 적층된 기억 및 처리 회로(50)에 통과될 수 있다. 수직 상호연결부(46)는 실리콘 관통 비아, 마이크로범프 또는 제어 회로(44) 내의 금속 선을 기억 및 처리 회로(50) 내의 금속 선에 커플링하는 다른 적합한 상호연결부를 포함할 수 있다.
회로(50)는 제어 회로(44) 내로 부분적으로 통합되거나 제어 회로(44)의 표면(27)과 같은 표면에 부착된 별개의 반도체 집적 회로로서 구현될 수 있다. 영상 센서(16)는 표면(27)을 통해 연장하는 금속 도전성 경로 또는 다른 도전성 접촉부와 같은 부가적인 수직 도전성 상호연결부(46)를 포함할 수 있다. 예로서, 수직 도전성 상호연결부(46)는 표면(27)을 통해 연장하는 실리콘 관통 비아를 포함할 수 있거나, 표면(27)으로부터 처리 회로 기판(50) 내로 돌출하는 마이크로범프를 포함할 수 있거나, 또는 제어 회로(44)를 기억 및 처리 회로(50)에 수직으로 커플링하는 임의의 다른 적합한 도전성 경로를 포함할 수 있다.
처리 회로(50)는 하나 이상의 집적 회로(예를 들어, 영상 처리 회로, 마이크로프로세서, 랜덤 액세스 메모리 및 불휘발성 메모리와 같은 기억 장치 등)를 포함할 수 있고 제어 회로(44)와는 별개이고/이거나 제어 회로(44)의 일부를 형성하는 소자를 사용하여 구현될 수 있다.
영상 화소 어레이(17)에 의해 캡쳐된 영상 데이터는 처리 회로(50)를 사용하여 처리되고 기억될 수 있다. 예를 들어, 처리 회로(50)는 제어 회로(44)로부터 처리 회로(50)로 수직으로 통과된 영상 데이터에 대해 화이트 밸런싱, 컬러 보정, 높은 동적 범위 영상 조합, 움직임 검출, 물체 거리 검출, 또는 다른 적합한 영상 처리를 수행하도록 구성될 수 있다. 처리된 영상 데이터는 원한다면, 처리 회로(50)에 커플링된 유선 및/또는 무선 통신 경로를 사용하여 외부 장비(예를 들어, 컴퓨터, 다른 장치, 또는 처리 회로(18)와 같은 부가적인 처리 회로)에 제공될 수 있다.
적층 칩 영상 센서의 영상 화소와 함께 수직 적층에 형성된 처리 회로(50)는, 예를 들어 시스템(10)의 사용자를 위한 최종 영상을 구성하고 영상 깊이 정보를 추출하는데 사용하기 위해 디지털 영상 데이터의 서브셋을 선택할 수 있다. 예를 들어, 회로(50)는 풀 컬러 영상을 발생하기 위해 적색, 청색, 및 녹색 센서로부터의 영상 데이터를 혼합하는데 사용될 수 있거나, 장면을 캡쳐할 때 다른 유리한 지점을 갖는 2개 이상의 다른 센서로부터의 데이터를 사용하여 3차원(때때로 스테레오라고 함) 영상을 발생하는데 사용될 수 있거나, 2개 이상의 영상 센서로부터의 데이터를 사용하여 증가된 피사계 심도의 영상을 발생하는데 사용될 수 있거나, 이전의 영상 프레임의 내용에 기초하여 영상 프레임의 내용을 조정하는데 사용될 수 있거나, 또는 기타의 경우 영상 데이터를 처리하는데 사용될 수 있다. 어떤 모드의 동작에서, 어레이(16) 상의 다수의 적층 칩 영상 센서는 (예를 들어, 3차원 영상 깊이 정보를 결정할 때) 활성일 수 있다. 다른 모드의 동작(예를 들어, 컬러 촬상)에서, 영상 센서의 서브셋 만이 사용될 수 있다. 다른 센서는 전력(예를 들어, 그들의 양의 전원 전압 단자는 접지 전압 또는 다른 적합한 전력 다운 전압으로 취해질 수 있고 그들의 제어 회로는 비작동 또는 바이패스될 수 있다)을 보존하기 위해 비작동될 수 있다.
도 5는 영상 화소 어레이(17)와 같은 영상 화소 어레이에서 사용될 수 있는 예시적인 회로의 사시도이다. 도 5의 예에서, 영상 화소 어레이(17)는 후면 조명(BSI) 영상 화소 어레이이다. 영상 화소 어레이(17)는 기판(51)과 같은 하나 이상의 실리콘 기판 및 유전체 적층(52)으로부터 형성될 수 있다. 각각의 화소는 실리콘 기판(51)의 전면에 형성된 포토다이오드(22)를 포함할 수 있다. 각각의 화소는 또한 기판(51)의 전면에 형성된 연관된 플로팅 확산 영역(26)을 포함할 수 있다.
유전체 적층(52)은 기판(51)의 전면(56) 상에 형성될 수 있다. 유전체 적층(52)은 유전 재료(예를 들어, 실리콘, 또는 이산화 실리콘)로 형성된 금속 상호연결부 구조(68)를 포함할 수 있다. 금속 상호연결부 구조는 레벨간 유전(ILD)층 내에 금속 라우팅 선 및 금속 비아를 포함할 수 있다. 도전성 본드 패드(70)는 원한다면, 영상 화소 어레이(17)의 표면(19)에 형성되고 상호연결부 구조(68)에 커플링될 수 있다.
컬러 필터 어레이(62)는 기판(51)의 후면(54) 상에 형성될 수 있다. 각각의 마이크로렌즈(64)는 각각의 컬러 필터 화소 소자(62)를 덮을 수 있다. 광(21)은 마이크로렌즈(28)를 통해 영상 화소의 후면으로부터 들어갈 수 있다. 들어가는 광은 포토다이오드(22)에 의해 흡수될 수 있다. 화소 어레이(17)와 같은 BSI 영상 센서는 제어 회로 기판(44)(도 4)과 같은 제2 반도체 기판 상에 적층될 수 있다. 본드 패드(70)는 제어 회로(44) 상의 연관된 본드 패드에 직접 커플링될 수 있거나, 또는 수직 상호연결부(40)(도 4)에 직접 커플링될 수 있거나, 또는 금속 상호연결부 구조(68)는 제어 회로(44)에 화소 회로(예를 들어, 트랜지스터(34), 트랜지스터(36) 등)를 커플링하는 수직 상호연결부(40)의 부분을 형성할 수 있다.
도 5의 구성은 단지 예시이다. 원한다면, 영상 화소 어레이(17)는 제어 회로(44) 상에 수직으로 적층된 전면 조명 영상 센서일 수 있다.
도 6에 도시한 바와 같이, 영상 화소 어레이(17)는 수직 행 상호연결부(40R), 수직 열 상호연결부(40C), 및 수직 블럭 상호연결부(40B)를 사용하여 제어 회로(44)에 커플링될 수 있다. 제어 회로(44)는 예를 들어, 수직 행 상호연결부(40R)를 따르는 화소(30)의 정해진 행에 대한 제어 신호(예를 들어, 리셋 신호, 전달 신호, 행 선택 신호 등)를 발생하고 제공하도록 구성될 수 있다. 제어 회로(44)는 예를 들어, 수직 열 상호연결부(40C)를 따르는 화소(30)의 주어진 열에 대한 제어 신호(예를 들어, 바이어스 전압, 전원 전압 등)를 발생하고 제공하도록 구성될 수 있다. 제어 회로(44)는 예를 들어, 수직 블럭 상호연결부(40B)를 따르는 화소(30)의 주어진 블럭(41) 내의 화소(30)로부터 영상 데이터를 수신하는 아날로그-디지털(ADC) 변환 회로를 포함할 수 있다. 블럭(41) 내의 각 화소(30)는 블럭(41)과 연관된 수직 블럭 상호연결부(40B)에 커플링될 수 있다.
촬상 시스템(10)의 동작 동안에, 제어 회로(44)는 공통 시간에, 연관된 수직 행 상호연결부(40R)를 따르는 행 선택 신호 RS를 어서트함으로써 다수 행의 화소(30)를 선택할 수 있다. 행 선택 신호 RS가 연관된 수직 행 상호연결부(40R)를 따라 어서트되는 동안, 제어 회로(44)는 연관된 수직 열 상호연결부(40C)를 따라 다수 열의 화소(30) 내의 소스 폴로워 트랜지스터에 전력을 제공할 수 있으므로, 그 화소로부터의 영상 데이터가 블럭 상호연결부(40B)를 따라 동시에 판독될 수 있도록 선택된 열 및 선택된 행 내의 화소의 소스 폴로워 트랜지스터를 동작시킨다.
각각의 블럭(41)은 임의 수의 화소(예를 들어, 화소의 16×16 블럭, 화소의 32×32 블럭 등)를 포함할 수 있다. 예로서 여기에 이따금 설명된 한 적합한 구성에서, 영상 화소 어레이는 (예를 들어, 반도체 기판 상에서 1-2 마이크론 피치로 이격되는) 영상 화소의 4096×3072 어레이일 수 있고 각각의 블럭(41)은 32×32 화소의 서브 어레이를 포함할 수 있다. 이 예에서, 제어 회로(44)는 (예를 들어, 제2의 적층된 반도체 기판 상에서 30-40 마이크론 피치로 이격되는) 128×96 ADC의 어레이를 포함할 수 있고, 각각의 ADC는 블럭 상호연결부(40B) 중 하나에 커플링될 수 있다. 이 방식으로, 모든 블럭(41)의 화소가 병렬로 판독되어 영상 데이터가 종래의 영상 센서를 사용하여 가능한 것보다 높은 프레임 속도(예를 들어, 초당 수백 프레임, 초당 수천 프레임 이상)로 캡쳐되고 판독될 수 있게 하고/하거나 촬상 시스템(10)이 종래의 영상 센서를 사용하여 가능한 것보다 느린 클럭 속도로 동작되게 하여 촬상 시스템(10)의 전력 소비를 줄여준다.
적층 칩 영상 센서(16)가 초당 수백 또는 수천의 영상 프레임을 캡쳐하는 구성에서, 회로(46)는 글로벌 셔텨 영상, 높은 동적 범위 영상, 깊이 정보를 갖는 영상, 움직임 보정 영상, 또는 조합되고 처리된 영상 프레임으로부터 형성된 다른 출력 영상을 형성하기 위해 임의 수의 프레임을 조합하도록 구성될 수 있다.
어떤 구성에서, 영상 화소 어레이(17)는 각 행에 많은 수의 화소(예를 들어, 수천 화소 이상)를 포함할 수 있다. 이것은 간혹 행 내의 모든 화소에 일관된 제어 신호(예를 들어, RST, RS 등)를 제공하는데 있어서 어려움을 초래할 수 있다. 도 7에 도시한 바와 같이, 적층 칩 영상 센서(16)는 영상 화소 어레이(17) 내의 각 영상 화소 블럭(41)과 연관된 수직 내부 행 상호연결부(40RI)를 구비할 수 있다. 각 내부 행 상호연결부(40RI)는 연관된 화소 블럭의 연관된 행 내의 화소(30)에 제어 신호(34)로부터의 제어 신호(예를 들어, 전달 제어 신호 TX, 행 선택 신호 RS, 또는 리셋 신호 RST)를 제공하도록 구성될 수 있다.
원한다면, 수직 내부 행 상호연결부(40RI) 중 일부는 연관된 화소 블럭(41)의 화소(30)로부터의 영상 데이터 신호를 제어 회로(44)에 전달하도록 구성될 수 있다. 그러나, 이것은 단지 예시이다. 원한다면, (예를 들어) 행 선택 신호 RS가 수직 내부 행 상호연결부(40RI) 중 하나를 통해 주어진 화소 블럭에 제공되는 동안, 영상 데이터는 수직 블럭 상호연결부(40B)를 통해 주어진 화소 블럭(41)의 화소(30)로부터 판독될 수 있다.
도 8에 도시한 바와 같이, 수직 열 상호연결부(40C)는 화소의 각 열의 소스 폴로워 트랜지스터(34)와 화소 전원 전압 Vaa_pix을 제공하는 단자(61)와 같은 공통 전원 단자 사이에 커플링될 수 있다. 제어 회로(44)는 각 수직 열 상호연결부(40C)와 그 열의 소스 폴로워 트랜지스터(34) 사이에 커플링된 스위치(60)를 포함할 수 있다.
촬상 시스템(10)의 판독 동작 동안에, 행 선택 신호 RS는 (예를 들어, 수직 행 상호연결부를 통해) 화소의 행에 제공될 수 있다. 행 선택 신호 RS가 화소의 그 행에 제공되는 동안, 스위치(60) 중 하나는 전원 전압 Vaa_pix을 화소의 그 열의 소스 폴로워 트랜지스터(34)에 제공하기 위해서 닫힐 수 있다. 전력 공급된 소스 폴로워 트랜지스터(34)의 게이트에 커플링된 화소 축적 영역 상에 축적된 영상 데이터 전하는 영상 데이터 신호(예를 들어, Vout)로 변환되어 블럭 상호연결부(40B)와 같은 수직 판독 상호연결부에 제공될 수 있다. 영상 데이터 신호 Vout는 ADC 회로(43)와 같은 ADC 변환 회로에 제공될 수 있다. 원한다면, 제어 회로(44)와 영상 화소 어레이(17) 둘 다가 블럭 상호연결부(40B)와 같은 블럭 상호연결부에 커플링되고 접지 전압 GND을 공급하도록 구성된 공통 접지 평면(62)에 커플링될 수 있다. 그러나, 도 8의 구성은 단지 예시이다.
원한다면, 영상 화소 어레이(17) 및 제어 회로(44)는 각각 도 9에 도시한 바와 같이 접지 전압 단자를 포함할 수 있다(예를 들어, 영상 화소 어레이(17) 및 제어 회로(44)를 갖는 반도체 집적 회로 다이는 각각 접지 평면을 포함할 수 있다). 접지 전압(67)은 제어 회로(44)에 접지 전압(67)을 공급하도록 구성될 수 있다. 접지 전압(66)은 영상 화소 어레이(30)의 화소(30)에 화소 접지 전압 AGND_PIX을 공급하도록 구성될 수 있다. 접지 공급 단자(예를 들어, 접지 평면)(66 및 67)는 상호 분리되어, 예를 들어, 영상 화소 어레이(17) 및 제어 회로(44) 중 하나에서의 정전기 방전이 영상 화소 어레이(17) 및 제어 회로(44) 중 다른 것으로부터 분리된다. 영상 센서(16)에 도 9에 도시한 것과 같은 별도의 접지 평면을 제공하면 또한 제어 회로(44)로부터 전달되는 전자적 잡음이 영상 화소 어레이(17)로부터의 영상 데이터로 줄어들 수 있다.
도 9에 도시한 바와 같이, 영상 화소 어레이(17)가 별도의 접지 공급(66)을 포함하는 구성에서, ADC 회로(43)는 수직 블럭 상호연결부(40B)와 같은 판독 접속부를 신호하기 위해서 (예를 들어, ADC 회로와 화소 회로 사이에 커플링된 캐패시터(69)와 같은 캐패시터를 사용하는) 교류(AC) 접속부를 포함할 수 있다.
도 10은 적층 칩 영상 센서를 동작하는데 사용될 수 있는 예시적인 단계들의 플로우 차트이다.
단계 70에서, 적층 칩 영상 센서 내의 영상 화소 어레이(17)와 같은 영상 화소 어레이의 화소(30)와 같은 화소가 영상 전하를 모으기 위해 사용될 수 있다(예를 들어, 포토다이오드(22)는 영상 광을 전기적 전하로 변환할 수 있다). 영상 전하는 각 화소 내의 플로팅 확산(26)과 같은 전하 축적 노드에 전달될 수 있다.
단계 72에서, 행 선택 신호 RS는 제어 회로(44)와 같은 제어 회로를 사용하여 어서트될 수 있다. 행 선택 신호 RS는 제어 회로(44)로부터 수직 행 상호연결부 또는 수직 내부 행 상호연결부(예를 들어, 실리콘 관통 비아, 마이크로범프 등)를 통해 다수 행의 화소(30)에 제공될 수 있다.
단계 74에서, 행 선택 신호 RS가 수직 상호연결부를 통해 선택된 행의 화소(30)에 제공되는 동안, 전력(예를 들어, 화소 전원 전압 Vaa_pix)이 수직 열 상호연결부(40C)를 통해 다수 열의 영상 화소(30)의 소스 폴로워 트랜지스터에 제공될 수 있다.
단계 76에서, 선택된 행 및 열 내의 화소의 전하 축적 노드 상의 영상 전하에 대응하는 영상 데이터가 수직 블럭 상호연결부 또는 수직 내부 행 상호연결부와 같은 다수의 수직 상호연결부를 통해 판독될 수 있다.
단계 78에서, ADC 회로(43)(예를 들어, 도 8 참조)와 같은 ADC 변환기는 영상 데이터를 디지털 영상 데이터로 변환하는데 사용될 수 있다. 변환 이득 계수가 영상 데이터의 변환 동안에 ADC 변환기에 의해 적용될 수 있다.
단계 80에서, 디지털 영상 데이터가 실리콘 관통 비아와 같은 수직 상호연결부를 통해 기억 및 처리 회로(50)와 같은 처리 회로에 제공될 수 있다.
한 실시예에 따르면, 대향하는 제1 및 제2 표면을 갖는 반도체 기판, 상기 제1 표면을 통해 영상 광을 수신하도록 구성된 상기 반도체 기판 내의 영상 센서 화소의 어레이, 및 상기 제2 표면을 통해 연장하는 복수의 수직 도전성 상호연결부에 의해 상기 영상 센서 화소의 어레이에 커플링된 제어 회로를 포함하는 적층 칩 영상 센서가 제공될 수 있다.
다른 실시예에 따르면, 상기 반도체 기판은 실리콘 반도체 기판을 포함하고 상기 제2 표면을 통해 연장하는 상기 복수의 수직 도전성 상호연결부는 상기 제어 회로를 상기 제2 표면을 통해 상기 영상 센서 화소의 어레이에 커플링하는 복수의 실리콘 관통 비아를 포함한다.
다른 실시예에 따르면, 상기 제2 표면을 통해 연장하는 상기 복수의 수직 도전성 상호연결부는 상기 제2 표면으로부터 돌출한 2차원 어레이의 마이크로범프를 포함한다.
다른 실시예에 따르면, 상기 영상 센서 화소의 어레이는 화소 행과 화소 열로 배열된 영상 센서 화소를 포함하고, 상기 복수의 수직 도전성 상호연결부는 복수의 수직 행 상호연결부를 포함하고 각 화소 행은 상기 수직 행 상호연결부 중 선택된 상호연결부에 커플링된다.
다른 실시예에 따르면, 상기 복수의 수직 도전성 상호연결부는 복수의 수직 열 상호연결부를 포함하고 각 화소 열은 상기 수직 열 상호연결부 중 선택된 상호연결부에 커플링된다.
다른 실시예에 따르면, 상기 제어 회로는 상기 수직 행 상호연결부에 커플링된 행 구동기 회로를 포함하고 상기 행 구동기 회로는 화소 제어 신호를 상기 수직 행 상호연결부를 통해 상기 영상 센서 화소에 공급하도록 구성된다.
다른 실시예에 따르면, 상기 복수의 수직 행 상호연결부는 상기 영상 센서 화소의 어레이의 에지를 따라 상기 화소 행에 커플링되고 상기 영상 센서 화소의 어레이는 복수의 화소 블럭을 포함하고, 상기 적층 칩 영상 센서는 상기 화소 행 각각에 커플링된 복수의 수직 내부 행 상호연결부를 또한 포함하고, 상기 복수의 수직 내부 행 상호연결부 각각은 연관된 화소 블럭의 에지를 따라 상기 화소 행 중 선택된 행에 커플링되고 상기 복수의 수직 내부 행 상호연결부 각각은 상기 연관된 화소 블럭 내의 영상 센서 화소를 상기 제2 표면을 통해 상기 제어 회로에 커플링한다.
다른 실시예에 따르면, 상기 영상 센서 화소의 어레이는 복수의 화소 블럭을 포함하고, 상기 복수의 수직 도전성 상호연결부는 복수의 수직 블럭 상호연결부를 포함하고, 상기 제어 회로는 복수의 아날로그-디지털 변환 회로를 포함하고, 상기 복수의 수직 블럭 상호연결부 각각은 상기 복수의 화소 블럭 중 선택된 블럭의 상기 영상 센서 화소를 상기 제2 표면을 통해 상기 아날로그-디지털 변환 회로 중 연관된 것에 커플링한다.
다른 실시예에 따르면, 대향하는 제1 및 제2 표면을 갖는 제1 반도체 집적 회로 다이, 상기 제1 표면에 부착된 제2 반도체 집적 회로 다이―상기 제2 반도체 집적 회로 다이는 영상 센서 화소의 어레이를 포함하고, 상기 제1 반도체 집적 회로 다이는 영상 데이터를 캡쳐하기 위해 상기 영상 센서 화소를 동작시키기 위한 제어 회로를 포함함―, 상기 제2 표면에 부착되고, 상기 영상 데이터를 처리하기 위한 처리 회로를 포함하는 제3 반도체 집적 회로 다이, 상기 제1 표면을 통해 상기 제어 회로와 상기 영상 센서 화소 사이에 커플링된 수직 도전성 상호연결부, 및 상기 제2 표면을 통해 상기 제어 회로와 상기 처리 회로 사이에 커플링된 부가적인 수직 도전성 상호연결부를 포함하는 적층 칩 영상 센서가 제공될 수 있다.
다른 실시예에 따르면, 상기 제어 회로는 복수의 아날로그-디지털 변환 회로를 포함하고 상기 아날로그-디지털 변환 회로 각각은 상기 수직 도전성 상호연결부 중 선택된 상호연결부에 커플링된다.
다른 실시예에 따르면, 상기 영상 센서 화소의 어레이는 상기 제2 반도체 집적 회로 다이 상에 화소 행과 화소 열로 배열되고, 상기 수직 도전성 상호연결부는 상기 화소 열 각각에 커플링된 수직 열 상호연결부를 포함하고, 상기 제어 회로는 화소 전원 전압을 공급하도록 구성된 화소 전원 단자, 및 복수의 스위치를 또한 포함하고, 스위치들 각각은 상기 화소 전원 단자와 상기 수직 열 상호연결부 중 연관된 것 사이에 삽입된다.
다른 실시예에 따르면, 상기 영상 센서 화소 각각은 상기 수직 열 상호연결부 중 선택된 상호연결부에 커플링된 제1 단자 및 상기 아날로그-디지털 변환 회로 중 선택된 것에 커플링된 제2 단자를 갖는 소스 폴로워 트랜지스터를 포함한다.
다른 실시예에 따르면, 상기 영상 센서 화소 중 선택된 화소의 상기 소스 폴로워 트랜지스터의 상기 제2 단자는 적어도 하나의 다른 영상 센서 화소의 상기 소스 폴로워 트랜지스터의 상기 제2 단자에 커플링된다.
다른 실시예에 따르면, 상기 영상 센서 화소 각각은 상기 영상 센서 화소의 상기 소스 폴로워 트랜지스터의 상기 제2 단자와 상기 아날로그-디지털 변환 회로 중 선택된 것 사이에 커플링된 행 선택 트랜지스터를 또한 포함한다.
다른 실시예에 따르면, 상기 수직 도전성 상호연결부는 상기 화소 행 각각에 커플링된 수직 행 상호연결부를 포함하고 정해진 화소 행 내의 각 영상 센서 화소의 상기 행 선택 트랜지스터는 상기 수직 행 상호연결부 중 선택된 상호연결부에 커플링된 게이트 단자를 포함한다.
다른 실시예에 따르면, 상기 제어 회로는 상기 제2 반도체 집적 회로 다이 내의 접지 평면을 또한 포함한다.
다른 실시예에 따르면, 상기 적층 칩 영상 센서는 상기 제1 반도체 집적 회로 다이 내의 부가적인 접지 평면 및 상기 아날로그-디지털 변환 회로 각각과 상기 수직 도전성 상호연결부 중 선택된 상호연결부 사이에 커플링된 캐패시터를 또한 포함한다.
다른 실시예에 따르면, 영상 화소가 행과 열로 배열된 평면의 영상 화소 어레이, 제어 회로, 및 상기 평면의 영상 화소 어레이와 상기 제어 회로 사이에 커플링된 2차원 어레이의 도전성 비아를 갖는 영상 센서를 동작시키는 방법으로서, 상기 도전성 비아 각각은 상기 평면의 영상 화소 어레이에 수직인 부분을 갖고, 상기 평면의 영상 화소 어레이의 상기 영상 화소로, 영상 데이터를 캡쳐하는 단계, 상기 제어 회로로, 복수 행의 영상 화소를 동시에 선택하는 단계, 및 상기 제어 회로로, 상기 2차원 어레이의 도전성 비아의 부분을 통해 영상 화소의 동시에 선택된 행 각각의 복수의 영상 화소로부터 상기 영상 데이터를 판독하는 단계를 포함하는 방법이 제공될 수 있다.
다른 실시예에 따르면, 상기 제어 회로는 상기 2차원 어레이의 도전성 비아의 상기 부분에서 상기 도전성 비아 각각에 커플링된 아날로그-디지털 변환 회로를 또한 포함하고 상기 방법은 상기 아날로그-디지털 변환 회로 각각으로, 상기 도전성 비아 중 연관된 것으로부터 상기 영상 데이터를 수신하는 단계, 및 상기 아날로그-디지털 변환 회로 각각으로, 상기 수신된 영상 데이터를 디지털 영상 데이터로 변환하는 단계를 또한 포함한다.
다른 실시예에 따르면, 상기 영상 센서는 부가적인 2차원 어레이의 도전성 비아 및 상기 부가적인 2차원 어레이의 도전성 비아를 통해 상기 제어 회로에 커플링된 디지털 처리 회로를 또한 포함하고, 상기 방법은 상기 제어 회로로, 상기 부가적인 2차원 어레이의 도전성 비아를 통해 상기 디지털 영상 데이터를 상기 디지털 처리 회로에 제공하는 단계, 및 상기 디지털 처리 회로로, 상기 디지털 영상 데이터를 처리하는 단계를 포함한다.
상기는 본 발명의 원리를 단지 예시한 것이고, 다른 실시예들로 실시될 수 있다.

Claims (20)

  1. 적층 칩 영상 센서로서,
    대향하는 제1 및 제2 표면을 갖는 반도체 기판;
    상기 제1 표면을 통해 영상 광을 수신하도록 구성된 상기 반도체 기판 내의 영상 센서 화소들의 어레이; 및
    상기 제2 표면을 통해 연장하는 복수의 수직 도전성 상호연결부에 의해 상기 영상 센서 화소들의 어레이에 결합된 제어 회로
    를 포함하는 적층 칩 영상 센서.
  2. 제1항에 있어서, 상기 반도체 기판은 실리콘 반도체 기판을 포함하고, 상기 제2 표면을 통해 연장하는 복수의 수직 도전성 상호연결부는 상기 제어 회로를 상기 제2 표면을 통해 상기 영상 센서 화소들의 어레이에 결합시키는 복수의 실리콘 관통 비아를 포함하는 적층 칩 영상 센서.
  3. 제1항에 있어서, 상기 제2 표면을 통해 연장하는 복수의 수직 도전성 상호연결부는 상기 제2 표면으로부터 돌출한 2차원 어레이의 마이크로범프를 포함하는 적층 칩 영상 센서.
  4. 제1항에 있어서, 상기 영상 센서 화소들의 어레이는 화소 행들과 화소 열들로 배열된 영상 센서 화소들을 포함하고, 상기 복수의 수직 도전성 상호연결부는 복수의 수직 행 상호연결부를 포함하고, 각 화소 행은 상기 수직 행 상호연결부들 중 선택된 상호연결부에 결합되는 적층 칩 영상 센서.
  5. 제4항에 있어서, 상기 복수의 수직 도전성 상호연결부는 복수의 수직 열 상호연결부를 포함하고, 각 화소 열은 상기 수직 열 상호연결부들 중 선택된 상호연결부에 결합되는 적층 칩 영상 센서.
  6. 제5항에 있어서, 상기 제어 회로는 상기 수직 행 상호연결부들에 결합된 행 구동기 회로를 포함하고, 상기 행 구동기 회로는 상기 수직 행 상호연결부들을 통해 상기 영상 센서 화소들에 화소 제어 신호들을 공급하도록 구성되는 적층 칩 영상 센서.
  7. 제6항에 있어서, 상기 복수의 수직 행 상호연결부는 상기 영상 센서 화소들의 어레이의 에지를 따라 상기 화소 행들에 결합되고 상기 영상 센서 화소들의 어레이는 복수의 화소 블럭을 포함하고, 상기 적층 칩 영상 센서는
    상기 화소 행들 각각에 결합된 복수의 수직 내부 행 상호연결부
    를 더 포함하고, 상기 복수의 수직 내부 행 상호연결부 각각은 연관된 화소 블럭의 에지를 따라 상기 화소 행들 중 선택된 행에 결합되고 상기 복수의 수직 내부 행 상호연결부 각각은 상기 연관된 화소 블럭 내의 영상 센서 화소들을 상기 제2 표면을 통해 상기 제어 회로에 결합시키는 적층 칩 영상 센서.
  8. 제1항에 있어서, 상기 영상 센서 화소들의 어레이는 복수의 화소 블럭을 포함하고, 상기 복수의 수직 도전성 상호연결부는 복수의 수직 블럭 상호연결부를 포함하고, 상기 제어 회로는 복수의 아날로그-디지털 변환 회로를 포함하고, 상기 복수의 수직 블럭 상호연결부 각각은 상기 복수의 화소 블럭 중 선택된 블럭의 영상 센서 화소들을 상기 제2 표면을 통해 상기 아날로그-디지털 변환 회로들 중 연관된 것에 결합시키는 적층 칩 영상 센서.
  9. 적층 칩 영상 센서로서,
    대향하는 제1 및 제2 표면을 갖는 제1 반도체 집적 회로 다이;
    상기 제1 표면에 부착된 제2 반도체 집적 회로 다이 - 상기 제2 반도체 집적 회로 다이는 영상 센서 화소들의 어레이를 포함하고, 상기 제1 반도체 집적 회로 다이는 영상 데이터를 캡쳐하기 위해 상기 영상 센서 화소들을 동작시키기 위한 제어 회로를 포함함 -;
    상기 제2 표면에 부착되고, 상기 영상 데이터를 처리하기 위한 처리 회로를 포함하는 제3 반도체 집적 회로 다이;
    상기 제1 표면을 통해 상기 제어 회로와 상기 영상 센서 화소들 사이에 결합된 수직 도전성 상호연결부들; 및
    상기 제2 표면을 통해 상기 제어 회로와 상기 처리 회로 사이에 결합된 부가적인 수직 도전성 상호연결부들
    을 포함하는 적층 칩 영상 센서.
  10. 제9항에 있어서, 상기 제어 회로는 복수의 아날로그-디지털 변환 회로를 포함하고 상기 아날로그-디지털 변환 회로들 각각은 상기 수직 도전성 상호연결부들 중 선택된 상호연결부에 결합되는 적층 칩 영상 센서.
  11. 제10항에 있어서, 상기 영상 센서 화소들의 어레이는 상기 제2 반도체 집적 회로 다이 상에 화소 행들과 화소 열들로 배열되고, 상기 수직 도전성 상호연결부들은 상기 화소 열들 각각에 결합된 수직 열 상호연결부를 포함하고, 상기 제어 회로는
    화소 전원 전압을 공급하도록 구성된 화소 전원 단자; 및
    복수의 스위치
    를 더 포함하고, 상기 스위치들 각각은 상기 화소 전원 단자와 상기 수직 열 상호연결부들 중 연관된 상호연결부 사이에 삽입되는 적층 칩 영상 센서.
  12. 제11항에 있어서, 상기 영상 센서 화소들 각각은 상기 수직 열 상호연결부들 중 선택된 상호연결부에 결합된 제1 단자 및 상기 아날로그-디지털 변환 회로들 중 선택된 것에 결합된 제2 단자를 갖는 소스 폴로워 트랜지스터를 포함하는 적층 칩 영상 센서.
  13. 제12항에 있어서, 상기 영상 센서 화소들 중 선택된 화소의 소스 폴로워 트랜지스터의 제2 단자는 적어도 하나의 다른 영상 센서 화소의 소스 폴로워 트랜지스터의 제2 단자에 결합되는 적층 칩 영상 센서.
  14. 제13항에 있어서, 각각의 영상 센서 화소는 해당 영상 센서 화소의 소스 폴로워 트랜지스터의 제2 단자와 상기 아날로그-디지털 변환 회로들 중 선택된 것 사이에 결합된 행 선택 트랜지스터를 더 포함하는 적층 칩 영상 센서.
  15. 제14항에 있어서, 상기 수직 도전성 상호연결부들은 상기 화소 행들 각각에 결합된 수직 행 상호연결부를 포함하고, 주어진 화소 행 내의 각 영상 센서 화소의 행 선택 트랜지스터는 상기 수직 행 상호연결부들 중 선택된 상호연결부에 결합된 게이트 단자를 포함하는 적층 칩 영상 센서.
  16. 제15항에 있어서, 상기 제어 회로는 상기 제2 반도체 집적 회로 다이 내의 접지 평면을 더 포함하는 적층 칩 영상 센서.
  17. 제15항에 있어서, 상기 제1 반도체 집적 회로 다이 내의 부가적인 접지 평면 및 상기 아날로그-디지털 변환 회로들 각각과 상기 수직 도전성 상호연결부들 중 선택된 상호연결부 사이에 결합된 캐패시터를 더 포함하는 적층 칩 영상 센서.
  18. 영상 화소들이 행들과 열들로 배열된 평면의(planar) 영상 화소 어레이, 제어 회로, 및 상기 평면의 영상 화소 어레이와 상기 제어 회로 사이에 결합된 2차원 어레이의 도전성 비아들을 갖는 영상 센서를 동작시키는 방법으로서, 상기 도전성 비아들 각각은 상기 평면의 영상 화소 어레이에 수직인 부분을 갖고, 상기 방법은
    상기 평면의 영상 화소 어레이의 상기 영상 화소들로, 영상 데이터를 캡쳐하는 단계;
    상기 제어 회로로, 복수 행의 영상 화소들을 동시에 선택하는 단계; 및
    상기 제어 회로로, 상기 2차원 어레이의 도전성 비아들의 일부분을 통해 상기 동시에 선택된 영상 화소들의 행들 각각에서 복수의 영상 화소로부터 상기 영상 데이터를 판독하는 단계를 포함하는 방법.
  19. 제18항에 있어서, 상기 제어 회로는 상기 2차원 어레이의 도전성 비아들의 일부분에서 상기 도전성 비아들 각각에 결합된 아날로그-디지털 변환 회로를 더 포함하고, 상기 방법은
    상기 아날로그-디지털 변환 회로들 각각으로, 상기 도전성 비아들 중 연관된 것으로부터 상기 영상 데이터를 수신하는 단계; 및
    상기 아날로그-디지털 변환 회로들 각각으로, 상기 수신된 영상 데이터를 디지털 영상 데이터로 변환하는 단계를 더 포함하는 방법.
  20. 제19항에 있어서, 상기 영상 센서는 부가적인 2차원 어레이의 도전성 비아들 및 상기 부가적인 2차원 어레이의 도전성 비아들을 통해 상기 제어 회로에 결합된 디지털 처리 회로를 더 포함하고, 상기 방법은
    상기 제어 회로로, 상기 부가적인 2차원 어레이의 도전성 비아들을 통해 상기 디지털 영상 데이터를 상기 디지털 처리 회로에 제공하는 단계; 및
    상기 디지털 처리 회로로, 상기 디지털 영상 데이터를 처리하는 단계를 더 포함하는 방법.
KR1020147007450A 2011-09-21 2012-04-27 적층 칩 촬상 시스템 KR101587367B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161537508P 2011-09-21 2011-09-21
US61/537,508 2011-09-21
US13/401,764 2012-02-21
US13/401,764 US8890047B2 (en) 2011-09-21 2012-02-21 Stacked-chip imaging systems
PCT/IB2012/001018 WO2013041924A1 (en) 2011-09-21 2012-04-27 Stacked-chip imaging systems

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020157008554A Division KR101587390B1 (ko) 2011-09-21 2012-04-27 적층 칩 촬상 시스템

Publications (2)

Publication Number Publication Date
KR20140054316A true KR20140054316A (ko) 2014-05-08
KR101587367B1 KR101587367B1 (ko) 2016-01-20

Family

ID=47879742

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157008554A KR101587390B1 (ko) 2011-09-21 2012-04-27 적층 칩 촬상 시스템
KR1020147007450A KR101587367B1 (ko) 2011-09-21 2012-04-27 적층 칩 촬상 시스템

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020157008554A KR101587390B1 (ko) 2011-09-21 2012-04-27 적층 칩 촬상 시스템

Country Status (6)

Country Link
US (2) US8890047B2 (ko)
EP (3) EP3171408B1 (ko)
JP (2) JP5968443B2 (ko)
KR (2) KR101587390B1 (ko)
CN (2) CN106791504B (ko)
WO (2) WO2013041924A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116049A (ko) * 2016-03-15 2019-10-14 다트머스 칼리지 클러스터-병렬 판독을 갖는 적층형 후면 조사식 양자 이미지 센서

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
US8890047B2 (en) * 2011-09-21 2014-11-18 Aptina Imaging Corporation Stacked-chip imaging systems
US20130083080A1 (en) * 2011-09-30 2013-04-04 Apple Inc. Optical system and method to mimic zero-border display
US9185307B2 (en) 2012-02-21 2015-11-10 Semiconductor Components Industries, Llc Detecting transient signals using stacked-chip imaging systems
JP6016378B2 (ja) * 2012-02-29 2016-10-26 キヤノン株式会社 光電変換装置、および光電変換装置を用いた撮像システム
US9412725B2 (en) * 2012-04-27 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US10090349B2 (en) 2012-08-09 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US9153565B2 (en) 2012-06-01 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensors with a high fill-factor
US8957358B2 (en) 2012-04-27 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US8629524B2 (en) * 2012-04-27 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for vertically integrated backside illuminated image sensors
US20130308027A1 (en) * 2012-05-03 2013-11-21 Aptina Imaging Corporation Systems and methods for generating metadata in stacked-chip imaging systems
US9607971B2 (en) * 2012-06-04 2017-03-28 Sony Corporation Semiconductor device and sensing system
EP3496394A1 (en) * 2012-06-08 2019-06-12 Nikon Corporation Imaging sensor and imaging device
KR101402750B1 (ko) * 2012-09-26 2014-06-11 (주)실리콘화일 3차원 구조를 가지는 이미지센서의 분리형 단위화소
JP5962533B2 (ja) * 2013-02-13 2016-08-03 ソニー株式会社 固体撮像素子、駆動方法、および撮像装置
US9105485B2 (en) * 2013-03-08 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structures and methods of forming the same
CN108600661B (zh) * 2013-06-11 2020-12-11 拉姆伯斯公司 集成电路图像传感器和在图像传感器内操作的方法
TWI631854B (zh) * 2013-08-05 2018-08-01 日商新力股份有限公司 Conversion device, imaging device, electronic device, conversion method
JP2015041677A (ja) * 2013-08-21 2015-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2015041838A (ja) * 2013-08-21 2015-03-02 株式会社ニコン 撮像素子および撮像装置
US9584745B2 (en) 2013-11-11 2017-02-28 Semiconductor Components Industries, Llc Image sensors with N-row parallel readout capability
KR101545951B1 (ko) * 2013-12-02 2015-08-21 (주)실리콘화일 이미지 처리 패키지 및 이를 구비하는 카메라 모듈
DE102013226196A1 (de) * 2013-12-17 2015-06-18 Volkswagen Aktiengesellschaft Optisches Sensorsystem
JP6314477B2 (ja) 2013-12-26 2018-04-25 ソニー株式会社 電子デバイス
JP2015138862A (ja) * 2014-01-22 2015-07-30 ソニー株式会社 固体撮像装置および電子機器
US9679936B2 (en) 2014-02-27 2017-06-13 Semiconductor Components Industries, Llc Imaging systems with through-oxide via connections
JP6261430B2 (ja) * 2014-04-01 2018-01-17 キヤノン株式会社 撮像装置及び画像処理システム
JP6355397B2 (ja) * 2014-04-10 2018-07-11 キヤノン株式会社 固体撮像素子その制御方法、電子機器、プログラム、記憶媒体
TWI648986B (zh) * 2014-04-15 2019-01-21 日商新力股份有限公司 攝像元件、電子機器
US9349767B2 (en) 2014-04-16 2016-05-24 Semiconductor Components Industries, Llc Image sensors with through-oxide via structures
JP6457738B2 (ja) * 2014-05-02 2019-01-23 オリンパス株式会社 固体撮像装置および撮像装置
US9293495B2 (en) 2014-05-05 2016-03-22 Semiconductor Components Industries, Llc Imaging circuitry with robust scribe line structures
US9324755B2 (en) * 2014-05-05 2016-04-26 Semiconductor Components Industries, Llc Image sensors with reduced stack height
KR20150130186A (ko) 2014-05-13 2015-11-23 삼성전자주식회사 이미지 센서 및 그 적층 구조
JP2015231051A (ja) 2014-06-03 2015-12-21 ソニー株式会社 信号処理装置、制御方法、撮像素子、並びに、電子機器
WO2016067386A1 (ja) * 2014-10-29 2016-05-06 オリンパス株式会社 固体撮像装置
JP6539987B2 (ja) * 2014-11-10 2019-07-10 株式会社ニコン 撮像素子および撮像装置
JP6218799B2 (ja) 2015-01-05 2017-10-25 キヤノン株式会社 撮像素子及び撮像装置
US10070088B2 (en) * 2015-01-05 2018-09-04 Canon Kabushiki Kaisha Image sensor and image capturing apparatus for simultaneously performing focus detection and image generation
US9608027B2 (en) * 2015-02-17 2017-03-28 Omnivision Technologies, Inc. Stacked embedded SPAD image sensor for attached 3D information
JP2016184843A (ja) * 2015-03-26 2016-10-20 ソニー株式会社 イメージセンサ、処理方法、及び、電子機器
US9818776B2 (en) 2015-04-08 2017-11-14 Semiconductor Components Industries, Llc Integrating bond pad structures with light shielding structures on an image sensor
US10217783B2 (en) 2015-04-08 2019-02-26 Semiconductor Components Industries, Llc Methods for forming image sensors with integrated bond pad structures
CN107534049B (zh) * 2015-04-24 2021-07-20 索尼公司 固态图像元件、半导体装置和电子设备
US9667895B2 (en) 2015-05-08 2017-05-30 Omnivision Technologies, Inc. Stacked chip shared pixel architecture
TWI692859B (zh) * 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
JP6608185B2 (ja) * 2015-06-18 2019-11-20 キヤノン株式会社 積層型イメージセンサおよび撮像装置
KR102422224B1 (ko) 2015-07-31 2022-07-18 삼성전자주식회사 적층형 이미지 센서 및 이를 포함하는 시스템
US10014333B2 (en) 2015-08-26 2018-07-03 Semiconductor Components Industries, Llc Back-side illuminated pixels with interconnect layers
US9853080B2 (en) 2015-09-30 2017-12-26 Semiconductor Components Industries, Llc Pixels with multiple charge storage regions
US9654712B2 (en) * 2015-10-07 2017-05-16 Semiconductor Components Industries, Llc Pixels with a global shutter and high dynamic range
US20190110009A1 (en) * 2016-03-30 2019-04-11 Nikon Corporation Image sensor, image-capturing apparatus, and semiconductor memory
JP6808350B2 (ja) * 2016-05-12 2021-01-06 キヤノン株式会社 撮像装置及びその制御方法、プログラム、並びに記憶媒体
US9955099B2 (en) * 2016-06-21 2018-04-24 Hand Held Products, Inc. Minimum height CMOS image sensor
JP2018007035A (ja) * 2016-07-01 2018-01-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
CN109644246B (zh) * 2016-08-23 2022-01-14 株式会社尼康 摄像元件以及摄像系统
FR3060851B1 (fr) * 2016-12-20 2018-12-07 3D Plus Module optoelectronique 3d d'imagerie
KR102621752B1 (ko) * 2017-01-13 2024-01-05 삼성전자주식회사 Mram을 포함한 씨모스 이미지 센서
US9991298B1 (en) * 2017-02-03 2018-06-05 SmartSens Technology (US), Inc. Stacked image sensor pixel cell with a charge amplifier and selectable shutter modes and in-pixel CDS
US10218924B2 (en) * 2017-04-12 2019-02-26 Omnivision Technologies, Inc. Low noise CMOS image sensor by stack architecture
US20180376044A1 (en) * 2017-06-22 2018-12-27 Robert Bosch Gmbh Device Having A CMOS VL and IR Imaging System
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
JP6998693B2 (ja) 2017-07-19 2022-01-18 株式会社ニコン 撮像素子及び撮像装置
US11568609B1 (en) 2017-07-25 2023-01-31 Meta Platforms Technologies, Llc Image sensor having on-chip compute circuit
US10726627B2 (en) * 2017-07-25 2020-07-28 Facebook Technologies, Llc Sensor system based on stacked sensor layers
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
TWI785043B (zh) 2017-09-12 2022-12-01 日商松下知識產權經營股份有限公司 電容元件、影像感測器、電容元件之製造方法及影像感測器之製造方法
KR20200039000A (ko) * 2017-09-18 2020-04-14 에이에스엠엘 네델란즈 비.브이. 빔 이미지 시스템용 스위치 매트릭스 디자인
EP3462731B1 (en) * 2017-09-29 2021-11-10 Canon Kabushiki Kaisha Imaging device, imaging system, and moving body
JP6991816B2 (ja) 2017-09-29 2022-01-13 キヤノン株式会社 半導体装置および機器
WO2019069447A1 (ja) * 2017-10-06 2019-04-11 オリンパス株式会社 撮像装置および内視鏡装置
JP6767336B2 (ja) * 2017-10-11 2020-10-14 株式会社ニコン 撮像素子および撮像装置
US10811873B2 (en) * 2017-11-28 2020-10-20 Stmicroelectronics International N.V. Power supply clamp for electrostatic discharge (ESD) protection having a circuit for controlling clamp time out behavior
KR102382860B1 (ko) 2017-12-13 2022-04-06 삼성전자주식회사 이미지 센싱 시스템 및 이의 동작 방법
JP7279736B2 (ja) * 2017-12-26 2023-05-23 株式会社ニコン 撮像素子および撮像装置
US11057581B2 (en) 2018-01-24 2021-07-06 Facebook Technologies, Llc Digital pixel array with multi-stage readouts
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
US10931884B2 (en) 2018-08-20 2021-02-23 Facebook Technologies, Llc Pixel sensor having adaptive exposure time
CN108899336B (zh) * 2018-08-22 2024-04-30 苏州多感科技有限公司 一种信号识别系统及其制备方法、电子设备
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
US10834347B2 (en) * 2018-09-17 2020-11-10 Omnivision Technologies, Inc. Image sensor having separate, stacked, pixel array, DRAM, and logic/analog-digital converter integrated circuit die
FR3087607B1 (fr) * 2018-10-17 2020-11-06 St Microelectronics Crolles 2 Sas Dispositif imageur a obturation globale
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
CN109688398B (zh) * 2018-12-11 2021-01-29 上海集成电路研发中心有限公司 一种3d堆叠的图像传感器
CN109587417B (zh) * 2018-12-11 2021-06-15 上海集成电路研发中心有限公司 一种3d堆叠的图像传感器
US11888002B2 (en) * 2018-12-17 2024-01-30 Meta Platforms Technologies, Llc Dynamically programmable image sensor
US11962928B2 (en) 2018-12-17 2024-04-16 Meta Platforms Technologies, Llc Programmable pixel array
KR20200097841A (ko) 2019-02-08 2020-08-20 삼성전자주식회사 이미지 센서 장치
KR20200098802A (ko) 2019-02-12 2020-08-21 삼성전자주식회사 디지털 픽셀을 포함하는 이미지 센서
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
CN110690237B (zh) * 2019-09-29 2022-09-02 Oppo广东移动通信有限公司 一种图像传感器、信号处理方法及存储介质
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
US11935291B2 (en) 2019-10-30 2024-03-19 Meta Platforms Technologies, Llc Distributed sensor system
US11948089B2 (en) 2019-11-07 2024-04-02 Meta Platforms Technologies, Llc Sparse image sensing and processing
KR20210109775A (ko) 2020-02-28 2021-09-07 삼성전자주식회사 이미지 센서 및 이의 모니터링 방법
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
US11825228B2 (en) 2020-05-20 2023-11-21 Meta Platforms Technologies, Llc Programmable pixel array having multiple power domains
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
US11317042B2 (en) * 2020-08-25 2022-04-26 Pixart Imaging Inc. Image sensor apparatus and processing circuit capable of preventing sampled reset/exposure charges from light illumination as well as achieving lower circuit costs
US11265506B1 (en) * 2020-08-25 2022-03-01 Pixart Imaging Inc. Image sensor apparatus and processing circuit capable of preventing sampled reset/exposure charges from light illumination as well as achieving lower circuit costs
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
US11935575B1 (en) 2020-12-23 2024-03-19 Meta Platforms Technologies, Llc Heterogeneous memory system
CN115497972B (zh) * 2022-11-18 2023-04-07 合肥新晶集成电路有限公司 背照式图像传感器结构及其制备方法
CN116226031A (zh) * 2023-02-21 2023-06-06 安徽医科大学 一种基于感存算一体化的芯片系统
CN116156298B (zh) * 2023-04-11 2023-07-04 安徽医科大学 基于感存算一体化的内窥镜高清视频处理系统及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100106920A (ko) * 2009-03-24 2010-10-04 소니 주식회사 고체 촬상 장치, 고체 촬상 장치의 구동 방법, 및 전자 기기
US20100276572A1 (en) * 2005-06-02 2010-11-04 Sony Corporation Semiconductor image sensor module and method of manufacturing the same

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6016211A (en) 1995-06-19 2000-01-18 Szymanski; Ted Optoelectronic smart pixel array for a reconfigurable intelligent optical interconnect
JP3667058B2 (ja) 1997-11-19 2005-07-06 キヤノン株式会社 光電変換装置
US6466265B1 (en) 1998-06-22 2002-10-15 Eastman Kodak Company Parallel output architectures for CMOS active pixel sensors
US7106374B1 (en) 1999-04-05 2006-09-12 Amherst Systems, Inc. Dynamically reconfigurable vision system
DE19947536A1 (de) 1999-10-02 2001-04-05 Philips Corp Intellectual Pty Verfahren zum Auslesen der Sensorelemente eines Sensors sowie Sensor
US6839452B1 (en) 1999-11-23 2005-01-04 California Institute Of Technology Dynamically re-configurable CMOS imagers for an active vision system
US6809769B1 (en) 2000-06-22 2004-10-26 Pixim, Inc. Designs of digital pixel sensors
GB0024804D0 (en) 2000-10-10 2000-11-22 Microemissive Displays Ltd An optoelectronic device
US6445763B1 (en) 2000-11-22 2002-09-03 General Electric Medical Systems Global Technology Company, Llc Methods and apparatus for application specific computed tomographic radiation detection
US6891570B2 (en) 2001-01-31 2005-05-10 Itt Manufacturing Enterprises Inc. Method and adaptively deriving exposure time and frame rate from image motion
US20030058368A1 (en) * 2001-09-24 2003-03-27 Mark Champion Image warping using pixel pages
JP2004317717A (ja) 2003-04-15 2004-11-11 Canon Inc 再構成可能な光電融合回路
US7596286B2 (en) * 2003-08-06 2009-09-29 Sony Corporation Image processing apparatus, image processing system, imaging apparatus and image processing method
CN1875476A (zh) * 2003-09-26 2006-12-06 德塞拉股份有限公司 制造包括可流动导电介质的加盖芯片的结构和方法
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
WO2006019156A1 (ja) 2004-08-20 2006-02-23 Zycube Co., Ltd. 三次元積層構造を持つ半導体装置の製造方法
JP4768978B2 (ja) * 2004-10-08 2011-09-07 株式会社日立メディコ 放射線検出器
US7394148B2 (en) 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
CN1996592B (zh) 2006-01-05 2010-05-12 鸿富锦精密工业（深圳）有限公司 影像感测器封装
US8049256B2 (en) * 2006-10-05 2011-11-01 Omnivision Technologies, Inc. Active pixel sensor having a sensor wafer connected to a support circuit wafer
JP2008118434A (ja) 2006-11-06 2008-05-22 Fujifilm Corp 固体撮像素子及び撮像装置
JP2008235478A (ja) * 2007-03-19 2008-10-02 Nikon Corp 撮像素子
JP5014853B2 (ja) * 2007-03-23 2012-08-29 株式会社日立製作所 半導体装置の製造方法
KR100835892B1 (ko) 2007-03-26 2008-06-09 (주)실리콘화일 칩 적층 이미지센서
JP2010530633A (ja) 2007-06-19 2010-09-09 シリコンファイル・テクノロジーズ・インコーポレイテッド 単位ピクセル間のクロストークを防止するピクセルアレイ及びこのピクセルを用いたイメージセンサー
JP4844979B2 (ja) * 2007-08-30 2011-12-28 京セラ株式会社 画像処理方法と該画像処理方法を用いた撮像装置
JP5172267B2 (ja) * 2007-10-09 2013-03-27 富士フイルム株式会社 撮像装置
JP5223343B2 (ja) * 2008-01-10 2013-06-26 株式会社ニコン 固体撮像素子
US7781716B2 (en) * 2008-03-17 2010-08-24 Eastman Kodak Company Stacked image sensor with shared diffusion regions in respective dropped pixel positions of a pixel array
US7858915B2 (en) * 2008-03-31 2010-12-28 Eastman Kodak Company Active pixel sensor having two wafers
JP4645736B2 (ja) 2008-12-22 2011-03-09 ソニー株式会社 画像処理装置、および画像処理方法、並びにプログラム
JP5820979B2 (ja) 2008-12-26 2015-11-24 パナソニックＩｐマネジメント株式会社 固体撮像デバイス
CN101825766B (zh) * 2009-02-02 2012-07-04 上海丽恒光微电子科技有限公司 三波长衍射调制单元和成像器及时间和空间调制方法
US9142586B2 (en) * 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
JP4941490B2 (ja) * 2009-03-24 2012-05-30 ソニー株式会社 固体撮像装置、及び電子機器
JP2011023917A (ja) 2009-07-15 2011-02-03 Nikon Corp 固体撮像素子
JP5429547B2 (ja) 2009-10-02 2014-02-26 ソニー株式会社 固体撮像装置、撮像装置、ａｄ変換方法
JP5685898B2 (ja) * 2010-01-08 2015-03-18 ソニー株式会社 半導体装置、固体撮像装置、およびカメラシステム
US8982260B2 (en) * 2010-02-11 2015-03-17 Idatamap Pty. Ltd. Image matching, data compression and tracking architectures
US8791536B2 (en) * 2011-04-28 2014-07-29 Aptina Imaging Corporation Stacked sensor packaging structure and method
US8890047B2 (en) * 2011-09-21 2014-11-18 Aptina Imaging Corporation Stacked-chip imaging systems

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100276572A1 (en) * 2005-06-02 2010-11-04 Sony Corporation Semiconductor image sensor module and method of manufacturing the same
KR20100106920A (ko) * 2009-03-24 2010-10-04 소니 주식회사 고체 촬상 장치, 고체 촬상 장치의 구동 방법, 및 전자 기기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116049A (ko) * 2016-03-15 2019-10-14 다트머스 칼리지 클러스터-병렬 판독을 갖는 적층형 후면 조사식 양자 이미지 센서

Also Published As

Publication number Publication date
EP3171408B1 (en) 2020-10-07
JP2014531820A (ja) 2014-11-27
US9231011B2 (en) 2016-01-05
WO2013041924A1 (en) 2013-03-28
US20130068929A1 (en) 2013-03-21
EP3783657B1 (en) 2024-05-29
KR101587367B1 (ko) 2016-01-20
EP2758937B1 (en) 2017-03-08
JP6211145B2 (ja) 2017-10-11
WO2013041980A1 (en) 2013-03-28
US8890047B2 (en) 2014-11-18
US20150115134A1 (en) 2015-04-30
CN103907133B (zh) 2016-12-07
JP2016181935A (ja) 2016-10-13
CN106791504A (zh) 2017-05-31
KR101587390B1 (ko) 2016-01-21
EP2758937A1 (en) 2014-07-30
CN106791504B (zh) 2019-08-13
EP3783657A1 (en) 2021-02-24
EP3171408A1 (en) 2017-05-24
JP5968443B2 (ja) 2016-08-10
CN103907133A (zh) 2014-07-02
KR20150042879A (ko) 2015-04-21

Similar Documents

Publication Publication Date Title
KR101587367B1 (ko) 적층 칩 촬상 시스템
US9350928B2 (en) Image data compression using stacked-chip image sensors
US9165968B2 (en) 3D-stacked backside illuminated image sensor and method of making the same
US9343497B2 (en) Imagers with stacked integrated circuit dies
US8478123B2 (en) Imaging devices having arrays of image sensors and lenses with multiple aperture sizes
US20120274811A1 (en) Imaging devices having arrays of image sensors and precision offset lenses
US20110156197A1 (en) Interwafer interconnects for stacked CMOS image sensors
US11805331B2 (en) Image sensors having high dynamic range imaging pixels
CN108282625B (zh) 像素单元和形成像素单元的方法及数字相机成像系统组件
CN108269819B (zh) 像素单元和形成像素单元的方法及数字相机成像系统组件
WO2011081961A1 (en) Inter-wafer interconnects for stacked cmos image sensors
US20130308027A1 (en) Systems and methods for generating metadata in stacked-chip imaging systems
CN103858235A (zh) 固态图像传感器和电子设备
US20210152771A1 (en) Backside illuminated global shutter image sensor with an analog memory charge coupled device
CN113014835A (zh) 用于在环境光条件下生成图像数据的成像系统和方法
US20230353896A1 (en) Expanded image sensor pixel array
US20240121527A1 (en) Reference pixel column readout
US20210152770A1 (en) Systems and methods for generating time trace information

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 5