KR20130105314A - 표시 디바이스, 표시 방법, 및 전자 디바이스 - Google Patents

표시 디바이스, 표시 방법, 및 전자 디바이스 Download PDF

Info

Publication number
KR20130105314A
KR20130105314A KR1020130001913A KR20130001913A KR20130105314A KR 20130105314 A KR20130105314 A KR 20130105314A KR 1020130001913 A KR1020130001913 A KR 1020130001913A KR 20130001913 A KR20130001913 A KR 20130001913A KR 20130105314 A KR20130105314 A KR 20130105314A
Authority
KR
South Korea
Prior art keywords
transmission
scanning
display
signal
clock
Prior art date
Application number
KR1020130001913A
Other languages
English (en)
Inventor
유키야 히라바야시
고지 시미즈
유타카 오자와
Original Assignee
재팬 디스프레이 웨스트 인코포레이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재팬 디스프레이 웨스트 인코포레이트 filed Critical 재팬 디스프레이 웨스트 인코포레이트
Publication of KR20130105314A publication Critical patent/KR20130105314A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)

Abstract

각각의 주사 신호들이 인가되는 복수의 주사 신호선을 갖고, 복수의 주사 신호에 기초하여 선-순차 주사의 중단 및 재개를 반복함으로써 선-순차 주사를 수행하며, 화상을 표시하도록 구성된 표시부; 및 각각의 주사 신호의 펄스 종단측의 천이 시간들이 서로 동일하게 복수의 주사 신호를 생성하도록 구성된 주사부를 포함하는 표시 디바이스가 본 명세서에 개시된다.

Description

표시 디바이스, 표시 방법, 및 전자 디바이스{DISPLAY DEVICE, DISPLAY METHOD, AND ELECTRONIC DEVICE}
본 개시물은 화상을 표시하는 표시 디바이스 및 표시 방법, 및 이러한 표시 디바이스를 포함하는 전자 디바이스에 관한 것이다.
최근, 액정 표시 디바이스들, 플라즈마 표시 디바이스들, 유기 EL 표시 디바이스들 등의 다양한 종류의 표시 디바이스들이 화질, 전력 소비 등의 관점으로부터 개발되었고, 이들 표시 디바이스들의 특징에 따라 정지형 표시 디바이스들 뿐만 아니라 휴대 전화, 휴대형 정보 단말기들 등을 포함하는 다양한 전자 디바이스들에도 적용된다.
일반적으로, 표시 디바이스는 선-순차 주사(line-sequential scanning)를 수행함으로써 화상을 표시한다. 구체적으로는, 액정 표시 디바이스에서, 예를 들어, 주사선 구동 회로(게이트 드라이버)는 매트릭스 형태로 배열된 화소들 중 하나의 행(하나의 수평 라인)을 표시 구동의 대상으로서 먼저 선택한다. 그 후, 신호선 구동 회로(소스 드라이버)가 화소 신호를 선택된 화소들에 공급한다. 이에 의해, 화소 신호는 선택된 수평 라인의 화소들에 기록된다. 표시 디바이스는 전체 표시면에 걸쳐 순차 주사를 수행하면서 이러한 화소 신호 기록 동작을 수행함으로써 화상을 표시한다.
이러한 표시 디바이스들에 대해 다양한 기술들이 제안되었다. 예를 들어, 일본 특허 공개 공보 2007-140512는 장치가 게이트 드라이버에 적용된 액정 표시 디바이스를 개시한다.
전체 표시 면에 걸쳐 선-순차 주사를 수행할 때, 표시 디바이스가 선-순차 주사의 중단 및 재개를 반복함으로써 선-순차 주사를 간헐적으로 수행하는 경우들이 있다. 이러한 경우들에서도 화질의 저하를 억제하는 것이 요구된다.
본 개시물은 이러한 문제점의 관점에서 이루어졌다. 선-순차 주사가 선-순차 주사의 중단 및 재개를 반복함으로써 수행되는 경우에도 화질의 저하를 억제할 수 있는 표시 디바이스, 표시 방법, 및 전자 디바이스를 제공하는 것이 바람직하다.
본 개시물의 일 실시예에 따른 표시 디바이스는 표시부 및 주사부를 포함한다. 표시부는 각각의 주사 신호들이 인가되는 복수의 주사 신호선을 갖는다. 표시부는 복수의 주사 신호에 기초하여 선-순차 주사의 중단 및 재개를 반복함으로써 선-순차 주사를 수행하여 화상을 표시한다. 주사부는 각각의 주사 신호들의 펄스 종단측의 천이 시간이 서로 동일하도록 복수의 주사 신호를 생성한다.
본 개시물의 일 실시예에 따른 표시 방법은, 각각의 주사 신호들의 펄스 종단측의 천이 시간이 서로 동일하도록 복수의 주사 신호를 생성하여, 복수의 주사 신호를 복수의 주사 신호선에 인가하는 단계; 및 복수의 주사 신호에 기초하여 선-순차 주사의 중단 및 재개를 반복함으로써 선-순차 주사를 수행하여 화상을 표시하는 단계를 포함한다.
본 개시물의 일 실시예에 따른 전자 디바이스는, 표시 디바이스; 및 그 표시 디바이스를 사용하여 동작 제어를 수행하도록 구성된 제어부를 포함하고, 표시 디바이스는 각각의 주사 신호들이 인가되는 복수의 신호선들을 갖도록 구성되고, 복수의 주사 신호에 기초하여 선-순차 주사의 중단 및 재개를 반복함으로써 선-순차 주사를 수행하여 화상을 표시하는 표시부, 및 각각의 주사 신호들의 펄스 종단측의 천이 시간이 서로 동일하게 복수의 주사 신호를 생성하도록 구성된 주사부를 포함한다. 전자 디바이스는 예를 들어, 텔레비전 디바이스, 디지털 카메라, 개인 컴퓨터, 비디오 카메라, 또는 휴대 전화 등의 휴대 단말기 디바이스에 대응한다.
본 개시물의 실시예에 따른 표시 디바이스, 표시 방법, 및 전자 디바이스에서, 선-순차 동작은 복수의 주사 신호에 기초하여 선-순차 동작의 중단 및 재개를 반복함으로써 수행되어서, 화상이 표시된다. 이때, 복수의 주사 신호는 각각의 주사 신호들의 펄스 종단측의 천이 시간이 서로 동일하도록 생성된다.
본 개시물의 실시예에 따른 표시 디바이스, 표시 방법, 및 전자 디바이스에 따르면, 복수의 주사 신호는 각각의 주사 신호들의 펄스 종단측의 천이 시간이 서로 동일하도록 생성된다. 따라서, 선-순차 주사가 선-순차 주사의 중단 및 재개를 반복함으로써 수행되는 경우에도, 화질의 저하가 억제될 수 있다.
도 1의 (a) 및 도 1의 (b)는 본 개시물의 일 실시예에 따른 표시 디바이스에서 터치 검출 시스템의 기본 원리들의 설명을 보조하는 도면들이고, 손가락이 접촉 또는 근접하지 않은 상태를 나타내는 도면들이다.
도 2의 (a) 및 도 2의 (b)는 본 개시물의 실시예에 따른 표시 디바이스에서 터치 검출 시스템의 기본 원리들의 설명을 보조하는 도면들이고, 손가락이 접촉하거나 근접한 상태를 나타내는 도면들이다.
도 3의 (a) 및 도 3의 (b)는 본 개시물의 실시예에 따른 표시 디바이스에서 터치 검출 시스템의 기본 원리들의 설명을 보조하는 도면들이고, 구동 신호 및 터치 검출 신호의 파형들의 예를 나타내는 도면들이다.
도 4는 본 개시물의 일 실시예에 따른 표시 디바이스의 구성의 일례를 나타내는 블록도이다.
도 5는 도 4에 도시된 터치 센서가 장착된 표시부의 일반적인 단면 구조의 단면도이다.
도 6은 도 4에 도시된 터치 센서가 장착된 표시부에서의 화소 배열을 나타내는 회로도이다.
도 7은 도 4에 도시된 터치 센서가 장착된 표시부에서의 구동 전극들 및 터치 검출 전극들의 구성의 일례의 사시도이다.
도 8은 제1 실시예에 따른 게이트 드라이버의 구성의 일례를 나타내는 블록도이다.
도 9는 도 8에 도시된 전송 회로의 구성의 일례를 나타내는 회로도이다.
도 10의 (a), 도 10의 (b), 도 10의 (c), 도 10의 (d), 도 10의 (e), 도 10의 (f), 도 10의 (g), 도 10의 (h), 및 도 10의 (i)는 도 8에 도시된 전송 회로의 동작의 일례를 나타내는 타이밍 파형도들이다.
도 11은 도 4에 도시된 표시 디바이스의 동작의 일례를 나타내는 개략도이다.
도 12의 (a), 도 12의 (b), 도 12의 (c), 및 도 12의 (d)는 도 4에 도시된 표시 디바이스의 표시 동작의 일례를 나타내는 타이밍 파형도들이다.
도 13의 (a) 및 도 13의 (b)는 도 4에 도시된 표시 디바이스의 터치 검출 동작의 일례를 나타내는 타이밍 파형도들이다.
도 14의 (a), 도 14의 (b), 도 14의 (c), 도 14의 (d), 도 14의 (e), 도 14의 (f), 도 14의 (g), 및 도 14의 (h)는 도 8에 도시된 게이트 드라이버의 동작의 일례를 나타내는 타이밍 파형도들이다.
도 15의 (a), 도 15의 (b), 도 15의 (c), 도 15의 (d), 도 15의 (e), 도 15의 (f), 도 15의 (g), 도 15의 (h), 및 도 15의 (i)는 도 8에 도시된 게이트 드라이버의 동작의 일례를 더욱 상세히 나타내는 타이밍 파형도들이다.
도 16은 비교예에 따른 게이트 드라이버의 구성의 일례를 나타내는 블록도이다.
도 17의 (a), 도 17의 (b), 도 17의 (c), 및 도 17의 (d)는 도 16에 도시된 게이트 드라이버의 동작의 일례를 나타내는 타이밍 파형도들이다.
도 18은 비교예에 따른 표시 디바이스상에 표시된 화상의 일례의 설명을 보조하는 도면이다.
도 19의 (a), 도 19의 (b), 도 19의 (c), 도 19의 (d), 도 19의 (e), 도 19의 (f), 도 19의 (g), 도 19의 (h), 및 도 19의 (i)는 제1 실시예의 변형예에 따른 게이트 드라이버에서의 전송 회로들의 동작의 일례를 나타내는 타이밍 파형도들이다.
도 20의 (a), 도 20의 (b), 도 20의 (c), 도 20의 (d), 도 20의 (e), 도 20의 (f), 도 20의 (g), 및 도 20의 (h)는 제1 실시예의 변형예에 따른 게이트 드라이버의 동작의 일례를 나타내는 타이밍 파형도들이다.
도 21의 (a), 도 21의 (b), 도 21의 (c), 도 21의 (d), 도 21의 (e), 도 21의 (f), 도 21의 (g), 도 21의 (h), 및 도 21의 (i)는 제1 실시예의 변형예에 따른 게이트 드라이버의 동작의 일례를 더욱 상세히 나타내는 타이밍 파형도들이다.
도 22는 제1 실시예의 다른 변형예에 따른 게이트 드라이버의 구성의 일례를 나타내는 블록도이다.
도 23의 (a), 도 23의 (b), 도 23의 (c), 도 23의 (d), 도 23의 (e), 도 23의 (f), 도 23의 (g), 도 23의 (h), 도 23의 (i), 및 도 23의 (j)는 도 22에 도시된 게이트 드라이버의 동작의 일례를 나타내는 타이밍 파형도들이다.
도 24의 (a), 도 24의 (b), 도 24의 (c), 도 24의 (d), 도 24의 (e), 도 24의 (f), 도 24의 (g), 도 24의 (h), 및 도 24의 (i)는 제1 실시예의 다른 변형예에 따른 게이트 드라이버의 동작의 일례를 나타내는 타이밍 파형도들이다.
도 25의 (a), 도 25의 (b), 도 25의 (c), 도 25의 (d), 도 25의 (e), 도 25의 (f), 도 25의 (g), 도 25의 (h), 도 25의 (i), 도 25의 (j), 도 25의 (k), 도 25의 (l), 도 25의 (m), 및 도 25의 (n)은 제1 실시예의 다른 변형예에 따른 게이트 드라이버의 동작의 일례를 나타내는 타이밍 파형도들이다.
도 26의 (a), 도 26의 (b), 도 26의 (c), 도 26의 (d), 도 26의 (e), 도 26의 (f), 도 26의 (g), 및 도 26의 (h)는 제1 실시예의 다른 변형예에 따른 게이트 드라이버의 동작의 일례를 나타내는 타이밍 파형도들이다.
도 27의 (a), 도 27의 (b), 도 27의 (c), 도 27의 (d), 도 27의 (e), 도 27의 (f), 도 27의 (g), 및 도 27의 (h)는 제1 실시예의 다른 변형예에 따른 게이트 드라이버의 동작의 일례를 나타내는 타이밍 파형도들이다.
도 28은 제1 실시예의 다른 변형예에 따른 게이트 드라이버의 구성의 일례를 나타내는 블록도이다.
도 29는 제1 실시예의 다른 변형예에 따른 게이트 드라이버의 구성의 일례를 나타내는 블록도이다.
도 30은 제1 실시예의 다른 변형예에 따른 게이트 드라이버의 구성의 일례를 나타내는 블록도이다.
도 31은 제2 실시예에 따른 게이트 드라이버의 구성의 일례를 나타내는 블록도이다.
도 32의 (a), 도 32의 (b), 도 32의 (c), 및 도 32의 (d)는 도 31에 도시된 게이트 드라이버의 동작의 일례를 나타내는 타이밍 파형도들이다.
도 33의 (a), 도 33의 (b), 도 33의 (c), 도 33의 (d), 도 33의 (e), 도 33의 (f), 도 33의 (g), 도 33의 (h), 및 도 33의 (i)는 도 31에 도시된 게이트 드라이버의 동작의 일례를 더욱 상세히 나타내는 타이밍 파형도들이다.
도 34는 일 실시예에 따른 표시 디바이스가 적용되는 텔레비전 디바이스의 외부 구성의 사시도이다.
도 35는 변형예에 따른 터치 센서가 장착된 표시부의 일반적인 단면 구조의 단면도이다.
이하, 첨부한 도면들을 참조하여 본 개시물의 바람직한 실시예들이 더욱 상세히 설명될 것이다. 또한, 설명은 아래의 순서로 이루어질 것이다.
1. 정전용량형 터치 검출의 기본 원리
2. 제1 실시예
3. 제2 실시예
4. 적용예들
<1. 정전용량형 터치 검출의 기본 원리>
본 개시물의 일 실시예에 따른 표시 패널에서의 터치 검출의 기본 원리들이 도 1의 (a) 내지 도 3의 (b)를 참조하여 먼저 설명될 것이다. 이러한 터치 검출 시스템은 정전용량형 터치 센서로서 구현된다. 도 1의 (a)에 도시되어 있는 바와 같이, 예를 들어, 용량 소자는 유전체(D)가 한 쌍의 전극들(구동 전극(E1) 및 터치 검출 전극(E2)) 사이에 협지되어 서로 대향하도록 배치된 한 쌍의 전극들을 사용함으로써 형성된다. 이러한 구조는 도 1의 (b)에 도시된 등가 회로로서 표현된다. 구동 전극(E1), 터치 검출 전극(E2), 및 유전체(D)는 용량 소자(C1)를 형성한다. 용량 소자(C1)의 일단이 교류 신호 소스(구동 신호 소스)(S)에 접속된다. 용량 소자(C1)의 타단(P)이 저항기(R)를 통해 접지되고, 전압 검출기(터치 검출 회로)(DET)에 접속된다. 소정의 주파수(수 kHz 내지 수십 kHz)의 교류 구형파(Sg)(도 3의 (b))가 교류 신호 소스(S)로부터 구동 전극(E1)(용량 소자(C1)의 일단)에 인가될 때, 도 3의 (a)에 도시된 바와 같은 출력 파형(터치 검출 신호(Vdet))이 터치 검출 전극(E2)(용량 소자(C1)의 타단(P))에 나타난다. 또한, 이러한 교류 구형파(Sg)는 후술될 교류 구동 신호(VcomAC)에 대응한다.
도 1의 (b)에 도시되어 있는 바와 같이, 손가락이 터치 검출 전극(E2)과 접촉(또는 근접)하지 않는 상태에서, 용량 소자(C1)가 충전 및 방전됨에 따라 용량 소자(C1)의 용량값에 대응하는 전류(I0)가 흐른다. 이때, 용량 소자(C1)의 타단(P)은 예를 들어, 도 3의 (a)에서의 파형(V0)과 같은 전위 파형을 갖는다. 이러한 파형은 전압 검출기(DET)에 의해 검출된다.
한편, 도 2의 (b)에 도시되어 있는 바와 같이, 손가락이 터치 검출 전극(E2)과 접촉(또는 근접)하고 있는 상태에서, 손가락에 의해 형성된 용량 소자(C2)가 용량 소자(C1)와 직렬로 추가된다. 이러한 상태에서, 용량 소자들(C1 및 C2)이 충전 및 방전됨에 따라, 각각의 전류들(I1 및 I2)이 흐른다. 이때, 용량 소자(C1)의 타단(P)은 예를 들어, 도 3의 (a)에서의 파형(V1)과 같은 전위 파형을 갖는다. 이러한 파형은 전압 검출기(DET)에 의해 검출된다. 이때, 점(P)의 전위는 용량 소자들(C1 및 C2)을 통해 흐르는 전류들(I1 및 I2)의 값들에 의해 결정된 분압 전위이다. 따라서, 파형(V1)은 비접촉 상태에서 파형(V0)보다 작은 값을 갖는다. 전압 검출기(DET)는 검출된 전압을 소정의 임계 전압(Vth)과 비교한다. 검출된 전압이 임계 전압 이상일 때, 전압 검출기(DET)는 터치 검출 전극(E2)이 비접촉 상태에 있다고 결정한다. 검출된 전압이 임계 전압 미만일 때, 전압 검출기(DET)는 터치 검출 전극(E2)이 접촉 상태에 있다고 결정한다. 따라서, 터치 검출이 수행될 수 있다.
<2. 제1 실시예>
[구성예]
(일반적인 구성예)
도 4는 제1 실시예에 따른 표시 디바이스의 구성의 일례를 도시한다. 이러한 표시 패널(1)은 액정 패널 및 정전용량형 터치 패널이 서로 일체화되는 소위 인-셀(in-cell) 타입의 표시 디바이스이다.
이러한 표시 디바이스(1)는 제어부(11), 게이트 드라이버(12), 소스 드라이버(13), 구동 전극 드라이버(14), 터치 센서가 장착된 표시부(15), 및 터치 검출부(18)를 포함한다.
제어부(11)는 비디오 신호(Vdisp)에 기초하여 게이트 드라이버(12), 소스 드라이버(13), 구동 전극 드라이버(14), 및 터치 검출부(18) 각각에 제어 신호를 공급하여, 게이트 드라이버(12), 소스 드라이버(13), 구동 전극 드라이버(14), 및 터치 검출부(18)가 서로 동기되어 동작하도록 제어를 수행하는 회로이다.
게이트 드라이버(12)는 제어부(11)로부터 공급된 제어 신호에 기초하여 터치 센서가 장착된 표시부(15)의 표시 구동의 대상으로서 1 수평 라인을 순차적으로 선택하는 기능을 갖는다. 구체적으로는, 후술하는 바와 같이, 게이트 드라이버(12)는 주사 신호(VG)를 터치 센서가 장착된 표시부(15)에 공급함으로써 터치 센서가 장착된 표시부(15)의 (후술될) 액정 표시부(16)에 매트릭스 형태로 형성된 화소(Pix)들 중 1 행(1 수평 라인)을 순차적으로 선택한다.
소스 드라이버(13)는 제어부(11)로부터 공급된 제어 신호에 기초하여 액정 표시부(16)의 (후술될) 화소(Pix)들 각각에 화소 신호(Vsig)를 공급하는 회로이다. 구체적으로는, 후술하는 바와 같이, 소스 드라이버(13)는 표시 구동의 대상으로서 선택된 1 수평 라인을 형성하는 화소(Pix) 들 각각에 화소 신호(Vsig)를 공급한다.
구동 전극 드라이버(14)는 제어부(11)로부터 공급된 제어 신호에 기초하여 터치 센서가 장착된 표시부(15)의 (후술될) 구동 전극(COML)들에 구동 신호(Vcom)를 공급하는 회로이다. 구체적으로는, 후술하는 바와 같이, 구동 전극 드라이버(14)는 터치 검출 구동의 대상으로서 구동 전극(COML)들에 (후술될) 교류 구동 신호(VcomAC)를 순차적으로 인가하고, 다른 구동 전극(COML)들에 (후술될) 직류 구동 신호(VcomDC)를 인가한다.
터치 센서가 장착된 표시부(15)는 터치 센서를 포함하는 표시부이다. 터치 센서가 장착된 표시부(15)는 액정 표시부(16) 및 터치 센서부(17)를 갖는다. 액정 표시부(16)는 게이트 드라이버(12)로부터 공급된 주사 신호(VG)에 따라 수평 라인들을 한번에 하나씩 순차적으로 주사함으로써 표시를 한다. 터치 센서부(17)는 상술한 정전용량형 터치 검출의 기본 원리에 기초하여 동작한다. 터치 센서부(17)는 구동 전극 드라이버(14)로부터 공급된 교류 구동 신호(VcomAC)에 따라 터치 검출 신호(Vdet)를 출력한다. 이에 의해, 터치 센서부(17)는 순차적으로 주사룰 수행하고 터치 검출을 수행한다.
터치 검출부(18)는 제어부(11)로부터 공급된 제어 신호 및 터치 센서부(17)로부터 공급된 터치 검출 신호(Vdet)에 기초하여 외부 인접 물체를 검출한다.
이러한 구성으로, 표시 디바이스(1)는 비디오 신호(Vdisp)에 기초하여 표시 동작을 수행하면서 터치 검출 동작을 수행한다. 이때, 후술하는 바와 같이, 표시 디바이스(1)는 선-순차 주사의 중단 및 재개를 반복하면서 간헐적으로 선-순차 주사를 수행함으로써 표시 동작을 수행하고, 표시 동작이 중단되는 기간에 터치 검출 동작을 수행한다.
(터치 센서가 장착된 표시부(15))
다음으로, 터치 센서가 장착된 표시부(15)의 구성의 일례를 상세히 설명한다.
도 5는 터치 센서가 장착된 표시부(15)의 주요부들의 단면 구조의 일례를 도시한다. 터치 센서가 장착된 표시부(15)는 화소 기판(20), 화소 기판(20)에 대향하도록 배치된 대향 기판(30), 및 화소 기판(20)과 대향 기판(30) 사이에 삽입된 액정층(9)을 포함한다.
화소 기판(20)은 회로 기판으로서 TFT 기판(21), 구동 전극(COML)들, 및 화소 전극(22)들을 갖는다. TFT 기판(21)은 다양한 종류의 전극들 및 배선(후술하는 화소 신호선(SGL), 주사 신호선(GCL) 등), 박막 트랜지스터(TFT) 등이 형성되는 회로 기판으로서 기능한다. TFT 기판(21)은 예를 들어, 유리에 의해 형성된다. 구동 전극(COML)들은 TFT 기판(21)상에 형성된다. 구동 전극(COML)들은 공통 전압을 (후술될) 복수의 화소(Pix)에 공급하는 전극들이다. 구동 전극(COML)들은 액정 표시 동작을 위한 공통 구동 전극으로서 기능하고, 또한, 터치 검출 동작을 위한 구동 전극들로서 기능한다. 절연층(23)이 구동 전극(COML)상에 형성된다. 화소 전극(22)들은 절연층(23)상에 형성된다. 화소 전극(22)들은 표시를 하기 위해 화소 신호들을 공급하는 전극이며, 투광성을 갖는다. 구동 전극(COML)들 및 화소 전극(22)들은 예를 들어, ITO(Indium Tin Oxide)에 의해 형성된다.
대향 기판(30)은 유리 기판(31), 컬러 필터(32), 및 터치 검출 전극(TDL)을 갖는다. 컬러 필터(32)는 유리 기판(31)의 일 표면상에 형성된다. 이러한 컬러 필터(32)는 예를 들어, 레드(R), 그린(G), 및 블루(B)의 3개의 컬러들의 컬러 필터층들을 주기적으로 배열함으로써 형성된다. R, G, 및 B의 3개의 컬러들은 각 표시 화소와 하나의 세트로서 연관된다. 터치 검출 전극(TDL)은 유리 기판(31)의 다른 표면상에 형성된다. 터치 검출 전극(TDL)은 예를 들어, ITO에 의해 형성되고, 투광성을 갖는다. 편광판(35)이 터치 검출 전극(TDL)상에 배치된다.
액정층(9)은 표시 기능층으로서 기능하며, 전계의 상태에 따라 액정층(9)을 통과한 광을 변조한다. 이러한 전계는 구동 전극(COML)들의 전압과 화소 전극(22)들의 전압 사이의 전압차에 의해 형성된다. 프린지 필드 스위칭(Fringe Field Switching: FFS) 모드, 인-플레인 스위칭(In-Plane Switching: IPS) 모드 등의 횡전계 모드에서의 액정이 액정층(9)에 사용된다.
또한, 도시하지는 않았지만, 배향막이 액정층(9)과 화소 전극(20) 사이에 배치되고, 배향막이 액정층(9)과 대향 전극(30) 사이에 배치되며, 입사측 편광판이 화소 전극(20)의 하면측에 배치된다.
도 6은 액정 표시부(16)에서의 화소 구조의 구성의 일례를 도시한다. 액정 표시부(16)는 매트릭스 형태로 배열된 복수의 화소(Pix)들을 갖는다. 화소(Pix)들 각각은 3개의 부화소(sub-pixel; SPix)들에 의해 형성된다. 3개의 부화소(SPix)들은 도 5에 도시된 컬러 필터(32)의 3개의 각각의 컬러들(RGB)에 대응하도록 배열된다. 부화소(SPix)는 TFT 소자(Tr) 및 액정 소자(LC)를 갖는다. TFT 소자(Tr)는 박막 트랜지스터에 의해 형성된다. 이러한 예에서, TFT 소자(Tr)는 n-채널 금속 산화물 반도체(MOS)형 TFT에 의해 형성된다. TFT 소자(Tr)는 화소 신호선(SGL)에 접속된 소스를 갖고, 주사 신호선(GCL)에 접속된 게이트를 가지며, 액정 소자(LC)의 일단에 접속된 드레인을 갖는다. 액정 소자(LC)는 TFT 소자(Tr)의 드레인에 접속된 일단을 갖고, 구동 전극(COML)에 접속된 타단을 갖는다.
부화소(SPix) 및 액정 표시부(16)에서의 동일한 행에 속하는 다른 부화소(SPix)들은 주사 신호선(GCL)에 의해 서로 접속된다. 주사 신호선(GCL)은 게이트 드라이버(12)에 접속되고, 게이트 드라이버(12)로부터의 주사 신호(VG)가 공급된다. 또한, 부화소(SPix) 및 액정 표시부(16)에서의 동일한 열에 속하는 다른 부화소(SPix)들은 화소 신호선(SGL)에 의해 서로 접속된다. 화소 신호선(SGL)은 소스 드라이버(13)에 접속되고, 소스 드라이버(13)로부터의 화소 신호(Vsig)가 공급된다.
또한, 부화소(SPix) 및 액정 표시부(16)에서의 동일한 행에 속하는 다른 부화소(SPix)들은 구동 전극(COML)에 의해 서로 접속된다. 구동 전극(COML)은 구동 전극 드라이버(14)에 접속되고, 표시 동작시 구동 전극 드라이버(14)로부터의 직류 구동 신호(VcomDC)가 공급된다.
액정 표시부(16)의 이러한 구성으로, 게이트 드라이버(12)는 시분할에 기초하여 선-순차 구동을 수행하는 방식으로 주사 신호선(GCL)을 구동한다. 이에 의해, 하나의 수평 라인이 순차적으로 선택된다. 소스 드라이버(13)는 하나의 수평 라인에 속하는 화소(Pix)들에 화소 신호(Vsig)를 공급한다. 이에 의해, 표시가 각 수평 라인에서 수행된다.
도 7은 터치 센서부(17)의 구성의 일례를 사시적으로 도시한다. 터치 센서부(17)는 화소 기판(20)에 제공된 구동 전극(COML)들 및 대향 기판(30)에 제공된 터치 검출 전극(TDL)들을 포함한다. 구동 전극(COML)들은 도 7의 수평 방향으로 연장하는 스트립 형상의 전극 패턴들을 갖는다. 터치 검출 전극(TDL)들은 구동 전극(COML)들의 전극 패턴들의 연장 방향에 직교하는 방향으로 연장하는 스트립 형상의 전극 패턴들을 갖는다. 터치 검출 전극(TDL)들의 전극 패턴들 각각은 터치 검출부(18)에 접속된다. 그 전극 패턴들이 서로 교차하는 구동 전극(COML)들과 터치 검출 전극(TDL)들의 전극 패턴들은 그것의 교차 부분에서 정전용량을 형성한다.
터치 센서부(17)의 이러한 구성으로, 구동 전극 드라이버(14)는 교류 구동 신호(VcomAC)를 구동 전극(COML)들에 인가한다. 이에 의해, 터치 검출 신호(Vdet)가 터치 검출 전극(TDL)들로부터 출력되고, 터치 검출이 수행된다. 즉, 구동 전극(COML)들은 도 1의 (a) 내지 도 3의 (b)에 도시된 바와 같은 터치 검출의 기본 원리에서 구동 전극(E1)에 대응하고, 터치 검출 전극(TDL)들은 터치 검출 전극(E2)에 대응하며, 터치 센서부(17)는 기본 원리들에 따라 터치를 검출한다. 도 7에 도시되어 있는 바와 같이, 서로 교차하는 전극 패턴들은 매트릭스 형태의 정전용량형 터치 센서들을 형성한다. 따라서, 외부 인접 물체에 의해 터치되거나 접근되는 위치가, 터치 센서부(17)의 전체 터치 검출 표면에 걸쳐 주사를 수행함으로써 또한 검출될 수 있다.
(게이트 드라이버(12))
다음으로, 게이트 드라이버(12)를 설명한다. 게이트 드라이버(12)는 선-순차 주사를 간헐적으로 수행함으로써 액정 표시부(16)의 하나의 수평 라인을 순차적으로 선택한다. 구체적으로는, 본 예에서, 표시 스크린이 주사 방향으로 복수의 부분 표시 영역들(RD(1), RD(2), …)로 분할된다. 게이트 드라이버(12)는 부분 표시 영역들(RD(1), RD(2), …) 각각에 대한 주사를 중단하면서 선-순차 주사를 간헐적으로 수행한다. 이하, 부분 표시 영역(RD)은 부분 표시 영역들(RD(1), RD(2), …) 중 임의의 하나를 표현하는 것으로서 적절하게 사용될 것이다.
도 8은 게이트 드라이버(12)의 구성의 일례를 도시한다. 게이트 드라이버(12)는 주사 제어부(51) 및 시프트 레지스터(52)를 포함한다.
주사 제어부(51)는, 제어부(11)로부터 공급되고 도 8에 도시되지 않은 제어 신호에 기초하여 제어 신호(ST), 클록 신호들(CLK 및 XCLK), 및 제어 신호들(UD 및 UDB(미도시))을 생성하여, 그 제어 신호(ST), 클록 신호들(CLK 및 XCLK), 및 제어 신호들(UD 및 UDB)을 시프트 레지스터(52)에 공급한다. 제어 신호(ST)는 시프트 레지스터(52)에서 전송되는 신호이다. 클록 신호들(CLK 및 XCLK)은 시프트 레지스터(52)가 전송 동작을 수행하기 위한 클록 신호들이다. 제어 신호들(UD 및 UDB)은 후술하는 바와 같이, 시프트 레지스터(52)에서 신호의 전송 방향을 제어하는 신호들이다.
시프트 레지스터(52)는 주사 제어부(51)로부터 공급된 제어 신호에 기초하여 액정 표시부(16)의 각각의 주사 신호선들(GCL)에 공급될 주사 신호들(VG(1), VG(2), …)을 생성한다. 본 예에서의 시프트 레지스터(52)는 도 5에 도시된 화소 기판(20)상에 아모르퍼스(amorphous) 실리콘에 의해 형성된다. 시프트 레지스터(52)는 전송 회로들(50(1), 50(2), …) 및 전송 회로들(60(1), 60(2), …)을 갖는다.
이하, 주사 신호(VG)는 주사 신호들(VG(1) 등) 중 임의의 하나를 표현하는 것으로서 적절하게 사용될 것이다. 마찬가지로, 이하 전송 회로(50)는 전송 회로(50(1) 등) 중 임의의 하나를 표현하는 것으로서 적절하게 사용될 것이다. 이하, 전송 회로(60)는 전송 회로(60(1) 등) 중 임의의 하나를 표현하는 것으로서 적절하게 사용될 것이다.
전송 회로(50)는 클록 신호들(CLK 및 XCLK)과 동기화하여 입력 신호를 전송하고, 전송 회로(50)의 출력 신호(주사 신호(VG))를 대응하는 주사 신호선(GCL)에 공급한다. 전송 회로(60)는 클록 신호들(CLK 및 XCLK)과 동기화하여 입력 신호를 전송한다. 즉, 전송 회로(50)와 다르게, 전송 회로(60)는 전송 회로(60)의 출력 신호(신호(VGD))를 주사 신호선(GCL)에 공급하지 않고 출력 신호를 다음 스테이지에서의 전송 회로(50)에 전송한다. 본 예에서의 전송 회로(60)는 전송 회로(50)와 동일한 회로 구성을 갖는다.
시프트 레지스터(52)에서, 하나의 전송 회로(60)가 소정의 수(본 예에서는 4개)의 전송 회로(50)(전송 블록(B))마다 삽입된다. 전송 블록(B)은 부분 표시 영역(RD)과 일 대 일 대응한다. 또한, 전송 블록(B)에 포함된 전송 회로(50)의 수는 설명의 편의상 본 예에서는 4개이지만, 이에 제한되지 않고, 3개 이하 또는 5개 이상의 임의의 값일 수도 있다.
전송 회로들(50 및 60) 각각은 입력 단자들(CK1 및 CK2), 입력 단자들(In1 및 In2), 입력 단자들(UD 및 UDB(미도시)), 및 출력 단자(Out)를 갖는다.
전송 회로들(50 및 60) 각각의 입력 단자(CK1)에는 각 전송 회로에 대해 클록 신호들(CLK 및 XCLK)이 교호적으로 공급된다. 구체적으로는, 예를 들어, 전송 회로(50(1), 50(3), 60(1) 등)의 입력 단자들(CK1)에는 클록 신호(CLK)가 각각 공급되고, 전송 회로들(50(2), 50(4), 50(5) 등)의 입력 단자들(CK1)에는 클록 신호(XCLK)가 각각 공급된다. 전송 회로들(50 및 60) 각각의 입력 단자(CK2)에는 클록 신호들(CLK 및 XCLK) 중에서, 입력 단자(CK1)에 입력된 것과 상이한 신호가 공급된다. 구체적으로는, 예를 들어, 전송 회로(50(1), 50(3), 60(1) 등)의 입력 단자들(CK2)에는 클록 신호(XCLK)가 각각 공급되고, 전송 회로들(50(2), 50(4), 50(5) 등)의 입력 단자들(CK2)에는 클록 신호(CLK)가 각각 공급된다.
도 8의 예에서, 전송 회로들(50 및 60) 각각의 입력 단자(In1)에는 관심 대상의 전송 회로(50 또는 60)의 상측의 전송 회로(50) 또는 전송 회로(60)의 출력 신호가 공급된다. 전송 회로들(50 및 60) 각각의 입력 단자(In2)에는 관심 대상의 전송 회로(50 또는 60)의 하측의 전송 회로(50) 또는 전송 회로(60)의 출력 신호가 공급된다.
전송 회로들(50 및 60) 각각은 입력 단자(In1) 또는 입력 단자(In2)에 입력된 신호를 클록 신호들(CLK 및 XCLK)과 동기화하여 출력 단자(Out)로부터 출력한다. 전송 회로(60)는 출력 신호(신호(VGD))를 인접한 전송 회로(50)에 공급한다. 전송 회로(50)는 출력 신호(주사 신호(VG))를 인접한 전송 회로(50) 또는 인접한 전송 회로(60)에 공급하고, 출력 신호(주사 신호(VG))를 액정 표시부(16)의 주사 신호선(GCL)에 공급한다.
도 9는 전송 회로(50)의 구성의 일례를 도시한다. 전송 회로(50)는 트랜지스터들(N1 내지 N7) 및 정전용량 소자들(C1 및 C2)을 갖는다. 트랜지스터들(N1 내지 N7)은 n-채널 MOS형 트랜지스터들이다. 트랜지스터(N1)는 입력 단자(In1)에 접속된 게이트를 갖고, 입력 단자(UD)에 접속된 소스를 가지며, 노드(LAT)에 접속된 드레인을 갖는다. 트랜지스터(N2)는 입력 단자(In2)에 접속된 게이트를 갖고, 입력 단자(UDB)에 접속된 소스를 가지며, 노드(LAT)에 접속된 드레인을 갖는다. 트랜지스터(N3)는 노드(LAT)에 접속된 게이트를 갖고, 노드(XLAT)에 접속된 드레인을 가지며, 전원 전압(VSS)이 공급되는 소스를 갖는다. 트랜지스터(N4)는 노드(XLAT)에 접속된 게이트를 갖고, 노드(LAT)에 접속된 드레인을 가지며, 전원 전압(VSS)이 공급되는 소스를 갖는다. 트랜지스터(N5)는 노드(XLAT)에 접속된 게이트를 갖고, 출력 단자(Out)에 접속된 드레인을 가지며, 전원 전압(VSS)이 공급되는 소스를 갖는다. 트랜지스터(N6)는 노드(LAT)에 접속된 게이트를 갖고, 입력 단자(CK1)에 접속된 드레인을 가지며, 출력 단자(Out)에 접속된 소스를 갖는다. 트랜지스터(N7)는 입력 단자(CK2)에 접속된 게이트를 갖고, 출력 단자(Out)에 접속된 드레인을 가지며, 전원 전압(VSS)이 공급되는 소스를 갖는다. 정전용량 소자(C1)는 입력 단자(CK1)에 접속된 일단을 가지며, 노드(XLAT)에 접속된 타단을 갖는다. 정전용량 소자(C2)는 노드(LAT)에 접속된 일단을 가지며, 출력 단자(Out)에 접속된 타단을 갖는다.
이러한 구성으로, 시프트 레지스터(52)는 선행 스테이지에서의 전송 회로로부터 공급된 신호를 후속 스테이지에서의 전송 회로에 전송한다. 이때, 시프트 레지스터(52)는 신호를 양방향으로 전송할 수 있다. 구체적으로는, 시프트 레지스터(52)는 도 8에서 상부로부터 하부로 신호를 전송하는 전송 모드(MA) 및 도 8에서 하부로부터 상부로 신호를 전송하는 전송 모드(MB)를 갖는다. 전송 모드(MA)에서의 시프트 레지스터(52)의 동작이 아래에 설명될 것이다. 전송 모드(MA)에서, 도 8에 도시되어 있는 바와 같이, 제어 신호(ST)는 최상위 전송 회로(50(1))의 입력 단자(In1)에 공급된다.
도 10의 (a) 내지 도 10의 (i)는 시프트 레지스터(52)의 동작의 일례를 도시한다. 본 예에서, 시프트 레지스터(52)에서의 제3 및 제4 전송 회로들(50(3) 및 50(4))의 동작이 도시되어 있다. 도 10의 (a)는 클록 신호(CLK)의 파형을 도시한다. 도 10의 (b)는 클록 신호(XCLK)의 파형을 도시한다. 도 10의 (c)는 제어 신호(UD)의 파형을 도시한다. 도 10의 (d)는 제어 신호(UDB)의 파형을 도시한다. 도 10의 (e)는 전송 회로(50(3))에 입력된 신호로서 주사 신호(VG(2))의 파형을 도시한다. 도 10의 (f)는 전송 회로(50(3))에서의 노드(LAT)의 전압(Vlat)의 파형을 도시한다. 도 10의 (g)는 전송 회로(50(3))의 출력 신호로서 주사 신호(VG(3))의 파형을 도시한다. 도 10의 (h)는 전송 회로(50(4))에서의 노드(LAT)의 전압(Vlat)의 파형을 도시한다. 도 10의 (i)는 전송 회로(50(4))의 출력 신호로서 주사 신호(VG(4))의 파형을 도시한다.
본 예에서, 펄스들이 클록 신호들(CLK 및 XCLK)에서 교호로 나타난다. 제어 신호(UD)는 하이 레벨 논리 신호이다. 제어 신호(UDB)는 로우 레벨 논리 신호이다.
제3 전송 회로(50(3))의 동작을 먼저 설명할 것이다.
먼저, 타이밍(t1)에서, 주사 신호(VG(2))가 제2 전송 회로(50(2))로부터 입력 단자(In1)에 입력된다(도 10의 (e)). 구체적으로는, 타이밍(t1)에서, 클록 신호(XCLK)가 상승하고(도 10의 (b)), 주사 신호(VG(2))가 클록 신호(XCLK)의 상승과 동기화하여 상승한다(도 10의 (e)). 이에 의해, 제3 전송 회로(50(3))에서, 트랜지스터(N1)는 온 상태(on state)로 설정되고, 노드(LAT)의 전압(Vlat)은 제어 신호(UD)의 전압과 동일한 레벨로 변경된다(도 10의 (f)).
다음으로, 타이밍(t2)에서, 클록 신호(XCLK)가 하강하고(도 10의 (b)), 주사 신호(VG(2))가 클록 신호(XCLK)의 하강과 동기화하여 하강한다(도 10의 (e)). 이에 의해, 전송 회로(50(3))에서, 노드(LAT)는 고-임피던스 상태로 설정되고, 노드(LAT)의 전압(Vlat)은 유지된다(도 10의 (f)).
다음으로, 타이밍(t3)에서, 클록 신호(CLK)가 상승한다(도 10의 (a)). 이에 의해, 전송 회로(50(3))에서, 전류가 트랜지스터(N6)를 통해 흐르고, 출력 단자(Out)의 전압으로서 주사 신호(VG(3))가 상승한다(도 10의 (g)). 이때, 노드(LAT)의 고-임피던스 상태로 인해, 정전용량 소자(C2) 양단의 전압이 유지되어, 전압(Vlat)은 소위 부트스트랩 동작으로 인해 상승한다(도 10의 (f)). 이에 의해, 트랜지스터(N6)의 게이트 전압은 충분하게 높아진다. 따라서, 트랜지스터 회로(50(3))는 주사 신호(VG(3))를 클록 신호(CLK)의 하이 레벨과 동일한 전압 레벨로 상승시킬 수 있다(도 10의 (g)).
다음으로, 타이밍(t4)에서, 클록 신호(CLK)가 하강한다(도 10의 (a)). 이에 의해, 전송 회로(50(3))에서, 출력 단자(Out)의 전압으로서 주사 신호(VG(3))는 하강하고(도 10의 (g)), 전압(Vlat)도 또한 부트스트랩 동작으로 인해 전압(Vlat)이 상승된 양만큼 저하된다(도 10의 (f)).
그 후, 타이밍(t5)에서, 클록 신호(XCLK)가 상승한다(도 10의 (b)). 이에 의해, 제3 전송 회로(50(3))에서, 트랜지스터(N7)는 온 상태로 설정되고, 노드(LAT)의 전압(Vlat)은 하강한다(도 10의 (f)).
다음으로, 제4 전송 회로(50(4))의 동작을 설명할 것이다.
먼저, 타이밍(t3)에서, 주사 신호(VG(3))가 상승할 때(도 10의 (g)), 전송 회로(50(4))에서는, 트랜지스터(N1)는 온 상태로 설정되고, 노드(LAT)의 전압(Vlat)은 제어 신호(UD)의 전압과 동일한 레벨로 변경된다(도 10의 (h)).
다음으로, 타이밍(t4)에서, 주사 신호(VG(3))가 하강할 때(도 10의 (g)), 전송 회로(50(4))에서는, 노드(LAT)는 고-임피던스 상태로 설정되고, 노드(LAT)의 전압(Vlat)은 유지된다(도 10의 (h)).
다음으로, 타이밍(t5)에서, 클록 신호(XCLK)가 상승할 때(도 10의 (b)), 전송 회로(50(4))에서는, 전송 회로(50(3))의 경우에서와 같이, 노드(LAT)의 전압(Vlat)은 부트스트랩 동작으로 인해 상승하고(도 10의 (h)), 주사 신호(VG(4))는 상승한다(도 10의 (i)).
다음으로, 타이밍(t6)에서, 클록 신호(XCLK)가 하강할 때(도 10의 (b)), 전송 회로(50(4))에서는, 출력 단자(Out)의 전압으로서 주사 신호(VG(3))는 하강하고(도 10의 (i)), 전압(Vlat)도 또한 부트스트랩 동작으로 인해 전압(Vlat)이 상승된 양만큼 저하된다(도 10의 (h)).
다음으로, 타이밍(t7)에서, 클록 신호(CLK)가 상승할 때(도 10의 (a)), 전송 회로(50(4))에서는, 트랜지스터(N7)는 온 상태로 설정되고, 노드(LAT)의 전압(Vlat)은 하강한다(도 10의 (h)).
따라서, 전송 회로들(50 및 60)은 선행 스테이지에서의 전송 회로로부터 공급된 신호를 소위 다이나믹(dynamic) 동작에 의해 후속 스테이지에서의 전송 회로에 전송한다.
본 예에서는, 도 8의 상부로부터 하부로 신호를 전송하는 전송 모드(MA)를 설명하였다. 그러나, 유사한 동작이 도 8의 하부로부터 상부로 신호를 전송하는 전송 모드(MB)에서 수행된다. 이러한 경우에서, 제어 신호(ST)는 최하위 전송 회로(미도시)의 입력 단자(In2)에 공급된다. 즉, 전송 모드(MA)에서는, 제어 신호(ST)는 최상위 전송 회로(50(1))의 입력 단자(In1)에 공급되는 반면에, 전송 모드(MB)에서는, 제어 신호(ST)는 최하위 전송 회로(50)의 입력 단자(In2)에 공급된다. 또한, 이러한 전송 모드(MB)에서, 제어 신호(UD)는 로우 레벨로 설정되고, 제어 신호(UDB)는 하이 레벨로 설정된다. 이에 의해, 전송 회로들(50 및 60) 각각은 하측의 전송 회로로부터 공급된 신호를 상측의 전송 회로에 전송한다.
이러한 경우에서, 액정 표시부(16)는 본 개시물에서의 "표시부"의 구체예에 대응한다. 게이트 드라이버(12)는 본 개시물에서의 "주사부"의 구체예에 대응한다. 전송 블록(B)은 본 개시물에서의 "제1 전송 블록"의 구체예에 대응한다. 전송 회로(50)는 본 개시물에서의 "제1 전송 회로"의 구체예에 대응한다. 전송 회로(60)는 본 개시물에서의 "제2 전송 회로"의 구체예에 대응한다. 주사 제어부(51)는 본 개시물에서의 "제어부"의 구체예에 대응한다. 클록 신호들(CLK 및 XCLK)은 본 개시물에서의 "전송 클록"의 구체예에 대응한다.
[동작 및 작용]
다음으로, 본 실시예에 따른 표시 디바이스(1)의 동작 및 작용을 설명할 것이다.
(일반적인 동작의 개요)
먼저, 도 4를 참조하여 표시 디바이스(1)의 일반적인 동작의 개요를 설명할 것이다. 제어부(11)는, 외부 공급된 비디오 신호(Vdisp)에 기초하여 게이트 드라이버(12), 소스 드라이버(13), 구동 전극 드라이버(14), 및 터치 검출부(18) 각각에 제어 신호를 공급하여, 게이트 드라이버(12), 소스 드라이버(13), 구동 전극 드라이버(14), 및 터치 검출부(18)가 서로 동기되어 동작하도록 제어를 수행한다. 게이트 드라이버(12)는 터치 센서가 장착된 표시부(15)의 액정 표시부(16)에 주사 신호(VG)를 공급하여, 표시 구동의 대상으로서 하나의 수평 라인을 순차적으로 선택한다. 소스 드라이버(13)는 선택된 수평 라인을 형성하는 부화소(SPix)들 각각에 화소 신호(Vsig)를 공급한다. 구동 전극 드라이버(14)는 터치 검출 구동의 대상으로서 구동 전극(COML)들에 교류 구동 신호(VcomAC)를 순차적으로 인가하고, 다른 구동 전극(COML)들에 직류 구동 신호(VcomDC)를 인가한다. 터치 센서가 장착된 표시부(15)는 표시 동작을 수행하고 터치 검출 동작을 수행하여, 터치 검출 전극(TDL)들로부터 터치 검출 신호(Vdet)를 출력한다. 터치 검출부(18)는 터치 센서가 장착된 표시부(15)의 터치 센서부(17)로부터 공급된 터치 검출 신호(Vdet)에 기초하여 외부 인접 물체를 검출한다.
[상세 동작]
다음으로, 몇몇 도면들을 참조하여 표시 디바이스(1)의 동작을 상세히 설명할 것이다. 또한, 아래에서는 전송 모드(MA)에서의 동작을 일례로서 택하여 설명이 이루어질 것이다.
도 11은 1 프레임 기간(1F)에서 표시 디바이스(1)의 동작을 개략적으로 도시한다. 도 11에서, 횡축은 시간을 나타내고, 종축은 표시 스크린의 수직 방향(주사 방향)에서의 위치들을 나타낸다. 또한, 수직 블랭킹 간격들이 도 11에서는 생략된다.
1 프레임 기간(1F)에서, 표시 구동(Dd)이 수행되는 표시 구동 기간(Pd) 및 터치 검출 구동(Dt)이 수행되는 터치 검출 구동 기간(Pt)이 교호로 배열된다. 본 예에서는, 터치 검출 구동(Dt)은 표시 구동(Dd)의 2배의 주사 속도로 수행된다. 즉, 전체 터치 검출 표면에 대한 터치 검출 동작은 1 프레임 기간(1F) 동안 2회 수행된다.
먼저, 제1 표시 구동 기간(Pd)에서, 게이트 드라이버(12) 및 소스 드라이버(13)는 선-순차 주사에 의해 부분 표시 영역(RD(1))을 구동한다(표시 구동(Dd)).
다음으로, 후속하는 터치 검출 구동 기간(Pt)에서, 구동 전극 드라이버(14)는 터치 검출 구동의 대상으로서 복수의 구동 전극(COML)들을 순차적으로 선택하고, 선택된 구동 전극(COML)들에 교류 구동 신호(VcomAC)를 공급한다(터치 검출 구동(Dt)). 그 후, 터치 검출부(18)는 교류 구동 신호(VcomAC)에 따라 터치 센서부(17)로부터 출력된 터치 검출 신호(Vdet)에 기초하여 외부 인접 물체를 검출한다.
마찬가지로, 게이트 드라이버(12) 및 소스 드라이버(13)는 후속 표시 구동 기간(Pd)에 부분 표시 영역(RD(2))의 표시 구동(Dd)을 수행하고, 구동 전극 드라이버(14)는 후속 터치 검출 구동 기간(Pt)에서 터치 검출 구동(Dt)의 수행으로 진행한다.
따라서, 표시 디바이스(1)는 전체 표시 표면에 대한 표시 동작을 수행하고, 표시 구동(Dd) 및 터치 검출 구동(Dt)을 1 프레임 기간(1F)에서 교호로 수행함으로써 전체 터치 검출 표면에 대한 터치 검출 동작을 수행한다. 이에 의해, 표시 디바이스(1)는 각각의 개별 기간들에서 표시 구동(Dd) 및 터치 검출 구동(Dt)을 수행하여, 예를 들어, 터치 검출 동작에 대한 표시 구동(Dd)의 영향이 감소될 수 있다.
다음으로, 표시 구동 기간(Pd)에서의 표시 동작 및 터치 검출 구동 기간(Pt)에서의 터치 검출 동작을 상세히 설명할 것이다.
도 12의 (a) 내지 도 12의 (d)는 표시 동작의 타이밍도들이다. 도 12의 (a)는 수평 동기 신호(Ssync)의 파형을 도시한다. 도 12의 (b)는 주사 신호(VG)의 파형을 도시한다. 도 12의 (c)는 화소 신호(Vsig)의 파형을 도시한다. 도 12의 (d)는 구동 신호(Vcom)의 파형을 도시한다.
표시 디바이스(1)에서, 표시 구동 기간(Pd)에서는, 구동 전극 드라이버(14)는 직류 구동 신호(VcomDC)를 모든 구동 전극(COML)들에 인가하고(도 12의 (d)), 게이트 드라이버(12)는 각 수평 기간(1H)에서 주사 신호선(GCL)에 주사 신호(VG)를 순차적으로 인가하여, 표시 주사가 수행된다. 표시 동작의 상세들이 아래에 설명될 것이다.
먼저, 타이밍(t11)에서, 펄스가 수평 동기 신호(Ssync)에서 발생하고, 1 수평 기간(1H)이 시작된다.
다음으로, 타이밍(t12)에서, 게이트 드라이버(12)는 표시 동작에 관한 n번째 행에서의 주사 신호선(GCL(n))에 주사 신호(VG(n))를 인가하고, 주사 신호(VG(n))는 로우 레벨로부터 하이 레벨로 변화한다(도 12의 (b)). 이에 의해, 게이트 드라이버(12)는 표시 구동의 대상으로서 하나의 수평 라인을 선택한다.
동시에, 소스 드라이버(13)는 화소 신호선(SGL)들에 화소 신호(Vsig)를 인가한다(도 12의 (c)). 이에 의해, 화소 신호(Vsig)는 표시 구동의 대상으로서 선택된 1 수평 라인에 속하는 복수의 부화소(SPix) 각각에 인가된다.
다음으로, 타이밍(t13)에서, 게이트 드라이버(12)는 n번째 행에서의 주사 신호선(GCL)의 주사 신호(VG(n))를 하이 레벨로부터 로우 레벨로 변화시킨다(도 12의 (b)). 이에 의해, 표시 동작에 관한 1 수평 라인의 부화소(SPix)들이 화소 신호선(SGL)들로부터 전기적으로 분리된다.
그 후, 타이밍(t14)에서, 1 수평 기간(1H)이 종료되고, 새로운 수평 기간(1H)이 시작되어 다음의 행((n+1)번째 행)에서 표시 구동을 수행한다.
그 후, 상술한 동작을 반복함으로써, 표시 패널(1)은 각 표시 기간(Pd)에서 선-순차 주사에 의해 부분 표시 영역(RD)에서 표시 동작을 수행한다.
도 13의 (a) 및 도 13의 (b)는 터치 검출 동작의 타이밍도들이다. 도 13의 (a)는 구동 신호(Vcom)의 파형을 도시한다. 도 13의 (b)는 터치 검출 신호(Vdet)의 파형을 도시한다.
터치 검출 구동 기간(Pt)에서 구동 전극 드라이버(14)는 터치 검출 구동의 대상으로서 복수의 구동 전극(COML)(본 예에서는 N개의 구동 전극(COML)들)을 순차적으로 선택하고, 선택된 구동 전극(COML)들에 교류 구동 신호(VcomAC)를 공급한다. 교류 구동 신호(VcomAC)는 정전용량들을 통해 터치 검출 전극(TDL)들로 송신되고, 터치 검출 신호(Vdet)가 변화한다(도 13의 (b)). 터치 검출부(18)는 교류 구동 신호(VcomAC)의 각 펄스와 동기화된 샘플링 타이밍(ts)에서 터치 검출 신호(Vdet)를 아날로그-디지털(A/D) 변환시킴으로써 터치 검출 동작을 수행한다(도 13의 (b)).
(게이트 드라이버(12)의 상세 동작)
도 14의 (a) 내지 도 14의 (h)는 게이트 드라이버(12)의 동작의 일례를 도시한다. 도 14의 (a)는 제어 신호(ST)의 파형을 도시한다. 도 14의 (b)는 클록 신호(CLK)의 파형을 도시한다. 도 14의 (c)는 클록 신호(XCLK)의 파형을 도시한다. 도 14의 (d)는 주사 신호들(VG(1) 내지 VG(4))의 파형들을 도시한다. 도 14의 (e)는 신호(VGD(1))의 파형을 도시한다. 도 14의 (f)는 주사 신호들(VG(5) 내지 VG(8))의 파형들을 도시한다. 도 14의 (g)는 신호(VGD(2))의 파형을 도시한다. 도 14의 (h)는 주사 신호(VG(9))의 파형을 도시한다.
표시 구동 기간(Pd)에서의 게이트 드라이버(12)는 주사 신호(VG)들을 연속적으로 생성하여, 그 주사 신호(VG)들을 액정 표시부(16)에 공급한다. 한편, 터치 검출 구동 기간(Pt)에서의 게이트 드라이버(12)는 주사 신호(VG)들의 생성을 중지한다. 게이트 드라이버(12)는 클록 신호들(CLK 및 XCLK)에 의해 이러한 주사 신호(VG)들의 생성을 제어한다.
먼저, 주사 신호부(51)가 제어 신호(ST)를 생성한다(도 14의 (a)). 그 후, 시프트 레지스터(52)에서의 제1 전송 회로(50(1))는 클록 신호(CLK)와 동기화하여 제어 신호(ST)를 전송함으로써(도 14의 (b)) 주사 신호(VG(1))를 생성한다(도 14의 (d)). 그 후, 제2 전송 회로(50(2))는 클록 신호(XCLK)와 동기화하여 주사 신호(VG(1))를 전송함으로써(도 14의 (c)) 주사 신호(VG(2))를 생성한다(도 14의 (d)). 전송 회로들(50(3) 및 50(4))은 각각의 입력 신호들을 전송함으로써 주사 신호들(VG(3) 및 VG(4))을 마찬가지로 생성한다(도 14의 (d)). 따라서, 표시 구동 기간(Pd)에서 전송 회로들(50(1) 내지 50(4))로 이루어진 전송 블록(B)은 주사 신호들(VG(1) 내지 VG(4))을 생성하여 그 주사 신호들(VG(1) 내지 VG(4))을 액정 표시부(16)의 부분 표시 영역(RD(1))에 공급한다.
그 후, 타이밍(t22)에서 클록 신호들(CLK 및 XCLK)의 생성을 중지한 이후에, 주사 제어부(51)는 타이밍(t23)에서 이들 클록 신호들의 생성을 재개한다(도 14의 (b) 및 도 14의 (c)). 전송 회로(60(1))는 클록 신호들의 생성의 재개 이후에 클록 신호(CLK)의 제1 펄스와 동기화하여 전송 회로(50(4))로부터 공급된 신호를 전송하고, 그 신호를 신호(VGD(1))로서 출력한다(도 14의 (e)). 그 후, 전송 회로들(50(5) 내지 50(8))은 펄스들이 타이밍(t24) 이후에 계속 나타나는 클록 신호들(CLK 및 XCLK)의 펄스들과 동기화하여 각각의 입력 신호들을 마찬가지로 전송한다. 즉, 주사 제어부(51)는 터치 검출 구동 기간(Pt)에서 클록 신호들(CLK 및 XCLK)의 생성을 중지하고, 그 후, 이들 클록 신호들의 생성을 재개하여 제1 펄스를 생성한다. 그 후, 주사 제어부(51)는 후속 표시 구동 기간(Pd)에서 클록 신호들(CLK 및 XCLK)을 계속 생성하고, 전송 회로들(50(5) 내지 50(8))로 이루어진 전송 블록(B)은 주사 신호들(VG(5) 내지 VG(8))을 생성하여 그 주사 신호들(VG(5) 내지 VG(8))을 액정 표시부(16)의 부분 표시 영역(RD(2))에 공급한다.
따라서, 터치 검출 구동 기간(Pt)에서의 게이트 드라이버(12)는 클록 신호들(CLK 및 XCLK)의 생성을 일시적으로 중지함으로써 주사 신호(VG)들의 생성을 중지한다.
도 14의 (a) 내지 도 14의 (h)에 도시되어 있는 바와 같이, 전송 회로(60(1))는 표시 구동 기간(Pd)의 종단에서의 선행 스테이지에서의 전송 회로(50(4))로부터 공급된 신호를 터치 검출 구동 기간(Pt)의 종단에서의 클록 신호(CLK)의 펄스와 동기화하여 전송한다. 즉, 전송 회로(60(1))는 선행 스테이지에서의 전송 회로(50(4))로부터 신호가 공급되는 것부터 신호를 전송하는 클록 신호(CLK)의 펄스가 공급되는 것까지 긴 시간을 갖는다. 이것은 아래에 나타내는 바와 같이, 전송 회로(60(1))의 출력 신호(VGD(1))의 파형을 둔하게 할 수도 있다.
도 15의 (a) 내지 도 15의 (i)는 전송 회로들(50(4), 60(1), 및 50(5))의 동작의 일례를 도시한다. 도 15의 (a)는 클록 신호(CLK)의 파형을 도시한다. 도 15의 (b)는 클록 신호(XCLK)의 파형을 도시한다. 도 15의 (c)는 전송 회로(50(4))에 입력된 주사 신호(VG(3))의 파형을 도시한다. 도 15의 (d)는 전송 회로(50(4))의 전압(Vlat)의 파형을 도시한다. 도 15의 (e)는 주사 신호(VG(4))의 파형을 도시한다. 도 15의 (f)는 전송 회로(60(1))의 전압(Vlat)의 파형을 도시한다. 도 15의 (g)는 신호(VGD(1))의 파형을 도시한다. 도 15의 (h)는 전송 회로(50(5))의 전압(Vlat)의 파형을 도시한다. 도 15의 (i)는 주사 신호(VG(5))의 파형을 도시한다. 도 15의 (a) 내지 도 15의 (i)에서, 타이밍(t22) 등은 도 14의 (a) 내지 도 14의 (h)에 도시된 타이밍(t22) 등과 동일하다.
도 15의 (c) 내지 도 15의 (e)에 도시되어 있는 바와 같이, 전송 회로(50(4))는 선행 스테이지로부터 주사 신호(VG(3))가 공급되는 것부터 클록 신호(XCLK)의 후속 펄스까지 짧은 시간을 갖고, 따라서, 도 10의 (a) 내지 도 10의 (i)의 예와 마찬가지 방식으로 동작한다. 또한, 도 15의 (g) 내지 도 15의 (i)에 도시되어 있는 바와 같이, 전송 회로(50(5))는 선행 스테이지로부터 신호(VGD(1))가 공급되는 것부터 클록 신호(XCLK)의 후속 펄스까지 짧은 시간을 갖고, 따라서, 도 10의 (a) 내지 도 10의 (i)의 예와 마찬가지 방식으로 동작한다.
한편, 도 15의 (e) 내지 도 15의 (g)에 도시되어 있는 바와 같이, 전송 회로(60(1))는 선행 스테이지로부터 주사 신호(VG(4))가 공급되는 것부터 클록 신호(CLK)의 후속 펄스까지 긴 시간을 갖고, 따라서, 도 10의 (a) 내지 도 10의 (i)의 예와 상이한 방식으로 동작한다. 구체적으로는, 전송 회로(60(1))의 노드(LAT)의 전압(Vlat)은 클록 신호들(CLK 및 XCLK)이 중지되는 기간 동안 트랜지스터들의 누설 전류 등으로 인해 시간에 따라 점진적으로 저하될 수도 있다(도 15의 (f)). 즉, 노드(LAT)는 이러한 기간에 고-임피던스 상태에 있고, 따라서, 노드(LAT)의 전압(Vlat)은 예를 들어, 이 기간이 길 때 시간에 따라 점진적으로 저하된다. 따라서, 주사 제어부(51)에 의해 타이밍(t23)에서 클록 신호들(CLK 및 XCLK)의 생성의 재개시에 클록 신호들(CLK 및 XCLK)의 제1 펄스가 부트스트랩 동작으로 인해 전압(Vlat)을 상승시킬 때에도, 전압(Vlat)에 의해 도달된 전압 레벨은 전송 회로(50(4)) 등의 전압 레벨보다 낮다. 따라서, 부트스트랩 동작 이후에 전압(Vlat)에 의해 도달된 전압 레벨이 충분히 높지 않을 때, 트랜지스터(N6)는 충분하게 턴 온되지 않을 수 있다. 따라서, 도 15의 (g)에 도시되어 있는 바와 같이, 출력 신호의 하강 시간(tf)은 길 수도 있고, 출력 신호의 파형은 둔해질 수도 있다(파형 W1).
다시 말해, 본 예에서의 시프트 레지스터(52)는 n-채널 MOS형 트랜지스터들에 의해 형성되어서, 출력 신호의 파형은 다이나믹 동작에 의해 둔해질 수도 있다. 즉, 예를 들어, n-채널 MOS형 트랜지스터들에 부가하여 p-채널 MOS형 트랜지스터를 사용하는 상보성 MOS(CMOS)로서 시프트 레지스터가 형성될 때, 스태틱(static) 동작이 실현될 수 있다. 따라서, 클록 신호들(CLK 및 XCLK)이 장기간 동안 중지되는 경우에도, 상술한 바와 같은 현상이 발생하지 않는다. 한편, 시프트 레지스터(52)가 n-채널 MOS형 트랜지스터들에 의해 형성되기 때문에, 출력 신호의 파형은 클록 신호들(CLK 및 XCLK)이 장기간 동안 중지되는 경우에 둔해질 수도 있다.
그러나, 표시 디바이스(1)에서의 전송 회로(60(1))는 다음의 스테이지에서의 전송 회로(50(5))에만 신호를 공급하고, 신호를 액정 표시부(16)에 공급하지 않고, 따라서, 후술할 비교예와 다르게 액정 표시부(16)의 표시 화질에 영향을 미치는 가능성을 감소시킬 수 있다.
(비교예)
다음으로, 본 실시예의 작용을 비교예와 비교하여 설명할 것이다. 본 비교예는 전송 회로(60)들을 갖지 않는 시프트 레지스터를 사용함으로써 구성된 게이트 드라이버이다. 다른 구성은 본 실시예(도 4 등)의 구성과 유사하다.
도 16은 본 비교예에 따른 표시 디바이스(1R)의 게이트 드라이버(12R)의 구성의 일례를 도시한다. 게이트 드라이버(12R)는 주사 제어부(51R) 및 시프트 레지스터(52R)를 포함한다. 주사 제어부(51R)는 시프트 레지스터(52R)를 제어한다. 시프트 레지스터(52R)는 전송 회로(50)들을 갖는다. 즉, 본 실시예(도 8)에 따른 시프트 레지스터(52)와 다르게, 시프트 레지스터(52R)는 전송 회로(60)들을 갖지 않는다.
도 17의 (a) 내지 도 17의 (d)는 게이트 드라이버(12R)의 동작의 일례를 도시한다. 도 17의 (a)는 제어 신호(ST)의 파형을 도시한다. 도 17의 (b)는 클록 신호(CLK)의 파형을 도시한다. 도 17의 (c)는 클록 신호(XCLK)의 파형을 도시한다. 도 17의 (d)는 주사 신호(VG)의 파형을 도시한다.
본 실시예에서와 같이, 시프트 레지스터(52R)의 전송 회로들(50(1) 내지 50(4))은 타이밍(t31)부터 타이밍(t32)까지의 기간(표시 구동 기간(Pd))에서 클록 신호들(CLK 및 XCLK)과 동기화하여 각각의 입력 신호들을 전송함으로써 주사 신호들(VG(1) 내지 VG(4))을 생성한다(도 17의 (d)). 그 후, 주사 제어부(51R)는 타이밍(t32)부터 타이밍(t33)까지의 기간(터치 검출 구동 기간(Pt))에서 클록 신호들(CLK 및 XCLK)의 생성을 중지하고, 그 후, 타이밍(t33)에서 이들 클록 신호들의 생성을 재개한다(도 17의 (b) 및 도 17의 (c)). 그 후, 전송 회로들(50(5) 내지 50(8))은 타이밍(t33)부터 타이밍(t34)까지의 기간(표시 구동 기간(Pd))에서 각각의 입력 신호들을 전송함으로써 주사 신호들(VG(5) 내지 VG(8))을 생성한다(도 17의 (d)).
이때, 전송 회로(50(5))에는 표시 구동 기간(Pd)의 종단에서의 선행 스테이지에서의 전송 회로(50(4))로부터 주사 신호(VG(4))가 공급되고, 다음의 표시 구동 기간(Pd)에서의 클록 신호(CLK)의 제1 펄스와 동기화하여 신호를 전송한다. 즉, 전송 회로(50(5))는 선행 스테이지에서의 전송 회로(50(4))로부터 주사 신호(VG(4))가 공급되는 것부터 신호를 전송하는 클록 신호(CLK)의 펄스가 공급되는 것까지 긴 시간을 갖는다. 이것은 전송 회로(50(5))의 출력 신호의 하강 시간(tf)을 길게 할 수도 있고, 본 실시예에 따른 전송 회로(60(1))의 경우에서와 같이 전송 회로(50(5))의 출력 신호의 파형을 둔하게 할 수도 있다(파형 W2). 본 비교예에 따른 게이트 드라이버(12R)에서의 전송 회로(50(5))의 출력 신호는 주사 신호(VG(5))로서 액정 표시부(16)에 공급된다. 따라서, 주사 신호(VG(5))의 파형의 둔화는 화질을 저하시킬 수도 있다.
도 18은 본 비교예에 따른 표시 디바이스(1R)에서의 표시 화상의 일례를 도시한다. 본 예에서의 표시 디바이스(1R)는 표시 스크린(S)의 전체 표면에 걸쳐 그레이를 표시한다. 수평 방향으로 연장하는 복수의 선(L)이 표시 스크린(S)상에 나타난다. 이들 선들은 예를 들어, 도 17의 (d)에 도시된 주사 신호(VG(5))와 같은 신호가 공급된 화소들에 의해 형성된다. 즉, 주사 신호(VG(5))의 파형이 도 17의 (d)에 도시되어 있는 바와 같이 둔해지기 때문에, 주사 신호(VG(5))가 공급된 화소들에 화소 신호(Vsig)를 기록하는 시간이 다른 화소들의 시간보다 짧아지거나 길어질 수도 있다. 이러한 경우에서, 주사 신호(VG(5))가 공급된 화소들만이 그 휘도가 다소 감소되거나 다소 증가된다. 따라서, 관찰자는 도 18에 도시되어 있는 바와 같이 표시 스크린(S)상에서 복수의 선들(L)의 존재를 인지하고, 화질이 저하된다.
한편, 본 실시예에 따른 표시 디바이스(1)에서의 시프트 레지스터(52)는 액정 표시부(16)의 주사 신호선(GCL)들에 접속되지 않은 전송 회로(60)들을 갖는다. 따라서, 전송 회로(60)들의 출력 신호의 하강 시간(tf)이 길어지고, 전송 회로(60)들의 출력 신호들의 파형들이 둔해지는 경우에도, 신호들은 액정 표시부(16)에 공급되지 않고, 전송 회로(50)들의 출력 신호들(주사 신호(VG)들)이 액정 표시부(16)에 공급된다. 다시 말해, 게이트 드라이버(12)는 그 하강 시간(tf)들이 서로 실질적으로 동일한 주사 신호들(VG(1), VG(2), …)을 액정 표시부(16)에 공급한다. 따라서, 표시 디바이스(1)는 화질의 저하를 억제할 수 있다.
[효과]
상술한 바와 같이, 본 실시예에서는, 주사 신호선(GCL)들에 접속되지 않은 전송 회로들이 인접한 전송 블록들 사이에 제공된다. 따라서, 선-순차 주사가 간헐적으로 수행될 때에도, 주사 신호들의 하강 시간들은 서로 실질적으로 동일해질 수 있다. 따라서, 화질의 저하를 억제할 수 있다.
[변형예 1-1]
상술한 실시예에서, 클록 신호들(CLK 및 XCLK)은 그 클록 펄스들이 교호로 나타나는 신호들이다. 그러나, 본 개시물에 이에 제한되지 않는다. 그 대신에, 클록 신호들(CLK 및 XCLK)은 예를 들어, 서로에 대하여 논리적으로 반전된 신호들일 수도 있다. 이하, 본 변형예를 상세히 설명할 것이다.
본 변형예에 따른 표시 디바이스(1A)에서의 게이트 드라이버(12A)의 구성은 상술한 실시예에 따른 게이트 드라이버(12)의 구성(도 8)과 유사하다. 본 변형예에서, 주사 제어부(51)는 서로에 대하여 논리적으로 반전된 클록 신호들(CLK 및 XCLK)을 생성하도록 구성된다.
도 19의 (a) 내지 도 19의 (i)는 게이트 드라이버(12A)에서의 전송 회로(50)들의 동작의 일례를 도시한다. 본 예에서, 시프트 레지스터(52)에서의 제3 및 제4 전송 회로들(50(3) 및 50(4))의 동작이 도시되어 있다. 도 19의 (a)는 클록 신호(CLK)의 파형을 도시한다. 도 19의 (b)는 클록 신호(XCLK)의 파형을 도시한다. 도 19의 (c)는 제어 신호(UD)의 파형을 도시한다. 도 19의 (d)는 제어 신호(UDB)의 파형을 도시한다. 도 19의 (e)는 주사 신호(VG(2))의 파형을 도시한다. 도 19의 (f)는 전송 회로(50(3))에서의 노드(LAT)의 전압(Vlat)의 파형을 도시한다. 도 19의 (g)는 주사 신호(VG(3))의 파형을 도시한다. 도 19의 (h)는 전송 회로(50(4))에서의 노드(LAT)의 전압(Vlat)의 파형을 도시한다. 도 19의 (i)는 주사 신호(VG(4))의 파형을 도시한다. 도 19의 (a) 및 도 19의 (b)에 도시되어 있는 바와 같이, 게이트 드라이버(12A)에서의 주사 제어부(51)는 서로에 대하여 논리적으로 반전된 클록 신호들(CLK 및 XCLK)을 생성한다.
제3 전송 회로(50(3))의 동작을 먼저 설명할 것이다.
먼저, 타이밍(t16)에서, 클록 신호(CLK)가 하강하고, 클록 신호(XCLK)는 상승하며(도 19의 (a) 및 도 19의 (b)), 주사 신호(VG(2))가 클록 신호들(CLK 및 XCLK)의 천이에 동기화하여 상승한다(도 19의 (e)). 이에 의해, 제3 전송 회로(50(3))에서, 트랜지스터(N1)는 온 상태로 설정되고, 노드(LAT)의 전압(Vlat)은 제어 신호(UD)의 전압과 동일한 레벨로 변경된다(도 19의 (f)).
다음으로, 타이밍(t17)에서, 클록 신호(CLK)가 상승하고, 클록 신호(XCLK)는 하강하며(도 19의 (a) 및 도 19의 (b)), 주사 신호(VG(2))가 클록 신호들(CLK 및 XCLK)의 천이에 동기화하여 하강한다(도 19의 (e)). 이에 의해, 전송 회로(50(3))에서, 먼저, 노드(LAT)는 고-임피던스 상태로 설정된다. 그 후, 전류가 클록 신호(CLK)의 상승에 따라 트랜지스터(N6)를 통해 흐르고, 출력 단자(Out)의 전압으로서 주사 신호(VG(3))가 상승한다(도 19의 (g)). 이때, 노드(LAT)의 고-임피던스 상태로 인해, 정전용량 소자(C2) 양단의 전압이 유지되어, 전압(Vlat)은 소위 부트스트랩 동작으로 인해 상승한다(도 19의 (f)). 이에 의해, 트랜지스터(N6)의 게이트 전압은 충분하게 높아진다. 따라서, 트랜지스터 회로(50(3))는 주사 신호(VG(3))를 클록 신호(CLK)의 하이 레벨과 동일한 전압 레벨로 상승시킬 수 있다(도 19의 (g)).
다음으로, 타이밍(t18)에서, 클록 신호(CLK)가 하강하고 클록 신호(XCLK)가 상승한다(도 19의 (a) 및 도 19의 (b)). 이에 의해, 트랜지스터(N7)는 온 상태로 설정되고, 출력 단자(Out)의 전압으로서 주사 신호(VG(3))는 하강하고(도 19의 (g)), 노드(LAT)의 전압(Vlat)이 또한 동시에 하강한다(도 19의 (f)).
다음으로, 제4 전송 회로(50(4))의 동작을 설명할 것이다.
먼저, 타이밍(t17)에서, 주사 신호(VG(3))가 상승할 때(도 19의 (g)), 전송 회로(50(4))에서는, 트랜지스터(N1)는 온 상태로 설정되고, 노드(LAT)의 전압(Vlat)은 제어 신호(UD)의 전압과 동일한 레벨로 변경된다(도 19의 (h)).
다음으로, 타이밍(t18)에서, 클록 신호(CLK)가 하강하고 클록 신호(XCLK)가 상승하며(도 19의 (a) 및 도 19의 (b)), 주사 신호(VG(3))가 하강할 때(도 19의 (g)), 전송 회로(50(4))에서는, 전송 회로(50(3))에서와 같이, 노드(LAT)의 전압(Vlat)은 부트스트랩 동작으로 인해 상승하고(도 19의 (h)), 주사 신호(VG(4))는 상승한다(도 19의 (i)).
그 후, 타이밍(t19)에서, 클록 신호(CLK)가 상승하고 클록 신호(XCLK)가 하강할 때(도 19의 (a) 및 도 19의 (b)), 트랜지스터(N7)는 온 상태로 설정되고, 출력 단자(Out)의 전압으로서 주사 신호(VG(4))는 하강하고(도 19의 (i)), 노드(LAT)의 전압(Vlat)이 또한 동시에 하강한다(도 19의 (h)).
도 20의 (a) 내지 도 20의 (h)는 게이트 드라이버(12A)의 동작의 일례를 도시한다. 도 20의 (a)는 제어 신호(ST)의 파형을 도시한다. 도 20의 (b)는 클록 신호(CLK)의 파형을 도시한다. 도 20의 (c)는 클록 신호(XCLK)의 파형을 도시한다. 도 20의 (d)는 주사 신호들(VG(1) 내지 VG(4))의 파형들을 도시한다. 도 20의 (e)는 신호(VGD(1))의 파형을 도시한다. 도 20의 (f)는 주사 신호들(VG(5) 내지 VG(8))의 파형들을 도시한다. 도 20의 (g)는 신호(VGD(2))의 파형을 도시한다. 도 20의 (h)는 주사 신호(VG(9))의 파형을 도시한다.
먼저, 주사 신호부(51A)가 제어 신호(ST)를 생성한다(도 20의 (a)). 그 후, 시프트 레지스터(52A)에서의 전송 회로들(50(1) 내지 50(4))은 클록 신호들(CLK 및 XCLK)과 동기화하여 각각의 입력들을 전송함으로써 주사 신호들(VG(1) 내지 VG(4))를 생성한다(도 20의 (d)).
그 후, 주사 제어부(51A)는 타이밍(t42)에서 클록 신호들(CLK 및 XCLK)의 생성을 중지하고, 그 후, 타이밍(t43)에서 이들 클록 신호들의 생성을 재개한다. 이러한 기간에, 전송 회로(60(1))는 전송 회로(50(4))로부터 공급된 주사 신호(VG(4))에 기초하여 전송 동작을 수행함으로써 도 20의 (e)에서와 같이 큰 폭의 펄스를 생성한다. 그 후, 타이밍(t43) 이후, 전송 회로들(50(5) 내지 50(8))은 클록 신호들(CLK 및 XCLK)의 펄스들과 동기화하여 각각의 입력 신호들을 마찬가지로 전송한다(도 20의 (f)).
도 21의 (a) 내지 도 21의 (i)는 전송 회로들(50(4), 60(1), 및 50(5))의 동작의 일례를 도시한다. 도 21의 (a)는 클록 신호(CLK)의 파형을 도시한다. 도 21의 (b)는 클록 신호(XCLK)의 파형을 도시한다. 도 21의 (c)는 전송 회로(50(4))에 입력된 주사 신호(VG(3))의 파형을 도시한다. 도 21의 (d)는 전송 회로(50(4))의 전압(Vlat)의 파형을 도시한다. 도 21의 (e)는 주사 신호(VG(4))의 파형을 도시한다. 도 21의 (f)는 전송 회로(60(1))의 전압(Vlat)의 파형을 도시한다. 도 21의 (g)는 신호(VGD(1))의 파형을 도시한다. 도 21의 (h)는 전송 회로(50(5))의 전압(Vlat)의 파형을 도시한다. 도 21의 (i)는 주사 신호(VG(5))의 파형을 도시한다. 도 21의 (a) 내지 도 21의 (i)에서, 타이밍(t42) 등은 도 20의 (a) 내지 도 20의 (h)에 도시된 타이밍(t42) 등과 동일하다.
전송 회로(60(1))의 노드(LAT)의 전압(Vlat)은 클록 신호(CLK)가 타이밍(t42)에서 상승할 때 부트스트랩 동작(도 21의 (f))으로 인해 상승한다. 상술한 실시예에서와 같이, 전압(Vlat)은 클록 신호(CLK)가 중지되는 기간 동안 트랜지스터들의 누설 전류 등으로 인해 시간에 따라 점진적으로 저하될 수도 있다(도 21의 (f)). 이러한 경우에서, 클록 신호(CLK)가 타이밍(t43)에서 하강할 때 전송 회로(60(1))의 출력 신호의 하강 시간(tf)이 길 수도 있고, 전송 회로(60(1))의 출력 신호의 파형이 둔해질 수도 있다(파형 W3).
그러나, 표시 디바이스(1A)에서의 전송 회로(60(1))는 다음의 스테이지에서의 전송 회로(50(5))에만 신호를 공급하고, 신호를 액정 표시부(16)에 공급하지 않고, 따라서, 액정 표시부(16)의 표시 화질에 영향을 미치는 가능성을 감소시킬 수 있다.
[변형예 1-2]
상술한 실시예에서, 시프트 레지스터(52)는 인접한 전송 블록들(B) 사이의 각 부분에 하나가 삽입된 전송 회로(60)를 갖는다. 그러나, 본 개시물에 이에 제한되지 않는다. 복수의 전송 회로들이 인접한 전송 블록들(B) 사이의 각 부분에 삽입될 수도 있다. 이하, 본 변형예를 상세히 설명할 것이다.
도 22는 본 변형예에 따른 표시 디바이스(1B)의 게이트 드라이버(12B)의 구성의 일례를 도시한다. 게이트 드라이버(12B)는 주사 제어부(51B) 및 시프트 레지스터(52B)를 포함한다. 주사 제어부(51B)는 시프트 레지스터(52B)를 제어한다. 시프트 레지스터(52B)는 인접한 전송 블록들(B) 사이의 각 부분에 삽입된 2개의 전송 회로들(60)(전송 블록(BD))을 갖는다. 이러한 경우에서의 전송 블록(BD)은 본 개시물에서의 "제2 전송 블록"의 구체예에 대응한다.
도 23의 (a) 내지 도 23의 (j)는 게이트 드라이버(12B)의 동작의 일례를 도시한다. 도 23의 (a)는 제어 신호(ST)의 파형을 도시한다. 도 23의 (b)는 클록 신호(CLK)의 파형을 도시한다. 도 23의 (c)는 클록 신호(XCLK)의 파형을 도시한다. 도 23의 (d)는 주사 신호들(VG(1) 내지 VG(4))의 파형들을 도시한다. 도 23의 (e)는 신호(VGD(1))의 파형을 도시한다. 도 23의 (f)는 신호(VGD(2))의 파형을 도시한다. 도 23의 (g)는 주사 신호들(VG(5) 내지 VG(8))의 파형들을 도시한다. 도 23의 (h)는 신호(VGD(3))의 파형을 도시한다. 도 23의 (i)는 신호(VGD(4))의 파형을 도시한다. 도 23의 (j)는 주사 신호(VG(9))의 파형을 도시한다.
게이트 드라이버(12B)에서의 주사 제어부(51B)는 먼저, 타이밍(t52)부터 타이밍(t54)까지의 기간(터치 검출 구동 기간(Pt))에서 클록 신호(CLK)의 펄스 폭을 증가시킨다. 다시 말해, 주사 제어부(51B)는 먼저, 터치 검출 구동 기간(Pt)에서 클록 신호(CLK)의 주파수를 낮춘다. 전송 회로(60(1))는 클록 신호(CLK)의 펄스와 동기화하여 전송 회로(50(4))로부터 공급된 신호를 전송함으로써 신호(VGD(1))를 생성한다(도 23의 (e)). 그 후, 주사 제어부(51B)는 터치 검출 구동 기간(Pt)의 종단(타이밍(t53))에서 표시 구동 기간(Pd)에서와 동일한 펄스 폭을 갖는 클록 신호(XCLK)의 펄스를 생성한다. 전송 회로(60(2))가 클록 신호(XCLK)의 펄스와 동기화하여 전송 회로(60(1))로부터 공급된 신호(VGD(1))를 전송함으로써 신호(VGD(2))를 생성한다(도 23의 (f)). 그 후, 다음의 표시 구동 기간(Pd)에서, 전송 회로들(50(5) 내지 50(8))은 각각의 입력 신호들을 전송함으로써 주사 신호들(VG(5) 내지 VG(8))을 생성한다(도 23의 (g)).
본 예에서, 2개의 전송 회로(60)들이 인접한 전송 블록들(B) 사이의 각 부분에 삽입된다. 그러나, 본 개시물에 이에 제한되지 않는다. 3개 이상의 전송 회로(60)들이 인접한 전송 블록들(B) 사이의 각 부분에 삽입될 수도 있다. 일례로서, 도 24의 (a) 내지 도 24의 (i)는 3개의 전송 회로(60)들이 인접한 전송 블록들(B) 사이의 각 부분에 삽입되는 경우에서 게이트 드라이버의 동작의 일례를 도시한다.
따라서, 본 변형예에서, 복수의 전송 회로(60)들이 인접한 전송 블록들(B) 사이의 각 부분에 삽입된다. 따라서, 긴 터치 검출 구동 기간(Pt)의 경우에도 더욱 신뢰가능한 동작이 수행될 수 있다. 또한, 터치 검출 구동 기간(Pt)의 종단에서의 클록 신호들(CLK 및 XCLK)의 펄스가 표시 구동 기간(Pd)에서와 동일한 펄스 폭으로 생성되기 때문에, 복수의 삽입된 전송 회로(60) 중에서 (예를 들어, 도 24의 (g)에서 출력 신호가 신호(VGD(3))인) 최종 전송 회로(60)의 출력 신호의 펄스 폭은 주사 신호(VG)와 동일한 펄스 폭으로 될 수 있다. 이것은 후속 스테이지에서의 전송 회로(50)가 더욱 신뢰가능하게 동작될 수 있게 한다.
[변형예 1-3]
상술한 실시예에서, 주사 제어부(51)는 클록 신호들(CLK 및 XCLK)의 생성의 중지 및 재개를 제어한다. 그러나, 본 개시물에 이에 제한되지 않는다. 그 대신에, 주사 제어부(51)는 예를 들어, 도 25의 (a) 내지 도 25의 (n)에 도시되어 있는 바와 같이 클록 신호들(CLK 및 XCLK)을 계속 생성할 수도 있다. 이러한 경우에서, 터치 검출 구동 기간(Pt)의 길이에 그 수가 대응하는 전송 회로(60)들이 인접한 전송 블록들(B) 사이의 각 부분에 삽입될 필요가 있다.
[변형예 1-4]
상술한 실시예에서, 주사 제어부(51)는 모든 프레임들에서 동일한 타이밍에서 클록 신호들(CLK 및 XCLK)의 생성을 중지하고 재개한다. 그러나, 본 개시물에 이에 제한되지 않는다. 그 대신에, 타이밍이 각 프레임에 대해 변경될 수도 있다. 홀수 프레임들에서의 클록 신호(CLK)의 생성의 중지 및 재개의 타이밍이 짝수 프레임들에서와 상이한 일례가 아래에 설명된다.
도 26의 (a) 내지 도 26의 (h) 및 도 27의 (a) 내지 도 27의 (h)는 본 변형예에 따른 표시 디바이스(1D)에서의 게이트 드라이버(12D)의 동작의 일례를 도시한다. 도 26의 (a) 내지 도 26의 (h)는 홀수 프레임에서의 동작의 일례를 도시한다. 도 27의 (a) 내지 도 27의 (h)는 짝수 프레임에서의 동작의 일례를 도시한다. 홀수 프레임에서, 도 26의 (a) 내지 도 26의 (h)에 도시되어 있는 바와 같이, 전송 회로(60(1))는 신호의 전송을 지연시켜서, 터치 검출 구동 기간(Pt)이 타이밍(t82)부터 타이밍(t84)까지의 기간에 제공된다. 짝수 프레임에서, 도 27의 (a) 내지 도 27의 (h)에 도시되어 있는 바와 같이, 전송 회로(60(2))는 신호의 전송을 지연시켜서, 터치 검출 구동 기간(Pt)이 타이밍(t94)부터 타이밍(t96)까지의 기간에 제공된다.
따라서, 본 변형예에 따른 표시 디바이스(1D)는 프레임들에 따라 상이한 동작을 수행한다. 따라서, 터치 검출 동작의 자유도가 증가될 수 있다.
또한, 본 예에서, 클록 신호들(CLK 및 XCLK)의 생성을 중지 및 재개하는 타이밍이 각 프레임에서 변경된다. 그러나, 본 개시물에 이에 제한되지 않는다. 예를 들어, 타이밍은 소정의 수의 프레임들 마다 변경될 수도 있다. 또한, 타이밍은 표시 디바이스의 동작 모드에 따라 변경될 수도 있다.
[변형예 1-5]
상술한 실시예에서, 시프트 레지스터(52)에서의 전송 회로(60)의 출력 신호는 후속 스테이지에서의 전송 회로(50)에 직접 공급된다. 그러나, 본 개시물에 이에 제한되지 않는다. 그 대신에, 도 28에 도시되어 있는 바와 같이, 예를 들어, 출력 신호는, 저항 소자(RO)(저항 소자들(RO(1), RO(2), …)) 및 정전용량 소자(CO)(정전용량 소자들(CO(1), CO(2), …))로 이루어진 저역 통과 필터(LPF)를 통해 후속 스테이지에서의 전송 회로(50)에 공급될 수도 있다. 저항 소자(RO) 및 정전용량 소자(CO)로 이루어진 LPF는 본 개시물에서의 "부하 회로"의 구체예에 대응한다. 이에 의해, 전송 회로(60)의 출력 신호(VGD)의 상승 시간(tr) 및 하강 시간(tf)은 전송 회로(50)의 출력 신호(VG)의 상승 시간(tr) 및 하강 시간(tf)에 근사될 수 있다.
구체적으로는, 전송 회로(50)가 주사 신호선(GCL)의 부하를 구동하기 때문에, 예를 들어, 전송 회로(50)의 출력 신호(VG)의 상승 시간(tr) 등은 다소 길 수도 있다. 한편, 전송 회로(60)가 주사 신호선(GCL)을 구동하지 않기 때문에, 출력 신호(VGD(1))의 상승 시간(tr) 등은 다소 짧을 수도 있다. 본 변형예에서, 전송 회로(60)는 저항 소자(RO) 및 정전용량 소자(CO)로 이루어진 LPF를 통해 후속 스테이지에서의 전송 회로(50)에 신호(VGD(1))를 공급한다. 따라서, 출력 신호(VGD(1))의 상승 시간(tr) 등은 전송 회로(50)의 출력 신호(VG)의 상승 시간(tr) 등에 근사될 수 있다. 따라서, 시프트 레지스터에서의 신호의 전송이 더욱 신뢰가능하게 수행될 수 있다.
또한, 본 예에서, 저항 소자(RO) 및 정전용량 소자(CO)로 이루어진 LPF가 사용된다. 그러나, 본 개시물에 이에 제한되지 않는다. 그 대신에, 예를 들어, 정전용량 소자만이 제공될 수도 있어서, LPF는 전송 회로(60)의 출력 임피던스 및 정전용량 소자에 의해 형성된다.
[변형예 1-6]
상술한 실시예에서, 전송 회로(50)는 주사 신호선(GCL)을 직접 구동한다. 그러나, 본 개시물에 이에 제한되지 않는다. 그 대신에, 도 29 및 도 30에 도시되어 있는 바와 같이, 예를 들어, 주사 신호선(GCL)은 버퍼(70)(버퍼들(70(1), 70(2), …))를 통해 구동될 수도 있다. 이러한 경우에서, 도 29에 도시되어 있는 바와 같이, 예를 들어, 버퍼(80)(버퍼들(80(1), 80(2), …))는 전송 회로(50)의 부하가 전송 회로(60)의 부하와 거의 동일하도록 전송 회로(60)에 대한 부하로서 제공될 수도 있다. 또한, 부하들 사이의 차이가 특성에 영향을 미치지 않을 때, 버퍼(80)는 도 30에서와 같이 생략될 수도 있다.
[변형예 1-7]
상술한 실시예에서, 전송 회로(60)들은 전송 회로(50)들과 동일한 회로 구성을 갖는다. 그러나, 본 개시물에 이에 제한되지 않는다. 전송 회로(60)들은 전송 회로(60)들이 유사한 기능들을 가질 때 전송 회로(50)들과 상이한 구성을 가질 수도 있다.
<3. 제2 실시예>
다음으로, 제2 실시예에 따른 표시 디바이스(2)를 설명할 것이다. 본 실시예는 전송 회로(60)들을 갖지 않는 시프트 레지스터에 의해 형성된 게이트 드라이버이다. 다른 구성은 상술한 제1 실시예(도 4)와 마찬가지이다. 또한, 상술한 제1 실시예에 따른 표시 디바이스(1)와 본질적으로 동일한 구성 부분들은 동일한 참조 부호들에 의해 식별되고, 그 설명은 적절하게 생략된다.
도 31은 본 실시예에 따른 게이트 드라이버(19)의 구성의 일례를 도시한다. 게이트 드라이버(19)는 주사 제어부(91) 및 시프트 레지스터(92)를 포함한다. 주사 제어부(91)는 시프트 레지스터(92)를 제어한다. 구체적으로는, 상술한 제1 실시예에 따른 주사 제어부(51)와 같이, 주사 제어부(91)는 클록 신호들(CLK 및 XCLK)을 생성하고 클록 신호들(CLK 및 XCLK)의 생성을 중지함으로써 시프트 레지스터(92)에 의한 주사 신호(VG)의 생성을 제어한다. 이때, 후술하는 바와 같이, 주사 제어부(91)는 클록 신호들(CLK 및 XCLK)의 펄스들 중에서 표시 구동 기간(Pd)에서의 제1 펄스의 진폭을 증가시키고, 진폭이 증가된 제1 펄스를 출력한다. 시프트 레지스터(92)는 전송 회로(50)들을 갖는다. 즉, 상술한 실시예에 따른 시프트 레지스터(52)와 다르게, 시프트 레지스터(92)는 전송 회로(60)들을 갖지 않는다.
도 32의 (a) 내지 도 32의 (d)는 게이트 드라이버(19)의 동작의 일례를 도시한다. 도 32의 (a)는 제어 신호(ST)의 파형을 도시한다. 도 32의 (b)는 클록 신호(CLK)의 파형을 도시한다. 도 32의 (c)는 클록 신호(XCLK)의 파형을 도시한다. 도 32의 (d)는 주사 신호(VG)의 파형을 도시한다.
상술한 실시예에서와 같이, 시프트 레지스터(92)의 전송 회로들(50(1) 내지 50(4))은 타이밍(t101)부터 타이밍(t102)까지의 기간(표시 구동 기간(Pd))에서 각각의 입력 신호들을 전송함으로써 주사 신호들(VG(1) 내지 VG(4))을 생성한다(도 32의 (d)). 그 후, 주사 제어부(91)는 타이밍(t102)부터 타이밍(t103)까지의 기간(터치 검출 구동 기간(Pt))에서 클록 신호들(CLK 및 XCLK)의 생성을 중지하고, 그 후, 타이밍(t103)에서 이들 클록 신호들의 생성을 재개한다(도 32의 (b)). 이때, 주사 제어부(91)는 타이밍(t103)에서 시작하는 표시 구동 기간(Pd)에서 클록 신호(CLK)의 제1 펄스의 진폭을 증가시킨다(파형 W4). 즉, 주사 제어부(91)는 클록 신호들(CLK 및 XCLK)의 펄스들 중에서 표시 구동 기간(Pd)에서의 제1 펄스로서 클록 신호(CLK)의 펄스의 진폭을 증가시킨다. 그 후, 전송 회로들(50(5) 내지 50(8))은 타이밍(t103)부터 타이밍(t104)까지의 기간(표시 구동 기간(Pd))에서 각각의 입력 신호들을 전송함으로써 주사 신호들(VG(5) 내지 VG(8))을 생성한다(도 32의 (d)).
그 후, 상술한 동작은 반복된다. 따라서, 주사 제어부(91)는 터치 검출 구동 기간(Pt) 이후에 표시 구동 기간(Pd)에서 클록 신호(CLK)의 제1 펄스의 진폭을 증가시킨다.
도 33의 (a) 내지 도 33의 (i)는 전송 회로들(50(4) 내지 50(6))의 동작의 일례를 도시한다. 도 33의 (a)는 클록 신호(CLK)의 파형을 도시한다. 도 33의 (b)는 클록 신호(XCLK)의 파형을 도시한다. 도 33의 (c)는 전송 회로(50(4))에 입력된 주사 신호(VG(3))의 파형을 도시한다. 도 33의 (d)는 전송 회로(50(4))의 전압(Vlat)의 파형을 도시한다. 도 33의 (e)는 주사 신호(VG(4))의 파형을 도시한다. 도 33의 (f)는 전송 회로(50(5))의 전압(Vlat)의 파형을 도시한다. 도 33의 (g)는 신호(VGD(5))의 파형을 도시한다. 도 33의 (h)는 전송 회로(50(6))의 전압(Vlat)의 파형을 도시한다. 도 33의 (i)는 주사 신호(VG(6))의 파형을 도시한다. 도 33의 (a) 내지 도 33의 (i)에서, 타이밍(t102) 등은 도 32의 (a) 내지 도 32의 (d)에 도시된 타이밍(t102) 등과 동일하다.
전송 회로(50(5))에서, 도 33의 (e) 내지 도 33의 (g)에 도시되어 있는 바와 같이, 전송 회로(50(5))의 노드(LAT)의 전압(Vlat)은 상술한 제1 실시예 등에서와 같이 시간에 따라 점진적으로 저하될 수도 있다(도 33의 (f)). 그 후, 주사 제어부(91)가 타이밍(t103)에서 클록 신호들(CLK 및 XCLK)의 생성을 재개할 때, 클록 신호(CLK)의 제1 펄스는 부트스트랩 동작으로 인해 전압(Vlat)이 상승되게 한다. 이때, 주사 제어부(91)는 정상보다 큰 진폭의 펄스를 생성하고(파형 W4), 따라서, 부트스트랩 동작 이후에 전압(Vlat)에 의해 도달된 전압 레벨이 또한 다소 높아진다. 이에 의해, 트랜지스터(N6)가 충분하게 턴 온될 수 있다. 따라서, 도 33의 (g)에 도시되어 있는 바와 같이, 출력 신호의 하강 시간(tf)이 단축될 수 있고 출력 신호의 파형의 둔해짐이 억제될 수 있다(파형 W5).
또한, 본 예에서, 클록 신호(CLK)의 제1 펄스의 진폭은 각 표시 구동 기간(Pd)에서 증가된다. 이것은, 각 전송 블록(B)이 짝수(4개)의 전송 회로(50)들을 포함하기 때문이고, 따라서, 표시 구동 기간(Pd)에서의 제1 펄스는 클록 신호(CLK)의 펄스이다. 한편, 예를 들어, 각 전송 블록(B)이 홀수의 전송 회로(50)들을 포함할 때, 클록 신호들(CLK 및 XCLK)은 각각의 표시 구동 기간(Pd)에서 교호로 제1 펄스가 된다. 구체적으로는, 예를 들어, 특정한 표시 구동 기간(Pd)에서의 제1 펄스는 클록 신호(CLK)의 펄스가 되고, 다음의 표시 구동 기간(Pd)에서의 제1 펄스는 클록 신호(XCLK)의 펄스가 된다. 따라서, 이러한 경우에서, 클록 신호(CLK)의 펄스의 진폭 및 클록 신호(XCLK)의 펄스의 진폭은 각각의 표시 구동 기간(Pd)에서 교호로 증가될 수 있다.
따라서, 표시 디바이스(2)는 클록 신호들(CLK 및 XCLK)의 펄스들 중에서 표시 구동 기간(Pd)에서의 제1 펄스의 진폭을 증가시킨다. 따라서, 전송 회로의 출력 신호의 하강 시간(tf)을 단축시키고 출력 신호의 파형의 둔해짐을 억제하는 것이 가능하다. 다시 말해, 게이트 드라이버(19)는 그 하강 시간(tf)들이 서로 실질적으로 동일한 주사 신호들(VG(1), VG(2), …)을 액정 표시부(16)에 공급할 수 있다. 따라서, 표시 디바이스(2)는 화질의 저하를 억제할 수 있다.
상술한 바와 같이, 본 실시예에서, 표시 구동 기간들에서 클록 신호의 제1 펄스의 진폭이 증가된다. 따라서, 선-순차 주사가 간헐적으로 수행될 때에도, 주사 신호들의 하강 시간들은 서로 실질적으로 동일해질 수 있다. 따라서, 화질의 저하를 억제할 수 있다. 다른 효과들은 상술한 제1 실시예와 유사하다.
<4. 적용예들>
다음으로, 상술한 실시예들 및 상술한 변형예들에 설명한 표시 디바이스들의 적용예들을 설명할 것이다.
도 34는 상술한 실시예들 등에 따른 표시 디바이스들이 적용되는 텔레비전 디바이스의 외관을 도시한다. 이러한 텔레비전 디바이스는 예를 들어, 프런트 패널(511) 및 필터 글래스(512)를 포함하는 비디오 표시 스크린부(510)를 갖는다. 비디오 표시 스크린부(510)는 상술한 실시예들 등에 따른 표시 디바이스들 중 하나에 의해 형성된다.
상술한 실시예들 등에 따른 표시 디바이스들은 이러한 텔레비전 디바이스들 뿐만 아니라 디지털 카메라들, 노트북 개인 컴퓨터들, 휴대용 전화 등의 휴대용 단말 디바이스들, 휴대형 게임 머신들, 비디오 카메라들 등의 모든 분야에서의 전자 디바이스들에 적용가능하다. 다시 말해, 상술한 실시예들 등에 따른 표시 디바이스들은 전자 디바이스들이 비디오를 표시하는 모든 분야에서의 전자 디바이스들에 적용가능하다.
본 기술을 몇몇 실시예들, 변형예들, 및 전자 디바이스들에 대한 적용예들을 인용하여 설명하였다. 그러나, 본 기술은 이들 실시예들 등에 제한되지 않고, 다양한 변형이 가능하다.
예를 들어, 상술한 실시예들 등에서, FFS 모드, IPS 모드 등의 횡전계 모드에서 액정을 사용하는 액정 표시부(16)는 터치 센서부(17)와 일체화된다. 그러나, 이 대신에, 트위스티드 네마틱(TN) 모드, 수직 배향(VA) 모드, 전계 제어 복굴절(ECB) 모드 등의 다양한 모드들 중 하나에서 액정을 사용하는 액정 표시부가 터치 센서부(17)와 일체화될 수도 있다. 이러한 액정이 사용될 때, 터치 센서가 장착된 표시부가 도 35에 도시되어 있는 바와 같이 형성될 수 있다. 도 35는 본 변형예에 따른 터치 센서가 장착된 표시부(15B)의 주요 부분들의 단면 구조의 일례를 도시하고, 화소 기판(20B)과 대향 기판(30B) 사이에 협지된 액정층(9B)의 상태를 도시한다. 다른 부분들의 명칭, 기능 등은 도 5와 마찬가지이며, 따라서, 그 설명은 생략한다. 본 예에서는, 도 5와 다르게, 표시 및 터치 검출 양자를 위해 사용된 구동 전극(COML)들이 대향 기판(30B)상에 형성된다.
또한, 예를 들어, 상술한 실시예들 등에서, 액정 표시부(16) 및 정전용량형 터치 센서부(17)가 서로 일체화된 소위 인-셀 타입이 도시되어 있다. 그러나, 본 개시물에 이에 제한되지 않는다. 그 대신에, 예를 들어, 정전용량형 터치 센서부가 액정 표시부의 표면상에 형성되는 소위 온-셀 타입이 채용될 수도 있거나, 터치 센서부는 액정 표시부와 개별적으로 제공될 수도 있고 액정 표시부의 표면상에 탑재될 수도 있다. 이들 터치 센서부들은 예를 들어, 상술한 실시예에서와 같이, 터치 검출용이 구동 신호(교류 구동 신호(VcomAC))가 인가되는 구동 전극들, 및 터치 검출 전극들을 포함하도록 구성될 수 있고, 정전용량들이 구동 전극들과 터치 검출 전극들 사이에 형성된다.
또한, 예를 들어, 상술한 실시예들 등에서, 터치 센서는 정전용량형이다. 그러나, 본 개시물에 이에 제한되지 않는다. 그 대신에, 터치 센서는 광학형일 수도 있거나 저항막형일 수도 있다.
또한, 예를 들어, 상술한 실시예들 등에서, 표시 소자는 액정 소자이다. 그러나, 본 개시물에 이에 제한되지 않는다. 그 대신에, 표시 소자는 예를 들어, EL (Electro Luminescence) 소자일 수도 있다.
또한, 예를 들어, 상술한 실시예들 등에서, 액정 표시부(16) 및 터치 센서부(17)는 서로 결합되고, 액정 표시부(16)에서의 표시 동작과 터치 센서부(17)에서의 터치 동작이 서로 영향을 미치지 않도록 각각의 개별 기간들(표시 구동 기간(Pd) 및 터치 검출 구동 기간(Pt))에서 동작된다. 그러나, 본 개시물에 이에 제한되지 않는다. 그 대신에, 예를 들어, 액정 표시부(16) 및 무선 통신부는 서로 조합될 수도 있고, 액정 표시부(16)에서의 표시 동작과 무선 통신부에서의 무선 통신 동작이 서로 영향을 미치지 않도록 각각의 개별 기간들(표시 구동 기간(Pd) 및 무선 통신 기간)에서 동작된다.
또한, 본 기술은 아래와 같이 구성될 수 있다.
(1) 표시 디바이스로서,
각각의 주사 신호들이 인가되는 복수의 주사 신호선을 갖고, 복수의 주사 신호에 기초하여 선-순차 주사의 중단 및 재개를 반복함으로써 선-순차 주사를 수행하며, 화상을 표시하도록 구성된 표시부; 및
각각의 주사 신호의 펄스 종단측의 천이 시간들이 서로 동일하게 복수의 주사 신호를 생성하도록 구성된 주사부를 포함하는, 표시 디바이스.
(2) (1)에 있어서,
주사부는 시프트 레지스터를 갖고,
시프트 레지스터는 복수의 스테이지에서의 제1 전송 회로들을 포함하는 제1 전송 블록들, 및 제2 전송 블록들을 갖고, 제1 전송 블록 및 제2 전송 블록은 주사 방향으로 교호로 접속되며,
복수의 주사 신호선은 복수의 제1 전송 블록들에 포함된 복수의 스테이지에서의 각각의 제1 전송 회로들과 연관된, 표시 디바이스.
(3) (2)에 있어서,
제2 전송 블록들에서의 전송 동작이 지연되어, 표시부가 선-순차 주사를 중단하는, 표시 디바이스.
(4) (2) 또는 (3)에 있어서,
제2 전송 블록들의 각각은 복수의 스테이지에서의 제2 전송 회로들을 갖고,
복수의 스테이지에서의 제2 전송 회로들 중 적어도 하나에서의 전송 동작이 지연되는, 표시 디바이스.
(5) (4)에 있어서,
최종 스테이지 이외의 복수의 스테이지에서의 제2 전송 회로들 중 적어도 하나에서의 전송 동작이 지연되는, 표시 디바이스.
(6) (2)에 있어서,
제2 전송 블록들의 각각은 하나의 제2 전송 회로를 갖는, 표시 디바이스.
(7) (4) 내지 (6) 중 어느 하나에 있어서,
제2 전송 회로들은 제1 전송 회로들과 동일한 회로 구성을 갖는, 표시 디바이스.
(8) (3) 내지 (7) 중 어느 하나에 있어서,
표시부는 각 프레임에서 선-순차 주사를 수행하고,
하나의 프레임에서의 전송 동작 및 다른 하나의 프레임에서의 전송 동작은 각각의 상이한 제2 전송 블록들에서 지연되는, 표시 디바이스.
(9) (2) 내지 (8) 중 어느 하나에 있어서,
시프트 레지스터는 전송 클록에 기초하여 전송 동작을 수행하고,
주사부는 전송 클록에 의해 시프트 레지스터를 제어하도록 구성된 제어부를 더 포함하며,
제어부는 전송 클록의 클록 펄스 폭과 클록 펄스 간격 중 적어도 하나를 길게 함으로써 제2 전송 블록들에서의 전송 동작을 지연시키는, 표시 디바이스.
(10) (2) 내지 (7) 중 어느 하나에 있어서,
시프트 레지스터는 전송 클록에 기초하여 전송 동작을 수행하고,
주사부는 전송 클록에 의해 시프트 레지스터를 제어하도록 구성된 제어부를 더 포함하며,
전송 클록의 클록 펄스 폭과 클록 펄스 간격은 고정된, 표시 디바이스.
(11) (2) 내지 (10) 중 어느 하나에 있어서,
제2 전송 블록들의 각각은 하나의 스테이지에서의 제2 전송 회로 또는 복수의 스테이지에서의 제2 전송 회로들을 갖고,
주사부는 제2 전송 회로들의 각각에 접속된 부하 회로를 갖는, 표시 디바이스.
(12) (2) 내지 (10) 중 어느 하나에 있어서,
주사부는 제1 전송 회로들 각각의 출력 신호에 기초하여 주사 신호들을 생성하는 제1 버퍼 회로를 더 포함하는, 표시 디바이스.
(13) (12)에 있어서,
제2 전송 블록들의 각각은 하나의 스테이지에서의 제2 전송 회로 또는 복수의 스테이지에서의 제2 전송 회로들을 갖고,
주사부는 제2 전송 회로들의 각각의 출력 신호가 공급된 제2 버퍼 회로를 더 포함하는, 표시 디바이스.
(14) (1)에 있어서,
주사부는,
전송 클록에 기초하여 전송 동작을 수행하는 시프트 레지스터, 및
전송 클록에 의해 시프트 레지스터를 제어하도록 구성된 제어부를 포함하고,
제어부는 전송 클록의 진폭을 변경할 수 있도록 구성된, 표시 디바이스.
(15) (14)에 있어서,
제어부는 전송 클록의 클록 펄스 폭과 클록 펄스 간격 중 적어도 하나를 길게 하고, 이에 따라 표시부가 선-순차 주사를 중단하는, 표시 디바이스.
(16) (14) 또는 (15)에 있어서,
전송 클록의 하나 또는 복수의 클록 펄스의 클록 펄스 폭을 길게 한 이후에, 제어부는 전송 클록의 클록 펄스 폭을 원래의 클록 펄스 폭으로 복귀시키고 전송 클록의 진폭을 증가시키는, 표시 디바이스.
(17) (2) 내지 (16) 중 어느 하나에 있어서,
시프트 레지스터는 단일 도전형의 트랜지스터들을 사용하여 형성되는, 표시 디바이스.
(18) (1) 내지 (17) 중 어느 하나에 있어서,
터치 패널을 더 포함하고,
터치 패널은 표시부에서 선-순차 주사의 중단 기간에 외부 인접 물체를 검출하는, 표시 디바이스.
(19) 표시 방법으로서,
각각의 주사 신호들의 펄스 종단측의 천이 시간들이 서로 동일하도록 복수의 주사 신호를 생성하여, 복수의 주사 신호를 복수의 주사 신호선에 인가하는 단계; 및
복수의 주사 신호에 기초하여 선-순차 주사의 중단 및 재개를 반복함으로써 선-순차 주사를 수행하고, 화상을 표시하는 단계를 포함하는, 표시 방법.
(20) 전자 디바이스로서,
표시 디바이스; 및
표시 디바이스를 사용하여 동작 제어를 수행하도록 구성된 제어부를 포함하고,
표시 디바이스는,
각각의 주사 신호들이 인가되는 복수의 주사 신호선을 갖고, 복수의 주사 신호에 기초하여 선-순차 주사의 중단 및 재개를 반복함으로써 선-순차 주사를 수행하고, 화상을 표시하도록 구성된 표시부; 및
각각의 주사 신호들의 펄스 종단측의 천이 시간들이 서로 동일하게 복수의 주사 신호를 생성하도록 구성된 주사부를 포함하는, 전자 디바이스.
본 개시물은, 그 전체 내용이 참조로 여기에 원용되는 2012년 3월 15일 일본 특허청에 출원된 일본 특허 출원 JP 2012-058218에 개시된 바에 관한 내용을 포함한다.

Claims (20)

  1. 표시 디바이스로서,
    각각의 주사 신호들이 인가되는 복수의 주사 신호선을 갖고, 상기 복수의 주사 신호에 기초하여 선-순차 주사(line-sequential scanning)의 중단 및 재개를 반복함으로써 상기 선-순차 주사를 수행하며, 화상을 표시하도록 구성된 표시부; 및
    상기 각각의 주사 신호들의 펄스 종단측의 천이 시간들이 서로 동일하게 상기 복수의 주사 신호를 생성하도록 구성된 주사부
    를 포함하는, 표시 디바이스.
  2. 제1항에 있어서,
    상기 주사부는 시프트 레지스터를 갖고,
    상기 시프트 레지스터는 복수의 스테이지에서의 제1 전송 회로들을 포함하는 제1 전송 블록들, 및 제2 전송 블록들을 갖고, 상기 제1 전송 블록 및 상기 제2 전송 블록은 주사 방향으로 교호로 접속되며,
    상기 복수의 주사 신호선은 상기 제1 전송 블록들에 포함된 상기 복수의 스테이지에서의 각각의 제1 전송 회로들과 연관된, 표시 디바이스.
  3. 제2항에 있어서,
    상기 제2 전송 블록들에서의 전송 동작이 지연되어, 상기 표시부가 상기 선-순차 주사를 중단하는, 표시 디바이스.
  4. 제3항에 있어서,
    상기 표시부는 각 프레임에서 선-순차 주사를 수행하고,
    하나의 프레임에서의 전송 동작 및 다른 하나의 프레임에서의 전송 동작은 각각의 상이한 제2 전송 블록들에서 지연되는, 표시 디바이스.
  5. 제2항에 있어서,
    상기 제2 전송 블록들의 각각은 복수의 스테이지에서의 제2 전송 회로들을 갖고,
    상기 복수의 스테이지에서의 상기 제2 전송 회로들 중 적어도 하나에서의 전송 동작이 지연되는, 표시 디바이스.
  6. 제5항에 있어서,
    최종 스테이지 이외의 상기 복수의 스테이지에서의 상기 제2 전송 회로들 중 적어도 하나에서의 전송 동작이 지연되는, 표시 디바이스.
  7. 제5항에 있어서,
    상기 제2 전송 회로들은 상기 제1 전송 회로들과 동일한 회로 구성을 갖는, 표시 디바이스.
  8. 제2항에 있어서,
    상기 제2 전송 블록들의 각각은 하나의 제2 전송 회로를 갖는, 표시 디바이스.
  9. 제2항에 있어서,
    상기 시프트 레지스터는 전송 클록에 기초하여 전송 동작을 수행하고,
    상기 주사부는 상기 전송 클록에 의해 상기 시프트 레지스터를 제어하도록 구성된 제어부를 더 포함하며,
    상기 제어부는 상기 전송 클록의 클록 펄스 폭과 클록 펄스 간격 중 적어도 하나를 길게 함으로써 상기 제2 전송 블록들에서의 전송 동작을 지연시키는, 표시 디바이스.
  10. 제2항에 있어서,
    상기 시프트 레지스터는 전송 클록에 기초하여 전송 동작을 수행하고,
    상기 주사부는 상기 전송 클록에 의해 상기 시프트 레지스터를 제어하도록 구성된 제어부를 더 포함하며,
    상기 전송 클록의 클록 펄스 폭과 클록 펄스 간격은 고정된, 표시 디바이스.
  11. 제2항에 있어서,
    상기 제2 전송 블록들의 각각은 하나의 스테이지에서의 제2 전송 회로 또는 복수의 스테이지에서의 제2 전송 회로들을 갖고,
    상기 주사부는 상기 제2 전송 회로들의 각각에 접속된 부하 회로를 갖는, 표시 디바이스.
  12. 제2항에 있어서,
    상기 주사부는 상기 제1 전송 회로들의 각각의 출력 신호에 기초하여 상기 주사 신호들을 생성하는 제1 버퍼 회로를 더 포함하는, 표시 디바이스.
  13. 제12항에 있어서,
    상기 제2 전송 블록들의 각각은 하나의 스테이지에서의 제2 전송 회로 또는 복수의 스테이지에서의 제2 전송 회로들을 갖고,
    상기 주사부는 상기 제2 전송 회로들의 각각의 출력 신호가 공급되는 제2 버퍼 회로를 더 포함하는, 표시 디바이스.
  14. 제2항에 있어서,
    상기 시프트 레지스터는 단일 도전형의 트랜지스터들을 사용하여 형성되는, 표시 디바이스.
  15. 제1항에 있어서,
    상기 주사부는,
    전송 클록에 기초하여 전송 동작을 수행하는 시프트 레지스터, 및
    상기 전송 클록에 의해 상기 시프트 레지스터를 제어하도록 구성된 제어부를 포함하고,
    상기 제어부는 상기 전송 클록의 진폭을 변경할 수 있도록 구성된, 표시 디바이스.
  16. 제15항에 있어서,
    상기 제어부는 상기 전송 클록의 클록 펄스 폭과 클록 펄스 간격 중 적어도 하나를 길게 하고, 이에 따라 상기 표시부가 상기 선-순차 주사를 중단하는, 표시 디바이스.
  17. 제15항에 있어서,
    상기 전송 클록의 하나 또는 복수의 클록 펄스의 클록 펄스 폭을 길게 한 후에, 상기 제어부는 상기 전송 클록의 상기 클록 펄스 폭을 원래의 클록 펄스 폭으로 복귀시키고 상기 전송 클록의 진폭을 증가시키는, 표시 디바이스.
  18. 제1항에 있어서,
    터치 패널을 더 포함하고,
    상기 터치 패널은 상기 표시부에서 상기 선-순차 주사의 중단 기간에 외부 인접 물체를 검출하는, 표시 디바이스.
  19. 표시 방법으로서,
    복수의 주사 신호 각각의 펄스 종단측의 천이 시간들이 서로 동일하도록 상기 복수의 주사 신호를 생성하고, 상기 복수의 주사 신호를 복수의 주사 신호선에 인가하는 단계; 및
    상기 복수의 주사 신호에 기초하여 선-순차 주사의 중단 및 재개를 반복함으로써 상기 선-순차 주사를 수행하고, 화상을 표시하는 단계
    를 포함하는, 표시 방법.
  20. 전자 디바이스로서,
    표시 디바이스; 및
    상기 표시 디바이스를 사용하여 동작 제어를 수행하도록 구성된 제어부
    를 포함하고,
    상기 표시 디바이스는,
    각각의 주사 신호들이 인가되는 복수의 주사 신호선을 갖고, 복수의 주사 신호에 기초하여 선-순차 주사의 중단 및 재개를 반복함으로써 상기 선-순차 주사를 수행하고, 화상을 표시하도록 구성된 표시부; 및
    상기 각각의 주사 신호의 펄스 종단측의 천이 시간들이 서로 동일하게 상기 복수의 주사 신호를 생성하도록 구성된 주사부
    를 포함하는, 전자 디바이스.
KR1020130001913A 2012-03-15 2013-01-08 표시 디바이스, 표시 방법, 및 전자 디바이스 KR20130105314A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-058218 2012-03-15
JP2012058218A JP5758825B2 (ja) 2012-03-15 2012-03-15 表示装置、表示方法、および電子機器

Publications (1)

Publication Number Publication Date
KR20130105314A true KR20130105314A (ko) 2013-09-25

Family

ID=49135905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130001913A KR20130105314A (ko) 2012-03-15 2013-01-08 표시 디바이스, 표시 방법, 및 전자 디바이스

Country Status (5)

Country Link
US (3) US9495922B2 (ko)
JP (1) JP5758825B2 (ko)
KR (1) KR20130105314A (ko)
CN (2) CN103310748B (ko)
TW (1) TWI588807B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160083791A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 터치 센서들을 가지는 표시장치와 그 게이트 구동 회로
KR20170035404A (ko) * 2015-09-22 2017-03-31 삼성디스플레이 주식회사 표시장치
KR20230058605A (ko) * 2016-11-25 2023-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 동작 방법
US12008975B2 (en) 2016-11-25 2024-06-11 Semiconductor Energy Laboratory Co., Ltd. Display device and operating method thereof

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9715291B2 (en) * 2013-06-18 2017-07-25 Synaptics Incorporated Pre-charging a gate electrode before resuming display updating
CN103489391B (zh) * 2013-09-29 2015-12-30 京东方科技集团股份有限公司 一种栅极驱动电路及栅线驱动方法、显示装置
TWI492126B (zh) * 2013-12-04 2015-07-11 TFT display touch device
KR101872987B1 (ko) 2013-12-10 2018-07-31 엘지디스플레이 주식회사 분할 패널을 포함하는 표시장치 및 그 구동방법
US9557840B2 (en) * 2014-02-04 2017-01-31 Apple Inc. Displays with intra-frame pause
JP2015184313A (ja) * 2014-03-20 2015-10-22 シナプティクス・ディスプレイ・デバイス合同会社 表示駆動回路
CN103943055B (zh) * 2014-03-27 2016-05-11 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN103943083B (zh) * 2014-03-27 2017-02-15 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN104036738B (zh) * 2014-03-27 2016-06-01 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN104978924B (zh) 2014-04-10 2017-07-25 上海和辉光电有限公司 发光控制驱动器、发光控制与扫描驱动器及显示装置
US20150317018A1 (en) * 2014-04-30 2015-11-05 Himax Technologies Limited Shift register adaptable to a gate driver
CN105096847B (zh) * 2014-05-05 2018-08-28 奇景光电股份有限公司 适用于栅极驱动器的移位寄存器
CN104021769B (zh) * 2014-05-30 2016-06-15 京东方科技集团股份有限公司 一种移位寄存器、栅线集成驱动电路及显示屏
CN103996371B (zh) * 2014-05-30 2016-04-13 京东方科技集团股份有限公司 显示驱动电路、阵列基板及触摸显示装置
JP6383575B2 (ja) * 2014-06-09 2018-08-29 株式会社ジャパンディスプレイ 表示装置
TWI500015B (zh) * 2014-06-20 2015-09-11 Au Optronics Corp 雙向選擇電路、應用此雙向選擇電路的閘極驅動器與測試電路
US20160034060A1 (en) * 2014-07-31 2016-02-04 Himax Technologies Limited TOUCH DISPLAY DEVICE with multiple alternating touch periods and display periods per frame
KR101572378B1 (ko) 2014-08-04 2015-11-27 엘지디스플레이 주식회사 터치 센서들을 가지는 표시장치
CN104360781B (zh) * 2014-11-12 2017-10-03 京东方科技集团股份有限公司 触控电极的驱动单元、驱动电路、触控面板及驱动方法
KR102283461B1 (ko) * 2014-12-22 2021-07-29 엘지디스플레이 주식회사 액정표시장치
CN104537972B (zh) * 2014-12-26 2017-05-31 厦门天马微电子有限公司 驱动电路、触控显示面板及触控显示装置
CN104537994B (zh) 2014-12-30 2017-04-12 深圳市华星光电技术有限公司 一种应用于平板显示器的goa驱动电路及平板显示器
CN104485082B (zh) * 2014-12-31 2017-02-22 厦门天马微电子有限公司 一种阵列基板和触控显示装置及其驱动方法
KR101693088B1 (ko) * 2014-12-31 2017-01-04 엘지디스플레이 주식회사 스캔 구동부를 포함하는 표시패널 및 그의 구동방법
CN104821159B (zh) * 2015-05-07 2017-04-12 京东方科技集团股份有限公司 一种栅极驱动电路、显示面板及触控显示装置
US9870087B2 (en) * 2015-05-27 2018-01-16 Novatek Microelectronics Corp. Display driving apparatus and method for driving touch display panel
TWI576849B (zh) 2015-06-25 2017-04-01 群創光電股份有限公司 影像顯示系統與閘極驅動電路
TWI576801B (zh) * 2015-06-25 2017-04-01 群創光電股份有限公司 影像顯示系統與閘極驅動電路
CN106328075B (zh) * 2015-06-25 2019-05-31 群创光电股份有限公司 图像显示系统与栅极驱动电路
CN106328074B (zh) * 2015-06-25 2019-06-25 群创光电股份有限公司 图像显示系统与栅极驱动电路
US10296121B2 (en) 2015-07-09 2019-05-21 Sharp Kabushiki Kaisha Shift register, display device provided with same, and shift register driving method
CN105185290B (zh) * 2015-09-06 2017-10-10 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105183224B (zh) * 2015-09-07 2018-08-07 厦门天马微电子有限公司 驱动电路、触控显示面板及触控显示装置
CN105304008B (zh) * 2015-11-18 2018-10-30 深圳市华星光电技术有限公司 栅极驱动器及具有该栅极驱动器的触控面板
CN105427825B (zh) * 2016-01-05 2018-02-16 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法及栅极驱动电路
CN105741807B (zh) * 2016-04-22 2019-02-19 京东方科技集团股份有限公司 栅极驱动电路及显示屏
JP2018004886A (ja) * 2016-06-30 2018-01-11 シナプティクス・ジャパン合同会社 表示制御及びタッチ制御デバイス、並びに表示及びタッチ検出パネルユニット
KR102539856B1 (ko) * 2016-07-28 2023-06-08 엘지디스플레이 주식회사 표시장치와 그 게이트 구동 회로
US10109240B2 (en) * 2016-09-09 2018-10-23 Apple Inc. Displays with multiple scanning modes
KR102612735B1 (ko) 2016-09-30 2023-12-13 엘지디스플레이 주식회사 터치센서 내장형 표시장치
CN106448593B (zh) * 2016-10-21 2019-09-24 厦门天马微电子有限公司 阵列基板及其驱动方法、显示面板与显示装置
WO2018088315A1 (ja) * 2016-11-11 2018-05-17 シャープ株式会社 タッチセンサ付き表示装置およびその駆動方法
KR102586365B1 (ko) * 2016-11-30 2023-10-06 엘지디스플레이 주식회사 쉬프트 레지스터, 이를 포함한 영상 표시장치 및 그 구동방법
JP2018106057A (ja) * 2016-12-27 2018-07-05 株式会社ジャパンディスプレイ 表示装置及び単位レジスタ回路
TWI613640B (zh) * 2017-02-24 2018-02-01 友達光電股份有限公司 觸控顯示裝置
CN106847220B (zh) * 2017-03-15 2019-03-22 厦门天马微电子有限公司 移位寄存器、触控显示面板及其驱动方法、触控显示装置
JP2019090927A (ja) * 2017-11-15 2019-06-13 シャープ株式会社 走査信号線駆動回路およびそれを備えた表示装置
CN110688024B (zh) * 2018-07-04 2023-05-26 鸿富锦精密工业（深圳）有限公司 移位寄存器及具有移位寄存器的触控显示装置
US10964244B2 (en) 2018-09-04 2021-03-30 Sharp Kabushiki Kaisha Display device
JP7041036B2 (ja) * 2018-09-27 2022-03-23 シャープ株式会社 タッチパネルディスプレイ及びタッチパネルディスプレイの制御方法
CN112150953B (zh) 2019-06-26 2022-04-15 京东方科技集团股份有限公司 一种显示装置及其显示方法
CN111221437B (zh) * 2020-01-03 2023-05-26 武汉天马微电子有限公司 显示装置及其驱动方法
KR20220054501A (ko) * 2020-10-23 2022-05-03 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526684B2 (ja) * 1996-02-29 2004-05-17 旭硝子株式会社 画像表示装置の駆動方法
JP4218249B2 (ja) * 2002-03-07 2009-02-04 株式会社日立製作所 表示装置
JP2005003714A (ja) * 2003-06-09 2005-01-06 Mitsubishi Electric Corp 画像表示装置
JP2005165134A (ja) * 2003-12-04 2005-06-23 Sharp Corp マトリクス型表示装置、その駆動回路、および駆動方法
KR100688498B1 (ko) * 2004-07-01 2007-03-02 삼성전자주식회사 게이트 드라이버가 내장된 액정 패널 및 이의 구동 방법
KR20070052501A (ko) 2005-11-17 2007-05-22 엘지.필립스 엘시디 주식회사 게이트 구동회로와 그 리페어 방법 및 이를 이용한액정표시장치
JP4874001B2 (ja) * 2006-06-05 2012-02-08 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
TWI336064B (en) * 2006-06-29 2011-01-11 Au Optronics Corp Stressless shift register
WO2008152847A1 (ja) * 2007-06-12 2008-12-18 Sharp Kabushiki Kaisha 液晶表示装置、液晶表示装置の駆動方法、およびテレビジョン受像機
WO2010061685A1 (ja) * 2008-11-26 2010-06-03 シャープ株式会社 液晶表示装置、液晶表示装置の駆動方法、テレビジョン受像機
KR20110049560A (ko) * 2009-11-05 2011-05-12 삼성전자주식회사 표시장치
KR102257147B1 (ko) * 2010-01-20 2021-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 휴대 전화기
KR101712070B1 (ko) * 2010-05-06 2017-03-06 삼성디스플레이 주식회사 전압 발생회로 및 이를 구비한 표시장치
TWI433005B (zh) * 2010-06-29 2014-04-01 Novatek Microelectronics Corp 驅動方法、驅動裝置及觸控顯示裝置
CN101901076B (zh) * 2010-07-12 2012-02-01 明基电通有限公司 扰动讯号位置侦测装置、触控式显示系统及相关操作方法
JP5670124B2 (ja) * 2010-08-23 2015-02-18 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置、駆動回路、タッチ検出機能付き表示装置の駆動方法および電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160083791A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 터치 센서들을 가지는 표시장치와 그 게이트 구동 회로
KR20170035404A (ko) * 2015-09-22 2017-03-31 삼성디스플레이 주식회사 표시장치
KR20230058605A (ko) * 2016-11-25 2023-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 동작 방법
US11715438B2 (en) 2016-11-25 2023-08-01 Semiconductor Energy Laboratory Co., Ltd. Display device and operating method thereof
US12008975B2 (en) 2016-11-25 2024-06-11 Semiconductor Energy Laboratory Co., Ltd. Display device and operating method thereof

Also Published As

Publication number Publication date
US9495922B2 (en) 2016-11-15
CN103310748B (zh) 2017-03-01
CN103310748A (zh) 2013-09-18
US20130241814A1 (en) 2013-09-19
US20170256227A1 (en) 2017-09-07
US20170025083A1 (en) 2017-01-26
JP5758825B2 (ja) 2015-08-05
CN106898317A (zh) 2017-06-27
JP2013190719A (ja) 2013-09-26
US9934748B2 (en) 2018-04-03
TWI588807B (zh) 2017-06-21
CN106898317B (zh) 2020-04-14
US9685135B2 (en) 2017-06-20
TW201337894A (zh) 2013-09-16

Similar Documents

Publication Publication Date Title
US9934748B2 (en) Display device, display method, and electronic device
US10606384B2 (en) Display device and electronic apparatus
US10564491B2 (en) Display device and electronic apparatus
TWI454984B (zh) 具有觸控偵測功能之顯示單元及電子單元
US9619069B2 (en) Display apparatus with touch detection function, drive circuit, method of driving display apparatus with touch detection function, and electronic devices
US8952913B2 (en) Display device and driving method thereof
KR101747436B1 (ko) 터치 검출 기능을 포함하는 표시 장치, 구동 방법 및 전자 기기
US10120521B2 (en) Display device with touch detecting function and electronic apparatus
US10339884B2 (en) Display device, method of driving display device, and electronic apparatus
JP2012221485A (ja) タッチ検出機能付き表示パネルおよびその駆動方法、駆動回路、ならびに電子機器
US9146635B2 (en) Touch panel equipped display device and control method for same
JP2010117599A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid