JP4874001B2 - プラズマディスプレイパネルの駆動方法 - Google Patents

Description

本発明は、本発明は、容量性発光素子の如き表示セルがマトリクス状に配列されているプラズマディスプレイパネルを駆動するプラズマディスプレイパネルの駆動方法に関する。

特許文献１には公知のプラズマディスプレイパネルの駆動方法が開示されている。従来のプラズマディスプレイの駆動方法において、反復される画素表示周期は、通常、リセット期間，アドレス期間および維持放電期間とからなる。開示の技術には、コントラストの低下を抑制しつつアドレス動作の安定性を確保することを目的として、そのリセット期間におけるリセット波形が提案されている。該リセット期間は、時間経過と共に振幅電圧値が大となる正極性の第１パルスをＹ行電極Ｙに印加すると共にＸ行電極Ｘに負極性のパルスを印加してＹ−Ｘ間で全面書込放電を生じさせ、全セルに壁電荷を形成する第１行程と、次いで、時間経過と共に振幅電圧値が低下する（負極性側に大となる）負極性の第２パルスをＹ行電極Ｙに印加すると共にＸ行電極Ｘに正極性のパルスを印加してＹ−Ｘ間で全面消去放電を生じせしめ、第１行程により形成された壁電荷を消去する第２行程とを有する２リセット方式が採用されている。かかる方式では、第２リセットパルスの印加により到達するＹ電極の電位は、アドレス期間における選択電位以上で且つ非選択電位以下とされる（図１参照）。
特許３４２４５８７号公報

かかる方法では、第１行程における放電強度と第２行程における放電強度とを調整することにより、選択放電における放電遅れの改善と暗コントラストの改善とを図ることが可能であるが、各表示セル特性のばらつきに起因して第１行程における各表示セルの放電強度にばらつきが生じ、形成される壁電荷量が多めになった表示セルでは、第２行程における壁電荷の消去量が不十分となり、続くアドレス期間において行電極と列電極との間で誤放電が生じるおそれがあった。

本発明が解決しようとする課題には、上記の問題が一例として挙げられ、アドレス期間において生じる虞のある誤放電を回避するプラズマディスプレイパネルの駆動方法を提供することが本発明の目的である。

本発明によるプラズマディスプレイの駆動方法は、各々が対をなす第１行電極及び第２行電極からなる複数の行電極対と、該行電極対に交差して配列された複数の列電極とを備え、該行電極対と該列電極との各交差部位に表示セルが形成された表示パネルを、映像信号の１フィールドの表示期間を複数のサブフィールドで構成すると共に該１フィールドの表示期間内における先頭のサブフィールドのアドレス期間に先立ってリセット期間を設けて階調表示を行うプラズマディスプレイパネルの駆動方法であり、該リセット期間の前半において、時間経過に従って振幅電圧値が大となる第１極性の第１リセットパルスを該第１行電極に印加する第１行程と、該リセット期間の後半において、該第１リセットパルスとは反対極性であり、且つ、第１区間において時間経過に従って振幅電圧値が該反対極性側に穏やかに大となり、該第１区間に引き続く第２区間において急峻に大となり所定の電圧値に到達する第２リセットパルスを該第１行電極に印加し、かつ第１区間と第２区間と亘って第２行電極に一定の正電圧又は０Ｖを印加する第２行程とを含むことを特徴とする。

本発明の実施例について添付の図面を参照しつつ詳細に説明する。
＜実施例１＞
図２は、本発明の実施例であり、本発明によるプラズマディスプレイの駆動方法が適用される表示パネルの構成例を示している。ここで、表示パネルすなわちＰＤＰ１０には、Ｘ及びＹの１対にて１画面の各表示ライン（ｎ個の行）に対応した行電極対を為す第１行電極であるＹＹ行電極Ｙ１〜Ｙｎ及び第２行電極であるＸ行電極Ｘ１〜Ｘｎと、該行電極対に直交しかつ誘電体層及び放電空間を挟んで１画面の各列（ｍ個の列）に対応する列電極Ｄ１〜Ｄｍとが形成され、１対の行電極対（Ｘ行電極及びＹ行電極）と１つの列電極Ｄとの交差部位に、容量性発光素子である表示セルが形成されている。駆動回路装置５０は、入力される映像信号に応じて、アドレスドライバ２０と、Ｘ行電極ドライバ３０と、Ｙ行電極ドライバ４０とを制御する。アドレスドライバ２０は、映像信号に基づく各画素毎の画素データをその論理レベルに応じた電圧値を有する画素データパルスに変換しこれを１行分毎に上記列電極Ｄ１〜Ｄｍに印加する。Ｘ行電極ドライバ３０及びＹ行電極ドライバ４０は、リセット期間において各放電セルの残留壁電荷量を初期化する為のリセットパルスと、サスティン期間において発光放電セルの放電発光状態を維持させる為のサスティンパルスとを発生し、これらをＸ行電極Ｘ１〜Ｘｎ及びＹ行電極Ｙ１〜Ｙｎの各々に対応して印加する。また、Ｙ行電極ドライバ４０は、アドレス期間において各放電セルに対し画素データパルスに応じた電荷量を形成せしめて発光放電セル又は非発光放電セルの設定を行う為の走査パルスを発生する。

図３は、１フィールドのサブフィールド構成を示している。ＰＤＰ１０に供給される映像信号は、画素データにより表示される１画面を１つのフィールドとして構成している。図示されるように、１フィールドの表示期間内は、複数のサブフィールドＳＦ１〜ＳＦ（Ｎ：正数）で構成され、サブフィールドＳＦ１〜ＳＦ（Ｎ）の各々の期間は、アドレス期間Ｗｃとサスティン期間Ｉｃとを含む。リセット期間Ｒｃが、通常、１フィールドの表示期間内の先頭のサブフィールドＳＦ１のアドレス期間Ｗｃに先立って設けられる。シーケンスによっては、リセット期間Ｒｃがそれ以降の少なくとも１のサブフィールドにおいてもアドレス期間Ｗｃに先立って設けられても良い。

図４は、実施例１におけるリセット期間Ｒｃの波形を示している。本実施例１は、本発明を選択消去アドレス法におけるリセット期間に適用した例である。本図を参照すると、列電極の電位Ａ、Ｙ行電極の電位Ｙｉ及びＸ行電極の電位Ｘｉの変化が、リセット期間Ｒｃ、アドレス期間Ｗｃ及びサスティン期間Ｉｃの順に時間軸に沿って示されている。

実施例１のプラズマディスプレイの駆動方法において、リセット期間Ｒｃの前半において、Ｙ行電極ドライバが時間経過に従って振幅電圧値が正極性に大となる第１リセットパルスＲＰ_y1をＹ行電極に印加すると共に、Ｘ行電極ドライバが第１リセットパルスＲＰ_y1とは反対極性である負極性パルスである第１リセットパルスＲＰ_x1を該第Ｘ行電極に印加する（第１行程）。これにより、対をなす全てのＹ行電極とＸ行電極との間で全面書込み放電が生じ、全表示セルに壁電荷が形成される。

次いで、該リセット期間Ｒｃの後半において、Ｙ行電極ドライバが第１リセットパルスＲＰ_y1とは反対極性の負極性であり、振幅電圧値が急峻に大となって第１電位Ｖ_RPy1から第２電位Ｖ₂に達し、次いで、時間経過に従って振幅電圧値が反対極性側に穏やかに大となり、次いで急峻に大となって所定の到達電位Ｖ_RPv2に達する第２リセットパルスＲＰ_y2をＹ行電極に印加する（第２行程）。到達電位Ｖ_RPv2は、該アドレス期間Ｗｃについて定まる選択電位Ｖ_SPと非選択電位Ｖ_SBPとの間に調整される。これにより、第１行程の放電で形成された壁電荷の電荷量が調整され、後のアドレス期間Ｗｃにおける選択消去のための所望量の壁電荷が残留する。

この後は通常の動作として、アドレス期間Ｗｃにおいて、Ｙ行電極に走査ベースパルスＳＢＰが印加されてＹ行電極の電位Ｙｉが非選択電位Ｖ_SBP（走査ベース電位）に維持され、次いで、列電極への画素データパルスＤＰの印加に応じて、Ｙ行電極に走査パルスＳＰが印加されてＹ行電極の電位Ｙｉが非選択電位Ｖ_SBPから選択電位Ｖ_SPにされる。サスティン期間Ｉｃ（サスティン期間）において、Ｘ行電極にはサスティンパルスＩＰが印加され、次いで、Ｙ行電極にもサスティンパルスＩＰが印加される。

ここで、第２行程における第２リセットパルスＲＰ_y2の印加により生じるＹ行電極の電位Ｙｉがアドレス期間Ｗｃについて定まる非選択電位Ｖ_SBP以下になった時点から緩やかに低下する所定期間長の間を第１区間Ｔ１とする。この第１区間Ｔ１において壁電荷を削減して調整する第１の放電が生じる。この第１区間Ｔ１における穏やかな変化は、印加電圧変化率が徐々に低下するような時定数波形により実現され得る。

さらに、第１区間Ｔ１に続いて、第１区間Ｔ１の振幅電圧値の変化率よりも大なる変化率で急峻に低下して最終の到達電位まで達する期間を第２区間Ｔ２すると、この間に、第１行程における放電で比較的多めに壁電荷が形成された表示セルにおいてのみ壁電荷を削減して調整をなす第２の放電が生じる。これにより、表示セル特性のばらつきがあっても全セルについて壁電荷が均一に調整され、選択放電の遅れの改善や暗コントラストの改善を維持したままで、選択放電における誤放電が防止される。
＜実施例２＞
図５は、実施例２におけるリセット期間Ｒｃの波形を示している。本実施例２は、基本的に実施例１の場合と同様の行程手順からなり、特に、第２リセットパルスＲＰｙ２の波形に変形がなされている。異なる点についてのみ説明すると、リセット期間Ｒｃの後半においてＹ行電極に印加される第２リセットパルスＲＰ_y2の波形は、振幅電圧値が急峻に大となって第１電位Ｖ_RPy1から第２電位Ｖ₂に達し、次いで、振幅電圧値が変化率を略一定として大となり、次いで変化率を略一定として急峻に大となって所定の到達電位Ｖ_RPv2に達する波形である。

本実施例２は、実施例１において示されたリセットパルスの如く時間経過に従って変化率が変化する波形を用いるのとは異なり、第２リセットパルスＲＰ_y2としてランプ波形の如き波形を用いることができることを示している。
＜実施例３＞
図６は、実施例３におけるリセット期間Ｒｃの波形を示している。本実施例３は、本発明を選択書込アドレス法におけるリセット期間Ｒｃに適用した例である。本図を参照すると、列電極の電位Ａ、Ｙ行電極の電位Ｙｉ及びＸ行電極の電位Ｘｉの変化が、リセット期間Ｒｃ、アドレス期間Ｗｃ及びサスティン期間Ｉｃの順に時間軸に沿って示されている。

実施例３のプラズマディスプレイの駆動方法において、リセット期間Ｒｃの前半において、Ｙ行電極ドライバが時間経過に従って振幅電圧値が正極性に大となる第１リセットパルスＲＰ_y1をＹ行電極に印加すると共に、Ｘ行電極ドライバが第１リセットパルスＲＰ_y1とは反対極性である負極性パルスを該第２行電極に印加する（第１行程）。これより、対をなす全てのＹ行電極とＸ行電極との間で全面書込み放電が生じ、全表示セルに壁電荷が形成される。

次いで、該リセット期間Ｒｃの後半において、Ｙ行電極ドライバが第１リセットパルスＲＰ_y1とは反対極性の負極性であり、振幅電圧値が急峻に大となって第１電位Ｖ_RPy1から第２電位Ｖ₂に達し、次いで、時間経過に従って振幅電圧値が反対極性側に穏やかに大となり、次いで急峻に大となって所定の到達電位Ｖ_RPv2に達する第２リセットパルスＲＰ_y2をＹ行電極に印加すると共に、Ｘ行電極ドライバがＸ行電極に第１リセットパルスＲＰ_y1とは同一極性の正極性パルスを印加する（第２行程）。到達電位Ｖ_RPv2は、該アドレス期間Ｗｃについて定まる選択電位Ｖ_SPと非選択電位Ｖ_SBPとの間に調整される。これにより、第１行程の放電で形成された壁電荷の電荷量が後のアドレス期間Ｗｃにおける選択書込のために全面消去される。

この後は通常の動作として、アドレス期間Ｗｃにおいて、Ｙ行電極に走査ベースパルスＳＢＰが印加されてＹ行電極の電位Ｙｉが非選択電位Ｖ_SBP（走査ベース電位）に維持され、次いで、列電極への画素データパルスＤＰの印加に応じて、Ｙ行電極に走査パルスＳＰが印加されてＹ行電極の電位Ｙｉが非選択電位Ｖ_SBPから選択電位Ｖ_SPにされる。サスティン期間Ｉｃ（サスティン期間）において、Ｘ行電極にはサスティンパルスＩＰが印加され、次いで、Ｙ行電極にもサスティンパルスＩＰが印加される。

ここで、第２行程における第２リセットパルスＲＰ_y2の印加により生じるＹ行電極の電位Ｙｉがアドレス期間Ｗｃについて定まる非選択電位Ｖ_SBP（走査ベース電位）以下になった時点から緩やかに低下する所定期間長の間を第１区間Ｔ１とする。この第１区間Ｔ１において壁電荷を削減して調整する第１の放電が生じる。この第１区間Ｔ１における穏やかな変化は、印加電圧変化率が徐々に低下するような時定数波形により実現され得る。さらに、第１区間Ｔ１に続いて、第１区間Ｔ１の振幅電圧値の変化率よりも大なる変化率で急峻に低下して最終の到達電位Ｖ_RPv2まで達する期間を第２区間Ｔ２すると、この第２区間Ｔ２において、第１行程における放電で比較的多めに壁電荷が形成された表示セルにおいてのみ、第１区間Ｔ１の第１の放電によっては消去し切れなかった壁電荷を消去（削減）する第２の放電が生じる。これにより、表示セル特性のばらつきに起因して、第１区間において消去しき切れなかった表示セルの壁電荷が消去され、選択放電の遅れの改善や暗コントラストの改善を維持したまま選択放電における誤放電が防止される。
＜実施例４＞
図７は、実施例４におけるリセット期間Ｒｃの波形を示している。本実施例４は、基本的に実施例３の場合と同様の行程手順からなり、特に、第２リセットパルスＲＰ_y2の波形に変形がなされている。異なる点についてのみ説明すると、リセット期間Ｒｃの後半においてＹ行電極に印加される第２リセットパルスＲＰ_y2の波形は、振幅電圧値が急峻に大となって第１電位Ｖ_RPy1から第２電位Ｖ₂に達し、次いで、振幅電圧値が変化率を略一定として大となり、次いで変化率を略一定として急峻に大となって所定の到達電位Ｖ_RPv2に達する波形である。

本実施例４は、実施例３において示されたリセットパルスの如く時間経過に従って変化率が変化する波形を用いるのとは異なり、第２リセットパルスＲＰ_y2としてランプ波形の如き波形を用いることができることを示している。

以上の実施例から明らかなように、本発明によるプラズマディスプレイの駆動方法は、全面消去パルスにくさび部分を設けることにより、全面書込み放電により過剰に蓄積された壁電荷を消去している。くさびの無い全面消去パルスでは壁電荷の消去（削り量）が不十分となり、アドレス期間において、データパルスが印加されない場合でも走査パルスの印加時に誤選択放電が生じる虞があるが、本発明による方法は、くさび部分を設けることにより、壁電荷量を適正に調整することを可能とし、アドレス期間における誤選択放電の発生を防止することができる。

従来のプラズマディスプレイの駆動方法のリセット期間における波形を示す図である。 本発明の実施例であり、本発明によるプラズマディスプレイの駆動方法が適用される表示パネルの構成例を示す図である。 １フィールドのサブフィールド構成を示す図である。 実施例１におけるリセット期間の波形を示す図である。 実施例２におけるリセット期間の波形を示す図である。 実施例３におけるリセット期間の波形を示す図である。 実施例４におけるリセット期間の波形を示す図である。

符号の説明

１０ ＰＤＰ
２０ アドレスドライバ
３０ Ｘ行電極ドライバ
４０ Ｙ行電極ドライバ
５０ 駆動制御回路

Claims (6)

1. 各々が対をなす第１行電極及び第２行電極からなる複数の行電極対と、前記行電極対に交差して配列された複数の列電極とを備え、前記行電極対と前記列電極との各交差部位に表示セルが形成された表示パネルを、映像信号の１フィールドの表示期間を複数のサブフィールドで構成すると共に前記１フィールドの表示期間内における先頭のサブフィールドのアドレス期間に先立ってリセット期間を設けて階調表示を行うプラズマディスプレイパネルの駆動方法であって、
   前記リセット期間の前半において、時間経過に従って振幅電圧値が大となる第１極性の第１リセットパルスを前記第１行電極に印加する第１行程と、
   前記リセット期間の後半において、前記第１リセットパルスとは反対極性であり、且つ、第１区間において時間経過に従って振幅電圧値が前記反対極性側に穏やかに大となり、前記第１区間に引き続く第２区間において急峻に大となり所定の電圧値に到達する第２リセットパルスを前記第１行電極に印加し、かつ前記第１区間と前記第２区間と亘って前記第２行電極に一定の正電圧又は０Ｖを印加する第２行程と、を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
2. 前記第２行程において、前記第２リセットパルスの印加により到達する前記第１行電極の電極電位は、前記アドレス期間における前記第１行電極の選択電位と非選択電位との間の電位であることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
3. 前記第２行程は、前記第２リセットパルスの印加時、前記第２行電極に第１リセットパルスと同一極性のパルスを印加する行程を含むことを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
4. 前記第１区間において、前記第２リセットパルスの振幅電圧値は、徐々に低下する変化率に従って穏やかに大となることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
5. 前記第１区間において、前記第２リセットパルスの振幅電圧値は、略一定の変化率に従って穏やかに大となることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
6. 前記第１行程において、前記第１リセットパルスの印加により第１行電極の電位を第１電位に到達させた後それより低い第２電位に急峻に低下させる行程を含むことを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。

Images