KR20130070521A - 집적회로와 이와 같은 집적회로 내부에서 정전 방전 보호를 제공하는 방법 - Google Patents

집적회로와 이와 같은 집적회로 내부에서 정전 방전 보호를 제공하는 방법 Download PDF

Info

Publication number
KR20130070521A
KR20130070521A KR1020120138732A KR20120138732A KR20130070521A KR 20130070521 A KR20130070521 A KR 20130070521A KR 1020120138732 A KR1020120138732 A KR 1020120138732A KR 20120138732 A KR20120138732 A KR 20120138732A KR 20130070521 A KR20130070521 A KR 20130070521A
Authority
KR
South Korea
Prior art keywords
circuit
functional
layers
esd protection
integrated circuit
Prior art date
Application number
KR1020120138732A
Other languages
English (en)
Other versions
KR101990777B1 (ko
Inventor
파브리스 블랑
마티유 파울리
플로라 포티에르
Original Assignee
에이알엠 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이알엠 리미티드 filed Critical 에이알엠 리미티드
Publication of KR20130070521A publication Critical patent/KR20130070521A/ko
Application granted granted Critical
Publication of KR101990777B1 publication Critical patent/KR101990777B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11898—Input and output buffer/driver structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

정전 방전(ESD) 보호를 갖는 집적회로와, 이 집적회로 내부에서 이와 같은 ESD 보호를 제공하는 방법이 개시된다. 집적회로는, 집적회로에 의해 요구된 처리 기능을 수행하는 기능 부품들을 갖는 기능회로와, 기능회로와 집적회로 외부의 부품들 사이에서 인터페이스를 제공하는 인터페이스 회로를 구비한다. 집적회로는, 표준 셀로 이루어진 기능 부품들 중에서 어느 것이 내부에 구성되는 부품 레벨층들과, 기능 부품들에 대한 전력 분포 하부구조를 제공하는 전력 그리드층들과, 전력 그리드층들과 부품 레벨층들 사이에 위치하고 기능 부품들 사이의 접속을 제공하는 개재층들을 포함하는 복수의 층으로 이루어진다. 기능회로는, 부품 레벨층들 내부에만 위치하여 관련된 1개 이상의 기능 부품들에 대해 ESD 보호를 제공하도록 구성된 적어도 1개의 정전 방전(ESD) 보호회로를 더 구비한다. 이와 같은 접근방법은, 필요한 ESD 보호가 기능회로 내부에 국부적으로 제공될 수 있도록 하는 한편, 기능회로의 다양한 기능 부품들의 배치와 이들 사이의 라우팅에 대해 유연성을 유지한다.

Description

집적회로와 이와 같은 집적회로 내부에서 정전 방전 보호를 제공하는 방법{INTEGRATED CIRCUIT AND METHOD OF PROVIDING ELECTROSTATIC DISCHARGE PROTECTION WITHIN SUCH AN INTEGRATED CIRCUIT}
본 발명은, 정전 방전(electrostatic discharge: ESD) 보호회로를 구비한 집적화로와, 이와 같은 집적회로 내부의 ESD 보호를 제공하는 방법에 관한 것이다.
일반적으로, 집적회로는, 기능회로와 집적회로의 외부 부품들 사이의 인터페이스를 제공하는 인터페이스 회로(입출력(I/O) 회로로도 불리는 일이 많다)와 함께, 집적회로의 처리기능을 행하는데 필요한 기능회로를 구비한다. 인터페이스 회로는, 기능회로를 둘러싸고 집적회로의 입출력 요건을 용이하게 하기 위해 모든 필요한 I/O 셀을 포함하는 I/O 링의 형태를 취하는 경우가 많다.
집적회로는 다양한 ESD 소스를 겪을 수 있으며, 이들 ESD 소스로부터 기능회로를 보호하는 것이 필요하다. 보통, I/O 링의 해당 I/O 셀들 내부에 ESD 보호회로를 포함시킴으로써 이것이 달성된다.
집적회로의 크기와 복잡성이 증가하고 다중 전력 도메인(multiple power domain) 등의 기능을 포함함에 따라, 관련된 I/O 링을 설계할 때 이것이 상당한 문제를 일으킬 수 있다. 특히, I/O 카운트(count)가 증가함에 따라, 이것은 I/O 링 내부에 상당한 공간 제약을 일으켜, ESD 보호회로를 포함시킨 I/O 셀을 포함하는 다양한 I/O 셀들에 대해 더욱 더 공간 효율적인 설계의 필요성을 발생한다. 다중 전력 도메인들의 복잡성 증가에 따라, 모든 다중 전력 도메인에 대해 적절한 ESD 보호를 제공하는 것도 필요하다.
집적회로 구현 기술의 진보도 ESD 보호 메카니즘에 대한 추가적인 문제를 일으킨다. 집적회로에 대한 플립칩 조립 기술은, 칩 내부의 다양한 개소에서 외부 접속이 수립될 수 있도록 하며 외부 접속이 I/O 링에 한정되지 않도록 하는 범프 접점들의 어레이를 제공한다. 이와 같은 플립칩 조립에, 예를 들면, 적절한 범프 접점에서 파워 접속이 행해질 수 있도록 함으로써 다중 전력 도메인들의 수립에서 향상된 유연성을 제공할 수 있기는 하지만, I/O 링 내부의 ESD 보호회로에 필요한 라우팅(routing)으로 인해, 다중 전력 도메인에 대해 적절한 ESD 보호를 제공하는 문제를 복잡하게 만든다.
문헌 "Comprehensive ESD Protection for Flip-Chip Products in a Dual Gate Oxide 65nm CMOS Technology" by J Miller et al, EOS/ESD Symposium 06/186, 4A, 4-1 to 4-10에는, 플립칩 제품에서 사용되는 모듈러 ESD 레일 클램프(rail clamp) 네트워크 구성에 대해 기재되어 있다. 전술한 기술에 따르면, 파워/접지 또는 스페이서 셀을 필요로 하지 않으면서, 출력 VDD(OVDD) 세그먼트에 대한 모든 필요한 ESD 구성요소들이 전체가 이 세그먼트에 대한 I/O 셀 내부에 포함된다. 이와 같은 접근방법이 더 효율적인 설계로 인해 I/O 링 내부에서 공간 절약이 달성될 수 있도록 할 수는 있지만, 기능회로 내부의 기능 부품들의 그룹(예를 들면, 특정한 전력 도메인과 연관된 기능 부품들의 그룹)을 I/O 링 내부에 설치된 ESD 보호 구성요소들과 효율적으로 어떻게 결합시킬지에 대해 중요한 문제가 여전히 발생한다. 특히, 기능부품의 그룹이 (예를 들면, 집적회로의 중앙 영역을 향해) I/O 링으로부터 비교적 멀리 떨어져 있으면, I/O 링 내부에서 부품들과 관련 ESD 보호 소자들 사이의 적절한 라우팅 경로를 찾는 것이 매우 곤란할 수 있으며, 특정한 상황에서는 실행 불가능할 수 있다. 라우팅을 찾을 수 있을 때에도, 이 라우팅이 비교적 길면, 기능 부품들과 EDO 보호회로 사이의 경우에 추가적인 저항이 존재하게 되어, 필요한 ESD 클램프의 증가를 초래함으로써, I/O 링 내부의 ESD 보호회로에 대한 공간 요건을 증가시킬 수 있다.
문헌 "ESD Protection Design Challenges for a High Pin-Count Alpha Microprocessor in a 0.13㎛ CMOS SOI Technology" by P. Juliano et al, EOS/ESD Symposium Proceedings 2003에는, 전통적인 I/O 링을 사용하는 대신에, 집적회로의 영역 내부에 다수의 별개의 I/O 블록들을 포함시키도록 바닥부 계획(floor plan)을 변형하는 집적회로 배치가 개시되어 있다. 상기한 분포된 I/O 블록을 사용하는 것은 해당 I/O 셀 내부의 ESD 보호회로가 해당 기능 부품에 물리적으로 더 근접하개 배치될 수 있도록 함으로써 전술한 라우팅 문제의 일부를 해소할 수 있기는 하지만, 바닥부 계획 단계에서 고정해야 하는 다수의 I/O 블록들의 배치로 인해, 이와 같은 구성이 I/O 링에 비해 유연성을 상당히 줄인다. I/O 링을 사용하지 않는 이와 같은 I/O 셀의 이용은, 플립칩 구현을 이용해야 한다는 요건이 존재하여, 와이본드 패키징 가능성을 막기 때문에, 유연성에도 영향을 미친다. 더구나, 기판 위에 집적회로를 구현하는데 사용되는 다수의 층들을 고려하면, I/O 셀들은 일반적으로 매우 "하이(high)"가 되어, 사실상 집적회로를 구성하는 모든 층들을 차지한다. 예를 들어, 전술한 플립칩 구현을 고려하면, I/O 셀들이 보통 모든 층들을 통해 실리콘 기판으로부터 재분배(redistribution: RDL)층까지 뻗는다. 따라서, I/O 블록들이 놓일 때마다, 이들 블록이 한쪽에 위치하는 기능 부품들과 다른쪽에 위치하는 기능 부품들 사이에 유효한 장벽을 제공하여, 집적회로 설계에 매우 중대한 장벽을 쌓게 된다.
따라서, 집적회로에 대한 향상된 ESD 보호 장치를 제공하는 것이 바람직할 것이다.
제 1 면에 따르면, 본 발명은, 집적회로로서, 상기 집적회로에 의해 요구된 처리 기능을 수행하도록 구성된 기능 부품들을 포함하는 기능회로와, 상기 기능회로와 상기 집적회로 외부의 부품들 사이에서 인터페이스를 제공하도록 구성된 인터페이스 회로를 구비하고, 상기 집적회로는 복수의 층으로 구성되고, 상기 복수의 층은, 표준 셀로 이루어진 상기 기능 부품들 중에서 어느 것이 내부에 구성되는 부품 레벨층들(component level layers)과, 상기 기능 부품들에 대한 전력 분포 하부구조(infrastructure)를 제공하는 전력 그리드층들(power grid layers)과, 상기 전력 그리드층들과 상기 부품 레벨층들 사이에 위치하고 상기 기능 부품들 사이의 접속을 제공하는 개재층들(intervening layers)을 구비하고, 상기 기능회로는, 상기 부품 레벨층들 내부에만 위치하여 관련된 1개 이상의 상기 기능 부품들에 대해 ESD 보호를 제공하도록 구성된 적어도 1개의 정전 방전(ESD) 보호회로를 더 구비한 집적회로를 제공한다.
본 발명에 따르면, 집적회로는 인터페이스 회로 내부에 설치되지 않고 그 대신에 기능 회로 내부에만 위치하도록 구성된 적어도 1개의 ESD 보호회로를 구비함으로써, ESD 보호회로가 ESD 보호회로를 제공하고 있는 기능 부품에 국부적으로 놓일 수 있게 한다. 더구나, 이 ESD 보호회로가 집적회로의 부품 레벨층들을 벗어나 뻗지 않도록 구성되므로, ESD 보호회로가 표준 셀로 이루어진 기능 부품들의 어느 것과 유사한 높이 프로파일을 갖는다. ESD 보호회로가 부품 레벨층들 위의 층들 내부로 뻗지 않으므로, 부품 레벨층들 내부의 ESD 보호회로에 대한 필요한 영역 소모에 관한 것 이외에는, ESD 보호회로가 기능회로의 기능 부품들의 레이아웃에 대해 상당한 제약을 가하지 않으면서 관련 기능 부품들에 국부적으로 필요한 ESD 보호 메카니즘이 설치될 수 있게 한다. 특히, 한 개 이상의 전술한 ESD 보호회로가 기능회로 내부에 설치되는 경우에도, 기능 부품들의 배치에 대해, 그리고 개재층들을 사용하는 기능 부품들 사이의 라우팅에 대해, 집적회로 설계의 레이아웃 단계 중에 다수의 기능 부품들을 배치하고 접속하는데 사용되는 위치 및 루트 도구(place and route tool)가 큰 유연성을 유지한다.
본 발명의 ESD 보호회로가 집적회로의 부품 레벨층들 내부에만 존재하도록 제약을 받는 것으로 인해 이 ESD 보호회로가 이미 상당한 라우팅 유연성을 제공하기는 하지만, 일 실시예에서는, ESD 보호회로에 의해 사용되지 않는 ESD 보호회로를 통과하는 적어도 1개의 통신 채널을 제공하고 각각의 통신 채널이 ESD 보호회로에 의해 분리된 제 1 및 제 2 기능 부품들 사이에 통신 경로를 제공하도록 각각의 ESD 보호회로를 배치함으로써, 추가적인 라우팅 유연성을 달성할 수 있다. 따라서, 이와 같은 실시예에서는, ESD 보호회로에 의해 분리된 기능 부품들 사이의 통신이 부품 레벨층들 위에 놓이는 층들 내부로 이어지는 접속 경로들에 의해 달성될 수 있을 뿐만 아니라, 상기 적어도 1개의 통신 채널의 존재로 인해, 부품 레벨층들 그 자체 내부의 ESD 보호회로를 통해 1개 이상의 통신 경로가 수립될 수 있다.
통신 채널들은 다양한 방식으로 제공될 수 있다. 그러나, 일 실시예에서는, 제 1 및 제 2 기능 부품들이 적어도 1개의 행(row) 내부에 배치되고, 이 적어도 1개의 행을 따라 이어지고 ESD 보호회로를 통과하는 적어도 1개의 라우팅 트랙에 의해 각각의 통신 채널이 제공된다. 따라서, 이와 같은 실시예에서는, 1개 이상의 라우팅 트랙들이 ESD 보호회로의 부품들 중 어느 것에도 접속되지 않고 ESD 보호회로를 직접 통과함으로써, ESD 보호회로의 양쪽에 설치된 기능 부품들 사이에 통신 경로를 제공하도록 ESD 보호회로가 설계된다.
부품 레벨층들은 다양한 방식으로 형성될 수 있다. 그러나, 특정한 일 실시예에서는, 부품 레벨층들이 기판 위에 설치되고 기판에서 가장 멀리 떨어진 부품 레벨층들의 상단층을 형성하는 금속 2(metal 2: M2) 층을 구비한다. 따라서, 이와 같은 실시예에서는, 기능회로 내부에 설치된 ESD 보호회로가 금속 2 층을 벗어나 뻗지 않도록 제약을 받는다.
ESD 보호회로의 높이가 아니라, ESD 보호회로가 차지하는 영역을 고려하면, ESD 보호회로는 다양한 방식으로 배치될 수 있다. 그러나, 일 실시예에서는, 기능 부품들이 복수의 행으로 배치되고, 각 행이 표준 셀 피치에 의해 결정된 폭(행 높이로도 불린다)을 갖고, 각각의 ESD 보호회로는 정수의 상기 행을 점유하도록 구성된다. 정수의 행을 점유하도록 ESD 보호회로를 제한함으로써, 이와 같은 구성은 (ESD 보호회로의 부품들에 의해 점유된 영역 위에) 추가적인 영역 손실을 도입하지 않고 기능회로 내부에의 ESD 보호회로의 용이한 집적을 허용한다.
일 실시예에서는, 상기 기능회로는 복수의 상기 기능 부품들로 형성된 적어도 1개의 매크로셀 소자를 구비하고, 상기 매크로셀 소자는 상기 부품 레벨층들을 넘어서 상기 개재층들 내부로 뻗어 상기 매크로셀의 기능 부품들 사이에서 필요한 접속을 제공한다. 이와 같은 매크로셀은 보통 전력 그리드층들에 의해 전력이 공급된다. 매크로셀의 개별적인 기능 부품들은 표준 셀로 구성되거나 구성되지 않아도 되지만, 매크로셀의 개별적인 기능 부품들이 표준 셀로 구성되는지 여부에 무관하게, 매크로셀의 전체 높이가 부품 레벨층들을 넘어서 개재층들 내부로 뻗어, 매크로셀의 기능 부품들 사이의 다수의 접속이 수용될 수 있도록 한다. 이와 같은 매크로셀과 비교할 때, ESD 보호회로의 높이가 부품 레벨층들을 넘어서 뻗지 않도록 제약을 받으며, 더구나 ESD 보호회로가 부품 레벨층들 내부의 ESD 보호회로를 통과하는 적어도 1개의 통신 채널을 옵션으로 구비하는 것으로 인해, 본 실시예들의 ESD 보호회로가 위치 및 루트 도구에 대해 상당히 제약을 덜 가한다는 것을 알 수 있다.
ESD 보호회로는 다양한 시나리오로 사용될 수 있다. 일 실시예에서는, 다수의 전력 도메인들이 집적회로 내부에 설치되고, 적어도 1개의 ESD 보호회로가 특정한 전력 도메인 내부의 관련된 1개 이상의 기능 부품들에게 ESD 보호를 제공하도록 구성된다.
일 실시예에서는, 기능회로가 1개 이상의 전술한 ESD 보호회로를 구비해도 되고, 더구나 인터페이스 회로가 1개 이상의 표준 ESD 보호 소자(예를 들면, I/O 링의 I/O 셀들 내부의 부품들로서)를 제공해도 된다. 일 실시예에서, 임의의 특정한 전력 도메인에 대한 ESD 보호를 전술한 실시예들의 1개 이상의 ESD 보호회로에 의해서만 제공해도 되고, 인터페이스 회로 내부의 표준 ESD 보호 소자들에 의해서만 제공해도 되고, 또는 이들 2가지 형태의 ESD 보호회로의 조합에 의해 제공해도 된다.
집적회로는 다양한 방법으로 형성될 수 있다. 그런, 일 실시예에서는, 집적회로가 범프 접속점들의 어레이를 제공하는 플립칩 구현을 갖고, 상기 특정한 전력 도메인에 대한 전력 공급이 상기 어레이에 있는 다수의 상기 범프 접속점들을 통해 제공된다.
특정한 일 실시예에서, 상기 특정한 전력 도메인에 대해 전력을 공급하는데 사용된 범프 접속점들은 인터페이스 회로에서 멀리 떨어진 어레이의 영역에 위치한다. 따라서, 이와 같은 실시예들에서는, 인터페이스 회로 내부에 설치된 표준 ESD 보호 소자들(이것은 라우팅 문제를 일으키거나 및/또는 인터페이스 회로 내부의 영역 제한을 악화시킨다)을 사용하려고 애쓰는 대신에, 기능회로의 일부로서 설치되고 부품 레벨층들 내부에만 위치하도록 제약을 받는 전술한 실시예들의 ESD 보호회로를 사용하는 것이 유리하다.
전술한 실시예들의 ESD 보호회로를 기능회로 내부에 삽입하게 하는 다수의 메카니즘이 존재한다. 그러나, 일 실시예에서는, 각각의 이와 같은 보호회로가 집적회로에 대한 설계과정의 레이아웃 단계 중에 위치 및 루트 도구에 의해 기능회로 내부에 삽입된다. 이와 같은 ESD 보호회로가 점유하는 영역에 의존하여, 특정한 구현에서는, ESD 보호회로를 표준 셀로서 예시함으로써, 설계 과정의 레이아웃 단계 중에 필요할 때 기능회로 내부에 그것을 포함시키는 것을 더욱 단순화하는 것이 가능할 수도 있다.
제 2 면에 따르면, 본 발명은, 집적회로에 의해 요구된 처리 기능을 수행하는 기능 부품들을 포함하는 기능회로와, 상기 기능회로와 상기 집적회로 외부의 부품들 사이에서 인터페이스를 제공하는 인터페이스 회로를 갖는 상기 집적회로에 대해 정전 방전 보호를 제공하는 방법으로서, 상기 집적회로는 복수의 층으로 구성되고, 상기 복수의 층은, 표준 셀로 이루어진 상기 기능 부품들 중에서 어느 것이 내부에 구성되는 부품 레벨층들과, 상기 기능 부품들에 대한 전력 분포 하부구조를 제공하는 전력 그리드층들과, 상기 전력 그리드층들과 상기 부품 레벨층들 사이에 위치하고 상기 기능 부품들 사이의 접속을 제공하는 개재층들을 구비하고, 상기 제공방법은, 상기 집적회로에 의해 요구된 상기 처리 기능을 수행하는데 필요한 기능 부품들을 결정하는 단계와, 정전 방전(ESD) 보호를 필요로 하는 기능 부품들의 그룹들을 식별하는 단계와, 상기 식별된 그룹들 중에서 적어도 한 개의 그룹에 대해, 상기 부품 레벨층들 내부에만 위치하여 상기 적어도 1개의 그룹에 대해 ESD 보호를 제공하도록 구성된 적어도 1개의 ESD 보호회로를 이 그룹과 관련된 기능회로 내부에 설치하는 단계를 포함하는, 정전 방전 보호 제공방법을 제공한다.
특정한 일 실시예에서는, 각각의 식별된 그룹에 대해, 상기 방법은, 소정의 기준을 적용하여, 상기 기능회로 내부의 상기 적어도 1개의 ESD 보호회로를 사용하여 상기 적어도 1개의 그룹에 대해 ESD 보호를 제공할 것인지 또는 상기 인터페이스 회로 내부의 ESD 보호 소자들을 사용하여 상기 적어도 1개의 그룹에 대해 ESD 보호를 제공할 것인지를 판정하는 단계를 더 포함한다.
제 3 면에 따르면, 본 발명은, 집적회로로서, 상기 집적회로에 의해 요구된 처리 기능을 수행하는 기능 부품수단들 포함하는 기능회로수단과, 상기 기능회로수단과 상기 집적회로 외부의 부품들 사이에서 인터페이스를 제공하는 인터페이스 회로수단을 구비하고, 상기 집적회로는 복수의 층으로 구성되고, 상기 복수의 층은, 표준 셀로 이루어진 상기 기능 부품수단들 중에서 어느 것이 내부에 구성되는 부품 레벨층들과, 상기 기능 부품수단들에 대한 전력 분포 하부구조를 제공하는 전력 그리드층들과, 상기 전력 그리드층들과 상기 부품 레벨층들 사이에 위치하고 상기 기능 부품수단들 사이의 접속을 제공하는 개재층들을 구비하고, 상기 기능회로수단은, 상기 부품 레벨층들 내부에만 위치하여 관련된 1개 이상의 상기 기능 부품수단들에 대해 ESD 보호를 제공하는 적어도 1개의 정전 방전(ESD) 보호수단을 더 구비한 집적회로를 제공한다.
이하, 다음의 첨부도면에 예시된 실시예들을 참조하여 본 발명을 더욱 상세히 설명한다.
도 1은 실시예들의 기술이 사용되는 집적회로를 개략적으로 나타낸 도면이다.
도 2는 일 실시예의 ESD 클램프 셀을 포함하는, 다양한 종류의 셀들에 의해 점유된 집적회로 내부의 높이를 나타낸 도면이다.
도 3은 일 실시예에 따른 도 2의 부품 레벨층들을 구성하는 층들을 개략적으로 나타낸 것이다.
도 4a 및 도 4b는 일 실시예의 ESD 클램프 셀이 어떻게 일 실시예에 따른 2개의 표준셀들 사이의 기능회로의 레이아웃 내부에 포함되는지를 예시한 것이다.
도 5는 실시예들의 기술이 사용되는 플립칩 구현을 개략적으로 나타낸 것이다.
도 6은 일 실시예에 따라 도 1의 기능회로 내부에 다수의 전력 도메인들이 수립되는 방식을 개략적으로 나타낸 것이다.
도 7a 및 도 7b는 실시예들의 ESD 클램프셀들을 사용하여 일 실시예에 따른 집적회로 내부의 다수의 전력 도메인들에 대해 국부적인 ESD 보호를 제공하는 방법을 개략적으로 나타낸 것이다.
도 8은 집적회로의 플립칩 구현 내에서 I/O 링의 셀들을 사용하여 ESD 보호를 제공하려고 시도하는 것에 의해 일어날 수 있는 문제점을 예시한 것이다.
도 9는 도 8을 참조하여 설명한 문제를 일 실시예에 따른 ESD 클램프 셀을 해소할 수 있는 방법을 예시한 것이다.
도 10은 (실시예의 ESD 클램프를 포함하는) 부품 레벨층들 내부의 다수의 부품들 사이에서 접속이 수립되는 방법과 일 실시예에 따른 범프 접속점들을 통해 주어지는 전력공급을 예시한 것이다.
도 11은 기능 부품들의 특정한 블록들에 대해 ESD 보호를 제공하는 법을 결정하기 위해 일 실시예에 따른 위치 및 루트 처리 중에 취해지는 판정을 나타낸 흐름도이다.
도 12a 내지 도 12c는 실시예들의 ESD 보호회로를 구성하는데 사용될 수 있는 다양한 형태의 회로를 나타낸 것이다.
도 13a 내지 도 13c는 일 실시예에 따른 ESD 보호회로의 레이아웃을 개략적으로 나타낸 것이다.
도 14a 내지 도 14c는 일 실시예에 따른 도 13a 내지 도 13c의 회로의 레이아웃을 사용하여 다양한 크기의 ESD 보호 클램프를 달성할 수 있는 방법을 예시한 것이다.
도 1은 실시예들의 기술을 적용할 수 있는 집적회로를 개략적으로 나타낸 것이다. 도 1에 도시된 것과 같이, 집적회로의 필요한 처리 기능을 수행하도록 구성된 복수의 기능 부품들(25)을 포함하는 기능회로(20)를 구비한다. 반도체 집적회로의 설계에 있어서, 집적회로의 레이아웃을 생성하기 위해 (예를 들어, 게이트 레벨 네트리스트(netlist) 또는 설계의 레지스터 전송 언어(Register Transfer Language) 고차 레벨 표시의 형태를 갖는) 계획화된 집적회로의 기능 설계를 이용하는 자동화된 도구와 표준 셀들(기능 부품들을 규정하고 기능 설계에 따라 집적회로의 레이아웃을 구성하는 "빌딩 블록(building block)들"에 해당하는 표준 셀들)의 세트를 제공하는 셀 라이브러리를 제공하는 것이 알려져 있다. 일 실시예에 있어서, 기능회로(20)의 기능 부품들(25)의 적어도 일부가 이와 같은 표준 셀들로 이루어진다.
일반적으로, 표준 셀들은 자동화된 도구에 의해 행들(28)로 배치되고(이들 행은 수평으로 이어지는 것으로 생각한다), 임의의 주어진 표준 셀이 다른 주어진 표준 셀 옆에 놓이도록 각 표준 셀의 좌측 및 우측 경계가 형성된다. 따라서, 적은 라우팅 오버헤드를 갖는 기능 설계의 요건을 충족시키기 위해 자동화된 도구는 어떤 표준 셀들이 어디에 놓이는지에 대해 자유로운 선택을 갖는다. 일부 표준 셀들은 한 개의 행 내에 들어맞도록 제약이 가해지는 한편, 다른 표준 셀들은 정수의 행 폭(행 높이라고도 칭한다)인 폭을 갖는다.
도 1의 실시예에서는, 기능회로와 집적회로 외부의 부품들 사이에 인터페이스를 제공하는 인터페이스 회로를 구성하는 I/O 링(10)에 의해 기능회로(20)가 둘러싸인다. 일반적으로, I/O 링은 특정한 I/O 접속을 제공하는 복수의 I/O 셀들(15)로 구성된다.
도 2는 집적회로 내부에 설치된 다양한 종류의 셀들을 나타낸 것으로, 그들의 상대적인 높이(즉, 도 1에 도시된 평면도에 수직)를 표시하고 있다. 도시된 것과 같이, 집적회로는 실리콘 기판(90) 위에 세워진 복수의 층으로 이루어진다. 특히, 실리콘 기판(90) 위에 세워진 제 1 복수의 층은 개별 기능 부품들이 형성되는 부품 레벨층들(65)을 구성한다. 특히, 표준 셀(80)로 이루어진 기능 부품들은 이들 부품 레벨층 내부에만 위치하게 된다. 또한, 다양한 기능 부품들에 대한 전력 분포 하부구조를 수립하기 위해 전력 그리드층들(55)이 제공되고, 그후 파워 그리드층들(55)과 부품 레벨층들(65) 사이에 다수의 개재층들(60)이 설치되어 기능 부품들 사이의 접속을 제공한다. 이들 접속은 다양한 형태, 예를 들어 직접 점대점 접속, 버스 연결 구조 등을 취할 수 있다. 일부 실시예에서는, 이들 개재층들을 사용하여 전력 바이어싱(biasing) 기능을 행해도 된다. 일부 구현예에서는, 전력 그리드층들(55) 위에 1개 이상의 층들이 존재하게 된다. 예를 들면, 플립칩 구현을 고려하면, 재분배(RDL)층(50)이 전력 그리드층들(55) 위에 설치된다.
기능회로는, 개별적인 기능 부품들을 포함할 뿐만 아니라, 1개 이상의 매크로셀들(75)도 포함한다. 매크로셀 소자는, 다수의 기능 부품들로 형성되고, 도 2에 도시된 것과 같이, 매크로셀의 기능 부품들 사이의 필요한 접속을 수용하기 위해 보통 부품 레벨층들을 넘어서 개재층들 내부로 수직 방향으로 뻗는다.
도 2에 도시된 것과 같이, I/O 링을 구비한 I/O 셀들(70)은, 부품 레벨층들, 개재층들과 보통 전력 그리드층들을 거쳐 뻗어, 거의 집적회로의 전체 수직 높이를 점유한다.
전술한 실시예들에 따르면, 기능회로 내부에만 위치하여 ESD 보호를 필요로 하는 기능 부품들에 근접하여 배치될 수 있도록 구성된 새로운 ESD 클램프 셀(85)이 설치된다. 더구나, 도 2에 도시된 것과 같이, 이 ESD 클램프 셀은, 부품 레벨층들(65) 내부에만 존재하도록 구성되어, 다수의 기능 부품들간의 접속을 수립하기 위해 개재층들(60) 내부에서 유연성을 유지한다.
도 3은 일 실시예에 따른 부품 레벨층들(65)을 구성하는 다양한 층들을 나타낸 것이다. 특히, 도시된 것과 같이, 1개 이상의 확산층(92)이 기판(90) 내부 또는 기판 위에 설치되고, 그 위에 폴리실리콘층(93)이 설치된다. 폴리실리콘층 위에는 금속 1 층(94)이 존재하고, 이 금속 1층은 비아층(95)에 의해 금속 2 층(96)에 의해 분리된다. 금속 2 층은 부품 레벨층들(65)의 상단층을 구성하므로, 전술한 실시예들의 ESD 클램프 셀(85)이 금속 2 층(96)을 넘어서 뻗지 않도록 제약을 받는다. 이것은, 기능회로를 형성하는데 필요한 기능 부품들을 설치하고 접속하기 위해 설계의 레이아웃 단계 중에 사용되는 위치 및 루트 도구에 대해 상당한 제약을 가하지 않으면서도, 기능회로 내부에서 필요할 때 이와 같은 ESD 클램프 셀들의 형성에 대해 상당한 유연성을 제공한다.
도 4a는 위치 및 루트 처리 중에 나란히 놓일 수도 있는 2개의 표준 셀 100, 110을 나타낸 것이다. 도 4a에서는, 측면도가 아니라 평면도를 제시하였으며, 각각의 표준 셀은 1개 이상의 행과 같은 폭을 갖는다. 라우팅 트랙들(155)은 행을 따라 뻗으며, 행을 따라 배치된 다수의 표준 셀들 사이에서 통신 경로를 제공한다.
도 4b는, 라우팅 트랙들이 행에 있는 표준 셀들 사이의 통신 경로로서 계속 사용될 수 있도록 하면서, 본 실시예들에 따른 ESD 클램프 셀이 2개의 표준 셀 사이에 삽입되는 방법을 나타낸 것이다. 특히, ESD 클램프 셀(120)은 이들 표준 셀의 동작을 방해하지 않으면서 2개의 표준 셀 사이에 배치될 수 있도록 구성된다. ESD 클램프 셀이 그것에 인접한 표준 셀과 동일한 폭을 가져도 되지만, 도 4b에 개략적으로 도시한 것과 같이, 표준 셀들의 폭을 초과하는 폭을 가질 수 있다. 그러나, 일반적으로, (ESD 클램프 셀 자체에 필요한 영역 위의) 추가적인 영역 손실이 없이 위치 및 루트 처리에서 최상의 집적을 허용할 수 있도록 정수의 행 폭과 동일하게 폭이 설정된다. 1개 이상의 라우팅 트랙들(115)이 ESD 클램프 셀 자체의 부품들에 의해 사용되지 않으면서 ESD 클램프 셀(120)을 통과하도록 배치됨으로써, 부품 레벨층들 내부에 ESD 클램프 셀을 통과하는 적어도 1개의 통신 채널을 제공한다. 그 결과, ESD 클램프 셀(120)의 존재에도 불구하고 특정한 행에 있는 표준 셀들이 라우팅 트랙들을 통해 서로 계속 통신할 수 있다. 더구나, 이전에 설명한 도 2에서 알 수 있는 것과 같이, ESD 클램프 셀(120)이 부품 레벨층들(65)을 넘어서 뻗지 않도록 제약을 받는 것에 의해, 표준 셀들 사이의 접속을 개재층들(60) 내에서 용이하게 얻을 수도 있다.
도 5는 플립칩 구현을 개략적으로 나타낸 것이다. 이와 같은 구현에서는, 인쇄회로기판(PCB)(220)이 다수의 접점 볼들(230)을 구비하고, PCB(220) 위에 설치된 각각의 집적회로가 복수의 범프(210)를 거쳐 PCB에 접합된다. 이와 같은 한가지 집적회로를 도 5에 집적회로(200)로 도시하였다. 집적회로는 반전된("플립된") 배치로 PCB 위에 실장되어, 기판이 PCB로부터 멀리 떨어지고, RDL층이 집적회로(200)를 PCB(220)와 접속하는 범프들(210)에 대해 접촉층을 제공한다.
범프들은 x 및 y 방향으로 어레이로 형성되어, 집적회로(200) 내부의 기능 부품들의 특정한 블록들에 외부 신호를 접속하는 매우 큰 유연성을 제공한다. 특히, 이와 같은 모든 신호가 I/O 링을 거쳐 집적회로(200) 위로 전송될 필요가 없다. 그러나, 전통적으로, 모든 ESD 보호회로가 I/O 링 내부에 설치되었으며, 범프 접점들을 사용하여 I/O 링에서 비교적 멀리 떨어진 부품들의 블록에 전원 접속을 제공하는 특정한 상황에서는, 필요한 ESD 보호를 제공하기 위해 I/O 링으로 다시 라우팅 경로를 설치할 필요성으로 인해, 이와 같은 범프 접점들의 사용이 문제가 되었었다. 이와 같은 라우팅 경로는 만들기 곤란할 수 있으며, 만들 수 있는 경우에도, I/O 링 내부에 설치된 ESD 구조 내에서 보상을 할 필요가 있는 상당한 저항 손실을 일으킬 수 있다. 이것은, 특정한 구현에서 범프들(210)을 실용상 어떻게 사용할 수 있는지에 대해 현재까지 특정한 제한을 하여 왔다.
범프들(210)을 이용하는 것이 매우 유용한 한가지 응용은 다중 전력 도메인의 영역에 존재한다. 특히, 도 6에 도시된 것과 같이, 별개의 격리된 전력 도메인들에 존재하는 부품들을 제공하도록 기능회로가 구획될 수도 있다. 도 6의 예에서는, 5개의 전력 도메인들 250, 260, 270, 280 및 290이 도시되어 있다. 전력 도메인들이 I/O 링에 비교적 근접하여 있을 때, I/O 링들 내부의 기존의 ESD 클램프 구조들을 사용하여 ESD 보호를 여전히 제공하면서도, 전력 도메인 위에 놓이는 범프 접점들(210)을 사용하여 필요한 전력 공급 접촉을 수립하는 것이 가능하다. 그러나, 예를 들어 도 6에서 전력 도메인 270으로 예시한 것과 같이, 해당 전력 도메인이 I/O 링에 근접하지 않을 때 특히 문제가 될 수 있다. 어떤 경우에는, 본 발명의 ESD 클램프 셀을 사용하기 전에는, 필요한 ESD 보호를 위해 I/O 링으로 다시 링크를 제공하기 위해 사용가능한 명백한 경로가 존재하지 않기 때문에, 이와 같은 부품들의 블록에 대해 별개의 격리된 전력 공급을 제공하는 것이 가능하지 않았을 것이다. 그러나, 기능회로 내부에만 위치하고 부품 레벨층들 내부에만 위치하도록 제약을 받는 본 실시예들의 전술한 ESD 클램프 셀들을 사용하면, 필요한 ESD 보호를 지원하면서, 이와 같은 전력 도메인 분할을 용이하게 달성할 수 있다.
이것은 도 7a 및 도 7b를 참조하여 개략적으로 예시하였다. 도 7a에 개략적으로 나타낸 것과 같이, 범프 기술은 칩 내부의 많은 다른 위치에서 접속 기능을 제공하지만, 지금까지는 필요한 ESD 보호 구조가 칩의 주변에 위치한 I/O 링 내부에 보통 존재하는 I/O 셀들 내부에만 설치될 수 있었으므로, (예를 들어, 도 7a에 접점 VDD2 내지 VDD5로 개략적으로 예시한 것과 같이) 칩의 중간에 있는 범프들에 직접적으로 접속되는 격리된 코어 전력 도메인들을 효율적으로 보호하는 것이 불가능하였다. 따라서, 이와 같은 실시예에서는, I/O 링 내부의 기존의 ESD 클램프 구조들 310, 325가 (접점 VDD1, VDD6 및 VSS를 지원하는) 집적회로의 주변 근처에 설치된 전력 공급 패드들 300, 305, 315, 320과 관련해서만 사용될 수 있었다. 더구나, 필요한 ESD 보호 특징을 포함시키기 위해 특정한 전력 도메인으로부터 I/O 링으로 적절한 라우팅을 수립할 수 있었던 경우에도, 이들 경로의 저항이 추가적인 전압 강하를 일으켜, I/O 링 내부의 이와 같은 ESD 클램프들의 효율을 저하시킬 수 있었다.
그러나, 도 7b에 도시된 것과 같이, 전술한 실시예들의 ESD 클램프 셀들을 사용할 때에는, 전술한 실시예들에서 사용된 클램프의 표준 셀 호환 레이아웃으로 인해, (ESD 셀들을 포함시키는 영역 불이익 이외에는) 위치 및 루트 도구를 통해 표준 셀 배치를 방해하지 않으면서 ESD 위험에 대한 국부적인 해결책을 달성할 수 있다. 따라서, 도 7b에서는, ESD 클램프들 337, 347, 357, 367은, 전체가 기능 블록 내부에 존재하고 부품 레벨층들 내에만 존재하도록 제약을 받는 전술한 실시예들의 ESD 클램프를 나타낸다. 이와 같은 ESD 클램프들은 설계에 용이하게 포함시킬 수 있으며, ESD 보호를 구현하는 효율적인 해결책을 제공한다.
도 8은 I/O 링 내부에서 ESD 클램프 구조를 사용하려고 시도할 때 격리된 전력 도메인들에 대해 일어날 수 있는 문제를 개략적으로 나타낸 것이다. 특히, 도 8은 상단에 설치된 범프 접점들 420의 어레이 내부에 있는 칩의 RDL 층을 아래로 내려다 본 평면도를 나타낸 것이다. 기능회로(410)의 가장자리 주위에 I/O 링(400)도 도시되어 있다. I/O 링에 근접하여 존재하는 격리된 전력 도메인 430에 대해, I/O 링(400) 내부의 관련된 ESD 클램프 구조들 437, 442에 대해 RDL 접속 경로 439 444를 용이하게 제공하면서, 범프 접점들 435, 440에 의해 VDD 및 VSS 접속이 제공될 수 있다. 그러나, I/O 링(400)에서 더 멀리 떨어진 격리된 전력 도메인 445에 대해서는, 일렉트로마이그레이션(electromigration), 특정한 최소 RDL 트랙 폭을 좌우하는 직렬 저항 및 ESD 전류 용량 한계와 특정한 피치를 좌우하는 펌프들의 크기 등의 문제로 인해, I/O 링 내부의 관련된 ESD 클램프 구조 470, 475에 대한 필요한 RDL 라우팅 트랙들 485, 490의 설치가 문제가 상당히 더 큰 문제가 될 수 있다. 실제로, 현재의 기술 제약 내에서, 4개 또는 5개보다 많은 행의 범프 접점을 가로지르면, 이와 같은 RDL 트랙들에 대해 적절한 라우팅을 찾는 것이 실현불가능하거나 적어도 비효율적이 되는 경우가 많다. 라우팅 트랙들을 수립할 수 있을 때, (그것들의 길이로 인한) 그들의 비교적 높은 저항은 I/O 링 내부의 대응하는 ESD 클램프 구조들 470, 475가 비교적 크게 만들어지도록 요구할 수 있다. 또한, ESD 클램프 구조들 470, 475의 양쪽에 격리 구조 480을 설치하는 것이 필요한 경우가 있어, I/O 링 내부의 공간 제약 문제를 악화시킨다.
도 9는 동일한 격리된 전력 도메인 구조를 나타낸 것이지만, 필요한 ESD 보호를 국부적으로 제공하기 위해, 격리된 전력 도메인 445 내부의 1개 이상의 부품들의 행 내부에 있는 관련된 표준 셀들 460, 465 사이에 전술한 실시예들에 따른 ESD 클램프를 배치하여, VDD 및 VSS 범프 접점들 450, 455로부터 I/O 링으로 RDL 라우팅 배선을 설치할 필요가 없게 만드는 방법을 나타낸 것이다. 따라서, 이와 같이 구성하지 않았더라면 필요했을 것인 ESD 클램프 구조들이 I/O 링 내부에 더 이상 필요하지 않으므로, 다른 I/O 셀들에 대한 I/O 링 위의 공간을 비우게 한다.
도 10은 일 실시예에 따라 도 9에 도시된 2개의 표준 셀 460, 465와 개재하는 ESD 클램프 셀 495를 도 9에 도시된 VDD 및 VSS 범프 접점 450, 455에 접속할 수 있는 방법을 개략적으로 나타낸 것이다. 표준 셀들 460, 465와 ESD 클램프 셀 495 각각은 개재층들을 통해 설치된 관련된 기둥(pillar)들 550, 560, 555를 구비하여, 셀들 사이의 신호 버스 연결을 제공할 뿐만 아니라, 이들 셀에 대한 전력 공급과 접지 접속을 수립한다. 도 10에 개략적으로 나타낸 것과 같이, 각각의 기둥은 다수의 금속층들과 개재하는 비아 접점들로 이루어진다. 신뢰성 제약과 IR 강하 제약에 부합하기 위해 관련된 기둥의 크기를 어떻게 정할지에 대해 결정할 때 각각의 셀의 기능과 그것의 대응하는 구동 강도 및 소비 전력을 고려한다. 위치 및 루트 도구가 제약 파일들을 이용하여 이와 같은 기둥 크기를 결정하도록 구성될 수 있다. 그 결과, 표준 셀 460 등의 일부의 표준 셀이 전원 공급 라인을 위한 한 개의 기둥과 접지 라인을 위한 한 개의 기둥만을 필요로 하는 한편, 표준 셀 465 등의 다른 표준 셀은 일렉트로마이그레이션에 기인하는 노화(ageing) 문제를 해소하기 위해 다수의 전력 공급 및 접지 기둥을 필요로 할 수도 있다. ESD 클램프 셀 495도 보통 다수의 전력 공급 및 접지 기둥을 갖지만, 이들은 ESD 클램프 셀을 통과하는 비교적 높은 전류를 취급하고, IR 강하, 자체 가열(self heating) 또는 심지어 ESD로 인한 열화를 제한하는 역할을 하도록 설치된다.
도 11은, 위치 및 루트 동작을 행할 때, 기능회로 내부에 설치된 국부적인 ESD 클램프 구조와 I/O 링 내부에 설치된 표준 ESD 클램프 구조 사이에서 선택을 행할 수 있는 방법을 나타낸 흐름도이다. 스텝 600에서, 전력 격리를 필요로 하는 기능 부품들의 블록이 존재하는지 여부를 판정한다. 전력 격리는 전력 관리 이유 때문일 수도 있지만, 이와 달리, 다른 이유, 예를 들어 노이즈 격리 때문일 수도 있다. 전력 격리를 필요로 하는 블록이 존재하는 것으로 판정될 때마다, 스텝 610으로 처리를 진행하여, 주변 I/O 링에 대해 효율적인 액세스가 제공될 수 있는지 여부를 판정한다. 효율적인 액세스를 제공할 수 있으면, ESD 클램프 기능을 제공하는 I/O 셀들에 블록을 접속하는 표준 메카니즘이 스텝 620에서 행해진다. 그러나, 주변 I/O 링에 대한 효율적인 액세스가 존재하지 않으면, 필요한 ESD 보호를 제공하기 위해 (스텝 630에서 나타낸 것과 같이) 전술한 실시예들에 따른 1개 이상의 ESD 클램프 셀들이 기능 블록 자체 내부에 국부적으로 설치된다.
도 12a 내지 도 12c는 전술한 실시예들의 ESD 클램프 셀을 제공하는데 사용될 수 있는 구조의 다양한 예를 나타낸 것이다. 도 12a의 예에 도시된 것과 같이, 저항(660)과 직렬 접속된 커패시터(655)를 사용하여 일련의 인버터들(본 예에서는 2개의 인버터)을 구성하는 증폭기 회로(6655)에 입력을 제공한다. 그후 이 증폭기 회로의 출력은 전계효과 트랜지스터(FET)(650)의 게이트에 주어진다. 본 실시예에서는, FET가 비교적 크게 만들어져, ESD 보호 기능을 행할 때 소모될 필요가 잇는 상당한 전류에 대처할 수 있다. 이와 같은 회로는 잘 동작하기는 하지만, 보통 비교적 크기가 커서, 기능회로 내부의 다수의 행을 점유하게 된다.
도 12b의 회로는 기본적으로 동일한 기능을 행하지만, 증폭기 회로(665)를 구비하지 않고 완전히 MOSFET 기생 바이폴라 NPN 통전에 의존한다. 이와 같은 회로는 더 작게 만들어질 수는 잇지만, 이와 같은 FET 구조의 더 높은 기동 전압과 그것의 온 저항에 대한 줄어든 예산으로 인해, 효율적인 ESD 보호를 위한 필요한 클램핑 전압 레벨을 제공하기 위해 다수의 분포된 회로의 예(instance)를 제공하는 것이 필요할지도 모른다.
도 12c는 한쌍의 바이폴라 정합 트랜지스터 670, 675를 사용한 ESD 클램프의 다른 예를 나타낸 것으로, 트랜지스터 670은 PNP 트랜지스터이고 트랜지스터 675는 NPN 트랜지스터(이와 같은 구조는 사이리스터로 불리는 일이 많다), 실리콘 제어 정류기(SCR), 또는 (일련의 다이오드(680)를 사용한) 다이오드 기동 SCR(Diode Triggered SCR: DTSCR)이다. 일련의 다이오드(680)는 트랜지스터 670의 베이스와 트랜지스터 675의 베이스 사이에 접속되는 한편, 트랜지스터 675의 베이스와 접지 사이에 저항(690)이 접속된다. 이와 같은 실시예는 전류 전달 능력에 비해 비교적 작은 크기를 갖는 적절한 ESD 클램프를 제공할 수 있다.
도 13a는 사용가능한 ESD 클램프의 특정한 일 실시예를 나타내는 한편, 도 13b 및 도 13c는 부품 레벨층들(65)의 개별 층들 내부에서 다양한 부품들이 수립되는 방법을 예시한 것이다. 도 13b는 확산 및 폴리 층들을 나타낸 것으로, 다수의 부품들이 도 13a에서 사용된 부품명을 사용하여 라벨이 붙여졌다. 도 13c는 각각의 부품들을 형성하는데 금속 1 및 금속 2 층들이 사용되는 방법을 나타낸 것이다. 상세 내용의 일부의 모호함을 방지하기 위해, 도 13c에서는 부품명을 부가하지 않았지만, 부품들은 도 13b에 표시된 것과 동일한 위치에 존재한다.
도 14a 내지 도 14c는 도 13a 내지 도 13c에 도시된 기본적인 설계를 사용하여 다양한 크기를 갖는 ESD 보호 클램프들을 수립하는 방법을 예시한 것이다. 도 14a는 도 13b에 직접 대응하고, 클램프의 한가지 예시를 나타낸 것이다. 그러나, 도 14b에 도시된 것과 같이, 더 큰 클램프를 제공하기 위해 대형 FET와 (트랜지스터 P5와 N2로 이루어진) 최종 인버터(last inverter)를 제공하는 설계의 일부가 필요에 따라 반복될 수 있다. 실제로, 도 14c에 도시된 것과 같이, 커패시터, 저항 및 이중 인버터 구조를 변화시키지 않은 상태로 유지하면서, 관련된 최종 인버터와 함께, 다수의 예의 FET가 필요에 따라 설치될 수 있다.
커패시터, 저항 및 이중 인버터에 의해 점유된 영역 내부의 클램프를 통해 라우팅 트랙들이 설치되어, 기능회로 내부의 클램프의 양측에 설치된 기능 부품들 사이에 통신 채널을 설치할 수 있다.
따라서, 필요성과 구현상의 제약에 맞추어 ESD 클램프의 크기를 용이하게 변형할 수 있다는 것을 알 수 있다. 특히, 도 14c에 도시된 크기를 갖는 클램프가 필요하면, 공간 제약이 허용하는 경우에는 단일 구조로 이것을 형성할 수 있지만, 공간이 불충분한 경우에는, 도 14b에 도시된 구조를 2개 사용하여 동일한 레벨의 ESD 보호를 제공하거나, 실제로 필요에 따라 도 14a에 도시된 구조를 2개 사용할 수 있다.
전술한 실시예들로부터, 이와 같은 실시예들은 주변 I/O 링에 대한 접속을 필요로 하지 않으면서 기능회로 내부에 국부적으로 ESD 보호를 제공하는 메카니즘을 제공하는 것을 알 수 있다. 이와 같은 구성은, 범프 접점들을 사용하여 격리된 전력 도메인들에 전원 공급 접속점을 제공하고 기능회로 내부의 국부적인 ESD 보호 구조를 사용하여 필요한 ESD 보호를 제공하는 플립칩 구현에서 특히 유용할 수 있다. 전술한 접근방법은, ESD 보호 구조에 필요한 영역만을 희생하여 이 보호회로의 용이하고도 신속한 집적을 허용한다. 전술한 ESD 보호 클램프 설계는 표준 셀과 완전히 호환되므로, 칩의 코어 기능 내부에서 이와 같은 셀들의 집적에 따른 영향을 최소화하는 한편, SoC 설계 단계에서 일찍, 예를 들면 결합과 동시에 집적이 일어나게 한다.
예를 들면 일부의 ESD 전용 EM 제한을 참조함으로써, ESD 전류 밀도와 호환되는 충분한 금속 및 비아의 양을 제공하는 최적화된 레이아웃 구현이 제공될 수 있다. 최적화된 위치 및 루트 배치를 위한 적절한 레이아웃 환경이 주어진다. 특히, 금속 2 피치 및 형상 폼팩터가 양호한 금속 그리드 호환성을 제공하도록 배치되어, EM/IR 제약이 없이 모든 인접하는 표준 셀들이 적절히 바이어스될 수 있게 한다. (유격이 필요하지 않으므로) 영역 손실이 없는 최적의 집적을 허용하기 위해 ESD 셀의 폭을 표준 셀 피치에 맞추어 조정할 수 있다. 더구나, 1개 이상의 라우팅 채널이 셀들을 통해 설치되어 ESD 셀의 양측에 존재하는 기능 부품들 사이에 통신 경로를 허용한다. 더구나, ESD 셀의 설계가 금속 2 층을 넘어서 뻗지 않도록 제약을 받으므로, 상단의 금속 전력 그리드층에 이르는 상부를 덮는 층들에서 더 큰 위치 및 루트 도구의 유연성을 제공한다. 또한, ESD 셀에 대해 전용의 배치 및 라우팅 제약을 수립하여, 용이한 위치 및 루트 도구 자동 배치를 허용할 수 있다(이에 따라 ESD 셀의 근처에 잇는 표준 셀에 영향을 주지 않으며 ESD 효율을 최적화한다).
이들 특징은, (이전에는 SoC 개발 플로우에서 ESD 보호에 대한 필요성이 매우 늦게 검출되는 것으로 인해 자주 필요하였던) 지연되고 곤란한 설계의 변경에 대한 요구를 경감해야 하는 SoV 설계 플로우에서 (이상적으로는 바닥부 설계 단계에서) ESD 셀의 용이하고도 신속한 사용을 허용한다. 또한, 전술한 실시예들의 기술을 사용하여 기능회로 내부에 국부적으로 분포된 ESD 클램프들을 설치함으로써, (특히 대형 SoC 칩의 경우) I/O 링 내부에만 ESD 클램프를 사용할 때 전통적으로 달성하기 어려웠던, CDM(Charge Device Model) ESD 스트레스 조건하에서 전압 상승을 국부적으로 제한할 수 잇는 것이 밝혀졌다.
기능회로에서의 직접 전력 바이어싱이 플립칩 조립 기술에 의해 가능해지고, IR 강하와 노이즈 감도를 최소화하기 위해 대형 칩과 (다수의 저항성 금속층들을 갖는) 진보된 기술에서 이 직접 전력 바이어싱이 점점 더 필요하게 되므로, 전술한 실시예들의 ESD 클램프 해결책은 다수의 미래의 SoC 칩 설계에서 매우 유용할 것 같다. 위치 및 루트 플로우 및 표준 셀 배치 및 라우팅 제약과의 완벽한 호환으로 인해, SoC 개발 플로우에서 더 일찍 ESD 보호를 관리할 수 있으므로 더 최적화된 집적을 제공하게 된다.
여기에서 본 발명의 특정한 실시예를 설명하였지만, 본 발명이 이것에 한정되지 않고, 본 발명의 보호범위 내에서 다양한 변형 및 추가가 행해질 수 있다는 것은 자명하다. 예를 들어, 본 발명의 보호범위를 벗어나지 않으면서 독립항의 특징을 사용하여 이하의 종속항들의 특징의 다양한 조합이 이루어질 수 있다.

Claims (16)

  1. 집적회로로서,
    상기 집적회로에 의해 요구된 처리 기능을 수행하도록 구성된 기능 부품들을 포함하는 기능회로와,
    상기 기능회로와 상기 집적회로 외부의 부품들 사이에서 인터페이스를 제공하도록 구성된 인터페이스 회로를 구비하고,
    상기 집적회로는 복수의 층으로 구성되고, 상기 복수의 층은, 표준 셀로 이루어진 상기 기능 부품들 중에서 어느 것이 내부에 구성되는 부품 레벨층들과, 상기 기능 부품들에 대한 전력 분포 하부구조를 제공하는 전력 그리드층들과, 상기 전력 그리드층들과 상기 부품 레벨층들 사이에 위치하고 상기 기능 부품들 사이의 접속을 제공하는 개재층들을 구비하고,
    상기 기능회로는, 상기 부품 레벨층들 내부에만 위치하여 관련된 1개 이상의 상기 기능 부품들에 대해 ESD 보호를 제공하도록 구성된 적어도 1개의 정전 방전(ESD) 보호회로를 더 구비한 집적회로.
  2. 제 1항에 있어서,
    각각의 상기 적어도 1개의 ESD 보호회로는 상기 ESD 보호회로에 의해 사용되지 않는 상기 ESD 보호회로를 통과하는 적어도 1개의 통신 채널을 제공하도록 구성되고, 각각의 통신 채널이 이 ESD 보호회로에 의해 분리된 제 1 및 제 2 기능 부품들 사이에 통신 경로를 제공하는 집적회로.
  3. 제 2항에 있어서,
    상기 제 1 및 제 2 기능 부품들이 적어도 1개의 행 내부에 배치되고, 상기 적어도 1개의 행을 따라 이어지고 상기 ESD 보호회로를 통과하는 적어도 1개의 라우팅 트랙에 의해 각각의 통신 채널이 제공되는 집적회로.
  4. 제 1항에 있어서,
    상기 부품 레벨층들은, 기판 위에 설치되고 상기 기판에서 가장 멀리 떨어진 상기 부품 레벨층들의 상단층을 형성하는 금속 2 층을 구비한 집적회로.
  5. 제 1항에 있어서,
    상기 기능 부품들이 복수의 행으로 배치되고, 각 행이 표준 셀 피치에 의해 결정된 행 높이를 갖고, 각각의 상기 적어도 1개의 ESD 보호회로는 정수의 상기 행을 점유하도록 구성된 집적회로.
  6. 제 1항에 있어서,
    상기 기능회로는 복수의 상기 기능 부품들로 형성된 적어도 1개의 매크로셀 소자를 구비하고, 상기 매크로셀 소자는 상기 부품 레벨층들을 넘어서 상기 개재층들 내부로 뻗어 상기 매크로셀의 기능 부품들 사이에서 필요한 접속을 제공하는 집적회로.
  7. 제 1항에 있어서,
    다수의 전력 도메인들이 상기 집적회로 내부에 설치되고, 적어도 1개의 ESD 보호회로가 상기 다수의 전력 도메인들의 특정한 전력 도메인 내부의 상기 관련된 1개 이상의 기능 부품들에게 ESD 보호를 제공하도록 구성된 집적회로.
  8. 제 7항에 있어서,
    상기 특정한 전력 도메인이 상기 인터페이스 회로 내부에 설치된 ESD 보호 소자들에 대한 접속을 갖지 않는 집적회로.
  9. 제 7항에 있어서,
    상기 집적회로는 범프 접속점들의 어레이를 제공하는 플립칩 구현을 갖고, 상기 특정한 전력 도메인에 대한 전력 공급이 상기 어레이에 있는 다수의 상기 범프 접속점들을 통해 제공되는 집적회로.
  10. 제 9항에 있어서,
    상기 특정한 전력 도메인에 대해 전력 공급을 제공하는데 사용되는 상기 다수의 범프 접속점은 상기 인터페이스 회로에서 멀리 떨어진 상기 어레이의 영역에 있는 집적회로.
  11. 제 1항에 있어서,
    각각의 상기 적어도 1개의 ESD 보호회로는 상기 집적회로에 대한 설계처리의 레이아웃 단계중에 위치 및 루트 도구에 의해 상기 기능회로 내부에 삽입되는 집적회로.
  12. 제 11항에 있어서,
    각각의 상기 적어도 1개의 ESD 보호회로는 표준 셀로서 예시되는 집적회로.
  13. 집적회로에 의해 요구된 처리 기능을 수행하도록 구성된 기능 부품들을 포함하는 기능회로와, 상기 기능회로와 상기 집적회로 외부의 부품들 사이에서 인터페이스를 제공하는 인터페이스 회로를 갖는 상기 집적회로에 대해 정전 방전 보호를 제공하는 방법으로서, 상기 집적회로는 복수의 층으로 구성되고, 상기 복수의 층은, 표준 셀로 이루어진 상기 기능 부품들 중에서 어느 것이 내부에 구성되는 부품 레벨층들과, 상기 기능 부품들에 대한 전력 분포 하부구조를 제공하는 전력 그리드층들과, 상기 전력 그리드층들과 상기 부품 레벨층들 사이에 위치하고 상기 기능 부품들 사이의 접속을 제공하는 개재층들을 구비하고, 상기 제공방법은,
    상기 집적회로에 의해 요구된 상기 처리 기능을 수행하는데 필요한 상기 기능 부품들을 결정하는 단계와,
    정전 방전(ESD) 보호를 필요로 하는 기능 부품들의 그룹들을 식별하는 단계와,
    상기 식별된 그룹들 중에서 적어도 한 개의 그룹에 대해, 상기 부품 레벨층들 내부에만 위치하여 상기 적어도 1개의 그룹에 대해 ESD 보호를 제공하도록 구성된 적어도 1개의 ESD 보호회로를 이 그룹과 관련된 상기 기능회로 내부에 설치하는 단계를 포함하는, 정전 방전 보호 제공방법.
  14. 제 13항에 있어서,
    각각의 식별된 그룹에 대해, 소정의 기준을 적용하여, 상기 기능회로 내부의 상기 적어도 1개의 ESD 보호회로를 사용하여 상기 적어도 1개의 그룹에 대해 ESD 보호를 제공할 것인지 또는 상기 인터페이스 회로 내부의 ESD 보호 소자들을 사용하여 상기 적어도 1개의 그룹에 대해 ESD 보호를 제공할 것인지를 판정하는 단계를 더 포함하는 정전 방전 보호 제공방법.
  15. 제 13항에 있어서,
    상기 정전 방전 보호 제공방법은 상기 집적회로에 대한 설계처리의 레이아웃 단계중에 행해지고, 상기 적어도 1개의 ESD 보호회로는 위치 및 루트 도구에 의해 상기 기능회로 내부에 삽입되는 정전 방전 보호 제공방법.
  16. 집적회로로서,
    상기 집적회로에 의해 요구된 처리 기능을 수행하는 기능 부품수단들 포함하는 기능회로수단과,
    상기 기능회로수단과 상기 집적회로 외부의 부품들 사이에서 인터페이스를 제공하는 인터페이스 회로수단을 구비하고,
    상기 집적회로는 복수의 층으로 구성되고, 상기 복수의 층은, 표준 셀로 이루어진 상기 기능 부품수단들 중에서 어느 것이 내부에 구성되는 부품 레벨층들과, 상기 기능 부품수단들에 대한 전력 분포 하부구조를 제공하는 전력 그리드층들과, 상기 전력 그리드층들과 상기 부품 레벨층들 사이에 위치하고 상기 기능 부품수단들 사이의 접속을 제공하는 개재층들을 구비하고,
    상기 기능회로수단은, 상기 부품 레벨층들 내부에만 위치하여 관련된 1개 이상의 상기 기능 부품수단들에 대해 ESD 보호를 제공하는 적어도 1개의 정전 방전(ESD) 보호수단을 더 구비한 집적회로.
KR1020120138732A 2011-12-19 2012-12-03 집적회로와 이와 같은 집적회로 내부에서 정전 방전 보호를 제공하는 방법 KR101990777B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/329,661 2011-12-19
US13/329,661 US8873209B2 (en) 2011-12-19 2011-12-19 Integrated circuit and method of providing electrostatic discharge protection within such an integrated circuit

Publications (2)

Publication Number Publication Date
KR20130070521A true KR20130070521A (ko) 2013-06-27
KR101990777B1 KR101990777B1 (ko) 2019-06-19

Family

ID=48588553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120138732A KR101990777B1 (ko) 2011-12-19 2012-12-03 집적회로와 이와 같은 집적회로 내부에서 정전 방전 보호를 제공하는 방법

Country Status (4)

Country Link
US (1) US8873209B2 (ko)
KR (1) KR101990777B1 (ko)
CN (1) CN103165599B (ko)
TW (1) TWI533433B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150139435A (ko) * 2014-06-03 2015-12-11 에이알엠 리미티드 인터페이스 회로소자를 갖는 집적회로와, 그 인터페이스 회로소자용 인터페이스 셀
KR20150139434A (ko) * 2014-06-03 2015-12-11 에이알엠 리미티드 인터페이스 회로소자를 갖는 집적회로와, 그 인터페이스 회로소자용 인터페이스 셀

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9251299B1 (en) 2013-06-28 2016-02-02 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for associating track patterns with rules for electronic designs
US8984465B1 (en) 2013-06-28 2015-03-17 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for automatically assigning track patterns to regions for physical implementation of an electronic design
US9117052B1 (en) 2012-04-12 2015-08-25 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for interactively implementing physical electronic designs with track patterns
US9003349B1 (en) 2013-06-28 2015-04-07 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing a physical electronic design with area-bounded tracks
US9104830B1 (en) 2013-06-28 2015-08-11 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for assigning track patterns to regions of an electronic design
US9213793B1 (en) 2012-08-31 2015-12-15 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing electronic designs using flexible routing tracks
US8935649B1 (en) 2012-08-31 2015-01-13 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for routing an electronic design using spacetiles
US9075932B1 (en) 2012-08-31 2015-07-07 Candence Design Systems, Inc. Methods and systems for routing an electronic design using spacetiles
US9183343B1 (en) * 2012-08-31 2015-11-10 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing high current carrying interconnects in electronic designs
KR20140059569A (ko) * 2012-11-08 2014-05-16 삼성전자주식회사 지그재그형 패드 배선 구조를 포함하는 반도체 소자
US9817941B2 (en) 2012-12-04 2017-11-14 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing high current carrying interconnects in electronic designs
US9165103B1 (en) 2013-06-28 2015-10-20 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for tessellating and labeling routing space for routing electronic designs
US9379079B1 (en) * 2014-12-29 2016-06-28 Mediatek Inc. Flip chip scheme and method of forming flip chip scheme
CN106384732A (zh) * 2015-07-28 2017-02-08 力勤股份有限公司 具有静电放电防护的集成电路
US9996655B2 (en) 2016-03-04 2018-06-12 Sandisk Technologies Llc Skeleton I/O generation for early ESD analysis
CN107918680A (zh) * 2016-10-08 2018-04-17 深圳指瑞威科技有限公司 一种基于指纹传感器的esd防护结构及其建模方法
CN108022911A (zh) * 2016-10-31 2018-05-11 深圳市中兴微电子技术有限公司 一种倒装芯片封装的片上系统
JP2018125336A (ja) * 2017-01-30 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 半導体チップ
TWI694581B (zh) 2018-12-26 2020-05-21 財團法人工業技術研究院 靜電放電防護裝置與具有電容的整合被動元件
CN111695321B (zh) * 2019-03-13 2023-09-08 瑞昱半导体股份有限公司 电路设计方法及相关的电脑程序产品
CN113343627A (zh) * 2021-06-23 2021-09-03 海光信息技术股份有限公司 一种芯片设计方法及装置
CN116090372B (zh) * 2023-03-23 2023-06-27 湖南泛联新安信息科技有限公司 一种基于fpga的芯片仿真加速方法和系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110058290A1 (en) * 2009-09-08 2011-03-10 Xilinx, Inc. Shared electrostatic discharge protection for integrated circuit output drivers
US20120098140A1 (en) * 2010-10-26 2012-04-26 International Business Machines Corporation Hybrid bonding techniques for multi-layer semiconductor stacks

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313058A (ja) * 1997-05-13 1998-11-24 Toshiba Corp 半導体集積回路設計装置、半導体集積回路設計方法、半導体集積回路設計プログラムを記録したコンピュータ読み取り可能な記録媒体、及び、半導体集積回路製造方法
US6395586B1 (en) * 1999-02-03 2002-05-28 Industrial Technology Research Institute Method for fabricating high aperture ratio TFT's and devices formed
US7417328B2 (en) * 2001-10-23 2008-08-26 Via Technologies, Inc. External power ring with multiple tapings to reduce IR drop in integrated circuit
JP3883114B2 (ja) * 2002-05-30 2007-02-21 株式会社ルネサステクノロジ 半導体装置
JP4130414B2 (ja) * 2004-01-07 2008-08-06 株式会社東芝 半導体集積回路の静電放電の解析装置および解析プログラム
US7420789B2 (en) * 2005-10-21 2008-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection system for multi-power domain circuitry
US7649214B2 (en) * 2005-10-17 2010-01-19 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection system for multiple-domain integrated circuits
JP2008177491A (ja) * 2007-01-22 2008-07-31 Renesas Technology Corp 半導体装置
EP2068259A1 (de) * 2007-12-04 2009-06-10 X-FAB Semiconductor Foundries AG Verfahren und System zur Ueberpruefung des ESD-Verhaltens von integrierten Schaltungen auf Schaltungsebene
US8247845B2 (en) * 2008-01-28 2012-08-21 Infineon Technologies Ag Electrostatic discharge (ESD) protection circuit placement in semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110058290A1 (en) * 2009-09-08 2011-03-10 Xilinx, Inc. Shared electrostatic discharge protection for integrated circuit output drivers
US20120098140A1 (en) * 2010-10-26 2012-04-26 International Business Machines Corporation Hybrid bonding techniques for multi-layer semiconductor stacks

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150139435A (ko) * 2014-06-03 2015-12-11 에이알엠 리미티드 인터페이스 회로소자를 갖는 집적회로와, 그 인터페이스 회로소자용 인터페이스 셀
KR20150139434A (ko) * 2014-06-03 2015-12-11 에이알엠 리미티드 인터페이스 회로소자를 갖는 집적회로와, 그 인터페이스 회로소자용 인터페이스 셀

Also Published As

Publication number Publication date
TW201327766A (zh) 2013-07-01
CN103165599A (zh) 2013-06-19
US8873209B2 (en) 2014-10-28
CN103165599B (zh) 2017-05-10
US20130155555A1 (en) 2013-06-20
TWI533433B (zh) 2016-05-11
KR101990777B1 (ko) 2019-06-19

Similar Documents

Publication Publication Date Title
KR101990777B1 (ko) 집적회로와 이와 같은 집적회로 내부에서 정전 방전 보호를 제공하는 방법
US11056477B2 (en) Semiconductor device having a first cell row and a second cell row
US7723207B2 (en) Three dimensional integrated circuit and method of design
US20080111255A1 (en) Semiconductor integrated circuit and multi-chip module
CN108292629B (zh) 半导体集成电路装置
JP2006228954A (ja) 半導体装置とそのレイアウト設計方法
CN105279124B (zh) 具有接口电路系统的集成电路及接口电路系统的接口单元
JP3825252B2 (ja) フリップチップ型半導体装置
US20220262787A1 (en) Semiconductor integrated circuit device
KR20060046349A (ko) 반도체 집적 회로 장치
JP2009076709A (ja) 半導体装置
JP2009302258A (ja) 半導体集積回路
JP2014103254A (ja) 半導体装置およびその製造方法
JP2007235002A (ja) 半導体装置
US11101207B2 (en) Integrated circuit with cells having metal layer configured based on directions from which intercell metal interconnects connects to the metal layer
JP4408835B2 (ja) 半導体集積回路装置
US20140365987A1 (en) Input/output cell design for thin gate oxide transistors with restricted poly gate orientation
CN105322943B (zh) 具有接口电路的集成电路、和用于接口电路的接口单元
US6804811B2 (en) Process for layout of memory matrices in integrated circuits
JP3541782B2 (ja) 半導体集積回路の設計方法
JP2002083934A (ja) 半導体集積回路装置
JPH0566737B2 (ko)
JP2008218751A (ja) 半導体装置及びｉ／ｏセル
JP2007251187A (ja) 半導体集積回路装置
JP2004259723A (ja) 半導体集積回路及びそのレイアウト方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant