CN113343627A - 一种芯片设计方法及装置 - Google Patents

一种芯片设计方法及装置 Download PDF

Info

Publication number
CN113343627A
CN113343627A CN202110700147.1A CN202110700147A CN113343627A CN 113343627 A CN113343627 A CN 113343627A CN 202110700147 A CN202110700147 A CN 202110700147A CN 113343627 A CN113343627 A CN 113343627A
Authority
CN
China
Prior art keywords
unit
energy consumption
aging
constraint
standard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110700147.1A
Other languages
English (en)
Inventor
南海卿
张晓强
张冠群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN202110700147.1A priority Critical patent/CN113343627A/zh
Publication of CN113343627A publication Critical patent/CN113343627A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/02—System on chip [SoC] design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/04—Ageing analysis or optimisation against ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明实施例公开一种芯片设计方法及装置，涉及计算机技术领域，能够有效提升芯片老化后的性能。所述方法包括：获取芯片中待定单元的单元约束条件，所述单元约束条件包括所述待定单元的出厂性能约束、出厂能耗约束、老化性能约束、老化能耗约束；根据所述单元约束条件，在所述待定单元对应的标准单元库中选择目标单元作为所述待定单元，其中，所述目标单元的出厂性能参数、出厂能耗参数、老化性能参数、老化能耗参数都满足对应的所述单元约束条件，且所述目标单元为所述标准单元库所有满足所述单元约束条件的标准单元中，所述老化能耗参数最低的标准单元。本发明适用于芯片设计中。

Description

一种芯片设计方法及装置
技术领域
本发明涉及计算机技术领域，尤其涉及一种芯片设计方法及装置。
背景技术
很多电子设备(例如高性能服务器)经常处于长时间的高速运行状态，设备中的芯片，例如CPU(Central Processing Unit，中央处理器)芯片，在长年运行中会受到各种器件老龄化现象的影响，导致器件电流生成能力减弱，进而影响芯片的正常工作，导致芯片和设备的性能越来越差。
发明内容
有鉴于此，本发明实施例提供一种芯片设计方法及装置、芯片、电子设备、计算机可读存储介质、服务器，能够有效提升芯片老化后的性能。
第一方面，本发明的实施例提供一种芯片设计方法，所述方法包括：获取芯片中待定单元的单元约束条件，所述单元约束条件包括所述待定单元的出厂性能约束、出厂能耗约束、老化性能约束、老化能耗约束；根据所述单元约束条件，在所述待定单元对应的标准单元库中选择目标单元作为所述待定单元，其中，所述目标单元的出厂性能参数、出厂能耗参数、老化性能参数、老化能耗参数都满足对应的所述单元约束条件，且所述目标单元为所述标准单元库所有满足所述单元约束条件的标准单元中，所述老化能耗参数最低的标准单元。
可选的，所述获取芯片中待定单元的单元约束条件包括：根据所述芯片的总体约束条件和所述芯片的电路结构，确定所述待定单元的所述单元约束条件。
可选的，所述根据所述单元约束条件，在所述待定单元对应的标准单元库中选择目标单元作为所述待定单元包括：遍历所述待定单元对应的所述标准单元库中的所有标准单元，得到所述出厂性能参数、所述出厂能耗参数、所述老化性能参数、所述老化能耗参数分别都对应的所述单元约束条件的初选单元；从所述初选单元中选择所述老化能耗参数最低的初选单元作为所述待定单元。
可选的，所述从所述初选单元中选择所述老化能耗参数最低的初选单元作为所述待定单元包括：在所述老化能耗参数最低的初选单元为至少两个的情况下，选择性能衰减最慢或能耗衰减最快的初选单元作为所述待定单元。
可选的，所述根据所述单元约束条件，在所述待定单元对应的标准单元库中选择目标单元作为所述待定单元之前，所述方法还包括：对所述标准单元库中的各所述标准单元进行仿真，得到各所述标准单元的所述出厂性能参数、所述出厂能耗参数、所述老化性能参数、所述老化能耗参数。
第二方面，本发明的实施例还提供一种芯片设计装置，所述装置包括：获取模块，用于获取芯片中待定单元的单元约束条件，所述单元约束条件包括所述待定单元的出厂性能约束、出厂能耗约束、老化性能约束、老化能耗约束；选择模块，用于根据所述单元约束条件，在所述待定单元对应的标准单元库中选择目标单元作为所述待定单元，其中，所述目标单元的出厂性能参数、出厂能耗参数、老化性能参数、老化能耗参数都满足对应的所述单元约束条件，且所述目标单元为所述标准单元库所有满足所述单元约束条件的标准单元中，所述老化能耗参数最低的标准单元。
可选的，所述获取模块，具体用于根据所述芯片的总体约束条件和所述芯片的电路结构，确定所述待定单元的所述单元约束条件。
可选的，所述选择模块包括：遍历子模块，用于遍历所述待定单元对应的所述标准单元库中的所有标准单元，得到所述出厂性能参数、所述出厂能耗参数、所述老化性能参数、所述老化能耗参数都满足对应的所述单元约束条件的初选单元；选择子模块，用于从所述初选单元中选择所述老化能耗参数最低的初选单元作为所述待定单元。
可选的，所述选择子模块，具体用于在所述老化能耗参数最低的初选单元为至少两个的情况下，选择性能衰减最慢或能耗衰减最快的初选单元作为所述待定单元。
可选的，所述芯片设计装置还包括：仿真模块，用于在根据所述单元约束条件，在所述待定单元对应的标准单元库中选择目标单元作为所述待定单元之前，对所述标准单元库中的各所述标准单元进行仿真，得到各所述标准单元的所述出厂性能参数、所述出厂能耗参数、所述老化性能参数、所述老化能耗参数。
第三方面，本发明的实施例还提供一种芯片，所述芯片中设置有至少一个标准单元，所述标准单元选自其对应的预设标准单元库，所述标准单元的出厂性能参数、出厂能耗参数、老化性能参数、老化能耗参数都满足所述芯片对所述标准单元的单元约束条件，且所述标准单元为所述预设标准单元库所有满足所述单元约束条件的标准单元中，所述老化能耗参数最低的标准单元；其中，所述单元约束条件包括所述标准单元的出厂性能约束、出厂能耗约束、老化性能约束、老化能耗约束。
可选的，所述芯片用于在预设时间节点前，使用第一电压供电，在预设时间节点后，使用第二电压供电，其中，所述第一电压小于所述第二电压。
第四方面，本发明的实施例还提供一种电子设备，包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为上述电子设备的各个电路或器件供电；存储器用于存储可执行程序代码；所述处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行本发明的实施例提供的任一种芯片设计方法。
第五方面，本发明的实施例还提供一种计算机可读存储介质，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现本发明的实施例提供的任一种芯片设计方法。
第六方面，本发明的实施例还提供一种服务器，所述服务器中设置有本发明的实施例提供的任一种芯片。
本发明的实施例提供的芯片设计方法及装置、芯片、电子设备、计算机可读存储介质、服务器，能够获取芯片中待定单元的单元约束条件，例如待定单元的出厂性能约束、出厂能耗约束、老化性能约束、老化能耗约束等，并根据单元约束条件，在待定单元对应的标准单元库中选择目标单元作为待定单元，其中，目标单元的出厂性能参数、出厂能耗参数、老化性能参数、老化能耗参数都满足对应的所述单元约束条件，且目标单元为所述标准单元库所有满足所述单元约束条件的标准单元中，老化能耗参数最低的标准单元。这样，在芯片设计中选择标准单元时就考虑了标准单元老化的影响，在满足出厂约束和老化约束的条件下，尽量选择老化能耗参数最低的标准单元，以便预留出更多的能耗增长空间。这样芯片在老化的情况下，就可以通过提高工作电压来提升芯片性能，同时由于已经预留出较大的能耗增长空间，工作电压的增大并不会导致能耗突破对应的能耗约束条件，从而有效提升了芯片老化后的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明的实施例提供的芯片设计方法的一种流程图；
图2为本发明的实施例中一种芯片的电路原理图；
图3为本发明的实施例提供的芯片设计装置的一种结构示意图；
图4为本发明的实施例提供的芯片的一种结构示意图；
图5为本发明的实施例提供的电子设备的一种结构示意图。
具体实施方式
下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
如背景技术所言，很多电子设备经常处于长时间的高速运行状态，设备中的芯片在长年运行中会受到各种器件老龄化现象的影响，导致器件电流生成能力减弱，进而影响芯片的正常工作，导致芯片和设备的性能越来越差。
为了有效应对器件老化带来的性能下降，发明人在研究中发现，可以在芯片设计时，将芯片内部各器件的老化预期考虑在内，在能够满足各项设计约束条件前提下，选择老化后能耗最低的标准单元来实现该器件，以便预留出更多的能耗增长空间。这样芯片在老化的情况下，就可以通过提高工作电压来提升芯片性能，同时能耗也不会因太大而突破对应的能耗约束条件，从而有效提升了芯片老化后的性能。
为使本领域技术人员更好地理解本发明的实施例的技术构思、实施方案和有益技术效果，以下通过具体实施例进行详细说明。
第一方面，本发明的实施例提供一种芯片设计方法，能够有效提升芯片老化后的性能。
如图1所示，本发明的实施例提供的芯片设计方法，可以包括：
S11、获取芯片中待定单元的单元约束条件，所述单元约束条件包括所述待定单元的出厂性能约束、出厂能耗约束、老化性能约束、老化能耗约束；
具体而言，芯片中可以包括若干个实现不同逻辑功能的电路模块和/或电路元件，如果需要根据这些逻辑功能制造出符合预设要求的物理器件，则在实现电路逻辑功能的基础上，还要确定其中每个电路模块和/或电路元件的具体物理特征，例如器件的阈值电压，沟道长度，尺寸大小，布局风格等。这些不同的物理特征将对芯片的性能、能耗等产生不同的影响。不同物理特征的组合可以产生不同的器件模型。本步骤中的待定单元，即为对于逻辑功能上已经确定的电路模块和/或电路器件，等待确定其具体的物理特征是怎样的。例如，芯片的某个位置存在一个反相器，但反相器具体可以包括多种，例如阈值电压为0.2V的反相器、阈值电压为0.3V的反相器，沟道长度L1的反相器、沟道长度L2的反相器等等。则该反相器就是待定单元，需要为该待定单元确定出需要具有何种物理特征。
单元约束条件是对待定单元的性能、能耗等提出的约束条件。考虑到老化的影响后，本发明的一个实施例中，单元约束条件可以包括所述待定单元的出厂性能约束、出厂能耗约束、老化性能约束、老化能耗约束。其中，出厂性能约束可以为待定单元出厂时需要具备怎样的性能，例如，传输延时小于预设时间阈值T1等。老化性能约束可以为待定单元老化后(例如5年后)需要具备怎样的性能，例如，传输延时小于预设时间阈值T2等。对于同一个器件，一般出厂时的性能优于老化后的性能，即预设时间阈值T1小于预设时间阈值T2。类似的，出厂能耗约束可以为待定单元出厂时(一般指进行一次翻转)的能耗需要在多大以下，例如能耗小于W1，老化能耗约束可以为待定单元老化后能耗需要在多大以下，例如能耗小于W2，对于同一个器件，出厂时的能耗常常高于老化后的能耗，即W1小于W2。
S12、根据所述单元约束条件，在所述待定单元对应的标准单元库中选择目标单元作为所述待定单元，其中，所述目标单元的出厂性能参数、出厂能耗参数、老化性能参数、老化能耗参数都满足对应的所述单元约束条件，且所述目标单元为所述标准单元库所有满足所述单元约束条件的标准单元中，所述老化能耗参数最低的标准单元。
待定单元的选择依据之一，就是考察备选单元所表现出的性能和能耗是否符合芯片设计中对该待定单元的单元约束条件。本发明的实施例中，若备选单元能够满足该待定单元的出厂性能约束、出厂能耗约束、老化性能约束、老化能耗约束，则可以确定该备选单元满足单元约束条件，若备选单元不满足出厂性能约束、出厂能耗约束、老化性能约束、老化能耗约束中的任一约束条件，则不能认为该备选单元满足单元约束条件。
本发明的一个实施例中，可以将待定单元对应的、具有不同物理特征的各种器件预先封装在同一个标准单元库中，从而在确定待定单元时，可以从该待定单元对应的标准单元库中选择目标单元。例如，可以将各种尺寸特征的“与非门”预先封装在一个标准单元库中，其中的每一种“与非门”称为一个标准单元；将各种尺寸特征的“或门”预先封装在另一个标准单元库中，其中的每一种“或门”称为一个标准单元。当待定单元为一个“与非门”时，可以从“与非门”对应的标准单元库中选择目标单元。
本步骤中，可以从待定单元对应的标准单元库中，选择目标单元作为待定单元。在进行选择时，目标单元除了要满足待定单元对应的单元约束条件外，还要保证该目标单元为标准单元库所有满足所述单元约束条件的标准单元中，老化能耗参数最低的标准单元。例如，在本发明的一个实施例中，一个反相器的单元约束条件为：出厂传输延时小于t0，出厂能耗低于w0，老化传输延时小于t1，老化能耗低于w1，标准单元库中，标准单元cell1、cell2、cell5，都满足这个条件，但cell2的能耗最低，则为该反相器选择cell2作为目标单元。
本发明的实施例提供的芯片设计方法，能够获取芯片中待定单元的单元约束条件，例如待定单元的出厂性能约束、出厂能耗约束、老化性能约束、老化能耗约束等，并根据单元约束条件，在待定单元对应的标准单元库中选择目标单元作为待定单元，其中，目标单元的出厂性能参数、出厂能耗参数、老化性能参数、老化能耗参数都满足对应的所述单元约束条件，且目标单元为所述标准单元库所有满足所述单元约束条件的标准单元中，老化能耗参数最低的标准单元。这样，在芯片设计中选择标准单元时就考虑了标准单元老化的影响，在满足出厂约束和老化约束的条件下，尽量选择老化能耗参数最低的标准单元，以便预留出更多的能耗增长空间。这样芯片在老化的情况下，就可以通过提高工作电压来提升芯片性能，同时由于已经预留出较大的能耗增长空间，工作电压的增大并不会导致能耗突破对应的能耗约束条件，从而有效提升了芯片老化后的性能。
具体而言，在本发明的一个实施例中，步骤S11获取芯片中待定单元的单元约束条件具体可以包括：根据所述芯片的总体约束条件和所述芯片的电路结构，确定所述待定单元的所述单元约束条件。在芯片设计中，对芯片的性能、功耗等会有一个总体约束条件，这个总体约束条件的实现要具体落实到芯片中的每个模块和/或器件。因此，可以将芯片的总体约束条件，按照芯片中电路的具体结构进行分摊，得到每个模块和/或器件需要满足的单元约束条件。其中，总体约束条件中的功耗约束条件，具体可以对应到每个模块和/或器件的每次翻转(或转换)的能耗约束条件。
在本发明的一个实施例中，总体约束条件可以包括出厂总体性能约束条件、出厂总体能耗约束条件、老化总体性能约束条件、老化总体能耗约束条件。在进行约束条件的分摊时，每总体约束条件可以分别进行分摊。可选的，对于包含相同电路模块和/或器件的芯片，可以对总体约束条件进行平均分摊。例如，在一个芯片中，包括10个同样的与非门，则每个与非门可以分担出厂总延时的1/10、出厂总能耗的1/10、老化总延时的1/10、老化总能耗的1/10。可选的，对于包含不同电路模块和/或器件的芯片，可以根据电路的布局、走线以及各电路模块和/或器件翻转的频率，大致估算出各待定单元对应的单元约束条件。
获取了待定单元的单元约束条件后，即可在步骤S12中根据所述单元约束条件，在所述待定单元对应的标准单元库中选择目标单元作为所述待定单元。
为了便于将标准单元库中的各标准单元与单元约束条件相比较，可选的，在本发明的一个实施例中，步骤S12根据所述单元约束条件，在所述待定单元对应的标准单元库中选择目标单元作为所述待定单元之前，本发明的实施例提供的芯片设计方法还可以包括：对所述标准单元库中的各所述标准单元进行仿真，得到各所述标准单元的所述出厂性能参数、所述出厂能耗参数、所述老化性能参数、所述老化能耗参数。其中，仿真运算可以根据每个标准单元的具体物理特征和制造工艺，通过专用的仿真软件进行。
具体实施中，步骤S12根据所述单元约束条件，在所述待定单元对应的标准单元库中选择目标单元作为所述待定单元具体可以包括：遍历所述待定单元对应的所述标准单元库中的所有标准单元，得到所述出厂性能参数、所述出厂能耗参数、所述老化性能参数、所述老化能耗参数都满足对应的所述单元约束条件的初选单元；从所述初选单元中选择所述老化能耗参数最低的初选单元作为所述待定单元。也即是说，本发明的实施例中，可以先根据单元约束条件对标准单元库中的各标准单元进行筛选，找到满足该单元约束条件的初选单元，再从初选单元中选择老化能耗参数最低的标准单元作为该待定单元。可选的，根据约束条件及标准单元具体情况的不同，得到的初选单元既可以为多个，也可以为一个。
当然，在本发明的其他实施例中，也可以采用其他方式找到目标单元，例如也可以不进行初选单元的筛选，而是直接选出符合单元约束条件且老化能耗参数最低的标准单元。
由于标准单元库中存在众多不同物理特征的标准单元，在进行待定单元的选择时，有可能出现两个甚至更多老化能耗参数相同且最低的初选单元。为了进一步提高芯片老化后的性能，在本发明的一个实施例中，从所述初选单元中选择所述老化能耗参数最低的初选单元作为所述待定单元具体可以包括：在所述老化能耗参数最低的初选单元为至少两个的情况下，选择性能衰减最慢或能耗衰减最快的初选单元作为所述待定单元。其中，性能衰减速度慢，则说明该标准单元老化后性能衰减不大，需要较小的电压提高即可提升老化后的性能；能耗衰减快，则说明该标准单元老化后能耗快速变小，从而能够提供更多的能耗增长空间来容纳电压提升带来的能耗上升。例如，三个初选单元cell17、cell9、cell8的老化能耗参数相同，均为所有满足单元约束条件的标准单元中的最低值，如果cell17的性能衰减率为10％、cell9的性能衰减率为15％、cell8的性能衰减率为12％，则选择cell17作为待定单元。如果cell17的能耗衰减率为12％、cell9的能耗衰减率为8％、cell8的能耗衰减率为15％，则选择cell8作为待定单元。
可选的，在本发明的一个实施例中，性能衰减速度可以根据老化性能参数与出厂性能参数之差除以出厂性能参数计算出，能耗衰减速度可以根据老化能耗参数与出厂能耗参数之差除以出厂能耗参数计算出。
为了便于将标准单元库中的各标准单元与单元约束条件相比较，在本发明的一个实施例中，步骤S12根据所述单元约束条件，在所述待定单元对应的标准单元库中选择目标单元作为所述待定单元之前，本发明的实施例提供的芯片设计方法还可以包括：对所述标准单元库中的各所述标准单元进行仿真，得到各所述标准单元的所述出厂性能参数、所述出厂能耗参数、所述老化性能参数、所述老化能耗参数。其中，仿真运算可以根据每个标准单元的具体物理特征和制造工艺，通过专用的仿真软件进行。
下面通过具体的实施例对本发明的实施例提供的芯片设计方法进行详细说明。
如图2所示，本发明的一个实施例中，芯片包括5个双输入与非门NAND2，。标准单元库中，type1型的NAND2以及type1型的NAND2都满足NAND2的各种单元约束条件。表1展示了type1型的NAND2在5年老化后的性能以及能耗参数，表2展示了type2型的NAND2在5年老化后的性能以及能耗参数。
通过表1和表2的数据对比发现，type2的NAND2比type1的速度要慢，能耗要低。由于type1本身对于抗老化不友好，导致type1的性能衰减率为(72.39-61.12)/61.12＝18.4％。同时type2的性能衰减率为(73.17-65.4)/65.4＝11.88％。而两者的老化性能参数路径延时(path delay)基本相同。但是type2老化后在能耗上却比type1老化后小了(2.05-1.81)/2.05＝11.7％。也就是说，type2的电路在老化后与type1的电路性能相当，但是能耗更低，因此type2也就有更多的性能提升空间。
表1 type1型NAND2在0.9V电压驱动下老化前、后性能和能耗对比
路径延时(皮秒) 转换能耗(e<sup>-14</sup>J)
出厂(fresh) 61.12 2.113
老化(5年后) 72.39 2.05
表2 type2型NAND2在0.9V电压驱动下老化前、后性能和能耗对比
路径延时(皮秒) 转换能耗(e<sup>-14</sup>J)
出厂(fresh) 65.4 1.83
老化(5年后) 73.17 1.81
假设图2中与非门的每次转换(transition)在5年老化后的能耗约束条件为小于2.05e-14J，则对于type1电路，已经没有了额外能够增加能耗的空间。但是对于type2电路，仍然有(2.05-1.81)e-14J＝0.24e-14J的能耗利用空间，可以容纳电压提升产生的额外能耗。
具体而言，表3展示了在type2老化后，通过增加电源电压提高性能来利用能耗空间的数据。当电压从0.9V增加到0.95V的时候，基本达到能耗约束条件。此时，type2相对type1的老化性能参数路径延时(path delay)快了3.8％(即(69.6-73.17)/73.17＝-3.8％)。
表3 type2型NAND2老化后升高电压对性能和能耗的影响
路径延时(皮秒) 转换能耗(e<sup>-14</sup>J)
0.925V 71.28 1.92
0.95V 69.6 2.04
0.975 68.1 2.16
表4标准单元库中各标准单元的老化性能、能耗信息
Figure BDA0003129476780000111
由此可见，通过合理的选择标准单元stdcell的类型，可以使标准单元在满足出厂(fresh)、老化(age)的时序要求的同时，尽量降低出厂、老化的能耗，进而换取性能提升的空间。这样，通过合理利用电路中时序的正的富余量(slack)来重新选择高可靠性和低能耗的逻辑单元，进而在保证出厂及老化时序均满足(slack>0)的情况下，老化后的能耗最低，从而预留出较大的能耗增长空间。这样芯片在老化的情况下，就可以通过提高工作电压来提升芯片性能，同时由于已经预留出较大的能耗增长空间，工作电压的增大并不会导致能耗突破对应的能耗约束条件，从而有效提升了芯片老化后的性能。
示例性的，器件老化后的性能和能耗的信息可以如表4所示。可选的，表4中的数据可以通过仿真或实验统计得到。在本发明的一个实施例中，可以通过在表4中合理的选择低能耗的器件来达到满足老化时序的目的，同时满足老化后能耗降低的目的。
相应的，第二方面，本发明的实施例还提供一种芯片设计装置，能够有效提升芯片老化后的性能。
如图3所示，本发明的实施例提供的芯片设计装置可以包括：
获取模块31，用于获取芯片中待定单元的单元约束条件，所述单元约束条件包括所述待定单元的出厂性能约束、出厂能耗约束、老化性能约束、老化能耗约束；
选择模块32，用于根据所述单元约束条件，在所述待定单元对应的标准单元库中选择目标单元作为所述待定单元，其中，所述目标单元的出厂性能参数、出厂能耗参数、老化性能参数、老化能耗参数都满足对应的所述单元约束条件，且所述目标单元为所述标准单元库所有满足所述单元约束条件的标准单元中，所述老化能耗参数最低的标准单元。
本发明的实施例提供的芯片设计装置，能够获取芯片中待定单元的单元约束条件，例如待定单元的出厂性能约束、出厂能耗约束、老化性能约束、老化能耗约束等，并根据单元约束条件，在待定单元对应的标准单元库中选择目标单元作为待定单元，其中，目标单元的出厂性能参数、出厂能耗参数、老化性能参数、老化能耗参数都满足对应的所述单元约束条件，且目标单元为所述标准单元库所有满足所述单元约束条件的标准单元中，老化能耗参数最低的标准单元。这样，在芯片设计中选择标准单元时就考虑了标准单元老化的影响，在满足出厂约束和老化约束的条件下，尽量选择老化能耗参数最低的标准单元，以便预留出更多的能耗增长空间。这样芯片在老化的情况下，就可以通过提高工作电压来提升芯片性能，同时由于已经预留出较大的能耗增长空间，工作电压的增大并不会导致能耗突破对应的能耗约束条件，从而有效提升了芯片老化后的性能。
可选的，获取模块31，具体可以用于根据所述芯片的总体约束条件和所述芯片的电路结构，确定所述待定单元的所述单元约束条件。
可选的，选择模块32可以包括：
遍历子模块，用于遍历所述待定单元对应的所述标准单元库中的所有标准单元，得到所述出厂性能参数、所述出厂能耗参数、所述老化性能参数、所述老化能耗参数都满足对应的所述单元约束条件的初选单元；
选择子模块，用于从所述初选单元中选择所述老化能耗参数最低的初选单元作为所述待定单元。
可选的，所述选择子模块，具体用于在所述老化能耗参数最低的初选单元为至少两个的情况下，选择性能衰减最慢或能耗衰减最快的初选单元作为所述待定单元。
可选的，本发明的实施例提供的芯片设计装置还可以包括：仿真模块，用于在根据所述单元约束条件，在所述待定单元对应的标准单元库中选择目标单元作为所述待定单元之前，对所述标准单元库中的各所述标准单元进行仿真，得到各所述标准单元的所述出厂性能参数、所述出厂能耗参数、所述老化性能参数、所述老化能耗参数。
相应的，第三方面，本发明的实施例还提供一种芯片，能够有效提升芯片老化后的性能。
如图4所示，本发明的实施例提供一种芯片4，芯片4中设置有至少一个标准单元41，标准单元41选自其对应的预设标准单元库，标准单元41的出厂性能参数、出厂能耗参数、老化性能参数、老化能耗参数都满足所述芯片对所述标准单元的单元约束条件，且标准单元41为所述预设标准单元库所有满足所述单元约束条件的标准单元中，所述老化能耗参数最低的标准单元；其中，所述单元约束条件包括标准单元41的出厂性能约束、出厂能耗约束、老化性能约束、老化能耗约束。
本发明的实施例提供的芯片，能够根据芯片4对标准单元41的单元约束条件(例如出厂性能约束、出厂能耗约束、老化性能约束、老化能耗约束等)，在标准单元库中选择合适的标准单元，所选择的标准单元的出厂性能参数、出厂能耗参数、老化性能参数、老化能耗参数都满足对应的所述单元约束条件，且该所选择的标准单元为标准单元库所有满足单元约束条件的标准单元中，老化能耗参数最低的标准单元。这样，在芯片设计中选择标准单元时就考虑了标准单元老化的影响，在满足出厂约束和老化约束的条件下，尽量选择老化能耗参数最低的标准单元，以便预留出更多的能耗增长空间。芯片在老化的情况下，就可以通过提高工作电压来提升芯片性能，同时由于已经预留出较大的能耗增长空间，工作电压的增大并不会导致能耗突破对应的能耗约束条件，从而有效提升了芯片老化后的性能。
可选的，芯片4可以用于在预设时间节点前，使用第一电压供电，在预设时间节点后，使用第二电压供电，其中，所述第一电压小于所述第二电压。具体的预设时间节点、第一电压、第二电压，可以根据芯片4中标准单元41的老化情况来确定，只要能够通过提高工作电压来提升芯片性能，同时工作电压的增大不会导致能耗突破对应的能耗约束条件即可。
可选的，本发明的实施例提供的芯片，既可以是处理器芯片，例如CPU、GPU(Graphics Processing Unit，图形处理器)等，也可以是其他通用或专用芯片，例如单片机、FPGA(Field-Programmable Gate Array，即现场可编程门阵列)、译码器等。
第四方面，如图5所示，本发明的实施例还提供一种电子设备，包括：壳体100、处理器110、存储器120、电路板130和电源电路140，其中，电路板130安置在壳体100围成的空间内部，处理器110和存储器120设置在电路板130上；电源电路140，用于为上述电子设备的各个电路或器件供电；存储器120用于存储可执行程序代码；处理器110通过读取存储器120中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述实施例提供的任一种的芯片设计方法。
处理器110对上述步骤的具体执行过程以及处理器110通过运行可执行程序代码来进一步执行的步骤，可以参见前述实施例的描述，在此不再赘述。
第五方面，本发明的实施例还提供一种计算机可读存储介质，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现本发明的实施例提供的任一种芯片设计方法，因此也能实现相应的有益技术效果，前文已经进行了详细的说明，此处不再赘述。
第六方面，本发明的实施例还提供一种服务器，所述服务器中设置有前述实施例提供的任一种芯片，因此也能实现相应的有益技术效果，前文已经进行了详细的说明，此处不再赘述。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
为了描述的方便，描述以上装置是以功能分为各种单元/模块分别描述。当然，在实施本发明时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (15)

1.一种芯片设计方法，其特征在于，所述方法包括：
获取芯片中待定单元的单元约束条件，所述单元约束条件包括所述待定单元的出厂性能约束、出厂能耗约束、老化性能约束、老化能耗约束；
根据所述单元约束条件，在所述待定单元对应的标准单元库中选择目标单元作为所述待定单元，其中，所述目标单元的出厂性能参数、出厂能耗参数、老化性能参数、老化能耗参数都满足对应的所述单元约束条件，且所述目标单元为所述标准单元库所有满足所述单元约束条件的标准单元中，所述老化能耗参数最低的标准单元。
2.根据权利要求1所述的方法，其特征在于，所述获取芯片中待定单元的单元约束条件包括：
根据所述芯片的总体约束条件和所述芯片的电路结构，确定所述待定单元的所述单元约束条件。
3.根据权利要求1所述的方法，其特征在于，所述根据所述单元约束条件，在所述待定单元对应的标准单元库中选择目标单元作为所述待定单元包括：
遍历所述待定单元对应的所述标准单元库中的所有标准单元，得到所述出厂性能参数、所述出厂能耗参数、所述老化性能参数、所述老化能耗参数分别都对应所述单元约束条件的初选单元；
从所述初选单元中选择所述老化能耗参数最低的初选单元作为所述待定单元。
4.根据权利要求3所述的方法，其特征在于，所述从所述初选单元中选择所述老化能耗参数最低的初选单元作为所述待定单元包括：
在所述老化能耗参数最低的初选单元为至少两个的情况下，选择性能衰减最慢或能耗衰减最快的初选单元作为所述待定单元。
5.根据权利要求1至4中任一项所述的方法，其特征在于，所述根据所述单元约束条件，在所述待定单元对应的标准单元库中选择目标单元作为所述待定单元之前，所述方法还包括：
对所述标准单元库中的各所述标准单元进行仿真，得到各所述标准单元的所述出厂性能参数、所述出厂能耗参数、所述老化性能参数、所述老化能耗参数。
6.一种芯片设计装置，其特征在于，所述装置包括：
获取模块，用于获取芯片中待定单元的单元约束条件，所述单元约束条件包括所述待定单元的出厂性能约束、出厂能耗约束、老化性能约束、老化能耗约束；
选择模块，用于根据所述单元约束条件，在所述待定单元对应的标准单元库中选择目标单元作为所述待定单元，其中，所述目标单元的出厂性能参数、出厂能耗参数、老化性能参数、老化能耗参数都满足对应的所述单元约束条件，且所述目标单元为所述标准单元库所有满足所述单元约束条件的标准单元中，所述老化能耗参数最低的标准单元。
7.根据权利要求6所述的装置，其特征在于，所述获取模块，具体用于根据所述芯片的总体约束条件和所述芯片的电路结构，确定所述待定单元的所述单元约束条件。
8.根据权利要求6所述的装置，其特征在于，所述选择模块包括：
遍历子模块，用于遍历所述待定单元对应的所述标准单元库中的所有标准单元，得到所述出厂性能参数、所述出厂能耗参数、所述老化性能参数、所述老化能耗参数都满足对应的所述单元约束条件的初选单元；
选择子模块，用于从所述初选单元中选择所述老化能耗参数最低的初选单元作为所述待定单元。
9.根据权利要求8所述的装置，其特征在于，所述选择子模块，具体用于在所述老化能耗参数最低的初选单元为至少两个的情况下，选择性能衰减最慢或能耗衰减最快的初选单元作为所述待定单元。
10.根据权利要求6至9中任一项所述的装置，其特征在于，还包括：仿真模块，用于在根据所述单元约束条件，在所述待定单元对应的标准单元库中选择目标单元作为所述待定单元之前，对所述标准单元库中的各所述标准单元进行仿真，得到各所述标准单元的所述出厂性能参数、所述出厂能耗参数、所述老化性能参数、所述老化能耗参数。
11.一种芯片，所述芯片中设置有至少一个标准单元，所述标准单元选自其对应的预设标准单元库，其特征在于，
所述标准单元的出厂性能参数、出厂能耗参数、老化性能参数、老化能耗参数都满足所述芯片对所述标准单元的单元约束条件，且所述标准单元为所述预设标准单元库所有满足所述单元约束条件的标准单元中，所述老化能耗参数最低的标准单元；其中，所述单元约束条件包括所述标准单元的出厂性能约束、出厂能耗约束、老化性能约束、老化能耗约束。
12.根据权利要求11所述的芯片，其特征在于，所述芯片用于在预设时间节点前，使用第一电压供电，在预设时间节点后，使用第二电压供电，其中，所述第一电压小于所述第二电压。
13.一种电子设备，其特征在于，包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为上述电子设备的各个电路或器件供电；存储器用于存储可执行程序代码；所述处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述权利要求1-5中任一项所述的芯片设计方法。
14.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现前述权利要求1至5中任一项所述的芯片设计方法。
15.一种服务器，其特征在于，所述服务器中设置有权利要求11或12所述的芯片。
CN202110700147.1A 2021-06-23 2021-06-23 一种芯片设计方法及装置 Pending CN113343627A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110700147.1A CN113343627A (zh) 2021-06-23 2021-06-23 一种芯片设计方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110700147.1A CN113343627A (zh) 2021-06-23 2021-06-23 一种芯片设计方法及装置

Publications (1)

Publication Number Publication Date
CN113343627A true CN113343627A (zh) 2021-09-03

Family

ID=77477988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110700147.1A Pending CN113343627A (zh) 2021-06-23 2021-06-23 一种芯片设计方法及装置

Country Status (1)

Country Link
CN (1) CN113343627A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130155555A1 (en) * 2011-12-19 2013-06-20 Fabrice Blanc Integrated circuit and method of providing electrostatic discharge protection within such an integrated circuit
CN103364629A (zh) * 2013-07-11 2013-10-23 中国科学院声学研究所 一种电子设备能耗测量方法及系统
JP2019096034A (ja) * 2017-11-22 2019-06-20 株式会社日立製作所 事業価値評価装置および事業価値評価方法
CN112100158A (zh) * 2020-09-21 2020-12-18 海光信息技术有限公司 一种标准单元库的建立方法、装置、电子设备及存储介质
CN112149370A (zh) * 2020-09-29 2020-12-29 海光信息技术股份有限公司 芯片老化的静态时序分析方法、装置和电子设备
CN112269699A (zh) * 2020-11-11 2021-01-26 上海新时达机器人有限公司 老化测试方法及装置、EtherCAT主站及系统、存储介质
US20210056175A1 (en) * 2019-08-22 2021-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Synergistic design method for fabricating integrated circuit
JP2021039640A (ja) * 2019-09-05 2021-03-11 株式会社東芝 学習装置、学習システム、および学習方法
CN112505519A (zh) * 2020-11-23 2021-03-16 赖俊生 一种监测及确认半导体器件老化状态的方法、装置及计算机可读存储介质

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130155555A1 (en) * 2011-12-19 2013-06-20 Fabrice Blanc Integrated circuit and method of providing electrostatic discharge protection within such an integrated circuit
CN103364629A (zh) * 2013-07-11 2013-10-23 中国科学院声学研究所 一种电子设备能耗测量方法及系统
JP2019096034A (ja) * 2017-11-22 2019-06-20 株式会社日立製作所 事業価値評価装置および事業価値評価方法
US20210056175A1 (en) * 2019-08-22 2021-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Synergistic design method for fabricating integrated circuit
JP2021039640A (ja) * 2019-09-05 2021-03-11 株式会社東芝 学習装置、学習システム、および学習方法
CN112100158A (zh) * 2020-09-21 2020-12-18 海光信息技术有限公司 一种标准单元库的建立方法、装置、电子设备及存储介质
CN112149370A (zh) * 2020-09-29 2020-12-29 海光信息技术股份有限公司 芯片老化的静态时序分析方法、装置和电子设备
CN112269699A (zh) * 2020-11-11 2021-01-26 上海新时达机器人有限公司 老化测试方法及装置、EtherCAT主站及系统、存储介质
CN112505519A (zh) * 2020-11-23 2021-03-16 赖俊生 一种监测及确认半导体器件老化状态的方法、装置及计算机可读存储介质

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
刘士兴;范对鹏;程龙;王世超;丁力;易茂祥;: "静态随机存储器双向互锁存储单元的抗老化设计", no. 07 *
崔媛媛;裘雪红;张剑贤;周端;: "多性能指标约束的SoC软硬件划分算法", 西安电子科技大学学报, no. 05 *
崔媛媛等: "多性能指标约束的SoC软硬件划分算法", 《西安电子科技大学学报（自然科学版）》, pages 92 - 98 *
易茂祥;朱炯;张桂茂;黄正峰;欧阳一鸣;梁华国;: "协同输入向量控制与门替换技术缓解电路NBTI老化", no. 10 *
王雷;陈新;: "基于T12812 DSP的交流电子负载研究", no. 10 *
赵天津;黄乐天;谢暄;魏敬和;: "纳米级数字集成电路老化效应分析与老化监测技术综述", no. 10 *
金政吉，刘卫东，顾建明，张士齐: "用约束条件法和综合期望值法设计硫化胶的优化配方", no. 05 *

Similar Documents

Publication Publication Date Title
US8884663B2 (en) State machine for low-noise clocking of high frequency clock
US20150347019A1 (en) Systems and methods for segmenting data structures in a memory system
US8050901B2 (en) Prediction and control of NBTI of integrated circuits
Pille et al. Implementation of the cell broadband engine™ in 65 nm SOI technology featuring dual power supply SRAM arrays supporting 6 GHz at 1.3 V
CN112100158B (zh) 一种标准单元库的建立方法、装置、电子设备及存储介质
US9268886B2 (en) Setting switch size and transition pattern in a resonant clock distribution system
US10699777B2 (en) Access device and associated storage device for performing rewrite operation based on trigger level
US20200293415A1 (en) Memory training
CN106575515A (zh) 用于控制定制电路和存储器的动态裕量调谐
US8914765B2 (en) Power grid generation through modification of an initial power grid based on power grid analysis
US20080104552A1 (en) Power consumption optimizing method for semiconductor integrated circuit and semiconductor designing apparatus
DE102012112363A1 (de) Verfahren zum Verbreiten einer Mehrzahl von Interrupts, Interrupt-Anforderungssignal-Verbreitungsschaltungen und Ein-Chip-Systeme, welche dieselben aufweisen
CN109558345B (zh) 存储器选择方法及装置
US11321513B1 (en) DVD analysis that accounts for delays
CN113343627A (zh) 一种芯片设计方法及装置
US20200090736A1 (en) Power aware programmable negative bit line control
US20180278250A1 (en) On-the-fly processing of data in an acquisition system
US11532353B2 (en) Circuitry apportioning of an integrated circuit
TW202001628A (zh) 時脈樹合成方法
CN116566382A (zh) 逻辑门电路、电子设备以及消除信号毛刺的方法
CN114662446A (zh) 一种用以减小动态功耗的布线优化方法
WO2013191893A1 (en) Alternate control settings
CN116569336A (zh) 聚比特单元
CN110658885B (zh) 时钟树合成方法
Bassett et al. Energy efficient design techniques for a digital signal processor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination