JP2002083934A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2002083934A JP2002083934A JP2000270958A JP2000270958A JP2002083934A JP 2002083934 A JP2002083934 A JP 2002083934A JP 2000270958 A JP2000270958 A JP 2000270958A JP 2000270958 A JP2000270958 A JP 2000270958A JP 2002083934 A JP2002083934 A JP 2002083934A
- Authority
- JP
- Japan
- Prior art keywords
- block
- wiring
- terminal
- cell
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
ブロック間配線に、容易にアンテナ対策が講じられる半
導体集積回路装置を提供することを目的とする。 【解決手段】 複数の集積回路ブロックを有し、前記ブ
ロックに設けられたブロックの入出力端子部同士を配線
で接続してブロック間が接続される半導体集積回路装置
において、前記ブロックの少なくとも1つの選択された
ブロックの入出力端子部にダイオード素子領域が設けら
れ、このブロックの入出力端子A1と前記ダイオード領
域6が接続されると共に、前記ダイオード素子領域に接
続された前記端子を用いてブロック間配線が行われてい
る。
Description
に関し、特にブロック間配線における、DSM(ディー
プ・サブ・ミクロン)プロセスで発生するアンテナ効果
対策を容易に実施できるビルディングブロック方式のレ
イアウト設計手法を用いた半導体集積回路装置に関す
る。
は、設計期間を短縮するために、集積回路の各部分を同
時に設計している。そこで、このような大規模集積回路
では、回路を複数のブロックに分け、各ブロックを同時
に設計した後に、最終的に各ブロックを配線して汲み上
げるというビルディングブロック方式の設計手法が採用
されている。
のレイアウト設計のフロー図を示す。図1に示すよう
に、ビルディングブロック方式は、大きく、ブロック
レイアウト作成工程、ブロック間配線工程に分かれ
る。即ち、回路上のリストに従いブロックネットリスト
を作成し、続いて、ブロックレイアウトの自動配置配線
を行う。続いて、一階層のリストであるTOPネットリ
ストを作成し、ブロック間の配置配線が行われる。
ウト設計方式がある。フラットレイアウト方式は図2の
フロー図に示すように、一階層のリストであるTOPネ
ットリストを作成した後、自動配置配線を行うものであ
る。
式では、ブロックレイアウト単位(回路の機能単位)で
レイアウト生成をするため、全てを1回(フラット)で
生成するフラットレイアウト設計方式に比べ、回路が分
散しないのでブロック(階層)で性能を保証できるとい
うメリットを有する。
般に図3に示すように、配線が行われる。ブロックレイ
アウトが行われたブロックAとブロックB間を配線によ
り接続する。このため、各ブロック100は、周辺枠上
に中継となるブロック端子101…が備えられている。
そして、この図3に示すものにおいては、各ブロック端
子101のうち、ブロックAのブロック端子A1とブロ
ックBのブロック端子B1とがブロック間配線工程で配
線される。
の端子102が設けられている。このセル内部の端子1
02から上記した中継端子101へ接続する配線も形成
されている。例えば、ブロックAの中継端子A1には、
この端子A1に接続されるセル内部端子A1’からブロ
ックの周辺枠上にまで引き出されている配線が接続され
ている。同様に、他のセル内部の端子102から中継端
子101まで配線が設けられることになる。
ブロック内セル間の配線、ブロック間配線において配線
長が長くなるという問題がある。
は、端子をブロックレイアウトの周辺枠まで配線する
際、ブロック内の他の配線を迂回するので、長配線とな
る(図3のA1−A1’、B1−B1’参照)。
周辺に集中するので、端子位置が最適でない場合、長配
線となる。例えば、A1−B1の場合には長くなる。
クの相反信号である場合等にスキューを発生しブロック
内の回路を誤動作させる。さらに、長配線はカップリン
グ・クロストークの影響で著しい配線遅延が生ずるとい
う問題が生じる。また、長配線は、コスト(面積)のみ
ならず性能劣化において不利である。
線は長配線となり、アンテナ効果の問題が発生する。ア
ンテナ効果とは、ゲート面積に対して大きな導体(配
線)が接続される時、製造プロセスにおいて電荷が配線
に蓄積されゲート(ゲート酸化膜)を破壊するモードの
ことである。レイアウト・デザインルール(アンテナ・
ルール)では、トランジスタのゲート(面積)に接続さ
れるメタル配線が、異なるトランジスタのソースまたは
ドレイン拡散領域に接続されるまでの配線長(面積)の
比で定義される。
護ダイオードを挿入し、セルレベルでアンテナ対策した
デザインを行う方法や自動配置配線ツールでのソフトウ
ェア制御にてアンテナルールをクリアする様に配線して
いる。
入し、セルレベルでアンテナ対策したデザインを行う方
法につき図4を参照して説明する。図4では、2入力N
ANDのセルレイアウト例を示している。図4(a)
は、2入力NANDのセルレイアウト例を、同図(b)
は、2入力NANDのI1,I2の入力(ポリゲートに
接続される)に対して、アンテナ保護用ダイオード5
0,51を挿入した例を示している。
ウェル領域である。41,42,43はメタル1層配線
であり、41はVDD、42にはGNDが与えられる。
また、44はコンタクト、45aはPch拡散領域、4
5bはNch拡散領域、46はポリシリコンゲートをそ
れぞれ示している。
入力NANDのI1,I2の入力(ポリゲートに接続さ
れる)に対して、アンテナ保護用ダイオード50,51
を挿入すると、(a)に示すレイアウトが(b)に示す
レイアウトのようになる。
予め追加することにより、アンテナ効果を考慮せず設計
できる。
ダイオード素子を挿入することは、図4に示すように、
その異聞だけ面積が大きくなり、セルコストが大きくな
るという欠点を有する。
は、自動で配線層を切り換えるためソフトウェア制御が
複雑になるという問題がある。また、自動で対応できな
い場合、マニュアル作業で配線を改善する必要があ利、
その作業が煩瑣である。
なされたものにして、コストが少なく長配線が生じる可
能性の高いブロック間配線に、容易にアンテナ対策が講
じられる半導体集積回路装置を提供することを目的とす
る。
回路ブロックを有し、前記ブロックに設けられたブロッ
クの入出力端子部同士を配線で接続してブロック間が接
続される半導体集積回路装置において、前記ブロックの
少なくとも1つの選択されたブロックの入出力端子部に
ダイオード素子領域が設けられ、このブロックの入出力
端子と前記ダイオード領域が接続されると共に、少なく
とも一方のブロック端子が前記ダイオード素子領域に接
続された前記端子であり、この端子を用いてブロック間
配線が行われていることを特徴とする。
イオード素子をブロック端子に選択的に設定すること
で、全セルにダイオード素子を含める方式に比べ、コス
トが少なく長配線が生じる可能性の高いブロック間配線
に、容易にアンテナ対策が実施できる。
ック入出力端子用のダイオード素子領域は、スタンダー
ドセルで配置するように構成できる。
きるため自動配置配線ツール上での自動挿入が可能とな
る。
されたブロック入出力端子用のダイオード素子領域は、
ブロックの周辺枠の各辺に配置し、ブロック周辺に敷設
される電源リング領域に含まれるように構成できる。
アンテナ対策のためのダイオード素子を配置することに
よるコスト増加を防ぐことができる。
されたブロック入出力端子用のダイオード素子領域は、
ブロック内のロウ方向に配置されるフィードセルに予め
埋設されるように構成できる。
混雑緩和のため挿入されるフィードセルにダイオードを
予め埋設して登録し、これと端子を接続することでフィ
ード機能と併用して、ダイオード挿入によるコスト増加
を防ぐことができる。
き、図面を参照して説明する。図5はこの発明の実施形
態にかかる半導体集積回路装置の平面図である。
は、チップ内フロアプランをブロックで機能分割する階
層設計のため、図2で示したフラット設計に比べ、ブロ
ック単位のレイアウト規模が小さい。このため各ブロッ
ク1内ではアンテナ効果でエラーとなる長配線を発生す
る場合が少ない。一方、ブロック間の配線は、複数のブ
ロック間を広範囲で接続するため長配線となることが多
くアンテナ問題を引き起こしやすい。このことに着目
し、ブロックレイアウト生成時に、ブロック端子に選択
的にダイオード素子を挿入して接続するものである。
た図3と同様のビルディングブロックレイアウトを行っ
たものである。この例では、複数のブロック1…のうち
ブロックAとブロックB間を配線4により接続する。こ
のため、各ブロック1は、周辺枠上に中継となるブロッ
ク端子11…が備えられている。
子3が設けられている。このセル内部の端子3から上記
したブロック端子11へ接続する配線も形成されてい
る。例えば、ブロックAのブロック端子A1には、この
端子A1に接続されるセル内部端子A1’からブロック
の周辺枠上にまで引き出されている配線が接続されてい
る。同様に、ブロックBのブロック端子B1には、この
端子B1に接続されるセル内部端子B1’からブロック
の周辺枠上にまで引き出されている配線が接続されてい
る。そして、この図3に示すものにおいては、各中継用
のブロック端子11…のうち、ブロックAのブロック端
子A1とブロックBのブロック端子B1とがブロック間
配線工程で配線される。この実施形態では、このブロッ
ク端子12に選択的にダイオード素子を挿入して接続す
るように構成している。
部分をそれぞれ図6乃至図11に示す。図6は図5の丸
Aで囲んだ部分のブロック端子拡大部分、図7は図5の
丸Bで囲んだ部分のブロック端子拡大部分をそれぞれ示
す平面図である。図5及び図6において、セルレイアウ
トは上述した図4と同様に2入力NANDのセルレイア
ウトであり、同じ部分には同じ符号を付し、説明を省略
する。
2と前記ダイオード領域6が接続されており、ダイオー
ド領域6が接続されたブロック入力端子間が接続され
る。
ては、A1端子および、B1端子について、セル配置領
域外にダイオード素子6を付加する。ここで、セル配置
領域とは、図6及び図7で示すロウ、カラム方向に配置
したセルにおけるセルの最外郭を意味している。図6及
び図7においては、ブロック端子A1,B1はセル配置
領域外に位置している。
A1端子についてVDD41側にN型WELL内にP+
拡散領域(ダイオード素子領域)6を備え、端子および
そのメタル配線7が、コンタクトホールを介しダイオー
ド素子6に接続されている。そして、図7に示すもの
は、ブロック左辺に出されたB1端子に関して、N+拡
散6でダイオード素子を構成している。
はセル配置ロウ方向(図5の水平方向)に端子が設置さ
れた例であり、B1端子はセル配置のカラム方向(図5
の垂直方向)に配置された端子である。
図8及び図9に従い説明する。上記した第1の実施形態
については、ビルディングブロックレイアウトの生成工
程において、ブロックレイアウト生成の後、レイアウト
エディタ等を用いてブロック周辺枠付近を、レイアウト
変更する必要がある。この第2の実施形態については、
ブロックレイアウトの自動レイアウト生成時にダイオー
ド素子領域6を含む端子を形成できるものである。
ウ(水平方向:図8 セルD)およびカラム(垂直方
向:図9 セルD)に対して、ダイオード素子6を含む
スタンダードセルを挿入する。
ロックの上下辺への端子配置方向に有効であり、カラム
方向への配置(図9:セルD)は、ブロックの左右辺へ
の端子配置方向に有効である。
に挿入されたセル(セルD)との接続関係を付加して配
線される。
レイアウトのネットリストに対して、端子にダイオード
セルとそのネットを追加し、配置においてロウ位置指定
(ロウ数絶対値、ロウ数相対値、ロウ数範囲など)、カ
ラム位置指定(X方向座標)を行い制御する。
枠に配置されるため、この第2の実施形態におけるセル
(図8、図9:セルD)配置はブロック周辺に配置した
例ついて示すが、セル配置は、ブロック内周辺に限られ
るものではない。
て、図10及び図11に示す。
ルへの電源供給のため、周囲に太幅のメタル配線を用い
て電源リングを敷設する。通常電源リングは、ブロック
間配線時にブロックの電源として定義されることが多
い。図10及び図11中のVDDリング、GNDリング
8a、8bを設けている。
は、セルA,Bのブロック内セルにロウ単位で接続され
る例を示す。ブロック端子12は、この電源リング8
a、8bを交差して周辺に出るため、この交差領域を利
用して電源リング内にダイオード素子6を埋設する。
向に配線混雑時に、それを緩和するフィードセルを挿入
する。フィードセルにダイオード素子を予め埋設して登
録し、端子と接続する方法。
ブロックレイアウト周辺枠部にセルDを配置している
が、セルDをフィードセルと考え、ブロック内部にダイ
オード素子を予め埋設するように構成してもよい。
接続されたブロック入出力端子は、ブロックに存在する
全ての端子に配置・接続する必要はなく、ブロック間配
線でアンテナ問題が生ずる可能性のある長配線が予測さ
れる端子に選択的に配置されるものとする。長配線の可
能性は、ブロックを配置したフロアプランレベルの設計
工程で容易に予測可能である。
式のレイアウトに適用されているが、応用例として、図
2に示すフラットでのレイアウト設計での事例でも応用
可能である。たとえば、第2の実施形態のダイオード素
子領域を含む端子セルは、ネットリストの回路階層単位
で挿入される。
も、回路規模が大きくなるとき、ネットリストの回路階
層単位でのグループ化を自動配置配線ツールのセル配置
のフェーズにおいて指示し、REGIONと呼ばれるセ
ルの分布領域を指定する。
領域に集合配置されることにより配線遅延が最適化され
る。ここで、本発明のダイオード素子を含む端子セルを
前記REGIONの単位のレベルで挿入することで、R
EGION間で接続される配線経路で発生するアンテナ
問題を容易に回避することも可能となる。
ロック端子12の両方にダイオード素子領域を設けてい
るが、ブロック配線が行われる少なくともどちらか一方
のブロック端子にダイオード素子領域を設けていれば、
アンテナ対策としての効果が得られる。
ば、アンテナ保護用ダイオード素子をブロック端子に選
択的に設定することで、全セルにダイオード素子を含め
る方式に比べ、コストが少なく長配線が生じる可能性の
高いブロック間配線に、容易にアンテナ対策が実施でき
る。
ード素子の端子領域の挿入に関して、セル配置で制御で
きるため自動配置配線ツール上での自動挿入が可能とな
る。
にダイオードを埋設し、これと接続することで、セル配
置領域外にアンテナ対策のためのダイオード素子配置す
ることによるコスト増加を防ぐことができる。
入されるフィードセルにダイオードを予め埋設して登録
し、これと端子を接続することでフィード機能と併用し
て、ダイオード挿入によるコスト増加を防ぐことができ
る。
フロー図である。
ロー図である。
設計に基づき形成した半導体集積回路装置の平面図であ
る。
たセルレイアウトを示す平面図である。
ウト設計に基づき形成した半導体集積回路装置の平面図
である。
子部分を拡大した平面図である。
子部分を拡大した平面図である。
子部分を拡大した平面図である。
子部分を拡大した平面図である。
端子部分を拡大した平面図である。
端子部分を拡大した平面図である。
Claims (4)
- 【請求項1】 複数の集積回路ブロックを有し、前記ブ
ロックに設けられたブロックの入出力端子部同士を配線
で接続してブロック間が接続される半導体集積回路装置
において、前記ブロックの少なくとも1つの選択された
ブロックの入出力端子部にダイオード素子領域が設けら
れ、このブロックの入出力端子と前記ダイオード領域が
接続されると共に、少なくとも一方のブロック端子が前
記ダイオード素子領域に接続された前記端子であり、こ
の端子を用いてブロック間配線が行われていることを特
徴とする半導体集積回路装置。 - 【請求項2】 少なくとも1つの選択されたブロック入
出力端子用のダイオード素子領域は、スタンダードセル
で配置されていることを特徴とする請求項1に記載の半
導体集積回路装置。 - 【請求項3】 少なくとも1つの選択されたブロック入
出力端子用のダイオード素子領域は、ブロックの周辺枠
の各辺に配置し、ブロック周辺に敷設される電源リング
領域に含まれることを特徴とする請求項1又は2に記載
の半導体集積回路装置。 - 【請求項4】 少なくとも1つの選択されたブロック入
出力端子用のダイオード素子領域は、ブロック内のロウ
方向に配置されるフィードセルに予め埋設されるている
ことを特徴とする請求項1に記載の半導体集積回路装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000270958A JP4541515B2 (ja) | 2000-09-07 | 2000-09-07 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000270958A JP4541515B2 (ja) | 2000-09-07 | 2000-09-07 | 半導体集積回路装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007117938A Division JP2007251187A (ja) | 2007-04-27 | 2007-04-27 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002083934A true JP2002083934A (ja) | 2002-03-22 |
JP4541515B2 JP4541515B2 (ja) | 2010-09-08 |
Family
ID=18757311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000270958A Expired - Fee Related JP4541515B2 (ja) | 2000-09-07 | 2000-09-07 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4541515B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006196872A (ja) * | 2004-12-17 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 標準セル、標準セルライブラリ、半導体装置、及びその配置方法 |
WO2016079918A1 (ja) * | 2014-11-19 | 2016-05-26 | 株式会社ソシオネクスト | 半導体集積回路のレイアウト構造 |
-
2000
- 2000-09-07 JP JP2000270958A patent/JP4541515B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006196872A (ja) * | 2004-12-17 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 標準セル、標準セルライブラリ、半導体装置、及びその配置方法 |
WO2016079918A1 (ja) * | 2014-11-19 | 2016-05-26 | 株式会社ソシオネクスト | 半導体集積回路のレイアウト構造 |
Also Published As
Publication number | Publication date |
---|---|
JP4541515B2 (ja) | 2010-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5493135A (en) | Symmetrical multi-layer metal logic array with continuous substrate taps and extension portions for increased gate density | |
USRE39469E1 (en) | Semiconductor integrated circuit with mixed gate array and standard cell | |
US8873209B2 (en) | Integrated circuit and method of providing electrostatic discharge protection within such an integrated circuit | |
JP5096321B2 (ja) | 論理セルのセル隣接により形成された信号バスを有する集積回路 | |
JP3621354B2 (ja) | 半導体集積回路の配線方法及び構造 | |
KR20010029851A (ko) | 표준 셀, 표준 셀 어레이 및 표준 셀들을 배치하고루팅하는 시스템 및 방법 | |
JP2008118004A (ja) | 半導体集積回路 | |
JP2008244501A (ja) | 半導体集積回路装置 | |
JPH10335612A (ja) | 高密度ゲートアレイセル構造およびその製造方法 | |
JP2008078508A (ja) | 半導体集積回路及び半導体集積回路の製造方法 | |
JP4492736B2 (ja) | 半導体集積回路 | |
US20040168143A1 (en) | Semiconductor integrated circuit, method of designing semiconductor integrated circuit, and device for designing the same | |
JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
JP2009272340A (ja) | 半導体集積回路 | |
JP2002124572A (ja) | 自動配置配線装置及びそれを用いる配置配線方法 | |
JP3644138B2 (ja) | 半導体集積回路及びその配置配線方法 | |
KR100269494B1 (ko) | Soi·cmos 기술을 이용한 소형 반도체 장치 | |
JP2002083934A (ja) | 半導体集積回路装置 | |
JP2006165065A (ja) | 半導体集積回路及びそのレイアウト方法、並びにスタンダードセル | |
JPH11145308A (ja) | 半導体集積回路、半導体集積回路のレイアウト方法およびレイアウト装置 | |
JP2002289695A (ja) | 半導体集積回路のレイアウト方法 | |
JP3541782B2 (ja) | 半導体集積回路の設計方法 | |
JP2007251187A (ja) | 半導体集積回路装置 | |
JPH0566737B2 (ja) | ||
JP4159257B2 (ja) | 半導体集積回路装置及びその配置配線方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040824 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070516 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070608 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090731 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100527 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100624 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |