KR20130047572A - 복합 전자 부품 및 그 제조 방법 - Google Patents
복합 전자 부품 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20130047572A KR20130047572A KR1020120102645A KR20120102645A KR20130047572A KR 20130047572 A KR20130047572 A KR 20130047572A KR 1020120102645 A KR1020120102645 A KR 1020120102645A KR 20120102645 A KR20120102645 A KR 20120102645A KR 20130047572 A KR20130047572 A KR 20130047572A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- terminal electrode
- ground
- gap
- Prior art date
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 302
- 229910010272 inorganic material Inorganic materials 0.000 claims abstract description 43
- 239000011147 inorganic material Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000002346 layers by function Substances 0.000 claims abstract description 32
- 239000011159 matrix material Substances 0.000 claims abstract description 13
- 239000004020 conductor Substances 0.000 claims description 128
- 238000000034 method Methods 0.000 claims description 43
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 abstract description 16
- 230000000149 penetrating effect Effects 0.000 abstract description 13
- 239000011241 protective layer Substances 0.000 abstract description 6
- 230000001681 protective effect Effects 0.000 abstract description 4
- 230000002745 absorbent Effects 0.000 abstract 1
- 239000002250 absorbent Substances 0.000 abstract 1
- 239000011347 resin Substances 0.000 description 29
- 229920005989 resin Polymers 0.000 description 29
- 239000000463 material Substances 0.000 description 17
- 230000009102 absorption Effects 0.000 description 11
- 238000010521 absorption reaction Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000010408 film Substances 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 229910000859 α-Fe Inorganic materials 0.000 description 8
- 230000005611 electricity Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000003068 static effect Effects 0.000 description 7
- 229910010413 TiO 2 Inorganic materials 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 230000005672 electromagnetic field Effects 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 244000126211 Hericium coralloides Species 0.000 description 1
- 229910003962 NiZn Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052839 forsterite Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/12—Overvoltage protection resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/08—Overvoltage arresters using spark gaps structurally associated with protected apparatus
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/09—Filters comprising mutual inductance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0257—Overvoltage protection
- H05K1/0259—Electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F2017/0093—Common mode choke coil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2809—Printed windings on stacked layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Coils Or Transformers For Communication (AREA)
- Thermistors And Varistors (AREA)
Abstract
(과제) 공통 모드 필터와 ESD 보호 소자와의 접속 불량을 방지하여, 정전기 흡수 성능을 개선한다.
(해결 수단) 복합 전자 부품(100)은, 기판(11)과, 기판(11) 상에 형성된 기능층(12)과, 기능층(12) 상에 형성된 범프 전극(13a～13f)과, 자성 수지층(14)을 구비하고 있다. 기능층(12)은, 스파이럴 도체(20, 21)를 포함하는 공통 모드 필터층(12A)과, 복수의 ESD 보호 소자를 포함하는 ESD 보호층(12B)을 구비하고 있다. ESD 보호층(12B)은, 각 갭 전극(34A～34D)의 단자 전극부(37) 및 그라운드 전극부(38)의 표면에는, 도금 전극으로 이루어지는 단자 전극 콘택트(39) 및 그라운드 콘택트(40)가 각각 형성되어 있다. 단자 전극 콘택트(39) 및 그라운드 콘택트(40)는, 무기 절연층(36)을 관통하여, 공통 모드 필터층(12A) 및 대응하는 범프 전극(13a～13f)에 각각 접속되어 있다.
(해결 수단) 복합 전자 부품(100)은, 기판(11)과, 기판(11) 상에 형성된 기능층(12)과, 기능층(12) 상에 형성된 범프 전극(13a～13f)과, 자성 수지층(14)을 구비하고 있다. 기능층(12)은, 스파이럴 도체(20, 21)를 포함하는 공통 모드 필터층(12A)과, 복수의 ESD 보호 소자를 포함하는 ESD 보호층(12B)을 구비하고 있다. ESD 보호층(12B)은, 각 갭 전극(34A～34D)의 단자 전극부(37) 및 그라운드 전극부(38)의 표면에는, 도금 전극으로 이루어지는 단자 전극 콘택트(39) 및 그라운드 콘택트(40)가 각각 형성되어 있다. 단자 전극 콘택트(39) 및 그라운드 콘택트(40)는, 무기 절연층(36)을 관통하여, 공통 모드 필터층(12A) 및 대응하는 범프 전극(13a～13f)에 각각 접속되어 있다.
Description
본 발명은, 복합 전자 부품 및 그 제조 방법에 관한 것으로, 특히, 공통 모드 필터(common mode filter)와 정전기 방전(ESD) 보호 소자를 조합하여 구성된 복합 전자 부품 및 그 제조 방법에 관한 것이다.
최근, 고속의 신호 전송 인터페이스로서 USB나 HDMI 등의 규격이 널리 보급되어, 퍼스널 컴퓨터나 디지털 하이비전 텔레비전 등 수많은 디지털 기기에 이용되고 있다. 이들 인터페이스는, 오래전부터 일반적이었던 싱글 엔드(single end) 전송 방식과는 상이하게, 한 쌍의 신호 라인을 이용하여 차동 신호(디퍼렌셜 모드 신호;differential mode signal)를 전송하는 차동 신호 방식이 채용되고 있다.
차동 전송 방식은, 싱글 엔드 전송 방식과 비교하여 신호 라인으로부터 발생하는 방사 전자계가 적을 뿐만 아니라, 외래 노이즈의 영향을 받기 어렵다는 우수한 특징을 갖고 있다. 이 때문에, 신호의 소(小)진폭화가 용이하고, 소진폭화에 의한 상승 시간 및 하강 시간의 단축에 의해, 싱글 엔드 전송 방식보다도 고속의 신호 전송을 행하는 것이 가능해진다.
도 14는, 일반적인 차동 전송 회로의 회로도이다.
도 14에 나타내는 차동 전송 회로는, 한 쌍의 신호 라인(1, 2)과, 신호 라인(1, 2)에 디퍼렌셜 모드 신호를 공급하는 출력 버퍼(3)와, 신호 라인(1, 2)으로부터의 디퍼렌셜 모드 신호를 받는 입력 버퍼(4)를 구비하고 있다. 이러한 구성에 의해, 출력 버퍼(3)에 부여되는 입력 신호(IN)는, 한 쌍의 신호 라인(1, 2)을 경유하여 입력 버퍼(4)로 보내져, 출력 신호(OUT)로서 재생된다. 이와 같은 차동 전송 회로는, 전술한 대로, 신호 라인(1, 2)으로부터 발생하는 방사 전자계가 적다는 특징을 갖고 있지만, 신호 라인(1, 2)에 공통의 노이즈(공통 모드 노이즈)가 중첩된 경우에는 비교적 큰 방사 전자계를 발생시켜 버린다. 공통 모드 노이즈에 의해 발생하는 방사 전자계를 저감하기 위해서는, 도 14에 나타내는 바와 같이, 신호 라인(1, 2)에 공통 모드 필터(공통 모드 초크 코일)(5)를 삽입하는 것이 유효하다.
공통 모드 필터(5)는, 신호 라인(1, 2)에서 보내지는 차동 성분(디퍼렌셜 모드 신호)에 대한 임피던스가 낮고, 동상(同相) 성분(공통 모드 노이즈)에 대한 임피던스가 높다는 특성을 갖고 있다. 이 때문에, 신호 라인(1, 2)에 공통 모드 필터(5)를 삽입함으로써, 디퍼렌셜 모드 신호를 실질적으로 감쇠시키는 일 없이, 한 쌍의 신호 라인(1, 2)에서 보내지는 공통 모드 노이즈를 차단할 수 있다.
HDMI와 같은 최신의 고속 디지털 인터페이스에서는, 고(高)전송 레이트의 미소 신호를 취급하기 때문에, 정전기에 대하여 매우 민감한 IC가 사용되어, 정전기가 큰 문제가 된다. 이러한 IC의 정전기 파괴를 방지하기 위해서는, 신호 라인과 그라운드와의 사이에 ESD 보호 소자를 접속하는 것이 유효하며, 최근에는 공통 모드 필터와 ESD 보호 소자를 하나의 패키지에 담은 복합 전자 부품도 제안되고 있다(특허문헌 1 참조).
특허문헌 1에 기재된 종래의 복합 전자 부품은, 한 쌍의 자성체 층간에 공통 모드 초크 코일부와 정전기 보호부가 적층된 적층체로 이루어지는 것이다. 공통 모드 초크 코일부는, 비자성체층과 코일용 도체 패턴을 적층하여 내부에 트랜스가 형성된 것이다. 또한, 정전기 보호부는, 절연 수지층의 표면에 어스 전극과 방전 전극이 서로의 사이에 간격을 갖도록 형성되며, 어스 전극과 방전 전극 간에 걸쳐 전압 의존성 저항 재료가 형성된 것이다. 그리고, 공통 모드 초크 코일부와 정전기 보호부와의 접속은, 적층체의 외주면에 도금 형성된 외부 전극면을 통하여 행해지고 있다.
그러나, 외부 전극면은 땜납 접속시의 소모나 전극면의 흠집 등에 의해 도통(道通) 불량이 발생할 가능성이 있다. 또한, 외부 전극면의 표면의 주석 도금층이 비교적 고저항인 점에서, 정전기 흡수 성능을 열화시킨다는 문제도 있다.
본 발명은 상기 과제를 해결하기 위해 이루어진 것으로, 본 발명의 목적은, 공통 모드 필터와 ESD 보호 소자와의 접속 불량을 방지하여, 정전기 흡수 성능을 개선하는 것이 가능한 복합 전자 부품 및 그 제조 방법을 제공하는 것에 있다.
상기 과제를 해결하기 위해, 본 발명에 의한 복합 전자 부품은, 기판과, 상기 기판 상에 형성된 기능층과, 상기 기능층에 전기적으로 접속된 복수의 외부 단자 전극을 구비하고, 상기 기능층은, 평면 코일 패턴을 포함하는 평면 코일층과, ESD 보호 소자를 포함하는 ESD 보호층을 구비하고, 상기 ESD 보호층은, 갭(gap)을 통하여 상호 대향하는 단자 전극부 및 그라운드 전극부를 포함하는 갭 전극과, 상기 갭 전극 상에 형성된 정전기 흡수층과, 상기 정전기 흡수층을 통하여 상기 갭 전극을 덮는 무기 절연층과, 상기 갭 전극의 상기 단자 전극부의 표면에 형성된 도금 전극으로 이루어지는 단자 전극 콘택트와, 상기 갭 전극의 상기 그라운드 전극부의 표면에 형성된 도금 전극으로 이루어지는 그라운드 콘택트를 포함하고, 상기 정전기 흡수층은, 절연성 무기 재료의 매트릭스 중에 도전성 무기 재료가 분산된 콤퍼짓(composite)이며, 상기 단자 전극 콘택트 및 상기 그라운드 콘택트는, 상기 무기 절연층을 관통하여, 상기 복수의 외부 단자 전극 중으로부터 선택된 하나의 외부 단자 전극에 각각 전기적으로 접속되어 있는 것을 특징으로 한다.
본 발명에 의하면, ESD 보호층의 무기 절연층을 관통하는 콘택트를 용이하게 형성할 수 있다. 이에 따라, 칩의 측면에 도금 형성된 전극면을 경유하여 공통 모드 필터와 ESD 보호 소자를 접속하지 않아도 좋아, 양자의 전기적 접속의 신뢰성을 향상시킬 수 있다.
또한, 상기 과제를 해결하기 위해, 본 발명에 의한 복합 전자 부품의 제조 방법은, 기판 상에 기능층을 형성하는 공정과, 상기 기능층과 전기적으로 접속된 외부 단자 전극을 형성하는 공정을 포함하고, 상기 기능층을 형성하는 공정은, 평면 코일 패턴을 포함하는 평면 코일층을 형성하는 공정과, ESD 보호 소자를 포함하는 ESD 보호층을 형성하는 공정을 포함하고, 상기 ESD 보호층을 형성하는 공정은, 갭을 통하여 상호 대향하는 단자 전극부 및 그라운드 전극부를 포함하는 갭 전극을 형성하는 공정과, 상기 갭 전극 상에 정전기 흡수층을 형성하는 공정과, 상기 갭 전극의 상기 단자 전극부 및 상기 그라운드 전극부의 표면에 도금 전극으로 이루어지는 상기 단자 전극 콘택트 및 상기 그라운드 콘택트를 각각 형성하는 공정과, 상기 정전기 흡수층을 통하여 상기 갭 전극을 덮는 무기 절연층을 형성하는 공정과, 상기 무기 절연층의 표면을 연삭 또는 연마에 의해 평탄화하고, 상기 단자 전극 콘택트의 상단 및 상기 그라운드 콘택트의 상단을 각각 노출시키는 공정을 포함하는 것을 특징으로 한다.
본 발명에 의하면, ESD 보호층의 무기 절연층에 구멍뚫기 가공을 행하는 일 없이, 무기 절연층을 관통하는 콘택트를 용이하게 형성할 수 있다. 이에 따라, 칩의 측면에 도금 형성된 전극면을 경유하여 공통 모드 필터와 ESD 보호 소자를 접속하지 않아도 좋아, 양자의 전기적 접속의 신뢰성을 향상시킬 수 있다.
본 발명에 있어서, 상기 ESD 보호층은, 상기 갭 전극의 상기 그라운드 전극부를 포함하는 루프 형상의 그라운드 패턴을 구비하는 것이 바람직하다. 이 구성에 의하면, 그라운드 콘택트(그라운드 외부 전극)와의 전기적인 접속 경로를 복수 가질 수 있다. 따라서, 그라운드 전극부 간을 연결하는 경로의 어느 1개소가 절단되었다고 해도, 다른 경로를 지나 그라운드 기능을 확보하는 것이 가능해진다.
본 발명에 있어서, 상기 평면 코일층은, 상기 기판의 표면에 형성되고, 상기 ESD 보호층은, 상기 평면 코일층의 상층에 형성되어 있는 것이 바람직하다. 이 구성에 의하면, 평면 코일층과 ESD 보호층과의 사이에 무기 절연층이 끼워지는 점에서, 특별한 층을 형성하는 일 없이, ESD 보호층의 정전기 파괴에 의한 공통 모드 필터의 손상을 방지할 수 있다. 그리고 본 발명에 의하면, 이러한 무기 절연층이 존재하는 경우라도, 칩의 측면에 도금 형성된 전극면을 경유하여 공통 모드 필터와 ESD 보호 소자를 접속하지 않아도 좋아, 양자의 전기적 접속의 신뢰성을 향상시킬 수 있다.
본 발명에 있어서, 상기 스파이럴 도체는, 서로 자기(磁氣) 결합하는 제1 및 제2 스파이럴 도체를 포함하고, 상기 갭 전극은, 제1 내지 제4 갭 전극을 포함하고, 상기 단자 전극 콘택트는, 제1 내지 제4 단자 전극 콘택트를 포함하고, 상기 제1 단자 전극 콘택트는, 상기 제1 스파이럴 도체의 내주단에 전기적으로 접속되어 있고, 상기 제2 단자 전극 콘택트는, 상기 제1 스파이럴 도체의 외주단에 전기적으로 접속되어 있고, 상기 제3 단자 전극 콘택트는, 상기 제2 스파이럴 도체의 내주단에 전기적으로 접속되어 있고, 상기 제4 단자 전극 콘택트는, 상기 제2 스파이럴 도체의 외주단에 전기적으로 접속되어 있는 것이 바람직하다.
본 발명에 있어서, 상기 외부 단자 전극은, 제1 내지 제4 외부 단자 전극을 포함하고, 상기 제1 내지 제4 단자 전극 콘택트는, 상기 제1 내지 제4 외부 단자 전극에 각각 전기적으로 접속되어 있는 것이 바람직하다. 이 경우에 있어서, 상기 외부 단자 전극은, 제5 및 제6 외부 단자 전극을 추가로 포함하고, 상기 그라운드 콘택트는, 제1 내지 제4 그라운드 콘택트를 포함하고, 상기 제1 및 제2 그라운드 콘택트는, 상기 제5 외부 단자 전극에 접속되어 있고, 상기 제3 및 제4 그라운드 콘택트는, 상기 제6 외부 단자 전극에 접속되어 있는 것이 바람직하다.
본 발명에 있어서, 상기 평면 코일층은, 제1 및 제2 스파이럴 도체의 내주단에 각각 접속된 제1 및 제2 인출 도체와, 상기 제1 인출 도체를 통하여 상기 제1 스파이럴 도체의 내주단에 접속됨과 함께, 상기 제1 외부 단자 전극에 접속된 제1 단자 전극과, 상기 제1 스파이럴 도체의 외주단에 접속됨과 함께, 상기 제2 외부 단자 전극에 접속된 제2 단자 전극과, 상기 제2 인출 도체를 통하여 상기 제2 스파이럴 도체의 내주단에 접속됨과 함께, 상기 제3 외부 단자 전극에 접속된 제3 단자 전극과, 상기 제2 스파이럴 도체의 외주단에 접속됨과 함께, 상기 제4 외부 단자 전극에 접속된 제4 단자 전극을 추가로 포함하고, 상기 제1 내지 제4 단자 전극 콘택트는, 상기 제1 내지 제4 단자 전극에 각각 접속되어 있는 것이 바람직하다.
본 발명에 있어서, 상기 평면 코일층은, 제1 내지 제3 절연층을 추가로 포함하고, 상기 제1 내지 제4 단자 전극의 각각은, 적어도 상기 제1 내지 제3 절연층을 포함하는 적층체를 관통하도록 형성되어 있는 것이 바람직하다. 이 경우에 있어서, 상기 제1 스파이럴 도체는, 상기 제1 절연층의 표면에 형성되어 있고, 상기 제2 스파이럴 도체는, 상기 제2 절연층의 표면에 형성되어 있고, 상기 제1 및 제2 인출 도체는, 상기 제3 절연층의 표면에 형성되어 있고, 상기 제1 스파이럴 도체의 내주단은, 상기 제2 및 제3 절연층을 관통하는 제1 콘택트홀 도체를 통하여 상기 제1 인출 도체에 접속되어 있고, 상기 제2 스파이럴 도체의 내주단은, 상기 제3 절연층을 관통하는 제2 콘택트홀 도체를 통하여 상기 제2 인출 도체에 접속되어 있는 것이 바람직하다.
본 발명에 있어서, 상기 평면 코일층은, 상기 제3 절연층의 표면에 형성된 제1 및 제2 그라운드 패턴을 추가로 구비하고, 상기 제1 및 제2 그라운드 콘택트는, 상기 제1 그라운드 패턴을 통하여, 상기 제5 외부 단자 전극에 접속되어 있고, 상기 제3 및 제4 그라운드 콘택트는, 상기 제2 그라운드 패턴을 통하여, 상기 제6 외부 단자 전극에 접속되어 있는 것이 바람직하다.
본 발명에 있어서, 상기 외부 단자 전극은, 상기 기능층의 표면에 형성된 범프 전극(bump electrode)인 것이 바람직하다. 이 경우에 있어서, 상기 범프 전극의 일부는, 상기 스파이럴 도체와 평면에서 보았을 때 겹쳐 있는 것이 바람직하다. 두툼한 도금 전극으로 이루어지는 범프 전극을 외부 단자 전극으로서 이용함으로써, 칩 부품의 측면이나 상하면에 외부 전극면을 형성하는 공정을 생략할 수 있어, 외부 전극을 용이하고 그리고 고정밀도로 형성할 수 있다. 또한, 범프 전극의 일부가 스파이럴 도체와 평면에서 보았을 때 겹침으로써, 스파이럴 도체의 소망하는 루프 사이즈를 확보하면서, 넓은 전극면을 갖는 범프 전극을 형성할 수 있고, 이에 따라, 칩 부품의 소형화를 도모할 수 있다.
본 발명에 있어서, 상기 평면 코일층은, 상기 평면 코일 패턴보다도 상기 외부 단자 전극 쪽에 형성된 그라운드 패턴을 추가로 포함하고, 상기 평면 코일층은, 상기 복수의 외부 단자 전극과 상기 ESD 보호층과의 사이에 형성되고, 상기 그라운드 콘택트의 적어도 일부는, 상기 스파이럴 도체의 외측으로서 평면에서 보았을 때 겹치지 않는 위치에 형성되어 있고, 상기 그라운드 전극부는, 상기 그라운드 콘택트 및 상기 그라운드 패턴을 통하여 상기 외부 단자 전극에 접속되어 있는 것이 바람직하다. 이 구성에 의하면, 갭 전극의 그라운드 전극부와 외부 단자 전극과의 평면 방향의 위치가 상이한 경우라도, 그라운드 전극부로부터 도금 전극을 직접 가동하여 스파이럴 도체 등의 평면 코일 패턴의 상층에서 외부 단자 전극과 접속할 수 있다. 따라서, 스파이럴 도체의 형성 영역에 의한 제약을 받는 일 없이, 그라운드 전극부 및 도금 전극을 최적의 위치에 배치할 수 있다. 특히, 외부 단자 전극으로서 범프 전극을 이용하여, 범프 전극의 일부가 스파이럴 도체와 평면에서 보았을 때 겹치는 경우라도, 그들의 위치 관계에 의한 제약을 받는 일 없이, 그라운드 전극부와 범프 전극을 용이하게 접속할 수 있다.
본 발명에 있어서, 상기 평면 코일 패턴은 원형 스파이럴 도체이며, 상기 그라운드 콘택트는, 상기 원형 스파이럴 도체의 원호 형상의 코너부와 평면에서 보았을 때 겹치는 부분을 갖는 것이 바람직하다. 이 구성에 의하면, 스파이럴 도체의 충분한 루프 사이즈를 확보하면서, 그라운드 콘택트를 효율 좋게 레이아웃할 수 있다.
본 발명에 의하면, 공통 모드 필터와 ESD 보호 소자와의 접속 불량을 방지하고, 정전기 흡수 성능을 개선하는 것이 가능한 복합 전자 부품 및 그 제조 방법을 제공할 수 있다.
도 1은 본 발명의 제1 실시 형태에 의한 복합 전자 부품(100)의 외관 구성을 나타내는 대략 사시도이다.
도 2는 복합 전자 부품(100)의 구성을 나타내는 회로도이다.
도 3은 복합 전자 부품(100)의 층 구조의 일 예를 상세하게 나타내는 대략 분해 사시도이다.
도 4는 갭 전극(34A～34D)을 포함하는 도체 패턴의 구성을 나타내는 대략 평면도이다.
도 5는 ESD 보호층(12B)의 구성 요소와 스파이럴 도체(20, 21)와의 위치 관계를 나타내는 대략 평면도이다.
도 6은 복합 전자 부품(100)의 갭 전극(34A) 부근의 구조를 부분적으로 나타내는 대략 단면도이다.
도 7은 ESD 보호층(12B)에 있어서의 제1 갭 전극(34A) 부근의 층 구조의 일 예를 나타내는 도면으로서, 도 7(a)는 대략 평면도, 도 7(b)는 대략 단면도이다.
도 8은 ESD 보호 소자의 원리를 설명하기 위한 개략도다.
도 9는 복합 전자 부품(100)의 제조 공정의 일 예를 나타내는 플로우 차트이다.
도 10은 복합 전자 부품(100)의 제조 공정의 일부를 나타내는 대략 단면도이다.
도 11은 무기 절연층(36)을 관통하는 단자 전극 콘택트(39) 및 그라운드 콘택트(40)의 형성 방법의 다른 예를 나타내는 대략 단면도이다.
도 12는 본 발명의 제2 실시 형태에 의한 복합 전자 부품(200)의 층 구조를 상세하게 나타내는 대략 분해 사시도이다.
도 13은 복합 전자 부품(200)의 구성을 나타내는 대략 단면도이다.
도 14는 일반적인 차동 전송 회로의 회로도이다.
도 2는 복합 전자 부품(100)의 구성을 나타내는 회로도이다.
도 3은 복합 전자 부품(100)의 층 구조의 일 예를 상세하게 나타내는 대략 분해 사시도이다.
도 4는 갭 전극(34A～34D)을 포함하는 도체 패턴의 구성을 나타내는 대략 평면도이다.
도 5는 ESD 보호층(12B)의 구성 요소와 스파이럴 도체(20, 21)와의 위치 관계를 나타내는 대략 평면도이다.
도 6은 복합 전자 부품(100)의 갭 전극(34A) 부근의 구조를 부분적으로 나타내는 대략 단면도이다.
도 7은 ESD 보호층(12B)에 있어서의 제1 갭 전극(34A) 부근의 층 구조의 일 예를 나타내는 도면으로서, 도 7(a)는 대략 평면도, 도 7(b)는 대략 단면도이다.
도 8은 ESD 보호 소자의 원리를 설명하기 위한 개략도다.
도 9는 복합 전자 부품(100)의 제조 공정의 일 예를 나타내는 플로우 차트이다.
도 10은 복합 전자 부품(100)의 제조 공정의 일부를 나타내는 대략 단면도이다.
도 11은 무기 절연층(36)을 관통하는 단자 전극 콘택트(39) 및 그라운드 콘택트(40)의 형성 방법의 다른 예를 나타내는 대략 단면도이다.
도 12는 본 발명의 제2 실시 형태에 의한 복합 전자 부품(200)의 층 구조를 상세하게 나타내는 대략 분해 사시도이다.
도 13은 복합 전자 부품(200)의 구성을 나타내는 대략 단면도이다.
도 14는 일반적인 차동 전송 회로의 회로도이다.
(발명을 실시하기 위한 형태)
이하, 첨부 도면을 참조하면서, 본 발명의 바람직한 실시 형태에 대해서 상세하게 설명한다.
도 1은, 본 발명의 제1 실시 형태에 의한 복합 전자 부품(100)의 외관 구성을 나타내는 대략 사시도이다.
도 1에 나타내는 바와 같이, 복합 전자 부품(100)은, 기판(11)과, 기판(11)의 한쪽의 주면에 형성된 기능층(12)과, 기능층(12)의 주면에 형성된 6개의 범프 전극(13a～13f)과, 범프 전극(13a～13f)의 형성 위치를 제외한 기능층(12)의 주면에 형성된 자성 수지층(14)을 구비하고 있다.
복합 전자 부품(100)은 대략 직방체 형상의 표면 실장형 칩 부품으로, 상면(10a), 저면(10b) 및 4개의 측면(10c～10f)(외주면)을 갖고 있다. 또한, 도 1의 복합 전자 부품(100)은 저면(10b)(실장면)이 상향인 상태로서, 실제의 실장시에는 상하 반전하여, 범프 전극(13a～13f)측을 하향으로 하여 사용되는 것이다.
기판(11)은, 복합 전자 부품(100)의 기계적 강도를 확보함과 함께, 자성체를 이용한 경우에는, 복합 전자 부품의 폐자로(閉磁路)로서의 역할을 다하는 것이다. 기판(11)의 재료로서는 소결 페라이트를 이용하는 것이 바람직하지만, 포스테라이트(forsterite) 등의 다른 세라믹 재료를 이용하는 것도 가능하다. 특별히 한정되는 것은 아니지만, 칩 사이즈가 0.9×0.7×0.4(㎜)일 때, 기판(11)의 두께는 0.25～0.3㎜ 정도로 할 수 있다.
기능층(12)은, 공통 모드 필터 및 ESD 보호 소자를 포함하는 층으로, 기판(11)과 자성 수지층(14)과의 사이에 형성되어 있다. 상세는 후술하지만, 공통 모드 필터는 절연층과 도체 패턴을 교대로 적층하여 형성된 다층 구조를 갖고 있다. 이와 같이, 본 실시 형태에 의한 복합 전자 부품(100)은 소위 박막 타입의 공통 모드 필터를 포함하는 것으로서, 자성 코어에 도선을 권회한 구조를 갖는 권선 타입의 것과는 구별되는 것이다.
제1～제6 범프 전극(13a～13f)은, 공통 모드 필터 소자의 외부 단자 전극으로, 적층체의 상면(10a)뿐만 아니라 외주면으로부터도 노출면을 갖도록 형성되어 있다. 이 중, 2개의 범프 전극(13a, 13c)은, 기판(11), 기능층(12) 및 자성 수지층(14)으로 이루어지는 적층체의 길이 방향과 평행한 제1 측면(10c)으로부터 노출되어 있고, 다른 2개의 범프 전극(13b, 13d)은 제1 측면(10c)과 대향하는 제2 측면(10d)으로부터 노출되어 있다. 또한, 제5 범프 전극(13e)은 제1 및 제2 측면(10c, 10d)과 직교하는 제3 측면(10e)으로부터 노출되어 있고, 제6 범프 전극(13f)은 제3 측면(10e)과 대향하는 제4 측면(10f)으로부터 노출되어 있다.
또한, 본 명세서에 있어서 「범프 전극」이란, 플립칩(flip chip) 홀더를 이용하여 Cu, Au 등의 금속볼을 열압착함으로써 형성되는 것과는 상이하게, 도금 처리에 의해 형성된 후막 도금 전극을 의미한다. 특별히 한정되는 것은 아니지만, 범프 전극의 재료로서는 Cu를 이용하는 것이 바람직하다. 범프 전극의 두께는, 자성 수지층(14)의 두께와 동등하거나 그 이상으로, 0.08～0.1㎜ 정도로 할 수 있다. 즉, 범프 전극(13a～13f)의 두께는 기능층(12) 내의 도체 패턴보다도 두껍고, 특히, 기능층(12) 내의 도체 패턴의 5배 이상의 두께를 갖고 있다.
자성 수지층(14)은, 복합 전자 부품(100)의 실장면(저면)을 구성하는 층으로, 기판(11)과 함께 기능층(12)을 보호함과 함께, 공통 모드 필터를 구성하는 코일의 폐자로로서의 역할을 다하는 것이다. 단, 자성 수지층(14)의 기계적 강도는 기판(11)보다도 작기 때문에, 강도면에서는 보조적인 역할을 다하는 정도이다. 자성 수지층(14)은, 범프 전극(13a～13f)의 주위를 매우도록 형성되어 있다. 자성 수지층(14)으로서는, 페라이트분(粉)을 함유하는 에폭시 수지(복합 페라이트)를 이용할 수 있다. 특별히 한정되는 것은 아니지만, 칩 사이즈가 0.9×0.7×0.4(㎜)일 때, 자성 수지층(14)의 두께는 0.08～0.13㎜ 정도로 할 수 있다.
도 2는, 복합 전자 부품(100)의 구성을 나타내는 회로도이다.
도 2에 나타내는 바와 같이, 복합 전자 부품(100)은, 제1 및 제2 인덕터 소자(15a, 15b)를 포함하는 공통 모드 필터(15)와, ESD 보호 소자(16a～16d)를 구비하고 있으며, 인덕터 소자(15a, 15b)의 일단은 제1 및 제3 단자 전극(17a, 17c)에 각각 접속되고, 타단은 제2 및 제4 단자 전극(17b, 17d)에 각각 접속되어 있다. 또한, ESD 보호 소자(16a, 16b)의 일단은 제1 및 제2 단자 전극(17a, 17b)에 각각 접속되고, 타단은 모두 제5 단자 전극(17e)에 각각 접속되어 있다. ESD 보호 소자(16c, 16d)의 일단은 제3 및 제4 단자 전극(17c, 17d)에 각각 접속되고, 타단은 모두 제6 단자 전극(17f)에 접속되어 있다. 즉, 제5 단자 전극(17e)은 ESD 보호 소자(16a, 16b)에 공통되는 단자 전극이며, 제6 단자 전극(17f)은 ESD 보호 소자(16c, 16d)에 공통되는 단자 전극이다. 또한, 제1～제6 단자 전극(17a～17f)은, 도 1에 있어서의 제1～제6 범프 전극(13a～13f)에 각각 대응하고 있다.
복합 전자 부품(100)은 한 쌍의 신호 라인 상에 실장되지만, 이때 제1 및 제3 단자 전극(17a, 17c)은 신호 라인의 입력측에 접속되고, 제2 및 제4 단자 전극(17b, 17d)은 신호 라인의 출력측에 접속된다. 또한, 제5 및 제6 단자 전극(17e, 17f)은 그라운드 라인에 접속된다. 본 실시 형태에 의한 복합 전자 부품(100)은, 한 쌍의 ESD 보호 소자가 입력측과 출력측의 양쪽에 형성된 대칭형의 회로인 점에서, 제1 및 제3 단자 전극(17a, 17c)을 신호 라인의 입력측에 접속해도 출력측에 접속해도 회로 구성은 동일해진다.
도 3은, 복합 전자 부품(100)의 층 구조를 상세하게 나타내는 대략 분해 사시도이다.
도 3에 나타내는 바와 같이, 복합 전자 부품(100)은, 기판(11)과 자성 수지층(14)과의 사이에 끼워진 기능층(12)을 구비하고 있으며, 기능층(12)은 공통 모드 필터층(12A)과 ESD 보호층(12B)에 의해 구성되어 있다. 본 실시 형태에 있어서는, 기판(11)의 표면에 우선 ESD 보호층(12B)이 형성되고, 그 위에 공통 모드 필터층(12A)이 형성되어 있지만, 후술과 같이 이들이 역순으로 적층되어 있어도 좋다.
공통 모드 필터층(12A)은, 기판(11)측으로부터 자성 수지층(14)측을 향하여 순서대로 적층된 4개의 절연층(19a～19d)과, 제1 절연층(19a)의 표면에 형성된 제1 스파이럴 도체(20)와, 제2 절연층(19b)의 표면에 형성된 제2 스파이럴 도체(21)와, 제3 절연층(19c)의 표면에 형성된 제1 및 제2 인출 도체(22, 23) 및 그라운드 패턴(24, 25)을 구비하고 있다.
절연층(19a～19d)은, 각 도체 패턴 간을 절연 분리함과 함께, 도체 패턴이 형성되는 하지면(下地面)의 평탄성을 확보하는 역할을 다한다. 절연층(19a～19d)의 재료로서는, 전기적 및 자기적인 절연성이 우수하고, 가공성이 좋은 수지를 이용하는 것이 바람직하고, 폴리이미드 수지나 에폭시 수지를 이용하는 것이 바람직하다. 도체 패턴으로서는, 도전성 및 가공성이 우수한 Cu, Al 등을 이용하는 것이 바람직하다. 도체 패턴의 형성은, 포토리소그래피를 이용한 에칭법이나 애더티브법(additive process;도금)에 의해 행할 수 있다.
절연층(19a～19d)의 중앙 영역으로서 제1 및 제2 스파이럴 도체(20, 21)의 내측에는, 절연층(19a～19d)을 관통하는 개구(26)가 형성되어 있고, 개구(26)의 내부에는, 자로를 형성하기 위한 자성 코어(27)가 형성되어 있다. 자성 코어(27)의 재료로서는 자성분(磁性粉) 함유 수지(복합 페라이트)를 이용하는 것이 바람직하다. 자성 코어(27)는, 동일한 재료로 구성되는 자성 수지층(14)과 동시에 그리고 일체적으로 형성되는 것이 바람직하다.
제1～제3 절연층(19a～19c)의 외주부로서 제1～제4 범프 전극(13a～13d)의 하방에는, 제1～제3 절연층(19a～19c)을 관통하는 4개의 관통구멍이 각각 형성되어 있고, 각 관통구멍의 내부에 도체 패턴의 일부가 매입됨으로써, 제1～제4 단자 전극(28a～28d)이 각각 형성되어 있다. 제1～제4 단자 전극(28a～28d)의 단면은 적층체의 외주면으로 노출되어 있다.
또한, 제4 절연층(19d)의 외주부로서 제1～제6 범프 전극(13a～13f)의 하방에는, 제4 절연층(19d)을 관통하는 6개의 관통구멍이 각각 형성되어 있고, 각 관통구멍의 내부에 도체 패턴의 일부가 매입됨으로써, 제1～제6 단자 전극(28a～28f)이 각각 형성되어 있다. 제1～제6 단자 전극(28a～28f)의 단면은 적층체의 외주면으로 노출되어 있다. 이들 단자 전극(28a～28f)은, 범프 전극(13a～13f)의 형성시에 그들과 동시에 형성함으로써, 범프 전극(13a～13f)의 일부로 할 수 있다.
제1～제6 범프 전극(13a～13f)은, 공통 모드 필터층(12A)의 대응하는 단자 전극(28a～28f)에 각각 접속되어 있다. 그 때문에, 각 단자 전극(28a～28f)은, 대응하는 범프 전극(13a～13f)의 일부라고 볼 수 있고, 이에 따라, 범프 전극(13a～13f)의 측면의 노출 면적을 확대시킬 수 있다.
제1 스파이럴 도체(20)는, 도 2에 나타낸 인덕터 소자(15a)에 대응하는 것이다. 제1 스파이럴 도체(20)의 내주단은, 절연층(19b, 19c)을 관통하는 제1 콘택트홀 도체(29) 및 제1 인출 도체(22)를 통하여 제1 단자 전극(28a)에 접속되어 있다. 또한, 제1 스파이럴 도체(20)의 외주단은, 리드부(20a)를 통하여 제2 단자 전극(28b)에 접속되어 있다.
제2 스파이럴 도체(21)는, 도 2에 나타낸 인덕터 소자(15b)에 대응하는 것이다. 제2 스파이럴 도체(21)의 내주단은, 절연층(19c)을 관통하는 제2 콘택트홀 도체(30) 및 제2 인출 도체(23)를 통하여 제3 단자 전극(28c)에 접속되어 있다. 또한, 제2 스파이럴 도체(21)의 외주단은, 리드부(21a)를 통하여 제4 단자 전극(28d)에 접속되어 있다.
제1 및 제2 스파이럴 도체(20, 21)는 서로 동일한 평면 형상을 갖고 있고, 게다가 평면에서 보았을 때 동일한 위치에 형성되어 있다. 제1 및 제2 스파이럴 도체(20, 21)는 서로 겹쳐 있다는 점에서, 양자의 사이에는 강한 자기 결합이 발생하고 있다. 이상의 구성에 의해, 공통 모드 필터층(12A) 내의 도체 패턴은 공통 모드 필터를 구성하고 있다.
제1 및 제2 스파이럴 도체(20, 21)는 모두 타원형의 스파이럴 패턴이다. 원형이나 타원형의 스파이럴 패턴은 고주파에서의 감쇠 특성이 적기 때문에, 고주파용 인덕턴스로서 바람직하게 이용할 수 있다.
제1～제3 절연층(19a～19c)의 각 코너부 부근으로서 제1 및 제2 스파이럴 도체(20, 21)의 외측에는, 제1～제3 절연층(19a～19c)을 관통하는 4개의 관통구멍이 형성되어 있고, 각 관통구멍의 내부에 도체 패턴의 일부가 매입됨으로써, 4개의 그라운드 콘택트(31a～31d)가 각각 형성되어 있다.
이들 그라운드 콘택트(31a～31d)는, 후술하는 ESD 보호층(12B)의 각 그라운드 콘택트(40)의 바로 위에 위치하고, 그들의 하단은, ESD 보호층(12B)측의 그라운드 콘택트(40)의 상단에 각각 접속되어 있다. 또한, 제1 및 제2 그라운드 콘택트(31a, 31b)의 상단은, 그라운드 패턴(24)을 통하여 제5 단자 전극(28e)에 접속되어 있고, 제3 및 제4 그라운드 콘택트(31c, 31d)의 상단은, 그라운드 패턴(25)을 통하여 제6 단자 전극(28f)에 접속되어 있다.
이상이 공통 모드 필터층(12A)의 설명이다. 다음으로 ESD 보호층(12B)에 대해서 설명한다.
ESD 보호층(12B)은, 하지 절연층(33)과, 하지 절연층(33)의 표면에 형성된 제1～제4 갭 전극(34A～34D)을 포함하는 전극층(34)과, 제1～제4 갭 전극(34A～34D)의 갭 영역에 형성된 정전기 흡수층(35)과, 갭 전극(34A～34D) 및 정전기 흡수층(35)이 형성된 하지 절연층(33)의 전면(全面)을 덮는 무기 절연층(36)을 구비하고 있다.
갭 전극의 수는 4개로서, 공통 모드 필터(15)의 입출력 단자수와 일치하고 있다. 즉, 갭 전극은 4단자 회로인 공통 모드 필터(15)의 각 입출력 단자에 형성되어 있다. 2개의 갭 전극(34A, 34C)은 기판(11)의 길이 방향과 평행한 2변 중 한쪽의 변에 형성되어 있고, 다른 2개의 갭 전극(34B, 34D)은 다른 한쪽의 변에 형성되어 있다.
제1～제4 갭 전극(34A～34D)의 갭부 부근의 층 구조는, 도 2에 나타낸 제1～제4 ESD 보호 소자(16a～16d)로서 각각 기능하는 부분이다. 제1～제4 갭 전극(34A～34D)의 각각은, 외주부측에 형성된 단자 전극부(37)와, 내측에 형성된 그라운드 전극부(38)와의 조합으로 이루어지고, 단자 전극부(37)와 그라운드 전극부(38)는 갭을 통하여 서로 대향하는 평행 전극을 구성하고 있다.
각 갭 전극(34A～34D)의 단자 전극부(37)의 표면에는, 무기 절연층(36)을 관통하는 도금 전극으로 이루어지는 단자 전극 콘택트(39)가 형성되어 있다. 각 갭 전극(34A～34D)의 단자 전극부(37)는, 대응하는 단자 전극 콘택트(39)를 통하여, 공통 모드 필터층(12A)측의 제1～제4 단자 전극(28a～28d)에 각각 접속되어 있고, 또한 제1～제4 단자 전극(28a～28d)을 통하여, 제1～제4 범프 전극(13a～13d)에 각각 전기적으로 접속됨과 함께, 제1 스파이럴 도체(20) 또는 제2 스파이럴 도체(21)에 전기적으로 접속되어 있다.
또한, 각 갭 전극(34A～34D)의 그라운드 전극부(38)의 표면에는, 무기 절연층(36)을 관통하는 도금 전극으로 이루어지는 그라운드 콘택트(40)가 형성되어 있다. 각 갭 전극(34A～34D)의 그라운드 전극부(38)는, 대응하는 그라운드 콘택트(40)를 통하여, 공통 모드 필터층(12A)측의 그라운드 콘택트(31a～31d)에 접속되어 있고, 또한 그라운드 콘택트(31a～31d) 및 제1 및 제2 그라운드 패턴(24, 25)을 통하여, 제5 또는 제6 범프 전극(13e, 13f)에 전기적으로 접속되어 있다.
도 4는, 갭 전극(34A～34D)을 포함하는 도체 패턴의 구성을 나타내는 대략 평면도이다.
도 4에 나타내는 바와 같이, 하지 절연층(33)의 표면에는, 각 갭 전극(34A～34D)의 단자 전극부(37) 및 그라운드 전극부(38)와 함께 배선 패턴(38a)이 형성되어 있다. 그리고 4개의 그라운드 전극부(38)는 배선 패턴(38a)을 통하여 서로 전기적으로 접속되어 있고, 이에 따라, 그라운드 전극부(38) 및 배선 패턴(38a)은 하나의 루프 패턴을 구성하고 있다. 각 그라운드 전극부(38)를 포함하는 그라운드 패턴 전체를 이러한 루프 형상으로 형성한 경우에는, 그라운드 콘택트(그라운드 외부 전극)와의 전기적인 접속 경로를 복수 가질 수 있다. 따라서, 예를 들면, 범프 전극(13e)과 그라운드 라인과의 접속이 끊긴 경우라도, 4개의 그라운드 전극부(38)는, 범프 전극(13f)측의 경로를 지나 그라운드 접속을 확보하는 것이 가능해진다.
또한, 루프 패턴을 이루는 그라운드 전극부(38) 및 배선 패턴(38a)은, 자성 코어(27)와 평면에서 보았을 때 겹치는 부분을 갖고 있지 않다. 즉, 그라운드 전극부(38) 및 배선 패턴(38a)은 자성 코어(27)의 바로 아래(자로의 통과 영역)를 피한 위치에 형성되어 있기 때문에, 와전류의 발생을 방지할 수 있고, 노이즈에 강한 공통 모드 필터를 실현할 수 있다.
도 5는, ESD 보호층(12B)의 구성 요소와 스파이럴 도체(20, 21)와의 위치 관계를 나타내는 대략 평면도이다.
도 5에 나타내는 바와 같이, 제1～제4 갭 전극(34A～34D)의 그라운드 전극부(38)의 대부분은, 제1 및 제2 스파이럴 도체(20, 21)의 외측에 배치되어 있다. 이에 따라, 그라운드 콘택트(40)도 또한, 제1 및 제2 스파이럴 도체(20, 21)의 외측으로서, 제1 및 제2 스파이럴 도체(20, 21)와 평면에서 보았을 때 실질적으로 겹치지 않도록 배치되어 있다. 따라서, 제1 및 제2 스파이럴 도체(20, 21)에 방해받는 일 없이, 그라운드 콘택트(31a～31d)를 각 그라운드 콘택트(40)의 위치로부터 공통 모드 필터층(12A)의 절연층(19c)의 상방까지 똑바로 끌어올릴 수 있어, 제1 및 제2 그라운드 패턴(24, 25)을 경유하여 제5 또는 제6 범프 전극(13e, 13f)에 접속할 수 있다.
또한, 각 범프 전극(13a～13f)은, 스파이럴 도체(20, 21)와 평면에서 보았을 때 겹치는 부분을 갖고 있다. 이 구성에 의하면, 스파이럴 도체(20, 21)의 소망하는 루프 사이즈를 확보하면서, 넓은 전극면을 갖는 범프 전극을 형성할 수 있고, 이에 따라, 칩 부품의 소형화를 도모할 수 있다.
도 6은, 복합 전자 부품(100)의 갭 전극(34A) 부근의 구조를 부분적으로 나타내는 대략 단면도이다. 또한, 다른 갭 전극(34B～34D) 부근의 구조는 범프 전극(13a)과 기본적으로 동일하기 때문에, 그들의 설명은 생략한다.
도 6에 나타내는 바와 같이, 갭 전극(34A)의 단자 전극부(37) 상에는, 무기 절연층(36)을 관통하는 단자 전극 콘택트(39)가 형성되어 있고, 그 상방에는 단자 전극(28a)이 형성되어 있다. 따라서, ESD 보호층(12B)의 단자 전극부(37)는, 단자 전극 콘택트(39) 및 단자 전극(28a)을 통하여, 범프 전극(13a)에 접속되어 있다.
또한, 갭 전극(34A)의 그라운드 전극부(38) 상에는, 무기 절연층(36)을 관통하는 그라운드 콘택트(40)가 형성되어 있고, 그 상방에는 그라운드 콘택트(31a)가 형성되어 있다. 따라서, ESD 보호층(12B)의 그라운드 전극부(38)는, 그라운드 콘택트(40), 그라운드 콘택트(31a) 및 그라운드 패턴(24)을 통하여, 범프 전극(13e)에 접속되어 있다.
이와 같이, 본 실시 형태에 있어서는, ESD 보호층(12B)의 무기 절연층(36)을 관통하는 도금 전극으로 이루어지는 단자 전극 콘택트(39) 및 그라운드 콘택트(40)를 이용하여 ESD 보호층(12B)과 공통 모드 필터층(12A)을 전기적으로 접속하고 있기 때문에, 종래의 외부 단자 전극과 같이 도통 불량이나 정전기 흡수 성능의 열화가 발생하는 경우가 없다. 따라서, 공통 모드 필터(15)와 ESD 보호 소자(16a～16d)와의 접속 신뢰성이 높은 복합 전자 부품을 실현할 수 있다.
도 7은, ESD 보호층(12B)에 있어서의 제1 갭 전극(34A) 부근의 층 구조의 일 예를 나타내는 도면으로서, 도 7(a)는 대략 평면도, 도 7(b)는 대략 단면도이다. 또한, 제2～제4 갭 전극(34B～34D)의 구성은 제1 갭 전극(34A)과 동일하기 때문에, 중복되는 설명을 생략한다.
ESD 보호층(12B)은, 기판(11)의 표면에 형성된 하지 절연층(33)과, 갭 전극(34A～34D)을 구성하는 한 쌍의 전극(41a, 41b)과, 이들 전극(41a, 41b)의 사이에 설치된 정전기 흡수층(35)과, 정전기 흡수층(35)의 상면에 형성된 무기 절연층(36)을 구비하고 있다. 이 ESD 보호층(12B)에 있어서, 정전기 흡수층(35)은 저전압 방전 타입의 정전기 보호 재료로서 기능하여, 정전기 등의 과전압이 인가되었을 때에, 이 정전기 흡수층(35)을 통하여 전극(41a, 41b) 간에서 초기 방전이 확보되도록 설계되어 있다.
하지 절연층(33)은 절연성 재료로 이루어지고, 본 실시 형태에 있어서는 제조상의 용이함으로부터 기판(11)의 전면을 덮고 있지만, 적어도 전극(41a, 41b) 및 정전기 흡수층(35)의 하지로 되어 있으면 좋고, 반드시 전면을 덮을 필요는 없다.
하지 절연층(33)의 구체예로서는, 예를 들면, 제1 기판(11)의 표면에, NiZn 페라이트나 알루미나, 실리카, 마그네시아, 질화 알루미늄 등의 유전율이 50 이하, 바람직하게는 20 이하의 저유전율 재료로 이루어지는 절연막을 형성한 것도, 적합하게 이용할 수 있다. 또한, 하지 절연층(33)의 형성 방법은, 특별히 한정되지 않고, 진공 증착법, 반응성 증착법, 스퍼터링법, 이온 플레이팅법, CVD나 PVD 등의 기상법 등의 공지의 방법을 적용할 수 있다. 또한, 하지 절연층(33)의 막두께는, 적절히 설정 가능하다.
하지 절연층(33)의 표면에는, 한 쌍의 전극(41a, 41b)이 서로 이간하여 설치되어 있다. 한 쌍의 전극(41a, 41b)은, 도 3에 있어서의 단자 전극부(37) 및 그라운드 전극부(38)에 각각 대응하고 있다. 본 실시 형태에서는, 한 쌍의 전극(41a, 41b)은, 하지 절연층(33) 상의 소정의 위치에 갭 거리 △G를 두고, 대향 배치되어 있다.
전극(41a, 41b)을 구성하는 소재로서는, 예를 들면, Ni, Cr, Al, Pd, Ti, Cu, Ag, Au 및 Pt 등으로부터 선택된 적어도 1종류의 금속, 혹은 이들의 합금 등을 들 수 있지만, 이들로 특별히 한정되지 않는다. 또한, 본 실시 형태에서는, 전극(41a, 41b)은, 평면에서 보았을 때 직사각형 형상으로 형성되어 있지만, 그 형상은 특별히 제한되지 않고, 예를 들면, 빗살 형상, 혹은, 톱 형상으로 형성되어 있어도 좋다.
전극(41a, 41b) 간의 갭 거리 △G는, 소망하는 방전 특성을 고려하여 적절히 설정하면 좋고, 특별히 한정되지 않지만, 통상, 0.1～50㎛ 정도이며, 저전압 초기 방전을 확보한다는 관점에서, 보다 바람직하게는 0.1～20㎛ 정도, 더욱 바람직하게는 0.1～10㎛ 정도이다. 또한, 전극(41a, 41b)의 두께는, 적절히 설정할 수 있고, 특별히 한정되지 않지만, 통상, 0.05～10㎛ 정도이다.
상기의 전극(41a, 41b) 간에는, 정전기 흡수층(35)이 설치되어 있다. 본 실시 형태에서는, 전술한 하지 절연층(33)의 표면 및 전극(41a, 41b) 상에, 정전기 흡수층(35)이 적층된 구성으로 되어 있다. 이 정전기 흡수층(35)의 치수 형상 및 그 설치 위치는, 과전압이 인가되었을 때에 자신을 통하여 전극(41a, 41b) 간에서 초기 방전이 확보되도록 설계되어 있는 한, 특별히 한정되지 않는다.
정전기 흡수층(35)은, 절연성 무기 재료(42)의 매트릭스 중에 섬(island) 형상의 도전성 무기 재료(43)의 집합체가 평면적이고 그리고 불연속으로 분산된 해도(海島) 구조의 콤퍼짓이다. 본 실시 형태에서는, 정전기 흡수층(35)은, 순서대로 스퍼터링을 행함으로써 형성되어 있다. 보다 구체적으로는, 하지 절연층(33)의 절연성 표면 상 및/또는 전극(41a, 41b) 상에, 도전성 무기 재료(43)를 스퍼터링하여 부분적으로(불완전하게) 성막한 후, 이어서 절연성 무기 재료(42)를 스퍼터링함으로써, 소위, 섬 형상으로 점재된 도전성 무기 재료(43)의 층과 이를 덮는 절연성 무기 재료(42)의 층과의 적층 구조의 콤퍼짓이 형성되어 있다.
매트릭스를 구성하는 절연성 무기 재료(42)의 구체예로서는, 예를 들면, 금속 산화물, 금속 질화물 등을 들 수 있지만, 이들로 특별히 한정되지 않는다. 절연성이나 비용면을 고려하면, Al2O3, TiO2, SiO2, ZnO, In2O3, NiO, CoO, SnO2, V2O5, CuO, MgO, ZrO2, AlN, BN 및 SiC가 바람직하다. 이들은, 1종을 단독으로 이용해도, 2종 이상을 병용해도 좋다. 이들 중에서도, 절연성 매트릭스에 고도의 절연성을 부여하는 관점에서는, Al2O3나 SiO2 등을 이용하는 것이 보다 바람직하다. 한편, 절연성 매트릭스에 반도체성을 부여하는 관점에서는, TiO2나 ZnO를 이용하는 것이 보다 바람직하다. 절연성 매트릭스에 반도체성을 부여함으로써, 방전 개시 전압 및 클램프 전압이 우수한 ESD 보호 소자를 얻을 수 있다. 절연성 매트릭스에 반도체성을 부여하는 방법은, 특별히 한정되지 않지만, 예를 들면, 이들 TiO2나 ZnO를 단독으로 이용하거나, 이들을 다른 절연성 무기 재료(42)와 병용하면 좋다. 특히, TiO2는, 아르곤 분위기 중에서 스퍼터링할 때에 산소가 결손하기 쉽고, 전기 전도도가 높아지는 경향이 있기 때문에, 절연성 매트릭스에 반도체성을 부여하려면 TiO2를 이용하는 것이 특히 바람직하다. 절연성 무기 재료(42)는, 무기 절연층(36)과 함께, 상층에 위치하는 임의의 층(예를 들면 절연층(19a))으로부터 한 쌍의 전극(41a, 41b)이나 도전성 무기 재료(43)를 보호하는 보호층으로서도 기능하는 것이다.
절연성 무기 재료(42)는, 무기 절연층(36)과 동일 재료인 것이 바람직하고, 무기 절연층(36)과 동시에 그리고 일체적으로 형성되는 것이 바람직하다. 절연성 무기 재료(42)를 무기 절연층(36)의 일부로서 형성한 경우에는, 제조 공정을 간략화할 수 있다.
도전성 무기 재료(43)의 구체예로서는, 예를 들면, 금속, 합금, 금속 산화물, 금속 질화물, 금속 탄화물, 금속 붕소화물 등을 들 수 있지만, 이들로 특별히 한정되지 않는다. 도전성을 고려하면, C, Ni, Cu, Au, Ti, Cr, Ag, Pd 및 Pt, 혹은, 이들의 합금이 바람직하다.
전극(41a, 41b), 절연성 무기 재료(42) 및 도전성 무기 재료(43) 의 조합으로서는, Cu, SiO2 및 Au의 조합이 특히 바람직하다. 이들 재료로 구성된 ESD 보호 소자는 전기적 특성이 우수할 뿐만 아니라, 가공성이나 비용면에서도 매우 유리하다. 특히, 섬 형상의 도전성 무기 재료(43)의 집합체가 불연속으로 점재된 해도 구조의 콤퍼짓을 고정밀도이고 그리고 용이하게 형성할 수 있다.
정전기 흡수층(35)의 총 두께는, 특별히 한정되는 것이 아니고, 적절히 설정할 수 있지만, 보다 한층의 박막화를 달성하는 관점에서, 10㎚～10㎛인 것이 바람직하고, 15㎚～1㎛인 것이 보다 바람직하며, 15～500㎚인 것이 보다 바람직하다. 본 실시 형태와 같이, 소위, 불연속으로 점재된 섬 형상의 도전성 무기 재료(43)의 층과 절연성 무기 재료(42)의 매트릭스의 층을 형성하는 경우, 도전성 무기 재료(43)의 층의 두께는, 1～10㎚인 것이 바람직하고, 절연성 무기 재료(42)의 층의 두께는, 10㎚～10㎛인 것이 바람직하고, 보다 바람직하게는 10㎚～1㎛이며, 보다 바람직하게는 10～500㎚이다.
정전기 흡수층(35)의 형성 방법은, 전술한 스퍼터링법에 한정되는 것은 아니다. 하지 절연층(33)의 절연성 표면 상 및/또는 전극(41a, 41b) 상에, 공지의 박막 형성 방법을 적용하여, 전술한 절연성 무기 재료(42) 및 도전성 무기 재료(43)를 부여함으로써, 정전기 흡수층(35)을 형성할 수 있다.
본 실시 형태의 ESD 보호층(12B)에 있어서는, 절연성 무기 재료(42)의 매트릭스 중에 불연속으로 점재된 섬 형상의 도전성 무기 재료(43)를 포함하는 정전기 흡수층(35)이, 저전압 방전 타입의 정전기 보호 재료로서 기능한다. 그리고, 이러한 구성을 채용함으로써, 정전 용량이 작고, 방전 개시 전압이 낮고, 그리고, 방전 내성이 우수한, 고성능 ESD 보호 소자가 실현된다. 게다가, 저전압 방전 타입의 정전기 보호 재료로서 기능하는 정전기 흡수층(35)으로서, 적어도 절연성 무기 재료(42)와 도전성 무기 재료(43)로 구성되는 콤퍼짓이 채용되어 있다. 그 때문에, 상기 종래의 유기-무기 복합막의 것에 비해, 내열성을 높일 수 있고, 또한, 온도나 습도 등의 외부 환경에 의해 특성이 변동하기 어려워지고, 그 결과, 신뢰성을 높일 수 있다. 그 다음에, 스퍼터링법에 의해 정전기 흡수층(35)이 형성 가능하고, 이에 따라, 생산성 및 경제성을 보다 한층 높일 수 있다. 또한, 본 실시 형태의 ESD 보호 소자는, 전극(41a, 41b) 간에 전압을 인가함으로써 정전기 흡수층(35) 중으로 전극(41a, 41b)의 일부가 비산한 결과, 정전기 흡수층(35)이 전극(41a, 41b)을 구성하는 소재를 포함하는 구성이라도 좋다.
도 8은, ESD 보호 소자의 원리를 설명하기 위한 개략도다.
도 8에 나타내는 바와 같이, 한 쌍의 전극(41a, 41b) 간에 정전기에 의한 방전 전압이 인가되었을 때, 방전 전류는, 화살표로 나타내는 바와 같이, 절연성 무기 재료(42)의 매트릭스 중에 불연속으로 점재된 섬 형상의 도전성 무기 재료(43)에 의해 구성되는 임의의 경로를 지나 전극(41a)으로부터 전극(41b)(그라운드)을 향하여 흐른다. 이때, 전류 경로 중의 에너지 집중이 컸던 지점의 도전성 무기 재료(43)는 절연성 무기 재료(42)와 함께 파괴되고, 정전기의 방전 에너지는 흡수된다. 파괴된 경로는 비(非)도통이 되지만, 도시와 같이, 불연속으로 점재된 섬 형상으로 도전성 무기 재료(43)에 의해 다수의 전류 경로가 형성되어 있기 때문에, 다수회의 정전기 흡수가 가능하다.
이상 설명한 바와 같이, 본 실시 형태에 의한 복합 전자 부품(100)은, 정전 용량이 작고, 방전 개시 전압이 낮고, 그리고, 방전 내성, 내열성 및 내후성이 우수한 저전압 타입의 ESD 보호 소자를 내장하고 있기 때문에, 정전기 보호 기능을 구비한 공통 모드 필터로서 기능하는 고성능의 복합 전자 부품을 실현할 수 있다.
또한, 본 실시 형태에 의한 복합 전자 부품(100)은, ESD 보호층(12B)의 무기 절연층(36)을 관통하는 도금 전극을 이용하여 ESD 보호 소자와 공통 모드 필터와의 전기적 접속을 확보하고 있기 때문에, 종래의 외부 전극면과 같이, 땜납 접속시의 소모나 전극면의 흠집 등에 의한 도통 불량이 발생하는 경우가 없다. 따라서, ESD 보호 소자와 공통 모드 필터를 확실하게 접속할 수 있다. 또한 외부 전극면의 표면이 고저항인 주석 도금층인 것에 기인하는 정전기 흡수 성능의 열화를 회피할 수 있다.
또한, 본 실시 형태에 의한 복합 전자 부품(100)은, 기능층(12)의 편측에만 기판(11)이 형성되고, 반대측의 절연 기판이 생략되고, 그 대신에 자성 수지층(14)이 형성되어 있기 때문에, 박형인 칩 부품을 저비용으로 제공할 수 있다. 또한, 자성 수지층(14)과 동등한 두툼함을 갖는 범프 전극(13a～13f)을 형성함으로써, 칩 부품의 측면이나 상하면에 외부 전극면을 형성하는 공정을 생략할 수 있어, 외부 전극을 용이하고 그리고 고정밀도로 형성할 수 있다. 또한, 본 실시 형태에 의하면, 범프 전극(13a～13f)의 일부가 스파이럴 도체(20, 21)와 평면에서 보았을 때 겹치도록 형성되어 있는 점에서, 스파이럴 도체(20, 21)의 소망하는 루프 사이즈를 확보하면서, 넓은 전극면을 갖는 범프 전극을 형성할 수 있고, 이에 따라, 칩 부품의 소형화를 도모할 수 있다.
또한, 본 실시 형태에 의한 복합 전자 부품(100)은, 각 갭 전극(34A～34D)의 그라운드 전극부로부터 그라운드 콘택트를 상승시켜 제1 및 제2 스파이럴 도체(20, 21)보다도 상층에서 범프 전극과 접속하기 때문에, 갭 전극의 그라운드 전극부와 그라운드 범프 전극과의 평면 위치가 상이한 경우라도, 그라운드 전극부를 그 적절한 위치에 배치하면서 코일 형성 영역을 소외하지 않는다.
다음으로, 복합 전자 부품(100)의 제조 방법에 대해서 설명한다. 복합 전자 부품(100)의 제조에서는, 1매의 큰 기판(자성 웨이퍼) 상에 다수의 공통 모드 필터 소자(코일 도체 패턴)를 형성한 후, 각 소자를 개별적으로 절단함으로써 다수의 칩 부품을 제조하는 양산 프로세스가 실시된다.
도 9는, 복합 전자 부품(100)의 제조 공정의 일 예를 나타내는 플로우 차트다. 또한, 도 10은, 복합 전자 부품(100)의 제조 공정의 일부로서, 무기 절연층(36)을 관통하는 단자 전극 콘택트(39) 및 그라운드 콘택트(40)의 형성 방법의 일 예를 나타내는 대략 단면도이다.
복합 전자 부품(100)의 제조에서는, 우선 기판(11)을 준비하고(스텝 S11), 기판(11) 상에 ESD 보호층(12B)을 형성하고(스텝 S12～S17), 추가로 ESD 보호층(12B) 상에 공통 모드 필터층(12A)을 형성한다(스텝 S18～S23).
ESD 보호층(12B)의 형성에서는, 우선 기판(11)의 표면에 하지 절연층(33)을 형성하고(스텝 S12), 이어서 하지 절연층(33)의 표면에 갭 전극(34A～34D)을 형성한다(스텝 S13). 상기와 같이, 갭 전극(34A～34D)의 각각은, 단자 전극부(37) 및 그라운드 전극부(38)를 포함한다. 또한, 하지 절연층(33)의 표면에는, 갭 전극(34A～34D)의 그라운드 전극부(38)끼리를 연결하는 배선 패턴(38a)도 형성된다.
다음으로, 제1～제4 갭 전극(34A～34D) 상에 정전기 흡수층(35)의 도전성 무기 재료(43)를 스퍼터링에 의해 선택적으로 형성한다(스텝 S14). 선택적인 형성은, 도전성 무기 재료(43)의 형성 영역을 제외한 하지면의 전면에 레지스트 마스크를 형성하고, 이어서 전면에 도전성 무기 재료(43)를 스퍼터링한 후, 레지스트 마스크를 제거함으로써 형성할 수 있다.
다음으로, 도 10(a)에 나타내는 바와 같이, 갭 전극(34A～34D)의 단자 전극부(37)와 그라운드 전극부(38)를 도금 성장시켜, 도금 전극으로 이루어지는 단자 전극 콘택트(39) 및 그라운드 콘택트(40)를 각각 형성한다(스텝 S15).
다음으로, 도 10(b)에 나타내는 바와 같이, 도전성 무기 재료(43) 및 도금 전극이 형성된 하지 절연층(33)의 전면에, 정전기 흡수층(35) 및 무기 절연층(36)을 위한 절연성 무기 재료를 형성한다(스텝 S16). 그 결과, 단자 전극 콘택트(39) 및 그라운드 콘택트(40)는 무기 절연층(36)에 덮인 상태가 되어, 무기 절연층(36)의 상면은 요철면이 된다.
다음으로, 도 10(c)에 나타내는 바와 같이, 무기 절연층(36)의 상면을 CMP(Chemical Mechanical Polishing： 화학 기계 연마)에 의해 평탄화하고, 단자 전극 콘택트(39) 및 그라운드 콘택트(40)의 상단을 노출시킨다(스텝 S17). 이상에 의해, ESD 보호층(12B)이 완성된다.
다음으로, ESD 보호층(12B)의 상층에 공통 모드 필터층(12A)을 형성한다(스텝 S18～S23).
공통 모드 필터층(12A)의 형성에서는, 우선 제1 절연층(19a)을 형성한다(스텝 S18). 제1 절연층(19a)은, 그 중앙부에 형성된 자성 코어용 개구 패턴(26)과, 단자 전극(28a～28d) 및 그라운드 콘택트(31a～31d)를 형성하기 위한 관통구멍을 갖고 있다.
다음으로, 제1 절연층(19a)의 표면에 제1 스파이럴 도체(20)를 포함하는 도체 패턴을 형성한다(스텝 S18). 이때, 각 관통구멍의 내부에 도체 패턴이 매입됨으로써, 단자 전극(28a～28d) 및 그라운드 콘택트(31a～31d)가 형성된다.
다음으로, 제1 스파이럴 도체(20) 등이 형성된 제1 절연층(19a)의 표면에 제2 절연층(19b)을 형성한다(스텝 S19). 제2 절연층(19b)은, 그 중앙부에 형성된 자성 코어용 개구 패턴(26)과, 단자 전극(28a～28d), 제1 콘택트홀 도체(29) 및 그라운드 콘택트(31a～31d)를 형성하기 위한 관통구멍을 갖고 있다.
다음으로, 제2 절연층(19b)의 표면에 제2 스파이럴 도체(21)를 포함하는 도체 패턴을 형성한다(스텝 S19). 이때, 각 관통구멍의 내부에 도체 패턴이 매입됨으로써, 단자 전극(28a～28d), 제1 콘택트홀 도체(29) 및 그라운드 콘택트(31a～31d)가 형성된다.
다음으로, 제2 스파이럴 도체(21) 등의 도체 패턴이 형성된 제2 절연층(19b)의 표면에 제3 절연층(19c)을 형성한다(스텝 S20). 제3 절연층(19c)은, 그 중앙부에 형성된 자성 코어용 개구 패턴(26)과, 단자 전극(28a～28d), 제1 및 제2 콘택트홀 도체(29, 30) 및 그라운드 콘택트(31a～31d)를 형성하기 위한 관통구멍을 갖고 있다.
다음으로, 제3 절연층(19c)의 표면에 제1 및 제2 인출 도체(22, 23) 및 제1 및 제2 그라운드 패턴(24, 25)을 포함하는 도체 패턴을 형성한다(스텝 S20). 이때, 각 관통구멍의 내부에 도체 패턴이 매입됨으로써, 단자 전극(28a～28d), 제1 및 제2 콘택트홀 도체(29, 30) 및 그라운드 콘택트(31a～31d)가 형성된다.
다음으로, 제1 및 제2 인출 도체(22, 23) 등의 도체 패턴이 형성된 제3 절연층(19c)의 표면에 제4 절연층(19d)을 형성한다(스텝 S21). 제4 절연층(19d)은, 그 중앙부에 형성된 자성 코어용 개구 패턴(26)과, 제1 내지 제6 단자 전극(28a～28f)을 형성하기 위한 관통구멍을 갖고 있다.
다음으로, 절연층(19d) 상에 범프 전극(13a～13f)을 형성한다(스텝 S22). 범프 전극(13a～13f)의 형성 방법은, 우선 절연층(19d)의 전면에 Cu 등의 하지 도전막을 스퍼터링에 의해 형성하고, 그 후, 시트 레지스트를 접착한다. 하지 도전막은 무전해 도금이나 증착법으로 형성해도 좋다. 이때, 절연층(19d)의 개구 패턴의 내부에도 하지 도전막이 파고 들어간다. 다음으로, 시트 레지스트를 노광 및 현상함으로써, 범프 전극(13a～13f)을 형성해야 할 위치에 있는 시트 레지스트를 선택적으로 제거하여, 절연층(19d) 상의 범프 전극 형성 영역을 노출시킨다.
다음으로, 범프 전극 형성 영역에 범프 전극(13a～13f)을 전기 도금에 의해 형성한다. 이때, 단자 전극(28a～28d)을 형성하기 위한 절연층(19d)의 관통구멍의 내부에서도 하지 도전막이 도금 성장하고, 범프 전극 재료가 매입된다. 그 후, 시트 레지스트를 제거하고, 전면을 에칭하여 불필요한 하지 도전막을 제거함으로써, 대략 기둥 형상의 범프 전극(13a～13f)이 형성된다.
다음으로, 범프 전극(13a～13f)이 형성된 공통 모드 필터층(12A)에 복합 페라이트의 페이스트를 충전하고, 경화시켜, 자성 수지층(14)을 형성한다(스텝 S23). 이때, 각 절연층(19a～19d)의 각각에 형성된 자성 코어용 개구 패턴(26)의 내부에도 복합 페라이트가 충전됨으로써, 제1 및 제2 스파이럴 도체(20, 21)의 루프 내를 관통하는 자성 코어(27)가 형성된다. 또한, 자성 수지층(14)을 확실하게 형성하기 위해 다량의 페이스트가 충전되고, 이에 따라 범프 전극(13a～13f)은 수지 내에 매몰된 상태가 된다. 그 때문에, 범프 전극(13a～13f)의 상면이 노출될 때까지 자성 수지층(14)을 연마하여 소정의 두께로 함과 함께 표면을 평활화한다. 또한, 기판(11)에 대해서도 소정의 두께가 되도록 연마한다.
또한, 칩 부품의 배럴 연마를 행하여 에지를 제거한 후, 전기 도금을 행하여, 기능층(12)의 측면으로 노출되는 범프 전극(13a～13f) 및 단자 전극(28a～28f)의 표면을 평활화한다. 이와 같이, 칩 부품의 외표면을 배럴 연마함으로써 칩 이빠짐 등의 파손이 발생하기 어려운 코일 부품을 제조할 수 있다. 또한, 칩 부품의 외주면으로 노출되는 범프 전극(13a～13f)의 표면을 도금 처리하기 때문에, 범프 전극(13a～13f)의 표면을 평활면으로 할 수 있다.
이상 설명한 바와 같이, 본 실시 형태에 의한 복합 전자 부품(100)의 제조 방법은, 각 갭 전극(34A～34D)의 단자 전극부(37) 및 그라운드 전극부(38)의 표면에 도금 전극을 형성한 후, 무기 절연층(36)으로 덮고, 추가로 도금 전극의 상면이 노출될 때까지 무기 절연층(36)의 표면을 연마하여 평탄화함으로써, 무기 절연층(36)을 관통하는 단자 전극 콘택트(39) 및 그라운드 콘택트(40)를 형성하고 있다. 무기 절연층(36)은 정전기 흡수시의 파괴가 공통 모드 필터층(12A)에 영향을 미치는 일이 없도록, 어느 정도의 두께를 갖기 때문에, 구멍뚫기 가공이 어렵다. 그러나, 본 실시 형태에 의하면, 무기 절연층(36)에 구멍뚫기 가공을 행할 필요는 없이, 무기 절연층(36)을 관통하는 콘택트를 용이하게 형성할 수 있다. 이에 따라, 칩의 측면에 도금 형성된 전극면을 경유하여 공통 모드 필터와 ESD 보호 소자를 접속하지 않아도 좋아, 양자의 전기적 접속의 신뢰성을 향상시킬 수 있다.
도 11은, 무기 절연층(36)을 관통하는 단자 전극 콘택트(39) 및 그라운드 콘택트(40)의 형성 방법의 다른 예를 나타내는 대략 단면도이다.
우선, 도 11(a)에 나타내는 바와 같이, 도전성 무기 재료(43)가 형성된 하지 절연층(33)의 전면에, 정전기 흡수층(35) 및 무기 절연층(36)을 위한 절연성 무기 재료를 형성한다(스텝 S16). 이에 따라, 갭 전극(34A～34D)의 단자 전극부(37) 및 그라운드 전극부(38)는 무기 절연층(36)에 덮인 상태가 된다.
다음으로, 도 11(b)에 나타내는 바와 같이, 무기 절연층(36)을 이온 밀링법에 의해 패터닝한다. 이에 따라, 무기 절연층(36)을 관통하는 개구가 형성되어, 단자 전극 콘택트(39) 및 그라운드 콘택트(40)를 형성하는 영역에 있어서, 갭 전극(34A～34D)의 단자 전극부(37) 및 그라운드 전극부(38)의 전극면이 노출된 상태가 된다.
그 후, 도 11(c)에 나타내는 바와 같이, 갭 전극(34A～34D)의 단자 전극부(37)와 그라운드 전극부(38)를 도금 성장시켜 도금 전극으로 이루어지는 단자 전극 콘택트(39) 및 그라운드 콘택트(40)를 각각 선택적으로 형성한다. 이상에 의해, 무기 절연층(36)을 관통하는 단자 전극 콘택트(39) 및 그라운드 콘택트(40)를 형성할 수 있다.
도 12는, 본 발명의 제2 실시 형태에 의한 복합 전자 부품(200)의 층 구조를 상세하게 나타내는 대략 분해 사시도이다. 또한, 도 13은, 복합 전자 부품(200)의 구성을 나타내는 대략 단면도이다.
도 12 및 도 13에 나타내는 바와 같이, 복합 전자 부품(200)의 특징은, 공통 모드 필터층(12A) 및 ESD 보호층(12B)의 적층 순서를 반대로 한 것이다. 즉, 기판(11)의 표면에 우선 공통 모드 필터층(12A)이 형성되고, 그 상층에 ESD 보호층(12B)이 형성되어 있는 점이 제1 실시 형태에 의한 복합 전자 부품(100)과 상이하다.
또한, 본 실시 형태에 있어서는, 제5 및 제6 범프 전극(13e, 13f)의 바로 아래에 무기 절연층(36)을 관통하는 그라운드 콘택트(40)가 형성되어 있고, 그라운드 콘택트(40)는 범프 전극(13e 또는 13f)에 직접 접속되어 있다.
본 실시 형태에 의하면, ESD 보호층(12B)과 범프 전극(13a～13f)과의 사이에 공통 모드 필터층(12A)이 개재하지 않기 때문에, 공통 모드 필터층(12A)의 절연층(19a～19c)을 관통하는 그라운드 콘택트(31a～31d)나 제3 절연층(19c)의 표면에 형성된 제3 및 그라운드 패턴(24, 25)은 불필요하며, 이들을 경유하는 일 없이, ESD 보호층(12B)의 그라운드 콘택트(40)와 범프 전극(13e 또는 13f)을 직접 접속할 수 있다.
이상, 본 발명의 바람직한 실시 형태에 대해서 설명했지만, 본 발명은, 상기 실시 형태로 한정되는 일 없이, 본 발명의 취지를 일탈하지 않는 범위에 있어서 여러 가지의 변경을 더하는 것이 가능하며, 그들도 본 발명에 포함되는 것은 말할 필요도 없다.
예를 들면, 상기 실시 형태에 있어서는, 기능층(12)의 주면에 복합 페라이트로 이루어지는 자성 수지층(14)을 형성하고 있지만, 자성을 갖지 않는 단순한 절연 수지층을 형성해도 좋다. 비자성의 수지층을 이용한 경우에는 기생 용량 성분을 줄일 수 있다. 또한, 상기 실시 형태에 있어서는, 외부 단자 전극으로서 범프 전극(13a～13f)을 이용하고 있지만, 본 발명은 범프 전극으로 한정되지 않는다. 단, 범프 전극을 이용한 경우에는, ESD 보호층(12B)에서 외부 단자 전극까지의 상하 방향의 전기적인 접속이 도금 전극에 의해 행해지는 것이 되기 때문에, ESD 흡수 성능을 충분히 향상시킬 수 있다.
또한, 상기 실시 형태에 있어서는, 자성 코어(27)를 형성하고 있지만, 본 발명에 있어서 자성 코어(27)는 필수가 아니다. 예를 들면, 자성 수지층(14)을 대신하여 비자성의 수지층을 이용하는 경우, 자성 코어(27)는 불필요하다. 단, 자성 코어(27)는 자성 수지층(14)과 동일 재료로 형성할 수 있기 때문에, 개구(26)를 형성하기만 하면, 특별한 공정을 경유하는 일 없이, 자성 코어(27)와 자성 수지층(14)을 동시에 형성할 수 있다.
또한, 상기 실시 형태에 있어서는, 스파이럴 도체(20, 21)를 포함하는 공통 모드 필터층(12A)을 예로 들었지만, 본 발명은 공통 모드 필터층으로 한정되는 것이 아니고, 평면 코일 패턴을 포함하는 평면 코일층이라면 좋다.
1, 2 : 신호 라인
3 : 출력 버퍼
4 : 입력 버퍼
5 : 공통 모드 필터
10a : 상면
10b : 저면
10c～10f : 측면
11 : 기판
12 : 기능층
12A : 공통 모드 필터층
12B : ESD 보호층
13a～13f : 범프 전극
14 : 자성 수지층
15 : 공통 모드 필터
15a, 15b : 인덕터 소자
16a～16d : ESD 보호 소자
17a～17f : 단자 전극
19a～19d : 절연층
20, 21 : 스파이럴 도체
20a, 21a : 리드부
22, 23 : 도체
24, 25 : 그라운드 패턴
26 : 개구
27 : 자성 코어
28a～28f : 단자 전극
29, 30 : 콘택트홀 도체
31a～31d : 그라운드 콘택트
33 : 하지 절연층
34 : 전극층
34A～34D : 갭 전극
35 : 정전기 흡수층
36 : 무기 절연층
37 : 단자 전극부
38 : 그라운드 전극부
38a : 배선 패턴
39 : 단자 전극 콘택트
40 : 그라운드 콘택트
41a, 41b : 전극
42 : 절연성 무기 재료
43 : 도전성 무기 재료
100, 200 : 복합 전자 부품
3 : 출력 버퍼
4 : 입력 버퍼
5 : 공통 모드 필터
10a : 상면
10b : 저면
10c～10f : 측면
11 : 기판
12 : 기능층
12A : 공통 모드 필터층
12B : ESD 보호층
13a～13f : 범프 전극
14 : 자성 수지층
15 : 공통 모드 필터
15a, 15b : 인덕터 소자
16a～16d : ESD 보호 소자
17a～17f : 단자 전극
19a～19d : 절연층
20, 21 : 스파이럴 도체
20a, 21a : 리드부
22, 23 : 도체
24, 25 : 그라운드 패턴
26 : 개구
27 : 자성 코어
28a～28f : 단자 전극
29, 30 : 콘택트홀 도체
31a～31d : 그라운드 콘택트
33 : 하지 절연층
34 : 전극층
34A～34D : 갭 전극
35 : 정전기 흡수층
36 : 무기 절연층
37 : 단자 전극부
38 : 그라운드 전극부
38a : 배선 패턴
39 : 단자 전극 콘택트
40 : 그라운드 콘택트
41a, 41b : 전극
42 : 절연성 무기 재료
43 : 도전성 무기 재료
100, 200 : 복합 전자 부품
Claims (15)
- 기판과,
상기 기판 상에 형성된 기능층과,
상기 기능층에 전기적으로 접속된 복수의 외부 단자 전극을 구비하고,
상기 기능층은,
평면 코일 패턴을 포함하는 평면 코일층과,
ESD 보호 소자를 포함하는 ESD 보호층을 구비하고,
상기 ESD 보호층은,
갭을 통하여 상호 대향하는 단자 전극부 및 그라운드 전극부를 포함하는 갭 전극과,
상기 갭 전극 상에 형성된 정전기 흡수층과,
상기 정전기 흡수층을 통하여 상기 갭 전극을 덮는 무기 절연층과,
상기 갭 전극의 상기 단자 전극부의 표면에 형성된 도금 전극으로 이루어지는 단자 전극 콘택트와,
상기 갭 전극의 상기 그라운드 전극부의 표면에 형성된 도금 전극으로 이루어지는 그라운드 콘택트를 포함하고,
상기 정전기 흡수층은, 절연성 무기 재료의 매트릭스 중에 도전성 무기 재료가 분산된 콤퍼짓(composite)이며,
상기 단자 전극 콘택트 및 상기 그라운드 콘택트는, 상기 무기 절연층을 관통하여, 상기 복수의 외부 단자 전극 중으로부터 선택된 하나의 외부 단자 전극에 각각 전기적으로 접속되어 있는 것을 특징으로 하는 복합 전자 부품. - 제1항에 있어서,
상기 ESD 보호층은, 상기 갭 전극의 상기 그라운드 전극부를 포함하는 루프 형상의 그라운드 패턴을 구비하는 것을 특징으로 하는 복합 전자 부품. - 제1항에 있어서,
상기 평면 코일층은, 상기 기판의 표면에 형성되고,
상기 ESD 보호층은, 상기 평면 코일층의 상층에 형성되어 있는 것을 특징으로 하는 복합 전자 부품. - 제1항에 있어서,
상기 평면 코일 패턴은, 서로 자기(磁氣) 결합하는 제1 및 제2 스파이럴 도체를 포함하고,
상기 갭 전극은, 제1 내지 제4 갭 전극을 포함하고,
상기 단자 전극 콘택트는, 제1 내지 제4 단자 전극 콘택트를 포함하고,
상기 제1 단자 전극 콘택트는, 상기 제1 스파이럴 도체의 내주단에 전기적으로 접속되어 있고,
상기 제2 단자 전극 콘택트는, 상기 제1 스파이럴 도체의 외주단에 전기적으로 접속되어 있고,
상기 제3 단자 전극 콘택트는, 상기 제2 스파이럴 도체의 내주단에 전기적으로 접속되어 있고,
상기 제4 단자 전극 콘택트는, 상기 제2 스파이럴 도체의 외주단에 전기적으로 접속되어 있는 것을 특징으로 하는 복합 전자 부품. - 제4항에 있어서,
상기 외부 단자 전극은, 제1 내지 제4 외부 단자 전극을 포함하고,
상기 제1 내지 제4 단자 전극 콘택트는, 상기 제1 내지 제4 외부 단자 전극에 각각 전기적으로 접속되어 있는 것을 특징으로 하는 복합 전자 부품. - 제5항에 있어서,
상기 외부 단자 전극은, 제5 및 제6 외부 단자 전극을 추가로 포함하고,
상기 그라운드 콘택트는, 제1 내지 제4 그라운드 콘택트를 포함하고,
상기 제1 및 제2 그라운드 콘택트는, 상기 제5 외부 단자 전극에 접속되어 있고,
상기 제3 및 제4 그라운드 콘택트는, 상기 제6 외부 단자 전극에 접속되어 있는 것을 특징으로 하는 복합 전자 부품. - 제6항에 있어서,
상기 평면 코일층은,
제1 및 제2 스파이럴 도체의 내주단에 각각 접속된 제1 및 제2 인출 도체와,
상기 제1 인출 도체를 통하여 상기 제1 스파이럴 도체의 내주단에 접속됨과 함께, 상기 제1 외부 단자 전극에 접속된 제1 단자 전극과,
상기 제1 스파이럴 도체의 외주단에 접속됨과 함께, 상기 제2 외부 단자 전극에 접속된 제2 단자 전극과,
상기 제2 인출 도체를 통하여 상기 제2 스파이럴 도체의 내주단에 접속됨과 함께, 상기 제3 외부 단자 전극에 접속된 제3 단자 전극과,
상기 제2 스파이럴 도체의 외주단에 접속됨과 함께, 상기 제4 외부 단자 전극에 접속된 제4 단자 전극을 추가로 포함하고,
상기 제1 내지 제4 단자 전극 콘택트는, 상기 제1 내지 제4 단자 전극에 각각 접속되어 있는 것을 특징으로 하는 복합 전자 부품. - 제7항에 있어서,
상기 평면 코일층은,
제1 내지 제3 절연층을 추가로 포함하고,
상기 제1 내지 제4 단자 전극의 각각은, 적어도 상기 제1 내지 제3 절연층을 포함하는 적층체를 관통하도록 형성되어 있는 것을 특징으로 하는 복합 전자 부품. - 제8항에 있어서,
상기 제1 스파이럴 도체는, 상기 제1 절연층의 표면에 형성되어 있고,
상기 제2 스파이럴 도체는, 상기 제2 절연층의 표면에 형성되어 있고,
상기 제1 및 제2 인출 도체는, 상기 제3 절연층의 표면에 형성되어 있고,
상기 제1 스파이럴 도체의 내주단은, 상기 제2 및 제3 절연층을 관통하는 제1 콘택트홀 도체를 통하여 상기 제1 인출 도체에 접속되어 있고,
상기 제2 스파이럴 도체의 내주단은, 상기 제3 절연층을 관통하는 제2 콘택트홀 도체를 통하여 상기 제2 인출 도체에 접속되어 있는 것을 특징으로 하는 복합 전자 부품. - 제9항에 있어서,
상기 평면 코일층은, 상기 제3 절연층의 표면에 형성된 제1 및 제2 그라운드 패턴을 추가로 구비하고,
상기 제1 및 제2 그라운드 콘택트는, 상기 제1 그라운드 패턴을 통하여, 상기 제5 외부 단자 전극에 접속되어 있고,
상기 제3 및 제4 그라운드 콘택트는, 상기 제2 그라운드 패턴을 통하여, 상기 제6 외부 단자 전극에 접속되어 있는 것을 특징으로 하는 복합 전자 부품. - 제1항 내지 제10항 중 어느 한 항에 있어서,
상기 외부 단자 전극은, 상기 기능층의 표면에 형성된 범프 전극인 것을 특징으로 하는 복합 전자 부품. - 제4항 내지 제10항 중 어느 한 항에 있어서,
상기 평면 코일층은, 상기 평면 코일 패턴보다도 상기 외부 단자 전극 쪽에 형성된 그라운드 패턴을 추가로 포함하고,
상기 평면 코일층은, 상기 복수의 외부 단자 전극과 상기 ESD 보호층과의 사이에 형성되고,
상기 그라운드 콘택트의 적어도 일부는, 상기 스파이럴 도체의 외측으로서 평면에서 보았을 때 겹치지 않는 위치에 형성되어 있고,
상기 그라운드 전극부는, 상기 그라운드 콘택트 및 상기 그라운드 패턴을 통하여 상기 외부 단자 전극에 접속되어 있는 것을 특징으로 하는 복합 전자 부품. - 제12항에 있어서,
상기 평면 코일 패턴은 타원형 스파이럴 도체이며,
상기 그라운드 콘택트는, 상기 타원형 스파이럴 도체의 원호 형상의 부분과 평면에서 보았을 때에 겹치는 부분을 갖는 것을 특징으로 하는 복합 전자 부품. - 제12항에 있어서,
상기 외부 단자 전극은, 상기 기능층의 표면에 형성된 범프 전극이며,
상기 범프 전극의 일부는, 상기 스파이럴 도체와 평면에서 보았을 때 겹쳐 있는 것을 특징으로 하는 복합 전자 부품. - 기판 상에 기능층을 형성하는 공정과,
상기 기능층과 전기적으로 접속된 외부 단자 전극을 형성하는 공정을 포함하고,
상기 기능층을 형성하는 공정은,
평면 코일 패턴을 포함하는 평면 코일층을 형성하는 공정과,
ESD 보호 소자를 포함하는 ESD 보호층을 형성하는 공정을 포함하고,
상기 ESD 보호층을 형성하는 공정은,
갭을 통하여 상호 대향하는 단자 전극부 및 그라운드 전극부를 포함하는 갭 전극을 형성하는 공정과,
상기 갭 전극 상에 정전기 흡수층을 형성하는 공정과,
상기 갭 전극의 상기 단자 전극부 및 상기 그라운드 전극부의 표면에 도금 전극으로 이루어지는 단자 전극 콘택트 및 그라운드 콘택트를 각각 형성하는 공정과,
상기 정전기 흡수층을 통하여 상기 갭 전극을 덮는 무기 절연층을 형성하는 공정과,
상기 무기 절연층의 표면을 연삭 또는 연마에 의해 평탄화하고, 상기 단자 전극 콘택트의 상단 및 상기 그라운드 콘택트의 상단을 각각 노출시키는 공정을 포함하는 것을 특징으로 하는 복합 전자 부품의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011237872A JP5459291B2 (ja) | 2011-10-28 | 2011-10-28 | 複合電子部品 |
| JPJP-P-2011-237872 | 2011-10-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130047572A true KR20130047572A (ko) | 2013-05-08 |
| KR101376584B1 KR101376584B1 (ko) | 2014-03-20 |
Family
ID=48619931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120102645A KR101376584B1 (ko) | 2011-10-28 | 2012-09-17 | 복합 전자 부품 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5459291B2 (ko) |
| KR (1) | KR101376584B1 (ko) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150062012A (ko) * | 2013-11-28 | 2015-06-05 | 삼성전기주식회사 | 코일 부품 및 이의 제조 방법 |
| KR20150079109A (ko) * | 2013-12-31 | 2015-07-08 | 삼성전기주식회사 | 공통 모드 필터 |
| KR20160064971A (ko) | 2014-11-28 | 2016-06-08 | 삼성전기주식회사 | 공통모드필터 |
| WO2017213378A1 (ko) * | 2016-06-10 | 2017-12-14 | 주식회사 모다이노칩 | 복합 전자 부품 |
| US9954510B2 (en) | 2014-11-28 | 2018-04-24 | Samsung Electro-Mechanics Co., Ltd. | Common mode filter |
| KR20180050267A (ko) * | 2018-05-02 | 2018-05-14 | 주식회사 모다이노칩 | 복합 전자 부품 |
| US10062493B2 (en) | 2013-11-26 | 2018-08-28 | Samsung Electro-Mechanics Co., Ltd. | Electronic component and circuit board having the same mounted thereon |
| US10468176B2 (en) | 2016-03-31 | 2019-11-05 | Samsung Electro-Mechanics Co., Ltd. | Common mode filter |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101771733B1 (ko) * | 2012-08-29 | 2017-08-25 | 삼성전기주식회사 | Ｅｓｄ 보호패턴이 내장된 공통 모드 필터 |
| JP5737313B2 (ja) * | 2013-03-28 | 2015-06-17 | Tdk株式会社 | 電子部品及びその製造方法 |
| JP6064860B2 (ja) | 2013-10-09 | 2017-01-25 | 株式会社村田製作所 | 複合電子部品及び複合電子部品の製造方法 |
| DE102014207636A1 (de) | 2014-04-23 | 2015-10-29 | Würth Elektronik eiSos Gmbh & Co. KG | Verfahren zum Herstellen eines Induktionsbauteils und Induktionsbauteil |
| JP6252425B2 (ja) * | 2014-10-03 | 2017-12-27 | 株式会社村田製作所 | 電子部品 |
| KR101808793B1 (ko) * | 2015-05-22 | 2017-12-13 | 주식회사 모다이노칩 | 회로 보호 소자 및 그 제조 방법 |
| KR102400978B1 (ko) | 2015-09-30 | 2022-05-23 | 삼성전자주식회사 | 전원공급장치용 회로 기판, 이를 포함하는 전자 장치 및 인덕터 소자 |
| WO2017196149A1 (ko) * | 2016-05-13 | 2017-11-16 | 주식회사 모다이노칩 | 컨택터 및 이를 구비하는 전자기기 |
| KR101830328B1 (ko) * | 2016-07-07 | 2018-02-21 | 주식회사 모다이노칩 | 칩 부품 및 그 제조 방법 |
| KR20180092510A (ko) | 2017-02-09 | 2018-08-20 | 삼성전기주식회사 | 공통 모드 필터 |
| KR101872633B1 (ko) | 2017-01-09 | 2018-06-28 | 삼성전기주식회사 | 공통 모드 필터 |
| JP6828555B2 (ja) | 2017-03-29 | 2021-02-10 | Tdk株式会社 | コイル部品およびその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017324A (ja) * | 2001-07-02 | 2003-01-17 | Alps Electric Co Ltd | 薄膜インダクタ素子およびその製造方法 |
| JP2005260137A (ja) * | 2004-03-15 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 静電気対策部品 |
| JP4725343B2 (ja) * | 2006-02-07 | 2011-07-13 | パナソニック株式会社 | 複合電子部品およびその製造方法 |
| JP4844673B2 (ja) * | 2007-06-22 | 2011-12-28 | 株式会社村田製作所 | Ｅｓｄ保護素子の製造方法 |
| JP5277918B2 (ja) * | 2008-12-10 | 2013-08-28 | 株式会社村田製作所 | サージアブソーバ及びその製造方法 |
| JP4866952B2 (ja) * | 2009-07-02 | 2012-02-01 | Ｔｄｋ株式会社 | 複合電子部品 |
| JP4922353B2 (ja) * | 2009-07-02 | 2012-04-25 | Ｔｄｋ株式会社 | コイル部品及びその製造方法 |
-
2011
- 2011-10-28 JP JP2011237872A patent/JP5459291B2/ja active Active
-
2012
- 2012-09-17 KR KR1020120102645A patent/KR101376584B1/ko active IP Right Grant
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10062493B2 (en) | 2013-11-26 | 2018-08-28 | Samsung Electro-Mechanics Co., Ltd. | Electronic component and circuit board having the same mounted thereon |
| KR20150062012A (ko) * | 2013-11-28 | 2015-06-05 | 삼성전기주식회사 | 코일 부품 및 이의 제조 방법 |
| KR20150079109A (ko) * | 2013-12-31 | 2015-07-08 | 삼성전기주식회사 | 공통 모드 필터 |
| KR20160064971A (ko) | 2014-11-28 | 2016-06-08 | 삼성전기주식회사 | 공통모드필터 |
| US9954510B2 (en) | 2014-11-28 | 2018-04-24 | Samsung Electro-Mechanics Co., Ltd. | Common mode filter |
| US10468176B2 (en) | 2016-03-31 | 2019-11-05 | Samsung Electro-Mechanics Co., Ltd. | Common mode filter |
| WO2017213378A1 (ko) * | 2016-06-10 | 2017-12-14 | 주식회사 모다이노칩 | 복합 전자 부품 |
| TWI645432B (zh) * | 2016-06-10 | 2018-12-21 | 摩達伊諾琴股份有限公司 | 複合電子構件 |
| CN109155186A (zh) * | 2016-06-10 | 2019-01-04 | 摩达伊诺琴股份有限公司 | 复合电子构件 |
| KR20180050267A (ko) * | 2018-05-02 | 2018-05-14 | 주식회사 모다이노칩 | 복합 전자 부품 |
| KR101868025B1 (ko) * | 2018-05-02 | 2018-06-18 | 주식회사 모다이노칩 | 복합 전자 부품 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013098258A (ja) | 2013-05-20 |
| KR101376584B1 (ko) | 2014-03-20 |
| JP5459291B2 (ja) | 2014-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101376584B1 (ko) | 복합 전자 부품 및 그 제조 방법 | |
| US11735353B2 (en) | Inductor component and method of manufacturing same | |
| CN110942904B (zh) | 电感部件 | |
| JP5673359B2 (ja) | コイル部品及びその製造方法 | |
| JP5195876B2 (ja) | コイル部品及びその製造方法 | |
| JP5488567B2 (ja) | 複合電子部品 | |
| KR102163414B1 (ko) | 코일 전자부품 | |
| JP2019075478A (ja) | インダクタ部品 | |
| JP5488566B2 (ja) | コモンモードフィルタ | |
| KR20170014957A (ko) | 코일 부품 및 그 제조 방법 | |
| WO2015186780A1 (ja) | 電子部品及びその製造方法 | |
| JP2012114363A (ja) | 電子部品 | |
| US7978043B2 (en) | Semiconductor device | |
| KR20140116678A (ko) | 박막형 공통모드필터 및 그 제조방법 | |
| US8426948B2 (en) | Laminated semiconductor wafer, laminated chip package and method of manufacturing the same | |
| CN107452460B (zh) | 电子部件 | |
| JP5360130B2 (ja) | コモンモードノイズフィルタ | |
| KR20160084716A (ko) | 코일 부품 이의 제조방법 | |
| JP2016139784A (ja) | コイル部品 | |
| JP7226198B2 (ja) | 電子部品およびその製造方法 | |
| CN112447358B (zh) | 电子部件及其制造方法 | |
| JP2022018910A (ja) | 電子部品 | |
| JP7411590B2 (ja) | インダクタ部品およびその製造方法 | |
| CN112786280B (zh) | 电感器阵列部件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170221 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180302 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190305 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20200302 Year of fee payment: 7 |