KR20130013438A - 적층 세라믹 전자부품 - Google Patents

적층 세라믹 전자부품 Download PDF

Info

Publication number
KR20130013438A
KR20130013438A KR1020110075084A KR20110075084A KR20130013438A KR 20130013438 A KR20130013438 A KR 20130013438A KR 1020110075084 A KR1020110075084 A KR 1020110075084A KR 20110075084 A KR20110075084 A KR 20110075084A KR 20130013438 A KR20130013438 A KR 20130013438A
Authority
KR
South Korea
Prior art keywords
dielectric
contact
particle diameter
average particle
electronic component
Prior art date
Application number
KR1020110075084A
Other languages
English (en)
Other versions
KR101872520B1 (ko
Inventor
김상혁
이장호
서주명
최성혁
배종훈
김준희
송선기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110075084A priority Critical patent/KR101872520B1/ko
Priority to US13/478,900 priority patent/US8437115B2/en
Priority to JP2012117439A priority patent/JP6257060B2/ja
Priority to CN201710671841.9A priority patent/CN107331509B/zh
Priority to CN201210169446.8A priority patent/CN102903520B/zh
Publication of KR20130013438A publication Critical patent/KR20130013438A/ko
Priority to US13/887,263 priority patent/US20130242459A1/en
Application granted granted Critical
Publication of KR101872520B1 publication Critical patent/KR101872520B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

본 발명은 적층 세라믹 전자부품에 관한 것으로, 본 발명은 평균 두께가 0.6 μm 이하인 유전체층을 포함하는 세라믹 본체; 및 상기 세라믹 본체 내에 형성된 제1 및 제2 내부전극;을 포함하며, 상기 유전체층은 상기 제1 또는 제2 내부전극과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층의 평균 두께를 td 및 상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 만족하는 적층 세라믹 전자부품을 제공한다.
본 발명에 따르면 정전용량의 대용량화를 구현하면서 내부 전극층의 연결성을 향상시킴으로써, 가속 수명 연장 및 신뢰성이 우수한 대용량 적층 세라믹 전자부품의 구현이 가능하다.

Description

적층 세라믹 전자부품{Laminated ceramic electronic parts}
본 발명은 신뢰성이 우수한 대용량 적층 세라믹 전자부품에 관한 것이다.
최근, 전자 제품들의 소형화 추세에 따라, 적층 세라믹 전자 부품 역시 소형화되고, 대용량화될 것이 요구되고 있다.
이에 따라 유전체와 내부전극의 박막화, 다층화가 다양한 방법으로 시도되고 있으며, 근래에는 유전체층의 두께는 얇아지면서 적층수가 증가하는 적층 세라믹 전자 부품들이 제조되고 있다.
이러한 대용량화를 구현하기 위해서 유전체층 두께와 내부 전극 층 두께가 얇아질 수록 내부 전극층의 두께가 불균일해지고 전극 층이 연속적으로 두께가 유지되면서 연결되지 못하고 부분적으로 끊겨서 연결성이 저하된다.
또한 전극이 끊어지면서 유전체층의 평균 두께는 같지만 부분적으로 두꺼워지거나 얇아지는 부분이 발생되어 유전체층이 얇아진 부분에서 절연특성이 저하되어 신뢰성이 저하되는 문제점이 있었다.
한편, 내부전극 페이스트 내에 포함된 미립 공재분말이 소성과정 중에 유전체 층으로 빠져나오면서 내부 전극층과 접촉하는 유전체 그레인(grain)의 비정상 입성장을 야기하여 적층 세라믹 전자부품의 신뢰성이 저하되는 문제가 있었다.
본 발명은 신뢰성이 우수한 대용량 적층 세라믹 전자부품을 제공한다.
본 발명의 일 실시형태는 평균 두께가 0.6 μm 이하인 유전체층을 포함하는 세라믹 본체; 및 상기 세라믹 본체 내에 형성된 제1 및 제2 내부전극;을 포함하며,상기 유전체층은 상기 제1 또는 제2 내부전극과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층의 평균 두께를 td 및 상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 만족하는 적층 세라믹 전자부품을 제공한다.
상기 비접촉 유전체 그레인의 평균 입경을 Dc로 규정할 때, Dc/td ≤ 0.25 를 더 만족할 수 있다.
또한, 상기 내부전극에 첨가되는 세라믹 분말의 평균 입경을 Di 및 상기 유전체로 사용되는 세라믹 분말의 평균 입경을 Dd로 규정할 때, 0.1 < Di/Dd < 1을 만족할 수 있다.
또한, 상기 내부전극에 첨가되는 세라믹 분말과 상기 유전체로 사용되는 세라믹 분말의 조성이 동일할 수 있다.
또한, 상기 제1 또는 제2 내부전극의 연결성은 80% 이상일 수 있다.
본 발명의 다른 실시형태는 평균 두께가 0.6 μm 이하인 유전체층을 포함하는 세라믹 본체; 및 상기 세라믹 본체 내에 형성되며, 연결성이 80% 이상인 제1 및 제2 내부전극;을 포함하며, 상기 유전체층은 상기 제1 또는 제2 내부전극과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층의 평균 두께를 td 및 상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 만족하는 적층 세라믹 전자부품을 제공한다.
본 발명의 다른 실시형태는 평균 두께가 0.6 μm 이하인 복수 개의 유전체 층이 적층된 세라믹 본체; 및 상기 세라믹 본체 내에 형성된 복수 개의 제1 및 제2 내부전극;을 포함하며, 상기 유전체층은 상기 제1 또는 제2 내부전극과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층의 평균 두께를 td 및 상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 만족하는 적층 세라믹 전자부품을 제공한다.
본 발명의 다른 실시형태는 평균 두께가 0.6 μm 이하인 복수 개의 유전체 층이 적층된 세라믹 본체; 및 상기 세라믹 본체 내에 형성되며, 연결성이 80% 이상인 복수 개의 제1 및 제2 내부전극;을 포함하며, 상기 유전체층은 상기 제1 또는 제2 내부전극과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층의 평균 두께를 td 및 상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 만족하는 적층 세라믹 전자부품을 제공한다.
본 발명에 따르면 정전용량의 대용량화를 구현하면서 내부 전극층의 연결성을 향상시키고, 유전체 그레인(grain)의 평균 입경을 조절함으로써, 가속 수명 연장 및 신뢰성이 우수한 대용량 적층 세라믹 전자부품의 구현이 가능하다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 캐패시터를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 B-B' 단면도 및 내부 전극층의 연결성을 나타내는 확대도이다.
도 3은 도 1의 B-B' 단면도 및 접촉 유전체 그레인과 비접촉 유전체 그레인을 나타내는 확대도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 캐패시터를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 B-B' 단면도 및 내부 전극층의 연결성을 나타내는 확대도이다.
도 3은 도 1의 B-B' 단면도 및 접촉 유전체 그레인과 비접촉 유전체 그레인을 나타내는 확대도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 평균 두께가 0.6 μm 이하인 유전체층(1)을 포함하는 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에 형성된 제1 및 제2 내부전극(21, 22);을 포함하며,상기 유전체층(1)은 상기 제1 또는 제2 내부전극(21, 22)과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층(1)의 평균 두께를 td 및 상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 만족할 수 있다.
한편, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 평균 두께가 0.6 μm 이하인 유전체층(1)을 포함하는 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에 형성되며, 연결성이 80% 이상인 제1 및 제2 내부전극(21, 22);을 포함하며, 상기 유전체층(1)은 상기 제1 또는 제2 내부전극(21, 22)과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층(1)의 평균 두께를 td 및 상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 만족할 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 평균 두께가 0.6 μm 이하인 유전체층(1)을 포함하는 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에 형성된 제1 및 제2 내부전극(21, 22);을 포함할 수 있다.
상기 제1 및 제2 내부전극(21, 22)은 특별히 제한되지 않으며, 예를 들어, 팔라듐(Pd), 팔라듐-은(Pd-Ag)합금 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
정전 용량 형성을 위해 외부전극(3)이 상기 세라믹 본체(10)의 외측에 형성될 수 있으며, 상기 제1 및 제2 내부전극(21, 22)과 전기적으로 연결될 수 있다.
상기 외부전극(3)은 내부전극과 동일한 재질의 도전성 물질로 형성될 수 있으나 이에 제한되지는 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 등으로 형성될 수 있다.
상기 외부전극(3)은 상기 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(1)의 평균 두께는 0.6 μm 이하일 수 있다.
본 발명의 일 실시형태에서, 상기 유전체층(1)의 두께는 내부 전극층(21, 22) 사이에 배치되는 유전체층(1)의 평균 두께를 의미할 수 있다.
상기 유전체층(1)의 평균 두께는 도 2와 같이 세라믹 본체(10)의 길이 방향 단면을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 이미지를 스캔하여 측정할 수 있다.
예를 들어, 도 2와 같이 세라믹 본체(10)의 폭(W) 방향의 중앙부에서 절단한 길이 및 두께 방향(L-T) 단면을 주사전자현미경(SEM, Scanning Eletron Microscope)로 스캔한 이미지에서 추출된 임의의 유전체층에 대해서, 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다.
상기 등간격인 30개의 지점은 제1 및 제2 내부전극(21, 22)이 중첩되는 영역을 의미하는 용량 형성부에서 측정될 수 있다.
또한, 이러한 평균값 측정을 10개 이상의 유전체층으로 확장하여 평균값을 측정하면, 유전체층의 평균 두께를 더욱 일반화할 수 있다.
상기 내부 전극층(21, 22)의 소성후 두께는 정전용량을 형성할 수 있다면 특별히 제한은 없으며, 예를 들어, 1 μm 이하일 수 있다.
도 2를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 평균 두께가 0.6 μm 이하인 유전체층(1)을 포함하는 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에 형성되며, 연결성이 80% 이상인 제1 및 제2 내부전극(21, 22);을 포함할 수 있다.
상기 내부전극의 연결성이란, 상기 제1 또는 제2 내부전극(21, 22)의 전체 전극 길이 대비 실제 전극이 형성된 부분의 길이로 정의될 수 있다.
예를 들어, 상기 내부전극의 연결성은 도 2와 같이 적층 본체(10)의 길이 방향 단면을 주사전자현미경(SEM, Scanning Eletron Microscope)로 이미지를 스캔하여 측정할 수 있다.
구체적으로, 도 2와 같이 적층 본체(10)의 폭(W) 방향의 중앙부에서 절단한 길이 및 두께 방향(L-T) 단면을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 스캔한 이미지에서 추출된 임의의 내부전극층에 대해서, 내부전극 단면의 전체 길이 대비 실제 내부 전극이 형성된 부분의 총 길이를 측정하여 구할 수 있다.
상기 내부전극층의 연결성 측정은 제1 및 제2 내부전극(21, 22)이 중첩되는 영역을 의미하는 용량 형성부에서 측정될 수 있다.
또한, 이러한 내부전극층의 연결성 측정을 상기 길이 및 두께 방향(L-T) 단면의 중앙부의 10개 이상의 내부전극층으로 확장하여 평균값을 측정하면, 내부전극층의 연결성을 더욱 일반화할 수 있다.
구체적으로, 도 2에 도시된 바와 같이, 제1 또는 제2 내부전극(21, 22)의 어느 한 지점에서 측정된 전체 전극 길이를 A 및 실제 전극이 형성된 부분의 길이를 c1, c2, c3,·cn으로 규정하면, 상기 내부전극의 연결성은 (c1 + c2 + c3 +·+ cn) / A로 표현될 수 있다.
도 2에서는 실제 전극이 형성된 부분을 c1, c2, c3 및 c4로 표현하였으나, 실제 전극이 형성된 부분의 수는 특별히 제한되지 않는다.
또한, 이는 내부 전극의 도포 비율을 의미하는 것으로서, 상기 임의의 한 지점에서의 내부 전극의 전체 면적 대비 실제 내부 전극이 형성된 면적의 비율로도 정의할 수 있다.
내부전극층(21, 22)의 연결성(c1+c2+c3+c4/A)은 후술하는 방법들에 따라 다양하게 구현될 수 있으며, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 내부전극 층(21, 22)의 연결성(c1+c2+c3+c4/A)은 80% 이상이다.
또한, 상기 내부전극층(21, 22)이 끊어지는 부분(4)은 기공 혹은 세라믹일 수 있다.
내부전극 층(21, 22)의 연결성(c1+c2+c3+c4/A)을80% 이상 구현하기 위한 방법으로는 내부전극을 형성하는 도전성 페이스트에서 메탈 파우더의 입자 크기를 변화시키거나 첨가하는 유기물과 세라믹의 양을 조절하는 방법 등이 있다.
그리고, 소성 공정에서 승온 속도와 소성 분위기를 조절하여 전극 연결성을 제어하는 것이 가능하다.
본 발명의 일 실시형태에 따르면, 상기 내부전극 층의 연결성을 구현하기 위하여, 내부전극을 형성하는 도전성 페이스트에 첨가되는 세라믹 입자의 크기 및 양을 조절하는 방법을 사용할 수 있다.
구체적으로, 상기 도전성 페이스트에 첨가되는 세라믹은 유전체층에 사용되는 세라믹과 동종의 재질로서 특별히 제한되지는 않으며, 예를 들어, 티탄산바륨(BaTiO3) 분말일 수 있다.
상기 세라믹 입자의 평균 입경(Di)은 통상적인 크기로서 특별히 제한되지 않으나, 후술하는 본 발명의 일 실시형태에 따라 내부 전극층(21, 22)과 접촉하는 접촉 유전체 그레인(grain)의 평균 입경을 조절하기 위해서 결정될 수 있다.
본 발명의 일 실시형태에 따르면, 내부 전극층(21, 22)의 연결성(c1+c2+c3+c4/A)을 80% 이상 구현함으로써, 정전 용량이 증가하고 신뢰성이 우수한 고용량 적층 세라믹 캐패시터의 제조가 가능하다.
도 3을 참조하면, 본 발명의 일 실시형태인 적층 세라믹 전자부품은 유전체 층(1)의 소성후 평균 두께(td)가 0.6 μm 이하일 수 있다.
또한, 상기 유전체 층(1)은 상기 제1 또는 제2 내부전극층(21, 22)과 접촉하는 접촉 유전체 그레인(grain) 및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 만족할 수 있다.
일 실시예에서 상기 접촉 유전체 그레인의 평균 입경(De)이란, 주사전자현미경(SEM)으로 추출된 유전체층의 단면 사진을 분석하여 측정할 수 있다.　 예를 들어, ASTM(American Society for Testing and Materials) E112에서 규정하는 평균 그레인 사이즈 표준 측정 방법을 지원하는 그레인 사이즈 측정 소프트웨어를 이용하여 유전체층의 평균 그레인 사이즈를 측정할 수 있다
상기 접촉 유전체 그레인의 평균 입경(De)의 조절은 유전체 층(1)의 형성에 사용되는 세라믹 분말의 평균 입경 및 내부 전극층(21, 22)을 형성하는 도전성 페이스트에 첨가되는 세라믹 분말의 평균 입경을 조절함으로써 수행될 수 있다.
상기 유전체층(1)을 형성하는데 사용되는 세라믹 분말의 평균 입경은 특별히 제한되지 않으며, 본 발명의 목적 달성을 위해 조절될 수 있으나, 예를 들어, 300 nm 이하로 조절될 수 있다.
상기 접촉 유전체 그레인의 평균 입경(De)과 0.6 μm 이하의 두께를 갖는 유전체층(1)의 평균 두께와의 비(De/td)가 0.35 이하일 경우에, 신뢰성이 우수한 고용량 적층 세라믹 캐패시터를 구현할 수 있다.
상기 접촉 유전체 그레인의 평균 입경과 유전체층의 평균 두께와의 비(De/td)가 0.35 초과일 경우에는 접촉 유전체 그레인의 평균 입경이 커서 적층 세라믹 전자부품에 박막의 유전체 층이 적용될 경우 신뢰성이 저하될 수 있다.
또한, 상기 비접촉 유전체 그레인의 평균입경을 Dc로 규정할 때 Dc/td ≤ 0.25을 더 만족할 수 있다.
상기 비접촉 유전체 그레인의 평균 입경(Dc)이란, 유전체 적층 방향으로 절단하여, 도 3에 도시된 주사전자현미경(SEM)으로 추출된 유전체층의 단면 사진을 분석하여 측정할 수 있다.　 예를 들어, ASTM(American Society for Testing and Materials) E112에서 규정하는 평균 그레인 사이즈 표준 측정 방법을 지원하는 그레인 사이즈 측정 소프트웨어를 이용하여 유전체층의 평균 그레인 사이즈를 측정할 수 있다.
구체적으로, 상기 비접촉 유전체 그레인의 평균 입경(Dc)과 0.6 μm 이하의 두께를 갖는 유전체 층(1)의 두께와의 비(Dc/td)가 0.25 이하일 경우에, 신뢰성이 우수한 고용량 적층 세라믹 캐패시터를 구현할 수 있다.
상기 비접촉 유전체 그레인의 평균 입경(Dc)도 유전체 층(1) 형성에 사용되는 세라믹 분말의 평균 입경을 조절함으로써, 본 발명의 목적에 맞게 조절될 수 있다.
상기 비접촉 유전체 그레인의 평균 입경과 유전체층의 평균 두께와의 비(Dc/td)가 0.25 초과일 경우에도 비접촉 유전체 그레인의 평균 입경이 커짐으로 인해 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 신뢰성이 저하될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체 층(1)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨(BaTiO3) 분말일 수 있다.
상기 유전체 층(1)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
본 발명의 일 실시형태에 따르면, 유전체 층(1)의 평균 두께(td)가 0.6 μm 이하이며, 제1 또는 제2 내부전극층(21, 22)의 연결성(c1+c2+c3+c4 cn/A)을 80% 이상 구현하며, 상기 접촉 유전체 그레인의 평균 입경과 유전체 층(1)의 두께와의 비(De/td)가 0.35 이하이고, 상기 비접촉 유전체 그레인의 평균 입경과 유전체 층(1)의 두께와의 비(Dc/td)가 0.25이하를 만족함으로써, 신뢰성이 우수한 고용량 적층 세라믹 캐패시터를 구현할 수 있다.
한편, 상기 내부전극에 첨가되는 세라믹 분말의 평균 입경을 Di 및 상기 유전체로 사용되는 세라믹 분말의 평균 입경을 Dd로 규정할 때, 0.1 < Di/Dd < 1을 만족할 수 있다.
상기 범위에서, Di/Dd가 0.1 이하인 경우에는 내부전극에 첨가되는 세라믹 분말의 평균 입경과 유전체로 사용되는 세라믹 분말의 평균 입경 간의 차이가 너무 크므로, 내부전극의 소결 수축을 효과적으로 억제하지 못하여 전극연결성 저하에 따른 정전 용량 형성에 문제가 있고, 전극 끊김부 말단에서의 전극이 두꺼워짐에 따라 전극 층간 거리가 짧아져서 절연파괴전압이 낮아지는 등의 신뢰성이 저하되는 문제가 있을 수 있다.
또한, Di/Dd가 1을 초과하는 경우에는 유전체로 사용되는 세라믹 분말의 평균 입경보다 내부전극에 첨가되는 세라믹 분말의 평균 입경이 더 크므로, 내부전극 소결 수축을 효과적으로 억제하지 못하고 소결 과정에서 유전체 층으로 빠져나가 과도하게 유전체 층의 두께가 두꺼워져서 용량 형성 및 신뢰성에 문제가 생길 수 있다.
상기 내부전극에 첨가되는 세라믹 분말의 평균 입경과 상기 유전체로 사용되는 세라믹 분말의 평균 입경 간에, 0.1 < Di/Dd < 1을 만족함으로써, 신뢰성이 더욱 향상된 고용량 적층 세라믹 전자부품을 구현할 수 있다.
또한, 유전체로 사용되는 세라믹 분말과 상기 내부전극에 첨가되는 세라믹 분말의 조성은 특별히 제한되지 않으나, 동일할 경우 신뢰성이 더욱 향상되는 효과가 있을 수 있다.
한편, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 평균 두께가 0.6 μm 이하인 복수 개의 유전체 층(1)이 적층된 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에 형성된 복수 개의 제1 및 제2 내부전극(21, 22);을 포함하며, 상기 유전체층(1)은 상기 제1 또는 제2 내부전극(21, 22)과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층(1)의 평균 두께를 td 및 상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 만족할 수 있다.
또한, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 평균 두께가 0.6 μm 이하인 복수 개의 유전체 층(1)이 적층된 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에 형성되며, 연결성이 80% 이상인 복수 개의 제1 및 제2 내부전극(21, 22);을 포함하며, 상기 유전체층(1)은 상기 제1 또는 제2 내부전극(21, 22)과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층(1)의 평균 두께를 td 및 상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 만족할 수 있다.
상기의 실시형태에 따른 적층 세라믹 전자부품은 유전체층, 제1 및 제2 내부전극층이 각각 복수 개 적층된 것을 제외하고는 상술한 일 실시형태에 따른 적층 세라믹 전자부품과 동일하므로, 여기서 중복되는 설명은 생략하도록 한다.
이하, 실시예를 들어 본 발명을 더욱 상세히 설명하지만, 본 발명이 이에 의해 제한되는 것은 아니다.
본 실시예는 0.6 μm 이하의 평균 두께를 갖는 유전체층(1)을 적용한 적층 세라믹 캐패시터에 대해, 내부전극에 투입되는 티탄산바륨의 투입율에 따른 내부 전극층(21, 22)의 연결성 및 접촉 유전체 그레인과 비접촉 유전체 그레인의 다양한 평균 입경에 따른 신뢰성 향상 여부를 시험하기 위해 수행되었다.
본 실시예에 따른 적층 세라믹 캐패시터는 하기와 같은 단계로 제작되었다.
우선, 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 1.05μm 및 0.95μm의 두께로 제조된 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체층(1)을 형성하게 된다.
다음으로, 니켈 입자 평균 크기가 0.05 내지 0.2 μm이며, 0.1 < Di/Dd <1을 만족하도록, 내부전극에 첨가되는 티탄산바륨 분말의 평균 입경을 조절하고, 상기 티탄산바륨 분말의 투입량을 니켈 무게 대비 5~10% 변화시키며 내부전극용 도전성 페이스트를 마련하였다.
상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 200 내지 250층 적층하여 적층체를 만들었다.
이후 압착, 절단하여 0603 규격의 Size의 칩을 만들며, 상기 칩을 H2 0.1%이하의 환원 분위기의 온도 1050~1200℃에서 소성하였다.
다음으로, 외부전극, 도금 등의 공정을 거쳐 적층 세라믹 캐패시터로 제작하였다.
상기 적층 세라믹 캐패시터의 시료들은 유전체층(1)의 평균 두께에 따라 다양하게 제작되었으며, 적층 세라믹 캐패시터의 단면을 관찰한 결과 내부전극의 평균 두께는 0.4 ~ 0.9 μm 수준이고, 유전체층의 평균 두께는 0.5 ~ 0.8 μm로 구현되었다.
또한, 내부전극의 연결성은 적층 본체(10)의 폭(W) 방향의 중앙부에서 절단한 길이 및 두께 방향(L-T) 단면의 중앙부의 내부전극 10개 층에 대하여, 용량 형성부에서 연결성을 측정하였다. 상기 내부전극의 연결성 측정을 위하여 상기 10개의 내부전극층에 대하여 주사전자현미경(SEM, Scanning Eletron Microscope)로 스캔한 이미지로부터 내부전극 단면의 전체 길이 대비 실제 내부 전극이 형성된 부분의 총 길이를 측정하였다.
아래의 표 1은 내부전극에 투입되는 티탄산바륨(BaTiO3) 분말의 투입율에 따른 내부전극의 연결성, 유전체층의 두께, 접촉 유전체 그레인 및 비접촉 유전체 그레인의 평균 입경에 따른 고온 가속 수명을 비교한 표이다.
Sample
No.
 유전체 분말
평균입경(Dd) (nm)		 유전체
green sheet
평균두께
(μm)		 내부전극
페이스트내 공재 size(Di)
(nm)		 내부전극
페이스트내 공재 BaTiO3 함량 (%)		 내부전극
연결성
(B/A)		 유전체층 두께
td
(μm)		 접촉 유전체
그레인 평균입경
De
(μm)		 비접촉 유전체
그레인 평균입경
Dc
(μm)


De/td


Dc/td

고온가속수명
NG율
1 100 1.05 20 15.0 0.94 0.62 0.230 0.142 0.37 0.23 0/200
2 120 1.05 20 7.5 0.80 0.61 0.210 0.165 0.34 0.27 0/200
*3 100 1.05 10 7.5 0.65 0.60 0.225 0.138 0.38 0.23 4/200
*4 120 1.05 50 7.5 0.81 0.59 0.205 0.155 0.35 0.26 1/200
*5 100 1.05 20 5.0 0.78 0.58 0.163 0.142 0.28 0.24 2/200
*6 100 0.95 20 15.0 0.95 0.57 0.228 0.139 0.40 0.24 2/200
*7 100 0.95 50 5.0 0.72 0.53 0.160 0.132 0.30 0.25 3/200
*8 100 0.95 20 5.0 0.77 0.52 0.158 0.130 0.30 0.25 3/200
상기 [표 1]을 참조하면, 시료 1 내지 2는 유전체층의 평균 두께가 0.6 μm를 초과하는 경우로서, 접촉 유전체 그레인의 평균 입경과 유전체층(1)의 평균 두께와의 비(De/td) 및 비접촉 유전체 그레인의 평균 입경과 유전체층(1)의 평균 두께와의 비(Dc/td)가 본 발명의 수치 범위를 벗어나는 경우에도 고온 가속 수명 시험에서 양호한 결과를 보인다.
반면, 시료 3 내지 8은 유전체층의 평균 두께가 0.6 μm 이하인 경우로서, 내부 전극 연결성, 접촉 유전체 그레인의 평균 입경과 유전체층(1)의 평균 두께와의 비(De/td) 및 비접촉 유전체 그레인의 평균 입경과 유전체층(1)의 평균 두께와의 비(Dc/td)가 본 발명의 수치 범위를 벗어날 경우 고온 가속 수명 및 신뢰성 시험에서 문제가 생길 수 있음을 보인다.
따라서, 후술하는 설명에 따라 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 유전체층(1)의 소성 후 평균 두께(td)가 0.6 μm 이하일 때 고온 가속 수명 및 신뢰성 향상에 효과가 있음을 알 수 있다.
아래의 표 2는 유전체층의 평균 두께(td)가 0.6 μm 이하인 경우 내부전극에 투입되는 티탄산바륨(BaTiO3) 분말의 투입율에 따른 내부전극의 연결성, 접촉 유전체 그레인 및 비접촉 유전체 그레인의 평균 입경에 따른 고온 가속 수명을 비교한 표이다.
Sample
No.
 유전체 분말
평균입경(Dd) (nm)		 유전체
green sheet
평균두께
(μm)		 내부전극
페이스트내 공재 size(Di)
(nm)		 내부전극
페이스트내 공재 BaTiO3 함량 (%)		 내부전극
연결성
(B/A)		 유전체층 두께
td
(μm)		 접촉 유전체
그레인 평균입경
De
(μm)		 비접촉 유전체
그레인 평균입경
Dc
(μm)


De/td


Dc/td

고온가속수명
NG율
*9 100 1.05 10 10.0 0.70 0.59 0.235 0.142 0.40 0.24 3/200
*10 100 1.05 10 7.5 0.65 0.60 0.225 0.138 0.38 0.23 4/200
*11 100 1.05 20 15.0 0.94 0.62 0.230 0.142 0.37 0.23 1/200
12 100 1.05 20 10.0 0.92 0.60 0.195 0.138 0.33 0.23 0/200
13 100 1.05 20 7.5 0.82 0.60 0.175 0.140 0.29 0.23 0/200
*14 100 1.05 20 5.0 0.78 0.58 0.163 0.142 0.28 0.24 2/200
*15 120 1.05 20 7.5 0.80 0.61 0.210 0.165 0.34 0.27 1/200
16 100 1.05 50 10.0 0.87 0.58 0.200 0.142 0.34 0.24 0/200
17 100 1.05 50 7.5 0.81 0.58 0.183 0.140 0.32 0.24 0/200
*18 100 1.05 50 5.0 0.74 0.56 0.178 0.139 0.32 0.25 1/200
*19 120 1.05 50 7.5 0.81 0.59 0.205 0.155 0.35 0.26 1/200
*20 100 0.95 20 15.0 0.95 0.57 0.228 0.139 0.40 0.24 2/200
21 100 0.95 20 10.0 0.92 0.55 0.193 0.138 0.35 0.25 0/200
22 100 0.95 20 7.5 0.84 0.54 0.180 0.136 0.33 0.25 0/200
*23 100 0.95 20 5.0 0.77 0.52 0.158 0.130 0.30 0.25 3/200
*24 120 0.95 20 7.5 0.81 0.53 0.205 0.160 0.39 0.30 2/200
*25 100 0.95 50 15.0 0.93 0.58 0.208 0.138 0.36 0.24 2/200
26 100 0.95 50 10.0 0.84 0.56 0.191 0.140 0.34 0.25 0/200
27 100 0.95 50 7.5 0.80 0.56 0.170 0.141 0.30 0.25 0/200
*28 100 0.95 50 5.0 0.72 0.53 0.160 0.132 0.30 0.25 3/200
*29 120 0.95 50 7.5 0.81 0.58 0.200 0.163 0.34 0.28 4/200
상기의 [표 2]를 통해서 알 수 있듯이, 내부전극 층의 연결성(B/A)이 0.8이상으로 높아질수록 가속 수명이 증가하고 신뢰성도 향상된다.
또한, 내부전극 층의 연결성(B/A)이 0.8이상이고 접촉 유전체 그레인의 평균 입경과 유전체 층(1)의 두께와의 비(De/td)가 0.35이하인 경우에 가속 수명이 증가하고 신뢰성도 향상됨을 알 수 있다. 　
더 나아가, 내부전극 층의 연결성(B/A)이 0.8이상이고 접촉 유전체 그레인의 평균 입경과 유전체 층(1)의 두께와의 비(De/td)가 0.35이하이며, 상기 비접촉 유전체 그레인의 평균 입경과 유전체 층(1)의 두께와의 비(Dc/td)가 0.25 이하인 경우에 가속 수명 증가 및 신뢰성 향상의 결과를 알 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1: 유전체 층 21, 22: 제1 및 제2 내부전극층
3: 외부 전극 4: 기공 또는 세라믹
A: 내부 전극 단면의 전체 길이(또는 전체 면적)
c1+c2+c3+c4: 내부전극 층이 실제 형성된 단면의 총 길이(또는 도포된 면적)
td: 유전체층의 평균 두께
De: 접촉 유전체 그레인의 평균 입경
Dc: 비접촉 유전체 그레인의 평균 입경

Claims (18)

  1. 평균 두께가 0.6 μm 이하인 유전체층을 포함하는 세라믹 본체; 및
    상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부전극;을 포함하며,
    상기 유전체층은 상기 내부 전극층과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층의 평균 두께를 td 및 상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 만족하는 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 비접촉 유전체 그레인의 평균 입경을 Dc로 규정할 때, Dc/td ≤ 0.25를 더 만족하는 적층 세라믹 전자부품.
  3. 제1항에 있어서,
    상기 내부전극에 첨가되는 세라믹 분말의 평균 입경을 Di 및 상기 유전체로 사용되는 세라믹 분말의 평균 입경을 Dd로 규정할 때, 0.1 < Di/Dd < 1을 만족하는 적층 세라믹 전자부품.
  4. 제1항에 있어서,
    상기 내부전극에 첨가되는 세라믹 분말과 상기 유전체로 사용되는 세라믹 분말의 조성이 동일한 적층 세라믹 전자부품.
  5. 제1항에 있어서,
    상기 제1 또는 제2 내부전극의 연결성이 80% 이상인 적층 세라믹 전자부품.
  6. 평균 두께가 0.6 μm 이하인 유전체층을 포함하는 세라믹 본체; 및
    상기 세라믹 본체 내에 형성되며, 연결성이 80% 이상인 제1 및 제2 내부전극;을 포함하며,
    상기 유전체층은 상기 제1 또는 제2 내부전극층과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층의 평균 두께를 td 및 상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 만족하는 적층 세라믹 전자부품.
  7. 제6항에 있어서,
    상기 비접촉 유전체 그레인의 평균 입경을 Dc로 규정할 때, Dc/td ≤ 0.25를 더 만족하는 적층 세라믹 전자부품.
  8. 제6항에 있어서,
    상기 내부전극에 첨가되는 세라믹 분말의 평균 입경을 Di 및 상기 유전체로 사용되는 세라믹 분말의 평균 입경을 Dd로 규정할 때, 0.1 < Di/Dd < 1을 만족하는 적층 세라믹 전자부품.
  9. 제6항에 있어서,
    상기 내부전극에 첨가되는 세라믹 분말과 상기 유전체로 사용되는 세라믹 분말의 조성이 동일한 적층 세라믹 전자부품.
  10. 평균 두께가 0.6 μm 이하인 복수 개의 유전체 층이 적층된 세라믹 본체; 및
    상기 세라믹 본체 내에 형성된 복수 개의 제1 및 제2 내부전극;을 포함하며,
    상기 유전체층은 상기 제1 또는 제2 내부전극과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층의 평균 두께를 td 및 상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 만족하는 적층 세라믹 전자부품.
  11. 제10항에 있어서,
    상기 비접촉 유전체 그레인의 평균 입경을 Dc로 규정할 때, Dc/td ≤ 0.25를 더 만족하는 적층 세라믹 전자부품.
  12. 제10항에 있어서,
    상기 내부전극에 첨가되는 세라믹 분말의 평균 입경을 Di 및 상기 유전체로 사용되는 세라믹 분말의 평균 입경을 Dd로 규정할 때, 0.1 < Di/Dd < 1을 만족하는 적층 세라믹 전자부품.
  13. 제10항에 있어서,
    상기 내부전극에 첨가되는 세라믹 분말과 상기 유전체로 사용되는 세라믹 분말의 조성이 동일한 적층 세라믹 전자부품.
  14. 제10항에 있어서,
    상기 제1 또는 제2 내부전극의 연결성이 80% 이상인 적층 세라믹 전자부품.
  15. 평균 두께가 0.6 μm 이하인 복수 개의 유전체 층이 적층된 세라믹 본체; 및
    상기 세라믹 본체 내에 형성되며, 연결성이 80% 이상인 복수 개의 제1 및 제2 내부전극;을 포함하며,
    상기 유전체층은 상기 제1 또는 제2 내부전극층과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층의 평균 두께를 td 및 상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 만족하는 적층 세라믹 전자부품.
  16. 제15항에 있어서,
    상기 비접촉 유전체 그레인의 평균 입경을 Dc로 규정할 때, Dc/td ≤ 0.25를 더 만족하는 적층 세라믹 전자부품.
  17. 제15항에 있어서,
    상기 내부전극에 첨가되는 세라믹 분말의 평균 입경을 Di 및 상기 유전체로 사용되는 세라믹 분말의 평균 입경을 Dd로 규정할 때, 0.1 < Di/Dd < 1을 만족하는 적층 세라믹 전자부품.
  18. 제15항에 있어서,
    상기 내부전극에 첨가되는 세라믹 분말과 상기 유전체로 사용되는 세라믹 분말의 조성이 동일한 적층 세라믹 전자부품.
KR1020110075084A 2011-07-28 2011-07-28 적층 세라믹 전자부품 KR101872520B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020110075084A KR101872520B1 (ko) 2011-07-28 2011-07-28 적층 세라믹 전자부품
US13/478,900 US8437115B2 (en) 2011-07-28 2012-05-23 Multilayer ceramic electronic component
JP2012117439A JP6257060B2 (ja) 2011-07-28 2012-05-23 積層セラミック電子部品
CN201710671841.9A CN107331509B (zh) 2011-07-28 2012-05-28 多层陶瓷电子组件
CN201210169446.8A CN102903520B (zh) 2011-07-28 2012-05-28 多层陶瓷电子组件
US13/887,263 US20130242459A1 (en) 2011-07-28 2013-05-03 Multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110075084A KR101872520B1 (ko) 2011-07-28 2011-07-28 적층 세라믹 전자부품

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020170098107A Division KR101883111B1 (ko) 2017-08-02 2017-08-02 적층 세라믹 전자부품

Publications (2)

Publication Number Publication Date
KR20130013438A true KR20130013438A (ko) 2013-02-06
KR101872520B1 KR101872520B1 (ko) 2018-06-29

Family

ID=47575714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110075084A KR101872520B1 (ko) 2011-07-28 2011-07-28 적층 세라믹 전자부품

Country Status (4)

Country Link
US (2) US8437115B2 (ko)
JP (1) JP6257060B2 (ko)
KR (1) KR101872520B1 (ko)
CN (2) CN102903520B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150011266A (ko) * 2013-07-22 2015-01-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
US20230162916A1 (en) * 2021-06-16 2023-05-25 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120273261A1 (en) * 2010-10-20 2012-11-01 Taiwan Green Point Enterprises Co., Ltd. Circuit substrate having a circuit pattern and method for making the same
KR101872520B1 (ko) * 2011-07-28 2018-06-29 삼성전기주식회사 적층 세라믹 전자부품
JP5450696B2 (ja) * 2012-03-07 2014-03-26 太陽誘電株式会社 積層セラミックコンデンサ
KR101681358B1 (ko) * 2013-04-08 2016-11-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101862422B1 (ko) * 2013-06-14 2018-05-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101496814B1 (ko) * 2013-07-29 2015-02-27 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
KR101616610B1 (ko) * 2014-03-12 2016-04-28 삼성전기주식회사 적층형 전자부품 및 그 제조방법
JP2015053502A (ja) * 2014-10-23 2015-03-19 株式会社村田製作所 積層セラミックコンデンサ
CN107112149A (zh) * 2015-01-30 2017-08-29 株式会社村田制作所 蓄电器件及其制造方法
US10482759B2 (en) 2015-05-13 2019-11-19 Tyco Safety Products Canada Ltd. Identified presence detection in and around premises
JP6900157B2 (ja) * 2015-07-17 2021-07-07 株式会社村田製作所 積層セラミックコンデンサ
JP6378651B2 (ja) * 2015-07-28 2018-08-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6533429B2 (ja) * 2015-07-28 2019-06-19 太陽誘電株式会社 積層セラミックコンデンサ
CN106505144A (zh) * 2016-10-17 2017-03-15 奈申（上海）智能科技有限公司 多层电卡陶瓷元件及其制备方法
JP6841036B2 (ja) * 2016-12-28 2021-03-10 Tdk株式会社 積層セラミック電子部品
US10483038B2 (en) * 2017-05-16 2019-11-19 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
KR102107026B1 (ko) * 2018-07-03 2020-05-07 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP7196810B2 (ja) * 2019-10-04 2022-12-27 株式会社村田製作所 積層セラミックコンデンサ
JP2022134873A (ja) * 2021-03-04 2022-09-15 太陽誘電株式会社 セラミック電子部品およびその製造方法
WO2023243159A1 (ja) * 2022-06-16 2023-12-21 株式会社村田製作所 積層セラミックコンデンサ
WO2023243160A1 (ja) * 2022-06-16 2023-12-21 株式会社村田製作所 積層セラミックコンデンサ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159224A (ja) * 2003-11-28 2005-06-16 Tdk Corp 積層セラミックコンデンサ
JP2010241613A (ja) * 2009-04-01 2010-10-28 Murata Mfg Co Ltd チタン酸バリウム系粉末およびその製造方法、誘電体セラミックならびに積層セラミックコンデンサ
JP2010257937A (ja) * 2009-03-31 2010-11-11 Tdk Corp 導電性ペースト、その製造方法および電子部品の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1178240C (zh) * 2000-02-03 2004-12-01 太阳诱电株式会社 叠层陶瓷电容器及其制造方法
JP3759386B2 (ja) * 2000-08-07 2006-03-22 株式会社村田製作所 積層セラミックコンデンサおよびそれに用いる内部電極ペースト
JP2003077761A (ja) * 2001-09-05 2003-03-14 Nec Tokin Ceramics Corp 積層セラミックコンデンサ、及び積層セラミック部品
JP2003124049A (ja) * 2001-10-10 2003-04-25 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP4182007B2 (ja) 2004-01-30 2008-11-19 Ｔｄｋ株式会社 積層セラミックコンデンサ
JP2006066685A (ja) * 2004-08-27 2006-03-09 Matsushita Electric Ind Co Ltd グリーンシートの形成方法
KR100631995B1 (ko) * 2005-07-28 2006-10-09 삼성전기주식회사 저온 소성용 유전체 자기조성물 및 이를 이용한 적층세라믹 콘덴서
JP4587924B2 (ja) * 2005-09-27 2010-11-24 京セラ株式会社 積層セラミックコンデンサ
JP2008078593A (ja) * 2006-09-20 2008-04-03 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP5297011B2 (ja) * 2007-07-26 2013-09-25 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2010067721A (ja) * 2008-09-09 2010-03-25 Tdk Corp 積層セラミック電子部品の製造方法
WO2011024582A1 (ja) * 2009-08-27 2011-03-03 株式会社村田製作所 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
KR101070151B1 (ko) * 2009-12-15 2011-10-05 삼성전기주식회사 적층 세라믹 커패시터
KR101872520B1 (ko) * 2011-07-28 2018-06-29 삼성전기주식회사 적층 세라믹 전자부품

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159224A (ja) * 2003-11-28 2005-06-16 Tdk Corp 積層セラミックコンデンサ
JP2010257937A (ja) * 2009-03-31 2010-11-11 Tdk Corp 導電性ペースト、その製造方法および電子部品の製造方法
JP2010241613A (ja) * 2009-04-01 2010-10-28 Murata Mfg Co Ltd チタン酸バリウム系粉末およびその製造方法、誘電体セラミックならびに積層セラミックコンデンサ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150011266A (ko) * 2013-07-22 2015-01-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
US20230162916A1 (en) * 2021-06-16 2023-05-25 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
US11908625B2 (en) * 2021-06-16 2024-02-20 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component

Also Published As

Publication number Publication date
CN102903520B (zh) 2017-09-01
US20130027842A1 (en) 2013-01-31
CN107331509A (zh) 2017-11-07
CN107331509B (zh) 2019-06-28
KR101872520B1 (ko) 2018-06-29
JP6257060B2 (ja) 2018-01-10
JP2013030753A (ja) 2013-02-07
US20130242459A1 (en) 2013-09-19
US8437115B2 (en) 2013-05-07
CN102903520A (zh) 2013-01-30

Similar Documents

Publication Publication Date Title
KR101872520B1 (ko) 적층 세라믹 전자부품
KR101862396B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101771728B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101823160B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR102029468B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US9490069B2 (en) Multilayer ceramic electronic component
KR101882998B1 (ko) 적층 세라믹 전자부품
KR20130084853A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101912266B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20140081568A (ko) 적층 세라믹 전자 부품
KR20140033750A (ko) 적층 세라믹 전자부품 및 이의 제조방법
US20130027843A1 (en) Multi-layered ceramic electronic component
KR101883111B1 (ko) 적층 세라믹 전자부품
KR101813284B1 (ko) 도전성 페이스트 및 이를 이용한 적층 세라믹 전자부품
KR101376824B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101462753B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20170088794A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR102107026B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101952877B1 (ko) 적층 세라믹 전자부품
KR20190121138A (ko) 적층 세라믹 전자부품의 제조방법
KR101892863B1 (ko) 적층 세라믹 전자부품
KR101862412B1 (ko) 적층 세라믹 전자부품 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)