KR20120134103A - 클록 입력 버퍼 제어 - Google Patents

클록 입력 버퍼 제어 Download PDF

Info

Publication number
KR20120134103A
KR20120134103A KR1020127019690A KR20127019690A KR20120134103A KR 20120134103 A KR20120134103 A KR 20120134103A KR 1020127019690 A KR1020127019690 A KR 1020127019690A KR 20127019690 A KR20127019690 A KR 20127019690A KR 20120134103 A KR20120134103 A KR 20120134103A
Authority
KR
South Korea
Prior art keywords
buffer
signal
clock signal
clock
latch
Prior art date
Application number
KR1020127019690A
Other languages
English (en)
Other versions
KR101497777B1 (ko
Inventor
다니엘 발루치
다니엘 비메르카티
그라치아노 미리치그니
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20120134103A publication Critical patent/KR20120134103A/ko
Application granted granted Critical
Publication of KR101497777B1 publication Critical patent/KR101497777B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

집적 회로는 버퍼(24)에 결합되는 클록 입력 핀을 가질 수 있다. 버퍼는 클록 신호(28)를 메모리와 같은 집적 회로 칩에 공급할 수 있다. 전력을 절약하기 위해, 버퍼는 파워 다운된다. 사용할 준비가 되면, 버퍼는 빠르게 다시 파워 업된다. 일 실시예에서, 클록 신호의 미리 결정된 수의 토글들에 응답하여, 버퍼는 자동적으로 파워 업된다.

Description

클록 입력 버퍼 제어{CONTROLLING CLOCK INPUT BUFFERS}
본 발명은 일반적으로 클록 입력 버퍼에 관한 것이다.
전형적으로, 클록 입력 버퍼는 다양한 회로들로의 입력들을 제어하기 위해 사용된다. 예를 들어, 저전력 더블 데이터 레이트 2 (LPDDR2) 동기식 동적 랜덤 액세스 메모리 (LPDDR2-S (SDRAM)) 또는 비휘발성 메모리 (LPDDR2-N)에 관해, 클록을 제외한 모든 신호들의 입력 버퍼는 클록 인에이블 (CKE) 입력 신호를 사용하여 디스에이블될 수 있다. 클록 입력 버퍼는 차동 증폭기를 사용하여 구현되므로, 클록이 안정적일 때에도 전력을 소모한다.
도 1은 일 실시예에 대한 회로의 개략도이다.
도 2는 본 발명의 일 실시예에 대한 더 상세한 회로의 개략도이다.
도 3은 일 실시예에 따른, 클록 인에이블 신호에 대한 타이밍도이다.
도 4는 일 실시예에 따른, 클록 및 클록 인버스 신호들에 대한 타이밍도이다.
도 5는 일 실시예에 따른, CLK_int 신호에 대한 타이밍도이다.
도 6은 일 실시예에 따른, INPUT_ENABLE 신호에 대한 타이밍도이다.
도 7은 일 실시예에 따른, CLK_EN_RST 신호에 대한 타이밍도이다.
도 8은 일 실시예에 따른, CLK_EN_SET 신호에 대한 타이밍도이다.
도 9는 일 실시예에 따른, CLK_BUFF_ENABLE 신호에 대한 타이밍도이다.
도 10은 일 실시예에 대한 흐름도이다.
도 1을 참조하면, 집적 회로 패키지(11)는 콘택트들(10, 12, 16, 18 및 20)을 포함할 수 있다. 집적 회로 패키지(11)는 버퍼들(14, 22 및 24)에 결합되는 집적 회로(52)를 둘러쌀 수 있다. 버퍼들은 콘택트들(10, 12, 16, 18 및 20)로부터의 입력 신호들을 버퍼링한다. 인에이블 회로(50)는 전력 소모를 감소시키기 위해 버퍼들(14 및 24)을 디스에이블하고, 그 후 그것들을 집적 회로 동작들을 위해 빠르게 인에이블하기 위해 그것들의 전력 소모를 제어할 수 있다.
일부 실시예들에서, 인에이블 회로(50)는 특히, 버퍼(24)의 EN 입력에 인에이블 신호를 제공함으로써 버퍼(24)의 전력 소모를 감소시키기 위해 버퍼(24)를 파워 다운시킨다. 그 후, 일부 실시예들에서, 집적 회로(52)를 작동시키는 것이 요구될 때, 버퍼(24)가 빠르게 인에이블될 수 있다. 예를 들어, 일부 실시예들에서, 클록 신호의 주어진 수의 토글에 응답하여 버퍼(24)가 빠르게 인에이블될 수 있다. 이는, 예를 들어 저전력 더블 데이터 레이트 2 메모리들에 관해 특히 유리하다.
콘택트들(10, 12, 16, 18 및 20)은 집적 회로 패키지(11)의 외부에 있을 수 있으며, 회로(52)는 패키지(11) 내의 집적 회로 칩일 수 있다. 그것은 예를 들어 메모리 회로일 수 있으며, 일 예로서, 칩(52)은 저전력 더블 데이터 레이트 2 메모리일 수 있다.
입력 버퍼들(14)(도 1에는 하나만 도시됨)은 콘택트들(10 및 12)에 결합될 수 있다. 콘택트(10)는 입력 신호 Vref 또는 기준 전압과 연관될 수 있으며, 콘택트(12)는 다른 입력들에 대한 것일 수 있다. 따라서, 콘택트들(10 및 12)은 집적 회로 패키지의 외부에 있는 다양한 커넥터들과 연관될 수 있다. 이 커넥터들은 랜드(land)들, 핀들, 땜납 구(solder ball)들, 소켓들, 또는 집적 회로 패키징에서 사용되는 다양한 전기적 커넥터들 중 임의의 것일 수 있다. 게다가, 클록 인에이블 신호에 대한 콘택트(16), 클록 신호에 대한 콘택트(18), 및 클록 인버스 신호에 대한 콘택트(20)가 존재할 수 있다.
도 2를 참조하면, 일 실시예에서, 콘택트(16)로부터의 클록 인에이블 신호는 버퍼(22)로 이동하며, 버퍼(22)는 차례로 인에이블 회로(50), 및 특히 DQ 플립플롭(34)에 결합된다. 일 실시예에서, DQ 플립플롭(34)은 클록 입력 CK, 입력 D, 및 출력 Q를 갖는다. DQ 플립플롭(34)은 에지 트리거링(edge triggered)될 수 있으며, 일 실시예에서, 포지티브 에지 트리거링될 수 있다. 클록(CK)의 상승 에지에서, 입력 D가 샘플링되고 출력 Q로 전달될 수 있다. 다른 때에는, 입력 D가 무시될 수 있다.
클록 콘택트(18)는, DQ 플립플롭(34)으로의 클록(CK) 입력인 신호 CLK_int(28)를 출력하는 버퍼(24)에 결합될 수 있다. 버퍼(24)로의 음의 입력은 클록 인버스 콘택트(20)로부터 온다.
일 실시예에서, 콘택트(18)로부터의 클록 신호는 또한 클록 검출기(31)로의 클록 입력이 되는 CLK_CMOS 신호(30)를 생성하기 위해, 저전력 소모 CMOS(complementary metal oxide semiconductor) 버퍼(26)를 통과할 수 있다. 클록 검출기 출력(CLK_EN_SET)(33)은 SR 래치(32)의 세트 단자에 제공될 수 있다. 리셋 단자는 하강 에지 검출기(35)의 출력으로부터의 CLK_EN_RST 신호(37)에 결합될 수 있다. 일 실시예에서, 하강 에지 검출기(35)는 DQ 플립플롭(34)로부터의 INPUT_ENABLE 신호(36)의 하강 에지를 검출한다.
일 실시예에서, SR 래치(32)의 Q 출력은, 버퍼(24)의 인에이블 입력에 제공되는 신호 CLK_BUFF_ENABLE(38)이다. SR 래치(32) 출력 Q는 세트가 로우로 펄스되고 리셋이 하이일 때 로우일 수 있으며, 세트가 하이이고 리셋이 로우일 때 하이일 수 있다. 버퍼(24)는 SR 래치(32)의 출력 Q로부터의 신호(38)가 하이일 때 인에이블될 수 있다. 신호(38)가 로우인 경우, 버퍼(24)는 디스에이블될 수 있으며, 이는 전력 절약을 야기한다.
예를 들어 버퍼(24)가 차동 증폭기를 사용하여 구현되는 경우, 클록 입력 버퍼(24)는 클록 CLK가 안정적인 경우에도 전력을 소모할 수 있다. 클록 차동 입력 버퍼(24)는 전류 소모를 감소시키기 위해 클록 인에이블 신호의 파워 다운 동안 디스에이블될 수 있다. 실제로, 일부 실시예들에서, 전류 소모는 대기 전류의 범위 내일 수 있다. 일부 실시예들에서, 파워 다운 탈출에서 클록 입력 버퍼(24)를 인에이블하기 위해 필요한 시간은 중요할 수 있는데, 이는 예를 들어 LPDDR2 메모리에서 클록 입력이 커맨드/어드레스 버스를 래칭하기 위해 사용되기 때문이다.
일 실시예에서, 회로(52)가 LPDDR2 메모리인 경우, 클록은 파워 다운으로부터 탈출하기 위해 클록 인에이블 신호를 상승시키기 전에 두 번 토글될 수 있다. 클록 검출기(31)는 클록 차동 입력 버퍼를 미리 인에이블하기 위해 전용 회로를 사용하여 클록 토글링을 검출할 수 있다.
클록 차동 입력 버퍼(24)는 집적 회로(52)가 파워 다운 모드에 진입할 때 디스에이블될 수 있으며, 클록이 다시 토글되기 시작할 때 인에이블될 수 있다. 검출기(31)는 클록 토글링(예컨대, 한번 또는 두번의 토글)을 검출할 수 있으며, 클록 차동 입력 버퍼(24)를 인에이블할 수 있다.
따라서, 도 3을 참조하면, 이 예에서 클록 인에이블 (CKE) 신호는 높은 전력 소모 기간 동안 하강하여, 파워 다운된, 더 낮은 전력 소모 모드로 전이될 수 있다. 도 4에서, 클록 (CLK) 신호는 실선으로 도시되고 클록 인버스 (CLK#) 신호는 점선으로 도시된다. 도 5에 도시된 것과 같이, CLK_int 신호(28)는 버퍼링된 클록 신호이다.
클록 인에이블 신호(도 3)의 하강에 이은 CLK_int 신호(28)(도 5)의 상승 에지는, 화살표 A에 의해 표시되는 것과 같이, 도 6에 도시된 INPUT_ENABLE 신호(36)를 트리거링할 수 있다. 결과로서, 그 신호(36)는 클록 인에이블 신호의 드랍으로부터의 지연 후에 하강할 수 있다. INPUT_ENABLE 신호(36)의 하강 에지는 화살표 B에 의해 표시된 것과 같이 하강 에지 검출기(35)(도 2)를 트리거링하여, 도 7에 도시된 CLK_EN_RST 신호(37)를 발행한다. 신호(37)는 SR 래치를 트리거링하여, 화살표 C에 의해 표시된 것과 같이 CLK_BUFF_ENABLE 신호(38)를 발행한다. 일 실시예에서, 하강 신호(38)는 버퍼(24)를 파워 다운시킨다. INPUT_ENABLE 신호(36)는 도 2의 버퍼들(14)을 인에이블 또는 디스에이블할 수 있다.
따라서, 전력 소모는 버퍼(24)를 포함하는 입력 버퍼들의 전력 소모에 의한 높은 전력 소모로부터 전이되어, 버퍼(24)를 포함하는 모든 입력 버퍼들이 파워 다운된 더 낮은 전력 소모 상태에 진입한다.
일 실시예에서, CLK 신호(도 4)가 두 번 정도의 사이클을 겪으면, 클록 검출기(31)는 화살표 F에 의해 표시된 것과 같이 응답하여, 래치(32)로의 세트 입력이 반대로 되게 하여 화살표 G에 의해 표시된 것과 같이 그것의 출력 신호(38)가 하이가 되도록 한다(도 9). 이는 화살표 D 및 CLK_int 신호(28)에 의해 표시된 것과 같이, 버퍼(24)를 인에이블한다.
상승 클록 인에이블을 갖는 첫번째 CLK_int 상승 에지에서, 출력 INPUT_ENABLE 신호(36)(도 6)는 화살표 E에 의해 표시된 것과 같이 하이로 스위칭된다. 따라서, 클록 입력 버퍼(24)는 전력 소모를 절약하기 위해 파워 다운될 수 있으며, 클록(CLK) 신호의 토글링에 응답하여 다시 파워 업될 수 있다.
본원에 설명한 실시예들에서, (클록의 비활성 기간 후의) 클록 신호(도 4) 상승 에지는 CLK_EN_SET 신호(33)(도 7)의 펄스를 생성한다. 클록 검출기(31)의 출력은 CLK_BUFF_ENABLE 신호(38)(도 9)를 세트하고, CLK/CLK# 차동 버퍼(24)를 인에이블한다.
도 10을 참조하면, 전력 제어 시퀀스(54)는 소프트웨어, 하드웨어, 또는 펌웨어로 구현될 수 있다. 소프트웨어 실시예에서, 그것은 반도체, 광학, 또는 자기 메모리와 같은 컴퓨터 판독 가능 매체에 저장되는 명령들로 구현될 수 있다. 명령들은 프로세서 또는 컨트롤러에 의해 실행된다. 예를 들어, 일 실시예에 따라, 명령들은 인에이블 회로(50) 내의 스토리지에 저장될 수 있고, 인에이블 회로 프로세서에 의해 실행될 수 있다.
초기에, 다이아몬드(56)에서의 체크는 클록 인에이블 신호가 로우가 되었는지의 여부를 결정한다. 로우로 되었다면, 블록(58)에 표시된 것과 같이, 파워 다운 또는 파워 감소가 구현된다. 그 후, 블록(60)에서, 클록 신호가 다시 기동될 때, 클록 신호가 검출된다. 이 검출은 클록 토글들의 수를 카운팅하는 것을 포함할 수 있다. 다이아몬드(62)에서 결정되는 것과 같이, 검출되는 경우 (또는, 예를 들어, 토글들의 임계 수를 초과하면), 회로는 블록(64)에 표시되는 것과 같이 파워 업된다.
본 명세서 전체에 걸쳐 "일 실시예" 또는 "실시예"의 참조는, 실시예에 관하여 설명된 특정한 특징, 구조 또는 특성이 본 발명 내에 포함되는 적어도 하나의 구현에 포함된다는 것을 의미한다. 따라서, "일 실시예" 또는 "실시예에서"라는 어구가 나온다고 해서 반드시 동일한 실시예를 참조하는 것은 아니다. 더욱이, 특정한 특징들, 구조들, 또는 특성들은 예시된 특정 실시예 이외의 다른 적합한 형태로 실시될 수 있으며, 모든 그러한 형태들은 본 발명의 청구항 내에 포함될 수 있다.
본 발명은 제한된 수의 실시예들에 관해 설명되었으나, 본 기술분야의 당업자들은 그것들로부터의 다수의 변형들 및 변경들을 인식할 것이다. 첨부된 청구항들은 본 발명의 진의 및 범위 내의 모든 그러한 변형들 및 변경들을 포함하는 것으로 의도된다.

Claims (20)

  1. 클록 신호의 토글링의 검출에 기초하여 버퍼의 전력 소모를 제어하는 단계를 포함하는 방법.
  2. 제1항에 있어서,
    파워 다운 상태에 응답하여 상기 버퍼를 파워 다운시키는 단계를 포함하는 방법.
  3. 제2항에 있어서,
    상기 버퍼를 파워 다운시키는 신호를 생성하는 단계를 포함하는 방법.
  4. 제3항에 있어서,
    상기 버퍼를 파워 다운시키기 위해 플립플롭을 사용하여 래치를 리셋하는 단계를 포함하는 방법.
  5. 제4항에 있어서,
    상기 래치는 SR 래치이며, 상기 클록 신호의 토글들의 수가 임계치를 초과할 때 상기 SR 래치에 신호를 제공하는 단계를 포함하는 방법.
  6. 제5항에 있어서,
    상기 버퍼를 파워 업시키는 신호를 상기 SR 래치로부터 출력하는 단계를 포함하는 방법.
  7. 제1항에 있어서,
    상기 버퍼를 더 높은 전력 소모 모드로 파워 업시키기 위해 상기 클록 신호의 미리 결정된 수의 토글들을 카운팅하는 단계를 포함하는 방법.
  8. 제1항에 있어서,
    상기 버퍼를 사용하여 집적 회로 칩에 클록 신호를 제공하는 단계를 포함하는 방법.
  9. 제8항에 있어서,
    상기 버퍼를 사용하여 저전력 더블 데이터 레이트 2 메모리에 클록 신호를 공급하는 단계를 포함하는 방법.
  10. 집적 회로로서,
    집적 회로 칩;
    상기 집적 회로 칩에 클록 신호를 공급하는 버퍼; 및
    상기 클록 신호의 토글링의 검출에 응답하여 상기 버퍼의 전력 소모를 증가시키는 디바이스
    를 포함하는 집적 회로.
  11. 제10항에 있어서,
    상기 회로는 메모리인 집적 회로.
  12. 제11항에 있어서,
    상기 회로는 저전력 더블 데이터 레이트 2 메모리인 집적 회로.
  13. 제10항에 있어서,
    상기 디바이스는 상기 클록 신호의 사이클들의 수를 카운트하는 검출기를 포함하는 집적 회로.
  14. 제13항에 있어서,
    상기 회로는, 상기 검출기에 결합되어 미리 결정된 수의 사이클들이 카운팅되었을 때 출력 신호를 생성하고, 상기 출력 신호를 상기 버퍼에 공급하여 상기 버퍼가 증가된 전력 소모 모드로 전이되는 것을 가능하게 하는 플립플롭을 더 포함하는 집적 회로.
  15. 제14항에 있어서,
    상기 버퍼의 출력에 결합되고, 상기 플립플롭을 리셋시키기 위해 상기 플립플롭에 결합되는 출력을 갖는 래치를 더 포함하는 집적 회로.
  16. 메모리로서,
    메모리 집적 회로 칩;
    상기 칩에 결합되는 버퍼 - 상기 버퍼는 상기 칩에 클록 신호를 공급함 -; 및
    상기 클록 신호의 토글링에 응답하여 상기 버퍼를 파워 업시키는 회로
    를 포함하는 메모리.
  17. 제16항에 있어서,
    상기 메모리는 저전력 더블 데이터 레이트 2 메모리인 메모리.
  18. 제16항에 있어서,
    상기 회로는 상기 클록 신호의 두 번의 토글들을 검출하고, 이에 응답하여 상기 버퍼를 인에이블하는 메모리.
  19. 제16항에 있어서,
    상기 버퍼의 출력에 결합된 DQ 플립플롭을 포함하는 메모리.
  20. 제19항에 있어서,
    상기 회로에 결합되고, 상기 DQ 플립플롭의 출력에 결합되는 리셋 핀을 갖는 SR 래치를 포함하는 메모리.
KR1020127019690A 2009-12-30 2009-12-30 클록 입력 버퍼 제어 KR101497777B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IT2009/000592 WO2011080773A1 (en) 2009-12-30 2009-12-30 Controlling clock input buffers

Publications (2)

Publication Number Publication Date
KR20120134103A true KR20120134103A (ko) 2012-12-11
KR101497777B1 KR101497777B1 (ko) 2015-03-02

Family

ID=42101773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127019690A KR101497777B1 (ko) 2009-12-30 2009-12-30 클록 입력 버퍼 제어

Country Status (7)

Country Link
US (2) US8824235B2 (ko)
EP (1) EP2519949B1 (ko)
JP (1) JP5610409B2 (ko)
KR (1) KR101497777B1 (ko)
CN (1) CN102792380B (ko)
TW (1) TWI502587B (ko)
WO (1) WO2011080773A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5610409B2 (ja) 2009-12-30 2014-10-22 マイクロン テクノロジー， インク． クロック入力バッファの制御
US9384795B1 (en) * 2015-04-29 2016-07-05 Qualcomm Incorporated Fully valid-gated read and write for low power array
JP6590718B2 (ja) 2016-02-03 2019-10-16 キヤノン株式会社 情報処理装置及びその制御方法
US9792964B1 (en) * 2016-09-20 2017-10-17 Micron Technology, Inc. Apparatus of offset voltage adjustment in input buffer
US10210918B2 (en) 2017-02-28 2019-02-19 Micron Technology, Inc. Apparatuses and methods for determining a phase relationship between an input clock signal and a multiphase clock signal
US10090026B2 (en) 2017-02-28 2018-10-02 Micron Technology, Inc. Apparatuses and methods for providing internal memory commands and control signals in semiconductor memories
US10269397B2 (en) * 2017-08-31 2019-04-23 Micron Technology, Inc. Apparatuses and methods for providing active and inactive clock signals
US11508422B2 (en) * 2019-08-02 2022-11-22 Micron Technology, Inc. Methods for memory power management and memory devices and systems employing the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3212869B2 (ja) 1995-03-14 2001-09-25 日本電気株式会社 同期型半導体記憶回路装置用内部クロック生成回路
US6433607B2 (en) 1998-01-21 2002-08-13 Fujitsu Limited Input circuit and semiconductor integrated circuit having the input circuit
JP3982934B2 (ja) 1998-01-21 2007-09-26 富士通株式会社 入力回路および該入力回路を有する半導体集積回路
KR100295042B1 (ko) * 1998-05-25 2001-07-12 윤종용 대기전류감소기능을갖는동기식디램반도체장치
JP4178225B2 (ja) * 1998-06-30 2008-11-12 富士通マイクロエレクトロニクス株式会社 集積回路装置
US7092043B2 (en) * 1998-11-12 2006-08-15 Broadcom Corporation Fully integrated tuner architecture
JP4726334B2 (ja) 2001-06-13 2011-07-20 ルネサスエレクトロニクス株式会社 半導体装置
US7035253B2 (en) * 2002-01-28 2006-04-25 Broadcom Corporation Communication timing coordination techniques
US7099234B2 (en) * 2004-06-28 2006-08-29 United Memories, Inc. Low power sleep mode operation technique for dynamic random access memory (DRAM) devices and integrated circuit devices incorporating embedded DRAM
JP4296135B2 (ja) * 2004-07-23 2009-07-15 Ｏｋｉセミコンダクタ株式会社 Ｐｌｌクロック出力安定化回路
US7529329B2 (en) * 2004-08-10 2009-05-05 Applied Micro Circuits Corporation Circuit for adaptive sampling edge position control and a method therefor
WO2006018801A1 (en) * 2004-08-17 2006-02-23 Koninklijke Philips Electronics N.V. Mixed signal integrated circuit
KR100674994B1 (ko) * 2005-09-10 2007-01-29 삼성전자주식회사 메모리 장치의 입력 버퍼와 메모리 제어장치 및 이를이용한 메모리 시스템
KR100772689B1 (ko) 2006-09-29 2007-11-02 주식회사 하이닉스반도체 스몰클럭버퍼를 포함하는 메모리장치.
KR100896182B1 (ko) * 2007-02-22 2009-05-12 삼성전자주식회사 지연 동기 회로의 파워 다운 모드를 제어하는 장치 및 그제어 방법
US8502566B2 (en) * 2007-05-31 2013-08-06 Qualcomm, Incorporated Adjustable input receiver for low power high speed interface
US20090121747A1 (en) * 2007-11-12 2009-05-14 Sang Hoo Dhong Maintaining Circuit Delay Characteristics During Power Management Mode
JP5610409B2 (ja) 2009-12-30 2014-10-22 マイクロン テクノロジー， インク． クロック入力バッファの制御

Also Published As

Publication number Publication date
EP2519949A1 (en) 2012-11-07
US9577611B2 (en) 2017-02-21
US20120314522A1 (en) 2012-12-13
JP2013516723A (ja) 2013-05-13
US8824235B2 (en) 2014-09-02
TWI502587B (zh) 2015-10-01
JP5610409B2 (ja) 2014-10-22
TW201140584A (en) 2011-11-16
WO2011080773A1 (en) 2011-07-07
CN102792380B (zh) 2015-11-25
KR101497777B1 (ko) 2015-03-02
US20140340135A1 (en) 2014-11-20
CN102792380A (zh) 2012-11-21
EP2519949B1 (en) 2020-02-26

Similar Documents

Publication Publication Date Title
US9577611B2 (en) Controlling clock input buffers
US6166991A (en) Circuit, architecture and method for reducing power consumption in a synchronous integrated circuit
KR100911923B1 (ko) 리셋 기능을 갖는 메모리 및 메모리집적회로, 메모리 리셋방법
US8299846B2 (en) Internal voltage generating circuit of semiconductor device
US8022735B2 (en) Buffer enable signal generating circuit and input circuit using the same
US8054695B2 (en) Semiconductor memory apparatus
JP2009283065A (ja) カウンタ回路ユニット及び半導体メモリ
US7696776B2 (en) Circuit for generating on-die termination control signal
KR20180028774A (ko) 대기전류 감소를 위한 펌프 스위칭 제어장치 및 이를 이용한 펌핑 장치
TWI514415B (zh) 低功率保護電路
US7733709B2 (en) Semiconductor memory device with internal voltage generating circuit and method for operating the same
US7795932B2 (en) Reset signal generator and a method for generating reset signal of a semiconductor integrated circuit
TWI674752B (zh) 驅動保護電路及操作電路
KR100618688B1 (ko) 파워업 회로
US7652933B2 (en) Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption
JP2000030449A (ja) 集積回路装置
US10535394B2 (en) Memory device including dynamic voltage and frequency scaling switch and method of operating the same
CN107293327B (zh) 基准电流获取电路、只读存储器及电子设备
US9047935B2 (en) Read timing generation circuit
JP2011151518A (ja) 半導体集積回路装置
KR20050002309A (ko) 파워 업 리셋회로
JP2003297091A (ja) 半導体記憶装置
JP2008026169A (ja) デューティ崩れ測定方法および回路
KR20110035763A (ko) 반도체 집적회로의 내부 전압 발생 장치
TWM453226U (zh) 用於記憶體的控制電路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200211

Year of fee payment: 6