JP2009283065A - カウンタ回路ユニット及び半導体メモリ - Google Patents

カウンタ回路ユニット及び半導体メモリ Download PDF

Info

Publication number
JP2009283065A
JP2009283065A JP2008133923A JP2008133923A JP2009283065A JP 2009283065 A JP2009283065 A JP 2009283065A JP 2008133923 A JP2008133923 A JP 2008133923A JP 2008133923 A JP2008133923 A JP 2008133923A JP 2009283065 A JP2009283065 A JP 2009283065A
Authority
JP
Japan
Prior art keywords
circuit
signal
counter circuit
dll
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008133923A
Other languages
English (en)
Other versions
JP5654196B2 (ja
Inventor
Yoshio Mizukane
良雄 水兼
Hiroki Fujisawa
宏樹 藤澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2008133923A priority Critical patent/JP5654196B2/ja
Priority to US12/469,265 priority patent/US8004325B2/en
Publication of JP2009283065A publication Critical patent/JP2009283065A/ja
Priority to US13/184,273 priority patent/US8493110B2/en
Priority to US13/918,172 priority patent/US8618853B2/en
Application granted granted Critical
Publication of JP5654196B2 publication Critical patent/JP5654196B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

【課題】正常動作まで、始動期間を要するＤＬＬ回路等を制御するクロック回路ユニットの省電力化を図ることである。
【解決手段】ＤＬＬ回路等の動作タイミングを制御するカウンタ回路に対して、クロック生成回路を接続し、当該クロック生成回路から間欠的にクロック信号をカウンタ回路に与えることによって、クロック回路を間欠的に動作させ、省電力化を図ることができる。この場合、カウンタ回路の出力をクロック生成回路に与えることによってカウンタ回路の動作を停止させても良いし、また、特定の状態、例えば、Slow Precharge Power down状態を判定する判定回路をクロック生成回路に接続して、当該判定回路の判定結果を参照してクロック生成回路を制御しても良い。
【選択図】 図１

Description

本発明は、ＤＬＬ回路を実装したＤＲＡＭチップのような半導体メモリに用いられるカウンタ回路ユニットに関する。
ＤＤＲ−ＳＤＲＡＭ（Double Data Rate − Synchronous Dynamic Random Access Memory）では、メモリ内部の動作遅延を最小限に抑えるため、外部クロック信号に同期した内部クロック信号を生成するＤＬＬ(Delay Locked Loop)が用いられている。
ＤＬＬ回路は、オンしてから安定した内部クロック信号を出力できるようになるまで所定の期間（以下「始動期間」という）を要する。
即ち、ＤＬＬ回路は、不動作状態から動作状態となるまで、始動期間を要する。
例えば、特許文献１には、ＤＬＬ回路が安定動作するまでの期間、例えばtXPDLL（Slow Precharge Power Down ExitからRead若しくは同期モードＯＤＴコマンドが入力可能となる期間）をカウントするカウンタ回路を有し、当該期間中はＤＬＬ回路をマスクするカウンタ回路を有する半導体装置が記載されている（特許文献１）。
特開２００７−１１５３６６号公報
しかしながら、特許文献１のような回路ではカウンタ回路を常時動作させていたため、回路の省電力化という観点からはさらなる改良の余地があった。
本発明は、上記の問題に鑑みてなされたものであり、その目的は正常動作まで、始動期間を要するＤＬＬ回路等を制御するクロック回路ユニットを提供することにある。
前述した目的を達成するために、本発明の態様によれば、外部から入力される入力クロック信号に基づき内部クロック信号を生成するＤＬＬ回路と、前記入力クロック信号に基づき第１のクロック信号を生成するクロック生成回路と、前記ＤＬＬ回路が不動作状態から動作状態となるまでの始動期間を得るために、前記クロック生成回路から供給される前記第１のクロック信号をカウントし、前記始動期間中は前記内部クロック信号を非活性化するＤＬＬ出力制御信号を出力するカウンタ回路と、を有し、前記第１のクロック信号の活性化及び非活性化が前記カウンタ回路から出力されるクロック生成制御信号を用いて制御されることを特徴とするカウンタ回路ユニットが得られる。
具体的には、ＤＬＬ回路を有する半導体チップにおいて、前記ＤＬＬ回路が始動するまでの所定の期間、前記ＤＬＬ回路をマスクするカウンタ回路であって、前記所定の期間をカウントする始動期間カウンタ回路と、前記始動期間カウンタ回路に接続され、前記カウンタ回路用のクロックを生成するクロック生成回路と、を有し、前記クロック生成回路を前記始動期間カウンタ回路の出力信号を用いて制御するように構成したことを特徴とするカウンタ回路を含む半導体チップが得られる。
本発明によれば、ＤＬＬ回路制御用カウンタ回路をクロック生成回路により間欠的に動作させることにより、省電力化が図れるカウンタ回路ユニットを提供することができる。
以下、図面に基づいて本発明に好適な実施例を詳細に説明する。
まず、図１を参照して、本発明のカウンタ回路ユニット１とＤＬＬ回路５を含むＤＬＬ回路ユニット３の概略構成を説明する。
図１に示すように、ＤＬＬ回路ユニット３は、クロックイネーブル信号ＣＫＥがアサートされているときにクロック信号ＣＫ（入力クロック信号）に対応する内部クロック信号ＬｏＣＬＫを生成するＤＬＬ回路５と、ＤＬＬ回路５に接続され、ＤＬＬ回路５が不動作状態（即ち第１の論理レベル、ここではＬレベル）から始動（即ち第２の論理レベル、ここではＨレベル）するまでの所定の期間、この例の場合、tXPDLL（Slow Precharge Power Down ExitからRead若しくは同期モードＯＤＴコマンドが入力可能となる期間（以下では、始動期間と呼ぶ））、ＤＬＬ回路５をマスク（つまり、内部クロック信号ＬｏＣＬＫを非活性化）するカウンタ回路ユニット１を有している。
カウンタ回路ユニット１はtXPDLLをカウントするtXPDLLカウンタ回路９と、tXPDLLカウンタ回路９に接続され、tXPDLLカウンタ回路９用のクロックを生成するクロック生成回路１１と、ＤＬＬ回路５、tXPDLLカウンタ回路９、クロック生成回路１１に接続され、ＣＫＥ（クロックイネーブル）信号が、予め定められたコマンド信号、例えば、Slow Precharge Power Downを指示する信号か否かを判断する判定回路（ここでは、Slow Precharge Power Down判定回路）１３を備えている。また、図示されたＤＬＬ回路ユニット３は、更に、ＤＬＬ回路５およびＤＬＬカウンタ回路９に接続されたＭＵＸ（Multiplexer）回路１４を有している。なお、ＭＵＸ（Multiplexer）回路１４はセレクタとして動作する。
次に、図２を参照して、図１に示されたカウンタ回路ユニット１を構成する各回路の詳細について説明する。
まず、Slow Precharge Power Down判定回路１３の構成について説明する。
図２に示すように、Slow Precharge Power Down判定回路１３はＲＥＡＤ信号、ＣＫＥ信号（第１の制御信号）が入力され、更に、ＩＤＬＥ信号（半導体記憶装置状態信号）の反転信号が入力されるＮＯＲ回路２１を有している。
次に、tXPDLLカウンタ回路９の構成について説明する。
tXPDLLカウンタ回路９は、初段から最終段まで縦続接続された複数のフリップフロップ回路２３ａ、２３ｂ、２３ｃ、２３ｄを有しており、最終段のフリップフロップ回路２３ｄはクロック生成回路１１に接続され、初段と最終段の間の中間フリップフロップ回路（ここでは、２３ｂ）からtXPDLLカウンタ回路出力信号ｃ（ＤＬＬ出力制御信号）がＭＵＸ回路１４（図１）に出力されている。
この構成では、最終段のフリップフロップ回路２３ｄの出力信号ｄ（クロック生成制御信号）がクロック生成回路１１に入力されている。
ここで、本実施例におけるｔXPDLLカウンタ回路では、ＭＵＸ回路１４へのtXPDLLカウンタ出力信号ｃをクロック生成回路へのカウンタ出力信号ｄが出力されるフリップフロップ回路よりも前段のフリップフロップ回路から出力されるように構成している。このように構成し、内部クロック信号ＬｏＣＬＫの活性化とtXPDLLカウンタクロック信号ｂの非活性化との間にタイミングマージンを設けることで、内部クロック信号ＬｏＣＬＫが活性化する前にtXPDLLカウンタクロック信号ｂが非活性化するという誤動作を防止するこができる。
一方、初段のフリップフロップ回路２３ａには、Slow Precharge Power Down判定回路１３からの出力信号（ＤＬＬ状態信号）を反転した入力信号ａが入力され、他方、各フリップフロップ回路２３ａ、２３ｂ、２３ｃ、２３ｄには、Slow Precharge Power Down判定回路１３の出力信号が与えられている。
更に、フリップフロップ回路２３ａ、２３ｂ、２３ｃ、２３ｄには、クロック生成回路１１からのtXPDLLカウンタクロック信号ｂが入力され、当該カウンタクロック信号ｂをカウントする。
次に、クロック生成回路１１の構成について説明する。
クロック生成回路１１はクロック信号ＣＫとＯＤＴ信号が入力されるＮＡＮＤ回路２５を有し、ＮＡＮＤ回路２５はフリップフロップ回路２６に接続されている。
また、クロック生成回路１１はＯＤＴ信号の反転信号、最終段のフリップフロップ回路２３ｄからの出力信号ｄ、およびSlow Precharge Power Down判定回路１３の出力信号が入力されるＮＯＲ回路２７が設けられている。
更に、クロック生成回路１１はフリップフロップ回路２６の出力信号およびクロック信号ＣＫが入力されるＡＮＤ回路２９が設けられている。
ＡＮＤ回路２９はフリップフロップ回路２３ａ、２３ｂ、２３ｃ、２３ｄに対してtXPDLLカウンタクロック信号ｂ（第１のクロック信号）を出力する。
次に、図３を参照して、図１に示されたＤＬＬ回路ユニット３の動作について説明する。
図３に示すように、第１の実施形態に係るカウンタ回路ユニット１は、外部から入力されるＣＫＥ信号がＨからＬに遷移することで、入力信号ａ及びtXPDLLカウンタ回路出力信号ｃ、出力信号ｄが共にＨからＬに遷移し、パワーダウンモードとなる（Ｔ１）。
ＣＫＥ信号のＬからＨへ遷移し、パワーダウンモードが解除され（即ち、Power down exitになり）、且つ、入力信号ａがＬからＨに遷移すると、tXPDLLカウンタクロック信号ｂが活性化されて、tXPDLLカウンタ回路９のカウント動作が開始される。
上記パワーダウンモードの解除から、tXPDLLカウンタ回路９によるtXPDLLカウンタクロック信号ｂのカウント値が所定の値に達すると（Ｔｍ＋２）、出力信号ｄがＬからＨに遷移し、tXPDLLカウンタクロック信号ｂが再び非活性状態となる。
即ち、カウンタ回路ユニット１では、tXPDLLカウンタ回路９の出力信号ｄがＬで、Slow Precharge Power Down判定回路１３からの入力信号ａがＨの期間のみ、tXPDLLカウンタクロック信号ｂを活性化させることで、所定の期間（tXPDLL期間又はｔXPDLL期間及びtXPDLL期間に連続する所定のタイミングマージン期間）以外は、tXPDLLカウンタ回路９を停止させることができる。
そのため、tXPDLLカウンタ回路９を常時動作させていた従来の場合（例えば、特許文献２）よりも、tXPDLLカウンタ回路９の動作による消費電力を低減した半導体装置を提供することが可能となる。
このように、第１の実施形態によれば、カウンタ回路ユニット１が、tXPDLLカウンタ回路９と、クロック生成回路１１と、Slow Precharge Power Down判定回路１３を有し、クロック生成回路１１には、tXPDLLカウンタ回路９の出力信号ｄが入力されるように構成されている。
この構成によれば、tXPDLLカウンタ回路９の出力信号ｄがＨの場合、即ち、ＤＬＬ回路５の始動期間のみクロック生成回路１１を動作させることができ、従来よりも、tXPDLLカウンタ回路９の動作による消費電力を低減することができる。
以上説明したように、第１の実施形態では、tXPDLLカウンタ回路９に、特定のクロック周波数を有するクロック信号ｂを出力するクロック生成回路１１を接続すると共に、当該クロック生成回路１１をtXPDLLカウンタ回路９の出力信号ｄによって制御することにより、tXPDLLカウンタ回路９を間欠的に動作させることができ、これによって、消費電力を軽減できる。
次に、第２の実施形態に係るカウンタ回路ユニット１ａについて図４〜図１１を参照して説明する。
なお、第２の実施形態において、第１の実施形態と同様の機能を果たす要素には同一
の番号を付し、説明を省略する。
第２の実施形態に係るカウンタ回路ユニット１ａは、図２に示された第１の実施形態におけるSlow Precharge Power Down判定回路１３を若干修正した構成を有しているため、図４では、第２の実施形態に係るカウンタ回路ユニット１ａのSlow Precharge Power Down判定回路だけを１３ａで示している。即ち、図４に示されたSlow Precharge Power Down判定回路は、図２に示された構成に加えて、ＣＫＥ信号を遅延させる遅延素子ＤＬＹ、ＩＤＬＥ信号とＲＥＦ信号が入力されるＯＲ回路３５、及び、出力部に設けられたＮＡＮＤ回路３１を備えている。
具体的に云えば、図４に示されたPrecharge Power Down判定回路１３ａは、ＮＯＲ回路３３、ＯＲ回路３５、ＮＯＲ回路３７に接続されたＮＡＮＤ回路３１を有し、当該ＮＡＮＤ回路３１には、これらの出力信号が入力される。
また、ＮＡＮＤ回路３１の出力信号は出力信号ａとして、ＤＬＬ回路５、tXPDLLカウンタ回路９、クロック生成回路１１に出力されることは第１の実施形態と同様である。
ＮＯＲ回路３３には、遅延されないＣＫＥ０（第１の内部制御信号）と、ＣＫＥ０を遅延素子ＤＬＹで遅延させた信号（第２の内部制御信号）が入力されている。
また、ＯＲ回路３５にはＩＤＬＥ信号とＲＥＦ信号が入力されている。この結果、ＮＡＮＤ回路３１にはＩＤＬＥ信号とＲＥＦ信号の論理和出力が半導体記憶装置状態信号として入力される。
ＮＯＲ回路３７にはＲＥＡＤ信号及びＳＥｘｉｔ信号の反転信号が入力され、当該ＮＯＲ回路３７の出力はＮＡＮＤ回路３１に与えられている。
図６から図１１を参照して、上記構成を採用した理由について説明する。
なお、以下の説明は本発明をＤＲＡＭに適用した場合を前提としている。
ＤＲＡＭのパワーダウンモードには、Idle状態からの遷移であるプリチャージパワーダウンモードと、Active状態からの遷移であるアクティブパワーダウンモードの２種類のパワーダウンモードが存在する。
従来のＤＲＡＭでは、どちらのパワーダウンモードにおいてもＤＬＬ回路５の動作は停止するように制御されていた。この場合、例えば、特許文献２では、ＤＬＬ回路５の動作停止中においてもカウンタ回路はクロックをカウントし続けている。
しかし、近年、プリチャージパワーダウンモードとアクティブパワーダウンモードで、ＤＬＬ回路５の動作が異なるような制御方法が用いられるようになってきた。
例えば、プリチャージパワーダウンモード時にはＤＬＬ回路５の動作を停止し、アクティブパワーダウンモード時にはＤＬＬ回路５の動作を停止しないような場合がある。
このように、ＤＲＡＭの遷移前の状態（ステート）とコマンドとの両方に依存するようにＤＬＬ回路５の動作／停止を制御する方法では、アクティブ（ＡＣＴ）コマンドやリフレッシュ（ＲＥＦ）コマンドが入力された後に、パワーダウンモードにエントリする際に内部の状態遷移が遅れることに起因するハザードによって、ＤＬＬ回路５が誤動作する恐れが生じる。
より具体的に、本発明におけるハザードを説明すると、本発明におけるハザードとは、例えば、図５の下段に示すように、第１の実施形態において、ｔＣＫ＜１．０ｎｓの場合の波形に記載されているように、入力信号ａにshort pulseが発生した状態を意味する。
入力信号ａにハザード（short pulse）が発生すると、tXPDLLカウンタ回路９内のフリップ・フロップでリセット（ＲＳＴ）が不十分なものが現れ、本来は一定期間経過後にＨになるべきtXPDLLカウンタ回路９の出力信号ｄが、一定期間経過前にＨになる事態が生じることになる。
出力信号ｄがＨになると、tXPDLLカウンタ回路９のtXPDLLカウンタクロック信号ｂが非活性化するが、出力信号ｄが一定期間経過前にＨになると、本来、tXPDLLカウンタクロック信号ｂが活性化しているべき期間でもtXPDLLカウンタクロック信号ｂが非活性となり、tXPDLLカウンタ回路９内のフリップ・フロップで本来伝わってくるべきＨの信号が、tXPDLLカウンタ回路出力信号ｃまで伝わらない。
よって、上述のハザードが発生すると、ＤＬＬ出力信号ｆを活性化するtXPDLLカウンタ回路出力信号ｃがＨにならず、その結果、ＤＬＬ出力信号ｆが常に非活性となるという誤動作（スタック）が起こるという問題を生じる恐れがある。
このような問題は、特に動作周波数が高周波数になるほど、その生じる確率が高くなると考えられる（例えば図５のｔＣＫ＜１．０ｎｓの場合）。
上述のような問題を生じる場合として、例えば、以下の３通りの場合が考えられる。
不良モードＡ：ACT to Powerdown（図６）
Idle状態においてＡＣＴコマンドが入力され、その後パワーダウンモードにエントリする場合、本来は内部状態がBank Active状態に遷移した後にパワーダウンモードに入るため、直接アクティブパワーダウンモードとなり、この際、ＤＬＬ回路５が停止することはない。
しかし、図６に示すように、第１の実施形態において、Idle状態からBank Active状態への遷移に時間がかかりActivating中（Bank Activeと認識される前）にパワーダウンモードにエントリしてしまうと、プリチャージパワーダウンモードを経由してしまう場合がある（表１参照）。
Figure 2009283065
このような場合、プリチャージパワーダウンモードに入ることによって、入力信号ａにＤＬＬ回路５の動作停止を示すハザードが生じる。
不良モードＢ：Refresh to Powerdown（図７）
Idle状態においてＲＥＦコマンドが入力されその後パワーダウンモードにエントリする場合、本来は内部状態がRefreshing状態に遷移した後にパワーダウンモードに入る。そのため、本来は直接アクティブパワーダウンモードとなり、ＲＥＦコマンドが入力されてからパワーダウンモードに入る間に、ＤＬＬ回路５が停止することはない（状態遷移３）。
しかし、図７に示すように、第１の実施形態においてIdle状態からRefreshing状態への遷移に時間がかかり、Refreshingと認識される前にパワーダウンモードにエントリしてしまうと（状態遷移１）、プリチャージパワーダウンモードを経由してしまう場合（状態遷移２）がある（表２参照）。
Figure 2009283065
このような場合、プリチャージパワーダウンモードに入ることによって、入力信号ａにＤＬＬ回路５の動作停止を示すハザードが生じる。
不良モードＣ：（図１０）
Refreshing状態においてパワーダウンモードにエントリした場合、Refreshing動作中はアクティブパワーダウンモードであり、その後所定の時間（tRFC）を経過するとRefreshing動作が終了し、自動的にプリチャージパワーダウンモードに遷移する。
このRefreshing動作の終了と略同一のタイミングでパワーダウンモードを解除する際、本来はＤＬＬ回路５は動作し続けていなければならない。
しかし、上述のとおり、第１の実施形態においては、自動的にプリチャージパワーダウンモードに遷移（ＲＥＦ信号が自動的にＨからＬに遷移）することで、プリチャージパワーダウンモードを経由してしまう場合がある（表３参照）。
このように、Refreshing動作の終了と略同一のタイミングでパワーダウンモードを解除する場合、短期間の間プリチャージパワーダウンモードとなってからパワーダウンモードを解除することで、a信号にハザードが生じる。
このような場合、プリチャージパワーダウンモードに入ることによって、入力信号ａにＤＬＬ回路５の動作停止を示すハザード信号が生じる。
第２の実施形態に係るSlow Precharge Power Down判定回路１３ａでは、上述のような問題が生じることを回避するために、ＡＣＴコマンドやＲＥＦコマンドが入力された後に、パワーダウンモードにエントリする際にハザードが生じることを防止する構成とした。
具体的には、前述のようにSlow Precharge Power Down判定回路１３ａの構成を図４のように変更し、図１１に示すように、パワーダウンモードにエントリするための内部クロックイネーブル信号ＣＫＥ０の立下りを、内部状態を表す信号であるＩＤＬＥ信号がLowとなるまでの期間遅延させる構成とした。
このような構成とすることで、ＡＣＴコマンドやＲＥＦコマンドが入力された後にパワーダウンモードにエントリする際に内部の状態遷移が遅れることに起因するハザードによって、tXPDLLカウンタクロック信号ｂが誤ったタイミングで非活性化することを防ぐことができる（表１参照）。
さらに、図４に示すように、ＩＤＬＥ信号とＲＥＦ信号とのＯＲ論理（ＯＲ回路３５）を３入力のＮＡＮＤ回路３１の１入力とすることで、Refresh動作時は常にプリチャージパワーダウンモードとすることができる。これによって、上記不良モードＣのタイプのハザード発生も防止することが可能となった（表３参照）。
Figure 2009283065
従って、第２の実施形態では、２種類のパワーダウンモードを備えたＤＲＡＭに適用した場合にも、ＤＬＬ出力信号ｆが常に非活性となるという問題は生じる恐れはない。よって、ＤＬＬ回路５をスタックすることなく、tXPDLLカウンタ回路９を停止させることが可能であり、tXPDLLカウンタを常時動作させていた従来の場合よりも、tXPDLLカウンタ回路９の動作による消費電力を低減した半導体装置を提供することが可能となる。
このように、第２の実施形態によれば、カウンタ回路ユニット１が、tXPDLLカウンタ回路９と、クロック生成回路１１と、Slow Precharge Power Down判定回路１３ａを有し、クロック生成回路１１は、tXPDLLカウンタ回路９の出力信号ｄが入力されるように構成されている。
従って、第１の実施形態と同様の効果を奏する。
また、第２の実施形態によれば、Slow Precharge Power Down判定回路１３ａはＣＫＥを遅延させる遅延素子ＤＬＹを有している。
そのため、ＡＣＴコマンドやＲＥＦコマンドが入力された後にパワーダウンモードにエントリする際に内部の状態遷移が遅れることに起因するハザードによって、tXPDLLカウンタクロック信号ｂが誤ったタイミングで非活性化することを防ぐことができる。
更に、第２の実施形態によれば、Slow Precharge Power Down判定回路１３ａはＩＤＬＥ信号とＲＥＦ信号が入力されるＯＲ回路３５を有している。
そのため、Refresh動作時は常にプリチャージパワーダウンモードとすることで、上記不良モードＣのタイプのハザード発生も防止することが可能である。
次に、図１２および図１３を参照して、本発明の第３の実施形態に係るＤＬＬ回路ユニット３ｂについて、説明する。
第３の実施形態に係るＤＬＬ回路ユニット３ｂは、クロック生成回路１１ａを、tXPDLLカウンタ回路９の出力信号ｄと次のReadコマンドのBurst End信号とのＡＮＤ論理でtXPDLLカウンタクロック信号ｂを非活性化する構造としたものである。
即ち、この実施形態では、Power Down EntryからPower Down Exitまでの期間tPDが決められた規格より短い場合（つまり、Power Down Exitコマンドがillegalなタイミングで入力された場合）に、第２の実施形態と同様に入力信号ａにハザード（short pulse）が生じても、ＤＬＬ出力信号ｆが常に非活性となることを防止することを目的とするものである。
なお、第３の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、説明を省略する。
図１２に示すように、クロック生成回路１１ａは論理回路５１を有している。
論理回路５１はtXPDLLカウンタ回路９の出力信号ｄ、ＲＥＡＤコマンド信号（具体的には次のReadコマンドのBurst End信号）、及び、Slow Precharge Power Down判定回路１３ａの出力を論理演算することによって、フリップフロップを制御する制御信号を生成し、この結果、tXPDLLカウンタクロック信号ｂを非活性化する構造を有している。
また、クロック生成回路１１ａには、前記tXPDLLカウンタの出力信号ｄが与えられていることは、他の実施形態と同様である。
このように、出力信号ｄと次のReadコマンドのBurst End信号とを論理演算し、これによって、tXPDLLカウンタクロック信号ｂを非活性化する構成とすることにより、図１３に示すように、Slow Precharge Power Down判定回路１３にillegalコマンド等（第３の実施形態ではPower Down EntryからPower Down Exitまでの期間tPDが決められた規格より短い場合の例である）により入力信号ａにハザードが出力された場合でも、tXPDLLカウンタクロック信号bが誤動作することが無く、ＤＬＬ出力信号ｆが常に非活性となるという問題は生じる恐れはない。
また、論理回路５１は、Power Down Exit後に、１回もReadコマンドが入力されないまま、Power Down Entryした場合は、強制的にtXPDLLカウンタ回路９のクロックを停止することで、Power Down時の電流を低減する。実使用上においては、Power Down Exit後に、Readが入力されないままになると、Power Down Entryされるようになっているので、電流の低減が可能である。
従って、ＤＬＬ回路５をスタックすることなく、tXPDLLカウンタ回路９を停止させることが可能であり、tXPDLLカウンタを常時動作させていた従来の場合よりも、tXPDLLカウンタ回路９の動作による消費電力を低減した半導体装置を提供することが可能となる。
ここで、論理回路５１において、ReadコマンドのBurst End信号を使用している理由について簡単に説明する。
ＤＬＬ回路５が安定動作するようになってから、入力可能になるとスペックで定義されているコマンドは、Readコマンドもしくは同期モードＯＤＴコマンドである。
ただし、ＯＤＴコマンドは同期モードＯＤＴコマンドの他に非同期モードＯＤＴコマンドがあるので、ＯＤＴコマンドを利用するのは困難である。
また、Burst End信号ではなくReadコマンド入力時を使用すると、tXPDLLカウンタ回路９が動作未完了時に停止させてしまう可能性がある。
そこで、第３の実施形態では、論理回路５１がReadコマンドのBurst End信号を使用することで、安定化するまでのマージンを確保している。
このように、第３の実施形態によれば、カウンタ回路ユニット１が、tXPDLLカウンタ回路９と、クロック生成回路１１と、Slow Precharge Power Down判定回路１３を有し、クロック生成回路１１は、tXPDLLカウンタ回路９の出力信号ｄが入力されるように構成されている。
従って、第１の実施形態と同様の効果を奏する。
また、第３の実施形態に係るクロック生成回路１１ａは、tXPDLLカウンタ回路９の出力信号ｄと次のReadコマンドのBurst End信号との論理演算を施し、tXPDLLカウンタクロック信号ｂを非活性化する構成を有している。
そのため、Slow Precharge Power Down判定回路１３にillegalコマンド等によりハザードが出力され意図しないタイミングで入力信号ａがＬ（ＤＬＬ回路５を停止）となっても、tXPDLLカウンタクロック信号ｂ が非活性化することが無く、ＤＬＬ回路５がスタックすることは無い。
上記した実施形態では、本発明をＤＲＡＭに適用した場合について説明したが、本発明は、何等、これに限定されることなく、ＯＤＴ非同期信号からＯＤＴ同期信号への切替をＤＬＬ回路を用いて行う必要があるすべての回路に適用することができる。更に云えば、ＯＤＴに用いられるＤＬＬ回路を制御するカウンタ回路ユニットについてのみ説明したが、本発明は、正常な動作を行なうまで時間が係る各種ＤＬＬ及びＰＬＬにも適用可能である。
本発明の第１の実施形態に係るＤＬＬ回路ユニット３を示すブロック図である。 図１のカウンタ回路ユニット１を示す回路図である。 カウンタ回路ユニット１の動作波形を示す図である。 第２の実施形態に係るカウンタ回路ユニット１ａのSlow Precharge Power Down判定回路１３ａを示す回路図である。 図１に示されたカウンタ回路ユニット１に不良モードが発生する場合を説明するタイミングチャートである。 不良モードＡの状態遷移を示す図である。 不良モードＢの状態遷移を示す図である。 第２の実施形態に係るカウンタ回路ユニット１ａの動作を説明するタイミングチャートである。 図１のカウンタ回路ユニット１を示すタイミングチャートである。 不良モードＣの状態遷移を示す図である。 本発明の第２の実施形態に係るカウンタ回路ユニット１ａの動作を説明するタイミングチャートである。 本発明の第３の実施形態に係るカウンタ回路ユニット１ｂを示す回路図である。 カウンタ回路ユニット１ｂの動作を説明するタイミングチャートである。
符号の説明
１…………カウンタ回路
３…………ＤＬＬ回路ユニット
５…………ＤＬＬ回路
９…………tXPDLLカウンタ回路
１１………クロック生成回路
１３………Slow Precharge Power Down判定回路
１４………ＭＵＸ（Multiplexer）回路
２１………ＮＯＲ回路
２３ａ……フリップフロップ回路
２５………ＮＡＮＤ回路
２７………ＮＯＲ回路
２９………ＡＮＤ回路
３１………ＮＡＮＤ回路
３３………ＮＯＲ回路
３５………ＯＲ回路
３７………ＮＯＲ回路
５１………論理回路

Claims (16)

  1. 外部から入力される入力クロック信号に基づき内部クロック信号を生成するＤＬＬ回路と、
    前記入力クロック信号に基づき第１のクロック信号を生成するクロック生成回路と、
    前記ＤＬＬ回路が不動作状態から動作状態となるまでの始動期間を得るために、前記クロック生成回路から供給される前記第１のクロック信号をカウントし、前記始動期間中は前記内部クロック信号を非活性化するＤＬＬ出力制御信号を出力するカウンタ回路と、
    を有し、
    前記第１のクロック信号の活性化及び非活性化が前記カウンタ回路から出力されるクロック生成制御信号を用いて制御されることを特徴とするカウンタ回路ユニット。
  2. 前記第１のクロック信号が前記クロック生成制御信号に基づき間欠的に活性化されることを特徴とする請求項１に記載のカウンタ回路ユニット。
  3. 前記第１のクロック信号が、前記始動期間と前記始動期間に連続する所定の期間のみ活性化することを特徴とする請求項１又は２に記載のカウンタ回路ユニット。
  4. 前記所定の期間は、前記ＤＬＬ出力制御信号が前記内部クロック信号の非活性化を示す論理レベルから前記内部クロック信号の活性化を示す論理レベルへ遷移した後、前記クロック生成制御信号が前記第１のクロック信号の活性化を示す論理レベルから前記第１のクロック信号の非活性化を示す論理レベルへ遷移するまでの期間であることを特徴とする請求項３に記載のカウンタ回路ユニット。
  5. 前記カウンタ回路が、縦続接続された複数のフリップフロップ回路を有し、
    前記ＤＬＬ出力制御信号が前記縦続接続された複数のフリップフロップ回路の中間段のフリップフロップ回路から出力され、
    前記クロック生成制御信号が前記縦続接続された複数のフリップフロップ回路の最終段のフリップフロップ回路から出力されることを特徴とする請求項１乃至４のいずれか一項に記載のカウンタ回路ユニット。
  6. 外部から入力される第１の制御信号と前記カウンタ回路ユニットが搭載された半導体記憶装置の状態を示す半導体記憶装置状態信号とを受けて前記ＤＬＬ回路の前記不動作状態又は前記動作状態を判定し、該判定の結果を示すＤＬＬ状態信号を前記クロック生成回路に出力する判定回路を有し、
    前記第１のクロック信号の活性化が前記クロック生成制御信号と前記ＤＬＬ状態信号とを用いて制御されることを特徴とする請求項１乃至５のいずれか一項に記載のカウンタ回路ユニット。
  7. 前記第１の制御信号が、前記半導体記憶装置のパワーダウンモードを制御する信号であり、
    前記半導体記憶装置状態信号が、前記半導体記憶装置のIdle状態を示すＩＤＬＥ信号又はリフレッシュ動作状態を示すＲＥＦ信号であることを特徴とする請求項６に記載のカウンタ回路ユニット。
  8. 前記判定回路は、前記第１の制御信号が前記パワーダウンモードを示す論理レベルであり、且つ、前記半導体記憶装置状態信号が前記Idle状態又は前記リフレッシュ状態を示す論理レベルである場合に、前記ＤＬＬを前記不動作状態と判定することを特徴とする請求項７に記載のカウンタ回路ユニット。
  9. 前記ＤＬＬ状態信号は、前記ＤＬＬ回路の不動作状態を第１の論理レベルで示し前記ＤＬＬ回路の動作状態を第２の論理レベルで示し、
    前記判定回路は、前記半導体記憶装置について予め規定されたパワーダウンエントリーからパワーダウンイグジットまでの期間よりも長く、前記ＤＬＬ状態信号を前記第１の論理レベルに保持するように構成されることを特徴とする請求項６乃至８のいずれか一項に記載のカウンタ回路ユニット。
  10. 前記第１の制御信号を前記入力クロック信号に同期させて第１の内部制御信号を生成し、前記判定回路が、前記第１の内部制御信号と前記第１の内部制御信号を所定量遅延させた第２の内部制御信号との否定論理和をとるＮＯＲ回路を有することを特徴とする請求項６乃至９のいずれか一項に記載のカウンタ回路ユニット。
  11. 前記クロック生成回路は、前記クロック生成制御信号と特定のコマンドとを受けて論理演算を行う論理回路を備え、前記論理回路の演算結果を参照して前記第１のクロック信号を間欠的に前記カウンタ回路に供給することを特徴とする請求項１乃至１０のいずれか一項に記載のカウンタ回路ユニット。
  12. 請求項１〜１１のいずれかに記載のカウンタ回路ユニットを有することを特徴とする半導体チップ。
  13. 請求項１２記載の半導体チップを有することを特徴とする半導体パッケージ。
  14. 請求項１２記載の半導体チップを有することを特徴とする半導体メモリ。
  15. 請求項１４記載の半導体メモリを有することを特徴とするコンピュータ。
  16. 請求項１〜１１のいずれかの記載のカウンタ回路ユニットを用い、前記第２のクロック信号を前記クロック生成制御信号に基づき間欠的に活性化させることを特徴とするカウンタ回路の制御方法。
JP2008133923A 2008-05-22 2008-05-22 Ｄｌｌ回路ユニット及び半導体メモリ Active JP5654196B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008133923A JP5654196B2 (ja) 2008-05-22 2008-05-22 Ｄｌｌ回路ユニット及び半導体メモリ
US12/469,265 US8004325B2 (en) 2008-05-22 2009-05-20 Semiconductor device having controlled DLL start-up period
US13/184,273 US8493110B2 (en) 2008-05-22 2011-07-15 Device including a clock generation circuit and a method of generating a clock signal
US13/918,172 US8618853B2 (en) 2008-05-22 2013-06-14 Device including a clock generation circuit and a method of generating a clock signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008133923A JP5654196B2 (ja) 2008-05-22 2008-05-22 Ｄｌｌ回路ユニット及び半導体メモリ

Publications (2)

Publication Number Publication Date
JP2009283065A true JP2009283065A (ja) 2009-12-03
JP5654196B2 JP5654196B2 (ja) 2015-01-14

Family

ID=41341636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008133923A Active JP5654196B2 (ja) 2008-05-22 2008-05-22 Ｄｌｌ回路ユニット及び半導体メモリ

Country Status (2)

Country Link
US (3) US8004325B2 (ja)
JP (1) JP5654196B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907002B1 (ko) * 2007-07-12 2009-07-08 주식회사 하이닉스반도체 지연 동기 루프 및 그의 제어 방법
KR101062743B1 (ko) * 2009-04-15 2011-09-06 주식회사 하이닉스반도체 반도체 집적 회로 및 그 제어 방법
KR20110043988A (ko) * 2009-10-22 2011-04-28 삼성전자주식회사 넓은 주파수 범위에 걸쳐서 동작되고 소비 전류를 줄일 수 있는 지연 동기 루프를 갖는 반도체 메모리 장치
CN110014884B (zh) * 2017-08-21 2020-10-30 许继集团有限公司 一种电动车充电功率的修正方法及系统
US11070214B1 (en) * 2020-10-14 2021-07-20 Mellanox Technologies Denmark Aps Test circuit for a digital phase-locked loop

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021165A (ja) * 1998-06-30 2000-01-21 Fujitsu Ltd 集積回路装置
JP2005228426A (ja) * 2004-02-13 2005-08-25 Toppan Printing Co Ltd Ｄｌｌ回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014048A (en) * 1998-05-27 2000-01-11 Advanced Micro Devices, Inc. Clock generator with multiple feedback paths including a delay locked loop path
JP2002344308A (ja) * 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd 奇数分周器とそれを用いた９０度移相器
US6504408B1 (en) * 2001-07-09 2003-01-07 Broadcom Corporation Method and apparatus to ensure DLL locking at minimum delay
US7002384B1 (en) * 2004-01-16 2006-02-21 Altera Corporation Loop circuitry with low-pass noise filter
TWI243538B (en) * 2004-07-30 2005-11-11 Realtek Semiconductor Corp Apparatus for generating testing signals
JP4524662B2 (ja) 2005-10-21 2010-08-18 エルピーダメモリ株式会社 半導体メモリチップ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021165A (ja) * 1998-06-30 2000-01-21 Fujitsu Ltd 集積回路装置
JP2005228426A (ja) * 2004-02-13 2005-08-25 Toppan Printing Co Ltd Ｄｌｌ回路

Also Published As

Publication number Publication date
US8004325B2 (en) 2011-08-23
US20110279157A1 (en) 2011-11-17
US20130278310A1 (en) 2013-10-24
US20090289677A1 (en) 2009-11-26
US8493110B2 (en) 2013-07-23
JP5654196B2 (ja) 2015-01-14
US8618853B2 (en) 2013-12-31

Similar Documents

Publication Publication Date Title
JP5228468B2 (ja) システム装置およびシステム装置の動作方法
US6874095B2 (en) Memory control system
US7259595B2 (en) Circuit and method for detecting frequency of clock signal and latency signal generation circuit of semiconductor memory device with the circuit
US7414447B2 (en) Semiconductor memory device including delay-locked-loop control circuit and control method for effective current consumption management
JP2006004108A (ja) 半導体集積回路とその省電力制御方法
JP2008198356A (ja) プリアンブル機能を有する半導体メモリ装置
JP5100218B2 (ja) ディープパワーダウンモード制御回路
KR20080026664A (ko) 리셋 기능을 갖는 반도체 메모리
JP5654196B2 (ja) Ｄｌｌ回路ユニット及び半導体メモリ
JP2007095283A (ja) 同期式半導体メモリ素子の遅延固定ループ及びその駆動方法。
KR100333708B1 (ko) 전력 소모를 감소시킨 지연고정루프
JP2009278528A (ja) Ｄｌｌ回路、および半導体装置
JP2010238347A (ja) パイプラッチ回路及びこれを用いた半導体メモリ装置
KR100832020B1 (ko) 반도체 메모리 장치의 리셋제어회로
KR101747885B1 (ko) 시프트 회로
US7696776B2 (en) Circuit for generating on-die termination control signal
JP2007095278A (ja) 半導体メモリ装置のリセット制御回路
KR100450070B1 (ko) 셀프 리프레시 모드를 갖는 반도체 메모리 장치 및 방법
JP2004253072A (ja) 半導体装置及びその制御方法
KR20060032671A (ko) 어드레스 버퍼 회로 및 어드레스 버퍼 제어방법
KR101026378B1 (ko) 지연고정루프회로의 클럭트리 회로
US7741892B2 (en) Data output controller
JP2005141845A (ja) 半導体装置
JP2001243772A (ja) ダイナミック・ランダム・アクセス・メモリ（ｄｒａｍ）
KR101735082B1 (ko) 메모리 장치의 내부 라이트 신호 지연회로 및 지연 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110302

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141120

R150 Certificate of patent or registration of utility model

Ref document number: 5654196

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250