KR20120104761A - 발광소자 패키지 및 그 제조 방법 - Google Patents

발광소자 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20120104761A
KR20120104761A KR1020110022367A KR20110022367A KR20120104761A KR 20120104761 A KR20120104761 A KR 20120104761A KR 1020110022367 A KR1020110022367 A KR 1020110022367A KR 20110022367 A KR20110022367 A KR 20110022367A KR 20120104761 A KR20120104761 A KR 20120104761A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
heat dissipation
pad
device package
Prior art date
Application number
KR1020110022367A
Other languages
English (en)
Other versions
KR101847938B1 (ko
Inventor
이동열
민경익
이창섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110022367A priority Critical patent/KR101847938B1/ko
Priority to US13/414,179 priority patent/US8866376B2/en
Priority to EP12158692A priority patent/EP2500956A2/en
Priority to JP2012057588A priority patent/JP2012195587A/ja
Publication of KR20120104761A publication Critical patent/KR20120104761A/ko
Application granted granted Critical
Publication of KR101847938B1 publication Critical patent/KR101847938B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Abstract

발광소자 패키지 및 그 제조 방법이 개시된다. 본 발명의 실시예에 따른 발광소자 패키지는 적어도 하나의 소자 실장 영역 및 복수의 전극 배치 영역을 포함하고, 소자 실장 영역의 상부면 및 하부면 상에 노출되는 적어도 하나의 제1 방열 비아를 포함하며, 복수의 전극 배치 영역의 상부면 및 하부면 상에 노출되는 복수의 제2 방열 비아를 포함하는 회로기판, 소자 실장 영역의 상부면에 접합되어 제1 방열 비아와 연결되는 적어도 하나의 제1 방열 패드, 제1 방열 패드 상에 실장된 적어도 하나의 발광소자, 전극 배치 영역의 상부면에 접합되어 제2 방열 비아와 연결되는 복수의 제1 전극 패드 및 발광소자와 제1 전극 패드를 전기적으로 연결하는 복수의 와이어를 포함할 수 있다.

Description

발광소자 패키지 및 그 제조 방법 {LIGHT EMITTING DEVICE PACKAGE AND MANUFACTURING METHOD THEREOF}
본 발명의 실시예들은 발광소자 패키지 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 고효율, 고방열 및 저비용의 발광소자 패키지 및 그 제조 방법에 관한 것이다.
발광소자는 전기 에너지를 광 에너지로 변환하는 반도체 소자로, 에너지 밴드갭에 따른 특정한 파장의 광을 발생하는 화합물 반도체 물질로 구성된다. 이 같은 발광 소자는 광 통신, 디스플레이(모바일 디스플레이, 컴퓨터 모니터 등), LCD용 평면 광원에서부터 일반 조명까지 그 사용 영역이 확대되고 있다.
일반적으로 발광소자는 패키지 형태로 제작된다. 일 예로, 리드 프레임 타입의 발광소자 패키지는 한 쌍의 리드 프레임이 결합되어 몰딩재 충진 공간이 형성된 패키지 몰드, 패키지 몰드 내에 위치하는 리드 프레임 상에 실장되는 발광소자, 발광소자와 리드 프레임을 연결하는 와이어 및 패키지 몰드 내부에 충진되어 발광소자와 와이어의 일부를 보호하는 몰딩재를 포함한다.
또 다른 예로, 플립칩 타입의 발광소자 패키지는 전극이 형성된 세라믹 기판 상에 플립칩 구조의 발광소자를 접합한 구조를 가지며, 발광소자 상부를 몰딩하는 몰딩재를 포함한다.
리드프레임 타입의 발광소자 패키지는 리드 프레임을 통해 열이 방출되는 것으로, 전체적인 방열 효율이 낮다. 또한, 플립칩 타입의 발광소자 패키지는 발광소자의 제조 공정이 복잡하고, 높은 원자재 원가로 인해 가격 경쟁력이 떨어진다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 회로 기판의 소자 실장 영역에 적어도 하나의 제1 방열 비아를 형성하고, 회로 기판의 전극 배치 영역에 복수의 제2 방열 비아를 형성하여 발광소자에서 발생된 열을 효율적으로 방출할 수 있는 발광소자 패키지 및 그 제조 방법을 제공하기 위한 것이다.
또한, 본 발명의 또 다른 목적은, 회로 기판의 소자 실장 영역에 제1 방열 패드를 형성하고, 제1 방열 패드의 표면에 반사 금속층을 형성함으로써, 발광소자에서 발생된 광의 추출 효율을 향상시킬 수 있는 발광소자 패키지 및 그 제조 방법을 제공하기 위한 것이다.
또한, 본 발명의 또 다른 목적은, 발광소자와 제1 전극 패드를 와이어 본딩으로 연결함으로써, 저비용으로 제조 가능한 발광소자 패키지 및 그 제조 방법을 제공하기 위한 것이다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 발광소자 패키지는 적어도 하나의 소자 실장 영역 및 복수의 전극 배치 영역을 포함하고, 상기 소자 실장 영역의 상부면 및 하부면 상에 노출되는 적어도 하나의 제1 방열 비아를 포함하며, 상기 복수의 전극 배치 영역의 상부면 및 하부면 상에 노출되는 복수의 제2 방열 비아를 포함하는 회로기판, 상기 소자 실장 영역의 상부면에 접합되어 상기 제1 방열 비아와 연결되는 적어도 하나의 제1 방열 패드, 상기 제1 방열 패드 상에 실장된 적어도 하나의 발광소자, 상기 전극 배치 영역의 상부면에 접합되어 상기 제2 방열 비아와 연결되는 복수의 제1 전극 패드 및 상기 발광소자와 상기 제1 전극 패드를 전기적으로 연결하는 복수의 와이어를 포함한다.
일측에 따르면, 본 발명의 실시예에 따른 발광소자 패키지는 상기 소자 실장 영역의 하부면에 접합되어 상기 제1 방열 비아와 연결되는 적어도 하나의 제2 방열 패드 및 상기 전극 배치 영역의 하부면에 접합되어 상기 제2 방열 비아와 연결되는 복수의 제2 전극 패드를 더 포함할 수 있다.
일측에 따르면, 상기 제1 방열 비아, 상기 제2 방열 비아, 상기 제1 방열 패드, 상기 제2 방열 패드, 상기 제1 금속 패드 및 상기 제2 금속 패드는 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 은(Ag) 및 솔더 중 적어도 하나 이상의 금속 물질로 이루어질 수 있다.
일측에 따르면, 본 발명의 실시예에 따른 발광소자 패키지는 상기 제1 방열 패드의 표면에 코팅된 반사 금속층을 더 포함할 수 있다.
일측에 따르면, 상기 반사 금속층은 0.1㎜ 내지 30㎜의 두께를 가질 수 있다.
일측에 따르면, 상기 반사 금속층은 금(Au), 은(Ag) 및 백금(Pt) 중 어느 하나의 금속 물질로 이루어질 수 있다.
일측에 따르면, 상기 발광소자는 청색 파장 영역의 광을 발생하는 청색 LED일 수 있다.
일측에 따르면, 본 발명의 실시예에 따른 발광소자 패키지는 상기 발광소자 상에 형성되고, 황색 형광체를 포함하는 형광체층 및 상기 형광체층 상에 형성된 몰딩부를 더 포함할 수 있다.
일측에 따르면, 상기 회로기판은 메탈코어 인쇄회로기판(Metal Core Printed Circuit Board) 및 FR4를 포함하는 기판 중 어느 하나일 수 있다,
한편, 본 발명의 일 실시예에 따른 발광소자 패키지의 제조 방법은 적어도 하나의 소자 실장 영역 및 복수의 전극 배치 영역을 포함하고, 상기 소자 실장 영역의 상부면 및 하부면 상에 노출되는 적어도 하나의 제1 방열 비아를 포함하며, 상기 복수의 전극 배치 영역의 상부면 및 하부면 상에 노출되는 복수의 제2 방열 비아를 포함하는 회로기판을 마련하는 단계, 상기 제1 방열 비아와 연결되도록 상기 소자 실장 영역의 상부면에 적어도 하나의 제1 방열 패드를 형성하는 단계, 상기 제2 방열 비아와 연결되도록 상기 전극 배치 영역의 상부면에 복수의 제1 전극 패드를 형성하는 단계, 상기 제1 방열 패드 상에 적어도 하나의 발광소자를 실장하는 단계 및 상기 발광소자와 상기 제1 전극 패드가 전기적으로 연결되도록 와이어 본딩하는 단계를 포함한다.
일측에 따르면, 상기 회로기판을 마련하는 단계는 상기 회로기판의 소자 실장 영역 상에 적어도 하나의 제1 비아홀을 형성하는 단계, 상기 회로기판의 전극 배치 영역 상에 복수의 제2 비아홀을 형성하는 단계, 상기 제1 비아홀 내부에 금속 물질을 충진하여 상기 제1 방열 비아를 형성하는 단계 및 상기 제2 비아홀 내부에 금속 물질을 충진하여 상기 제2 방열 비아를 형성하는 단계를 포함할 수 있다.
일측에 따르면, 본 발명의 실시예에 따른 발광소자 패키지의 제조 방법은 상기 제1 방열 비아와 연결되도록 상기 소자 실장 영역의 하부면에 적어도 하나의 제2 방열 패드를 형성하는 단계 및 상기 제2 방열 비아와 연결되도록 상기 전극 배치 영역의 하부면에 복수의 제2 전극 패드를 형성하는 단계를 더 포함할 수 있다.
일측에 따르면, 본 발명의 실시예에 따른 발광소자 패키지의 제조 방법은 상기 제1 방열 패드의 표면에 금속 물질을 코팅하여 반사 금속층을 형성하는 단계를 더 포함할 수 있다.
일측에 따르면, 상기 반사 금속층을 형성하는 단계는, 상기 제1 방열 패드의 표면에 상기 금속 물질을 0.1㎜ 내지 30㎜의 두께로 코팅할 수 있다.
일측에 따르면, 상기 발광소자는 청색 파장 영역의 광을 발생하는 청색 LED일 수 있다.
일측에 따르면, 본 발명의 실시예에 따른 발광소자 패키지의 제조 방법은 상기 발광소자 상부에 황색 형광체를 포함하는 형광체 수지를 도포하는 단계 및 상기 형광체 수지 상에 몰딩 수지를 도포하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따른 발광소자 패키지 및 그 제조 방법은 회로 기판의 소자 실장 영역에 형성된 적어도 하나의 제1 방열 비아와, 회로 기판의 전극 배치 영역에 복수의 제2 방열 비아를 형성함으로써, 발광소자에서 발생된 열을 효율적으로 방출할 수 있다.
또한, 본 발명의 실시예에 따르면, 회로 기판의 소자 실장 영역에 제1 방열 패드를 형성하고, 제1 방열 패드의 표면에 반사 금속층을 형성함으로써, 발광소자에서 발생된 광의 추출 효율을 향상시킬 수 있다.
또한, 본 발명의 실시예에 따르면, 플립칩 본딩이 아닌 와이어 본딩을 이용하여 발광소자와 제1 전극 패드를 전기적으로 연결함으로써, 저비용으로 발광소자 패키지를 제조할 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광소자 패키지의 구조를 나타내는 단면도이다.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 발광소자 패키지의 제조 방법을 나타내는 단면도이다.
이하 첨부된 도면을 참조하여 본 발명의 실시 예들을 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시 예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 각 도면에 제시된 동일한 참조 부호는 동일한 구성을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 발광소자 패키지의 구조를 나타내는 단면도이다. 도 1을 참조하면, 발광소자 패키지(100)는 회로기판(110), 제1 방열 패드(121), 제2 방열 패드(122), 제1 전극 패드(131, 132), 제2 전극 패드(133, 134), 반사 금속층(140), 발광소자(150), 형광체층(170) 및 몰딩부(180)를 포함한다.
회로기판(110)은 메탈코어 인쇄회로기판(Metal Core Printed Circuit Board)일 수 있으며, FR4(Flame Resistant 4)를 포함하는 기판이 될 수도 있다. 구체적으로, FR4를 포함하는 기판이란 인쇄회로기판, 세라믹 기판 또는 그 밖의 다양한 반도체 기판 상에 FR4가 코팅된 코어 타입의 기판일 수 있다. 또한, FR4 외에 FR1, FR2, FR3 등을 포함하는 기판을 회로기판(110)으로 이용할 수도 있다.
회로기판(110)은 상부면 및 하부면을 가지며, 적어도 하나의 소자 실장 영역(A) 및 복수의 전극 배치 영역(B, C)을 포함한다.
회로기판(110)은 소자 실장 영역(A)의 상부면 및 하부면 상에 노출되는 적어도 하나의 제1 방열 비아(111, 112, 113, 114)를 포함한다. 또한, 회로기판(110)은 제1 및 제2 전극 배치 영역(B, C)의 상부면 및 하부면 상에 노출되는 복수의 제2 방열 비아(115, 116)을 포함한다.
도 1을 참조하면, 제1 방열 비아(111, 112, 113, 114)는 소자 실장 영역(A)에 4개가 형성되어 소자 실장 영역(A)의 상부면 및 하부면 상에서 노출되는 구조를 갖는다. 또한, 제2 방열 비아(115, 116)는 제1 및 제2 전극 배치 영역(B, C) 각각에 하나씩 형성되어 제1 및 제2 전극 배치 영역(B, C) 각각의 상부면 및 하부면 상에서 노출되는 구조를 갖는다.
도 1에 도시된 제1 방열 비아(111, 112, 113, 114)의 개수 및 제2 방열 비아(115, 116)의 개수는 일 예에 불과한 것으로, 그 개수는 소자 실장 영역(A)과 제1 및 제2 전극 배치 영역(B, C)의 면적, 그리고 제1 방열 비아(111, 112, 113, 114) 및 제2 방열 비아(115, 116)의 크기에 따라 달라질 수 있다.
제1 방열 비아(111, 112, 113, 114)는 발광소자 패키지(100), 특히, 발광소자(150)에서 발생되는 열을 외부로 방출하기 위한 열 전달 매체로 이용될 수 있다. 또한, 제2 방열 비아(115, 116)는 제1 전극 패드(131, 132)에서 발생되는 열을 외부로 방출하기 위한 열 전달 매체로 이용될 수 있다. 이 같은 제1 방열 비아(111, 112, 113. 114) 및 제2 방열 비아(115, 116)에 대한 기능은 아래에서 구체적으로 설명한다.
제1 방열 패드(121)는 소자 실장 영역(A)의 상부면에 접합되어, 소자 실장 영역(A)의 상부면 상에 노출된 4개의 제1 방열 비아(111, 112, 113, 114)와 연결된다.
제1 방열 패드(121)의 표면에는 반사 금속층(140)이 더 포함될 수 있다. 이 반사 금속층(140)은 제1 방열 패드(121)의 상부 표면에만 코팅될 수 있으며, 제1 방열 패드(121)의 상부 및 측부 표면까지 코팅될 수도 있다. 이 반사 금속층(140)은 광에 대한 반사 특성이 우수한 금속 물질로 이루어질 수 있으며, 금(Au), 은(Ag) 및 백금(Pt) 중 어느 하나의 금속 물질을 포함할 수 있다.
또한, 반사 금속층(140)은 반사 특성 외에, 방열 특성을 갖는다. 방열 특성 향상을 위하여, 반사 금속층(140)은 0.1㎜ 내지 30㎜의 두께를 가질 수 있으며, 방열 특성과 패키지 사이즈를 고려할 경우, 10㎜ 내지 15㎜가 최적의 두께 범위가 될 수 있다.
제1 전극 패드(131, 132)는 제1 및 제2 전극 배치 영역(B, C)의 상부면에 접합되며, 소자 실장 영역(A)에 접합된 제1 방열 패드(121)와는 전기적, 물리적으로 분리된 구조를 갖는다. 제1 전극 패드(131, 132)가 전극 배치 영역(B, C)의 상부면에 접합됨에 따라 전극 배치 영역(B, C)의 상부면에 노출된 2개의 제2 방열 비아(115, 116)와 각각 연결된다. 즉, 2개의 전극 패드(131, 132) 중 하나의 제1 전극 패드(131)은 제1 전극 배치 영역(B)의 상부면 상에 노출된 제2 방열 비아(115)와 연결되고, 다른 하나의 제1 전극 패드(132)는 제2 전극 배치 영역(C)의 상부면 상에 노출된 제2 방열 비아(116)와 연결될 수 있다.
제2 방열 패드(122)는 소자 실장 영역(A)의 하부면에 접합되어 소자 실장 영역(A)의 하부면 상에 노출된 4개의 제1 방열 비아(111, 112, 113, 114)와 연결된다.
제2 전극 패드(133, 134)는 제1 및 제2 전극 배치 영역(B, C)의 하부면에 접합되며, 소자 실장 영역(A)에 접합된 제2 방열 패드(122)와는 전기적, 물리적으로 분리된 구조를 갖는다. 2개의 제2 전극 패드(133, 134) 중 하나의 제2 전극 패드(133)는 제1 전극 배치 영역(B)의 하부면 상에 노출된 제2 방열 비아(115)와 연결되고, 다른 하나의 제2 전극 패드(134)는 제2 전극 배치 영역(C)의 하부면 상에 노출된 제2 방열 비아(116)와 연결될 수 있다.
발광소자(150)는 반사 금속층(140)이 코팅된 제1 방열 패드(121) 상에 실장될 수 있다. 도 1에서는 제1 방열 패드(121) 상에 하나의 발광소자(150)가 실장된 것으로 도시되어 있으나, 발광소자(150)는 다수 개가 실장될 수도 있다.
발광소자(150)는 외부 회로와의 전기적 연결을 위하여 제1 및 제2 와이어(161, 162)를 통해 2개의 제1 전극 패드(131, 132)와 연결된다.
형광체층(170)은 발광소자(150)를 덮는 구조로 형성되고, 발광소자(150)로부터 발생된 광의 파장을 변환시키는 형광체를 포함할 수 있다. 형광체층(170)에 포함된 형광체 종류는 발광소자(150)에서 발생되는 광의 파장 영역과, 발광소자 패키지(100)에서 구현하고자 하는 광의 색상에 따라 달라질 수 있다.
일 예로, 발광소자 패키지(100)를 통해 백색광을 구현하고자 하는 경우, 발광소자(150)가 청색 파장 영역의 광을 발생하는 청색 LED(Light Emitting Diode)라면, 형광체층(170)은 황색 형광체를 포함할 수 있다. 즉, 발광소자 패키지(100)는 황색 형광체를 통해 발광소자(150)에서 발생된 광의 일부를 황색 파장 영역의 광으로 변환시키고, 파장 변환된 황색 파장 영역의 광과 청색 파장 영역의 광을 혼합하여 백색광을 구현할 수 있다.
다른 예로, 발광소자 패키지(100)를 통해 백색광을 구현하고자 하는 경우, 발광소자(150)가 자외선 파장 영역의 광을 발생하는 UV LED라면, 형광체층(170)은 청색 형광체, 녹색 형광체 및 적색 형광체를 포함할 수 있다. 즉, 발광소자 패키지(100)는 청색 형광체, 녹색 형광체 및 적색 형광체를 통해 발광소자(150)에서 발생된 광을 청색, 녹색 및 적색 파장 영역의 광으로 변환시키고, 파장 변환된 각 광들을 혼합하여 백색광을 구현할 수 있다.
또한, 형광체층(170)은 형광체 외에 광 확산제를 더 포함할 수 있다. 광 확산제는 형광체 입도의 1/2 이하인 나노 크기의 입도를 가질 수 있으며, 백색을 띄는 입자로, 산화 알루미늄(Al2O3), 이산화규소(SiO2) 및 이산화 티타늄(TiO2) 중 어느 하나의 물질을 포함할 수 있다.
몰딩부(180)는 형광체층(170) 및 발광소자(150)를 몰딩한다.
이하에서는 도 1에 도시된 발광소자 패키지(100)에 포함된 각 구성들의 기능을 구체적으로 설명한다.
발광소자(150)가 발광 동작을 하는 동안, 발광소자(150)에서는 열이 발생한다. 이 열이 외부로 방출되지 않고 축적될 경우 발광소자(150)가 열화될 수 있으며, 형광체층(170)에 포함된 형광체의 파장 변환 기능 역시 저하될 수 있다.
발광소자 패키지(100)는 발광소자(150)에서 발생된 열을 "제1 방열 패드(121)-제1 방열 비아(111, 112, 113, 114)-제2 방열 패드(122)"로 구성된 제1 열 전달 매체를 통해 외부로 방출할 수 있다.
또한, 발광소자(150)가 발광 동작을 하는 동안, 발광소자(150)와 전기적으로 연결된 제1 금속 패드(131, 132)에도 열이 발생 및 전달될 수 있다. 따라서, 발광소자 패키지(100)는 제1 금속 패드(131, 132)에 발생 및 전달된 열을 "제1 금속 패드(131, 132)-제2 방열 비아(115, 116)-제2 금속 패드(133, 134)"로 구성된 제2 열 전달 매체를 통해 외부로 방출할 수 있다.
따라서, 발광소자 패키지(100)는 발광소자(150)가 발광 동작을 하는 동안, 내부에 열을 축적하지 않고 제1 및 제2 열 전달 매체를 통해 외부로 신속하게 열을 방출함으로써, 전체적인 방열 효율을 향상시킬 수 있다.
또한, 방열 효율을 보다 향상시키기 위하여, 제1 및 제2 열 전달 매체를 구성하는 각 구성 요소들은 높은 열전도율을 갖는 금속 물질로 이루어질 수 있다. 즉, 제1 방열 비아(111, 112, 113, 114), 제2 방열 비아(115, 116), 제1 방열 패드(121), 제2 방열 패드(122), 제1 금속 패드(131, 132) 및 제2 금속 패드(133, 134)는 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 은(Ag) 및 솔더 중 적어도 하나 이상의 금속 물질로 이루어질 수 있다. 이 경우, 상기 각 구성 요소들을 구성하는 금속 물질은 모두 동일할 수도 있으며, 서로 상이할 수도 있다. 또한, 상기 금속 물질에 한정되는 것은 아니며, 높은 열전도율을 갖는 금속 물질이라면 다른 금속 물질도 포함될 수 있다.
한편, 발광소자(150)에서 광이 발생하는 경우, 광의 진행 방향으로 인해 광 손실이 발생할 수 있다. 예를 들어, 도 1에 도시된 발광소자 패키지(100)에서 반사 금속층(140)이 없다고 가정할 경우, 하부면으로 진행하는 광은 제1 방출 패드(121)에 부딪혀 산란되거나(광 신호가 약해짐), 손실될 수 있다. 이는 결과적으로, 발광소자 패키지(100)의 광 추출 효율을 저하시킬 수 있다.
본 발명의 실시예에 따른 발광소자 패키지(100)는 제1 방출 패드(121) 상에 코팅된 반사 금속층(140)을 포함함으로써, 하부면으로 진행하는 광을 반사시켜 발광소자(150)의 측면 또는 상부면을 통해 광을 추출한다. 따라서, 발광소자 패키지(100)는 전체적인 광 추출 효율을 향상시킬 수 있다.
한편, 본 발명의 실시예에 따른 발광소자 패키지(100)는 플립칩 본딩 구조의 발광소자를 이용하는 것이 아니라 와이어 본딩 구조의 발광소자를 이용하는 것으로, 제조 공정을 감소시키고 제조 비용을 줄여 가격 경쟁력을 향상시킬 수 있다.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 발광소자 패키지의 제조 방법을 나타내는 단면도이다.
도 2 및 도 3을 참조하면, 본 발명의 실시예에 따른 발광소자 패키지의 제조 방법은 회로 기판(210)을 마련하는 과정을 포함한다. 먼저, 도 2에서와 같이, 회로 기판(210)을 1개의 소자 실장 영역(A)과, 소자 실장 영역(A)을 기준으로 좌, 우에 위치한 제1 및 제2 전극 배치 영역(B, C)으로 구분한다.
회로 기판(210)은 메탈코어 인쇄회로기판(Metal Core Printed Circuit Board) 또는 절연 물질을 포함하는 기판 등이 될 수 있다. 여기서 절연 물질을 포함하는 기판이란 인쇄회로기판, 세라믹 기판 또는 그 밖의 다양한 반도체 기판 상에 FR1, FR2, FR3 및 FR4 중 어느 하나의 절연 물질이 코팅된 코어 타입의 기판일 수 있다.
소자 실장 영역(A) 상에 4개의 제1 비아홀(H1, H2, H3, H4)을 형성하고, 제1 및 제2 전극 배치 영역(B, C) 상에 각각 1개의 제2 비아홀(H5, H6)을 형성한다. 제1 비아홀(H1, H2, H3, H4) 및 제2 비아홀(H5, H6)은 드릴 가공에 의해 형성될 수 있다.
이후, 도 3에서와 같이, 제1 비아홀(H1, H2, H3, H4) 내부에 금속 물질을 충진하여 4개의 제1 방열 비아(211, 212, 213, 214)를 형성한다. 그리고, 제2 비아홀(H5, H6) 내부에 금속 물질을 충진하여 2개의 제2 방열 비아(215, 216)를 형성한다. 이때, 제1 방열 비아(211, 212, 213, 214) 및 제2 방열 비아(215, 216)는 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 은(Ag) 및 솔더 중 적어도 하나 이상의 금속 물질을 포함할 수 있다.
제1 방열 비아(211, 212, 213, 214)는 소자 실장 영역(A)의 상부면 및 하부면 상에 노출된 구조로 형성될 수 있고, 제2 방열 비아(215, 216)는 제1 및 제2 전극 배치 영역(B, C)의 상부면 및 하부면 상에 노출된 구조로 형성될 수 있다.
도 4를 참조하면, 본 발명의 실시예에 따른 발광소자 패키지의 제조 방법은 회로 기판(210) 상에 제1 방열 패드(221), 제2 방열 패드(222), 제1 전극 패드(231, 232) 및 제2 전극 패드(233, 234)를 형성하는 과정을 포함할 수 있다.
구체적으로, 소자 실장 영역(A)의 상부면 상에 노출된 제1 방열 비아(211, 212, 213, 214)와 연결되도록 제1 방열 패드(221)를 형성한다. 그리고, 제1 및 제2 전극 배치 영역(B, C)의 상부면 상에 노출된 제2 방열 비아(215, 216)와 연결되도록 제1 전극 패드(231, 232)를 형성한다.
제1 방열 패드(221) 및 제1 전극 패드(231, 232)는 하나의 공정으로 제조할 수 있다. 일 예로, 회로기판(210)의 상부면 전체에 금속 물질을 증착시킨 상태에서, 소자 실장 영역(A)과 제1 및 제2 전극 배치 영역(B, C) 사이에 증착된 금속 물질을 선택적으로 제거하는 방식으로 제1 방열 패드(221) 및 제1 전극 패드(231, 232)를 형성할 수 있다.
또한, 소자 실장 영역(A)의 하부면 상에 노출된 제1 방열 비아(211, 212, 213, 214)와 연결되도록 제2 방열 패드(222)를 형성한다. 그리고, 제1 및 제2 전극 배치 영역(B, C)의 하부면 상에 노출된 제2 방열 비아(215, 216)와 연결되도록 제2 전극 패드(233, 234)를 형성한다.
제2 방열 패드(222) 및 제2 전극 패드(233, 234) 역시 하나의 공정으로 제조할 수 있다. 일 예로, 회로기판(210)의 하부면 전체에 금속 물질을 증착시킨 상태에서, 소장 실장 영역(A)과 제1 및 제2 전극 배치 영역(B, C) 사이에 증착된 금속 물질을 선택적으로 제거하는 방식으로 제2 방열 패드(222) 및 제2 전극 패드(233, 234)를 형성할 수 있다.
제1 방열 패드(221), 제2 방열 패드(222), 제1 전극 패드(231, 232) 및 제2 전극 패드(233, 234)는 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 은(Ag) 및 솔더 중 적어도 하나 이상의 금속 물질로 이루어질 수 있다. 이 경우, 상기 각 구성 요소들을 구성하는 금속 물질은 모두 동일할 수도 있으며, 서로 상이할 수도 있다.
도 5를 참조하면, 본 발명의 실시예에 따른 발광소자 패키지의 제조 방법은 제1 방열 패드(221) 상에 반사 금속층(240)을 코팅하는 과정을 포함할 수 있다. 도 4에 도시된 회로 기판(210) 상에서 제1 방열 패드(221)의 표면 상에 광에 대한 반사 특성이 우수한 금(Au), 은(Ag) 및 백금(Pt) 중 어느 하나의 금속 물질을 코팅하여 반사 금속층(240)을 형성할 수 있다. 여기서, 반사 금속층(240)은 반사 특성 외에 방열 특성을 갖는 것으로, 0.1㎜ 내지 30㎜의 두께로 형성될 수 있다. 바람직하게, 반사 금속층(250)은 10㎜ 내지 15㎜의 두께로 형성될 수 있다.
도 6을 참조하면, 본 발명의 실시예에 따른 발광소자 패키지의 제조 방법은 반사 금속층(240)이 형성된 제1 방열 패드(221) 상에 발광소자(250)를 실장하는 과정을 포함할 수 있다. 발광소자(250)는 상부면에 2개의 전극(251, 252)이 위치한 수평형 구조를 가질 수 있으며, 질화물계 반도체 물질로 이루어질 수 있다. 발광소자(250)를 제1 방열 패드(221) 상에 실장시킨 후, 2개의 전극(251, 252) 각각과 2개의 제1 전극 패드(231, 232)를 제1 및 제2 와이어(261, 262)로 연결한다. 제1 및 제2 와이어(261, 262)는 금(Au)으로 이루어질 수 있다.
도 7을 참조하면, 본 발명의 실시예에 따른 발광소자 패키지의 제조 방법은 발광소자(250) 상부에 형광체 수지(270)를 도포하는 과정을 포함할 수 있다.
형광체 수지(270)는 실리콘 수지 또는 에폭시 수지, 광의 파장 변환을 위한 형광체 및 광 확산제가 혼합된 물질일 수 있다. 형광체 수지(270)는 발광소자(250)에서 발생되는 광의 파장 영역과, 발광소자 패키지를 이용하여 구현하고자 하는 광의 색상에 따라 적어도 한 종류 이상의 형광체를 포함할 수 있다. 예를 들어, 형광체 수지(270)는 YAG, TAG, LuAG 등의 형광체를 포함할 수 있다. 또한, 형광체 수지(270)는 형광체 입도의 1/2 이하, 즉, 나노 크기의 입도를 갖는 광 확산제를 포함할 수 있다. 광 확산제는 백색을 띄는 입자로, 산화 알루미늄(Al2O3), 이산화규소(SiO2) 및 이산화 티타늄(TiO2) 중 어느 하나가 포함될 수 있다.
형광체 수지(270)가 도포되면, 형광체 수지(270)에 열을 가하여 경화시키는 공정을 수행할 수 있다.
도 8을 참조하면, 본 발명의 실시예에 따른 발광소자 패키지의 제조 방법은 형광체 수지(270) 상부에 몰딩 수지(280)를 도포하는 과정을 포함할 수 있다. 몰딩 수지(280)는 발광소자(250) 및 형광체 수지(270)를 외부 충격으로부터 보호하기 위한 것으로, 실리콘 수지로 이루어질 수 있다.
형광체 수지(270) 및 몰딩 수지(280)는 도포시, 수지 물질의 표면 장력 및 점도에 의해 돔 형상으로 형성될 수 있다. 따라서, 몰딩 수지(280)과 공기층 간의 계면에서 빛이 굴절되어 외부로 추출되도록 함으로써, 광 추출 효율을 증가시킬 수 있다.
도 2 내지 도 8에 도시된 방법으로 제조된 발광소자 패키지(200)는 "제1 방열 패드(221)-제1 방열 비아(211, 212, 213, 214)-제2 방열 패드(222)"로 구성된 제1 열 전달 매체와, "제1 금속 패드(231, 232)-제2 방열 비아(215, 216)-제2 금속 패드(233, 234)"로 구성된 제2 열 전달 매체를 통해 발광 동작시 발생하는 열을 효율적으로 방출할 수 있다. 따라서, 발광소자 패키지(200)의 열 방출 효율을 향상시킬 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100, 200 : 발광소자 패키지 110, 210 : 회로 기판
111, 112, 113, 114, 211, 212, 213, 214 : 제1 방열 비아
115, 116, 215, 216 : 제2 방열 비아
121, 221 : 제1 방열 패드 122, 222 : 제2 방열 패드
131, 132, 231, 232 : 제1 금속 패드
133, 134, 233, 234 : 제2 금속 패드
140, 240 : 반사 금속층

Claims (16)

  1. 적어도 하나의 소자 실장 영역 및 복수의 전극 배치 영역을 포함하고, 상기 소자 실장 영역의 상부면 및 하부면 상에 노출되는 적어도 하나의 제1 방열 비아를 포함하며, 상기 복수의 전극 배치 영역의 상부면 및 하부면 상에 노출되는 복수의 제2 방열 비아를 포함하는 회로기판;
    상기 소자 실장 영역의 상부면에 접합되어 상기 제1 방열 비아와 연결되는 적어도 하나의 제1 방열 패드;
    상기 제1 방열 패드 상에 실장된 적어도 하나의 발광소자;
    상기 전극 배치 영역의 상부면에 접합되어 상기 제2 방열 비아와 연결되는 복수의 제1 전극 패드; 및
    상기 발광소자와 상기 제1 전극 패드를 전기적으로 연결하는 복수의 와이어
    를 포함하는 발광소자 패키지.
  2. 제1항에 있어서,
    상기 소자 실장 영역의 하부면에 접합되어 상기 제1 방열 비아와 연결되는 적어도 하나의 제2 방열 패드; 및
    상기 전극 배치 영역의 하부면에 접합되어 상기 제2 방열 비아와 연결되는 복수의 제2 전극 패드
    를 더 포함하는 발광소자 패키지.
  3. 제2항에 있어서,
    상기 제1 방열 비아, 상기 제2 방열 비아, 상기 제1 방열 패드, 상기 제2 방열 패드, 상기 제1 금속 패드 및 상기 제2 금속 패드는 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 은(Ag) 및 솔더 중 적어도 하나 이상의 금속 물질로 이루어진 발광소자 패키지.
  4. 제1항에 있어서,
    상기 제1 방열 패드의 표면에 코팅된 반사 금속층을 더 포함하는 발광소자 패키지.
  5. 제4항에 있어서,
    상기 반사 금속층은 0.1㎜ 내지 30㎜의 두께를 갖는 발광소자 패키지.
  6. 제4항에 있어서,
    상기 반사 금속층은 금(Au), 은(Ag) 및 백금(Pt) 중 어느 하나의 금속 물질로 이루어진 발광소자 패키지.
  7. 제1항에 있어서,
    상기 발광소자는 청색 파장 영역의 광을 발생하는 청색 LED인 발광소자 패키지.
  8. 제7항에 있어서,
    상기 발광소자 상에 형성되고, 황색 형광체를 포함하는 형광체층; 및
    상기 형광체층 상에 형성된 몰딩부
    를 더 포함하는 발광소자 패키지.
  9. 제1항에 있어서,
    상기 회로기판은,
    메탈코어 인쇄회로기판(Metal Core Printed Circuit Board) 및 FR4를 포함하는 기판 중 어느 하나인 발광소자 패키지.
  10. 적어도 하나의 소자 실장 영역 및 복수의 전극 배치 영역을 포함하고, 상기 소자 실장 영역의 상부면 및 하부면 상에 노출되는 적어도 하나의 제1 방열 비아를 포함하며, 상기 복수의 전극 배치 영역의 상부면 및 하부면 상에 노출되는 복수의 제2 방열 비아를 포함하는 회로기판을 마련하는 단계;
    상기 제1 방열 비아와 연결되도록 상기 소자 실장 영역의 상부면에 적어도 하나의 제1 방열 패드를 형성하는 단계;
    상기 제2 방열 비아와 연결되도록 상기 전극 배치 영역의 상부면에 복수의 제1 전극 패드를 형성하는 단계;
    상기 제1 방열 패드 상에 적어도 하나의 발광소자를 실장하는 단계; 및
    상기 발광소자와 상기 제1 전극 패드가 전기적으로 연결되도록 와이어 본딩하는 단계
    를 포함하는 발광소자 패키지의 제조 방법.
  11. 제10항에 있어서,
    상기 회로기판을 마련하는 단계는,
    상기 회로기판의 소자 실장 영역 상에 적어도 하나의 제1 비아홀을 형성하는 단계;
    상기 회로기판의 전극 배치 영역 상에 복수의 제2 비아홀을 형성하는 단계;
    상기 제1 비아홀 내부에 금속 물질을 충진하여 상기 제1 방열 비아를 형성하는 단계; 및
    상기 제2 비아홀 내부에 금속 물질을 충진하여 상기 제2 방열 비아를 형성하는 단계
    를 포함하는 발광소자 패키지의 제조 방법.
  12. 제10항에 있어서,
    상기 제1 방열 비아와 연결되도록 상기 소자 실장 영역의 하부면에 적어도 하나의 제2 방열 패드를 형성하는 단계; 및
    상기 제2 방열 비아와 연결되도록 상기 전극 배치 영역의 하부면에 복수의 제2 전극 패드를 형성하는 단계
    를 더 포함하는 발광소자 패키지의 제조 방법.
  13. 제10항에 있어서,
    상기 제1 방열 패드의 표면에 금속 물질을 코팅하여 반사 금속층을 형성하는 단계
    를 더 포함하는 발광소자 패키지의 제조 방법.
  14. 제13항에 있어서,
    상기 반사 금속층을 형성하는 단계는,
    상기 제1 방열 패드의 표면에 상기 금속 물질을 0.1㎜ 내지 30㎜의 두께로 코팅하는 발광소자 패키지의 제조 방법.
  15. 제10항에 있어서,
    상기 발광소자는 청색 파장 영역의 광을 발생하는 청색 LED인 발광소자 패키지의 제조 방법.
  16. 제15항에 있어서,
    상기 발광소자 상부에 황색 형광체를 포함하는 형광체 수지를 도포하는 단계; 및
    상기 형광체 수지 상에 몰딩 수지를 도포하는 단계
    를 더 포함하는 발광소자 패키지의 제조 방법.
KR1020110022367A 2011-03-14 2011-03-14 발광소자 패키지 및 그 제조 방법 KR101847938B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110022367A KR101847938B1 (ko) 2011-03-14 2011-03-14 발광소자 패키지 및 그 제조 방법
US13/414,179 US8866376B2 (en) 2011-03-14 2012-03-07 Light emitting device package and manufacturing method thereof
EP12158692A EP2500956A2 (en) 2011-03-14 2012-03-09 Light emitting device package and manufacturing method thereof
JP2012057588A JP2012195587A (ja) 2011-03-14 2012-03-14 発光素子パッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110022367A KR101847938B1 (ko) 2011-03-14 2011-03-14 발광소자 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120104761A true KR20120104761A (ko) 2012-09-24
KR101847938B1 KR101847938B1 (ko) 2018-04-13

Family

ID=45808305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110022367A KR101847938B1 (ko) 2011-03-14 2011-03-14 발광소자 패키지 및 그 제조 방법

Country Status (4)

Country Link
US (1) US8866376B2 (ko)
EP (1) EP2500956A2 (ko)
JP (1) JP2012195587A (ko)
KR (1) KR101847938B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014092296A1 (ko) * 2012-12-14 2014-06-19 ㈜ 아모엘이디 방열 비아 형성 바리스터 기판 및 그 제조 방법
KR101415929B1 (ko) * 2012-11-28 2014-07-04 주식회사 루멘스 발광장치 및 이를 구비하는 발광장치 어셈블리
KR200473652Y1 (ko) * 2012-10-25 2014-07-17 차오-친 예 Ｌｅｄ 방열 구조
KR20160067571A (ko) * 2014-12-04 2016-06-14 삼성전기주식회사 인쇄회로기판
KR20160078187A (ko) * 2014-12-24 2016-07-04 삼성전기주식회사 인쇄회로기판

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140021910A (ko) * 2012-08-13 2014-02-21 삼성전기주식회사 코어기판 및 이를 이용한 인쇄회로기판
US9538633B2 (en) * 2012-12-13 2017-01-03 Nvidia Corporation Passive cooling system integrated into a printed circuit board for cooling electronic components
DE102013100470A1 (de) * 2013-01-17 2014-07-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
CN103237412B (zh) * 2013-03-27 2016-03-23 苏州远创达科技有限公司 一种电子件安装结构及制作方法、电子件产品
JP5725076B2 (ja) * 2013-04-23 2015-05-27 ウシオ電機株式会社 交流用発光装置
US9502628B2 (en) 2013-11-06 2016-11-22 Starlite Led Inc. LED package and method of manufacturing the same
US10429509B2 (en) * 2014-12-24 2019-10-01 Stmicroelectronics Pte Ltd. Molded proximity sensor
CN107431109B (zh) 2015-03-11 2020-02-07 亮锐控股有限公司 发光设备冷却
DE202015103290U1 (de) * 2015-04-29 2016-08-01 Tridonic Jennersdorf Gmbh LED-Linse mit integrierter Verbindungstechnik
JP6471641B2 (ja) * 2015-08-04 2019-02-20 日亜化学工業株式会社 発光装置の製造方法
KR102465695B1 (ko) * 2015-12-23 2022-11-16 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지
KR102634692B1 (ko) * 2016-02-12 2024-02-08 삼성전자주식회사 반도체 발광 소자 패키지
US10824054B2 (en) 2017-01-24 2020-11-03 Lg Electronics Inc. Mobile terminal
WO2018139790A1 (ko) * 2017-01-24 2018-08-02 엘지전자 주식회사 이동 단말기
DE102017104386A1 (de) 2017-03-02 2018-09-06 HELLA GmbH & Co. KGaA Verfahren zur Herstellung einer elektrischen Baugruppe
CN108198933B (zh) * 2018-01-02 2020-01-31 扬州乾照光电有限公司 一种led芯片、制备方法及led晶片
CN111370556B (zh) * 2020-04-08 2021-04-30 广东良友科技有限公司 一种led支架光源封装结构及其工艺
WO2023117279A1 (de) * 2021-12-22 2023-06-29 Ams-Osram International Gmbh Optoelektronische halbleitervorrichtung und verfahren zur herstellung eines optoelektronischen halbleitervorrichtung

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3832877B2 (ja) * 1995-07-26 2006-10-11 日亜化学工業株式会社 セラミックスｌｅｄパッケージおよびその製造方法
JP2001297603A (ja) 2000-04-12 2001-10-26 Bridgestone Corp 線状発光体
DE10020465A1 (de) * 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement mit Lumineszenzkonversionselement
TW462121B (en) * 2000-09-19 2001-11-01 Siliconware Precision Industries Co Ltd Heat sink type ball grid array package
JP2004282004A (ja) * 2002-09-17 2004-10-07 Daiwa Kogyo:Kk 発光素子搭載用基板及びその製造方法
CN100472822C (zh) 2003-09-19 2009-03-25 松下电器产业株式会社 照明装置
US7196459B2 (en) * 2003-12-05 2007-03-27 International Resistive Co. Of Texas, L.P. Light emitting assembly with heat dissipating support
JP4325412B2 (ja) * 2004-01-21 2009-09-02 日亜化学工業株式会社 発光装置及び発光装置の製造方法
JP4780939B2 (ja) 2004-07-28 2011-09-28 京セラ株式会社 発光装置
KR101204115B1 (ko) * 2005-02-18 2012-11-22 니치아 카가쿠 고교 가부시키가이샤 배광 특성을 제어하기 위한 렌즈를 구비한 발광 장치
JP4876426B2 (ja) * 2005-04-08 2012-02-15 日亜化学工業株式会社 耐熱性及び耐光性に優れる発光装置
JP2007173369A (ja) 2005-12-20 2007-07-05 Rohm Co Ltd 半導体発光素子及び半導体発光素子の製造方法
JP2007273592A (ja) 2006-03-30 2007-10-18 Kyocera Corp 発光素子用配線基板および発光装置
US7808013B2 (en) 2006-10-31 2010-10-05 Cree, Inc. Integrated heat spreaders for light emitting devices (LEDs) and related assemblies
KR100818518B1 (ko) * 2007-03-14 2008-03-31 삼성전기주식회사 Ｌｅｄ 패키지
TW200843130A (en) 2007-04-17 2008-11-01 Wen Lin Package structure of a surface-mount high-power light emitting diode chip and method of making the same
JP4771179B2 (ja) * 2007-05-31 2011-09-14 東芝ライテック株式会社 照明装置
EP2190035A4 (en) * 2007-07-30 2014-01-08 Sharp Kk LIGHT-EMITTING DEVICE, LIGHTING APPARATUS, AND WHITE HALL WITH LIGHTING APPARATUS
JP5041593B2 (ja) 2007-08-28 2012-10-03 シチズン電子株式会社 チップ型半導体装置の製造方法
JP2009117536A (ja) 2007-11-05 2009-05-28 Towa Corp 樹脂封止発光体及びその製造方法
JP2009164311A (ja) 2007-12-28 2009-07-23 Sumitomo Metal Electronics Devices Inc 発光素子搭載用基板およびその製造方法およびそれを用いた発光装置
JP2009239036A (ja) * 2008-03-27 2009-10-15 Hitachi Aic Inc Ｌｅｄ基板
US20090273002A1 (en) * 2008-05-05 2009-11-05 Wen-Chih Chiou LED Package Structure and Fabrication Method
KR101476422B1 (ko) 2008-06-30 2014-12-26 서울반도체 주식회사 인쇄회로기판 및 그를 이용한 ｌｅｄ 모듈
US8337214B2 (en) * 2009-11-13 2012-12-25 Cree, Inc. Electrical connectors and light emitting device package and methods of assembling the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200473652Y1 (ko) * 2012-10-25 2014-07-17 차오-친 예 Ｌｅｄ 방열 구조
KR101415929B1 (ko) * 2012-11-28 2014-07-04 주식회사 루멘스 발광장치 및 이를 구비하는 발광장치 어셈블리
WO2014092296A1 (ko) * 2012-12-14 2014-06-19 ㈜ 아모엘이디 방열 비아 형성 바리스터 기판 및 그 제조 방법
KR20160067571A (ko) * 2014-12-04 2016-06-14 삼성전기주식회사 인쇄회로기판
KR20160078187A (ko) * 2014-12-24 2016-07-04 삼성전기주식회사 인쇄회로기판

Also Published As

Publication number Publication date
KR101847938B1 (ko) 2018-04-13
JP2012195587A (ja) 2012-10-11
US8866376B2 (en) 2014-10-21
US20120236568A1 (en) 2012-09-20
EP2500956A2 (en) 2012-09-19

Similar Documents

Publication Publication Date Title
KR101847938B1 (ko) 발광소자 패키지 및 그 제조 방법
US10374136B2 (en) Light emitting apparatus
JP7054025B2 (ja) 発光装置
CN104716247B (zh) 发光装置
JP6107510B2 (ja) 発光装置及びその製造方法
TWI645583B (zh) 具有波長轉換材料之密封之發光二極體模組
JP6065811B2 (ja) 発光装置及びその製造方法
JP5569389B2 (ja) 発光装置の製造方法及び発光装置
JP2008060542A (ja) 発光装置、発光装置の製造方法、及びこれを備えた光源装置
US11114583B2 (en) Light emitting device encapsulated above electrodes
JP2012069645A (ja) 半導体発光装置及びその製造方法
JP2015128092A (ja) 発光装置
KR101012936B1 (ko) 광투과성 기판을 사용하여 봉지된 발광다이오드 패키지 및 그의 제조방법
JP2013143496A (ja) Ｌｅｄパッケージ及びその製造方法
JP2016086168A (ja) 発光装置およびその製造方法
TW201208108A (en) Chip-type LED package and light emitting apparatus having the same
US20110210356A1 (en) Semiconductor package and fabrication method thereof
JP6326830B2 (ja) 発光装置及びそれを備える照明装置
KR20120104762A (ko) 발광 소자 모듈 및 그 제조 방법
KR101237685B1 (ko) 방열 기판 및 그 제조방법
JP2014072520A (ja) 発光装置
JP2013026590A (ja) 発光装置の製造方法
JP2017034133A (ja) 半導体発光装置
JP6597135B2 (ja) 発光装置
KR20140026159A (ko) 반도체 소자 구조물을 제조하는 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E90F Notification of reason for final refusal
X701 Decision to grant (after re-examination)
GRNT Written decision to grant