KR20120101591A - 전자 부품 - Google Patents

전자 부품 Download PDF

Info

Publication number
KR20120101591A
KR20120101591A KR1020127020700A KR20127020700A KR20120101591A KR 20120101591 A KR20120101591 A KR 20120101591A KR 1020127020700 A KR1020127020700 A KR 1020127020700A KR 20127020700 A KR20127020700 A KR 20127020700A KR 20120101591 A KR20120101591 A KR 20120101591A
Authority
KR
South Korea
Prior art keywords
terminal
semiconductor chip
wiring board
electronic component
multilayer wiring
Prior art date
Application number
KR1020127020700A
Other languages
English (en)
Inventor
오사무 시마다
Original Assignee
다이니폰 인사츠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이니폰 인사츠 가부시키가이샤 filed Critical 다이니폰 인사츠 가부시키가이샤
Publication of KR20120101591A publication Critical patent/KR20120101591A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 다층 배선판에 반도체칩(반도체 소자) 및 수동 부품이 집적되고, 반도체칩 및 수동 부품이 피드백 회로를 구성하는 전자 부품에 있어서, 반도체칩(반도체 소자)의 입력 단부 및 출력 단부 사이를 전기적으로 분리한다.
본 발명에 따르면, 다층 배선판과, 상기 다층 배선판의 주면 상 또는 내부에 배치되는 반도체칩과, 상기 다층 배선판의 내부에 배치되어, 상기 반도체칩의 입력 단부 및 출력 단부에 각각 접속되는 제1 단자 및 제2 단자를 갖는 수동 부품을 구비하고, 상기 다층 배선판을 구성하는 도전성 부재가, 그 상기 제1 단자와 상기 제2 단자 중 적어도 한쪽으로부터의 거리가, 상기 제1 단자와 제2 단자간의 거리보다도 작아지는 위치에 배치되어 이루어지도록 하여 전자 부품을 구성한다.

Description

전자 부품{ELECTRONIC COMPONENT}
본 발명은 다층 배선판이 반도체칩 및 수동 부품을 집적해서 이루어지는 고밀도 실장의 전자 부품에 관한 것이다.
전자 기기의 소형화, 경량화, 박형화 등에 따라 전자 부품을 복합화(복수의 전자 부품을 조합해서 하나의 전자 부품으로 함)해서 고밀도 실장한 전자 부품의 개발이 진행되고 있다. 고밀도 실장에 관해서는, 예를 들어 다층 배선판에 반도체칩(반도체 소자)과 수동 부품(인덕터, 캐패시터, 저항기)을 집적하여 하나의 전자 부품(예를 들어, 하이브리드(혼성) IC(집적 회로))을 구성한다.
한편, 반도체칩(반도체 소자)을 중심으로 한 피드백 회로를 구성하기 위해서는, 반도체칩(반도체 소자)에 귀환(피드백) 소자를 접속한다. 예를 들어, 반도체칩(반도체 소자)의 입력 단부 및 출력 단부 사이에 수동 부품(귀환 소자)을 접속하고, 신호가 출력측으로부터 입력측으로 피드백하도록 구성한다(예를 들어, 특허문헌 1 참조).
이러한 피드백 회로를 구성하는 경우에는, 반도체칩(반도체 소자)의 입력 단부 및 출력 단부 사이를 전기적으로 분리할 필요가 있다. 만약 입력 단부 및 출력 단부간의 분리가 양호하게 행해지지 않으면, 출력 단부로부터의 출력 신호가 공진 상태가 되어, 원하는 출력 신호를 얻을 수 없게 되어 버린다. 나아가, 반도체칩(반도체 소자) 자체가 상술한 공진의 영향에 의해 파괴되어 버릴 경우도 있다.
그러나, 반도체칩(반도체 소자)과 수동 부품을 다층 배선판에 조립하여 고밀도 실장하여 이루어지는 전자 부품에 있어서는, 배선 기판 사이가 협소화되어 있는 것 등에 기인하여, 상술한 바와 같은 반도체칩(반도체 소자)의 입력 단부 및 출력 단부 사이를 전기적으로 분리할 수 있는 수단을 마련하는 것은 곤란하다.
일본 특허 공개 제2001-085803 공보
본 발명은 다층 배선판에 반도체칩(반도체 소자) 및 수동 부품이 집적되고, 반도체칩 및 수동 부품이 피드백 회로를 구성하는 전자 부품에 있어서, 반도체칩(반도체 소자)의 입력 단부 및 출력 단부 사이를 전기적으로 분리하는 것을 목적으로 한다.
본 발명의 한 형태에 관한 전자 부품은, 다층 배선판과, 상기 다층 배선판의 주면 상 또는 내부에 배치되는 반도체칩과, 상기 다층 배선판의 내부에 배치되어, 상기 반도체칩의 입력 단부 및 출력 단부에 각각 접속되는 제1 단자 및 제2 단자를 갖는 수동 부품을 구비하고, 상기 다층 배선판을 구성하는 도전성 부재가, 그 상기 제1 단자와 상기 제2 단자 중 적어도 한쪽으로부터의 거리가, 상기 제1 단자와 제2 단자간의 거리보다도 작아지는 위치에 배치되어 이루어진다.
본 발명에 따르면, 다층 배선판에 반도체칩(반도체 소자) 및 수동 부품이 집적되고, 반도체칩 및 수동 부품이 피드백 회로를 구성하는 전자 부품에 있어서, 반도체칩(반도체 소자)의 입력 단부 및 출력 단부 사이를 전기적으로 분리할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 전자 부품을 표현하는 단면도이다.
도 2는 도 1에 도시하는 전자 부품의 반도체칩과 수동 부품으로 구성되는 회로의 일례를 표현하는 회로도이다.
도 3은 도 1에 도시하는 전자 부품의, 수동 부품의 근방을 확대해서 도시하는 확대 사시도이다.
도 4는 본 발명의 비교예에 관한 전자 부품을 표현하는 단면도이다.
도 5는 도 4에 도시하는 전자 부품에 있어서의 반도체칩 및 수동 부품을 위에서 본 상태를 도시하는 평면도이다.
도 6은 도 1에 도시하는 전자 부품의 제조 공정을 도시하는 도면이다.
도 7은 도 1에 도시하는 전자 부품의 제조 공정을 도시하는 도면이다.
도 8은 도 1에 도시하는 전자 부품의 제조 공정을 도시하는 도면이다.
도 9는 도 1에 도시하는 전자 부품의 제조 공정을 도시하는 도면이다.
도 10은 도 1에 도시하는 전자 부품의 제조 공정을 도시하는 도면이다.
도 11은 도 1에 도시하는 전자 부품의 제조 공정을 도시하는 도면이다.
도 12는 도 1에 도시하는 전자 부품의 제조 공정을 도시하는 도면이다.
도 13은 본 발명의 제2 실시 형태에 따른 전자 부품을 표현하는 단면도이다.
도 14는 도 13에 나타내는 전자 부품의 수동 부품 근방을 도시하는 평면도이다.
도 15는 본 발명의 제3 실시 형태에 따른 전자 부품을 표현하는 단면도이다.
도 16은 도 1에 도시하는 전자 부품의 반도체칩과 수동 부품으로 구성되는 회로의 일례를 표현하는 회로도이다.
이하, 도면을 참조하여 본 발명의 실시 형태를 상세하게 설명한다.
(제1 실시 형태)
도 1은, 본 발명의 제1 실시 형태에 있어서의 전자 부품(100)을 표현하는 단면도이다. 전자 부품(100)은 다층 배선판(110), 반도체칩(120), 수동 부품(130), 밀봉층(140) 및 보호층(150)을 갖고 있다.
다층 배선판(110)은 절연층(111 내지 115) 및 배선층(L1 내지 L6)을 갖는다. 배선층(L1 내지 L6)은, 하방으로부터 상방을 향해 차례로 배치되어 있고, 각각이 절연층(111 내지 115)에 의해 전기적으로 절연되어 있다. 또한, 절연층(111 내지 115)은 수지 등의 절연 재료로 구성되는 층이다. 또한, 배선층(L1 내지 L6)은, 금속 등의 도전성 재료의 패턴으로 구성되는 배선을 갖는 층이다. 배선층(L1 내지 L6) 사이는, 도전성 범프 등의 층간 접속부(B1 내지 B5)에서 전기적으로 접속되어 있다.
본 실시 형태에 있어서, 예를 들어 반도체칩(120)은, 실리콘 등의 반도체의 칩으로 구성되며, 증폭기(예를 들어, OP 증폭기)를 구성한다. 또한, 반도체칩(120)의 상면 좌측 단부에는 입력 단부(121)가 설치되어 있고, 반도체칩(120)의 상면 우측 단부에는 출력 단부(122)가 설치되어 있다. 반도체칩(120)은 입력 단부(121)에 입력된 신호를 증폭하여, 출력 단부(122)에 출력한다. 또한, 입력 단부(121) 및 출력 단부(122)는, 각각 와이어(W)에 의해 다층 배선판(110)의 배선층(L1) 내의 배선에 접속되어 있다.
본 실시 형태에 있어서는, 수동 부품(130)이 다층 배선판(110)의 내부이며, 반도체칩(120)의 직하에 있어서 대향하도록 설치되어 있다. 수동 부품(130)의 제1 단자(131) 및 제2 단자(132)는 각각 배선층(L2)에 땜납 등으로 접속된다. 그 결과, 수동 부품(130)의 제1 단자(131) 및 제2 단자(132)는, 각각 배선층(L2), 층간 접속부(B1), 배선층(L1), 와이어(W)를 경유하여, 반도체칩(120)의 입력 단부(121), 출력 단부(122)에 접속되어 피드백 회로를 구성한다.
수동 부품(130)은 귀환(피드백) 소자이며, 예를 들어 인덕터, 캐패시터, 저항기 등을 구성하는 칩 부품이다.
수동 부품(130)이 저항기를 구성하는 칩 부품인 것으로 하면, 상술한 피드백 회로는, 도 2에 도시한 바와 같은 회로를 구성하게 된다. 즉, 증폭기(AMP)와 귀환 저항 소자(R)를 조합한 아날로그 회로를 구성한다.
밀봉층(140)은 반도체칩(120)을 밀봉하여, 외계로부터 보호하기 위한, 예를 들어 수지의 층이다.
보호층(150)은 배선층(L6)을 외계로부터 보호하기 위한, 예를 들어 레지스트층이다. 보호층(150)에는 개구가 형성되며, 외부 회로 및 외부 소자와 전기적으로 접속하기 위한 도시하지 않은 금속 단자가 형성되어 있다.
도 3은, 수동 부품(130)의 근방을 확대해서 도시하는 확대 사시도이다. 도 3은, 본 실시 형태에 있어서의 특징을 명확히 하기 위해, 도 1에 도시하는 전자 부품과 비교해서 상하를 역회전해서 나타내고 있다.
도 3에 도시한 바와 같이, 수동 부품(130)의 제1 단자(131) 및 제2 단자(132)에 다층 배선판(110)을 구성하는 도전성 부재인 배선층(L2)의 배선(L2a, L2b)이 접속되고, 배선층(L4)의 배선(L4a, L4b)이 근접해서 배치되어 있다. 또한, 제1 단자(131) 및 제2 단자(132)간의 거리 D2와 비교하여 제1 단자(131) 및 제2 단자(132)와 배선(L4a, L4b)의 거리 D1을 작게 하고 있다.
그 결과, 수동 부품(130)의 제1 단자(131) 및 제2 단자(132)로부터 발생하는 AC 노이즈는 배선(L4a, L4b)에서 흡수되게 된다. 따라서, 이 AC 노이즈가 반도체칩(120)에 중첩되는 것을 방지할 수 있으므로, 반도체칩(120)의 입력 단부(121) 및 출력 단부(122)의 전기적 분리를 행할 수 있게 된다. 그 결과, 반도체칩(120)의 공진을 방지하고, 원하는 출력 신호를 얻을 수 있을 뿐 아니라, 반도체칩(120)의 파괴를 방지할 수 있다.
또한, 배선(L4a, L4b)을 접지에 접속할 수 있다. 이 경우, 상술한 AC 노이즈는 다층 배선판, 즉 전자 부품의 외부에 방출되므로, AC 노이즈의 반도체칩(120)에 대한 중첩을 더욱 효과적으로 억제할 수 있어, 반도체칩(120)의 입력 단부(121) 및 출력 단부(122)의 전기적 분리를 보다 확실하게 행할 수 있다.
또한, 본 실시 형태에 있어서는, 수동 소자(130)의 제1 단자(131) 및 제2 단자(132) 각각에 대하여 배선(L4a) 및 배선(L4b)을 거리 D1에 의해 근접 배치하고 있지만, 배선(L4a) 및 배선(L4b) 중 어느 하나를 제1 단자(131) 또는 제2 단자(132)에 대하여 거리 D1에 의해 근접 배치하면, 상술한 작용 효과를 발휘할 수 있다. 단, 본 실시 형태에 도시한 바와 같이, 제1 단자(131) 및 제2 단자(132) 각각에 대하여 배선(L4a) 및 배선(L4b)을 거리 D1에 의해 근접 배치하면, 상술한 작용 효과를 더욱 효과적으로 발휘할 수 있게 된다.
또한, 본 실시 형태에서는, 수동 부품(130)이 다층 배선판(110)의 내부와 반도체칩(120)의 직하에서 대향하도록 해서 배치되어 있다. 따라서, 수동 부품(130)은, 그의 하방에 위치하는 배선층(L3 내지 L6) 및 그의 상방에 위치하는 반도체칩(120)에 의해 실드되어, 외부 노이즈의 유입을 저감시킬 수 있다. 또한, 수동 부품(130)이 반도체칩(120)의 바로 아래에 배치됨으로써, 수동 부품(130)과 반도체칩(120)간의 배선 길이가 저감되므로, 수동 부품(130)에 대한 외부 노이즈의 영향을 더욱 저감시킬 수 있다.
또한, 본 실시 형태에 있어서는, 다층 배선판(110)에 있어서, 배선(L4a) 및 배선(L4b)을 수동 부품(130)의 하방에 위치시키고 있지만, 그 상방에 위치시킬 수도 있다.
(비교예)
도 4는, 본 발명의 비교예에 관한 전자 부품(100X)을 표현하는 단면도이다. 도 5는, 반도체칩(120X) 및 수동 부품(130X)을 위에서 본 상태를 도시하는 평면도이다. 전자 부품(100X)은 다층 배선판(110X), 반도체칩(120X), 수동 부품(130X), 밀봉층(140X) 및 보호층(150X)을 갖는다. 배선층(L1X 내지 L6X)은, 하방으로부터 상방을 향해 차례로 배치되어 있고, 각각이 절연층(111X 내지 115X)에 의해 전기적으로 절연되어 있다. 또한, 절연층(111X 내지 115X)은 수지 등의 절연 재료로 구성되는 층이다. 또한, 배선층(L1X 내지 L6X)은 금속 등의 도전성 재료의 패턴으로 구성되는 배선을 갖는 층이다. 배선층(L1X 내지 L6X) 사이에는, 도전성 범프 등의 층간 접속부(B1X 내지 B5X)에서 전기적으로 접속되어 있다.
도 4 및 도 5에 도시한 바와 같이, 본 비교예에 있어서, 수동 부품(130X)은 다층 배선판(110X)의 내부가 아닌, 다층 배선판(110X)의 주면 상에 반도체칩(120X)과 나란히 배치된다. 수동 부품(130X)의 제1 단자(131X) 및 제2 단자(132X)는 각각 배선층(L1X)의 배선(L11X 및 L12X)에 접속되고, 반도체칩(120X)의 입력 단부(121X) 및 출력 단부(122X)는 와이어(Wx)를 통해 동일하게 배선층(L1X)의 배선(L11X 및 L12X)에 접속된다.
전자 부품(100X)에서는, 다층 배선판(110X) 위에 반도체칩(120X) 및 수동 부품(130X)을 배치하고 있으므로, 수동 부품(130)에서 발생한 AC 노이즈가 반도체칩(120X)에 중첩되지 않도록, 수동 부품(130X)을 반도체칩(120X)으로부터 충분히 이격해서 배치해야 한다. 따라서, 고밀도 실장된 전자 부품을 얻는 것이 곤란해진다.
또한, 수동 부품(130X)이 표면에 노출되어 있기 때문에, 이 수동 부품(130X)은 외부 노이즈의 영향을 받기 쉬워진다. 따라서, 수동 부품(130X)에 대하여 별도 실드 부재를 형성하여, 외부 노이즈의 영향을 줄일 필요가 있다. 따라서, 실드 부재를 형성함으로써, 고밀도 실장된 전자 부품을 얻는 것이 곤란해질 뿐 아니라, 실드 부재를 설치한다는 새로운 제조 공정이 요구되므로, 전자 부품(100X)의 제조 공정이 번잡화하게 된다.
(전자 부품(100)의 제조 방법)
이하에 전자 부품(100)의 제조 방법을 설명한다.
전자 부품(100)을 제조할 때에는, 최초로 수동 부품(130)을 내장하는 다층 배선판(110)을 제작한다. 이때, 다층 배선판(110)은 상층부(110A), 중층부(110B), 하층부(110C)로 구분해서 제작한다. 그리고, 상층부(110A), 중층부(110B), 하층부(110C)를 합체함으로써 다층 배선판(110)이 제작된다.
A. 상층부(110A)의 제작(도 6)
상층부(110A)는 절연층(111), 배선층(L1, L2), 수동 부품(130)을 갖는다.
(1) 금속박(21)에의 도전성 범프(22)의 형성(도 6(a))
배선층(L1)이 되는 금속박(예를 들어 동박)(21) 상에 층간 접속부(B1)가 되는 도전성 범프(22)를 형성한다. 도전성 범프(22)는, 예를 들어 도전성 페이스트의 스크린 인쇄에 의해 형성할 수 있다. 도전성 페이스트는, 예를 들어 페이스트상 수지 중에 금속 입자(은, 금, 구리, 땜납 등)를 분산시키고, 휘발성의 용제를 혼합시킨 것이다. 도전성 페이스트를 스크린 인쇄에 의해 금속박(21) 위에 인쇄하고, 거의 원추형인 도전성 범프(22)를 형성할 수 있다.
(2) 금속박(21)에의 프리프레그(23)의 적층(도 6(b))
도전성 범프(22)가 형성된 금속박(21)에 절연층(111)으로 해야 할 프리프레그(23)를 적층한다. 즉, 금속박(21) 위로 프리프레그(23)를 배치하고, 가압한다. 프리프레그(23)는, 예를 들어 에폭시 수지와 같은 경화성 수지를 유리 섬유와 같은 보강재에 함침시킨 것이다. 또한, 경화하기 전에는 반경화 상태에 있고, 열가소성 및 열경화성을 갖는다. 이 적층의 단계에서는 가열하지 않기 때문에, 프리프레그(23)는 미경화 상태로 유지된다.
적층의 결과, 도전성 범프(22)는 프리프레그(23)를 관통한다. 프리프레그(23)가 열가소성?열경화성을 갖는 것과, 도전성 범프(22)의 형상이 거의 원추이기 때문이다.
(3) 금속박(21), 프리프레그(23), 금속박(24)의 적층?가열(도 6(c))
금속박(21), 프리프레그(23)의 적층체에 금속박(24)을 적층하고, 가압한 상태에서 가열한다. 이 결과, 프리프레그(23)가 경화하여 절연층(111)이 되고, 금속박(21, 24)과 견고하게 접속된다. 또한, 도전성 범프(22)(층간 접속부(B1))가 금속박(21, 24)을 전기적으로 접속한다.
금속박(21, 24)의 전기적 도통이 도전성 범프(22)에 의해 이루어져, 스루홀 형성 등의 공정을 필요로 하지 않는다. 이로 인해, 스루홀 형성을 위한 스페이스를 필요로 하지 않아, 고밀도의 실장이 용이하다.
(4) 금속박(21, 24)의 패터닝(도 6(d))
금속박(21, 24)이 패터닝되어 배선층(L1, L2)이 형성된다. 패터닝은, 예를 들어 포토레지스트의 도포?노광에 의한 마스크의 형성, 이 마스크에 의한 금속박(21, 24)의 에칭 등에 의해 실행할 수 있다.
(5) 수동 부품(130)의 실장(도 6(e))
배선층(L2) 위로 수동 부품(130)을 배치하고, 고정시킨다.
B. 중층부(110B)의 제작(도 7)
중층부(110B)는 절연층(112), 일부의 절연층(113), 배선층(L3)에 대응한다.
(1) 금속박(31)에의 도전성 범프(32)의 형성(도 7(a))
이어서, 층간 접속부(B3)의 일부가 되는 금속박(예를 들어 동박)(31) 상에 층간 접속부(B3)의 일부가 되는 도전성 범프(32)를 형성한다.
(2) 금속박(31)에의 프리프레그(33)의 적층(도 7(b))
도전성 범프(32)가 형성된 금속박(31)에, 절연층(113)의 일부로 해야 할 프리프레그(33)를 적층한다. 즉, 금속박(31) 위로 프리프레그(23)를 배치하고, 가압한다. 적층 결과, 도전성 범프(32)는 프리프레그(33)를 관통한다.
(3) 금속박(31), 프리프레그(33), 금속박(34)의 적층?가열(도 7(c))
금속박(31), 프리프레그(33)의 적층체에 금속박(34)을 적층하고, 가압한 상태에서 가열한다. 이 결과, 프리프레그(33)가 경화하여 절연층(33A)이 되고, 금속박(31, 34)과 견고하게 접속된다. 또한, 도전성 범프(32)(층간 접속부(B3)의 일부)가 금속박(31, 34)을 전기적으로 접속한다. 절연층(33A) 및 후술하는 프리프레그(49)가 절연층(113)에 대응한다.
(4) 금속박(31, 34)의 패터닝(도 7(d))
금속박(31, 34)이 패터닝되어, 금속박 패턴(31A) 및 배선층(L3)이 형성된다. 금속박 패턴(31A), 도전성 범프(32) 및 후술하는 도전성 범프(48)가 층간 접속부(B3)에 대응한다.
(5) 배선층(L3)에의 도전성 범프(35)의 형성(도 7(e))
배선층(L3) 위로 층간 접속부(B2)가 되는 도전성 범프(35)를 형성한다.
(6) 배선층(L3)에의 프리프레그(36)의 적층(도 7(f))
배선층(L3)에 절연층(112)으로 해야 할 프리프레그(36)를 적층한다. 즉, 금속박(31) 위로 프리프레그(36)를 배치하고, 가압한다. 적층 결과, 도전성 범프(35)는 프리프레그(36)를 관통한다. 이 적층의 단계에서는 가열하지 않기 때문에, 프리프레그(36)는 미경화 상태로 유지된다.
(7) 관통 구멍(37)의 형성(도 7(g))
금속박(31), 프리프레그(33), 금속박(34), 프리프레그(36)의 적층체에 관통 구멍(37)을 형성한다. 이 관통 구멍(37)은 수동 부품(130)을 수용하기 위한 공간이 된다. 수동 부품(130)이 어느 정도 두꺼울 경우, 이러한 관통 구멍(37)이 필요해진다.
이상에 의해 중층부(110B)가 형성된다. 이때 프리프레그(36)는, 나중에 상층부(110A)와의 접속에 대비하여 미경화된 상태이다. 이 중층부(110B)는, 층간 접속부(B3)의 일부가 되는 금속박 패턴(31A), 도전성 범프(32)를 갖는다. 이 예에서는, 프리프레그(36)와 배선층(L3) 하에 절연층(33A), 도전성 범프(32), 금속박 패턴(31A)의 조합이 배치되어 있다. 경우에 따라, 이 조합을 더 적층해도 좋다.
C. 하층부(110C)의 제작(도 8)
하층부(110C)는 절연층(114, 115), 배선층(L4 내지 L5)을 갖는다.
(1) 배선층(L6), 절연층(115), 배선층(L5)의 적층체의 형성(도 8(a))
다음 공정에 의해 배선층(L6), 절연층(115), 배선층(L5)의 적층체를 형성한다.
1) 금속박(41)(배선층(L6)에 대응)에의 도전성 범프(42)(층간 접속부(B5)에 대응)의 형성
2) 프리프레그(43)의 적층
3) 금속박(44)의 적층, 가열
4) 금속박(41, 44)의 패터닝
이 공정 1) 내지 4)는, 이미 설명한 도 6의 (a) 내지 (d) 및 도 7의 (a) 내지 (d)에 대응하는 공정과 마찬가지이므로 상세한 설명을 생략한다.
(2) 배선층(L5)에의 도전성 범프(45)의 형성(도 8(b))
배선층(L5) 상에 층간 접속부(B4)가 되는 도전성 범프(45)를 형성한다.
(3) 배선층(L5)에의 프리프레그(46)의 적층(도 8(c))
도전성 범프(45)가 형성된 배선층(L5)에 절연층(114)으로 해야 할 프리프레그(46)를 적층한다. 즉, 배선층(L5) 위로 프리프레그(46)를 배치하고, 가압한다. 적층 결과, 도전성 범프(45)는 프리프레그(46)를 관통한다.
(4) 금속박(47)의 적층?가열(도 8(d))
프리프레그(46) 상에 금속박(47)을 적층하고, 가압한 상태에서 가열한다. 이 결과, 프리프레그(46)가 경화하여 절연층(114)이 되고, 배선층(L5), 금속박(47)과 견고하게 접속된다. 또한, 도전성 범프(45)(층간 접속부(B4))가 배선층(L5), 금속박(47)을 전기적으로 접속한다.
(5) 금속박(47)의 패터닝(도 8(e))
금속박(47)이 패터닝되고, 배선층(L4)이 형성된다.
(6) 배선층(L4)에의 도전성 범프(48)의 형성(도 8(f))
배선층(L4) 상에 층간 접속부(B3)의 일부가 되는 도전성 범프(48)를 형성한다.
(7) 배선층(L4)에의 프리프레그(49)의 적층(도 8(g))
도전성 범프(48)가 형성된 배선층(L4)에 절연층(113)의 일부로 해야 할 프리프레그(49)를 적층한다. 즉, 배선층(L4) 위로 프리프레그(49)를 배치하고, 가압한다. 적층 결과, 도전성 범프(48)는 프리프레그(49)를 관통한다.
이상에 의해 하층부(110C)가 형성된다. 이때 프리프레그(49)는, 나중에 중층부(110B)와의 접속에 대비하여 미경화된 상태이다. 이 하층부(110C)는, 층간 접속부(B3)의 일부가 되는 도전성 범프(48)를 갖는다.
D. 상층부(110A), 중층부(110B), 하층부(110C)의 접합(도 9, 도 10)
상층부(110A), 중층부(110B), 하층부(110C)를 접합한다. 즉, 상층부(110A), 중층부(110B), 하층부(110C)를 적층하고, 압력을 가한 상태에서 가열한다. 이때, 상층부(110A)는 도 6의 상태와는 상하가 반대로 배치된다.
프리프레그(36, 49)가 경화함으로써, 상층부(110A), 중층부(110B), 하층부(110C)가 접합한다. 이때, 수동 부품(130)은 관통 구멍(37) 내에 수용, 밀봉된다. 또한, 도전성 범프(48), 금속박 패턴(31A), 도전성 범프(32)가 접속되어, 층간 접속부(B3)가 형성된다. 프리프레그(49)와 절연층(33A)이 접속되어, 절연층(113)이 형성된다. 이상과 같이 하여 수동 부품(130)을 내장하는 다층 배선판(110)이 형성된다.
E. 반도체칩(120)의 고정, 밀봉(도 11, 도 12)
다층 배선판(110) 위로 반도체칩(120)을 고정하고, 와이어(W)로 다층 배선판(110)과 전기적으로 접속한다. 또한, 밀봉층(140)으로 반도체칩(120)을 밀봉하고, 보호층(150)으로 다층 배선판(110)의 하면을 보호한다.
이상과 같이 하여 피드백 소자된 수동 부품(130)(예를 들어, 조정용 저항 소자)을 내장하는 전자 부품(100)이 형성된다.
(제2 실시 형태)
도 13은, 본 발명의 제2 실시 형태에 있어서의 전자 부품(200)을 도시하는 단면도이며, 도 14는 도 13에 나타내는 전자 부품(200)의, 수동 부품(230) 근방을 도시하는 평면도이다.
전자 부품(200)은, 제1 실시 형태의 전자 부품(100)과 마찬가지로, 다층 배선판(210), 반도체칩(220), 수동 부품(230), 밀봉층(240) 및 보호층(250)을 갖고 있다.
다층 배선판(210)은, 절연층(211 내지 215) 및 배선층(L21 내지 L26)을 갖는다. 배선층(L21 내지 L26)은, 하방으로부터 상방을 향해 차례로 배치되어 있고, 각각이 절연층(211 내지 215)에 의해 전기적으로 절연되어 있다. 또한, 절연층(211 내지 215)은, 수지 등의 절연 재료로 구성되는 층이다. 또한, 배선층(L21 내지 L26)은, 금속 등의 도전성 재료의 패턴으로 구성되는 배선을 갖는 층이다. 배선층(L21 내지 L26) 사이는, 도전성 범프 등의 층간 접속부(B21 내지 B25)에서 전기적으로 접속되어 있다.
본 실시 형태에 있어서, 예를 들어 반도체칩(220)은, 실리콘 등의 반도체의 칩으로 구성되며, 증폭기(예를 들어, OP 증폭기)를 구성한다. 또한, 반도체칩(220)의 상면 좌측 단부에는 입력 단부(221)가 설치되어 있고, 반도체칩(220)의 상면 우측 단부에는 출력 단부(222)가 설치되어 있다. 반도체칩(220)은 입력 단부(221)에 입력된 신호를 증폭하여, 출력 단부(222)에 출력한다. 또한, 입력 단부(221) 및 출력 단부(222)는, 각각 와이어(W)에 의해 다층 배선판(210)의 배선층(L21) 내의 배선에 접속되어 있다.
본 실시 형태에 있어서는, 수동 부품(230)이 다층 배선판(210)의 내부이며, 반도체칩(220)의 직하에서 대향하도록 설치되어 있다. 수동 부품(230)의 제1 단자(231) 및 제2 단자(232)는, 각각 배선층(L22)에 땜납 등으로 접속된다. 그 결과, 수동 부품(230)의 제1 단자(231) 및 제2 단자(232)는, 각각 배선층(L22), 층간 접속부(B21), 배선층(L21), 와이어(W)를 경유하여 반도체칩(220)의 입력 단부(221), 출력 단부(222)에 접속되고, 피드백 회로를 구성한다.
수동 부품(230)은 귀환(피드백) 소자이며, 예를 들어 인덕터, 캐패시터, 저항기 등을 구성하는 칩 부품이다.
밀봉층(240)은 반도체칩(220)을 밀봉하고, 외계로부터 보호하기 위한, 예를 들어 수지의 층이다.
보호층(250)은, 배선층(L26)을 외계로부터 보호하기 위한, 예를 들어 레지스트층이다. 보호층(250)에는 개구가 형성되며, 외부 회로 및 외부 소자와 전기적으로 접속하기 위한 도시하지 않은 금속 단자가 형성되어 있다.
도 13 및 도 14에 도시한 바와 같이, 수동 부품(230)의 제1 단자(231) 및 제2 단자(232)에, 다층 배선판(210)을 구성하는 도전성 부재인 배선층(L22)의 배선(L22a, L22b)이 접속되고, 층간 접속부(B23)가 근접해서 배치되어 있다. 또한, 제1 단자(231) 및 제2 단자(232)간의 거리 D2와 비교하여 제1 단자(231) 및 제2 단자(232)와 층간 접속부(B23)의 거리 D3을 작게 하고 있다.
그 결과, 수동 부품(230)의 제1 단자(231) 및 제2 단자(232)로부터 발생하는 AC 노이즈는 층간 접속부(B23)에서 흡수되게 된다. 따라서, 이 AC 노이즈가 반도체칩(220)에 중첩되는 것을 방지할 수 있으므로, 반도체칩(220)의 입력 단부(221) 및 출력 단부(222)의 전기적 분리를 행할 수 있게 된다. 그 결과, 반도체칩(220)의 공진을 방지하여, 원하는 출력 신호를 얻을 수 있을 뿐 아니라, 반도체칩(220)의 파괴를 방지할 수 있다.
또한, 층간 접속부(B23)는 접지에 접속할 수 있다. 이 경우, 상술한 AC 노이즈는 다층 배선판, 즉 전자 부품의 외부에 방출되므로, AC 노이즈의 반도체칩(220)에 대한 중첩을 더 효과적으로 억제할 수 있고, 반도체칩(220)의 입력 단부(221) 및 출력 단부(222)의 전기적 분리를 보다 확실하게 행할 수 있다.
또한, 본 실시 형태에 있어서는, 수동 소자(230)의 제1 단자(231) 및 제2 단자(232) 각각에 대하여 층간 접속부(B23)를 거리 D3에 의해 근접 배치하고 있지만, 어느 한쪽의 층간 접속부(B23)를 제1 단자(231) 또는 제2 단자(232)에 대하여 거리 D3에 의해 근접 배치하면, 상술한 작용 효과를 발휘할 수 있다. 단, 본 실시 형태에 도시한 바와 같이, 제1 단자(231) 및 제2 단자(232) 각각에 대하여 층간 접속부(B23)를 거리 D3에 의해 근접 배치하면, 상술한 작용 효과를 더 효과적으로 발휘할 수 있게 된다.
또한, 본 실시 형태에서는, 수동 부품(230)이 다층 배선판(210)의 내부와 반도체칩(220)의 직하에서 대향하도록 배치되어 있다. 따라서, 수동 부품(230)은, 그 하방에 위치하는 배선층(L23 내지 L26) 및 그 상방에 위치하는 반도체칩(220)에 의해 실드되어, 외부 노이즈의 유입을 저감시킬 수 있다. 또한, 수동 부품(230)이 반도체칩(220)의 바로 아래에 배치됨으로써, 수동 부품(230)과 반도체칩(220)간의 배선 길이가 저감되므로, 수동 부품(230)에 대한 외부 노이즈의 영향을 더욱 저감시킬 수 있다.
(제3 실시 형태)
도 15는 본 발명의 제3 실시 형태에 있어서의 전자 부품(300)을 표현하는 단면도이다. 전자 부품(300)은 다층 배선판(310), 반도체칩(320), 수동 부품(330a 내지 330d), 보호층(350a, 350b)을 갖는다.
다층 배선판(310)은 절연층(311 내지 315) 및 배선층(L31 내지 L36)을 갖는다. 배선층(L31 내지 L36)은, 하방으로부터 상방을 향해 차례로 배치되어 있고, 각각이 절연층(311 내지 315)에 의해 전기적으로 절연되어 있다. 또한, 절연층(311 내지 315)은 수지 등의 절연 재료로 구성되는 층이다. 또한, 배선층(L31 내지 L36)은, 금속 등의 도전성 재료의 패턴으로 구성되는 배선을 갖는 층이다. 배선층(L31 내지 L36) 사이는, 도전성 범프 등의 층간 접속부(B31 내지 B35)에서 전기적으로 접속되어 있다.
반도체칩(320)은 실리콘 등의 반도체의 칩으로 구성되어, 수동 부품(330a, 330b)과 함께 다층 배선판(310)의 내부에 배치된다. 반도체칩(320)으로서, 예를 들어 CSP(Chip Size Package)를 사용할 수 있다. 즉, 반도체칩 자체와 동일한 정도의 크기로 실현된 초소형 패키지를 반도체칩(320)으로서 이용할 수 있다.
또한, 다층 배선판(310)의 주면 상에 별도의 반도체칩을 배치하고, 수지 등으로 밀봉해도 좋다. 즉, 다층 배선판(310)의 주면 상 및 내부에 모두 반도체칩을 배치할 수 있다.
본 실시 형태에 있어서, 예를 들어 반도체칩(320)은 실리콘 등 반도체의 칩으로 구성되며, 증폭기(예를 들어, OP 증폭기)를 구성한다. 또한, 반도체칩(320)의 상면 좌측 단부에는 입력 단부(321)가 설치되어 있고, 반도체칩(320)의 상면 우측 단부에는 출력 단부(322)가 설치되어 있다. 입력 단부(321), 출력 단부(322)는 각각 배선층(L32)에 대하여 땜납 등으로 접속된다. 반도체칩(320)은 입력 단부(321)에 입력된 신호를 증폭하여, 출력 단부(322)에 출력한다.
수동 부품(330a 내지 330d)은 인덕터, 캐패시터, 저항기 등을 구성하는 칩 부품이다. 수동 부품(330a, 330b)은 다층 배선판(310)의 내부에 반도체칩(320)과 나란히 배치되어, 배선층(L32) 내의 배선에 땜납 등으로 접속된다. 이 중, 수동 부품(330b)은, 단면보다 후방에 배치되어 있기 때문에, 파선으로 표현되어 있다. 수동 부품(330c, 330d)은 다층 배선판(310)의 주면 상에 배치되고, 배선층(L31)에 땜납 등으로 접속된다.
수동 부품(330a 내지 330d)이 전부 저항인 것으로 하면, 반도체칩(320)과 수동 부품(330a 내지 330d)은, 도 16에 나타내는 피드백 회로와 등가의 회로를 구성하게 된다.
보호층(350a, 350b)에는 개구가 형성되고, 외부 회로 및 외부 소자와 전기적으로 접속하기 위한 도시하지 않은 금속 단자가 형성되어 있다.
도 15에 도시한 바와 같이, 수동 부품(330a)인 제1 단자(331a)와 제2 단자 (332a) 및 수동 부품(330b)인 도시하지 않은 단자가 다층 배선판(310)을 구성하는 도전성 부재인 배선층(L32)에 접속되고, 이들 단자에 대하여 배선층(L35)의 배선(L35a)이 근접해서 배치되어 있다. 또한, 수동 부품(330a)인 제1 단자(331a)와 제2 단자(132)간의 거리 D2, 및 수동 부품(330b)인 도시하지 않은 단자간의 거리에 비하여 이들 단자와 배선(L35a)의 거리 D4를 작게 하고 있다.
그 결과, 수동 부품(330a)인 제1 단자(331a)와 제2 단자(332b)로부터 발생하는 AC 노이즈, 및 수동 부품(330b)인 도시하지 않은 단자로부터 발생하는 AC 노이즈는 배선(L35a)으로 흡수되게 된다. 따라서, 이 AC 노이즈가 반도체칩(320)에 중첩되는 것을 방지할 수 있으므로, 반도체칩(320)의 입력 단부(321) 및 출력 단부(322)의 전기적 분리를 행할 수 있게 된다. 그 결과, 반도체칩(320)의 공진을 방지하여, 원하는 출력 신호를 얻을 수 있을 뿐 아니라, 반도체칩(320)의 파괴를 방지할 수 있다.
또한, 배선(L35a)은 접지에 접속할 수 있다. 이 경우, 상술한 AC 노이즈는 다층 배선판(310), 즉 전자 부품(300)의 외부에 방출되므로, AC 노이즈의 반도체칩(320)에 대한 중첩을 더 효과적으로 억제할 수 있고, 반도체칩(320)의 입력 단부(321) 및 출력 단부(322)의 전기적 분리를 보다 확실하게 행할 수 있다.
또한, 본 실시 형태에서는 수동 부품(330a 및 330b)이 다층 배선판(310)의 내부에 배치되어 있다. 따라서, 이들 수동 부품(330a 및 330b)은 다층 배선판(310)의 배선층(L31 내지 L36)에 의해 실드되어, 외부 노이즈의 유입을 저감시킬 수 있다.
이상, 본 발명을 상기 구체예에 기초하여 상세하게 설명했지만, 본 발명이 상기 구체예로 한정되는 것은 아니며, 본 발명의 범주를 일탈하지 않는 한, 모든 변형이나 변경이 가능하다.
100, 200, 300: 전자 부품
110, 210, 310: 다층 배선판
111 내지 115, 211 내지 215, 311 내지 315: 절연층
L1 내지 L6, L21 내지 L25, L31 내지 L35: 배선층
L2a, L2b, L4a, L4b, L22a, L22b, L35a, 120, 220, 330: 반도체칩
121, 221, 321: 입력 단부
122, 222, 322: 출력 단부
130, 230, 330a 내지 330d: 수동 부품
131, 231, 331a: 제1 단자
132, 232, 332a: 제2 단자
140, 240, 350: 밀봉층
150, 250, 350a, 350b: 보호층

Claims (8)

  1. 다층 배선판과,
    상기 다층 배선판의 주면 상 또는 내부에 배치되는 반도체칩과,
    상기 다층 배선판의 내부에 배치되어, 상기 반도체칩의 입력 단부 및 출력 단부에 각각 접속되는 제1 단자 및 제2 단자를 갖는 수동 부품을 구비하고,
    상기 다층 배선판을 구성하는 도전성 부재가, 그 상기 제1 단자와 상기 제2 단자 중 적어도 한쪽으로부터의 거리가, 상기 제1 단자와 제2 단자간의 거리보다도 작아지는 위치에 배치되어 이루어지는 것을 특징으로 하는, 전자 부품.
  2. 제1항에 있어서, 상기 다층 배선판을 구성하는 도전성 부재는, 상기 제1 단자와 상기 제2 단자로부터의 거리가, 상기 제1 단자와 제2 단자간의 거리보다도 작아지는 위치에 배치되어 이루어지는 것을 특징으로 하는, 전자 부품.
  3. 제1항 또는 제2항에 있어서, 상기 도전성 부재는 접지에 접속되어 있는 것을 특징으로 하는, 전자 부품.
  4. 제1항 내지 제3항에 있어서, 상기 도전성 부재는, 상기 다층 배선판을 구성하는 배선층인 것을 특징으로 하는, 전자 부품.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 도전성 부재는, 상기 다층 배선판을 구성하는 층간 접속부인 것을 특징으로 하는, 전자 부품.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 수동 부품과 상기 반도체칩은 서로 대향해서 배치되어 있는 것을 특징으로 하는, 전자 부품.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 수동 부품이, 상기 반도체칩에 대한 귀환 소자인 것을 특징으로 하는, 전자 부품.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 수동 부품은 인덕터, 캐패시터 및 저항기로부터 선택되는 적어도 하나인 것을 특징으로 하는 전자 부품.
KR1020127020700A 2010-01-08 2011-01-04 전자 부품 KR20120101591A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2010-003255 2010-01-08
JP2010003255 2010-01-08
JP2010278004A JP5136632B2 (ja) 2010-01-08 2010-12-14 電子部品
JPJP-P-2010-278004 2010-12-14

Publications (1)

Publication Number Publication Date
KR20120101591A true KR20120101591A (ko) 2012-09-13

Family

ID=44305489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127020700A KR20120101591A (ko) 2010-01-08 2011-01-04 전자 부품

Country Status (6)

Country Link
US (1) US9066422B2 (ko)
JP (1) JP5136632B2 (ko)
KR (1) KR20120101591A (ko)
CN (1) CN102726129B (ko)
TW (1) TWI500365B (ko)
WO (1) WO2011083753A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103460822B (zh) 2011-04-04 2016-08-10 株式会社村田制作所 芯片元器件内置树脂多层基板及其制造方法
JP2013045899A (ja) * 2011-08-24 2013-03-04 Dainippon Printing Co Ltd 素子内蔵配線基板、及びその製造方法
WO2013054808A1 (ja) * 2011-10-14 2013-04-18 株式会社村田製作所 多層基板および多層基板を備えるモジュール
WO2013121976A1 (ja) * 2012-02-17 2013-08-22 株式会社村田製作所 部品内蔵基板
WO2013121977A1 (ja) * 2012-02-17 2013-08-22 株式会社村田製作所 部品内蔵基板
TWI522016B (zh) 2014-07-02 2016-02-11 啟碁科技股份有限公司 降低聲噪的電路板裝置和電路裝置
CN105282958B (zh) * 2014-07-07 2018-01-09 启碁科技股份有限公司 降低声噪的电路板装置和用以降低声噪的电路装置
TWI562687B (en) * 2014-09-24 2016-12-11 Wistron Corp Circuit board assembly
CN206879237U (zh) * 2014-09-26 2018-01-12 株式会社村田制作所 层叠模块用基板以及层叠模块
US10433424B2 (en) * 2014-10-16 2019-10-01 Cyntec Co., Ltd Electronic module and the fabrication method thereof
CN106206905B (zh) * 2015-04-29 2019-01-15 光宝光电(常州)有限公司 发光二极管封装结构
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US10103069B2 (en) 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
US10222698B2 (en) 2016-07-28 2019-03-05 X-Celeprint Limited Chiplets with wicking posts
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
KR102565119B1 (ko) * 2016-08-25 2023-08-08 삼성전기주식회사 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
KR102624986B1 (ko) * 2018-12-14 2024-01-15 삼성전자주식회사 반도체 패키지
WO2021020331A1 (ja) * 2019-08-01 2021-02-04 株式会社村田製作所 モジュール

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085803A (ja) * 1999-09-14 2001-03-30 Hitachi Ltd 配線基板および電力制御装置
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP4697828B2 (ja) * 2001-03-13 2011-06-08 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
JP4137659B2 (ja) * 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
US7894203B2 (en) * 2003-02-26 2011-02-22 Ibiden Co., Ltd. Multilayer printed wiring board
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法
JP4513389B2 (ja) * 2004-04-09 2010-07-28 株式会社村田製作所 多層配線基板及びその製造方法
WO2006035528A1 (ja) * 2004-09-29 2006-04-06 Murata Manufacturing Co., Ltd. スタックモジュール及びその製造方法
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
WO2007069606A1 (ja) * 2005-12-14 2007-06-21 Shinko Electric Industries Co., Ltd. チップ内蔵基板およびチップ内蔵基板の製造方法
KR100656300B1 (ko) * 2005-12-29 2006-12-11 (주)웨이브닉스이에스피 3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법
JP2008283114A (ja) 2007-05-14 2008-11-20 Dainippon Printing Co Ltd 電子部品実装配線板、及び電子部品実装配線板の電磁ノイズ除去方法
TWI338941B (en) * 2007-08-22 2011-03-11 Unimicron Technology Corp Semiconductor package structure
KR101194842B1 (ko) * 2007-09-06 2012-10-25 삼성전자주식회사 반도체 패키지가 삽입된 인쇄회로기판
US8193624B1 (en) * 2008-02-25 2012-06-05 Amkor Technology, Inc. Semiconductor device having improved contact interface reliability and method therefor
JP2009246144A (ja) 2008-03-31 2009-10-22 Panasonic Corp 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
JP5535494B2 (ja) * 2009-02-23 2014-07-02 新光電気工業株式会社 半導体装置
JP5106460B2 (ja) * 2009-03-26 2012-12-26 新光電気工業株式会社 半導体装置及びその製造方法、並びに電子装置
US8405229B2 (en) * 2009-11-30 2013-03-26 Endicott Interconnect Technologies, Inc. Electronic package including high density interposer and circuitized substrate assembly utilizing same

Also Published As

Publication number Publication date
JP5136632B2 (ja) 2013-02-06
TWI500365B (zh) 2015-09-11
US9066422B2 (en) 2015-06-23
US20120281379A1 (en) 2012-11-08
CN102726129A (zh) 2012-10-10
TW201141329A (en) 2011-11-16
JP2011159961A (ja) 2011-08-18
CN102726129B (zh) 2016-03-30
WO2011083753A1 (ja) 2011-07-14

Similar Documents

Publication Publication Date Title
JP5136632B2 (ja) 電子部品
US8476535B2 (en) Multilayered printed wiring board and method for manufacturing the same
JP4711026B2 (ja) 複合モジュール
CN108738233B (zh) 印刷布线基板和开关稳压器
JP2006324568A (ja) 多層モジュールとその製造方法
JP5427305B1 (ja) 部品内蔵基板及びその製造方法並びに実装体
KR102194721B1 (ko) 인쇄회로기판 및 그 제조 방법
KR101883046B1 (ko) 코일 전자 부품
WO2015166588A1 (ja) 部品内蔵リジッドフレックス基板
KR101438915B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP6742682B2 (ja) 多層配線基板
JP4983906B2 (ja) 電子部品内蔵モジュール
CN108024441B (zh) 布线基板以及使用了该布线基板的电子装置
JP6304376B2 (ja) 部品内蔵多層基板
US11657951B2 (en) Integrated embedded transformer module
WO2012140964A1 (ja) 電子部品内蔵フレキシブル多層基板
JP4598573B2 (ja) 受動部品内蔵モジュールの製造方法
JP6068167B2 (ja) 配線基板およびその製造方法
KR20170083464A (ko) 인쇄회로기판
KR101622167B1 (ko) 전자 부품 패키징 장치
JP2013219291A (ja) 電子モジュール
JP2019110349A (ja) 多層配線基板
WO2010090316A1 (ja) 半導体パッケージ及びその製造方法
JP5347297B2 (ja) 電子部品実装配線板、電子部品実装配線板の電磁ノイズ除去方法、及び電子部品実装配線板の製造方法
CN116998228A (zh) 电子部件内置基板及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application