JP5347297B2 - 電子部品実装配線板、電子部品実装配線板の電磁ノイズ除去方法、及び電子部品実装配線板の製造方法 - Google Patents
電子部品実装配線板、電子部品実装配線板の電磁ノイズ除去方法、及び電子部品実装配線板の製造方法 Download PDFInfo
- Publication number
- JP5347297B2 JP5347297B2 JP2008080319A JP2008080319A JP5347297B2 JP 5347297 B2 JP5347297 B2 JP 5347297B2 JP 2008080319 A JP2008080319 A JP 2008080319A JP 2008080319 A JP2008080319 A JP 2008080319A JP 5347297 B2 JP5347297 B2 JP 5347297B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- insulating member
- pattern
- wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
第1の絶縁部材及び第2の絶縁部材と、前記第1の絶縁部材及び前記第2の絶縁部材間に狭設されるとともに第3の絶縁部材を介して積層された中間絶縁部材と、を含む絶縁部材と、
前記第1の絶縁部材上と前記第2の絶縁部材上とにの配置された少なくとも一対の配線パターンと、
前記配線パターンの内、前記第2の絶縁部材の前記中間絶縁部材側の面に配置された第1の追加配線パターンと電気的に接続されてなるとともに、前記配線パターン間に配置した前記第3の絶縁部材中に埋設されてなる電子部品と、
前記中間絶縁部材上に形成されるとともに前記絶縁部材中に埋設され、前記電子部品の側方において、前記電子部品と離隔するとともに前記電子部品の側面を囲むように設けられ、電気的に接地された金属層と、
前記中間絶縁部材の、前記第2の絶縁部材側の面上に形成された第2の追加配線パターンと、
前記第1の追加配線パターン及び前記第2の追加配線パターンを電気的に接続するための層間接続体と、
前記金属層と略平行となるようにして前記金属層と同時に形成され、前記金属層と同一材料からなる内部導電体と、
前記第1の絶縁部材上又は前記第2の絶縁部材上に位置し、少なくとも一部が前記電子部品と重畳するようにして形成されてなる接地電位の金属パターンと、
を具えることを特徴とする、電子部品実装配線板に関する。
第1の絶縁部材及び第2の絶縁部材と、前記第1の絶縁部材及び前記第2の絶縁部材間に狭設されるとともに第3の絶縁部材を介して積層された中間絶縁部材と、を含む絶縁部材と、前記第1の絶縁部材上と前記第2の絶縁部材上とに配置された少なくとも一対の配線パターンと、前記配線パターンの内、前記第2の絶縁部材の前記中間絶縁部材側の面に配置された第1の追加配線パターンと電気的に接続されてなるとともに、前記配線パターン間に配置した前記第3の絶縁部材中に埋設されてなる電子部品と、前記中間絶縁部材の、前記第2の絶縁部材側の面上において形成された第2の追加配線パターンと、前記第1の追加配線パターン及び前記第2の追加配線パターンを電気的に接続するための層間接続体と、を具える電子部品実装配線板において、
前記絶縁部材中の前記中間絶縁部材上に、前記電子部品の側面を囲むように金属層を電気的に接地するように形成し、
前記金属層と略平行となり、前記金属層と同一材料からなる内部導電体を前記金属層と同時に形成し、
前記第1の絶縁部材上又は前記第2の絶縁部材上に位置し、少なくとも一部が前記電子部品と重畳するようにして接地電位の金属パターンを形成し、
前記電子部品の電磁ノイズをシールドして前記電磁ノイズに起因した動作不良を除去することを特徴とする、電子部品実装配線板の電磁ノイズ除去方法に関する。
少なくとも第1の配線パターンが形成されてなる第1の絶縁部材を準備する工程と、
少なくとも前記第1の配線パターンと対をなす第2の配線パターンが形成されてなる第2の絶縁部材を準備する工程と、
前記第2の絶縁部材上において、前記第2の配線パターンと電気的に接続するようにして電子部品を配置する工程と、
前記第1の絶縁部材及び前記第2の絶縁部材の少なくとも一方の上に、少なくとも一部が前記電子部品と重畳するようにして接地電位の金属パターンを形成する工程と、
金属層と、前記金属層と略平行となるようにして前記金属層と同一材料からなる内部導電体とを同時に形成して、中間絶縁層を形成する工程と、
前記第1の絶縁部材及び前記第2の絶縁部材を、前記電子部品の側面と対向する位置において前記金属層が前記側面を囲むようにして設けられるように配されかつ前記第2の絶縁部材側の面上において追加の配線パターンが形成された中間絶縁部材と、第3の絶縁部材となるプリプレグとを介して互いに圧接し、前記第2の配線パターンと前記追加の配線パターンとが層間接続体で電気的に接続するようにして、前記前記電子部品を前記第3の絶縁部材に埋設させる工程と、
を具えることを特徴とする。
11 第1の配線パターン
12 第2の配線パターン
13 第3の配線パターン
14 第4の配線パターン
15 第5の配線パターン
16 第6の配線パターン
21 第1の絶縁部材
22 第2の絶縁部材
23 第3の絶縁部材
24 第4の絶縁部材
31 電子部品
32 金属層
33、35 金属パターン
34 アンダーフィル樹脂
Claims (14)
- 第1の絶縁部材及び第2の絶縁部材と、前記第1の絶縁部材及び前記第2の絶縁部材間に狭設されるとともに第3の絶縁部材を介して積層された中間絶縁部材と、を含む絶縁部材と、
前記第1の絶縁部材上と前記第2の絶縁部材上とに配置された少なくとも一対の配線パターンと、
前記配線パターンの内、前記第2の絶縁部材の前記中間絶縁部材側の面に配置された第1の追加配線パターンと電気的に接続されてなるとともに、前記配線パターン間に配置した前記第3の絶縁部材中に埋設されてなる電子部品と、
前記中間絶縁部材上に形成されるとともに前記絶縁部材中に埋設され、前記電子部品の側方において、前記電子部品と離隔するとともに前記電子部品の側面を囲むように設けられ、電気的に接地された金属層と、
前記中間絶縁部材の、前記第2の絶縁部材側の面上に形成された第2の追加配線パターンと、
前記第1の追加配線パターン及び前記第2の追加配線パターンを電気的に接続するための層間接続体と、
前記金属層と略平行となるようにして前記金属層と同時に形成され、前記金属層と同一材料からなる内部導電体と、
前記第1の絶縁部材上又は前記第2の絶縁部材上に位置し、少なくとも一部が前記電子部品と重畳するようにして形成されてなる接地電位の金属パターンと、
を具えることを特徴とする、電子部品実装配線板。 - 前記金属パターンは、前記電子部品の、前記金属パターンと対向する面の全体を覆うようにして形成され、位置することを特徴とする、請求項1に記載の電子部品実装配線板。
- 前記金属パターンは、ベタ状の金属パターンであることを特徴とする、請求項2に記載の電子部品実装配線板。
- 前記金属パターンは、前記配線パターンと同一の材料からなり、同一の平面レベルで形成され、位置することを特徴とする、請求項1〜3のいずれか一に記載の電子部品実装配線板。
- 前記少なくとも一対の配線パターンは複数の配線パターンであり、前記複数の配線パターンの内、一対の配線パターンがそれぞれ前記絶縁部材の表面及び裏面上に設けられ、残りの配線パターンが前記絶縁部材中に埋設され、前記複数の配線パターンの少なくとも一部同士及び前記複数配線パターンの少なくとも一部と前記電子部品とが複数の層間接続体で電気的機械的に接続されてなることを特徴とする、請求項1〜4のいずれか一に記載の電子部品実装配線板。
- 前記電子部品は半導体部品であることを特徴とする、請求項1〜5のいずれか一に記載の電子部品実装配線板。
- 第1の絶縁部材及び第2の絶縁部材と、前記第1の絶縁部材及び前記第2の絶縁部材間に狭設されるとともに第3の絶縁部材を介して積層された中間絶縁部材と、を含む絶縁部材と、前記第1の絶縁部材上と前記第2の絶縁部材上とに配置された少なくとも一対の配線パターンと、前記配線パターンの内、前記第2の絶縁部材の前記中間絶縁部材側の面に配置された第1の追加配線パターンと電気的に接続されてなるとともに、前記配線パターン間に配置した前記第3の絶縁部材中に埋設されてなる電子部品と、前記中間絶縁部材の、前記第2の絶縁部材側の面上において形成された第2の追加配線パターンと、前記第1の追加配線パターン及び前記第2の追加配線パターンを電気的に接続するための層間接続体と、を具える電子部品実装配線板において、
前記絶縁部材中の前記中間絶縁部材上に、前記電子部品の側面を囲むように金属層を電気的に接地するように形成し、
前記金属層と略平行となり、前記金属層と同一材料からなる内部導電体を前記金属層と同時に形成し、
前記第1の絶縁部材上又は前記第2の絶縁部材上に位置し、少なくとも一部が前記電子部品と重畳するようにして接地電位の金属パターンを形成し、
前記電子部品の電磁ノイズをシールドして前記電磁ノイズに起因した動作不良を除去することを特徴とする、電子部品実装配線板の電磁ノイズ除去方法。 - 前記金属パターンは、前記電子部品の、前記金属パターンと対向する面の全体を覆うようにして形成することを特徴とする、請求項7に記載の電子部品実装配線板の電磁ノイズ除去方法。
- 前記金属パターンは、ベタ状の金属パターンであることを特徴とする、請求項8に記載の電子部品実装配線板の電磁ノイズ除去方法。
- 前記金属パターンは、前記配線パターンと同一の材料からなり、同一の平面レベルで形成することを特徴とする、請求項7〜9のいずれか一に記載の電子部品実装配線板の電磁ノイズ除去方法。
- 少なくとも第1の配線パターンが形成されてなる第1の絶縁部材を準備する工程と、
少なくとも前記第1の配線パターンと対をなす第2の配線パターンが形成されてなる第2の絶縁部材を準備する工程と、
前記第2の絶縁部材上において、前記第2の配線パターンと電気的に接続するようにして電子部品を配置する工程と、
前記第1の絶縁部材及び前記第2の絶縁部材の少なくとも一方の上に、少なくとも一部が前記電子部品と重畳するようにして接地電位の金属パターンを形成する工程と、
金属層と、前記金属層と略平行となるようにして前記金属層と同一材料からなる内部導電体とを同時に形成して、中間絶縁層を形成する工程と、
前記第1の絶縁部材及び前記第2の絶縁部材を、前記電子部品の側面と対向する位置において前記金属層が前記側面を囲むようにして設けられるように配されかつ前記第2の絶縁部材側の面上において追加の配線パターンが形成された中間絶縁部材と、第3の絶縁部材となるプリプレグとを介して互いに圧接し、前記第2の配線パターンと前記追加の配線パターンとが層間接続体で電気的に接続するようにして、前記前記電子部品を前記第3の絶縁部材に埋設させる工程と、
を具えることを特徴とする、電子部品実装配線板の製造方法。 - 前記金属パターンは、前記電子部品の、前記金属パターンと対向する面の全体を覆うようにして形成することを特徴とする、請求項11に記載の電子部品実装配線板の製造方法。
- 前記金属パターンは、ベタ状の金属パターンとすることを特徴とする、請求項12に記載の電子部品実装配線板の製造方法。
- 前記金属パターンは、前記第1の配線パターン及び前記第2の配線パターンの少なくとも一方と同一の材料からなり、同一の平面レベルで形成され、位置することを特徴とする、請求項11〜13のいずれか一に記載の電子部品実装配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008080319A JP5347297B2 (ja) | 2008-03-26 | 2008-03-26 | 電子部品実装配線板、電子部品実装配線板の電磁ノイズ除去方法、及び電子部品実装配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008080319A JP5347297B2 (ja) | 2008-03-26 | 2008-03-26 | 電子部品実装配線板、電子部品実装配線板の電磁ノイズ除去方法、及び電子部品実装配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009238850A JP2009238850A (ja) | 2009-10-15 |
JP5347297B2 true JP5347297B2 (ja) | 2013-11-20 |
Family
ID=41252486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008080319A Active JP5347297B2 (ja) | 2008-03-26 | 2008-03-26 | 電子部品実装配線板、電子部品実装配線板の電磁ノイズ除去方法、及び電子部品実装配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5347297B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3809053B2 (ja) * | 2000-01-20 | 2006-08-16 | 新光電気工業株式会社 | 電子部品パッケージ |
JP3604033B2 (ja) * | 2000-09-08 | 2004-12-22 | 日立エーアイシー株式会社 | 電子部品内蔵型多層配線板 |
JP2004179573A (ja) * | 2002-11-29 | 2004-06-24 | Sony Corp | 素子内蔵基板及びその製造方法 |
JP2004214561A (ja) * | 2003-01-08 | 2004-07-29 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2006303202A (ja) * | 2005-04-21 | 2006-11-02 | Cmk Corp | 部品内蔵型プリント配線板とその製造方法 |
-
2008
- 2008-03-26 JP JP2008080319A patent/JP5347297B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009238850A (ja) | 2009-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9793219B2 (en) | Semiconductor element built-in wiring board and method for manufacturing the same | |
US9474158B2 (en) | Printed wiring board | |
US9331030B1 (en) | Integrated antenna package and manufacturing method thereof | |
US20150382463A1 (en) | Printed circuit board, package substrate, and method of fabricating the same | |
JP2008198999A (ja) | 電子素子内蔵印刷回路基板及びその製造方法 | |
US20090250253A1 (en) | Printed circuit board and manufacturing method thereof | |
WO1998047331A1 (fr) | Tableau de connexions, son procede de fabrication et boitier de semi-conducteur | |
US8237056B2 (en) | Printed wiring board having a stiffener | |
US20150271923A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
TW201005892A (en) | Embedded chip substrate and fabrication method thereof | |
JP2011258772A (ja) | 配線基板及びその製造方法並びに半導体装置 | |
US20080000680A1 (en) | Printed circuit board and method of manufacturing the same | |
US8186042B2 (en) | Manufacturing method of a printed board assembly | |
US20150034374A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
US20120160550A1 (en) | Printed circuit board having embedded electronic component and method of manufacturing the same | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
WO2011030542A2 (ja) | 電子部品モジュールおよびその製造方法 | |
JPWO2014162478A1 (ja) | 部品内蔵基板及びその製造方法 | |
JP2015225895A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
JP2005277389A (ja) | 多層配線基板及び半導体パッケージ | |
JP6669330B2 (ja) | 電子部品内蔵型印刷回路基板及びその製造方法 | |
JP5141084B2 (ja) | 電子部品実装配線板、及び電子部品実装配線板における電子部品の剥離防止方法 | |
JP2010021423A (ja) | Ic内蔵基板及びその製造方法 | |
JP2008283114A (ja) | 電子部品実装配線板、及び電子部品実装配線板の電磁ノイズ除去方法 | |
JP5347297B2 (ja) | 電子部品実装配線板、電子部品実装配線板の電磁ノイズ除去方法、及び電子部品実装配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130805 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5347297 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |