JP5347297B2 - 電子部品実装配線板、電子部品実装配線板の電磁ノイズ除去方法、及び電子部品実装配線板の製造方法 - Google Patents

電子部品実装配線板、電子部品実装配線板の電磁ノイズ除去方法、及び電子部品実装配線板の製造方法 Download PDF

Info

Publication number
JP5347297B2
JP5347297B2 JP2008080319A JP2008080319A JP5347297B2 JP 5347297 B2 JP5347297 B2 JP 5347297B2 JP 2008080319 A JP2008080319 A JP 2008080319A JP 2008080319 A JP2008080319 A JP 2008080319A JP 5347297 B2 JP5347297 B2 JP 5347297B2
Authority
JP
Japan
Prior art keywords
electronic component
insulating member
pattern
wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008080319A
Other languages
English (en)
Other versions
JP2009238850A (ja
Inventor
賢司 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2008080319A priority Critical patent/JP5347297B2/ja
Publication of JP2009238850A publication Critical patent/JP2009238850A/ja
Application granted granted Critical
Publication of JP5347297B2 publication Critical patent/JP5347297B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線パターン間に配置された絶縁部材中に埋設された電子部品が発生する電磁ノイズ及び外部からの電磁ノイズの影響を除去してなる電子部品実装配線板、その電磁ノイズ除去方法及び製造方法に関する。
近年の電子機器の高性能化・小型化の流れの中、回路部品の高密度、高機能化が一層求められている。かかる観点より、回路部品を搭載したモジュールにおいても、高密度、高機能化への対応が要求されている。このような要求に答えるべく、現在では配線板を多層化することが盛んに行われている。
このような多層化配線板においては、複数の配線パターンを互いに略平行となるようにして配置し、前記配線パターン間に絶縁部材を配し、半導体部品などの電子部品は前記絶縁部材中に前記配線パターンの少なくとも1つの電気的に接続するようにして埋設するとともに、前記絶縁部材間を厚さ方向に貫通した層間接続体(ビア)を形成し、前記複数の配線パターンを互いに電気的に接続するようにしている(例えば、特許文献1参照)。
特開2003−197849号
しかしながら、このような電子部品内蔵配線板においては、その絶縁部材中に埋設した電子部品、特に半導体部品などの場合においては、電気的な動作を行うことにより電磁ノイズを発生し外部への影響を及ぼすとともに、外部からの電磁ノイズの影響によって不安定な動作をする場合がある。特に高周波を扱うICの場合は、上記のような状況が発生しやすく、上述した電磁ノイズの影響が顕著となる場合がある。
このような観点から、高周波系のIC部品を実装する場合においては、前記IC部品のアクティブ面が上側を向くようにして、いわゆるフェイスアップの状態で前記IC部品の裏面側をグランド電位に配線されたダイパッド上に導電性物質を介して実装し、前記IC部品の裏面が接地されるようにして、前記IC部品を動作させることによって生じた電磁ノイズを可能な限り外部に放出し、また、外部からの電磁ノイズの影響を除去するようにしている。
しかしながら、上述のようなフェイスアップ方式の実装においては、例えば上述したIC部品などの電子部品を絶縁部材中に埋蔵して実装し、いわゆる電子部品内蔵配線板などのようにして作製する場合、上記電子部品のアクティブ面と実装基板などとを電気的に接続するワイヤーボンディングなどが前記絶縁部材中に埋設する際につぶれたり、剥離したりしてしまい、前記電子部品と前記実装基板との電気的接続を良好に行うことができない場合がある。
このような観点から、電子部品などを絶縁部材中に埋設して電子部品内蔵配線板のようにして構成する場合、前記電子部品をフェイスダウンの方法で実装することが望まれるが、このような実装方法においては、前記電子部品の裏面側を接地することができない。したがって、前記電子部品に対する電子ノイズの影響を除去するための有効な方法は未だ実現されていない。
本発明は、配線パターン間に配置された絶縁部材中に電子部品が埋設され、前記電子部品が前記配線パターンの少なくとも一部と電気的に接続されてなる電子部品実装配線板において、前記電子部品が発生する電磁ノイズ及び外部からの電磁ノイズの影響を除去してなる電子部品実装配線板、その電磁ノイズ除去方法を提供することを目的とする。さらに、本発明は、前記電子部品実装配線板の製造方法を提供することを目的とする。
上記目的を達成すべく、本発明は、
第1の絶縁部材及び第2の絶縁部材と、前記第1の絶縁部材及び前記第2の絶縁部材間に狭設されるとともに第3の絶縁部材を介して積層された中間絶縁部材と、を含む絶縁部材と、
前記第1の絶縁部材上と前記第2の絶縁部材上とにの配置された少なくとも一対の配線パターンと、
前記配線パターンの内、前記第2の絶縁部材の前記中間絶縁部材側の面に配置された第1の追加配線パターンと電気的に接続されてなるとともに、前記配線パターン間に配置した前記第3の絶縁部材中に埋設されてなる電子部品と、
前記中間絶縁部材上に形成されるとともに前記絶縁部材中に埋設され、前記電子部品の側方において、前記電子部品と離隔するとともに前記電子部品の側面を囲むように設けられ、電気的に接地された金属層と、
前記中間絶縁部材の、前記第2の絶縁部材側の面上に形成された第2の追加配線パターンと、
前記第1の追加配線パターン及び前記第2の追加配線パターンを電気的に接続するための層間接続体と、
前記金属層と略平行となるようにして前記金属層と同時に形成され、前記金属層と同一材料からなる内部導電体と、
前記第1の絶縁部材上又は前記第2の絶縁部材上に位置し、少なくとも一部が前記電子部品と重畳するようにして形成されてなる接地電位の金属パターンと、
を具えることを特徴とする、電子部品実装配線板に関する。
また、本発明は、
第1の絶縁部材及び第2の絶縁部材と、前記第1の絶縁部材及び前記第2の絶縁部材間に狭設されるとともに第3の絶縁部材を介して積層された中間絶縁部材と、を含む絶縁部材と、前記第1の絶縁部材上と前記第2の絶縁部材上とに配置された少なくとも一対の配線パターンと、前記配線パターンの内、前記第2の絶縁部材の前記中間絶縁部材側の面に配置された第1の追加配線パターンと電気的に接続されてなるとともに、前記配線パターン間に配置した前記第3の絶縁部材中に埋設されてなる電子部品と、前記中間絶縁部材の、前記第2の絶縁部材側の面上において形成された第2の追加配線パターンと、前記第1の追加配線パターン及び前記第2の追加配線パターンを電気的に接続するための層間接続体と、を具える電子部品実装配線板において、
前記絶縁部材中の前記中間絶縁部材上に、前記電子部品の側面を囲むように金属層を電気的に接地するように形成し、
前記金属層と略平行となり、前記金属層と同一材料からなる内部導電体を前記金属層と同時に形成し、
前記第1の絶縁部材上又は前記第2の絶縁部材上に位置し、少なくとも一部が前記電子部品と重畳するようにして接地電位の金属パターンを形成し、
前記電子部品の電磁ノイズをシールドして前記電磁ノイズに起因した動作不良を除去することを特徴とする、電子部品実装配線板の電磁ノイズ除去方法に関する。
本発明者は、上記課題を解決すべく鋭意検討を実施した。その結果、配線パターン間に配置された絶縁部材中に埋設されてなる電子部品の側方において、前記電子部品と離隔するとともに前記電子部品の側面に沿って金属層を設けることにより、前記金属層が前記電子部品に対する電磁シールドとして機能することを見出した。したがって、前記電子部品が電磁ノイズを、特に側方に発した場合において、前記金属層が前記電磁ノイズを吸収するようになるので、前記電磁ノイズの外部への影響を抑制することができる。一方、前記電子部品に対して外部から電磁ノイズが流入してきた場合においても、前記金属層によってシールドされるようになるので、前記電子部品への影響がない。
したがって、本発明によれば、上記金属層を設けることにより、上記電子部品の電磁ノイズの影響を抑制することができ、前記電子部品の電磁ノイズに起因した動作不良などの問題を回避することができる。
換言すれば、本発明によって、電子部品の電磁ノイズに起因した動作不良などの問題を回避した電子部品内蔵配線板の実装基板を提供することができる。なお、本発明においては、前記金属パターンが所定の要件を満足するように形成され、前記電子部品の電磁ノイズの影響を抑制することができるものであれば、前記電子部品の実装はフェイスアップ方式であっても、フェイスダウン方式であっても良い。
なお、本発明の一態様において、前記金属層は電気的に接地することができる。これによって、前記金属層に流入した電磁ノイズがグランドに流れるようになるので、前記金属層による上記電磁ノイズのシールド効果をより向上させることができるようになる。
また、本発明の一態様において、前記絶縁部材上に位置し、少なくとも一部が前記電子部品と重畳するようにして接地電位の金属パターンを設けることができる。この場合、前記電子部品が電磁ノイズを発した場合において、上記金属層に加えて前記金属パターンも前記電磁ノイズを吸収するようになるので、前記電磁ノイズの外部への影響を抑制することができる。一方、前記電子部品に対して外部から電磁ノイズが流入してきた場合においても、前記金属層に加えて前記金属パターンによってシールドされるようになるので、前記電子部品への影響をより低減することができる。
なお、前記金属パターンは、前記電子部品の、前記金属パターンと対向する面の全体を覆うようにして形成することが好ましく、さらにはベタ状の金属パターンであることが好ましい。これによって、上記金属パターンによる電磁ノイズのシールド効果をより増大させることができる。
さらに、本発明の一態様において、前記金属パターンは、前記配線パターン同一の材料からなり、同一の平面レベルで形成することができる。この場合、前記金属パターンと前記配線パターンとは同一の製造工程中で一括して形成することができるので、目的とする電子部品内蔵配線板の製造工程を簡易化することができ、これによってその製造コストを低減することができる。
なお、上記態様において、前記少なくとも一対の配線パターンは複数の配線パターンであり、前記複数の配線パターンの内、一対の配線パターンがそれぞれ前記絶縁部材の表面及び裏面上に設けられ、残りの配線パターンが前記絶縁部材中に埋設され、前記複数の配線パターンの少なくとも一部同士及び前記複数配線パターンの少なくとも一部と前記電子部品とが複数の層間接続体で電気的機械的に接続されてなるように構成することができる。この場合においては、多層構造の電子部品内蔵配線板を提供することができ、このような構造において、上述した電磁ノイズの影響を除去することができるようになる。
また、本発明では、任意の電子部品に対して適用することができるが、半導体部品、特にはMHz〜GHz以上のマイクロ波周波数で駆動させる高周波IC部品などの、電磁ノイズの影響を比較的顕著に受けやすい半導体部品において好適に用いることができる。
上述した電子部品内蔵配線板は任意の方法によって製造することができるが、以下に示す本発明の製造方法によれば、極めて簡易に製造することができる。
すなわち、本発明の製造方法は、
少なくとも第1の配線パターンが形成されてなる第1の絶縁部材を準備する工程と、
少なくとも前記第1の配線パターンと対をなす第2の配線パターンが形成されてなる第2の絶縁部材を準備する工程と、
前記第2の絶縁部材上において、前記第2の配線パターンと電気的に接続するようにして電子部品を配置する工程と、
前記第1の絶縁部材及び前記第2の絶縁部材の少なくとも一方の上に、少なくとも一部が前記電子部品と重畳するようにして接地電位の金属パターンを形成する工程と、
金属層と、前記金属層と略平行となるようにして前記金属層と同一材料からなる内部導電体とを同時に形成して、中間絶縁層を形成する工程と、
前記第1の絶縁部材及び前記第2の絶縁部材を、前記電子部品の側面と対向する位置において前記金属層が前記側面を囲むようにして設けられるように配されかつ前記第2の絶縁部材側の面上において追加の配線パターンが形成された中間絶縁部材と、第3の絶縁部材となるプリプレグとを介して互いに圧接し、前記第2の配線パターンと前記追加の配線パターンとが層間接続体で電気的に接続するようにして、前記前記電子部品を前記第3の絶縁部材に埋設させる工程と、
を具えることを特徴とする。
以上、本発明によれば、配線パターン間に配置された絶縁部材中に電子部品が埋設され、前記電子部品が前記配線パターンの少なくとも一部と電気的に接続されてなる電子部品実装配線板において、前記電子部品が発生する電磁ノイズ及び外部からの電磁ノイズの影響を除去してなる電子部品実装配線板、その電磁ノイズ除去方法を提供することができる。また、前記電子部品実装配線板の製造方法を提供することができる。
以下、本発明の具体的特徴について、発明を実施するための最良の形態に基づいて説明する。
図1は、本発明の電子部品内蔵配線板の一例を示す断面構成図である。図1に示す電子部品内蔵配線板10は、その表面及び裏面に位置し、互いに略平行な第1の配線パターン11及び第2の配線パターン12を有するとともに、その内側において、互いに略平行であるとともに、第1の配線パターン11及び第2の配線パターン12とも略平行な関係を保持する第3の配線パターン13及び第4の配線パターン14を有している。
第1の配線パターン11及び第3の配線パターン13の間には、第1の絶縁部材21が配置され、第2の配線パターン12及び第4の配線パターン14の間には、第2の絶縁部材22が配置されている。また、第3の配線パターン13及び第4の配線パターン14の間には、第3の絶縁部材23が配置されている。さらに、第3の絶縁部材23中には、電子部品31が埋設され、その側部に形成された導電部材31A及び接続部材31Bを介して第4の配線パターン14に電気的に接続されている。
また、図1に示す電子部品内蔵配線板10においては、第3の絶縁部材23中に第4の絶縁部材24が介在している。そして、第4の絶縁部材24の表面には第5の配線パターン15が形成され、第4の絶縁部材24の裏面には第6の配線パターン16が形成されている。
第1の配線パターン11と第3の配線パターン13とは、第1の絶縁部材21中を貫通するようにして形成されたバンプ41によって電気的に接続され、第2の配線パターン12と第4の配線パターン14とは、第2の絶縁部材22中を貫通するようにして形成されたバンプ42によって電気的に接続されている。また、第3の配線パターン13と第5の配線パターン15とは、第3の絶縁部材23の、前記パターン間に位置する部分を貫通するようにして形成されたバンプ43によって電気的に接続され、第4の配線パターン14と第6の配線パターン16とは、第3の絶縁部材23の、前記パターン間に位置する部分を貫通するようにして形成されたバンプ44によって電気的に接続されている。
また、第5の配線パターン15と第6の配線パターン16とは、第4の絶縁部材24に形成されたスルーホールの内壁部分に形成された内部導電体45によって電気的に接続されている。これによって、第1の配線パターン11〜第6の配線パターン16は、バンプ41〜44及び内部導電体45によって互いに電気的に接続されることになる。さらに、第4の配線パターン14を介して、電子部品31も前述した配線パターンと電気的に接続されることになる。
なお、バンプ41〜44及び内部導電体45は、それぞれ層間接続体を構成する。
また、図1に示す電子部品内蔵配線板10においては、電子部品31の側方において、電子部品31と離隔するとともに電子部品31の側面311に沿って金属層32が設けられている。また、電子部品上面312と第3の絶縁部材23の一部を介して相対向して位置するようにして金属パターン33を設けている。また、金属パターン33はバンプ41を介してグランド電位に設定されている。
したがって、金属層32及び金属パターン33が外部からの電磁ノイズを効果的に吸収するとともに、電子部品31から発せられる電磁ノイズをも吸収することができるようになるので、電子部品31の電磁ノイズに起因した動作不良などの問題を回避することができる。
なお、金属層32は、特に電子部品31の側方での電磁ノイズシールド効果を発揮し、金属パターン33は、特に電子部品31の上方での電磁ノイズシールド効果を発揮する。但し、金属パターン33は、本例における必須の構成要素ではなく、少なくとも金属層32を設けることによって、電子部品31の側方のみならず、上方における電磁ノイズのシールド性を発揮することができる。
本例において、金属層32は、電子部品31の側方の少なくとも一部において、側面311に沿うようにして設けられていれば良いが、好ましくは、側面311を囲むようにして設ける。これによって、電子部品31に対する電磁ノイズシールド効果がより増大するようになる。
金属パターン33は、電子部品31の上面の面積よりも大きな面積を有し、ベタ状に形成されるとともに、電子部品31の上面312の全体を覆うとともにようにして形成されている。これによって、金属パターン33の、電子部品31に対する電磁シールド機能がより効果的に発揮されるようになり、電子部品31の電磁ノイズによる動作不良をより効果的に抑制することができる。但し、金属パターン33の少なくとも一部が電子部品31と重畳していれば、金属パターン33の電磁ノイズシールド効果を奏することができる。
さらに、本例では、金属パターン33は、第3の配線パターン13と同一の平面レベルで形成されている。したがって、金属パターン33を特に第3の配線パターン13と同一の材料から構成することによって、金属パターン33と第3の配線パターン13とは同一の製造工程中で一括して形成することができるので、目的とする電子部品内蔵配線板10の製造工程を簡易化することができ、これによってその製造コストを低減することができる。
なお、通常は、第1の配線パターン11〜第6の配線パターン16は、同一の材料から構成するので、本例における金属パターン33は、これら総ての配線パターンと同一の材料から構成することになる。具体的には、銅、アルミニウム、金、銀などの電気的良導体から構成する。また、金属層32も、上記同様に、銅、アルミニウム、金、銀などの電気的良導体から構成する。
本例の場合、金属層32は、電子部品31の側面311から約数十μmのオーダで離隔し、金属パターン33も、電子部品31の上面312から第3の絶縁部材23の一部を介して約数十μmのオーダで離隔しているが、このようなオーダであれば、金属層32及び金属パターン33によって、電子部品31に対する電磁シールド機能を十分に発揮することができるようになる。
なお、電子部品31は任意のものとすることができるが、本例では特に受動チップ部品、例えばコンデンサ等を考慮した構成となっている。
また、図1において、第1の絶縁部材21〜第4の絶縁部材24は、それぞれ互いに識別可能に記載されているが、これは製造工程において元部材であるプリプレグを形成するとともに加熱して、前記絶縁部材を順次に形成するために一般的な状態として識別可能としたものである。しかしながら、これら絶縁部材を構成する材料や加熱条件などによっては互いに識別できない場合がある。
なお、第1の絶縁部材21〜第4の絶縁部材24中には、適宜ガラス繊維などの強化繊維(部材)を含有させることができる。特に、比較的厚い第4の絶縁部材24中には上述した強化繊維を簡易に含有させることができ、これによって、電子部品内蔵配線板10全体の強度を増大させることができる。
また、各絶縁部材は汎用の熱硬化性樹脂から構成することができ、電子部品31を第4の配線パターンに接続するための接続部材31Bは半田やAuバンプなどから構成することができる。
図2は、本発明の電子部品内蔵配線板の他の例を示す断面構成図である。なお、図1に記載の構成要素と類似あるいは同一の構成要素に関しては、同じ参照数字を用いて表している。
図2に示す例は、図1に示す電子部品内蔵配線板の変形例に相当する。本例の電子部品内蔵配線板20では、金属層32が第5の配線パターン15及び第6の配線パターン16と連続しており、第5の配線パターン15及び第6の配線パターン16がグランドパターンを構成している。したがって、金属層32はグランド電位となり、電気的に接地されていることになる。このため、金属層32に流入した電磁ノイズがグランドに流れるようになるので、金属層32による上記電磁ノイズのシールド効果をより向上させることができるようになる。
なお、本例における電子部品内蔵配線板20のその他の構成は、図1に示す電子部品内蔵配線板10と同様であるので説明を省略する。
図3は、本発明の電子部品内蔵配線板のその他の例を示す断面構成図である。なお、図1に記載の構成要素と類似あるいは同一の構成要素に関しては、同じ参照数字を用いて表している。
図3に示す例は、図1に示す電子部品内蔵配線板の変形例に相当する。本例の電子部品内蔵配線板30では、電子部品31として半導体部品、特にはMHz〜GHz以上のマイクロ波領域の周波数で駆動させる高周波IC部品を想定している。本例では、電子部品31が、第3の絶縁部材23中にフェイスダウン方式で埋設され、第4の配線パターン14に対して直接電気的に接続されている。なお、電子部品31の下部領域にはアンダーフィル樹脂34が充填されている。
本例でも、電子部品31の側方において、電子部品31と離隔するとともに電子部品31の側面311に沿って金属層32が設けられている。また、電子部品上面312と第3の絶縁部材23の一部を介して相対向して位置するようにして金属パターン33を設けている。また、金属パターン33はバンプ41を介してグランド電位に設定されている。さらに、電子部品31のアクティブ面側にはアンダーフィル樹脂34及び絶縁部材22の一部を介して金属パターン35を設けている。
したがって、金属層32及び金属パターン33が外部からの電磁ノイズを効果的に吸収するとともに、電子部品31から発せられる電磁ノイズをも吸収することができるようになるので、電子部品31の電磁ノイズに起因した動作不良などの問題を回避することができる。
なお、金属層32は、特に電子部品31の側方での電磁ノイズシールド効果を発揮し、金属パターン33及び35は、特に電子部品31の上方及び下方での電磁ノイズシールド効果を発揮する。但し、金属パターン33及び35は、本例における必須の構成要素ではなく、少なくとも金属層32を設けることによって、電子部品31の側方のみならず、上方における電磁ノイズのシールド性を発揮することができる。
本例においても、金属層32は、電子部品31の側方の少なくとも一部において、側面311に沿うようにして設けられていれば良いが、好ましくは、側面311を囲むようにして設ける。これによって、電子部品31に対する電磁ノイズシールド効果がより増大するようになる。
また、金属パターン33及び35は、電子部品31の上面312及び下面313の面積よりも大きな面積を有し、ベタ状に形成されるとともに、電子部品31の上面312及び下面313の全体を覆うとともにようにして形成されている。これによって、金属パターン33の、電子部品31に対する電磁シールド機能がより効果的に発揮されるようになり、電子部品31の電磁ノイズによる動作不良をより効果的に抑制することができる。但し、金属パターン33及び35の少なくとも一部が電子部品31と重畳していれば、金属パターン33及び35の電磁ノイズシールド効果を奏することができる。
上述したように、本例では、MHz〜GHz以上のマイクロ波領域の周波数で駆動させる高周波IC部品等の半導体部品を考慮しており、このような半導体部品は内外の電磁ノイズの影響を比較的顕著に受けやすい。したがって、図3に示すような本例の電子部品内蔵配線板30は、このような半導体部品に対して好適に用いることができる。
なお、本例における電子部品内蔵配線板30のその他の構成は、図1に示す電子部品内蔵配線板10と同様であるので説明を省略する。
次に、図3に示す電子部品内蔵配線板の製造方法について説明する。図4〜図17は、図1に示す電子部品内蔵配線板の製造方法を示す工程図である。
最初に、図4に示すように、金属(例えば銅)箔53上に例えばスクリーン印刷により、導電性材料からなる円錐状のバンプ61を形成する。次いで、図5に示すように、バンプ61が貫通するようにしてプリプレグ71を形成する。次いで、図6に示すように、プリプレグ71上に金属(例えば銅)箔51を配置し、その後、加熱加圧プレスを実施してプリプレグ71を硬化し、両面金属(銅)箔張り板を形成する。なお硬化したプリプレグ71は、後の工程により図1に示す部品を内蔵した多層配線板の絶縁部材21を構成する材料となる。
次いで、金属箔53に対してフォトリソグラフィによるパターニングを施し、図7に示すように第3の配線パターン13を形成する。次いで、図8に示すように、第3の配線パターン13上に円錐状のバンプ63を形成するとともに、バンプ63が貫通するとともにそれを埋設するようにしてプリプレグ73を形成する。
なお、上記工程におけるプリプレグ73は後の加圧下による加熱操作において硬化して絶縁部材23となり、バンプ61及び63は層間接続体41及び43となる。
さらに、図4〜図7と同様な工程を経ることにより、図9に示すような、硬化したプリプレグ72の主面上に金属箔52及び第4の配線パターン14が形成されるとともに、プリプレグ72を貫通するように設けられたバンプ62が形成された積層体を作製する。なお硬化したプリプレグ72は、後の工程により図1に示す部品を内蔵した多層配線板の絶縁部材22を構成する材料となる。
次いで、図9で得た積層体に対して、図10に示すように、第4の配線パターン14上にアンダーフィル樹脂34をディスペンサーなどにより塗布し、図11に示すように、例えばフリップチップボンダーにより、予め接続用のバンプの形成された電子部品31を搭載し、アンダーフィル樹脂34を硬化させて、電子部品31を第4の配線パターン14上に電気的機械的に接続する。
また、図12に示すように、硬化したプリプレグ91の両面に金属(銅)箔92及び93を張るとともに、プリプレグ91、金属箔92及び93を貫通するようにして形成した開口部91A及び91Bを有する板を準備し、次いで、図13に示すように、開口部91Aの内壁及び開口部91Bの内壁に金属膜94及び95を形成する。なお、金属膜94は後に金属層32を構成し、金属膜95は後に内部導電体45を構成する。また、硬化したプリプレグ91は後に絶縁部材24を構成する。したがって、本例では、金属層32及び内部導電体45を同時に形成することになる。
次いで、図14に示すように、金属箔92及び93をフォトリソグラフィによってパターニングして第5の配線パターン15及び第6の配線パターン16を形成するとともに、金属層32を画定し、次いで、図15に示すように、第6の配線パターン16上にバンプ96を形成する。次いで、図16に示すように、バンプ96が貫通するとともにそれを埋設するようにしてプリプレグ97を形成する。なお、プリプレグ97には、予めプリプレグ91の開口部91Aに相当する箇所に開口部97Aが形成されている。また、図13又は14に示す工程において、開口部91B内を樹脂で充填する。
次いで、図17に示すように、図8の工程で得た積層体および図11の工程で得た積層体を、図16の工程で得た積層体を挟み込むようにして上下方向に加圧下加熱する。
この際、上述したプリプレグ73及び97は硬化して絶縁部材23となる。また、バンプ61、62、63及び64は層間接続体41、42、43及び44として形成される。また、プリプレグ91は絶縁部材24となる。なお、プリプレグ73及び97の一部は流動化し、電子部品32の周囲の空間を埋設して密着する状態で硬化することになる。
次いで、金属箔51及び52をフォトリソグラフィでパターニングし、第1の配線パターン11及び第2の配線パターン12を形成する。結果として、上述した工程を経ることにより、図1に電子部品内蔵配線板30が形成されることになる。
なお、上述した製造方法はあくまで図1に示す電子部品内蔵配線板の一例を示したものであり、その他の方法を用いても同様に製造することができる。例えばALIVHなどの方法を当然に用いることもできる。ALIVHは、例えば「ビルドアップ多層プリント配線板技術(2000年6月20日、日刊工業新聞社発行)」などに記載されている公知の技術である。
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。
例えば、上記具体例においては、絶縁部材を合計4層としているが、埋設すべき電子部品の数などに応じて適宜変化させることができる。例えば、2層とすることもできるし、5層以上とすることもできる。この場合、配線パターンの数は前記絶縁部材の数に応じて適宜に設定する。また、層間接続体に関しても上述したバンプや内部導電体などを適宜組み合わせて使用することができる。
本発明の電子部品内蔵配線板の一例を示す断面構成図である。 本発明の電子部品内蔵配線板の他の例を示す断面構成図である。 本発明の電子部品内蔵配線板のその他の例を示す断面構成図である。 図1に示す電子部品内蔵配線板の製造方法における一工程を示す図である。 同じく、図1に示す電子部品内蔵配線板の製造方法における一工程を示す図である。 同じく、図1に示す電子部品内蔵配線板の製造方法における一工程を示す図である。 同じく、図1に示す電子部品内蔵配線板の製造方法における一工程を示す図である。 同じく、図1に示す電子部品内蔵配線板の製造方法における一工程を示す図である。 同じく、図1に示す電子部品内蔵配線板の製造方法における一工程を示す図である。 同じく、図1に示す電子部品内蔵配線板の製造方法における一工程を示す図である。 同じく、図1に示す電子部品内蔵配線板の製造方法における一工程を示す図である。 同じく、図1に示す電子部品内蔵配線板の製造方法における一工程を示す図である。 同じく、図1に示す電子部品内蔵配線板の製造方法における一工程を示す図である。 同じく、図1に示す電子部品内蔵配線板の製造方法における一工程を示す図である。 同じく、図1に示す電子部品内蔵配線板の製造方法における一工程を示す図である。 同じく、図1に示す電子部品内蔵配線板の製造方法における一工程を示す図である。 同じく、図1に示す電子部品内蔵配線板の製造方法における一工程を示す図である。
符号の説明
10,20,30 電子部品内蔵配線板
11 第1の配線パターン
12 第2の配線パターン
13 第3の配線パターン
14 第4の配線パターン
15 第5の配線パターン
16 第6の配線パターン
21 第1の絶縁部材
22 第2の絶縁部材
23 第3の絶縁部材
24 第4の絶縁部材
31 電子部品
32 金属層
33、35 金属パターン
34 アンダーフィル樹脂

Claims (14)

  1. 第1の絶縁部材及び第2の絶縁部材と、前記第1の絶縁部材及び前記第2の絶縁部材間に狭設されるとともに第3の絶縁部材を介して積層された中間絶縁部材と、を含む絶縁部材と、
    前記第1の絶縁部材上と前記第2の絶縁部材上とに配置された少なくとも一対の配線パターンと、
    前記配線パターンの内、前記第2の絶縁部材の前記中間絶縁部材側の面に配置された第1の追加配線パターンと電気的に接続されてなるとともに、前記配線パターン間に配置した前記第3の絶縁部材中に埋設されてなる電子部品と、
    前記中間絶縁部材上に形成されるとともに前記絶縁部材中に埋設され、前記電子部品の側方において、前記電子部品と離隔するとともに前記電子部品の側面を囲むように設けられ、電気的に接地された金属層と、
    前記中間絶縁部材の、前記第2の絶縁部材側の面上に形成された第2の追加配線パターンと、
    前記第1の追加配線パターン及び前記第2の追加配線パターンを電気的に接続するための層間接続体と、
    前記金属層と略平行となるようにして前記金属層と同時に形成され、前記金属層と同一材料からなる内部導電体と、
    前記第1の絶縁部材上又は前記第2の絶縁部材上に位置し、少なくとも一部が前記電子部品と重畳するようにして形成されてなる接地電位の金属パターンと、
    を具えることを特徴とする、電子部品実装配線板。
  2. 前記金属パターンは、前記電子部品の、前記金属パターンと対向する面の全体を覆うようにして形成され、位置することを特徴とする、請求項1に記載の電子部品実装配線板。
  3. 前記金属パターンは、ベタ状の金属パターンであることを特徴とする、請求項2に記載の電子部品実装配線板。
  4. 前記金属パターンは、前記配線パターンと同一の材料からなり、同一の平面レベルで形成され、位置することを特徴とする、請求項1〜3のいずれか一に記載の電子部品実装配線板。
  5. 前記少なくとも一対の配線パターンは複数の配線パターンであり、前記複数の配線パターンの内、一対の配線パターンがそれぞれ前記絶縁部材の表面及び裏面上に設けられ、残りの配線パターンが前記絶縁部材中に埋設され、前記複数の配線パターンの少なくとも一部同士及び前記複数配線パターンの少なくとも一部と前記電子部品とが複数の層間接続体で電気的機械的に接続されてなることを特徴とする、請求項1〜4のいずれか一に記載の電子部品実装配線板。
  6. 前記電子部品は半導体部品であることを特徴とする、請求項1〜5のいずれか一に記載の電子部品実装配線板。
  7. 第1の絶縁部材及び第2の絶縁部材と、前記第1の絶縁部材及び前記第2の絶縁部材間に狭設されるとともに第3の絶縁部材を介して積層された中間絶縁部材と、を含む絶縁部材と、前記第1の絶縁部材上と前記第2の絶縁部材上とに配置された少なくとも一対の配線パターンと、前記配線パターンの内、前記第2の絶縁部材の前記中間絶縁部材側の面に配置された第1の追加配線パターンと電気的に接続されてなるとともに、前記配線パターン間に配置した前記第3の絶縁部材中に埋設されてなる電子部品と、前記中間絶縁部材の、前記第2の絶縁部材側の面上において形成された第2の追加配線パターンと、前記第1の追加配線パターン及び前記第2の追加配線パターンを電気的に接続するための層間接続体と、を具える電子部品実装配線板において、
    前記絶縁部材中の前記中間絶縁部材上に、前記電子部品の側面を囲むように金属層を電気的に接地するように形成し、
    前記金属層と略平行となり、前記金属層と同一材料からなる内部導電体を前記金属層と同時に形成し、
    前記第1の絶縁部材上又は前記第2の絶縁部材上に位置し、少なくとも一部が前記電子部品と重畳するようにして接地電位の金属パターンを形成し、
    前記電子部品の電磁ノイズをシールドして前記電磁ノイズに起因した動作不良を除去することを特徴とする、電子部品実装配線板の電磁ノイズ除去方法。
  8. 前記金属パターンは、前記電子部品の、前記金属パターンと対向する面の全体を覆うようにして形成することを特徴とする、請求項7に記載の電子部品実装配線板の電磁ノイズ除去方法。
  9. 前記金属パターンは、ベタ状の金属パターンであることを特徴とする、請求項8に記載の電子部品実装配線板の電磁ノイズ除去方法。
  10. 前記金属パターンは、前記配線パターンと同一の材料からなり、同一の平面レベルで形成することを特徴とする、請求項7〜9のいずれか一に記載の電子部品実装配線板の電磁ノイズ除去方法。
  11. 少なくとも第1の配線パターンが形成されてなる第1の絶縁部材を準備する工程と、
    少なくとも前記第1の配線パターンと対をなす第2の配線パターンが形成されてなる第2の絶縁部材を準備する工程と、
    前記第2の絶縁部材上において、前記第2の配線パターンと電気的に接続するようにして電子部品を配置する工程と、
    前記第1の絶縁部材及び前記第2の絶縁部材の少なくとも一方の上に、少なくとも一部が前記電子部品と重畳するようにして接地電位の金属パターンを形成する工程と、
    金属層と、前記金属層と略平行となるようにして前記金属層と同一材料からなる内部導電体とを同時に形成して、中間絶縁層を形成する工程と、
    前記第1の絶縁部材及び前記第2の絶縁部材を、前記電子部品の側面と対向する位置において前記金属層が前記側面を囲むようにして設けられるように配されかつ前記第2の絶縁部材側の面上において追加の配線パターンが形成された中間絶縁部材と、第3の絶縁部材となるプリプレグとを介して互いに圧接し、前記第2の配線パターンと前記追加の配線パターンとが層間接続体で電気的に接続するようにして、前記前記電子部品を前記第3の絶縁部材に埋設させる工程と、
    を具えることを特徴とする、電子部品実装配線板の製造方法。
  12. 前記金属パターンは、前記電子部品の、前記金属パターンと対向する面の全体を覆うようにして形成することを特徴とする、請求項11に記載の電子部品実装配線板の製造方法。
  13. 前記金属パターンは、ベタ状の金属パターンとすることを特徴とする、請求項12に記載の電子部品実装配線板の製造方法。
  14. 前記金属パターンは、前記第1の配線パターン及び前記第2の配線パターンの少なくとも一方と同一の材料からなり、同一の平面レベルで形成され、位置することを特徴とする、請求項11〜13のいずれか一に記載の電子部品実装配線板の製造方法。
JP2008080319A 2008-03-26 2008-03-26 電子部品実装配線板、電子部品実装配線板の電磁ノイズ除去方法、及び電子部品実装配線板の製造方法 Active JP5347297B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008080319A JP5347297B2 (ja) 2008-03-26 2008-03-26 電子部品実装配線板、電子部品実装配線板の電磁ノイズ除去方法、及び電子部品実装配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008080319A JP5347297B2 (ja) 2008-03-26 2008-03-26 電子部品実装配線板、電子部品実装配線板の電磁ノイズ除去方法、及び電子部品実装配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2009238850A JP2009238850A (ja) 2009-10-15
JP5347297B2 true JP5347297B2 (ja) 2013-11-20

Family

ID=41252486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008080319A Active JP5347297B2 (ja) 2008-03-26 2008-03-26 電子部品実装配線板、電子部品実装配線板の電磁ノイズ除去方法、及び電子部品実装配線板の製造方法

Country Status (1)

Country Link
JP (1) JP5347297B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3809053B2 (ja) * 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
JP3604033B2 (ja) * 2000-09-08 2004-12-22 日立エーアイシー株式会社 電子部品内蔵型多層配線板
JP2004179573A (ja) * 2002-11-29 2004-06-24 Sony Corp 素子内蔵基板及びその製造方法
JP2004214561A (ja) * 2003-01-08 2004-07-29 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006303202A (ja) * 2005-04-21 2006-11-02 Cmk Corp 部品内蔵型プリント配線板とその製造方法

Also Published As

Publication number Publication date
JP2009238850A (ja) 2009-10-15

Similar Documents

Publication Publication Date Title
US9793219B2 (en) Semiconductor element built-in wiring board and method for manufacturing the same
US9474158B2 (en) Printed wiring board
US9331030B1 (en) Integrated antenna package and manufacturing method thereof
US20150382463A1 (en) Printed circuit board, package substrate, and method of fabricating the same
JP2008198999A (ja) 電子素子内蔵印刷回路基板及びその製造方法
US20090250253A1 (en) Printed circuit board and manufacturing method thereof
WO1998047331A1 (fr) Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
US8237056B2 (en) Printed wiring board having a stiffener
US20150271923A1 (en) Printed wiring board and method for manufacturing printed wiring board
TW201005892A (en) Embedded chip substrate and fabrication method thereof
JP2011258772A (ja) 配線基板及びその製造方法並びに半導体装置
US20080000680A1 (en) Printed circuit board and method of manufacturing the same
US8186042B2 (en) Manufacturing method of a printed board assembly
US20150034374A1 (en) Printed wiring board and method for manufacturing printed wiring board
US20120160550A1 (en) Printed circuit board having embedded electronic component and method of manufacturing the same
JP2016063130A (ja) プリント配線板および半導体パッケージ
WO2011030542A2 (ja) 電子部品モジュールおよびその製造方法
JPWO2014162478A1 (ja) 部品内蔵基板及びその製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2005277389A (ja) 多層配線基板及び半導体パッケージ
JP6669330B2 (ja) 電子部品内蔵型印刷回路基板及びその製造方法
JP5141084B2 (ja) 電子部品実装配線板、及び電子部品実装配線板における電子部品の剥離防止方法
JP2010021423A (ja) Ic内蔵基板及びその製造方法
JP2008283114A (ja) 電子部品実装配線板、及び電子部品実装配線板の電磁ノイズ除去方法
JP5347297B2 (ja) 電子部品実装配線板、電子部品実装配線板の電磁ノイズ除去方法、及び電子部品実装配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130805

R150 Certificate of patent or registration of utility model

Ref document number: 5347297

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150