JP2004179573A - 素子内蔵基板及びその製造方法 - Google Patents
素子内蔵基板及びその製造方法 Download PDFInfo
- Publication number
- JP2004179573A JP2004179573A JP2002346714A JP2002346714A JP2004179573A JP 2004179573 A JP2004179573 A JP 2004179573A JP 2002346714 A JP2002346714 A JP 2002346714A JP 2002346714 A JP2002346714 A JP 2002346714A JP 2004179573 A JP2004179573 A JP 2004179573A
- Authority
- JP
- Japan
- Prior art keywords
- hollow portion
- film
- hydrophobic material
- wiring
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】絶縁層から中空部内への水分の侵入を防ぐ素子内蔵基板及びその製造方法を提供すること。
【解決手段】絶縁層５〜９と配線層１０〜１５とが積層された配線基板２内の中空部２０に素子２５が実装されており、中空部２０に露出する絶縁層の表面、及び中空部２０内面における絶縁層と配線層との境界を覆うようにして中空部２０内面に疎水性材料の膜３０が形成されている。更に、中空部２０の上面（素子２５の実装面に対向する面）は金属膜３１で覆われている。
【選択図】 図４
【解決手段】絶縁層５〜９と配線層１０〜１５とが積層された配線基板２内の中空部２０に素子２５が実装されており、中空部２０に露出する絶縁層の表面、及び中空部２０内面における絶縁層と配線層との境界を覆うようにして中空部２０内面に疎水性材料の膜３０が形成されている。更に、中空部２０の上面（素子２５の実装面に対向する面）は金属膜３１で覆われている。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、配線基板内の中空部に素子が実装された素子内蔵基板及びその製造方法に関し、更に詳しくは、中空部内面に疎水性材料の膜を形成した素子内蔵基板及びその製造方法に関する。
【０００２】
【従来の技術】
従来、弾性表面波（ＳＡＷ；Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ ）素子などのように、機能面を直接封止材で覆うことができず、機能面側を中空にしなければならないような素子については、溶接封止やセラミックパッケージを用いて気密封止し、それを１つの部品として配線基板に表面実装していた。
【０００３】
その場合の実装は配線基板の最外層表面だけに限られ、しかも素子がパッケージングされているため、本来の素子のサイズ（ベアチップのサイズ）よりも大きい実装面積が必要となる。しかし、最外層表面上の部品実装面積には限りがあり、近年の配線基板全体の小型化、高密度化実装への要求を満足できなくなってきている。
【０００４】
そこで、より多くの部品の実装を可能とし、同時に配線基板の小型化を実現するものとして、配線基板の内部に中空部を形成して、その中空部に、パッケージングしていない素子（ベアチップ）を実装することが、例えば特許文献１に開示されている。
【０００５】
【特許文献１】
特開昭６１−１１２３９９号公報
【０００６】
【発明が解決しようとする課題】
しかし、配線基板の絶縁層材料としてよく用いられる有機樹脂材料は吸湿性を有しており、特に、現在配線基板の絶縁層として広く用いられている、ガラス繊維に樹脂を含浸させたものでは、樹脂がガラス繊維の細部にまで含浸していないと空隙が生じ、この空隙に水分を吸湿しやすくなる。
更に有機樹脂材料は水分を透過しやすいため、特に高温高湿の環境で使用されると、絶縁層から中空部に水分が侵入し、素子の機能面に形成された配線などを腐食させるおそれがある。
【０００７】
本発明は上述の問題に鑑みてなされ、その目的とするところは、中空部内への水分の侵入を防ぐ素子内蔵基板及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の素子内蔵基板は、少なくとも、素子が実装される中空部に露出する絶縁層の表面に疎水性材料の膜が形成されていることを特徴としている。
【０００９】
本発明の素子内蔵基板の製造方法は、絶縁層と配線層とを積層して配線基板を形成する工程と、配線基板内に中空部を形成する工程と、中空部の内面に疎水性材料の膜を形成する工程と、中空部に素子を実装する工程と、素子の実装された中空部を密閉する工程とを有することを特徴としている。
【００１０】
中空部内面に形成された疎水性材料の膜によって、絶縁層から中空部内への水分の透過が遮断される。これにより、中空部内に実装された素子の高い信頼性を維持することができる。
【００１１】
疎水性材料としては、例えば、ＳｉＮ、ＳｉＣ、ＤＬＣ（ｄｉａｍｏｎｄ ｌｉｋｅ ｃａｒｂｏｎ）、ＢＮ、ＡｌＮ、ＴｉＮ、ＳｉＯＮなどが挙げられる。この中でも、特に、緻密な膜を形成できるＳｉＮは水分の透過阻止に優れている。
【００１２】
疎水性材料の膜は、少なくとも中空部内に露出する絶縁層表面が覆われればよい。中空部内における素子の実装面には素子が接合される配線層が形成されているため、素子と配線層との電気的接続を可能とするため、素子の接合部には疎水性材料の膜が形成されないようにする。
【００１３】
また、中空部内面において、絶縁層と配線層との間には微小な隙間を有し、その隙間も水分の侵入経路になる場合があるので、この隙間を覆うように疎水性材料の膜を形成することが望ましい。
【００１４】
なお、金属膜にも疎水性があるので、中空部内においてベタ状に中空部内面を金属膜で被覆しても配線層間の短絡を起こす問題がない部分（例えば、素子の実装面と対向する面）に、金属膜を形成すれば、水分の侵入阻止に加えて、電磁波のシールド効果を持たせることができる。
【００１５】
また、絶縁層から中空部に侵入する水分を阻止できても、密閉後の中空部内に水分が含まれているとこれが素子の機能面に影響するおそれがあるので、中空部内を不活性ガスで充填した状態で中空部が配線基板の外部から密閉されるようにするのが好ましい。具体的には、中空部の密閉工程を、不活性ガス雰囲気中で行うことで実現できる。
【００１６】
また、疎水性材料の膜の形成方法としては、配線基板に熱負荷を与えないスパッタリング法が好ましい。配線基板に熱負荷が生じると、疎水性材料に亀裂が生じ、その亀裂からの水分の侵入を許すおそれがある。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００１８】
（第１の実施の形態）
図４は、第１の実施の形態による素子内蔵基板１の要部断面図を示す。素子内蔵基板１は、複数の絶縁層５〜９と、複数の配線層１０〜１５とが交互に積層された配線基板２内に、素子２５がベアチップの状態で実装されて構成される。
【００１９】
素子２５は例えば弾性表面波素子（ＳＡＷ素子）であり、配線基板２内に形成された中空部２０に、その機能面を下に向けたフェイスダウン方式で実装されている。素子２５は複数の導電性バンプ（例えば、はんだバンプ、金スタッドバンプ等）２５ａを介して、絶縁層５の上面に形成され中空部２０内に露出する配線層１１に電気的に接続されている。素子２５と実装面との間に介在される導電性バンプ２５ａによって、素子２５の機能面と実装面との間の間隙が確保されている。
【００２０】
中空部２０の上側内面を除く部分には疎水性材料の膜３０が形成されている。中空部２０の側内面は全面が疎水性材料の膜３０で覆われている。中空部２０の下側内面は素子２５の実装面であるため、導電性バンプ２５ａが接合される部分を避けて疎水性材料の膜３０が形成されている。したがって、中空部２０の下側内面に形成された疎水性材料の膜３０は部分的に開口が形成された形状となっている。中空部２０の上側内面は全面が金属膜（絶縁層８の下面に形成されたベタ状の配線層）３１で覆われている。
【００２１】
この結果、中空部２０の全ての内面は疎水性材料の膜３０及び配線層３１、１１で覆われ、中空部２０の内面には絶縁層が露出していない。水分を吸湿し且つ透過しやすい樹脂材料で構成されることの多い絶縁層が中空部２０と通じていないということは、絶縁層から中空部２０内への水分の侵入を防いで、素子２５の機能面を水分から保護することができ、機能面に形成されたすだれ状電極などの腐食を防止することができる。
【００２２】
更に、以上のことにより、絶縁層の吸湿性や水分透過性を考慮しなくて済む材料選択が行え、絶縁層として用いる材料の選択自由度が高くなる。
【００２３】
また、中空部２０の上側内面はベタ状の金属膜３１で覆われているので、外部から中空部２０内に入ってくる電磁ノイズを抑制することができる。あるいは、素子２５から輻射される電磁ノイズが中空部２０外へ出て他の素子などに悪影響を与えることを抑制できる。
また、金属材料でなる膜は一般に疎水性に優れているので、金属膜３１によって、中空部２０の上面側にある絶縁層８からの中空部２０内への水分の侵入も阻止できる。
【００２４】
また、絶縁層と配線層との間（境界）に形成される微小な隙間も水分の侵入経路になる場合があるが、本実施の形態では、その隙間も疎水性材料の膜３０で覆われている。具体的には、実装面に形成された配線層１１とその下の絶縁層５との段差部１６を覆うようにして疎水性材料の膜３０が形成されている。素子２５の機能面の直下に位置する絶縁層５からの水分の侵入はわずかであっても機能面に与える影響は大きいので、絶縁層５と配線層１１との間の隙間を疎水性材料の膜３０で被覆することは非常に有効である。
【００２５】
その他に、中空部２０の側内面に存在する絶縁層６、７と配線層１２との境界も疎水性材料の膜３０が覆っている。更に、中空部２０の側内面と実装面とで形成される角部に関しても、疎水性材料の膜３０が、側内面から実装面に折れ曲がるようにしてその角部を覆っている。
【００２６】
次に、図１〜図３を参照して、上記素子内蔵基板１の製造方法について説明する。
【００２７】
（図１Ａの工程）
先ず、例えばエポキシ樹脂などでなる基板（絶縁層）５の両面に、サブトラクティブ法あるいはアディティブ法などにより、所望の回路パターンにパターニングされた配線層１０、１１を形成して配線基板３を作製する。これと同様に、絶縁層６の両面に配線層１２、１３を有する配線基板４を作製する。そして、これら配線基板３、４を例えばプリプレグなどの接着性樹脂でなる接着層７を用いて互いに積層する。
【００２８】
次いで、配線基板４及び接着層７を部分的に除去して凹所２１を形成する。例えば、ドリルなどの研削工具を用いた機械的加工や、レーザ加工、エッチングなどの加工法により凹所２１は形成される。この凹所２１は後工程で実装される素子２５を収容可能な大きさである。
【００２９】
あるいは、予め凹所２１の形成された接着層７及び配線基板４を、順に配線基板３の上に積層するようにしてもよい。
【００３０】
また、各配線基板３、４及び接着層７の積層後（あるいは積層前であってもよい）、各配線層１０、１１、１２、１３間を接続するためのスルーホールが形成され、そのスルーホールにスルーホールめっき１７が施される。更に、スルーホール内に、導電性あるいは絶縁性の充填材１８が充填される。スルーホールの形成は、ドリル、レーザ、エッチングなどによって行われる。
【００３１】
（図１Ｂの工程）
次いで、配線基板４及び凹所２１の全面に、例えばスピンコータ法でレジスト膜を塗布した後、そのレジスト膜に露光及び現像を施し、所望のパターンにパターニングされたレジストパターン２２を形成する。
【００３２】
（図２Ａの工程）
次いで、レジストパターン２２をマスクとして、配線基板４及び凹所２１の全面に疎水性材料の膜３０を形成する。疎水性材料の膜３０は、例えばＳｉＮ膜である。
【００３３】
具体的には、Ｓｉをターゲットにして、窒素ガスの比率が１０％〜５０％（残りはアルゴンガス）の雰囲気中でスパッタリングを行うことによって、ＳｉとＮの比率を制御して、ＳｉＮ膜の中でも最も疎水性に優れているＳｉ３Ｎ４膜の屈折率（およそ２）を有する膜、あるいは屈折率２に近いＳｉＮ膜を形成する。すなわち、疎水性材料の膜３０として、Ｓｉ３Ｎ４膜、あるいはＳｉ３Ｎ４膜の組成比に近いＳｉＮ膜が形成される。膜厚は、例えば０．５μｍ〜１μｍほどである。
【００３４】
Ｓｉ３Ｎ４膜は、その構造が緻密なため水分を透過しにくい。更に、Ｓｉ３Ｎ４の熱膨張率は常温〜１０００℃までの平均で例えばアルミナの約１／３であるため、急加熱や急冷しても割れにくいという特長がある。
【００３５】
（図２Ｂの工程）
次いで、レジストパターン２２を剥離する。これは、レジストパターン２２のみを溶解させる溶液を用いた。
【００３６】
以上のようにして、凹所２１内面の所望の箇所に疎水性材料の膜３０が形成されるが、上記とは逆に、先ず凹所２１内面の全面に疎水性材料の膜３０を形成しておいて、その疎水性材料の膜３０を残したい部分にエッチングレジストを形成した後、そのエッチングレジストをマスクとして不要な疎水性材料の膜３０をエッチングにて除去するようにしてもよい。このエッチングの後、エッチングレジストは除去されて、所望の場所に疎水性材料の膜３０が残る。
【００３７】
疎水性材料の膜３０の形成が完了すると、素子２５を、その機能面を下にしたフェイスダウン方式で配線基板３上の実装面に実装する。素子２５の機能面側には、複数の導電性バンプ２５ａが形成されており、それら導電性バンプ２５ａを、配線層１１における疎水性材料の膜３０で覆われていない部分に接合させる。したがって、配線層１１上への素子２５の実装（導電性バンプ２５ａと配線層１１との接合）を可能にするため、凹所２１における実装面上では、疎水性材料の膜３０は選択的に開口されている。
【００３８】
（図３の工程）
次いで、配線基板４に、配線基板１９を積層して凹所２１を密閉する。これにより、外部と気密及び液密に遮断された中空部２０が形成される。なお、配線基板１９は、例えばエポキシ樹脂などでなる２層の絶縁層８、９と所望の回路パターンにパターニングされた２層の配線層１４、１５が積層されてなる。また、中空部２０の上側内面となるべき絶縁層８の下面には、ベタ状の金属膜（例えば銅箔）３１が形成されている。金属膜３１は配線基板２におけるグランド層として機能させるようにしてもよい。
【００３９】
配線層１４、１５間はスルーホールめっき１７により接続されている。スルーホール内には、導電性あるいは絶縁性の充填材１８が充填されている。また、配線層１３〜１５間もスルーホールめっき１７により接続され、スルーホール内には導電性あるいは絶縁性の充填材１８が充填される。
【００４０】
上記中空部２０の密閉工程は、乾燥した窒素ガス雰囲気中で行われる。したがって、中空部２０内は窒素ガスで充填されることになる。
【００４１】
（図４の工程）
最後に、配線基板１９、３の表面に露出する配線層１５、１０を保護するために絶縁性保護膜３５ａ、３５ｂが形成される。配線基板１９、３の表面には、この後、他の素子を表面実装してもよく、絶縁性保護膜３５ａ、３５ｂは、その際のソルダレジストとしても機能する。
【００４２】
以上の素子内蔵基板１の製造方法においては、疎水性材料の膜３０をスパッタリング法で形成する（図２Ａの工程）ので、配線基板３、４及び接着層７の加熱の必要がない。したがって、絶縁層５〜７の熱変形及びこれを起因として疎水性材料の膜３０にクラック（亀裂）が生じることを防げる。
【００４３】
更に、中空部２０内は窒素ガスに置換されるので、疎水性材料の膜３０によって中空部２０内に侵入する水分を遮断することができることと合わせて、中空部２０内を完全に水分の含まない雰囲気下にすることができ、素子２５の高い信頼性を保持できる。なお、その他不活性ガスとして、アルゴンガスやヘリウムガスなどを中空部２０内へ充填してもよい。
【００４４】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。なお、上記第１の実施の形態と同じ構成部分には同一の符号を付し、その詳細な説明は省略する。
【００４５】
図６に、第２の実施の形態による素子内蔵基板５０の要部断面図を示す。本実施の形態の素子内蔵基板５０では、中空部２０の側内面及び上側内面にそれぞれベタ状の金属膜（例えば銅箔）５２、５１が形成されている点で上記第１の実施の形態と異なる。その他、構成及び得られる効果は第１の実施の形態と同様である。
【００４６】
すなわち、本実施の形態のように、中空部２０の側内面に配線層が露出しない構成であれば、その側内面を金属膜５２で被覆しても上下の配線層間を短絡させることがないので、中空部２０の上側上面に加えて側内面にも金属膜５２を形成している。実装面においては、導電性バンプ２５ａの接合部を除いて、疎水性材料の膜（例えば上記第１の実施の形態と同様ＳｉＮ膜）５３が形成されている。
【００４７】
中空部２０内で素子２５は、実装面を除く３面方向からベタ状の金属膜５１、５２で囲まれる構成となるので、非常に優れた電磁ノイズのシールド効果が得られる。もちろん、金属膜５１、５２は疎水性にも優れているので、絶縁層側からの中空部２０内への水分の侵入も阻止する。
【００４８】
（第３の実施の形態）
次に、本発明の第３の実施の形態について説明する。なお、上記第１の実施の形態と同じ構成部分には同一の符号を付し、その詳細な説明は省略する。
【００４９】
図５は、第３の実施の形態による素子内蔵基板４０の要部断面図を示す。本実施の形態の素子内蔵基板４０では、中空部２０の上側内面に疎水性材料の膜４１が形成されている点で上記第１の実施の形態と異なる。その他、構成及び得られる効果は第１の実施の形態と同様である。
【００５０】
疎水性材料の膜４１は、上記疎水性材料の膜３０と同様に、例えばスパッタリング法にて絶縁層８の下面に形成されるＳｉＮ膜である。このように、中空部２０内面の全て（素子２５の接合部を除く）を疎水性材料の膜で被覆してもよい。
【００５１】
（第４の実施の形態）
次に、本発明の第４の実施の形態について説明する。なお、上記第１の実施の形態と同じ構成部分には同一の符号を付し、その詳細な説明は省略する。
【００５２】
図７に、第４の実施の形態による素子内蔵基板６０の要部断面図を示す。本実施の形態の素子内蔵基板６０では、素子２５の機能面側の空間と、この機能面側の空間以外の中空部２０内の空間とを気密に隔てる封止材６１が素子２５の側面周辺に形成されている点で上記第１の実施の形態と異なる。その他、構成及び得られる効果は第１の実施の形態と同様である。
【００５３】
これにより、素子２５の機能面の密閉性をより高いものとすることができると共に、導電性バンプ２５ａの保護も図れる。
あるいは、中空部２０において、素子２５の機能面側の空間以外の部分全てに封止材を充填させた構成としてもよい。
【００５４】
以上、本発明の各実施の形態について説明したが、勿論、本発明はこれらに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００５５】
上記疎水性材料の膜３０、４１の形成方法としては、スパッタリング法に限ることなく、例えばＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によっても、配線基板への加熱を必要としない常温にて緻密な膜形成を行うことができる。
【００５６】
機能面側を中空にされて実装されるべき素子としては弾性表面波素子に限ることはなく、例えば、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）素子や水晶、更には、歪みや応力によって磁性薄膜の磁化方向を変えるようにした磁気機能素子などが挙げられる。
【００５７】
素子２５はフェイスダウンによる実装形態に限らず、ワイヤボンディング実装であってもよい。
【００５８】
中空部２０の形成方法としては、凹所を有しない平坦な配線基板上に素子を実装した後、その素子を収容可能な凹所が形成された配線基板を被せてもよい。もちろん、互いに凹所が形成された配線基板どうしを合わせてもよい。
【００５９】
【発明の効果】
以上述べたように、本発明によれば、素子が実装される中空部に露出する絶縁層の表面を覆うように疎水性材料の膜が形成されるので、絶縁層から中空部内への水分の侵入を防ぐことができる。これにより、密閉性の要求される素子であってもその信頼性を損なわずに配線基板内に内蔵可能となり、素子内蔵基板全体の小型化及び高密度実装化を図ることができる。
【図面の簡単な説明】
【図１】本発明の、第１の実施の形態による素子内蔵基板の製造工程を示す断面図である。
【図２】図１に続く製造工程を示す断面図である。
【図３】図２に続く製造工程を示す断面図である。
【図４】本発明の、第１の実施の形態による素子内蔵基板の要部断面図である。
【図５】本発明の、第３の実施の形態による素子内蔵基板の要部断面図である。
【図６】本発明の、第２の実施の形態による素子内蔵基板の要部断面図である。
【図７】本発明の、第４の実施の形態による素子内蔵基板の要部断面図である。
【符号の説明】
１…素子内蔵基板、２…配線基板、５〜９…絶縁層、１０〜１５…配線層、１７…スルーホールめっき、１８…充填材、２０…中空部、２１…凹所、２２…レジストパターン、２５…素子、３０…疎水性材料の膜、３１…金属膜、４０…素子内蔵基板、４１…疎水性材料の膜、５０…素子内蔵基板、５１，５２…金属膜、５３…疎水性材料の膜、６０…素子内蔵基板。
【発明の属する技術分野】
本発明は、配線基板内の中空部に素子が実装された素子内蔵基板及びその製造方法に関し、更に詳しくは、中空部内面に疎水性材料の膜を形成した素子内蔵基板及びその製造方法に関する。
【０００２】
【従来の技術】
従来、弾性表面波（ＳＡＷ；Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ ）素子などのように、機能面を直接封止材で覆うことができず、機能面側を中空にしなければならないような素子については、溶接封止やセラミックパッケージを用いて気密封止し、それを１つの部品として配線基板に表面実装していた。
【０００３】
その場合の実装は配線基板の最外層表面だけに限られ、しかも素子がパッケージングされているため、本来の素子のサイズ（ベアチップのサイズ）よりも大きい実装面積が必要となる。しかし、最外層表面上の部品実装面積には限りがあり、近年の配線基板全体の小型化、高密度化実装への要求を満足できなくなってきている。
【０００４】
そこで、より多くの部品の実装を可能とし、同時に配線基板の小型化を実現するものとして、配線基板の内部に中空部を形成して、その中空部に、パッケージングしていない素子（ベアチップ）を実装することが、例えば特許文献１に開示されている。
【０００５】
【特許文献１】
特開昭６１−１１２３９９号公報
【０００６】
【発明が解決しようとする課題】
しかし、配線基板の絶縁層材料としてよく用いられる有機樹脂材料は吸湿性を有しており、特に、現在配線基板の絶縁層として広く用いられている、ガラス繊維に樹脂を含浸させたものでは、樹脂がガラス繊維の細部にまで含浸していないと空隙が生じ、この空隙に水分を吸湿しやすくなる。
更に有機樹脂材料は水分を透過しやすいため、特に高温高湿の環境で使用されると、絶縁層から中空部に水分が侵入し、素子の機能面に形成された配線などを腐食させるおそれがある。
【０００７】
本発明は上述の問題に鑑みてなされ、その目的とするところは、中空部内への水分の侵入を防ぐ素子内蔵基板及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の素子内蔵基板は、少なくとも、素子が実装される中空部に露出する絶縁層の表面に疎水性材料の膜が形成されていることを特徴としている。
【０００９】
本発明の素子内蔵基板の製造方法は、絶縁層と配線層とを積層して配線基板を形成する工程と、配線基板内に中空部を形成する工程と、中空部の内面に疎水性材料の膜を形成する工程と、中空部に素子を実装する工程と、素子の実装された中空部を密閉する工程とを有することを特徴としている。
【００１０】
中空部内面に形成された疎水性材料の膜によって、絶縁層から中空部内への水分の透過が遮断される。これにより、中空部内に実装された素子の高い信頼性を維持することができる。
【００１１】
疎水性材料としては、例えば、ＳｉＮ、ＳｉＣ、ＤＬＣ（ｄｉａｍｏｎｄ ｌｉｋｅ ｃａｒｂｏｎ）、ＢＮ、ＡｌＮ、ＴｉＮ、ＳｉＯＮなどが挙げられる。この中でも、特に、緻密な膜を形成できるＳｉＮは水分の透過阻止に優れている。
【００１２】
疎水性材料の膜は、少なくとも中空部内に露出する絶縁層表面が覆われればよい。中空部内における素子の実装面には素子が接合される配線層が形成されているため、素子と配線層との電気的接続を可能とするため、素子の接合部には疎水性材料の膜が形成されないようにする。
【００１３】
また、中空部内面において、絶縁層と配線層との間には微小な隙間を有し、その隙間も水分の侵入経路になる場合があるので、この隙間を覆うように疎水性材料の膜を形成することが望ましい。
【００１４】
なお、金属膜にも疎水性があるので、中空部内においてベタ状に中空部内面を金属膜で被覆しても配線層間の短絡を起こす問題がない部分（例えば、素子の実装面と対向する面）に、金属膜を形成すれば、水分の侵入阻止に加えて、電磁波のシールド効果を持たせることができる。
【００１５】
また、絶縁層から中空部に侵入する水分を阻止できても、密閉後の中空部内に水分が含まれているとこれが素子の機能面に影響するおそれがあるので、中空部内を不活性ガスで充填した状態で中空部が配線基板の外部から密閉されるようにするのが好ましい。具体的には、中空部の密閉工程を、不活性ガス雰囲気中で行うことで実現できる。
【００１６】
また、疎水性材料の膜の形成方法としては、配線基板に熱負荷を与えないスパッタリング法が好ましい。配線基板に熱負荷が生じると、疎水性材料に亀裂が生じ、その亀裂からの水分の侵入を許すおそれがある。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００１８】
（第１の実施の形態）
図４は、第１の実施の形態による素子内蔵基板１の要部断面図を示す。素子内蔵基板１は、複数の絶縁層５〜９と、複数の配線層１０〜１５とが交互に積層された配線基板２内に、素子２５がベアチップの状態で実装されて構成される。
【００１９】
素子２５は例えば弾性表面波素子（ＳＡＷ素子）であり、配線基板２内に形成された中空部２０に、その機能面を下に向けたフェイスダウン方式で実装されている。素子２５は複数の導電性バンプ（例えば、はんだバンプ、金スタッドバンプ等）２５ａを介して、絶縁層５の上面に形成され中空部２０内に露出する配線層１１に電気的に接続されている。素子２５と実装面との間に介在される導電性バンプ２５ａによって、素子２５の機能面と実装面との間の間隙が確保されている。
【００２０】
中空部２０の上側内面を除く部分には疎水性材料の膜３０が形成されている。中空部２０の側内面は全面が疎水性材料の膜３０で覆われている。中空部２０の下側内面は素子２５の実装面であるため、導電性バンプ２５ａが接合される部分を避けて疎水性材料の膜３０が形成されている。したがって、中空部２０の下側内面に形成された疎水性材料の膜３０は部分的に開口が形成された形状となっている。中空部２０の上側内面は全面が金属膜（絶縁層８の下面に形成されたベタ状の配線層）３１で覆われている。
【００２１】
この結果、中空部２０の全ての内面は疎水性材料の膜３０及び配線層３１、１１で覆われ、中空部２０の内面には絶縁層が露出していない。水分を吸湿し且つ透過しやすい樹脂材料で構成されることの多い絶縁層が中空部２０と通じていないということは、絶縁層から中空部２０内への水分の侵入を防いで、素子２５の機能面を水分から保護することができ、機能面に形成されたすだれ状電極などの腐食を防止することができる。
【００２２】
更に、以上のことにより、絶縁層の吸湿性や水分透過性を考慮しなくて済む材料選択が行え、絶縁層として用いる材料の選択自由度が高くなる。
【００２３】
また、中空部２０の上側内面はベタ状の金属膜３１で覆われているので、外部から中空部２０内に入ってくる電磁ノイズを抑制することができる。あるいは、素子２５から輻射される電磁ノイズが中空部２０外へ出て他の素子などに悪影響を与えることを抑制できる。
また、金属材料でなる膜は一般に疎水性に優れているので、金属膜３１によって、中空部２０の上面側にある絶縁層８からの中空部２０内への水分の侵入も阻止できる。
【００２４】
また、絶縁層と配線層との間（境界）に形成される微小な隙間も水分の侵入経路になる場合があるが、本実施の形態では、その隙間も疎水性材料の膜３０で覆われている。具体的には、実装面に形成された配線層１１とその下の絶縁層５との段差部１６を覆うようにして疎水性材料の膜３０が形成されている。素子２５の機能面の直下に位置する絶縁層５からの水分の侵入はわずかであっても機能面に与える影響は大きいので、絶縁層５と配線層１１との間の隙間を疎水性材料の膜３０で被覆することは非常に有効である。
【００２５】
その他に、中空部２０の側内面に存在する絶縁層６、７と配線層１２との境界も疎水性材料の膜３０が覆っている。更に、中空部２０の側内面と実装面とで形成される角部に関しても、疎水性材料の膜３０が、側内面から実装面に折れ曲がるようにしてその角部を覆っている。
【００２６】
次に、図１〜図３を参照して、上記素子内蔵基板１の製造方法について説明する。
【００２７】
（図１Ａの工程）
先ず、例えばエポキシ樹脂などでなる基板（絶縁層）５の両面に、サブトラクティブ法あるいはアディティブ法などにより、所望の回路パターンにパターニングされた配線層１０、１１を形成して配線基板３を作製する。これと同様に、絶縁層６の両面に配線層１２、１３を有する配線基板４を作製する。そして、これら配線基板３、４を例えばプリプレグなどの接着性樹脂でなる接着層７を用いて互いに積層する。
【００２８】
次いで、配線基板４及び接着層７を部分的に除去して凹所２１を形成する。例えば、ドリルなどの研削工具を用いた機械的加工や、レーザ加工、エッチングなどの加工法により凹所２１は形成される。この凹所２１は後工程で実装される素子２５を収容可能な大きさである。
【００２９】
あるいは、予め凹所２１の形成された接着層７及び配線基板４を、順に配線基板３の上に積層するようにしてもよい。
【００３０】
また、各配線基板３、４及び接着層７の積層後（あるいは積層前であってもよい）、各配線層１０、１１、１２、１３間を接続するためのスルーホールが形成され、そのスルーホールにスルーホールめっき１７が施される。更に、スルーホール内に、導電性あるいは絶縁性の充填材１８が充填される。スルーホールの形成は、ドリル、レーザ、エッチングなどによって行われる。
【００３１】
（図１Ｂの工程）
次いで、配線基板４及び凹所２１の全面に、例えばスピンコータ法でレジスト膜を塗布した後、そのレジスト膜に露光及び現像を施し、所望のパターンにパターニングされたレジストパターン２２を形成する。
【００３２】
（図２Ａの工程）
次いで、レジストパターン２２をマスクとして、配線基板４及び凹所２１の全面に疎水性材料の膜３０を形成する。疎水性材料の膜３０は、例えばＳｉＮ膜である。
【００３３】
具体的には、Ｓｉをターゲットにして、窒素ガスの比率が１０％〜５０％（残りはアルゴンガス）の雰囲気中でスパッタリングを行うことによって、ＳｉとＮの比率を制御して、ＳｉＮ膜の中でも最も疎水性に優れているＳｉ３Ｎ４膜の屈折率（およそ２）を有する膜、あるいは屈折率２に近いＳｉＮ膜を形成する。すなわち、疎水性材料の膜３０として、Ｓｉ３Ｎ４膜、あるいはＳｉ３Ｎ４膜の組成比に近いＳｉＮ膜が形成される。膜厚は、例えば０．５μｍ〜１μｍほどである。
【００３４】
Ｓｉ３Ｎ４膜は、その構造が緻密なため水分を透過しにくい。更に、Ｓｉ３Ｎ４の熱膨張率は常温〜１０００℃までの平均で例えばアルミナの約１／３であるため、急加熱や急冷しても割れにくいという特長がある。
【００３５】
（図２Ｂの工程）
次いで、レジストパターン２２を剥離する。これは、レジストパターン２２のみを溶解させる溶液を用いた。
【００３６】
以上のようにして、凹所２１内面の所望の箇所に疎水性材料の膜３０が形成されるが、上記とは逆に、先ず凹所２１内面の全面に疎水性材料の膜３０を形成しておいて、その疎水性材料の膜３０を残したい部分にエッチングレジストを形成した後、そのエッチングレジストをマスクとして不要な疎水性材料の膜３０をエッチングにて除去するようにしてもよい。このエッチングの後、エッチングレジストは除去されて、所望の場所に疎水性材料の膜３０が残る。
【００３７】
疎水性材料の膜３０の形成が完了すると、素子２５を、その機能面を下にしたフェイスダウン方式で配線基板３上の実装面に実装する。素子２５の機能面側には、複数の導電性バンプ２５ａが形成されており、それら導電性バンプ２５ａを、配線層１１における疎水性材料の膜３０で覆われていない部分に接合させる。したがって、配線層１１上への素子２５の実装（導電性バンプ２５ａと配線層１１との接合）を可能にするため、凹所２１における実装面上では、疎水性材料の膜３０は選択的に開口されている。
【００３８】
（図３の工程）
次いで、配線基板４に、配線基板１９を積層して凹所２１を密閉する。これにより、外部と気密及び液密に遮断された中空部２０が形成される。なお、配線基板１９は、例えばエポキシ樹脂などでなる２層の絶縁層８、９と所望の回路パターンにパターニングされた２層の配線層１４、１５が積層されてなる。また、中空部２０の上側内面となるべき絶縁層８の下面には、ベタ状の金属膜（例えば銅箔）３１が形成されている。金属膜３１は配線基板２におけるグランド層として機能させるようにしてもよい。
【００３９】
配線層１４、１５間はスルーホールめっき１７により接続されている。スルーホール内には、導電性あるいは絶縁性の充填材１８が充填されている。また、配線層１３〜１５間もスルーホールめっき１７により接続され、スルーホール内には導電性あるいは絶縁性の充填材１８が充填される。
【００４０】
上記中空部２０の密閉工程は、乾燥した窒素ガス雰囲気中で行われる。したがって、中空部２０内は窒素ガスで充填されることになる。
【００４１】
（図４の工程）
最後に、配線基板１９、３の表面に露出する配線層１５、１０を保護するために絶縁性保護膜３５ａ、３５ｂが形成される。配線基板１９、３の表面には、この後、他の素子を表面実装してもよく、絶縁性保護膜３５ａ、３５ｂは、その際のソルダレジストとしても機能する。
【００４２】
以上の素子内蔵基板１の製造方法においては、疎水性材料の膜３０をスパッタリング法で形成する（図２Ａの工程）ので、配線基板３、４及び接着層７の加熱の必要がない。したがって、絶縁層５〜７の熱変形及びこれを起因として疎水性材料の膜３０にクラック（亀裂）が生じることを防げる。
【００４３】
更に、中空部２０内は窒素ガスに置換されるので、疎水性材料の膜３０によって中空部２０内に侵入する水分を遮断することができることと合わせて、中空部２０内を完全に水分の含まない雰囲気下にすることができ、素子２５の高い信頼性を保持できる。なお、その他不活性ガスとして、アルゴンガスやヘリウムガスなどを中空部２０内へ充填してもよい。
【００４４】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。なお、上記第１の実施の形態と同じ構成部分には同一の符号を付し、その詳細な説明は省略する。
【００４５】
図６に、第２の実施の形態による素子内蔵基板５０の要部断面図を示す。本実施の形態の素子内蔵基板５０では、中空部２０の側内面及び上側内面にそれぞれベタ状の金属膜（例えば銅箔）５２、５１が形成されている点で上記第１の実施の形態と異なる。その他、構成及び得られる効果は第１の実施の形態と同様である。
【００４６】
すなわち、本実施の形態のように、中空部２０の側内面に配線層が露出しない構成であれば、その側内面を金属膜５２で被覆しても上下の配線層間を短絡させることがないので、中空部２０の上側上面に加えて側内面にも金属膜５２を形成している。実装面においては、導電性バンプ２５ａの接合部を除いて、疎水性材料の膜（例えば上記第１の実施の形態と同様ＳｉＮ膜）５３が形成されている。
【００４７】
中空部２０内で素子２５は、実装面を除く３面方向からベタ状の金属膜５１、５２で囲まれる構成となるので、非常に優れた電磁ノイズのシールド効果が得られる。もちろん、金属膜５１、５２は疎水性にも優れているので、絶縁層側からの中空部２０内への水分の侵入も阻止する。
【００４８】
（第３の実施の形態）
次に、本発明の第３の実施の形態について説明する。なお、上記第１の実施の形態と同じ構成部分には同一の符号を付し、その詳細な説明は省略する。
【００４９】
図５は、第３の実施の形態による素子内蔵基板４０の要部断面図を示す。本実施の形態の素子内蔵基板４０では、中空部２０の上側内面に疎水性材料の膜４１が形成されている点で上記第１の実施の形態と異なる。その他、構成及び得られる効果は第１の実施の形態と同様である。
【００５０】
疎水性材料の膜４１は、上記疎水性材料の膜３０と同様に、例えばスパッタリング法にて絶縁層８の下面に形成されるＳｉＮ膜である。このように、中空部２０内面の全て（素子２５の接合部を除く）を疎水性材料の膜で被覆してもよい。
【００５１】
（第４の実施の形態）
次に、本発明の第４の実施の形態について説明する。なお、上記第１の実施の形態と同じ構成部分には同一の符号を付し、その詳細な説明は省略する。
【００５２】
図７に、第４の実施の形態による素子内蔵基板６０の要部断面図を示す。本実施の形態の素子内蔵基板６０では、素子２５の機能面側の空間と、この機能面側の空間以外の中空部２０内の空間とを気密に隔てる封止材６１が素子２５の側面周辺に形成されている点で上記第１の実施の形態と異なる。その他、構成及び得られる効果は第１の実施の形態と同様である。
【００５３】
これにより、素子２５の機能面の密閉性をより高いものとすることができると共に、導電性バンプ２５ａの保護も図れる。
あるいは、中空部２０において、素子２５の機能面側の空間以外の部分全てに封止材を充填させた構成としてもよい。
【００５４】
以上、本発明の各実施の形態について説明したが、勿論、本発明はこれらに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００５５】
上記疎水性材料の膜３０、４１の形成方法としては、スパッタリング法に限ることなく、例えばＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によっても、配線基板への加熱を必要としない常温にて緻密な膜形成を行うことができる。
【００５６】
機能面側を中空にされて実装されるべき素子としては弾性表面波素子に限ることはなく、例えば、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）素子や水晶、更には、歪みや応力によって磁性薄膜の磁化方向を変えるようにした磁気機能素子などが挙げられる。
【００５７】
素子２５はフェイスダウンによる実装形態に限らず、ワイヤボンディング実装であってもよい。
【００５８】
中空部２０の形成方法としては、凹所を有しない平坦な配線基板上に素子を実装した後、その素子を収容可能な凹所が形成された配線基板を被せてもよい。もちろん、互いに凹所が形成された配線基板どうしを合わせてもよい。
【００５９】
【発明の効果】
以上述べたように、本発明によれば、素子が実装される中空部に露出する絶縁層の表面を覆うように疎水性材料の膜が形成されるので、絶縁層から中空部内への水分の侵入を防ぐことができる。これにより、密閉性の要求される素子であってもその信頼性を損なわずに配線基板内に内蔵可能となり、素子内蔵基板全体の小型化及び高密度実装化を図ることができる。
【図面の簡単な説明】
【図１】本発明の、第１の実施の形態による素子内蔵基板の製造工程を示す断面図である。
【図２】図１に続く製造工程を示す断面図である。
【図３】図２に続く製造工程を示す断面図である。
【図４】本発明の、第１の実施の形態による素子内蔵基板の要部断面図である。
【図５】本発明の、第３の実施の形態による素子内蔵基板の要部断面図である。
【図６】本発明の、第２の実施の形態による素子内蔵基板の要部断面図である。
【図７】本発明の、第４の実施の形態による素子内蔵基板の要部断面図である。
【符号の説明】
１…素子内蔵基板、２…配線基板、５〜９…絶縁層、１０〜１５…配線層、１７…スルーホールめっき、１８…充填材、２０…中空部、２１…凹所、２２…レジストパターン、２５…素子、３０…疎水性材料の膜、３１…金属膜、４０…素子内蔵基板、４１…疎水性材料の膜、５０…素子内蔵基板、５１，５２…金属膜、５３…疎水性材料の膜、６０…素子内蔵基板。
Claims (7)
- 絶縁層と配線層とが積層された配線基板内の中空部に素子が実装された素子内蔵基板であって、
少なくとも、前記中空部に露出する前記絶縁層の表面に疎水性材料の膜が形成されている
ことを特徴とする素子内蔵基板。 - 前記疎水性材料の膜は、前記中空部の内面における前記絶縁層と前記配線層との境界を覆っている
ことを特徴とする請求項１に記載の素子実装基板。 - 前記疎水性材料は窒化シリコンである
ことを特徴とする請求項１に記載の素子内蔵基板。 - 前記中空部内に不活性ガスが充填されている
ことを特徴とする請求項１に記載の素子実装基板。 - 絶縁層と配線層とを積層して配線基板を形成する工程と、
前記配線基板内に中空部を形成する工程と、
前記中空部の内面に疎水性材料の膜を形成する工程と、
前記中空部に素子を実装する工程と、
前記素子の実装された前記中空部を密閉する工程とを有する
ことを特徴とする素子内蔵基板の製造方法。 - 前記素子の実装された前記中空部を密閉する工程を不活性ガス雰囲気中で行う
ことを特徴とする請求項５に記載の素子内蔵基板の製造方法。 - 前記疎水性材料の膜をスパッタリング法で形成する
ことを特徴とする請求項５に記載の素子内蔵基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002346714A JP2004179573A (ja) | 2002-11-29 | 2002-11-29 | 素子内蔵基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002346714A JP2004179573A (ja) | 2002-11-29 | 2002-11-29 | 素子内蔵基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004179573A true JP2004179573A (ja) | 2004-06-24 |
Family
ID=32707514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002346714A Pending JP2004179573A (ja) | 2002-11-29 | 2002-11-29 | 素子内蔵基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004179573A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006019340A (ja) * | 2004-06-30 | 2006-01-19 | Tdk Corp | 半導体ｉｃ内蔵基板 |
| JP2006303202A (ja) * | 2005-04-21 | 2006-11-02 | Cmk Corp | 部品内蔵型プリント配線板とその製造方法 |
| JP2007104401A (ja) * | 2005-10-05 | 2007-04-19 | Sony Corp | 半導体装置及びその製造方法 |
| JP2008051686A (ja) * | 2006-08-25 | 2008-03-06 | Dainippon Printing Co Ltd | センサーユニットおよびその製造方法 |
| JP2009135398A (ja) * | 2007-11-29 | 2009-06-18 | Ibiden Co Ltd | 組合せ基板 |
| JP2009238850A (ja) * | 2008-03-26 | 2009-10-15 | Dainippon Printing Co Ltd | 電子部品実装配線板、電子部品実装配線板の電磁ノイズ除去方法、及び電子部品実装配線板の製造方法 |
| JP2010232313A (ja) * | 2009-03-26 | 2010-10-14 | Tdk Corp | 電子部品モジュール |
| JP2013026280A (ja) * | 2011-07-15 | 2013-02-04 | Dainippon Printing Co Ltd | 素子内蔵配線基板、及びその製造方法 |
| JP2013250224A (ja) * | 2012-06-04 | 2013-12-12 | Micronics Japan Co Ltd | プローブカード及びその製造方法 |
| CN108807285A (zh) * | 2017-03-08 | 2018-11-13 | Vega格里沙贝两合公司 | 用于高频芯片的壳体 |
-
2002
- 2002-11-29 JP JP2002346714A patent/JP2004179573A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006019340A (ja) * | 2004-06-30 | 2006-01-19 | Tdk Corp | 半導体ｉｃ内蔵基板 |
| JP2006303202A (ja) * | 2005-04-21 | 2006-11-02 | Cmk Corp | 部品内蔵型プリント配線板とその製造方法 |
| JP2007104401A (ja) * | 2005-10-05 | 2007-04-19 | Sony Corp | 半導体装置及びその製造方法 |
| JP2008051686A (ja) * | 2006-08-25 | 2008-03-06 | Dainippon Printing Co Ltd | センサーユニットおよびその製造方法 |
| JP2009135398A (ja) * | 2007-11-29 | 2009-06-18 | Ibiden Co Ltd | 組合せ基板 |
| JP2009238850A (ja) * | 2008-03-26 | 2009-10-15 | Dainippon Printing Co Ltd | 電子部品実装配線板、電子部品実装配線板の電磁ノイズ除去方法、及び電子部品実装配線板の製造方法 |
| JP2010232313A (ja) * | 2009-03-26 | 2010-10-14 | Tdk Corp | 電子部品モジュール |
| JP2013026280A (ja) * | 2011-07-15 | 2013-02-04 | Dainippon Printing Co Ltd | 素子内蔵配線基板、及びその製造方法 |
| JP2013250224A (ja) * | 2012-06-04 | 2013-12-12 | Micronics Japan Co Ltd | プローブカード及びその製造方法 |
| CN108807285A (zh) * | 2017-03-08 | 2018-11-13 | Vega格里沙贝两合公司 | 用于高频芯片的壳体 |
| CN108807285B (zh) * | 2017-03-08 | 2021-12-03 | Vega格里沙贝两合公司 | 用于高频芯片的壳体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4205749B2 (ja) | 電子モジュールの製造方法及び電子モジュール | |
| JP4971158B2 (ja) | 支持体基板を備えた構成素子装置 | |
| US6852561B2 (en) | Encapsulated surface acoustic wave component and method of collective fabrication | |
| TWI298913B (ja) | ||
| JP2006520093A (ja) | 電子モジュールの製造方法 | |
| US20070107932A1 (en) | Moisture resistant chip package | |
| KR101016531B1 (ko) | 소자 실장 기판 및 그 제조 방법 | |
| JP4537995B2 (ja) | 電子モジュールを製造する方法 | |
| JP2005517287A (ja) | 構成要素をベースに埋め込み接触を形成する方法 | |
| JP5068060B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JPWO2005114728A1 (ja) | 半導体装置並びに配線基板及びその製造方法 | |
| JP2007134697A (ja) | 垂直に取り付けることのできるｉｃパッケージを作る方法 | |
| JP5026025B2 (ja) | 半導体装置 | |
| US20150342046A1 (en) | Printed circuit board, method for maufacturing the same and package on package having the same | |
| JP2004179573A (ja) | 素子内蔵基板及びその製造方法 | |
| TW201603665A (zh) | 印刷電路板、用以製造其之方法及具有其之層疊封裝 | |
| KR20060116894A (ko) | 표면 탄성파 디바이스 패키지 및 그 제조 방법 | |
| JP6840310B2 (ja) | 密封電子モジュールのウェーハスケール製造のための工程 | |
| JP3260941B2 (ja) | 多層配線基板および多層配線基板の製造方法 | |
| JPWO2005114729A1 (ja) | 半導体装置及び配線基板 | |
| WO2012165111A1 (ja) | 多層基板の製造方法および多層基板 | |
| JP2007103698A (ja) | 配線基板 | |
| JP2004071698A (ja) | 半導体パッケージ | |
| TWI844687B (zh) | 具有防滲基座及嵌入構件之線路板及其半導體組體 | |
| JP2013539253A (ja) | モジュール及びその製造方法 |