KR20120085791A - 비정질 탄소 대 금속 접착을 개선하기 위한 글루 층 패시베이팅 - Google Patents

비정질 탄소 대 금속 접착을 개선하기 위한 글루 층 패시베이팅 Download PDF

Info

Publication number
KR20120085791A
KR20120085791A KR1020127010561A KR20127010561A KR20120085791A KR 20120085791 A KR20120085791 A KR 20120085791A KR 1020127010561 A KR1020127010561 A KR 1020127010561A KR 20127010561 A KR20127010561 A KR 20127010561A KR 20120085791 A KR20120085791 A KR 20120085791A
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
forming
metal
resistive
Prior art date
Application number
KR1020127010561A
Other languages
English (en)
Inventor
시우 에프. 쳉
데니쉬 패디
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20120085791A publication Critical patent/KR20120085791A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

컴포넌트들 사이에 양호한 접착을 갖는 저항성 메모리 디바이스를 형성하기 위한 방법 및 장치가 제공된다. 제1 도전 층이 기판 상에 형성되고, 표면에 접착 촉진 재료들을 부가하도록 제1 도전 층의 표면이 처리된다. 접착 촉진 재료들은 기판 상에 층을 형성할 수 있거나, 또는 이러한 재료들은 상기 표면 내로 통합되거나, 단지 제1 도전 층의 표면을 패시베이팅할 수 있다. 가변 저항 층이 처리된 층 상에 형성되고, 제2 도전 층이 가변 저항 층 상에 형성된다. 접착 촉진 재료들은 또한 가변 저항 층과 제2 도전 층 간의 계면에 포함될 수 있다.

Description

비정질 탄소 대 금속 접착을 개선하기 위한 글루 층 패시베이팅{PASSIVATING GLUE LAYER TO IMPROVE AMORPHOUS CARBON TO METAL ADHESION}
본원에서 기술되는 실시예들은 일반적으로 반도체 디바이스들의 제조에 관한 것이다. 보다 구체적으로, 본원에서 기술되는 실시예들은 메모리 디바이스들의 제조에 관한 것이다.
비휘발성 전자 메모리 디바이스들은 다양한 소비자 상품들에 이용되고 있다. 기계적으로 어드레싱되는(addressed) 형태들 및 전기적으로 어드레싱되는 형태들로 이용가능한, 비휘발성 또는 정적 메모리 디바이스들은 일반적으로 전기 에너지의 인가에 의해 변경될 수 있지만 이러한 에너지가 인가되지 않는 경우 변화하지 않는 재료의 하나 이상의 특성들에 의존한다. 기계적으로 어드레싱되는 정적 메모리 시스템들의 예들은 자기 테이프 드라이브들, 하드 디스크 드라이브들 및 광학 디바이스들을 포함한다. 오늘날 널리 사용되고 있는 전기적으로 어드레싱되는 디바이스들의 예들은 오래된 형태의 판독 전용 메모리뿐만 아니라 플래시 메모리 디바이스들, SRAM을 포함한다.
저항성 메모리는 전기적으로 어드레싱되는 정적 메모리의 발전 형태이다. 가변 저항을 갖는 재료가 2개의 도전성 재료들 사이에 배치된다. 이러한 가변 저항 재료를 통해 전압이 인가되는 경우, 재료의 내부 구조가 영구적으로 변화하여, 재료의 전기적 특성들, 특히 비저항(resistivity)이 변화하게 된다. 이러한 비저항의 변화는 저장된 정보로서 검출되고 처리될 수 있다.
저항성 메모리 디바이스의 다양한 컴포넌트들의 접착은 온도 및 부하 사이클링 조건들 하에서 신뢰할만한 디바이스들을 제조하기 위해 극복해야 하는 도전 과제이다. 전기적 성능 때문에 매력적일 수 있는 몇몇 재료들은 디바이스에 조립될 때 잘 접착되지 않는다.
따라서, 신뢰할만하고 내구성 있는 메모리 디바이스들을 형성하기 위한 방법들 및 장치에 대한 필요성이 여전히 존재한다.
본원에서 기술되는 실시예들은 디바이스를 형성하는 방법을 제공하고, 이러한 방법은 기판 상에 제1 도전 층을 형성하는 단계, 상기 도전 층과 접촉하는 저항 층을 형성하는 단계, 상기 도전 층의 표면을 처리함으로써 상기 도전 층에 대한 상기 저항 층의 접착을 개선하는 단계, 및 상기 저항 층 위에 제2 도전 층을 형성하는 단계를 포함한다.
다른 실시예들은 전자 메모리 디바이스를 형성하는 방법을 제공하고, 이러한 방법은 제1 금속 콘택의 질소 풍부 표면 상에 가변 저항 층을 형성하는 단계, 및 상기 가변 저항 층 위에 제2 금속 콘택을 형성하는 단계를 포함한다.
또 다른 실시예들은 전자 메모리 디바이스를 형성하는 방법을 제공하고, 이러한 방법은 기판 상에 제1 도전 층을 형성하는 단계, 상기 제1 도전 층의 표면 내로 본딩 재료를 통합하기 위해서 상기 제1 도전 층을 플라즈마에 노출시키는 단계, 상기 제1 도전 층의 표면 상에 저항성 메모리 층을 증착하는 단계, 및 상기 저항성 메모리 층 상에 제2 도전 층을 형성하는 단계를 포함한다.
본 발명의 상기 특징들을 상세하게 이해할 수 있도록, 위에서 간단히 요약된 본 발명에 대해 보다 상세한 설명이 실시예들을 참조하여 이루어질 수 있고, 이러한 실시예들 중 몇몇 실시예들은 첨부된 도면들에 도시되어 있다. 그러나 첨부된 도면들은 단지 본 발명의 전형적인 실시예들만을 예시하고 있으며, 따라서 본 발명의 범위를 제한하는 것으로 간주되어서는 안 되고, 이는 본 발명이 다른 동등하게 효과적인 실시예들을 허용할 수 있기 때문이라는 점에 주목해야 한다.
도 1은 일 실시예에 따른 디바이스의 개략적인 단면도이다.
도 2는 다른 실시예에 따른 방법을 요약하는 흐름도이다.
도 3a-3e는 도 2의 방법의 다양한 단계들에 있어서 디바이스의 개략적인 단면도들이다.
도 4는 다른 실시예에 따른 방법을 요약하는 흐름도이다.
도 5a는 또 다른 실시예에 따른 방법을 요약하는 흐름도이다.
도 5b는 도 5a의 방법에 의해 제조된 디바이스의 개략적인 단면도이다.
도 6은 본원에서 기술되는 실시예들을 실시하기 위한 장치의 개략적인 단면도이다.
이해를 돕기 위해서, 가능한 경우, 도면들에 공통되는 동일한 요소들을 지정하기 위해 동일한 도면 부호들이 사용되었다. 일 실시예에서 개시되는 요소들은 특별한 언급 없이 다른 실시예들에 대해서도 유익하게 활용될 수 있음이 예상된다.
본 발명의 실시예들은 일반적으로 메모리 디바이스들을 형성하기 위한 방법들을 제공한다. 정보를 기록하기 위해 가변 저항을 채용하는 메모리 디바이스는 종종 저항성 메모리 또는 MIM 디바이스로 알려져 있으며, 일반적으로 그 사이에 저항 층을 갖는 2개의 도전성 접촉 층들을 포함한다. 이러한 디바이스(100)의 개략적인 단면이 도 1에 도시되어 있다. 기판(102) 구조는 디바이스(100)의 기초를 형성한다. 기판(102)은 전자 디바이스들을 형성하는데 일반적으로 이용되는, 당해 기술분야에 공지되어 있는 임의의 재료일 수 있다. 금속, 금속 합금, 도전성 금속 화합물, 또는 도전성 폴리머일 수 있는 제1 도전 층(104)이 당해 분야에 공지되어 있는 임의의 공정에 의한 물리 또는 화학 기상 증착에 의해 기판 상에 형성된다. 저항 층(108)은 통상적으로 화학 기상 증착 공정에 의해 제1 도전 층(104) 상에 형성되고, 제2 도전 층(110)이 저항 층(108) 상에 형성된다. 콘택들(112 및 114)은 제1 및 제2 도전 층들(104 및 110)을 각각의 외부 회로들에 연결한다.
저항 층(108)은 일반적으로 전류에 대해 가변 비저항을 갖는 재료로 형성된다. 전기장 또는 자기장이 인가될 때 저항성 재료의 미시적인 구조가 변화하기 때문에, 후보군인 재료의 비저항은 통상적으로 변화한다. 몇몇 실시예들에서, 산화물 재료의 비저항은, 결정 구조 내의 결함들의 구성이 전기장에 의한 자극 하에서 조정(adjust)됨에 따라, 변화할 수 있다. 다른 실시예들에서, 비정질 탄소 재료, 또는 도핑된 비정질 탄소 재료가 대안적인 도전 경로들을 제공하도록 유사하게 재구성될 수 있다. 저항 층의 내부 구조가 상이한 구성들 사이에서 순환(cycle)함에 따라, 인접한 층들에 대한 접착이 약화될 수 있다.
도 1의 실시예에서, 제1 도전 층(104)은 처리된 표면(106)을 갖고, 이러한 처리된 표면(106)은 제1 도전 층(104)에 대한 저항 층(108)의 접착을 개선한다. 처리된 표면(106)은 일반적으로 제1 도전 층(104)의 표면에 부가된 하나 이상의 재료들을 포함하여 저항 층(108)의 접착을 개선하기 위한 메커니즘을 제공하게 된다. 일 실시예에서, 처리된 표면(106)은 개선된 접착을 위한 본딩 층을 제공하지만, 다른 실시예에서는, 처리된 표면(106)이 개선된 접착을 위한 용해(solution) 층을 제공한다.
도 2는 일 실시예에 따른 방법(200)을 요약하는 흐름도이다. 방법(200)은 도 1의 디바이스(100)와 같은 디바이스들을 형성하기 위해 이용될 수 있다. 202에서, 제1 도전 층이 기판 상에 형성된다. 제1 도전 층은 구리, 알루미늄, 니켈, 백금, 티타늄, 텅스텐, 은, 금, 또는 아연과 같은 실질적으로 순수한 금속, 또는 이러한 금속들 중 임의의 것의 혼합물 또는 합금일 수 있다. 제1 도전 층은 또한 도전성 금속 화합물, 예를 들어 도전성 금속 산화물 또는 질화물일 수 있다. 제1 도전 층은 일반적으로 약 20Å 내지 약 1,000Å, 예를 들어 50Å 내지 약 500Å, 예를 들면 100Å의 두께를 가질 것이다. 제1 도전 층은 기판들 상에 층들을 증착하기 위해 통상적으로 이용되는 임의의 공정, 예를 들어 플라즈마를 이용하거나 이용하지 않는 물리 기상 증착 또는 화학 기상 증착에 의해 형성될 수 있다.
204에서, 저항 층이 도전 층 상에 형성된다. 저항 층은 일반적으로, 전기장 또는 자기장의 인가에 의해 비저항이 영구적으로 변화될 수 있는 재료일 것이다. 몇몇 실시예들에서, 저항 층은 금속 산화물 층일 수 있다. 다른 실시예들에서, 저항 층은 도핑되거나 도핑되지 않은 비정질 탄소 층일 수 있다. 저항 층은 일반적으로, 약 100Å 내지 약 5,000Å, 예를 들어 300Å 내지 약 1,000Å, 예를 들면 500Å의 두께를 가질 것이다. 저항 층은 또한 플라즈마를 이용하거나 이용하지 않는 물리 기상 증착 또는 화학 기상 증착에 의해 증착될 수 있다.
제1 도전 층에 대한 저항 층의 접착을 개선하기 위해서, 206에서, 저항 층에 대면하는 제1 도전층의 표면이 처리된다. 표면은 접착 촉진 재료에 노출되고, 이는 저항 층의 재료에 대한 제1 도전 층의 표면에서의 원자들의 친화도(affinity)를 변화시킨다. 몇몇 실시예들에서, 접착 촉진 재료에 대한 노출은 저항 층에 대해 제1 도전 층의 표면을 패시베이팅한다. 일 실시예에서, 제1 도전 층의 표면은 본딩 표면이 되고, 제1 도전 층의 표면에서의 원자들은 저항성 재료의 원자들과 화학적 결합들을 형성한다. 일례에서, 제1 도전 층의 표면은 산소 및/또는 질소를 함유하는 가스로 처리되어, 표면 상으로 산소 및/또는 질소 원자들을 흡수하여 저항성 금속 산화물 층에서 금속 원자들과 결합되도록 할 수 있다. 다른 실시예에서, 제1 도전 층의 처리된 표면은 제1 도전 층과 저항 층 간에 용해 경계를 형성하고, 이는 저항성 재료의 원자들로 하여금 용해 경계에서 제1 도전 층의 원자들과 혼재(intermingle)될 수 있게 함으로써 접착을 개선한다. 탄소/금속 계면에 대해 용해 경계를 생성하도록 탄소 함유 저항 층을 부가하기 전에 제1 도전 층의 표면 상으로 질소가 흡수될 수 있다.
제1 도전 층의 표면 상의 접착 촉진 재료들은 약 5개 이하의 단층(monolayer) 두께의 층을 형성할 수 있고, 이는 약 10Å 미만의 두께를 가질 수 있다. 이러한 층은 연속적이거나 불연속적일 수 있다. 예를 들어, 표면의 몇몇 부분들은 접착 촉진 재료들로 포화될 수 있지만, 다른 부분들은 그렇지 않다. 접착 촉진 재료들의 포화도는 표면의 몇몇 위치들에서는 약 20% 내지 다른 위치들에서는 100%까지 변할 수 있다. 전체 표면의 접착 촉진 재료들의 포화도는 약 50% 내지 약 100%, 예를 들어 약 75% 내지 약 100%, 예를 들면 약 98% 이상에서 변할 수 있다.
208에서, 메모리 셀을 완성하기 위해 제2 도전 층이 저항 층 위에 형성된다. 제2 도전 층 또한 제1 도전 층과 유사하게, 실질적으로 순수한 금속, 금속들의 혼합물 또는 합금, 또는 도전성 금속 화합물일 수 있다. 몇몇 실시예들에서, 제2 도전 층은 조성 및 두께에 있어서 제1 도전 층과 실질적으로 동일할 수 있고, 플라즈마를 이용하거나 이용하지 않는 물리 또는 화학 기상 증착에 의해 증착될 수 있다. 몇몇 실시예들에서, 저항 층과 제2 도전 층 간의 계면에 접착 촉진 재료들을 통합함으로써, 예를 들어 제2 도전 층의 증착을 시작할 즈음에 접착 촉진 재료들을 함유하는 하나 이상의 선구물질들을 반응 혼합물 내로 펄스공급(pulsing)함으로써, 접착이 개선될 수 있다. 탄소 저항 층을 특징으로 하는 실시예에서는, 질소가 반응 혼합물에 부가될 수 있는 한편, N2 또는 NH3와 같은 질소 함유 선구물질들을 반응 혼합물에 부가함으로써 제2 도전 층을 증착하게 된다.
도 3a-3e는 도 2의 방법(200)의 다양한 단계들에 있어서 디바이스의 개략적인 단면도들이다. 도 3a에 도시된 것처럼, 디바이스(300)는 기판(302) 구조 및 제1 도전 층(304)을 포함한다. 도 3b에서, 디바이스(300)는 표면 처리를 거쳐 제1 도전 층(304)의 처리된 표면(306)을 형성하게 된다. 도 3b에서, 디바이스(300)는 이온화 에너지를 공정 가스에 가함으로써 형성된 이온들(310)로 처리되고 있다. 이러한 이온화 에너지는 가스를 이온화하는데 적용가능한 임의의 형태의 에너지, 예를 들어 사실상 모든 형태의 전자기 에너지일 수 있다. 가스는 전기장 또는 자기장을 인가함으로써 이온화될 수 있고, 이러한 전기장 또는 자기장은 정적이거나 가변적일 수 있다. 가스는 DC, 펄스형 DC, 또는 RF 전기장을 인시튜로 또는 원격으로 인가함으로써 이온화될 수 있다. 유사하게도, 가스는 유도성 필드(inductive field)일 수 있는 자기장을 인시튜로 또는 원격으로 인가함으로써 이온화될 수 있다. 다른 실시예에서, 가스는 UV, 마이크로파, 또는 열 복사를 인시튜로 또는 원격으로 인가함으로써 이온화될 수 있다. 일 실시예에서, 제1 도전 층(304)의 표면을 처리하는데 이용되는 공정 챔버 내로 RF 가변 전기장이 커플링되어 공정 가스를 이온화하게 된다.
디바이스(300)는 표면 처리에 앞서 산소를 함유한 자연적인 층(native layer)을 가질 수 있다. 몇몇 실시예들에서, 이온들(310)은 제1 도전 층(304)의 표면(308)에 충분한 에너지로 충돌하여 산소 원자들, 이온들, 또는 라디칼들(312)을 방출(dislodge)되게 할 수 있다. 몇몇 실시예들에서, 이온들(310)은 제1 도전 층(304)의 표면 내로 약간의 거리만큼, 예를 들어 약 20Å 이하의 깊이까지 주입될 수 있다. 도 3c에서, 디바이스(300)는 제1 도전 층(304)의 처리된 표면(314)을 갖는 것으로 도시된다.
도 3d는 저항 층(316)이 제1 도전 층(304)의 처리된 표면(314) 상에 증착된 디바이스(300)를 도시한다. 저항 층(316)은 가변 저항 특성들을 갖는 금속 산화물 층 또는 탄소 함유 층, 예를 들어 비정질 탄소 또는 도핑된 비정질 탄소일 수 있다. 저항 층(316)은 플라즈마를 이용하거나 이용하지 않는 물리 또는 화학 기상 증착에 의해 형성될 수 있다.
저항 층(316)에 대한 증착 공정의 선택은, 공정 고려사항들뿐만 아니라, 제1 도전 층(304)의 처리된 표면(314)과 저항 층(316) 사이에서 필요한 결합 또는 접착의 정도 및 특성에 의해 영향을 받을 수 있다. 지향된 입자 이동 및 기판과의 충돌에 의존하는 공정들, 예를 들어 기판이 바이어스되는 플라즈마 CVD 공정들은 제1 도전 층(304)의 처리된 표면(314) 내로 저항 층(316)의 재료를 드라이빙(driving)할 것이고, 잠재적으로 제1 도전 층(304), 처리된 표면(314) 및 저항 층(316)으로부터의 재료를 포함하는 조성으로, 비교적 두꺼운 전이 층, 예를 들어 약 50Å 내지 약 100Å 두께의 층을 생성할 가능성이 있다. 접착이 더 강해질 수 있지만, 저항 층(316)은 전이 층의 높은 전기 전도도를 보상하기 위해서는 더 두꺼워야 할 수도 있다. 열적 CVD 및 PVD 공정들과 같은, 보다 낮은 충돌 에너지를 특징으로 하는 공정들은 제1 도전 층(304)과 저항 층(316) 사이에 더 얇은 전이 층, 예를 들어 약 20Å 미만의 층을 제공할 수 있다.
대안적인 실시예들에서, 이온 처리의 특정 파라미터들에 따라, 처리된 표면(314)은 계면 층, 본딩 층, 용해 층, 주입 층, 또는 혼합 층(blend layer) 중 하나 이상을 포함할 수 있다. 계면 층은 일반적으로, 접착 촉진 재료가 제1 도전 층(304)의 표면으로부터의 재료와 혼합되는 제1 부분, 실질적으로 혼합되지 않은 접착 촉진 재료의 제2 부분, 및 저항 층(316)이 형성된 후 접착 촉진 재료가 저항 층(316)의 표면으로부터의 재료와 혼합되는 제3 부분을 포함할 것이다. 위에서 언급한 것과 같이 본딩 층은 저항 층(316)의 재료와 화학 결합을 제공한다. 위에서 또한 언급한 것과 같이 용해 층은 저항 층(316)으로부터의 재료에 대해 가용성(solubility)을 제공하고, 이에 의해 저항 층(316)이 제1 도전 층(304)에 접착된다. 주입 층은, 제1 도전 층(304)의 표면(306)을 처리하는데 이용되는 접착 촉진 재료 및 제1 도전 층(304)으로부터의 재료의 혼합을 포함하는 제1 도전 층(304)의 처리된 표면(314)으로부터 기인한다. 주입 층에서, 접착 촉진 재료의 농도는 처리된 표면(314) 아래, 예를 들어 약 20Å 미만에서 최대일 수 있다. 주입 층은 또한 제1 도전성 재료(304)와 저항성 재료(316) 사이에 보다 두꺼운 전이 층을 제공할 것이다. 혼합 층은 조성이 제1 도전 층(304)으로부터 저항 층(316)에 이르기까지 평활하게 전이하는 특징을 가질 것이다.
도 3e에서, 제2 도전 층(318)이 저항 층(316)에 부가되어 디바이스(300)의 기능상 코어를 완성한다. 제2 도전 층(318)은 금속, 금속 혼합물, 금속 합금, 도전성 금속 화합물 또는 도전성 또는 반도전성(semi-conductive) 비금속일 수 있다. 제2 도전 층(318)은 플라즈마를 이용하거나 이용하지 않는 물리 또는 화학 기상 증착 공정에 의해, 또는 도금 공정에 의해 형성될 수 있다. 제2 도전 층(318)은 제1 도전 층(304)과 동일한 재료이거나, 상이한 재료일 수 있고, 제1 도전 층(304)과 동일한 챔버 또는 다른 챔버에서 형성될 수 있다. 저항 층(316)에 대한 제2 도전 층(318)의 접착을 촉진하기 위해서, 제2 도전 층(318)을 증착하기 위한 공정이 시작할 때 접착 촉진 재료가 증착 혼합물에 부가될 수 있다. 접착 촉진 재료는 증착 혼합물 내로 펄스공급되어 저항 층(316)과 제2 도전 층(318) 사이에 얇은 접착 층을 형성할 수 있다. 접착 촉진 재료는 질소 또는 산소 함유 재료일 수 있고, 제1 도전 층(304)의 표면을 처리하는데 이용되는 접착 촉진 재료와 동일할 수 있다.
도 4는 다른 실시예에 따른 방법(400)을 요약하는 흐름도이다. 402에서, 제1 금속 콘택이 기판 구조의 표면 상에 형성된다. 기판 구조는 위에서 기술된 것처럼 전자 디바이스들을 형성하는데 통상적으로 이용되는 임의의 기판일 수 있다. 금속 콘택은 플라즈마를 이용하거나 이용하지 않는 PVD 또는 CVD 공정에 의해 형성될 수 있고, 순수한 금속, 금속 혼합물 또는 합금, 또는 도전성 금속 화합물, 예를 들어 금속 산화물 또는 질화물일 수 있다. 몇몇 실시예들에서, 제1 금속 콘택은 복수의 층들을 포함할 수 있고, 각각의 층은 하나 이상의 다른 층들과 실질적으로 동일한 조성, 또는 다른 조성을 가질 수 있다. 일 실시예에서, 제1 금속 콘택은 2개의 상이한 금속 조성들을 갖는 이중층(bilayer)일 수 있고, 이들 층 각각은 실질적으로 순수한 금속 또는 금속 혼합물 또는 합금일 수 있다. 제1 금속 콘택 내로 통합될 수 있는 금속들은 구리, 알루미늄, 니켈, 아연, 탄탈, 티타늄, 코발트, 은, 금, 백금, 크롬, 및 텅스텐을 포함한다.
404에서, 질소 풍부 표면을 형성하도록 제1 금속 콘택의 표면에 질소가 부가된다. 기판은 질소 함유 가스에 기판을 노출시키도록 구성된 처리 챔버 내에 배치된다. 질소 함유 가스는 유도성 또는 용량성 전기장을 챔버 처리 공간 내로 커플링함으로써 챔버에서 이온화될 수 있다. 이에 의해 형성된 질소 함유 이온들은, 기판을 바이어스(bias)함으로써, 제1 금속 콘택의 표면 상에 증착되거나 이러한 표면과 충돌하도록 촉진될 수 있다. 질소 함유 이온들은 제1 금속 콘택의 표면 상에서 흡착 부위들을 점유하고, 기판 바이어스 에너지에 따라 몇몇 질소 함유 이온들이 제1 금속 콘택의 표면 내로 매립(embed)되거나 주입된다. 약한 바이어스, 예를 들어 약 500 와트 미만의 전력 레벨에서 RMS 값으로 약 100V 내지 약 500V의 RF 바이어스가 질소 함유 이온들을 이용하는 얕은 표면 처리를 위해 이용될 수 있다. 몇몇 실시예들에서, 질소 함유 이온들은 제1 금속 콘택의 표면 상에 약 5개 미만의 단층(monolayer)들의 평균 깊이로 증착될 수 있다. 다른 실시예들에서, 질소 함유 이온들은 약 10Å 미만의 평균 깊이로 증착될 수 있다.
일 실시예에서, 질소를 포함하는 플라즈마에 금속 콘택의 표면을 노출시킴으로써 표면에 질소가 부가될 수 있다. 질소 함유 가스 혼합물이 가스 분배기를 통해 공정 챔버에 제공되고, 기판은 공정 챔버 내에서 기판 지지체 상에 배치된다. 기판 지지체, 가스 분배기, 또는 양자 모두가 전기 에너지원에 커플링되고, 이러한 전기 에너지는 DC, 펄스형 DC, 또는 임피던스 정합 회로를 통해 제공된 RF 에너지일 수 있다. 전기 에너지는 질소 함유 가스 혼합물을 플라즈마로 이온화시키고, 이러한 플라즈마는 금속 콘택의 표면과 상호작용한다. 질소 함유 가스 혼합물은 질소 가스(N2), 암모니아(NH3), 아산화질소(NO2), 하이드라진(H2N2)을 포함할 수 있고, 메탄(CH4), 에탄(C2H6), 에틸렌(C2H4), 또는 아세틸렌(C2H2)과 같은 탄소 함유 가스를 더 포함할 수 있다. 질소 함유 가스 혼합물에 탄소를 포함시키는 것에 의해서 저항 층이 비정질 탄소 또는 도핑된 비정질 탄소를 포함하는 실시예의 경우 유리해질 수 있다.
질소 함유 가스 혼합물은 일반적으로 약 10 sccm 내지 약 10,000 sccm, 예를 들어 약 500 sccm 내지 약 8,500 sccm, 예컨대 약 7,500 sccm 내지 약 8,500 sccm, 또는 약 3,500 sccm 내지 약 4,500 sccm, 또는 약 1,500 sccm 내지 약 2,500 sccm, 또는 약 500 sccm 내지 약 1,500 sccm의 유량으로 공정 챔버에 제공된다. 접착은 금속 콘택 층의 표면의 질소 포화도(degree of saturation)에 영향을 줄 수 있는 노출 시간에 의해 제어될 수 있거나, 질소 함유 종 대 무-질소(nitrogen-free) 종 또는 전체 가스 혼합물의 체적비에 의해 제어될 수 있다.
일 실시예에서, 텅스텐 표면은 약 1:1 내지 약 40:1, 예를 들어 약 1:1 내지 약 20:1, 또는 약 20:1 내지 약 40:1, 또는 약 1:1 내지 약 5:1, 또는 약 5:1 내지 약 10:1, 또는 약 10:1 내지 약 20:1, 또는 약 20:1 내지 약 40:1의 N2/C2H2의 체적비로 질소 가스(N2) 및 아세틸렌(C2H2)을 포함하는 가스 혼합물에 노출시킴으로써 처리될 수 있다. 플라즈마 생성 전력은 약 1,000W 내지 약 5,000W, 예를 들어 약 1,500W 내지 약 3,000W로 제공된다. 약 10초 내지 약 500초, 예를 들어 약 50초 내지 약 250초, 예컨대 약 100초 내지 약 200초의 시간 동안 이러한 조건들에 노출시키면, 텅스텐 표면에 대한 탄소 함유 층의 접착을 개선하게 된다. 일 실시예에서, 질소 가스는 8,000 sccm의 유량으로, 아세틸렌 가스는 200 sccm 유량으로 처리 챔버에 제공되고, 플라즈마 전력은 40초 동안 400℃의 온도 및 6.5 mTorr의 압력에서 1,600W로 인가되어, 탄소 저항 층에 대한 양호한 접착을 갖는 처리된 텅스텐 표면을 생성하게 된다.
406에서, 탄소 함유 층이 제1 금속 콘택의 질소 풍부 표면 상에 형성된다. 탄소 함유 층은 일반적으로 플라즈마를 이용하거나 이용하지 않는 CVD 또는 PVD 공정을 이용하여 형성되고, 약 100Å 내지 약 5,000Å, 예를 들어 300Å 내지 1,000Å, 예컨대 약 500Å의 두께를 갖는다. 일 양상에서, 탄소 함유 층은 비정질 탄소 층일 수 있다. 다른 양상에서, 탄소 함유 층은, 전기장이 인가될 때 탄소 층을 통해 마이그레팅(migrate)함으로써 영구적으로 탄소 함유 층의 전기적 특성들을 변이(shift)시키도록 선택된 도펀트로 도핑될 수 있다.
일 양상에서, 탄소 함유 층은 404의 질소 풍부 표면이 형성된 것과 동일한 챔버에서 형성될 수 있다. 질소 함유 가스 혼합물의 흐름이 중단될 수 있고, 탄소 함유 가스 혼합물의 흐름이 탄소 함유 층의 증착을 개시할 수 있다. 질소 함유 선구물질이 탄소를 또한 함유하는 위에서 기술된 것과 같은 실시예에서, 가스 혼합물의 질소 함유 컴포넌트들이 중단되는 반면 탄소 함유 성분들은 계속될 수 있다.
408에서, 제2 금속 콘택이 탄소 함유 층 상에 형성된다. 위에서 다른 실시예들과 관련하여 기술된 것처럼, 제2 금속 콘택은 제1 금속 콘택과 동일한 조성일 수 있거나, 동일한 금속들, 금속 혼합물들 또는 합금들 및 금속 화합물들 중 하나 이상을 일반적으로 포함하는 상이한 조성일 수 있고, 플라즈마를 이용하거나 이용하지 않는 CVD 또는 PVD 공정에 의해, 제1 금속 콘택과 동일한 챔버에서 형성되거나 상이한 챔버에서 형성될 수 있다. 약 20Å 내지 약 1,000Å, 예를 들어 약 50Å 내지 약 500Å, 예컨대 약 100Å 두께를 갖는 제2 금속 콘택의 형성에 의해 코어 저항성 메모리 디바이스가 완성된다.
필요한 경우 탄소 함유 층에 대한 제2 금속 콘택의 접착을 촉진하기 위해, 탄소 함유 층과 제2 금속 콘택 사이의 계면에 질소를 부가하기 위한 질소 부가 처리가 제2 금속 콘택의 형성에 선행할 수 있다. 일 실시예에서, 탄소 함유 층을 증착하기 전에 탄소 함유 층은 제1 금속 콘택 상에 수행된 것과 동일한 표면 처리의 대상이 된다. 다른 실시예에서, 탄소 함유 층은 탄소 함유 표면에 질소를 부가하기 위해서 질소 플라즈마에 노출될 수 있다.
도 5a는 다른 실시예에 따른 방법(500)을 요약하는 흐름도이다. 도 5b는 도 5a의 방법(500)에 의해 형성된 디바이스(550)의 개략적인 단면도이다. 502에서, 도 1-4와 관련하여 위에서 기술된 임의의 실시예들에 따라 기판 표면 상에 제1 도전 층이 형성된다. 도 5b는 기판(552) 상에 형성된 제1 도전 층(554)을 도시한다.
504에서, 제1 도전 층의 표면이 플라즈마에 노출된다. 플라즈마 노출은 후속하는 층들의 접착을 개선하기 위해 제1 도전 층의 표면에 접착 촉진 재료들을 부가한다. 플라즈마는 질소, 산소, 탄소 또는 이의 임의의 혼합물을 함유할 수 있다. 플라즈마는 가스 혼합물을 이온화하기 위해서 선구물질 가스 혼합물에 전자기 에너지를 인가함으로써 형성될 수 있다. 전자기 에너지는 전기장, 자기장, 또는 전자기 복사로서 인시튜 또는 원격으로 인가될 수 있다. 전기장은 DC, 펄스형 DC, 또는 RF 필드로서 인가될 수 있다. 자기장은 DC, 펄스형 DC, 또는 RF 전력을 이용하여 유도성 코어에 전력공급(power)함으로써 인가될 수 있다. UV, 마이크로파, 또는 적외선(열적) 주파수들의 전자기 복사 또한 가스에 인가될 수 있다. 일 실시예에서, 플라즈마는 공정 챔버의 가스 분배기, 기판 지지체, 또는 양자 모두에 RF 전력원을 연결함으로써 인시튜로 형성된다. RF 전력은 당해 기술분야에서 공지된 것처럼 임피던스 정합 네트워크를 통해 연결될 수 있다. 대부분의 실시예들에서, 약 500W 내지 약 5kW의 전력 레벨로 인가되는 약 100V 내지 약 5kV의 RF 전압이 공정 챔버에서 플라즈마를 생성할 것이다.
질소 함유 플라즈마를 형성하기 위해 유용한 질소 화합물들은 N2, NH3, NO2 및 H2N2를 포함한다. 탄소 함유 플라즈마를 형성하기 위해 유용한 탄소 화합물들은 CH4, C2H6, C2H4 및 C2H2를 포함한다. 산소 함유 플라즈마를 형성하기 위해 유용한 산소 화합물들은 산소 가스(O2), 오존(O3), 일산화탄소(CO), 이산화탄소(CO2), 및 NO2를 포함한다.
506에서, 본딩 층이 도전 층 표면 상에 형성된다. 본딩 층은 표면 상에 플라즈마로부터 이온들을 증착함으로써 형성될 수 있다. 이온들은 DC, 펄스형 DC, 또는 RF 전력을 이용하여 기판 지지체에 전기 바이어스를 인가함으로써 기판 지지체를 향해 가속될 수 있다. 부가적으로, 이온들을 표면 내로 요구되는 깊이까지 드라이빙하기 위해 충분히 강한 바이어스를 이용함으로써 이온들은 표면에 매립 또는 주입될 수 있다. 약한 바이어스를 이용하거나 어떠한 바이어스도 이용하지 않음으로써 이온들을 매립 또는 주입함이 없이 표면 상에 이온들을 증착할 수 있다. 일 실시예에서, 약 50V 내지 약 100V의 RF 전기 바이어스가 약 500W 이하, 예를 들어 약 100W 내지 약 300W의 전력 레벨로 전달된다. 도 5b는 제1 도전 층(554)의 표면 상에 형성된 본딩 층(556)을 도시하고, 이러한 본딩 층은 본원에서 기술된 것들을 포함하여 본딩 층에 대한 임의의 실시예일 수 있다.
본딩 층은 이후 증착되는 층과 접착성 결합을 형성하기 위해 선택된 재료를 증착함으로써 형성될 수 있다. 일 양상에서, 도전 층 표면에 산소를 부가함으로써, 예를 들어 화학량론적 과량(stoichiometric excess)의 산소를 부가함으로써, 이후 증착되는 층으로부터의 원자들과 화학적으로 결합하기 위한 기초를 제공할 수 있다. 다른 양상에서, 표면에 질소를 부가함으로써, 이후 증착되는 층으로부터의 원자들이 본딩 층과 혼재(intermingle)되거나 본딩 층 내로 용해되기 위한 기초를 제공할 수 있다. 본딩 층에 탄소를 부가함으로써 이후 증착되는 탄소 함유 층과의 접착을 개선할 수 있다. 본딩 층은 약 0Å 내지 약 500Å, 예를 들어 약 50Å 내지 약 150Å, 예컨대 약 100Å의 두께를 가질 수 있다.
508에서, 본딩 층 상에 가변 저항 층이 형성된다. 가변 저항 층은 도 1-4와 관련하여 위에서 기술된 임의의 방법들에 의해 형성될 수 있고, 금속 산화물, 금속 질화물, 탄소, 또는 이들의 임의의 혼합물을 포함할 수 있다. 금속 산화물 가변 저항 층은 화학량론적 과량의 산소를 포함하는 본딩 층에 양호하게 접착될 수 있는 한편, 탄소 함유 가변 저항 층은 질소 함유 본딩 층, 또는 질소 및 탄소 함유 본딩 층에 양호하게 접착될 수 있다. 가변 저항 층은 일반적으로, 약 100Å 내지 약 5,000Å, 예를 들어 약 300Å 내지 약 1,000Å, 예컨대 500Å의 두께를 가지고 형성된다. 일 실시예에서, 비정질 탄소 층이 위에서 기술된 탄소 선구물질들 중 임의의 것으로부터 플라즈마 증착에 의해 형성된다. 비정질 탄소 층은, 위에서 기술된 실시예들과 유사하게, 질소 가스 및 아세틸렌 가스의 플라즈마에 노출시킴으로써 그 위에 질소 및 탄소 함유 본딩 층이 증착되어 있는 텅스텐 기판에 양호하게 접착된다. 본딩층은 약 500Å 이하의 두께를 가질 수 있다. 도 5b는 본딩 층(556) 상에 형성된 가변 저항 층(558)을 도시한다.
510에서는, 위에서 기술된 방법들과 유사한 방식으로, 제2 도전 층이 가변 저항 층 상에 형성된다. 도 5b는 가변 저항 층(558) 상에 형성된 제2 도전 층(560)을 도시한다. 도 5b의 콘택들(562 및 564)은 외부 회로들에 도 5b의 디바이스(550)를 연결한다.
도 6은 본원에서 기술된 실시예들을 실시하기 위해 이용할 수 있는 장치(600)의 개략적인 단면도이다. 장치(600)는 처리 영역(608)을 규정하는 인클로저(602)를 포함한다. 지지체(604)는 처리 영역(608) 내에 배치된다. 가스들은 지지체(604)와 대면하는 가스 분배기(606)를 통해 제공된다. 가스들은 가스 소스(610)로부터 전형적인 도관(representative conduit)(612)을 통해 제공된다. 다수의 가스 소스들 및 도관들이 챔버로 가스들을 전달하기 위해 이용될 수 있다. 가스들은 하나 이상의 진공 펌프들의 흡입부에 일반적으로 결합되어 있는 배출 도관(618)을 통해 챔버로부터 배출된다. 가스들은 전력원(614)으로부터 전력을 가스 분배기(606)에 인가하거나 전력원(616)으로부터 전력을 지지체(604)에 인가함으로써 이온화될 수 있다. 이온들은 하나 또는 양자 모두의 전력원들을 이용하여 기판 지지체 상에 전기 바이어스를 생성함으로써 지지체(604)를 향해 가속될 수 있다. 가스 분배기(606), 또는 가스 분배기에 인접한 유도성 코어(미도시)에 전압을 인가하기 위해 전력원(614)이 이용될 수 있음에 주목해야 한다. 유도성 코어는 챔버 내의 가스들에 자기장을 인가함으로써 플라즈마를 생성한다.
상기 내용은 본 발명의 실시예들로 지향되는 것이지만, 본 발명의 기본 범위를 벗어나지 않고 본 발명의 다른 실시예들 및 추가적인 실시예들이 고안될 수 있다.

Claims (15)

  1. 디바이스를 형성하는 방법으로서,
    기판 상에 제1 도전 층을 형성하는 단계;
    상기 도전 층과 접촉하는 저항 층을 형성하는 단계;
    상기 도전 층의 표면을 처리함으로써 상기 도전 층에 대한 상기 저항 층의 접착을 개선하는 단계; 및
    상기 저항 층 위에 제2 도전 층을 형성하는 단계
    를 포함하는, 디바이스를 형성하는 방법.
  2. 제1항에 있어서,
    상기 저항 층은 비정질 탄소를 포함하는, 디바이스를 형성하는 방법.
  3. 제1항에 있어서,
    상기 저항 층은 비정질 탄소를 포함하고, 상기 도전 층의 상기 표면을 처리하는 것은 접착 촉진 재료에 상기 도전 층을 노출시키는 것을 포함하는, 디바이스를 형성하는 방법.
  4. 제3항에 있어서,
    상기 접착 촉진 재료는 상기 도전 층과 상기 저항 층 사이에 용해(solution) 경계를 형성함으로써 상기 도전 층의 상기 표면을 패시베이팅하는, 디바이스를 형성하는 방법.
  5. 제1항에 있어서,
    상기 저항 층은 비정질 탄소를 포함하고, 상기 도전 층의 상기 표면을 처리하는 것은 상기 도전 층의 상기 표면을 질소로 마무리(terminate)하는 것을 포함하는, 디바이스를 형성하는 방법.
  6. 전자 메모리 디바이스를 형성하는 방법으로서,
    제1 금속 콘택의 질소 풍부 표면 상에 가변 저항 층을 형성하는 단계; 및
    상기 가변 저항 층 위에 제2 금속 콘택을 형성하는 단계
    를 포함하는, 전자 메모리 디바이스를 형성하는 방법.
  7. 제6항에 있어서,
    상기 제1 금속 콘택의 상기 질소 풍부 표면은 상기 가변 저항 층을 형성하기 전에 상기 제1 금속 콘택의 표면에 질소를 부가함으로써 형성되는, 전자 메모리 디바이스를 형성하는 방법.
  8. 제6항에 있어서,
    상기 제1 금속 콘택의 상기 질소 풍부 표면은 질소를 포함하는 플라즈마에 상기 제1 금속 콘택의 표면을 노출시킴으로써 형성되는, 전자 메모리 디바이스를 형성하는 방법.
  9. 제6항에 있어서,
    상기 제1 금속 콘택의 상기 질소 풍부 표면은 상기 제1 금속 콘택과 상기 가변 저항 층 사이의 용해 경계인, 전자 메모리 디바이스를 형성하는 방법.
  10. 제9항에 있어서,
    상기 가변 저항 층은 비정질 탄소를 포함하고, 상기 제1 금속 콘택은 텅스텐을 포함하는, 전자 메모리 디바이스를 형성하는 방법.
  11. 전자 디바이스를 형성하는 방법으로서,
    기판 상에 금속 함유 층을 형성하는 단계;
    상기 금속 함유 층의 표면 내로 본딩 재료를 통합하기 위해서 상기 금속 함유 층을 플라즈마에 노출시킴으로써 상기 금속 함유 층의 처리된 표면을 형성하는 단계; 및
    상기 금속 함유 층의 상기 처리된 표면과 접촉하는 탄소 함유 층을 증착하는 단계
    를 포함하는, 전자 디바이스를 형성하는 방법.
  12. 제11항에 있어서,
    상기 금속 함유 층의 상기 처리된 표면을 형성하기 전에 상기 금속 함유 층으로부터 표면 층을 제거하는 단계를 더 포함하는, 전자 디바이스를 형성하는 방법.
  13. 제12항에 있어서,
    상기 본딩 재료는 질소 및 탄소를 포함하는, 전자 디바이스를 형성하는 방법.
  14. 제11항에 있어서,
    상기 금속 함유 층과 상기 탄소 함유 층 사이에 상기 본딩 재료의 층을 형성하는 단계를 더 포함하는, 전자 디바이스를 형성하는 방법.
  15. 제11항에 있어서,
    상기 금속 함유 층은 텅스텐을 포함하는, 전자 디바이스를 형성하는 방법.
KR1020127010561A 2009-09-25 2010-09-10 비정질 탄소 대 금속 접착을 개선하기 위한 글루 층 패시베이팅 KR20120085791A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/566,948 US8278139B2 (en) 2009-09-25 2009-09-25 Passivating glue layer to improve amorphous carbon to metal adhesion
US12/566,948 2009-09-25
PCT/US2010/048447 WO2011037764A2 (en) 2009-09-25 2010-09-10 Passivating glue layer to improve amorphous carbon to metal adhesion

Publications (1)

Publication Number Publication Date
KR20120085791A true KR20120085791A (ko) 2012-08-01

Family

ID=43780846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127010561A KR20120085791A (ko) 2009-09-25 2010-09-10 비정질 탄소 대 금속 접착을 개선하기 위한 글루 층 패시베이팅

Country Status (6)

Country Link
US (2) US8278139B2 (ko)
JP (1) JP2013506293A (ko)
KR (1) KR20120085791A (ko)
CN (1) CN102511080A (ko)
TW (1) TW201130086A (ko)
WO (1) WO2011037764A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101539352B1 (ko) * 2012-12-31 2015-07-27 (주)마루엠씨에스 전동장치용 배터리의 전력모니터링 시스템

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278139B2 (en) * 2009-09-25 2012-10-02 Applied Materials, Inc. Passivating glue layer to improve amorphous carbon to metal adhesion
WO2012001599A2 (en) * 2010-06-30 2012-01-05 International Business Machines Corporation Method for manufactoring a carbon-based memory element and memory element
JP6047159B2 (ja) * 2011-08-02 2016-12-21 東京エレクトロン株式会社 電場印加装置を用いて組織を構築するシステム及び方法
TWI571972B (zh) * 2014-05-12 2017-02-21 國立高雄應用科技大學 記憶體之電極改善方法及其構造
US9978938B2 (en) * 2015-11-13 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive RAM structure and method of fabrication thereof
US10413913B2 (en) 2017-02-15 2019-09-17 Tokyo Electron Limited Methods and systems for dielectrophoresis (DEP) separation

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2754526C2 (de) * 1977-12-07 1985-09-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung des Kathodensystems eines Röntgen- oder Gammastrahlenkonverters
US4601807A (en) * 1985-01-17 1986-07-22 International Business Machines Corporation Reactor for plasma desmear of high aspect ratio hole
US4918032A (en) * 1988-04-13 1990-04-17 General Motors Corporation Method for fabricating three-dimensional microstructures and a high-sensitivity integrated vibration sensor using such microstructures
CA2053549A1 (en) * 1990-11-15 1992-05-16 John A. Agostinelli Construction of high temperature josephson junction device
JPH05166769A (ja) * 1991-12-18 1993-07-02 Kawasaki Steel Corp 半導体装置の製造方法
US5275882A (en) * 1992-02-03 1994-01-04 General Electric Company Method for improving adhesion of aluminum layers to thermoplastics and article
EP0683516B1 (de) * 1994-05-20 2006-01-11 Infineon Technologies AG Mehrlagenleiterplatten und Multichipmodul-Substrate
US5710070A (en) * 1996-11-08 1998-01-20 Chartered Semiconductor Manufacturing Pte Ltd. Application of titanium nitride and tungsten nitride thin film resistor for thermal ink jet technology
JP3202657B2 (ja) * 1997-05-23 2001-08-27 日本電気株式会社 半導体装置の製造方法
US6096645A (en) * 1997-07-24 2000-08-01 Mosel Vitelic, Inc. Method of making IC devices having stable CVD titanium nitride films
CN1221805A (zh) * 1997-11-05 1999-07-07 国际商业机器公司 形成贵金属氧化物的方法及其形成的结构
US6544882B1 (en) * 2000-01-13 2003-04-08 Taiwan Semiconductor Manufacturing Company Method to improve reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and aluminum-copper-TiN layers in integrated circuits
US6436819B1 (en) * 2000-02-01 2002-08-20 Applied Materials, Inc. Nitrogen treatment of a metal nitride/metal stack
KR20030059493A (ko) 2001-12-29 2003-07-10 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7087919B2 (en) 2002-02-20 2006-08-08 Micron Technology, Inc. Layered resistance variable memory device and method of fabrication
US7151273B2 (en) * 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US7326979B2 (en) 2002-08-02 2008-02-05 Unity Semiconductor Corporation Resistive memory device with a treated interface
US6744088B1 (en) * 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US7273808B1 (en) 2003-02-03 2007-09-25 Novellus Systems, Inc. Reactive barrier/seed preclean process for damascene process
US7402851B2 (en) * 2003-02-24 2008-07-22 Samsung Electronics Co., Ltd. Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same
TW200428470A (en) 2003-06-05 2004-12-16 Semiconductor Leading Edge Tec Method for manufacturing semiconductor device
US7893419B2 (en) * 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
US7262427B2 (en) * 2004-02-09 2007-08-28 Macronix International Co., Ltd. Structure for phase change memory and the method of forming same
JP4903373B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
EP1677357A1 (en) * 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Phase change memory device having an adhesion layer and manufacturing process thereof
US7656696B2 (en) * 2005-02-14 2010-02-02 Samsung Electronics Co., Ltd. Resistive memory device having resistor part for controlling switching window
US7696503B2 (en) * 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
JP4832442B2 (ja) * 2006-01-24 2011-12-07 パナソニック株式会社 電気素子およびメモリ装置
US7456420B2 (en) * 2006-03-07 2008-11-25 International Business Machines Corporation Electrode for phase change memory device and method
JP2008235729A (ja) 2007-03-23 2008-10-02 Fupo Electronics Corp Ｌｅｄエピウエハに用いるランドパッドの製造工程及び構造
CN101286473B (zh) * 2007-04-13 2010-08-11 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
US8178379B2 (en) * 2007-04-13 2012-05-15 Qimonda Ag Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit
JP5422552B2 (ja) * 2007-05-09 2014-02-19 インターモレキュラー， インコーポレイテッド 抵抗性スイッチング不揮発性メモリ要素
US7593254B2 (en) * 2007-05-25 2009-09-22 Micron Technology, Inc. Variable resistance memory device with an interfacial adhesion heating layer, systems using the same and methods of forming the same
JP5332149B2 (ja) * 2007-08-20 2013-11-06 富士通株式会社 抵抗変化素子、抵抗変化メモリおよびそれらの作製方法
KR20090026580A (ko) * 2007-09-10 2009-03-13 삼성전자주식회사 저항 메모리 소자 및 그 형성방법
JP2009164580A (ja) * 2007-11-07 2009-07-23 Interuniv Micro Electronica Centrum Vzw 抵抗スイッチングＮｉＯ層を含むメモリ素子の製造方法、およびそのデバイス
US20090140232A1 (en) * 2007-11-30 2009-06-04 Klaus-Dieter Ufert Resistive Memory Element
US20090190388A1 (en) 2008-01-24 2009-07-30 Rainer Bruchhaus Resistive memory and methods for forming same
KR101394263B1 (ko) * 2008-02-19 2014-05-14 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
US8062918B2 (en) * 2008-05-01 2011-11-22 Intermolecular, Inc. Surface treatment to improve resistive-switching characteristics
US8742387B2 (en) * 2008-06-25 2014-06-03 Qimonda Ag Resistive memory devices with improved resistive changing elements
JP2010165950A (ja) * 2009-01-16 2010-07-29 Toshiba Corp 不揮発性半導体メモリ及びその製造方法
KR20100101394A (ko) * 2009-03-09 2010-09-17 삼성전자주식회사 산화물 다이오드와 그 제조방법 및 산화물 다이오드를 포함하는 전자소자
JP2010225815A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 不揮発性半導体記憶装置
US8278139B2 (en) * 2009-09-25 2012-10-02 Applied Materials, Inc. Passivating glue layer to improve amorphous carbon to metal adhesion
JP5135373B2 (ja) * 2010-03-24 2013-02-06 株式会社東芝 不揮発性記憶装置
US20120043518A1 (en) * 2010-08-18 2012-02-23 Applied Materials, Inc. Variable resistance memory element and fabrication methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101539352B1 (ko) * 2012-12-31 2015-07-27 (주)마루엠씨에스 전동장치용 배터리의 전력모니터링 시스템

Also Published As

Publication number Publication date
US8278139B2 (en) 2012-10-02
US20120208339A1 (en) 2012-08-16
CN102511080A (zh) 2012-06-20
TW201130086A (en) 2011-09-01
WO2011037764A3 (en) 2011-05-26
WO2011037764A2 (en) 2011-03-31
JP2013506293A (ja) 2013-02-21
US20110076826A1 (en) 2011-03-31
US8569105B2 (en) 2013-10-29

Similar Documents

Publication Publication Date Title
US8569105B2 (en) Passivating glue layer to improve amorphous carbon to metal adhesion
TWI333234B (en) Integration of ald/cvd barriers with porous low k materials
US5747116A (en) Method of forming an electrical contact to a silicon substrate
JP5487473B2 (ja) 配線基板及びその製造方法
KR20140034119A (ko) 탄탈륨의 이온 유도 원자층증착
CN105990221A (zh) 形成金属互连的方法
US20160260673A1 (en) Method for Increasing Adhesion of Copper to Polymeric Surfaces
JP4051636B2 (ja) 集積回路配線形成方法、拡散バリア形成方法並びに窒化層形成方法
TWI584358B (zh) 無電鍍銅沉積
KR100468796B1 (ko) 반도체 장치의 제조 방법
TWI244138B (en) Method of manufacturing amorphous metal oxide film and methods of manufacturing capacitance element having amorphous metal oxide film and semiconductor device
TWI437663B (zh) 利用界面層的增設改善介電阻障物對銅之黏附
US20070082130A1 (en) Method for foming metal wiring structure
US6355545B1 (en) Method and apparatus for wiring, wire, and integrated circuit
JP2006237478A (ja) 窒化ホウ素膜の成膜方法及び成膜装置
JP4217012B2 (ja) 半導体素子の金属配線形成方法
CN100576496C (zh) 双镶嵌结构的形成方法
TWI397952B (zh) Method for forming tantalum nitride film
Park et al. Stability of plasma posttreated TiN films prepared by alternating cyclic pulses of tetrakis-dimethylamido-titanium and ammonia
KR100720032B1 (ko) 폴리머를 기판으로 하는 소자의 접착층 형성방법
US20220205080A1 (en) Surface Treatment Producing High Conductivity Vias With Simultaneous Polymer Adhesion
KR100513810B1 (ko) 촉매에 의한 원자층 증착 방식을 이용한 ｔｉ막 형성 방법
JPH0328365A (ja) 金属／有機高分子合成樹脂複合体及びその製造方法
KR100719805B1 (ko) 전이금속을 첨가한 커패시터 전극 증착 방법
US10700276B2 (en) Preparation method of Cu-based resistive random access memory, and memory

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid