CN1221805A - 形成贵金属氧化物的方法及其形成的结构 - Google Patents
形成贵金属氧化物的方法及其形成的结构 Download PDFInfo
- Publication number
- CN1221805A CN1221805A CN 98121393 CN98121393A CN1221805A CN 1221805 A CN1221805 A CN 1221805A CN 98121393 CN98121393 CN 98121393 CN 98121393 A CN98121393 A CN 98121393A CN 1221805 A CN1221805 A CN 1221805A
- Authority
- CN
- China
- Prior art keywords
- precious metal
- oxygen
- substrate
- metal substrate
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明公开了一种通过将贵金属衬底的表面暴露到含氧能源在贵金属衬底上形成贵金属氧化物的方法。本发明还公开了一种贵金属氧化膜层,通过将贵金属衬底的表面暴露到含氧等离子体形成。本发明还公开了一种将高介电常数材料淀积在贵金属衬底上的新颖方法,通过将贵金属衬底的上表面暴露到含氧源足够长的时间直到形成界面增强层,此后将高介电常数材料淀积在贵金属衬底顶上,界面增强层夹在其间。
Description
本发明一般涉及形成贵金属氧化物的方法及其形成的结构,特别涉及一种形成贵金属氧化物的方法,通过将贵金属表面暴露到含等离子体能源或离子束的氧气由此形成贵金属氧化物的表面层,以便与随后淀积的层获得提高的粘接和界面特性。
随着ULSI存储元件的发展,特别是由亚半微米(sub-half-micron)技术制备的那些存储元件,器件尺寸持续减少以便使芯片使用的面积最小化。要在动态随机存取存储(DRAM)器件中达到这种目标,最近开发的制备方法中的一个是制造具有叠层电容器几何图形的电容器。在制备用于DRAM器件的叠层电容器中,由于它所需要的高介电常数经常用高介电常数(或高ε)材料做电容结构的介质绝缘体。引入铁电材料的类似结构也可以用于形成非易失性存储元件例如NVRAM。
例如,在近来开发的DRAM电容器的制备工艺中,高ε材料例如钛酸锶钡(BST)、镧钛酸铅(PLT)、锆钛酸铅(PZT)、钛酸铋和其它类型的钙钛矿绝缘材料已使用于这种结构中。
使用高ε材料通常需要基极电极由贵金属制成,以便使降低结构的整个电容的低介电常数电容的界面效应最小。如Pt、Ir、Ag、Au、Ru、Pd、Os和Rh等的贵金属通常为存储元件的候选电极材料,存储元件根据在用于介质绝缘体的随后的淀积工艺期间它们需要的高电导率和抗氧化性引入高ε材料。在不同的贵金属材料中,Pt和Ir为用做贵金属电极的良好例子。然而,在这些和其它衬底顶部上淀积钙钛矿型绝缘材料中观察到的问题是很难在钙钛矿材料中维持正确的氧的化学计量。从高介电常数材料的本体或从介质/电极界面的界面表面层失去氧会导致很多问题。例如,这些高介电常数材料的缺氧状态往往具有较低介电常数。此外,通过使介质更导电、或通过降低在电极/介质界面处来自电极的载流子注入的势垒高度,介质中的氧空位会导致不希望的较高漏电流。由于氧空位的缺陷也会响应于施加电场发生振荡,导致交流损耗。
虽然大多数贵金属材料的优良抗氧化性通常认为是电极中的需要特性,但当贵金属氧化物的存在有利于促进表面粘接时,它变为缺点。当制备含高介电常数材料的电子器件中需要的富氧贵金属/介质界面时,贵金属氧化物的表面层有利于促进粘接。
图1示出了引入半导体存储元件内的常规DRAM电容器结构,这种半导体存储元件例如显示在C.Cabral,Jr等人的专利顺序号No.__(申请号Y996-080)和A.Grill等人的专利顺序号No.__(申请号YO996-176),都在1997年5月30日申请,并都转让给IBM公司。电容器10形成在预处理的硅衬底的氧化绝缘层12和硅接触栓16的顶部上。它是通过首先淀积如Pt、Pd、Ir、Ag、Au、Ru、Pd、Os和Rh等的贵金属之后由其形成下电极20构成的。然后淀积高介电常数材料,即高ε材料例如钛酸锶钡或镧钛酸铅覆盖下电极20形成绝缘层24。此后在绝缘层24的顶部,淀积由类似的贵金属材料形成的第二电极层28用做顶部平板电极。
贵金属材料的化学惰性导致了贵金属界面与其它材料的弱粘接。例如,除了高ε材料,由Dow Corning作为Fox和Hitachi作为HSG提供的旋涂玻璃(SOG)也是理想的便宜绝缘介质材料,用在含贵金属的结构中,例如作为如图1所示的电极板28上的绝缘隔离层。然而,SOG材料由于它们的粘接差很难用在这种应用中。
有人已发现以很薄的碳或氧化层形式存在的表面污物会影响淀积在金属表面上原子的扩散和反应。如此形成的薄表面膜对良好的粘接有害,因此在淀积工艺之前通常要去除。也有表面氧化层的存在有益的情况。例如,Kaja等人的U.S.专利5,382,447告知使用厚度约50埃的类Co3O4氧化物膜来增强旋涂聚酰亚胺初始物与Co衬底的粘接。可以推测氧化物层中的表面氧键与抵达的阳离子发生强烈的化学反应,由此提高了粘接。也可以推测非金属涂层粘接的静电机理是由于电子吸引力的差异和氧化物中存在表面态导致界面发生正电荷转移。
有人已尝试使用SOG替代物例如溅射淀积的石英材料解决旋涂玻璃和铂之间粘接差的问题。然而,相对于SOG,进行的溅射是昂贵的工艺,而且,对填充小的空隙没有效果。虽然减小了空隙填充问题,但溅射淀积的石英仅作为Pt和SOG之间的薄粘接层(在100~200埃之间)使用,这样导致成本更高。还有其它人使用例如Ti的蒸发或溅射的粘接层。即使已证明薄Ti层为有效的粘接层,但Ti从Pt表面扩散到电极/高ε结构其它区域内的可能性是工艺极不希望的。
因此本发明的一个目的是提供一种提高贵金属和随后淀积的高介电常数材料的粘接和界面特性的方法,该方法不具有常规淀积方法的缺点或不足。
本发明的另一目的是提供一种通过在贵金属衬底的上表面中首先形成贵金属氧化层,提高贵金属和随后淀积的含氧化物材料的粘接和界面特性的方法。
本发明的再一目的是提供一种提高贵金属和随后淀积的高介电常数材料的粘接和界面特性的方法,通过将贵金属的表面暴露到含氧等离子体或离子束,以使贵金属氧化层首先形成在贵金属衬底上。
本发明的又一目的是提供一种提高随后淀积的高介电常数材料的粘接和界面特性的方法,是首先将贵金属的表面暴露到含氧等离子体或离子束中足够长的时间,由此形成在0.4nm和10nm之间的贵金属氧化层,并夹在高介电常数材料和贵金属之间。
本发明的还一目的是提供一种贵金属氧化膜通过将贵金属衬底的表面暴露到含氧等离子源或离子束形成。
本发明的再一目的是提供一种将高介电常数材料淀积到贵金属衬底的方法,是首先将贵金属衬底的上表面暴露到含氧源足够长的时间直到形成粘接促进层。
本发明的又一目的是提供一种高介电常数材料/贵金属衬底的叠层结构,将在贵金属衬底的上表面内形成的贵金属氧化层夹在其中,以提高高介电常数材料的粘接和界面特性。
本发明的还一目的是提供一种形成DRAM电容器或铁电存储元件的方法,通过首先将第一电极的上表面暴露到含氧源足够长的时间直到形成含氧表面层,以便提高随后淀积在第一电极内的贵金属上的高介电常数介质或铁电材料的粘接和界面特性。
本发明的另一目的是提供一种DRAM电容器或铁电存储元件,包括形成在第一电极的上表面内的界面增强材料层,并夹在高介电常数介质材料层和第一电极内的贵金属之间。
根据本发明,提供一种在贵金属衬底上形成贵金属氧化层的方法,包括将贵金属衬底的表面暴露到含氧等离子体源或离子束足够长的时间直到形成贵金属表面氧化层的步骤。
在优选实施例中,在贵金属衬底上形成贵金属氧化层的方法通过下面的操作步骤完成:将贵金属衬底的表面暴露到含氧等离子体源或离子束以便形成贵金属氧化物粘接促进层的。使用的含氧能源选自高密度等离子体、微波等离子体、RF等离子体、含氧离子束产生的离子轰击、和或它们的组合,带或不带单独的可控衬底偏置。可以在具有约5mTorr和约2,000mTorr之间的氧气压力的反应室中进行等离子体工艺,其中通过至少50瓦的射频功率产生含氧等离子体放电。对于间接的含氧能源,例如在下游微波灰化器(asher)或离子束源中使用的含氧能源,室压力优选更低,在约0.01mTorr和约5mTorr之间的范围内。贵金属衬底的表面优选暴露到含氧等离子体放电的曝光时间至少为1秒钟。通过选自Pt、Pd、Ir、Ag、Au、Ru、Pd、Os和Rh的组中至少一种贵金属形成适宜的贵金属衬底。通过选自以上介绍的金属组的贵金属合金也可以形成贵金属衬底。
本发明进一步致力于通过将贵金属衬底的表面暴露到含氧等离子体放电形成的贵金属氧化膜。由这种工艺形成的贵金属氧化膜通常的厚度在约0.4和10nm之间,尽管通过处理条件的变化可以得到更低和更高的厚度。
在另一优选实施例中,本发明提供一种将高介电常数或铁电材料淀积在贵金属衬底上的新颖方法,可以通过以下操作步骤进行:首先提供贵金属衬底,然后将贵金属衬底的上表面暴露到含氧源足够长的时间直到形成界面增强层,此后将高介电常数或铁电材料淀积在贵金属衬底顶上,界面增强层夹在其中。使用的能源为选自高密度等离子体、微波等离子体、RF等离子体和离子束产生的离子轰击的含氧等离子体。高介电常数或铁电材料为选自钛酸锶钡、镧钛酸铅、锆钛酸铅、钛酸铋和其它介质或铁电钙钛矿组成的组中的高介质常数材料。
本发明进一步致力于高介电常数或铁电材料/贵金属衬底的叠层结构,包括具有上表面的贵金属衬底、形成在贵金属衬底的上表面内的贵金属氧化层和淀积在贵金属衬底上部的高介电常数或铁电材料,贵金属氧化层夹在其间。
在本发明又一优选实施例中,本发明提供一种形成DRAM电容器的新颖方法,通过以下的操作步骤进行:首先提供预处理的半导体衬底,用第一贵金属材料形成第一电极,将第一电极的上表面暴露到源足够长的时间直到形成界面增强层,将高介电常数介质材料淀积在第一电极的上部,界面增强层夹在其间,以及由高介电常数介质材料层顶部的第二贵金属材料形成第二电极。预处理的半导体衬底具有形成其中的硅接触栓,用于建立与第一电极的电通讯。形成的粘接促进层为第一贵金属的氧化物。
本发明进一步致力于DRAM电容器,包括预处理的半导体衬底,形成在衬底上的第一贵金属材料的第一电极,形成在第一电极上表面内的界面增强材料层,第一电极顶部的高介电常数介质材料层,界面增强层夹在其间,以及形成在高介电常数介质材料层顶部的第二贵金属材料的第二电极。第一电极为用于电容器的下电极,第二电极为用于电容器的上平板电极。界面增强层包含氧,通常为第一贵金属的氧化物。
研究了说明书和附图,本发明的其它目的、特征和优点将变得很显然。
图1为常规DRAM电容器结构的放大剖面图。
图2A为具有贵金属膜淀积在顶部的本发明衬底的放大剖面图。
图2B为具有通过等离子体氧化工艺形成在顶部的贵金属氧化层的图2A所示本发明结构的放大剖面图。
图3A为涂有高介电常数材料的覆盖层的图2B所示的本发明结构的放大剖面图。
图3B为具有在顶部由第二贵金属形成的上电极的图3A所示本发明结构的放大剖面图。
图4为具有旋涂玻璃材料淀积在贵金属氧化物层顶部的本发明结构的放大剖面图。
图5A为构图贵金属膜的直接写工艺的示意图。
图5B为沿图5A构图区域的虚线扫描的反射率与定位条的关系示意图。
本发明公开了一种通过将贵金属衬底的表面暴露到含氧源在贵金属衬底上形成贵金属氧化层的方法。含氧能源选自下面能源中的一个,包括高密度等离子体、微波等离子体、RF等离子体、含氧离子束产生的离子轰击、或它们的组合,分别带或不带可控衬底偏置。该方法在氧气压力在5mTorr和约2,000mTorr之间的反应室内进行,其中由至少50W的射频产生含氧等离子体放电。对于远距离含氧能量源,例如在下流微波灰化器或离子束源中使用的含氧源,室压力可以优选更低,在约0.01mTorr和约5mTorr之间的范围内。贵金属衬底的表面暴露到含氧等离子体放电至少1秒钟的曝光时间,优选至少0.5到5分钟。贵金属为选自Pt、Ir、Ag、Au、Ru、Pd、Os和Rh的组中至少一个。贵金属衬底也可以由含有至少一个这些贵金属的贵金属合金形成。本发明也公开了一种通过将贵金属衬底的表面暴露到含氧等离子体形成的贵金属氧化物膜。形成的贵金属氧化物膜的厚度在约0.4和10nm之间,尽管改变处理条件可以得到更低和更高的厚度。
本发明还公开了一种将高介电常数或铁电材料淀积在贵金属衬底上的新颖方法,首先将贵金属衬底的上表面暴露到含氧源足够长的时间直到形成界面增强层,然后将高介电常数或铁电材料淀积在贵金属衬底顶上,界面增强层夹在其中。使用的能源可以为含氧等离子体。本发明也是一种高介电常数或铁电材料/贵金属衬底叠层结构,包括贵金属氧化层形成在贵金属衬底的上表面,高介电常数或铁电材料淀积在贵金属衬底顶上,贵金属氧化层夹在其中。
本发明还公开了一种形成DRAM电容器的新颖方法,首先将由第一贵金属材料形成的第一电极的上表面暴露到含氧源足够长的时间直到形成界面增强层,然后将高介电常数介质材料淀积在第一电极的上部且界面增强层夹在其间。此后最终的电极由第二贵金属材料形成在高介电常数介质材料的上部。电容器形成在预处理的半导体衬底上,预处理的半导体衬底具有硅接触栓形成于其中,用于提供与第一电极的电通讯。本发明还公开了一种新型DRAM电容器,该DRAM电容器具有形成在第一贵金属材料的第一电极的上表面内的界面增强材料层,和第一电极顶部的高介电常数介质材料层,界面增强材料层夹在其中。DRAM电容器还包括由第二贵金属金属材料形成并位于高介电常数介质材料层顶部的第二电极。
本发明还公开了一种光学存储介质,包括铂衬底和形成在铂衬底的上表面内构图的铂氧化层。可以通过选择性地将衬底的上表面暴露到含氧源形成构图的铂氧化层。此外,氧化铂可以形成在整个衬底区域上,然后通过空间地选择去除进行构图。
一般都知道如铂的贵金属不容易氧化,适当地提高温度氧化铂分解为Pt+O2。本发明唯一发现当暴露到氧等离子体的高能环境中,铂氧化膜形成在铂表面上。因此本发明的新颖方法公开了制备铂和氧化铱的示例性等离子体条件。所得氧化膜的特性由X射线光电子能谱分析法(XPS)技术确定。
现已发现使用多种等离子体氧化条件在贵金属衬底上或电极表面上形成氧化物涂层。在不同的等离子体压力下形成不同的氧化物化学计量。现在参考图2A和2B,其中示出了本发明结构30的放大剖面图。如图2A所示,贵金属膜32首先淀积在衬底34上。贵金属膜可以淀积贵金属或贵金属合金形成,贵金属合金含有选自包括Pt、Pd、Ir、Ag、Au、Ru、Pd、Os和Rh的贵金属组中至少一个贵金属。衬底34可以由硅上的SiO2形成,或优选由抗氧化和不与贵金属或下面的硅层反应的导电材料(未显示)形成。金属层通常由溅射技术淀积在衬底34上。通过将膜暴露到含氧等离子体在贵金属膜的表面层内形成贵金属氧化层36。这也显示在图2B中。本发明方法中使用的含等离子体的氧气适宜由大多数的商用灰化或腐蚀设备提供。例如,Plasmalabμ-P-RIE 80 RIE设备或MarchJupiterⅢ等离子体灰化器。各种氧化条件显示在表1中。
实验机器金属衬底 | PlasmaLab20mTorr,150W | PlasmaLab500mTorr,250W | March500mTorr,100W |
Pt | 类PtO2.5-3.5nm | PtO23.0-4.3nm | PtO24.0-5.0nm |
Ir | IrOx2.5-3.5nm | IrO23.5-4.9nm | ----- |
表1示出了在阴极直径为15厘米的March设备中或阴极直径为24厘米的PlasmaLab RIE装置中10分钟的氧等离子体曝光中产生的氧化铂和氧化铱的氧化物化学计量和厚度。PlasmaLab装置为平行板反应离子腐蚀系统。包括淀积在热氧化的硅衬底上的100nm的电子束蒸发的Pt或Ir的贵金属样品放置在由13.56MHZ电源驱动的下电极上。在室内利用的工艺气体为在20sccm流速得到的20mTorr的室压力,或在50sccm流速得到的500mTorr压力下的O2。20mTorr的工艺利用了0.33W/cm2的较低电源,导致约280~300V的自偏压。在铂衬底上,工艺产生的PtO的厚度范围在约2.5和约3.5nm之间。PtO厚度与检查的1到20分钟时间范围的处理时间无关。这意味着PtO很快达到稳定状态厚度,它的值反应出PtO形成(通过Pt与等离子体内形成的高能氧种类反应)和PtO腐蚀(通过等离子体内形成的高能氧离子借助溅射)之间的竞争。50mTorr的工艺利用了0.55W/cm2的较低电源,导致约220V的自偏压。在铂衬底上,10分钟的工艺产生了成分更接近PtO更厚的氧化铂膜,厚度在约3.0和约4.3nm之间。在铱衬底上,这些工艺产生的氧化铱膜的厚度范围在约2.5和约4.9nm之间,并且化学计量比例接近IrO2。
形成贵金属氧化物的稳定状态厚度需要的处理时间长度的量化显示可以在氧气等离子体处理期间从原位激光反射比的测量得到。约30秒的处理后,在20mTorr氧气等离子体处理期间在正常的入射由633nm氦氖激光器监视清洁的Pt膜显示出反射比稳定下降,在5%的发射率损耗处平稳。将氧化的Pt表面暴露到氟基等离子体处理恢复清洁的Pt膜和逆转反射损耗。基于该数据,对于20mTorr工艺希望的最小需要的处理时间为约30秒。然而,最小需要的处理时间取决于等离子体氧化条件。时间远远短于30秒,也许低到1秒,可期望用于更高密度的等离子体条件。
在另一商用装置中,MarchJupiterⅢ等离子体灰化器,铂表面的等离子体氧化通过下面条件进行:首先将裸贵金属表面暴露到氧等离子体放电,氧气压力在约100和约900mTorr的范围内,在约100W的RF功率(超过15厘米直径阴极),曝光时间约10分钟。
虽然根据等离子体灰化技术即氧气中的低温、低衬底偏压等离子体处理和反应离子腐蚀即在适中到高衬底偏压的等离子体处理技术介绍了等离子体氧化方法,但本发明的新颖方法不限于这些示例性的等离子体氧化工艺的使用。例如,可以用如氧作为原子组成部分即N2O的含氧气体或含氧气的气体混合物或如Ar/O2的一个或多个含氧气体混合物代替用于等离子体的氧气进料气体。此外,也可以使用不同种类的含氧能源,包括高密度等离子体、微波等离子体、RF等离子体、含氧离子束产生的离子轰击。类似地,贵金属可以用除了电子束蒸发之外的其它技术淀积,其它技术例如溅射、化学汽相淀积和电板或化学镀。
本发明的新颖方法中使用的贵金属可以是纯贵金属,例如Pt、Pd、Ir、Ag、Au、Ru、Pd、Os和Rh、或贵金属与贵金属的合金、贵金属与非贵金属的合金、贵金属与非金属的合金、或这些金属或合金的任何叠层组合物。
例1
由本发明的新颖方法形成的贵金属氧化物的第一应用是提高电子器件中淀积在贵金属电极上的高介电常数材料的电性质。高介电常数氧化材料包括高ε材料例如钛酸锶钡(BST)、镧钛酸铅(PLT)和锆钛酸钡(BZT),铁电材料例如锆钛酸铅(PZT)、钽酸锶铋(SBT)、铌酸锶铋(SBN)、和钛酸铋和其它类型的钙钛矿。现已发现将贵金属电极暴露到氧等离子体氧化贵金属表面提供以上介绍的表面氧化层。该工艺提高了淀积在这种活性表面上的高介电常数材料的电性质,也提高了机械和化学性质。例如,由溶胶-凝胶工艺淀积在图2B的氧化的铂电极上的特定高ε膜的电特性比淀积在图2A未氧化的电极上的那些高ε膜的电特性优越。
在图3A中,等离子体氧化的贵金属膜32涂敷有高介电常数材料38的覆盖层。此后完成图3A的结构30作为具有上电极层42淀积在顶部的电容。作为本发明方法的逻辑延伸,也期望改进一般淀积有差氧化学计量的如MgO和Al2O3的金属氧化物,更一般地期望改进选自包括金属氧化物绝缘体、金属氧化物半导体、金属氧化物导体、金属氧化物超导体、钙钛矿、含金属的硅酸盐、SiO2、ε超过10的高介电常数材料,以及铁电体的含氧材料。通过将这些材料淀积在贵金属氧化物上,提供额外的氧气形成正确的成分。
要进一步证明本发明方法的有效性,将总厚90nm标称上相同的4层BST膜依次沉积在未灰化的Pt/Ti/SiO2衬底和灰化(在March装置中进行10分钟)的Pt/Ti/SiO2衬底上。由异丙醇将0.2M的钡、锶和2-甲氧基乙氧基钛溶液由异丙醇稀释到0.1M的溶液沉积BST用于旋涂215埃层。每一层随后在300℃的通常条件下用热板烘干3分钟,然后在700℃的通常条件下快速热退火1分钟。在未灰化的Pt衬底上的BST膜的特性为167的介电常数和高损失角正切。在灰化的Pt衬底上的BST膜的特性为214的介电常数和可以接受的低损失角正切。得到的这些结果通常为BST在灰化的Pt衬底上产生较好的结果。
PLT膜在灰化的电极上也产生较好的结果。对于该材料,在灰化的Pt和Ir电极上可以获得超过500的介电常数,而较低的值经常出现在未灰化的Pt和Ir电极上。也观察到在漏电流中也有一些提高。
例2
本发明的新颖方法形成的贵金属氧化物的第二个应用是提高淀积的膜和淀积于其上的贵金属之间的粘接。例如,与贵金属衬底表面有良好的粘接需要如TiN、TaN和TaSiN的导电的氮化物;如硅氧化物的介质氧化物;如氮化硅和氮氧化硅;以及含碳的介质。对于特定用途的铂膜衬底上的旋涂玻璃覆盖层显示出粘接增强。由溶液沉积的其它材料膜例如光刻胶、或化学汽相淀积淀积的膜,例如由四乙氧基硅烷(TEOS)初始物通过低压化学汽相淀积(LPCVD)形成的SiO2可以得到类似的效果。这种结构50显示在图4中,其中等离子体氧化的贵金属膜32由粘接增强材料的覆盖层36覆盖。通过随后在热氧化的(100nm)硅衬底34上室温蒸发100埃的Ti(未显示)和1,000埃的Pt制备铂膜32。粘接层36为100埃的溅射淀积的钛或铂氧化层,通过在PlasmaLab装置进行两个氧RIE处理中的一个制备而成,一个是在20mTorr压力中处理3分钟(20sccm的O2流速,0.33W/cm2的功率密度和300V的自偏压)或在500mTorr压力中处理10分钟(50sccm的O2流速,0.55W/cm2的功率密度和220V的自偏压)。由XPS的试验结果显示对于20mTorr的处理PtO层厚度约2.5~3.5nm,对于500mTorr的处理厚度约3.0~4.3nm。
淀积的旋涂玻璃层46为Hitachi HSG2209-S7材料。淀积的条件为5,000rpm的旋转速度,0.5秒的斜率,3分钟90℃的烘焙,12分钟100℃的烘箱烘焙,在N2中以5~10℃/min的斜率由125上升到450℃,非倾斜冷却。
将约1μm厚的Hitachi HSG2209-S7粘接到100nm的铂层与Pt没有粘接层的情况和Pt与以上介绍的三种不同粘接层中的一个粘接即,铂与10nm的Ti覆盖层和在20和500mTorr下等离子体氧化处理的铂的情况相比较。在N2中迅速上升到450℃进行标准的热固化工艺后,未处理的铂上的HSG在小块区域内有斑纹和皱纹,经过2~3天膨胀覆盖整个晶片表面,可以由透明胶带容易地去掉。相反,Ti处理和等离子体氧化的铂样品上的HSG保持平滑和粘性,即使膜划伤后,可以尝试用透明胶带剥离。PtOx和Ti都起粘接促进层的作用,PtOx处理不仅简单,而且可以避免与Pt\Ti扩散反应的潜在问题。也可以认为由如等离子体辅助化学汽相淀积(PACVD)和反应溅射等的高能量技术淀积的氧化物和非氧化物材料使粘接增强。在一些情况中,如果工艺气体包括含氧种类,那么处理贵金属衬底表面形成粘接增强贵金属氧化层的氧处理甚至与淀积工艺的初始步骤同时进行。例如,由TEOS和氧气的混合物通过PACVD(或在含氧工作气体中硅靶的反应溅射)将硅氧化物淀积在贵金属衬底上的工艺很可能导致无意形成(还很有用)的粘接促进的贵金属氧化物。
例3
除了提高了淀积材料的粘接和电特性之外,本发明的新颖贵金属氧化膜也有利于光学存储和选择性的催化。相对于未氧化的铂膜,氧化的膜的颜色为深褐色并且反射率降低。例如当使用633nm氦氖激光器在正常入射角下测量时反射率下降约5%。这种差异提示存在使用铂系统上的PtOx作为光学存储介质的可能性。由于在缺氧环境中将膜加热到450~550℃将使PtOx失去氧和恢复元素状态的Pt,可以预料通过用电子或光子束局部地加热或激活PtOx的选择区域,可以空间选择的方式发生相同的反应。这显示在图5A和5B中。
图5A示出了构图贵金属膜的直接写工艺的示意图。图5B为沿图5A的构图区域扫描的反射率与定位条的示意图。用如聚焦的激光活电子束等的定向能源56将未氧化部分60写在PtOx表面上。如果使用相同的构图技术限定氧化的贵金属表面的有源或无源区域,因此可以得到空间的选择催化。
应该注意,除了本发明获得的以上介绍的益处和优点之外,通过等离子体灰化或氧化工艺可以增强表面浸润性和一致性。
近些年来,接近原子级清晰度的新显微镜的发明,即扫描隧道显微镜(STM)、原子力显微镜(AFM)和扫描干涉无孔显微镜(SIAM),触发了寻找用超高数据密度存储信息的新方法的恐慌活动。在这一点上,发现获得高密度只读存储方案的合适方法的问题看起来更容易解决,因此为例如容纳在国会图书馆内的大量数据的永久性存储提供了解决方法。使用这些技术,借助STM和AFM,位可以制造在表面上,虽然目前速度较低,然而借助SIAM高密度读取可以进行的更快。高密度地写位的实际方式可以从选择的表面处独特的催化性质得出,由此产生光学对比度的材料可以借助CVD技术选择性地淀积。由于如Pt和Pd等金属的已知催化性质,可以使用局部地掩蔽这些金属的方法借助CVD工艺选择性地将材料淀积在未覆盖的区域。例如,以很薄氧化层形式存在的这些金属表面的表面氧化可以防止催化效应。
虽然以说明的方式介绍了本发明,应该明白使用的术语意在表达单词的本意而非限定性的。
此外,虽然根据几个优选实施例介绍了本发明,应该知道本领域的技术人员很容易将这些原理应用到本发明的其它可能的变形中。
Claims (72)
1.在贵金属衬底表面上或至少局部覆盖贵金属衬底表面形成贵金属氧化膜的方法,包括将所述贵金属衬底的所述表面暴露到含氧等离子体的步骤。
2.根据权利要求1的方法,特征在于进一步包括向等离子体馈送至少一种含氧气体的步骤。
3.根据权利要求1的方法,特征在于所述含氧等离子体选自高密度等离子体、微波等离子体、RF等离子体、以及含氧离子束产生的离子轰击、或它们的组合组成的组,分别带或不带可控衬底偏置。
4.根据权利要求1的方法,特征在于所述方法在具有约0.01mTorr和约2,000mTorr之间的氧气压力的反应室中进行。
5.根据权利要求1的方法,特征在于所述氧等离子体放电由至少50瓦的射频功率产生。
6.根据权利要求1的方法,特征在于所述贵金属衬底的所述表面暴露到含氧等离子体放电的曝光时间至少为1秒钟。
7.根据权利要求1的方法,特征在于所述贵金属衬底包括选自Pt、Ir、Ag、Au、Ru、Pd、Os和Rh的组中至少一种贵金属。
8.根据权利要求1的方法,特征在于所述贵金属衬底包括含有由选自Pt、Ir、Ag、Au、Ru、Pd、Os和Rh组成的组中至少一种贵金属的贵金属合金。
9.根据权利要求1的方法,特征在于所述贵金属衬底包括两种或多种贵金属层,每个选自由Pt、Ir、Ag、Au、Ru、Pd、Os和Rh组成的组。
10.一种贵金属氧化膜,通过将贵金属衬底的表面暴露到含氧等离子体形成。
11.根据权利要求10的含氧膜层,特征在于所述膜层的厚度在约0.4nm和10nm之间。
12.根据权利要求10的含氧膜层,特征在于所述含氧等离子体选自高密度等离子体、微波等离子体、RF等离子体、含氧离子束产生的离子轰击、和它们的组合组成的组,分别带或不带可控衬底偏置。
13.根据权利要求10的含氧膜层,特征在于所述氧等离子体放电由至少50瓦的射频功率产生。
14.根据权利要求10的含氧膜层,特征在于所述贵金属衬底的所述表面暴露到含氧等离子体放电的曝光时间至少为1秒钟。
15.根据权利要求10的含氧膜层,特征在于所述贵金属衬底包括选自Pt、Ir、Ag、Au、Ru、Pd、Os和Rh的组中至少一种贵金属。
16.根据权利要求10的含氧膜层,特征在于所述贵金属衬底包括含有由选自Pt、Ir、Ag、Au、Ru、Pd、Os和Rh组成的组中至少一种贵金属的贵金属合金。
17.根据权利要求10的含氧膜层,特征在于所述贵金属衬底包括两个或多个贵金属层,每个选自由Pt、Ir、Ag、Au、Ru、Pd、Os和Rh组成的组。
18.一种将含氧材料淀积在贵金属衬底上的方法,包括:
提供贵金属衬底,
将贵金属衬底的上表面暴露到含氧能源足够长的时间直到形成界面增强层,以及
将含氧材料淀积在所述贵金属衬底上,所述界面增强层夹在其间。
19.根据权利要求18的方法,特征在于所述含氧能源为等离子体源。
20.根据权利要求18的方法,特征在于所述含氧能源为含氧等离子体源。
21.根据权利要求18的方法,特征在于所述含氧能源选自高密度等离子体、微波等离子体、RF等离子体、含氧离子束产生的离子轰击、或它们的组合组成的组中的含氧等离子体,分别带或不带可控衬底偏置。
22.根据权利要求18的方法,特征在于所述将贵金属衬底的所述上表面暴露到能源的步骤在具有约0.01mTorr和约2,000mTorr之间的氧气压力的反应室中进行。
23.根据权利要求18的方法,特征在于所述贵金属衬底包括选自Pt、Ir、Ag、Au、Ru、Pd、Os和Rh的组中至少一种贵金属。
24.根据权利要求18的方法,特征在于所述足够长的时间为至少1秒。
25.根据权利要求18的方法,特征在于所述贵金属衬底包括含有由选自Pt、Ir、Ag、Au、Ru、Pd、Os和Rh组成的组中至少一种贵金属的贵金属合金。
26.根据权利要求18的方法,特征在于所述含氧材料为钙钛矿绝缘材料。
27.根据权利要求18的方法,特征在于所述含氧材料选自钛酸锶钡(BST)、镧钛酸铅(PLT)、锆钛酸铅(PZT)、锆钛酸钡(BZT)、钽酸锶铋(SBT)、铌酸锶铋(SBN)和钛酸铋组成的组。
28.根据权利要求18的方法,特征在于所述含氧材料选自包括金属氧化物绝缘体、金属氧化物半导体、金属氧化物导体、金属氧化物超导体、含金属的硅酸盐、硅氧化物、ε超过10的高介电常数材料,以及铁电体。
29.根据权利要求18的方法,特征在于形成的所述界面增强层为含在贵金属衬底内的贵金属氧化物。
30.根据权利要求18的方法,特征在于形成的所述界面增强层的厚度在约0.4nm和10nm之间。
31.一种含氧材料/贵金属衬底叠层结构,包括:
具有上表面的贵金属衬底,
形成在所述贵金属衬底的上表面内的贵金属氧化层,以及
淀积在所述贵金属衬底上部的含氧材料,所述贵金属氧化层夹在其间。
32.根据权利要求31的结构,特征在于所述贵金属氧化层为厚度在约0.4nm和10nm之间的界面增强层。
33.根据权利要求31的结构,特征在于所述含氧材料选自钛酸锶钡(BST)、镧钛酸铅(PLT)、锆钛酸铅(PZT)、锆钛酸钡(BZT)、钽酸锶铋(SBT)、铌酸锶铋(SBN)和钛酸铋组成的组的高介电常数材料。
34.根据权利要求31的结构,特征在于所述含氧材料为钙钛矿绝缘材料。
35.根据权利要求31的结构,特征在于所述含氧材料选自包括金属氧化物绝缘体、金属氧化物半导体、金属氧化物导体、金属氧化物超导体、含金属的硅酸盐、硅氧化物、ε超过10的高介电常数材料,以及铁电体。
36.根据权利要求31的结构,特征在于所述贵金属衬底包括选自Pt、Ir、Ag、Au、Ru、Pd、Os和Rh的组中至少一种贵金属。
37.根据权利要求31的结构,特征在于所述贵金属衬底包括含有由选自Pt、Ir、Ag、Au、Ru、Pd、Os和Rh组成的组中至少一种贵金属的贵金属合金。
38.一种形成半导体存储元件的方法,包括步骤:
提供预处理的半导体衬底,
用第一贵金属材料形成第一电极,
将所述第一电极的上表面暴露到含氧能源足够长的时间以形成界面增强层,
将高介电常数介质或铁电材料淀积在所述第一电极的上部,所述界面增强层夹在其间,以及
由高介电常数介质或铁电材料层顶部的第二贵金属材料形成第二电极。
39.根据权利要求38的方法,特征在于所述预处理的半导体衬底具有形成于其中的导电接触栓,用于建立与所述第一电极的电通讯。
40.根据权利要求38的方法,特征在于所述第一贵金属材料和所述第二贵金属材料选自Pt、Ir、Ag、Au、Ru、Pd、Os和Rh组成的组。
41.根据权利要求38的方法,特征在于所述第一贵金属材料和所述第二贵金属材料由选自Pt、Ir、Ag、Au、Ru、Pd、Os和Rh组成的组中至少一种贵金属的贵金属合金形成。
42.根据权利要求38的方法,特征在于所述第一贵金属材料与第二贵金属材料相同。
43.根据权利要求38的方法,特征在于所述含氧能源为含氧等离子体。
44.根据权利要求38的方法,特征在于所述含氧能源为选自高密度等离子体、微波等离子体、RF等离子体、含氧离子束产生的离子轰击、或它们的组合组成的组的含氧等离子体,分别带或不带可控衬底偏置。
45.根据权利要求38的方法,特征在于将所述第一电极的上表面暴露到能源的所述步骤在具有约0.01mTorr和约2,000mTorr之间的氧气压力的反应室中进行。
46.根据权利要求38的方法,特征在于所述足够长的时间为至少1秒。
47.根据权利要求38的方法,特征在于所述高介电常数或铁电材料为钙钛矿绝缘材料。
48.根据权利要求38的方法,特征在于所述高介电或铁电材料为选自钛酸锶钡(BST)、镧钛酸铅(PLT)、锆钛酸铅(PZT)、锆钛酸钡(BZT)、钽酸锶铋(SBT)、铌酸锶铋(SBN)和钛酸铋组成的组的高介电常数材料。
49.根据权利要求38的方法,特征在于所述高介电或铁电材料选自包括金属氧化物绝缘体、含金属的硅酸盐、硅氧化物、ε超过10的高介电常数材料,以及铁电体。
50.根据权利要求38的方法,特征在于所述形成的所述界面增强层为所述贵金属材料的氧化物。
51.根据权利要求38的方法,特征在于形成的所述界面增强层的厚度在约0.4nm和10nm之间。
52.根据权利要求38的方法,特征在于所述第一和第二电极中的至少一个由两层或多层贵金属材料形成,贵金属材料选自Pt、Ir、Ag、Au、Ru、Pd、Os和Rh组成的组。
53.一种半导体存储元件,包括:
预处理的半导体衬底,
所述衬底上的第一贵金属材料构成的第一电极,
在所述第一电极上表面内的界面增强材料层,
所述第一电极顶部的高介电常数介质或铁电材料层,粘接促进层夹在其间,以及
在所述高介电常数介质或铁电材料层顶部的第二贵金属材料构成的第二电极。
54.根据权利要求53的半导体存储元件,特征在于所述预处理的半导体衬底具有形成于其中的硅接触栓,用于建立与所述第一电极的电通讯。
55.根据权利要求53的半导体存储元件,特征在于所述第一贵金属材料和所述第二贵金属材料选自Pt、Ir、Ag、Au、Ru、Pd、Os和Rh组成的组。
56.根据权利要求53的半导体存储元件,特征在于所述第一贵金属材料和所述第二贵金属材料由选自Pt、Ir、Ag、Au、Ru、Pd、Os和Rh组成的组中至少一种贵金属的贵金属合金形成。
57.根据权利要求53的半导体存储元件,特征在于所述第一贵金属材料与第二贵金属材料相同。
58.根据权利要求53的半导体存储元件,特征在于所述粘接促进层为所述第一贵金属材料的氧化物。
59.根据权利要求53的半导体存储元件,特征在于所述高介电常数材料为钙钛矿绝缘材料。
60.根据权利要求53的半导体存储元件,特征在于所述高介电常数材料选自钛酸锶钡(BST)、镧钛酸铅(PLT)、锆钛酸铅(PZT)和钛酸铋组成的组的高介电常数材料。
61.根据权利要求53的半导体存储元件,特征在于形成的所述粘接促进层的厚度在约0.4nm和10nm之间。
62.根据权利要求53的半导体存储元件,特征在于所述第一电极为电容器的下电极,所述第二电极为电容器的上平板电极。
63.一种光学存储介质,包括:
铂衬底,
形成在所述铂衬底的上表面内的铂氧化层。
64.根据权利要求63的光学存储介质,特征在于通过将所述衬底的上表面暴露到定向的能源构图所述铂氧化层。
65.一种将材料淀积在贵金属衬底上的方法,包括步骤:
提供贵金属衬底,
将贵金属衬底的上表面暴露到能源足够长的时间直到形成粘接促进层,以及
将材料淀积在所述贵金属衬底上,所述粘接促进层夹在其间。
66.根据权利要求65的方法,特征在于所述能源为选自高密度等离子体、微波等离子体、RF等离子体、含氧离子束产生的离子轰击、和它们的组合组成的组的含氧等离子体,分别带或不带可控衬底偏置。
67.根据权利要求65的方法,特征在于所述淀积的材料为旋涂玻璃材料或光刻胶。
68.根据权利要求65的方法,特征在于所述淀积的材料选自包括TiN、TaN和TaSiN的导电的氮化物、硅和氧化物的介质氧化物、氮化硅和氮氧化硅的介质氮化物和含碳的介质。
69.一种材料/贵金属衬底叠层结构,包括:
具有上表面的贵金属衬底,
形成在贵金属衬底的上表面内的贵金属氧化层,以及
淀积在贵金属衬底上部的材料,贵金属氧化层夹在其间。
70.根据权利要求69的结构,特征在于所述贵金属氧化层为厚度在约0.4nm和10nm之间的粘接促进层。
71.根据权利要求69的结构,特征在于所述材料/贵金属衬底叠层中的材料为旋涂玻璃材料。
72.根据权利要求69的结构,特征在于所述淀积在所述贵金属衬底顶上的材料选自包括TiN、TaN和TaSiN的导电的氮化物、硅氧化物的介质氧化物、氮化硅和氮氧化硅的介质氮化物和含碳的介质。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 98121393 CN1221805A (zh) | 1997-11-05 | 1998-10-21 | 形成贵金属氧化物的方法及其形成的结构 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US964,607 | 1997-11-05 | ||
CN 98121393 CN1221805A (zh) | 1997-11-05 | 1998-10-21 | 形成贵金属氧化物的方法及其形成的结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1221805A true CN1221805A (zh) | 1999-07-07 |
Family
ID=5227072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 98121393 Pending CN1221805A (zh) | 1997-11-05 | 1998-10-21 | 形成贵金属氧化物的方法及其形成的结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1221805A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101075629B (zh) * | 2006-05-19 | 2011-07-27 | 三星电子株式会社 | 采用缺氧金属氧化物层的非易失性存储装置及其制造方法 |
CN101370960B (zh) * | 2006-01-18 | 2012-01-25 | 纳幕尔杜邦公司 | 用于形成金属化片材的方法 |
CN102511080A (zh) * | 2009-09-25 | 2012-06-20 | 应用材料公司 | 钝化粘合层以改善无定形碳到金属附着力 |
CN108031836A (zh) * | 2018-01-22 | 2018-05-15 | 北京大学 | 一种金属-金属氧化物纳米复合材料的制备方法 |
CN113278935A (zh) * | 2021-05-07 | 2021-08-20 | 昆明贵研新材料科技有限公司 | 一种氧化铂电极及其制备方法和用途 |
CN113488383A (zh) * | 2021-06-30 | 2021-10-08 | 北京屹唐半导体科技股份有限公司 | 用于处理工件的方法、等离子体处理设备及半导体器件 |
CN117395998A (zh) * | 2023-12-11 | 2024-01-12 | 无锡舜铭存储科技有限公司 | 一种三维铁电存储器结构及其制造方法 |
-
1998
- 1998-10-21 CN CN 98121393 patent/CN1221805A/zh active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101370960B (zh) * | 2006-01-18 | 2012-01-25 | 纳幕尔杜邦公司 | 用于形成金属化片材的方法 |
CN101075629B (zh) * | 2006-05-19 | 2011-07-27 | 三星电子株式会社 | 采用缺氧金属氧化物层的非易失性存储装置及其制造方法 |
CN102511080A (zh) * | 2009-09-25 | 2012-06-20 | 应用材料公司 | 钝化粘合层以改善无定形碳到金属附着力 |
CN108031836A (zh) * | 2018-01-22 | 2018-05-15 | 北京大学 | 一种金属-金属氧化物纳米复合材料的制备方法 |
CN113278935A (zh) * | 2021-05-07 | 2021-08-20 | 昆明贵研新材料科技有限公司 | 一种氧化铂电极及其制备方法和用途 |
CN113488383A (zh) * | 2021-06-30 | 2021-10-08 | 北京屹唐半导体科技股份有限公司 | 用于处理工件的方法、等离子体处理设备及半导体器件 |
CN117395998A (zh) * | 2023-12-11 | 2024-01-12 | 无锡舜铭存储科技有限公司 | 一种三维铁电存储器结构及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100276844B1 (ko) | 메모리장치용고유전성이산화티탄-질화규소복합필름 | |
TW497255B (en) | Semiconductor device and method for making the same | |
JP4184452B2 (ja) | 半導体集積回路構造を形成する方法 | |
JP3412051B2 (ja) | キャパシタ | |
JP2000353787A (ja) | バリアを伴う酸化耐熱性金属を用いた複合イリジウムバリア構造およびその形成方法 | |
WO1999004421A1 (en) | Method for fabricating thin films of barium strontium titanate | |
CN1231973C (zh) | 薄膜电容器及其制造方法 | |
JPH11238861A (ja) | 薄膜キャパシタ及びその製造方法 | |
JPH08264735A (ja) | 強誘電性キャパシタ | |
CN1159763C (zh) | 具有高介电常数介质层的半导体器件电容器的制造方法 | |
CN1221805A (zh) | 形成贵金属氧化物的方法及其形成的结构 | |
US5494840A (en) | Method for manufacturing DRAM memory cells having a thin metal oxide film on a thin metal film | |
JP2703206B2 (ja) | 強誘電体キャパシタ及びその製造方法 | |
KR100303935B1 (ko) | 귀금속산화물의제조방법및이를사용하여제조된구조물 | |
JPH1012844A (ja) | 半導体メモリー装置及びその製造方法 | |
JPH10135420A (ja) | MgTiO3 薄膜を備えたFRAM素子及びFFRAM素子並びにその製造方法 | |
JP3014014B2 (ja) | 半導体装置およびその製造方法 | |
JP3151684B2 (ja) | 半導体装置及びその製造方法 | |
JP3303788B2 (ja) | 半導体集積回路の電極構造の製造方法 | |
TW200411839A (en) | Method for forming capacitor of ferroelectric random access memory | |
US20010023951A1 (en) | Method of manufacturing a ferroelectric capacitor | |
KR100275389B1 (ko) | 메모리 장치용 고유전성 이산화티탄-질화규소 복합 필름 | |
KR100376987B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
KR19980028662A (ko) | 강유전체 메모리장치 및 그 제조방법 | |
KR0151241B1 (ko) | 강유전체막을 구비한 반도체장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |