KR20120046600A - 소성 접합을 이용한 파워 모듈 및 그 제조 방법 - Google Patents

소성 접합을 이용한 파워 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20120046600A
KR20120046600A KR1020100108340A KR20100108340A KR20120046600A KR 20120046600 A KR20120046600 A KR 20120046600A KR 1020100108340 A KR1020100108340 A KR 1020100108340A KR 20100108340 A KR20100108340 A KR 20100108340A KR 20120046600 A KR20120046600 A KR 20120046600A
Authority
KR
South Korea
Prior art keywords
power module
wiring pattern
substrate
plastic bonding
metal
Prior art date
Application number
KR1020100108340A
Other languages
English (en)
Other versions
KR101204187B1 (ko
Inventor
김태현
주용휘
최석문
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100108340A priority Critical patent/KR101204187B1/ko
Priority to US13/007,485 priority patent/US8630097B2/en
Priority to JP2011007046A priority patent/JP2012099779A/ja
Priority to CN2011100295697A priority patent/CN102468285A/zh
Publication of KR20120046600A publication Critical patent/KR20120046600A/ko
Application granted granted Critical
Publication of KR101204187B1 publication Critical patent/KR101204187B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29309—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29366—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 소성 접합을 이용한 파워 모듈 및 그 제조 방법에 관한 것으로, 상기 파워 모듈은 금속판 표면에 절연층이 형성된 기판; 상기 기판 위에 배선 패턴과 전극 패턴으로 형성된 회로층; 상기 배선 패턴 위에 탑재되는 디바이스; 상기 배선 패턴과 상기 디바이스 사이에 금속 페이스트를 도포하여 상기 배선 패턴과 상기 디바이스가 접합되도록 소성하여 형성된 소성 접합층; 및 상기 디바이스와 상기 전극 패턴을 전기적으로 연결하는 리드 프레임을 포함하여 구성되며, 공정이 간단하고 용이해지며, 전기적 효율이 높고 견고할 뿐만 아니라 방열 특성 및 신뢰성이 향상된다.

Description

소성 접합을 이용한 파워 모듈 및 그 제조 방법{Power Module using Sintering die attach And Manufacturing Method Thereof}
본 발명은 소성 접합을 이용한 파워 모듈 및 그 제조 방법에 관한 것이다.
기존의 파워 모듈은 동(Cu) 리드 프레임이나, DBC(Direct Bonding Cu) 기판에IGBT(Insulated Gate Bipolar Transistor)와 다이오드 칩 등을 접합하고 알루미늄(Al) 와이어 본딩 방법을 이용하여 기판과 하우징 간 전기적 연결을 이용하여 제작하였다.
이때, 칩과 기판은 Sn 기반의 솔더(solder)를 이용하여 접합하였다.
이에 따라, IGBT 및 다이오드 칩의 하부는 솔더링이 용이한 은(Ag)이나 금(Au) 등의 금속으로 형성되고, 기판은 동(Cu)이나 니켈(Ni) 등의 금속으로 마감 처리되었다.
하지만, 종래와 같은 칩 접합 방식은 주석(Sn) 기반의 낮은 열전도도(< 60W/m.k)와 금속접합층(inter metallic contact; IMC) 형성 및 재료(material) 자체의 낮은 신뢰성으로 인해 고전력 및 전장용 모듈 적용에 많은 어려움이 있다.
또한, 낮은 방열 특성으로 인한 효율 저하 등의 문제점도 있다.
한편, 파워 모듈에서는 사용 시 발생하는 열이 대부분 칩 하부를 통해 기판으로 방출된다.
이와 같이 기판을 통해 방열하기 위해서는 칩과 기판의 접합 재료의 방열 특성 또한 뛰어나야 한다.
만일 장기 사용에 의해 칩 하부에서 크랙(crack)이 발생하게 되면 방열 특성이 저하되고, 이는 장기 사용시 디바이스 고장의 원인이 되어 경제적 손실을 초래하는 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 전기적 효율이 높고 방열 특성이 우수한 소성 접합을 이용한 파워 모듈 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위해, 본 발명의 일 실시 예에 따른 소성 접합을 이용한 파워 모듈은, 금속판 표면에 절연층이 형성된 기판; 상기 기판 위에 배선 패턴과 전극 패턴으로 형성된 회로층; 상기 배선 패턴 위에 탑재되는 디바이스; 상기 배선 패턴과 상기 디바이스 사이에 금속 페이스트를 도포하여 상기 배선 패턴과 상기 디바이스가 접합되도록 소성하여 형성된 소성 접합층; 및 상기 디바이스와 상기 전극 패턴을 전기적으로 연결하는 리드 프레임을 포함하여 구성된다.
또한, 상기 기판은 AMS(Anodized Metal Substrate)인 것을 특징으로 한다.
또한, 상기 금속판은 알루미늄(Al), 알루미늄 합금(Al alloy) 또는 동(Cu) 중 어느 하나인 것을 특징으로 한다.
또한, 상기 절연층은 산화알루미늄(Al2O3)인 것을 특징으로 한다.
또한, 상기 디바이스는 웨이퍼 전처리된 디바이스인 것을 특징으로 한다.
또한, 상기 금속 페이스트는 마이크로 사이즈의 금속 분말과 나노 사이즈의 금속 분말의 비율이 7:3인 것을 특징으로 한다.
또한, 상기 금속 분말은 티타늄(Ti), 동(Cu), 니켈(Ni) 및 금(Au) 중 하나 이상인 것을 특징으로 한다.
또한, 상기 파워 모듈은 상기 디바이스와 상기 리드 프레임의 일단 및 상기 전극 패턴과 상기 리드 프레임의 타탄을 접합하는 솔더 접합층을 더 포함하는 것을 특징으로 한다.
또한, 상기 디바이스는 웨이퍼 전처리되어 하부에 금속 페이스트가 5㎛ ~ 10㎛ 두께로 도포되어 있는 것을 특징으로 한다.
한편, 본 발명의 일 실시 예에 따른 소성 접합을 이용한 파워 모듈의 제조방법은, (A) 금속판의 표면을 산화시켜 상기 표면 전체에 절연층이 형성된 기판을 준비하는 단계; (B) 상기 기판 위에 배선 패턴과 전극 패턴을 포함한 회로층을 형성하는 단계; (C) 상기 배선 패턴 위에 디바이스를 탑재한 후 상기 배선 패턴과 상기 디바이스가 접합되도록 상기 배선 패턴 위에 금속 페이스트를 도포한 후 소성(sintering)하는 단계; 및 (D) 상기 디바이스와 상기 전극 패턴을 전기적으로 연결하기 위해 상기 디바이스와 리드 프레임의 일단 및 상기 전극 패턴과 상기 리드 프레임의 타단이 접합되도록 솔더링(soldering)하는 단계를 포함한다.
또한, 본 발명의 일 실시 예에 따른 소성 접합을 이용한 파워 모듈의 제조방법은 (E) 상기 디바이스를 탑재하기 전 상기 디바이스에 웨이퍼 전처리를 수행하는 단계를 더 포함하는 것을 특징으로 한다.
또한, (E) 단계에서 상기 웨이퍼 전처리 단계는, 다수의 디바이스가 실장된 웨이퍼 기판을 준비하는 단계; 상기 웨이퍼 기판 하부에 5㎛ ~ 10㎛ 두께로 금속 페이스트를 도포한 후 건조하는 단계; 및 상기 웨이퍼 기판에 실장된 다수의 디바이스를 개별 디바이스로 각각 소잉(sawing)하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (A) 단계는, (A-1) 금속판을 준비하는 단계; 및 (A-2) 상기 금속판의 표면을 산화시켜 상기 표면 전체에 절연층이 형성되는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (B) 단계에서, 상기 배선 패턴과 전극 패턴은 도금, 스퍼터링(sputtering) 또는 증착(deposition) 중 어느 한 기법으로 형성되는 것을 특징으로 한다.
또한, 상기 (C) 단계에서, 상기 배선 패턴 위에 금속 페이스트를 도포 시 실크스크린(silk screen), 메탈스크린(metal screen), 스탬핑(stamping) 또는 디스펜싱(dispensing) 중 어느 한 기법으로 도포되는 것을 특징으로 한다.
또한, 상기 (C) 단계에서, 상기 금속 페이스트의 소성 온도는 250℃ 내지 300℃ 사이인 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고, 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 의하면, 소성 접합을 이용한 파워 모듈 및 그 제조방법은 기판에 금속 페이스트를 도포하여 그 위에 얇은 디바이스를 탑재한 후 상기 금속 페이스트를 소성하여 접합하므로 접합 공정이 용이하고 간단할 뿐만 아니라, 기존 솔더링 접합 시 발생되는 압력에 의한 파손을 방지하는 효과가 있다.
또한, 본 발명에 의하면 상기 디바이스 하부가 금속 페이스트에 의해 기판과 접합되어 있으므로 파워 모듈 동작 시 발생되는 열을 상기 디바이스 하부를 통해 방출하는 것이 용이하므로 방열 특성이 향상될 뿐만 아니라 이에 따라 전기적 효율이 높아지는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 소성 접합을 이용한 파워 모듈의 단면도이다.
도 2 내지 8은 본 발명의 일 실시 예에 따른 소성 접합을 이용한 파워 모듈의 제조방법을 설명하기 위한 도면들이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 도 1은 본 발명의 일 실시 예에 따른 소성 접합 구조를 가지는 모듈의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 소성 접합을 이용한 파워 모듈(100)은 금속판(11) 표면에 절연층(13)이 형성된 기판(10), 상기 기판(10) 위에 배선 패턴(21)과 전극 패턴(23)으로 형성된 회로층(20), 상기 회로층(20)의 배선 패턴(21) 위에 탑재되는 디바이스(40), 상기 배선 패턴(21)과 상기 디바이스(40) 사이에 금속 페이스트를 도포하여 상기 배선 패턴(21)과 상기 디바이스(40)가 접합되도록 소성하여 형성된 소성 접합층(30), 상기 디바이스(40)와 전극 패턴(23)을 전기적으로 연결하는 리드 프레임(60) 및 상기 디바이스(40)와 상기 리드 프레임(60)의 일단과 상기 전극 패턴(23)과 상기 리드 프레임(60)의 타단을 접합하는 솔더 접합층(50)을 포함하여 구성된다.
본 실시 예에서, 상기 기판(10)에 반도체 칩(chip)과 같은 디바이스(40)의 탑재 시 소성 기법에 의해 접합되는 소정 공정을 진행하기 위해서는 높은 기판 편평도(예, 10㎛ 이내)와 뛰어난 기판 강성(즉, 압력 및 온도에 의한 변형 최소)을 가지며, 상기 기판(10)의 상?하부가 동일해야 한다.
그러나, 종래에 주로 사용된 DBC(Direct Bonded Copper) 기판이나 리드 프레임(Lead Frame) 기판은 각각 다음과 같은 단점이 있다.
먼저, DBC 기판의 경우 뛰어난 강성 및 편평도를 가지지만 열전도성 향상을 위해 DBC 기판 하부에 솔더(solder)를 이용하여 방열판을 다시 붙여야 하는 번거로움이 있으며, 디바이스의 하부에 솔더층의 존재로 인해 열전도도가 저하되고 신뢰성이 낮아진다.
반면에, 리드 프레임 기판의 경우 복잡한 회로 구현이 힘들고, 방열 특성이 좋지 않아 고전압, 고전류의 하이 파워(high power) 모듈에는 적용이 어렵다.
본 발명의 일 실시 예에서는 상기 DBC 기판과 리드 프레임 기판의 단점을 보완할 수 있는 AMS(Anodized Metal Substrate)(10)가 사용된다.
상기 AMS(10)는 두꺼운 금속판(11)의 표면을 산화시켜 그 표면에 절연층(13)이 형성된 기판이다.
상기 절연층(13)은 상기 금속판(11)의 표면 전체를 양극 산화법 등에 의해 산화시켜, 예를 들면 산화알루미늄(Al2O3)과 같은 산화 피막으로 형성된다.
또한, 상기 절연층(13)은 상기 금속판(11)의 표면 전체에 세라믹 층(seramic layer) 또는 에폭시 층(epoxy layer)을 접착하여 형성될 수도 있다.
상기 금속판(11)은 예를 들면 알루미늄(Al), 알루미늄 합급(Al alloy) 또는 동(Cu) 등이 사용될 수 있다.
이렇게 형성된 AMS(10)는 뛰어난 강성과 편평도를 가질 뿐만 아니라 금속판(11)으로 이루어져 있으므로 방열 특성 또한 우수하다.
상기 AMS(10) 위에 반도체 칩과 같은 디바이스(40)가 탑재될 배선 패턴(21) 및 상기 디바이스(40)와 전기적으로 연결되어 외부로부터 상기 디바이스(40)에 전원을 공급하기 위한 전극 패턴(23)을 포함하는 회로층(20)이 소정 두께와 패턴으로 형성한다.
이러한 상기 회로층(20)은 상기 AMS(10) 위에 예들 들어 티타늄(Ti), 동(Cu), 니켈(Ni) 및 금(Au) 등을 도금, 스퍼터링(sputtering) 및 증착(deposition) 등에 의해 소정의 형태로 약 1㎛의 두께로 형성된다.
이때, 상기 회로층(20)의 최외각 표면은 은(Ag)으로 마감처리되는 것이 바람직하다.
이는 상기 배선 패턴(21) 위에 상기 디바이스(40)를 탑재하기 위해 도포된 금속 페이스트가 주로 은(Ag) 페이스트로 형성되기 때문에 상기 소성 접합 시 접합을 더욱 용이하게 하기 위함이다.
상술한 바와 같이, 상기 배선 패턴(21)과 상기 디바이스(40) 사이에 금속 페이스트를 도포하여 상기 배선 패턴(21)과 상기 디바이스(40)가 접합되도록 소성하여 소성 접합층(30)을 형성하며, 이때 소성 온도는 약 250℃ 내지 300℃ 사이이다.
이러한 상기 소성 접합층(30)에 의해 상기 배선 패턴(21) 위에 상기 디바이스(40)를 탑재시킨 파워 모듈(100)은 기존에 사용된 솔더(solder) 접합층에 의해 상기 배선 패턴(21) 위에 상기 디바이스(40)를 탑재시킨 파워 모듈보다 방열특성이 우수하다.
구체적으로, 기존에 사용된 솔더 접합층의 경우 약 60W/m.k의 낮은 열전도도를 갖는 반면, 본 발명의 소성 접합층(30)의 경우에는 약 250W/m.k의 높은 열전도도를 가지므로 상기 소성 접합층(30)에 의해 접합된 파워 모듈(100)의 방열 특성 또한 향상되는 것이다.
또한, 기존에 사용된 솔더 접합층에 의한 접합 시에는 약 40Mpa의 높은 압력을 필요로 하므로 상기 절연층(13)이 깨지거나 상기 회로층(20)이 떨어지는 문제가 발생될 수 있다.
그러나, 본 발명에 따른 상기 소성 접합층(30)에 의한 접합 시에는 높은 압력으로 가압할 필요 없이 상기 소성 접합층(30) 위에 상기 디바이스(40)를 탑재하여 소성 하므로 약 10 내지 20MPa 정도의 압력만으로도 안전적인 소성 결합을 얻을 있으므로 이러한 문제를 방지할 수 있게 된다.
게다가, 상기 소성 접합층(30)은 소성하여 접합된 후에는 순수 은(Ag)과 비슷한 약 900℃의 융점을 갖게 된다.
이와 같은 상기 소성 접합층(30)을 통해 상기 배선 패턴(21)과 상기 디바이스(40)이 접합되면, 그 후 상기 디바이스(40)와 상기 리드 프레임(60) 접합 시에도 소성 접합층(30)은 융점이 높아 재용융이 발생하지 않는다.
그러므로, 상기 소성 접합층(30)에 보이드(void)가 형성되는 것을 막을 수 있으며, 상기 보이드에 의한 신뢰성 저하나 칩 틸팅(tilting) 문제 등을 해결할 수 있다.
이렇게 본 발명에 따른 상기 소성 접합층(30)을 형성하는 금속 페이스트는 마이크로 사이즈의 금속 분말과 나노 사이즈의 금속 분말 등이 소정 비율로 혼합되어 있다.
상기 금속 페이스트는 마이크로 사이즈의 금속 분말과 나노 사이즈의 금속 분말 이외에 용매(solvent), 분산제(dispersing agent), 희석제(thinner) 및 결합제(Binder) 등이 혼합된 조성물이다.
이때, 상기 마이크로 사이즈의 금속 분말과 나노 사이즈의 금속 분말은 동종 또는 이종의 금속 분말일 수 있다.
상기 금속 분말로는 예를 들어 금(Au), 은(Ag), 주석(Sn), 인듐(In) 및 동(Cu) 등이 사용된다.
본 발명과 같이 소성 접합층(30)으로 마이크로 사이즈의 금속 분말과 나노 사이즈의 금속 분말이 소정 비율로 혼합된 금속 페이스트를 사용하면 동일 사이즈의 금속 분말만을 사용한 금속 페이스트를 사용했을 때보다 소성 특성이 향상된다.
구체적으로, 본 발명과 같이 마이크로 사이즈와 나노 사이즈가 혼합된 금속 페이스트로 형성된 소성 접합층(30)은 기존에 마이크로 사이즈의 금속 분말만으로 이루어진 금속 페이스트를 사용한 경우보다 표면적이 증가하여 그로 인한 소성 구동력(driving force)의 증가로 인해 소성 온도를 낮출 수 있다.
반면에, 본 발명의 소성 접합층(30)은 기존에 나노 사이즈의 금속 분말만으로 이루어진 금속 페이스트를 사용한 경우보다 금속 분말 대비 분산제, 희석제 및 결합제 등을 포함한 용매의 함량이 상대적으로 낮아진다.
이에 따라, 소성 시 상기 용매의 휘발이 용이하여 완전 연소가 가능하므로 소성 접합층(30) 내부나 상기 디바이스(40) 하부에 보이드(void)가 형성되는 것을 방지한다.
이때, 본 발명에 따른 소성 접합층(30)에 사용된 금속 페이스트는 상기 마이크로 사이즈의 금속 분말의 크기가 약 3.5㎛ ~ 7.5㎛이고, 바람직하게는 약 5㎛이하이다. 또한, 상기 나노 사이즈의 금속 분말의 크기는 10㎚ ~ 50㎚이고, 바람직하게는 약 30㎚이하이다.
한편, 상기 마이크로 사이즈의 금속 분말 대 상기 나노 사이즈의 금속 분말의 비율은 7:3 또는 8:2 사이인 것이 바람직하다.
특히, 상기 마이크로 사이즈의 금속 분말이 주석(Sn) 및 인듐(In)을 포함할 시에는 상기 주석(Sn)의 함량 비율을 2.5 이하로 하는 것이 바람직하다.
이와 같은 금속 분말의 사이즈와 조성비를 갖는 금속 페이스트를 사용한 소성 접합층(30)의 소성 온도는 외부의 압력의 도움을 통해 약 250℃ ~ 300℃이다.
이때, 상기 금속 페이스트에 사용된 용매는 약 250℃에서 모두 휘발되는 특성을 가지는 유기물을 사용하는 것이 바람직하다.
이는 상기 소성 접합층(30)을 형성하는 금속 페이스트가 소성 온도(약 250℃ ~ 300℃)에 도달하기 전까지 금속 분말 간 접합이 발행하지 않도록 하여 상호 확산(diffusion)의 발생을 방지할 뿐만 아니라 실제 소성 온도에서 상기 배선 패턴(21) 위에 상기 디바이스(40)를 접합하도록 하기 위해서이다.
상기 솔더 접합층(50)은 상기 디바이스(40)와 상기 리드 프레임(60)의 일단 및 상기 전극 패턴(23)과 상기 리드 프레임(60)의 타단을 솔더링하여 접합하기 위한 접합층이다.
상기 리드 프레임(60)의 양단은 각각 상기 디바이스(40)와 상기 전극 패턴(23)에 접합되어 상기 디바이스(40)를 전기적으로 연결한다.
통상의 모듈에서 상기 디바이스(40)의 전기적 배선을 위해 와이어 본딩을 하는 것이 일반적이나, 본 발명에서는 리드 프레임(60)을 사용함으로써 더욱 견고하고 신뢰성 있는 파워 모듈(100)을 완성하게 된다.
도 2 내지 8은 본 발명의 일 실시 예에 따른 소성 접합을 이용한 파워 모듈의 제조방법을 설명하기 위한 도면들이다.
먼저, 도 2에 도시된 바와 같이 금속판(11)을 준비한다.
그 다음, 도 3에 도시된 바와 같이 상기 금속판(11)의 표면 전체에 절연층(13)을 형성한다.
이때, 상기 절연층(13)은 양극 산화법 등을 사용하여 상기 금속판(11)의 표면을 산화시켜 상기 표면 전체에 산화알루미늄(Al2O3)과 같은 산화 피막을 형성할 수 있다.
상기 금속판(11)에 그 표면을 산화시켜 상기 절연층(13)이 형성된 기판을 AMS(Anodized Metal Substrate)(10)라 칭한다.
또한, 상기 절연층(13)은 상기 금속판(11)의 표면에 세라믹 층(seramic layer) 또는 에폭시 층(epoxy layer)을 접착하여 형성할 수도 있다.
그 다음, 상기 AMS(10)위에 도 4에 도시된 바와 같이 소정 두께로 배선 패턴(21) 및 전극 패턴(23)을 포함하는 회로층(20)을 형성한다.
이때, 상기 회로층(20)은 상기 AMS(10) 위에 티타늄(Ti), 동(Cu), 니켈(Ni) 및 금(Au) 등의 금속을 도금, 스퍼터링(sputtering) 또는 증착(deposition) 등의 방법들로 약 1㎛의 두께로 형성한다.
그 다음, 상기 배선 패턴(21) 위에 디바이스(40)를 탑재시키기 위해 도 5에 도시된 바와 같이 상기 배선 패턴(21) 위에 금속 페이스트를 도포한다.
상기 배선 패턴(21) 위에 상기 금속 페이스트 도포 시 실크스크린(silk screen), 메탈스크린(metal screen), 스탬핑(stamping) 또는 디스펜싱(dispensing) 기법 등이 사용된다.
그 다음, 상기 금속 페이스트 위에 디바이스(40)를 탑재하여 약 250℃ 내지 300℃ 사이의 온도에서 소성하여 접합시킨다.
이렇게 상기 금속 페이스트를 소성하면 상기 배선 패턴(21)과 상기 디바이스(40) 사이에 상기 배선 패턴(21)과 상기 디바이스(40)를 접합하는 소성 접합층(30)이 형성된다.
여기서, 상기 디바이스(40)는 웨이퍼 전처리된 디바이스가 사용된다.
상기 웨이퍼 전처리된 디바이스란 다수의 디바이스가 실장된 웨이퍼 기판을 소잉(sawing) 하기 전 상기 웨이퍼 기판 하부에 소정 비율로 혼합된 금속 페이스트를 약 5㎛ ~ 15㎛의 두께로, 바람직하게는 약 10 ㎛ 이하의 두께로 얇게 도포하여 건조한 후, 개별 디바이스로 각각 소잉(sawing)하는 단계를 거친 각 디바이스를 말한다.
즉, 상기 웨이퍼 전처리된 디바이스의 하부에는 본 발명에 따라 소정 비율로 혼합된 금속 페이스트가 얇게 도포되어 있다.
이렇게 상기 디바이스(40)의 하부에 얇게 도포된 금속 페이스트는 상기 배선 패턴(21) 위에 약 40㎛ ~ 60㎛의 두께로, 바람직하게는 약 50㎛의 두께로 두껍게 도포된 금속 페이스트 위에 상기 디바이스(40)를 탑재하여 소성 시 접합을 더욱 용이하게 하고 그 접착력을 강화시킨다.
상기 AMS(10)의 배선 패턴(21) 위에 상기 디바이스(40)를 탑재시킨 후에는, 상기 디바이스(40)를 상기 전극 패턴(23)과 전기적으로 연결하기 위한 솔더링 공정이 진행된다.
도 7에 도시된 바와 같이, 상기 디바이스(40)와 상기 전극 패턴(23)을 연결하기 위한 리드 프레임(60)을 접합하기 위해 상기 디바이스(40)와 상기 전극 패턴(23) 위에 솔더 접합층(50)을 형성한다.
그 후, 도 8에 도시된 바와 같이, 상기 리드 프레임(60)의 일단과 상기 디바이스(40) 및 상기 리드 프레임(60)의 타단과 상기 전극 패턴(23)이 상기 솔더 접합층(50)에 의해 접합되도록 소정의 압력을 가한다.
마지막으로, 상기 디바이스(40)와 회로층(20)을 보호하기 위해 합성 수지(80) 등을 도포하여 밀봉하고, 상기 전극 패턴(23)과 접합되어 외부로 연결된 버스(bus)(70) 등을 구비하면 도 1에 도시된 바와 같은 파워 모듈(100)이 완성된다.
지금까지 상술한 바와 같은 본 발명에 따른 소성 접합을 이용한 파워 모듈(100) 및 그 제조방법에 따르면 얇은 칩을 소성 기법으로 접합할 수 있으므로 전기적 효율이 높아지고 방열 특성이 향상된다.
또한, 본 발명에 의하면 소성 기법을 이용하므로 높은 압력을 인가할 필요가 없어 기판이나 얇은 칩의 파손을 방지할 뿐만 아니라 접합 공정이 간단하고 용이해진다.
또한, 디바이스(40)와 전기적 연결을 위한 배선이 통상의 와이어가 아니라 리드 프레임(60)을 사용하므로 더욱 견고하고 신뢰성 있는 파워 모듈(100)을 완성하게 된다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 파워 모듈
10 : AMS 11 : 금속판
13 : 절연층 20 : 회로층
21 : 배선 패턴 23 : 전극 패턴
30 : 소성 접합층 40 : 디바이스
50 : 솔더 접합층 60 : 리드 프레임
70 : 버스(bus) 80 : 합성 수지

Claims (16)

  1. 금속판 표면에 절연층이 형성된 기판;
    상기 기판 위에 배선 패턴과 전극 패턴으로 형성된 회로층;
    상기 배선 패턴 위에 탑재되는 디바이스;
    상기 배선 패턴과 상기 디바이스 사이에 금속 페이스트를 도포하여 상기 배선 패턴과 상기 디바이스가 접합되도록 소성하여 형성된 소성 접합층; 및
    상기 디바이스와 상기 전극 패턴을 전기적으로 연결하는 리드 프레임을 포함하는 소성 접합을 이용한 파워 모듈.
  2. 청구항 1에 있어서, 상기 기판은 AMS(Anodized Metal Substrate)인 것을 특징으로 하는 소성 접합을 이용한 파워 모듈.
  3. 청구항 1에 있어서, 상기 금속판은 알루미늄(Al), 알루미늄 합금(Al alloy) 또는 동(Cu) 중 어느 하나인 것을 특징으로 하는 소성 접합을 이용한 파워 모듈.
  4. 청구항 1에 있어서, 상기 절연층은 산화알루미늄(Al2O3)인 것을 특징으로 하는 소성 접합을 이용한 파워 모듈.
  5. 청구항 1에 있어서, 상기 디바이스는 웨이퍼 전처리된 디바이스인 것을 특징으로 하는 소성 접합을 이용한 파워 모듈.
  6. 청구항 1에 있어서, 상기 금속 페이스트는 마이크로 사이즈의 금속 분말과 나노 사이즈의 금속 분말의 비율이 7:3인 것을 특징으로 하는 소성 접합을 이용한 파워 모듈.
  7. 청구항 6에 있어서, 상기 금속 분말은 티타늄(Ti), 동(Cu), 니켈(Ni) 및 금(Au) 중 하나 이상인 것을 특징으로 하는 소성 접합을 이용한 파워 모듈.
  8. 청구항 1에 있어서, 상기 디바이스와 상기 리드 프레임의 일단 및 상기 전극 패턴과 상기 리드 프레임의 타탄을 접합하는 솔더 접합층을 더 포함하는 것을 특징으로 하는 소성 접합을 이용한 파워 모듈.
  9. 청구항 1에 있어서, 상기 디바이스는 웨이퍼 전처리되어 하부에 금속 페이스트가 5㎛ ~ 15㎛ 두께로 도포되어 있는 것을 특징으로 하는 소성 접합을 이용한 파워 모듈.
  10. (A) 금속판의 표면을 산화시켜 상기 표면 전체에 절연층이 형성된 기판을 준비하는 단계;
    (B) 상기 기판 위에 배선 패턴과 전극 패턴을 포함한 회로층을 형성하는 단계;
    (C) 상기 배선 패턴 위에 디바이스를 탑재한 후 상기 배선 패턴과 상기 디바이스가 접합되도록 상기 배선 패턴 위에 금속 페이스트를 도포한 후 소성(sintering)하는 단계; 및
    (D) 상기 디바이스와 상기 전극 패턴을 전기적으로 연결하기 위해 상기 디바이스와 리드 프레임의 일단 및 상기 전극 패턴과 상기 리드 프레임의 타단이 접합되도록 솔더링(soldering)하는 단계를 포함하는 소성 접합을 이용한 파워 모듈의 제조방법.
  11. 청구항 10에 있어서,
    (E) 상기 디바이스를 탑재하기 전 상기 디바이스에 웨이퍼 전처리를 수행하는 단계를 더 포함하는 것을 특징으로 하는 소성 접합을 이용한 파워 모듈의 제조방법.
  12. 청구항 11에 있어서, 상기 (E) 단계에서 상기 웨이퍼 전처리 단계는,
    다수의 디바이스가 실장된 웨이퍼 기판을 준비하는 단계;
    상기 웨이퍼 기판 하부에 5㎛ ~ 15㎛ 두께로 금속 페이스트를 도포한 후 건조하는 단계; 및
    상기 웨이퍼 기판에 실장된 다수의 디바이스를 개별 디바이스로 각각 소잉(sawing)하는 단계를 포함하는 것을 특징으로 하는 소성 접합을 이용한 파워 모듈의 제조방법.
  13. 청구항 10에 있어서, 상기 (A) 단계는,
    (A-1) 금속판을 준비하는 단계; 및
    (A-2) 상기 금속판의 표면을 산화시켜 상기 표면 전체에 절연층이 형성되는 단계를 포함하는 것을 특징으로 하는 소성 접합을 이용한 파워 모듈의 제조방법.
  14. 청구항 10에 있어서, 상기 (B) 단계에서,
    상기 배선 패턴과 전극 패턴은 도금, 스퍼터링(sputtering) 또는 증착(deposition) 중 어느 한 기법으로 형성되는 것을 특징으로 하는 소성 접합을 이용한 파워 모듈의 제조방법.
  15. 청구항 10에 있어서, 상기 (C) 단계에서, 상기 배선 패턴 위에 금속 페이스트를 도포 시 실크스크린(silk screen), 메탈스크린(metal screen), 스탬핑(stamping) 또는 디스펜싱(dispensing) 중 어느 한 기법으로 도포되는 것을 특징으로 하는 소성 접합을 이용한 파워 모듈의 제조방법.
  16. 청구항 10에 있어서, 상기 (C) 단계에서, 상기 금속 페이스트의 소성 온도는 250℃ 내지 300℃ 사이인 것을 특징으로 하는 소성 접합을 이용한 파워 모듈의 제조방법.

KR1020100108340A 2010-11-02 2010-11-02 소성 접합을 이용한 파워 모듈 및 그 제조 방법 KR101204187B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100108340A KR101204187B1 (ko) 2010-11-02 2010-11-02 소성 접합을 이용한 파워 모듈 및 그 제조 방법
US13/007,485 US8630097B2 (en) 2010-11-02 2011-01-14 Power module using sintering die attach and manufacturing method thereof
JP2011007046A JP2012099779A (ja) 2010-11-02 2011-01-17 焼成接合を用いたパワーモジュール及びその製造方法
CN2011100295697A CN102468285A (zh) 2010-11-02 2011-01-26 使用烧结晶片贴附的功率模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100108340A KR101204187B1 (ko) 2010-11-02 2010-11-02 소성 접합을 이용한 파워 모듈 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120046600A true KR20120046600A (ko) 2012-05-10
KR101204187B1 KR101204187B1 (ko) 2012-11-23

Family

ID=45996550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100108340A KR101204187B1 (ko) 2010-11-02 2010-11-02 소성 접합을 이용한 파워 모듈 및 그 제조 방법

Country Status (4)

Country Link
US (1) US8630097B2 (ko)
JP (1) JP2012099779A (ko)
KR (1) KR101204187B1 (ko)
CN (1) CN102468285A (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101278393B1 (ko) * 2010-11-01 2013-06-24 삼성전기주식회사 파워 패키지 모듈 및 그의 제조방법
US9888568B2 (en) 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
JP5871064B2 (ja) * 2012-05-29 2016-03-01 日本精工株式会社 電動パワーステアリング装置用の半導体モジュール
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置
DE102014206608A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206606A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements auf einem Substrat
DE102014206601A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014222818B4 (de) 2014-11-07 2019-01-03 Danfoss Silicon Power Gmbh Elektronik-Sandwichstruktur mit zwei mittels einer Sinterschicht zusammengesinterten Fügepartnern
DE102014222819B4 (de) * 2014-11-07 2019-01-03 Danfoss Silicon Power Gmbh Leistungshalbleiterkontaktstruktur mit Bondbuffer sowie Verfahren zu dessen Herstellung
DE102014117020A1 (de) * 2014-11-20 2016-05-25 Infineon Technologies Ag Verfahren zum herstellen einer stoffschlüssigen verbindung zwischen einem halbleiterchip und einer metallschicht
US9230726B1 (en) 2015-02-20 2016-01-05 Crane Electronics, Inc. Transformer-based power converters with 3D printed microchannel heat sink
JP6430883B2 (ja) 2015-04-10 2018-11-28 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
US9589864B2 (en) * 2015-05-14 2017-03-07 Qorvo Us, Inc. Substrate with embedded sintered heat spreader and process for making the same
JP6529823B2 (ja) * 2015-05-22 2019-06-12 シャープ株式会社 半導体装置および半導体装置の製造方法
US9666497B2 (en) * 2015-06-25 2017-05-30 Kyocera Crystal Device Corporation Crystal device
US20170084521A1 (en) 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
KR102445515B1 (ko) * 2017-09-29 2022-09-21 현대자동차주식회사 차량용 전력모듈
CN109449150A (zh) * 2018-12-11 2019-03-08 杰群电子科技（东莞）有限公司 带引脚封装、无引脚封装的功率模块及其对应加工方法
DE102019129675A1 (de) 2018-12-11 2020-06-18 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zum Herstellen eines Leistungshalbleitermoduls
KR102243472B1 (ko) * 2018-12-17 2021-04-26 주식회사 경동원 전력반도체 접합용 소결 페이스트 조성물
US11626340B2 (en) 2019-12-12 2023-04-11 Qorvo Us, Inc. Integrated circuit (IC) package with embedded heat spreader in a redistribution layer (RDL)
CN112201628A (zh) * 2020-08-24 2021-01-08 株洲中车时代半导体有限公司 一种功率模块封装结构及其制备方法
JP7404208B2 (ja) 2020-09-24 2023-12-25 株式会社東芝 半導体装置
CN115338500B (zh) * 2022-09-16 2023-08-15 汕尾市栢林电子封装材料有限公司 一种预制焊料封装组件的制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2514922C2 (de) * 1975-04-05 1983-01-27 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Gegen thermische Wechselbelastung beständiges Halbleiterbauelement
DE3035749A1 (de) * 1980-09-22 1982-05-06 Siemens AG, 1000 Berlin und 8000 München Waermeableitende leiterplatten
JP3711343B2 (ja) * 2002-06-26 2005-11-02 株式会社トッパンＮｅｃサーキットソリューションズ 印刷配線板及びその製造方法並びに半導体装置
JP4165195B2 (ja) 2002-11-25 2008-10-15 松下電工株式会社 金属コア基板及び金属コア配線板
TWI239629B (en) 2003-03-17 2005-09-11 Seiko Epson Corp Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus
JP4406315B2 (ja) * 2004-05-07 2010-01-27 オリンパス株式会社 電子機器の筐体構造
JP4770533B2 (ja) 2005-05-16 2011-09-14 富士電機株式会社 半導体装置の製造方法および半導体装置
US20070131912A1 (en) * 2005-07-08 2007-06-14 Simone Davide L Electrically conductive adhesives
WO2007034833A1 (ja) * 2005-09-21 2007-03-29 Nihon Handa Co., Ltd. ペースト状銀粒子組成物、固形状銀の製造方法、固形状銀、接合方法およびプリント配線板の製造方法
JP4764692B2 (ja) 2005-09-29 2011-09-07 日立オートモティブシステムズ株式会社 半導体モジュール
JP2007305962A (ja) * 2006-05-12 2007-11-22 Honda Motor Co Ltd パワー半導体モジュール
JP2008294219A (ja) 2007-05-24 2008-12-04 Toshiba Corp 半導体装置及びその製造方法
JP4969388B2 (ja) 2007-09-27 2012-07-04 オンセミコンダクター・トレーディング・リミテッド 回路モジュール
TWI456707B (zh) 2008-01-28 2014-10-11 Renesas Electronics Corp 半導體裝置及其製造方法
US7808100B2 (en) * 2008-04-21 2010-10-05 Infineon Technologies Ag Power semiconductor module with pressure element and method for fabricating a power semiconductor module with a pressure element
JP4634497B2 (ja) 2008-11-25 2011-02-16 三菱電機株式会社 電力用半導体モジュール
KR20100125805A (ko) * 2009-05-21 2010-12-01 삼성전기주식회사 방열기판 및 그 제조방법

Also Published As

Publication number Publication date
JP2012099779A (ja) 2012-05-24
US20120106109A1 (en) 2012-05-03
KR101204187B1 (ko) 2012-11-23
CN102468285A (zh) 2012-05-23
US8630097B2 (en) 2014-01-14

Similar Documents

Publication Publication Date Title
KR101204187B1 (ko) 소성 접합을 이용한 파워 모듈 및 그 제조 방법
US20170092611A1 (en) Porous metallic film as die attach and interconnect
KR102208961B1 (ko) 반도체소자 패키지 및 그 제조방법
JP5975911B2 (ja) 半導体装置
JP2010171271A (ja) 半導体装置およびその製造方法
CN103035601A (zh) 在烧结银层上包括扩散焊接层的半导体器件
WO2016152258A1 (ja) 半導体装置
JP7052426B2 (ja) 半導体装置および半導体装置の製造方法
US20140175495A1 (en) Die bonding method and die bonding structure of light emitting diode package
AU2009331707A1 (en) Electrical or electronic composite component and method for producing an electrical or electronic composite component
JP6854810B2 (ja) 半導体装置
US20120074563A1 (en) Semiconductor apparatus and the method of manufacturing the same
CN113809032A (zh) 一种功率模块、电源电路及芯片
JP6399906B2 (ja) パワーモジュール
JP6721329B2 (ja) パワー半導体装置およびその製造方法
US20090008784A1 (en) Power semiconductor substrates with metal contact layer and method of manufacture thereof
WO2017006916A1 (ja) 半導体装置及び半導体装置の製造方法
CN212587507U (zh) 采用多芯片堆叠结构的功率分立器件
KR20090062070A (ko) 방열 특성이 우수한 금속 회로 기판 및 그 제조 방법
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP2003092383A (ja) パワー半導体装置およびそのヒートシンク
JP5613100B2 (ja) 半導体装置の製造方法
JP2014060344A (ja) 半導体モジュールの製造方法、半導体モジュール
JP2014053406A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 8