KR20120044835A - 정전기 방지용 다이오드 - Google Patents
정전기 방지용 다이오드 Download PDFInfo
- Publication number
- KR20120044835A KR20120044835A KR1020100106350A KR20100106350A KR20120044835A KR 20120044835 A KR20120044835 A KR 20120044835A KR 1020100106350 A KR1020100106350 A KR 1020100106350A KR 20100106350 A KR20100106350 A KR 20100106350A KR 20120044835 A KR20120044835 A KR 20120044835A
- Authority
- KR
- South Korea
- Prior art keywords
- diode
- type semiconductor
- antistatic
- pad
- circuit
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 70
- 230000003068 static effect Effects 0.000 abstract description 33
- 230000005611 electricity Effects 0.000 abstract description 25
- 238000010586 diagram Methods 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 정전기 방지용 다이오드에 관한 것으로서, 보다 상세하게는 집적회로상에서 입출력 패드에 정전기 방지용 다이오드를 형성함에 있어, 제 1 다이오드를 구성하는 N형 반도체는 전원 전압을 위한 패드와 연결되고, P형 반도체는 신호선과 연결 되며, 제 2 다이오드를 구성하는 N형 반도체는 신호선과 연결 되며 P형 반도체는 접지를 위한 패드와 연결됨과 동시에, 제 1 다이오드의 N형 반도체와 제 2 다이오드의 P형 반도체가 서로 접합되어 제 3 다이오드가 형성 되도록 하여 줌으로서, 제 1 다이오드와 제 2 다이오드는 입출력 패드에서 발생하는 정전기가 내부 회로로 흘러 들어 가는 것을 방지 할 뿐만 아니라, 접지 패드에서 발생한 정전기가 전원 전압을 위한 패드로 빠져 나갈 때, 제 3 다이오드가 도통 되어 정전기가 내부 회로로 흘러 들어 가는 것을 방지 할 수 있는 정전기 방지용 다이오드에 관한 것이다.
Description
본 발명은 정전기 방지용 다이오드에 관한 것으로서, 보다 상세하게는 집적회로상에서 입출력 패드에 정전기 방지용 다이오드를 형성함에 있어, 제 1 다이오드를 구성하는 N형 반도체는 전원 전압을 위한 패드와 연결되고, P형 반도체는 신호선과 연결 되며, 제 2 다이오드를 구성하는 N형 반도체는 신호선과 연결 되며 P형 반도체는 접지를 위한 패드와 연결됨과 동시에, 제 1 다이오드의 N형 반도체와 제 2 다이오드의 P형 반도체가 서로 접합되어 제 3 다이오드가 형성 되도록 하여 줌으로서, 제 1 다이오드와 제 2 다이오드는 입출력 패드에서 발생하는 정전기가 내부 회로로 흘러 들어 가는 것을 방지 할 뿐만 아니라, 접지 패드에서 발생한 정전기가 전원 전압을 위한 패드로 빠져 나갈 때, 제 3 다이오드가 도통 되어 정전기가 내부 회로로 흘러 들어 가는 것을 방지 할 수 있는 정전기 방지용 다이오드에 관한 것이다.
도 1은 종래 기술에 의한 정전기 방지 회로의 일 예를 보이고 있다. 도 1에서 101은 정전기 방지용 다이오드이고, 102는 집적 회로의 입력 패드이고, 103은 집적 회로의 출력 패드이고, 104는 회로에 전원 전압을 공급하는 전원 전압용 패드와 연결 되는 선이고, 105는 회로의 접지를 위한 패드와 연결 되는 선이고, 106은 102에 의한 입력 패드에서 발생된 정전기 전류를 104에 의한 전원 전압선, 혹은 105에 의한 접지 선으로 흘려 보내기 위한 회로이고, 107은 103에 의한 출력 패드에서 발생된 정전기 전류를 104에 의한 전원 전압선, 혹은 105에 의한 접지 선으로 흘려 보내기 위한 회로이고, 108은 104에 의한 전원 전압선과 105에 의한 접지선 사이에 정전기 전류가 도통 할 수 있도록 하기 위한 파워 클램프 회로이고, 109는 일반적으로 정전기 내성이 약한 내부 회로를 나타낸다. 도 1과 같이 정전기 내성이 약한 내부 회로를 보호하기 위해 다이오드와 같은 정전기 방지용 소자들로 구성된 회로를 정전기 방지 네트웍이라고 한다.
도 2는 도 1에 의한 정전기 방지 네트웍이 동작 하는 일 예를 보이고 있다. 도 2는 정전기가 102에 의한 입력 패드에서 발생하여, 103에 의한 출력 패드로 빠져 나가야 하는 경우 정전기 전류의 흐름을 201에 나타내었다. 이 경우, 102에서 발생한 정전기는 106의 회로를 통하여 104에 의한 전원 전압 선을 통하여 108로 흘러가고, 이 정전기 전류는 다시 107에 의한 회로를 통하여 103에 의한 출력 패드로 빠져 나가게 된다. 도 2에서 예시한 바와 같이 정전기 전류는 정전기 내성이 약한 내부 회로를 우회하여 무사히 103에 의한 출력 패드로 빠져 나가는 것을 알 수 있다.
도 3은 도 1에 의한 정전기 방지 네트웍 동작의 또 다른 일 예를 보이고 있다. 도 3의 경우는 301에 의한 접지를 위한 패드에서 발생한 정전기가 302에 의한 전원 전압을 위한 패드로 빠져 나가야 하는 경우에 대하여 정전기 전류의 흐름을 303과 같이 보이고 있다. 303과 같이 정전기 전류는 301에 의한 접지를 위한 패드로부터 출발하여 107에 의한 회로를 통하여 302에 의한 전원 전압을 위한 패드로 빠져 나가게 된다. 이 경우도 도 2에 의한 일 예와 같이 정전기 전류가 정전기 내성이 약한 내부 회로를 우회 하여 흐르도록 정전기 방지 네트웍이 동작 함을 알 수 있다.
만약 도 3에서 보인 일 예와 같이 301에 의한 접지를 위한 패드에서 발생한 정전기가 302에 의한 전원 전압을 위한 패드로 빠져 나가야 하는 경우 107에 의한 정전기 방지 회로에서 정전기 전류는 두 개의 다이오드를 통과하여야 한다. 일반적으로 정전기 전류가 다이오드와 같은 정전기 방지 소자를 통과 할 때, 정전기 방지 소자의 기생 저항 성분으로 인하여, 전력 소모가 발생하게 되고, 이렇게 소모된 전력은 열로 변환 되는데, 만약 변환된 열이 정전기 방지 소자의 녹는 점 보다 더 상승하게 되면 정전기 방지 소자가 파괴되고, 회로 전체가 정전기에 의하여 파괴되어, 더 이상 원하는 기능을 할 수 없게 된다. 따라서, 정전기 전류가 회로 밖으로 빠져 나가기 까지 최소한의 정전기 방지 소자를 통과 하도록 정전기 방지 네트웍을 구성 하는 것이 중요하다.
도 4는 도 3에서 보인 일 예와 같이 정전기 전류가 발생 한 경우, 정전기 전류가 정전기 방지 소자를 하나만 통과 할 수 있도록 정전기 방지 네트웍을 구성한 일 예를 보이고 있다. 도 4에서는 401에 의한 다이오드의 P형 반도체 부분을 105에 의한 접지선에 연결 시키고, N형 반도체 부분을 104에 의한 전원 전압을 위한 선에 연결 시킨 경우이다. 이 경우, 도 3의 경우와 마찬가지로, 301에 의한 접지를 위한 패드에서 발생한 정전기가 302에 의한 전원 전압을 위한 패드로 빠져 나가야 하는 경우, 도 3의 경우와는 달리 401에 의한 다이오드를 통하여 정전기 전류가 흐르게 되므로, 도 3의 경우와 비교 하여, 정전기 전류가 통과 해야 하는 다이오드의 개수가 하나 줄어 들게 된다. 따라서, 동일한 정전기 전류가 도 3과 도 4에 인가 되었을 때, 도 3의 경우 정전기 전류가 두 개의 다이오드를 통과 해야 하고, 도 4의 경우, 하나의 다이오드를 통과 해야 하므로, 이상적으로 볼 때, 도 4의 경우가 도 3의 경우에 비하여 다이오드에 의한 기생 저항 성분이 절반으로 줄어 들게 된다. 따라서, 도 3과 도 4에 동일한 정전기 전류가 흐른다고 할 때, 정전기 전류에 의한 전력 소모가 도 4의 경우가 도 3의 경우에 비하여 절반으로 줄어 들게 되고, 이에 따라, 회로내의 온도 상승도 도 4가 도 3에 비하여 줄어 들게 된다. 결과적으로 도 4에 의한 정전기 방지 네트웍이 도 3에 의한 정전기 방지 네트웍에 비하여 높은 정전기 내성을 가지게 된다.
도 5는 일반적인 정전기 방지용 다이오드를 나타내고 있다. 도 5의 (A)는 다이오드의 레이아웃을 나타내며, 도 5의 (B)는 심볼을 나타낸다. 도 5의 (A)와 같이 정전기 방지용 다이오드는 501에 의한 N형 반도체와 502에 의한 P형 반도체의 결합으로 이루어진다. 실제적으로는 이러한 N형 반도체와 P형 반도체 내부에 일정한 저항 성분이 있으며, 추가적으로 N형 반도체와 P형 반도체의 접합 부분에서도 기생 저항 성분이 존재 하게 된다. 정전기 전류가 이러한 다이오드를 통과하게 되면, 다이오드 내부에 존재하는 기생 저항 성분에 의하여 다이오드 양단에서는 전압 강하가 발생하게 되고, 이러한 전압 강하와 정전기 전류에 의하여 다이오드에서는 전력이 소모 되어 PN 접합부의 온도는 상승하게 된다.
도 4와 같은 정전기 방지 네트웍이 도 3과 같은 정전기 방지 네트웍에 비하여 높은 정전기 내성을 가짐에도 불구하고, 일반적으로 도 3에 의한 정전기 방지 네트웍이 선호 되는데, 이는 도 4와 같은 정전기 방지 네트웍을 구성하기 위해서는 401에 의한 다이오드를 도 3에 의한 정전기 방지 네트웍에 추가적으로 연결 해야 하기 때문이다. 현대의 집적 회로는 회로의 크기가 생산 단가와 직결 되는데, 회로내에서 추가적인 소자의 사용은 회로의 크기를 증가 시키고, 이는 곧 생산 단가를 증가 시킨다. 따라서, 도 4에 의한 정전기 방지 네트웍은 도 3에 의한 정전기 방지 네트웍에 비하여 높은 정전기 내성을 가짐에도 불구하고, 도 3에 비하여 회로의 생산 단가가 높아 질 수 있는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결 하기 위해 창작 된 것으로서, 본 발명의 목적은 집적회로상에서 입출력 패드에 정전기 방지용 다이오드를 형성함에 있어, 제 1 다이오드를 구성하는 N형 반도체는 전원 전압을 위한 패드와 연결되고, P형 반도체는 신호선과 연결 되며, 제 2 다이오드를 구성하는 N형 반도체는 신호선과 연결 되며 P형 반도체는 접지를 위한 패드와 연결됨과 동시에, 제 1 다이오드의 N형 반도체와 제 2 다이오드의 P형 반도체가 서로 접합되어 제 3 다이오드가 형성 되도록 하여 줌으로서, 제 1 다이오드와 제 2 다이오드는 입출력 패드에서 발생하는 정전기가 내부 회로로 흘러 들어 가는 것을 방지 할 뿐만 아니라, 접지 패드에서 발생한 정전기가 전원 전압을 위한 패드로 빠져 나갈 때, 제 3 다이오드가 도통 되어 정전기가 내부 회로로 흘러 들어 가는 것을 방지 할 수 있는 정전기 방지용 다이오드를 제공함에 있다.
상기와 같은 목적을 실현하기 위한 본 발명은 정전기 방지용 다이오드에 관한 것으로서, 집적회로상에서 입출력 패드에 정전기 방지용 다이오드를 형성함에 있어, 제 1 다이오드를 구성하는 N형 반도체는 전원 전압을 위한 패드와 연결되고, P형 반도체는 신호선과 연결 되며, 제 2 다이오드를 구성하는 N형 반도체는 신호선과 연결 되며 P형 반도체는 접지를 위한 패드와 연결됨과 동시에, 제 1 다이오드의 N형 반도체와 제 2 다이오드의 P형 반도체가 서로 접합되어 제 3 다이오드가 형성 되도록 하여 줌으로서, 제 1 다이오드와 제 2 다이오드는 입출력 패드에서 발생하는 정전기가 내부 회로로 흘러 들어 가는 것을 방지 할 뿐만 아니라, 접지 패드에서 발생한 정전기가 전원 전압을 위한 패드로 빠져 나갈 때, 제 3 다이오드가 도통 되어 정전기가 내부 회로로 흘러 들어 가는 것을 방지 할 수 있는 것을 특징으로 한다.
상기와 같은 목적을 실현하기 위한 본 발명은 정전기 방지용 다이오드에 관한 것으로서, 집적회로상에서 입출력 패드에 정전기 방지용 다이오드를 형성함에 있어, 제 1 다이오드를 구성하는 N형 반도체는 전원 전압을 위한 패드와 연결되고, P형 반도체는 신호선과 연결 되며, 제 2 다이오드를 구성하는 N형 반도체는 신호선과 연결 되며 P형 반도체는 접지를 위한 패드와 연결됨과 동시에, 제 1 다이오드의 N형 반도체와 제 2 다이오드의 P형 반도체가 서로 접합되어 제 3 다이오드가 형성 되도록 하여 줌으로서, 제 1 다이오드와 제 2 다이오드는 입출력 패드에서 발생하는 정전기가 내부 회로로 흘러 들어 가는 것을 방지 할 뿐만 아니라, 접지 패드에서 발생한 정전기가 전원 전압을 위한 패드로 빠져 나갈 때, 제 3 다이오드가 도통 되어 정전기가 내부 회로로 흘러 들어 가는 것을 방지 할 수 있다.
따라서, 본 발명에 의한 정전기 방지용 다이오드를 사용할 경우, 추가적인 다이오드를 사용하지 않더라도, 접지를 위한 도선과 전원 전압을 위한 도선 사이에 추가적인 다이오드가 형성 되어, 회로의 면적을 늘이지 않고도 정전기 내성을 향상 시킬 수 있는 이점이 있다.
도 1은 종래 기술에 의한 집적 회로 상에서 정전기 방지용 다이오드를 이용하여 구성한 정전기 방지 네트웍을 나타내는 도면이다.
도 2는 종래 기술에 의한 정전기 방지 네트웍에서 정전기가 발생 했을 때, 정전기 전류가 흐르는 경로의 일 예를 나타내는 도면이다.
도 3은 종래 기술에 의한 정전기 방지 네트웍에서 정전기가 발생 했을 때, 정전기 전류가 흐르는 경로의 또 다른 일 예를 나타내는 도면이다.
도 4는 종래 기술에 의한 정전기 방지 네트웍에 정전기 방지용 다이오드를 하나 더 추가한 경우 정전기가 발생 했을 때, 정전기 전류가 흐르는 경로의 일 예를 나타내는 도면이다.
도 5의 (A)는 정전기 방지용 다이오드를 N형 반도체와 P형 반도체로 나타낸 도면이며, (B)는 이의 심볼을 나타내는 도면이다.
도 6의 (A)는 도 1에 의한 정전기 방지 네트웍의 일부분을 다시 그린 도면이며, (B)는 도 6의 (A)에서 사용된 다이오드를 P형 반도체와 N형 반도체로 나타낸 도면이다.
도 7은 도 6의 (B)를 설명의 편의를 위하여 다시 그린 도면이다.
도 8은 본 발명에 의한 정전기 방지용 다이오드를 회로에 적용한 일 예를 보이는 도면이다.
도 9는 도 8의 본 발명에 의한 정전기 방지용 다이오드를 다이오드 심볼을 이용하여 나타낸 회로도의 도면이다.
도 2는 종래 기술에 의한 정전기 방지 네트웍에서 정전기가 발생 했을 때, 정전기 전류가 흐르는 경로의 일 예를 나타내는 도면이다.
도 3은 종래 기술에 의한 정전기 방지 네트웍에서 정전기가 발생 했을 때, 정전기 전류가 흐르는 경로의 또 다른 일 예를 나타내는 도면이다.
도 4는 종래 기술에 의한 정전기 방지 네트웍에 정전기 방지용 다이오드를 하나 더 추가한 경우 정전기가 발생 했을 때, 정전기 전류가 흐르는 경로의 일 예를 나타내는 도면이다.
도 5의 (A)는 정전기 방지용 다이오드를 N형 반도체와 P형 반도체로 나타낸 도면이며, (B)는 이의 심볼을 나타내는 도면이다.
도 6의 (A)는 도 1에 의한 정전기 방지 네트웍의 일부분을 다시 그린 도면이며, (B)는 도 6의 (A)에서 사용된 다이오드를 P형 반도체와 N형 반도체로 나타낸 도면이다.
도 7은 도 6의 (B)를 설명의 편의를 위하여 다시 그린 도면이다.
도 8은 본 발명에 의한 정전기 방지용 다이오드를 회로에 적용한 일 예를 보이는 도면이다.
도 9는 도 8의 본 발명에 의한 정전기 방지용 다이오드를 다이오드 심볼을 이용하여 나타낸 회로도의 도면이다.
이하, 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시 예는 본 발명의 권리 범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.
도 6의 (A)는 편의상 도 1의 일부분을 다시 그린 도면이며, 도 6의 (B)는 도 6의 (A) 에서 106 부분을 601에 나타낸 바와 같이 N형 반도체와 P형 반도체의 결합으로 다이오드를 표현 한 것이다. 602는 도 6의 (A)에서 604로 나타낸 다이오드 심볼을 N형 반도체와 P형 반도체의 결합으로 표현 한 것이고, 603은 도 6의 (A)에서 605로 나타낸 다이오드 심볼을 N형 반도체와 P형 반도체의 결합으로 표현 한 것이다. 또한 도 7은 도 6의 (B) 에서 104에 의한 전원 전압을 위한 도선의 위치만 변경하여 다시 그린 것이다. 도 7은 본 발명에 의한 정전기 방지용 다이오드를 설명하기 위해 편의상 다시 그린 것이며, 도 6의 (B)와는 동일한 회로도 이다.
도 8은 본 발명에 의한 정전기 방지용 다이오드를 사용한 일 예를 보이고 있다. 도 8의 801은 본 발명에 의한 정전기 방지용 다이오드를 나타낸다. 도 7의 603을 형성하고 있는 다이오드에서 P형 반도체와 602를 형성하고 있는 다이오드에서 N형 반도체를 서로 접합 시켜 도 8의 801와 같이 본 발명에 의한 정전기 방지용 다이오드를 형성 할 수 있다. 상기 603을 형성하고 있는 다이오드에서 P형 반도체와 602를 형성하고 있는 다이오드에서 N형 반도체를 서로 접합 시킨 부분을 도 8의 802에 나타내었다. 따라서, 도 8의 801은 두 개의 N형 반도체와 두 개의 P형 반도체를 이용하여 총 3개의 다이오드를 형성 하고 있다. 즉, 제 1 다이오드를 구성하는 N형 반도체는 전원전압을 위한 104에 연결 되고, P형 반도체는 110에 의한 신호선에 연결 되며, 제 2 다이오드를 구성하는 N형 반도체는 110에 의한 신호선에 연결되며, P형 반도체는 접지를 위한 105에 연결 됨과 동시에 제 1 다이오드의 N형 반도체와 제 2 다이오드의 P형 반도체가 802와 같이 서로 접합되도록 하여 제 3 다이오드를 형성하고 있다.
도 9는 도 8의 801에서 형성된 세 개의 PN접합을 다이오드 심볼로 나타낸 도면이다. 도 9의 901은 도 8의 801의 등가 회로 이다. 901에서 알 수 있는 바와 같이 도 6의 (A)에서는 존재 하지 않는 전원 전압을 위한 104와 접지를 위한 105 사이에 902에 의한 추가적인 다이오드가 형성 되었음을 알 수 있다. 따라서, 801과 같은 본 발명에 의한 다이오드를 사용 할 경우, 추가적인 다이오드를 사용하지 않고도 도 4의 401에 의한 다이오드를 확보 할 수 있는 이점이 있다.
101 : 종래 기술에 의한 정전기 방지용 다이오드의 심볼
102 : 집적 회로상에서 사용하는 입력 패드(PAD)
103 : 집적 회로상에서 사용하는 출력 패드(PAD)
104 : 전원 전압이 인가되는 도선
105 : 접지를 위한 도선
106 : 입력 신호선에서 발생한 정전기 전류의 경로 형성을 위한 정전기 방지 네트웍의 일부분
107 : 출력 신호선에서 발생한 정전기 전류의 경로 형성을 위한 정전기 방지 네트웍의 일부분
108 : 전원 전압을 위한 도선과 접지 사이에서 정전기 전류의 경로를 형성하기 위한 정전기 방지 네트웍의 일부분
109 : 정전기에 취약한 내부 회로
110 : 입력 신호선
201 : 입력 패드에서 발생한 정전기가 출력 패드로 빠져 나갈 때 형성 되는 정전기 전류의 경로
301 : 집적 회로상에서 접지를 위한 패드
302 : 집적 회로상에서 전원 전압의 인가를 위한 패드
303 : 접지를 위한 패드에서 발생한 정전기가 전원 전압 인가를 위한 패드로 빠져 나가는 경우 정전기 전류의 경로
401 : 정전기 방지 네트웍의 정전기 내성 향상을 위하여 사용된 추가적인 다이오드
501 : 정전기 방지용 다이오드를 구성하는 N형 반도체
502 : 정전기 방지용 다이오드를 구성하는 P형 반도체
801 : 본 발명에 의한 정전기 방지용 다이오드
802 : 본 발명에 의한 정전기 방지용 다이오드를 형성 하기 위한 P형 반도체와 N형 반도체의 접합 부분
102 : 집적 회로상에서 사용하는 입력 패드(PAD)
103 : 집적 회로상에서 사용하는 출력 패드(PAD)
104 : 전원 전압이 인가되는 도선
105 : 접지를 위한 도선
106 : 입력 신호선에서 발생한 정전기 전류의 경로 형성을 위한 정전기 방지 네트웍의 일부분
107 : 출력 신호선에서 발생한 정전기 전류의 경로 형성을 위한 정전기 방지 네트웍의 일부분
108 : 전원 전압을 위한 도선과 접지 사이에서 정전기 전류의 경로를 형성하기 위한 정전기 방지 네트웍의 일부분
109 : 정전기에 취약한 내부 회로
110 : 입력 신호선
201 : 입력 패드에서 발생한 정전기가 출력 패드로 빠져 나갈 때 형성 되는 정전기 전류의 경로
301 : 집적 회로상에서 접지를 위한 패드
302 : 집적 회로상에서 전원 전압의 인가를 위한 패드
303 : 접지를 위한 패드에서 발생한 정전기가 전원 전압 인가를 위한 패드로 빠져 나가는 경우 정전기 전류의 경로
401 : 정전기 방지 네트웍의 정전기 내성 향상을 위하여 사용된 추가적인 다이오드
501 : 정전기 방지용 다이오드를 구성하는 N형 반도체
502 : 정전기 방지용 다이오드를 구성하는 P형 반도체
801 : 본 발명에 의한 정전기 방지용 다이오드
802 : 본 발명에 의한 정전기 방지용 다이오드를 형성 하기 위한 P형 반도체와 N형 반도체의 접합 부분
Claims (1)
- 정전기 방지용 다이오드를 형성함에 있어,
제 1 다이오드를 구성하는 N형 반도체는 전원 전압을 위한 패드와 연결되고,
제 1 다이오드를 구성하는 P형 반도체는 신호선과 연결 되며,
제 2 다이오드를 구성하는 N형 반도체는 신호선과 연결 되며,
제 2 다이오드를 구성하는 P형 반도체는 접지를 위한 패드와 연결됨과 동시에,
제 1 다이오드의 N형 반도체와 제 2 다이오드의 P형 반도체를 서로 접합시켜
제 3 다이오드가 형성되는 것을 특징으로 하는 정전기 방지용 다이오드
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100106350A KR101159468B1 (ko) | 2010-10-28 | 2010-10-28 | 정전기 방지용 다이오드 |
| PCT/KR2011/007598 WO2012057464A2 (ko) | 2010-10-28 | 2011-10-13 | 정전기 방지용 다이오드 |
| US13/881,227 US8717724B2 (en) | 2010-10-28 | 2011-10-13 | Diode for electrostatic protection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100106350A KR101159468B1 (ko) | 2010-10-28 | 2010-10-28 | 정전기 방지용 다이오드 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120044835A true KR20120044835A (ko) | 2012-05-08 |
| KR101159468B1 KR101159468B1 (ko) | 2012-06-25 |
Family
ID=45994508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100106350A KR101159468B1 (ko) | 2010-10-28 | 2010-10-28 | 정전기 방지용 다이오드 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8717724B2 (ko) |
| KR (1) | KR101159468B1 (ko) |
| WO (1) | WO2012057464A2 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010108854A (ko) * | 2000-05-31 | 2001-12-08 | 임기태 | 건축 내.외장도료의 기능성 개선 혼합물 |
| KR20180004488A (ko) | 2016-07-04 | 2018-01-12 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| US11735578B2 (en) * | 2021-12-28 | 2023-08-22 | International Business Machines Corporation | Semiconductor quantum device ESD protection |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0888326A (ja) * | 1994-09-16 | 1996-04-02 | Nippon Steel Corp | 半導体装置の静電気保護構造 |
| US5959820A (en) * | 1998-04-23 | 1999-09-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cascode LVTSCR and ESD protection circuit |
| TW519749B (en) * | 2002-01-23 | 2003-02-01 | United Microelectronics Corp | Gateless diode device of ESD protection circuit and its manufacturing method |
| KR100532463B1 (ko) * | 2003-08-27 | 2005-12-01 | 삼성전자주식회사 | 정전기 보호 소자와 파워 클램프로 구성된 입출력 정전기방전 보호 셀을 구비하는 집적 회로 장치 |
| JP3920276B2 (ja) | 2004-04-20 | 2007-05-30 | Ｎｅｃエレクトロニクス株式会社 | 静電保護回路 |
| JP4282581B2 (ja) | 2004-09-29 | 2009-06-24 | 株式会社東芝 | 静電保護回路 |
| KR100631961B1 (ko) | 2005-09-22 | 2006-10-04 | 주식회사 하이닉스반도체 | 정전기 방전 보호 회로 |
| JP2007234718A (ja) * | 2006-02-28 | 2007-09-13 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
| KR100898583B1 (ko) | 2006-06-30 | 2009-05-20 | 주식회사 하이닉스반도체 | 정전기 방전 보호 회로 |
| KR101039856B1 (ko) * | 2007-11-29 | 2011-06-09 | 주식회사 하이닉스반도체 | 정전기 방전 회로 |
| KR101006096B1 (ko) * | 2008-11-10 | 2011-01-07 | 주식회사 하이닉스반도체 | 정전기 방전 보호 회로 |
| US8039868B2 (en) * | 2008-12-23 | 2011-10-18 | International Business Machines Corporation | Structure and method for an electrostatic discharge (ESD) silicon controlled rectifier (SCR) structure |
| US8368116B2 (en) * | 2010-06-09 | 2013-02-05 | Analog Devices, Inc. | Apparatus and method for protecting electronic circuits |
-
2010
- 2010-10-28 KR KR1020100106350A patent/KR101159468B1/ko not_active IP Right Cessation
-
2011
- 2011-10-13 WO PCT/KR2011/007598 patent/WO2012057464A2/ko active Application Filing
- 2011-10-13 US US13/881,227 patent/US8717724B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8717724B2 (en) | 2014-05-06 |
| KR101159468B1 (ko) | 2012-06-25 |
| US20130207224A1 (en) | 2013-08-15 |
| WO2012057464A3 (ko) | 2012-07-05 |
| WO2012057464A2 (ko) | 2012-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101870995B1 (ko) | 반도체 집적회로의 ｅｓｄ 보호 회로 | |
| JP6543438B2 (ja) | 半導体装置 | |
| US20200006321A1 (en) | Semiconductor integrated circuit device | |
| JP7007564B2 (ja) | レギュレータ用半導体集積回路 | |
| KR101159468B1 (ko) | 정전기 방지용 다이오드 | |
| JP2013030573A (ja) | 半導体装置 | |
| JP2015180050A (ja) | 半導体集積回路装置及びそれを用いた電子機器 | |
| US8773825B2 (en) | Semiconductor integrated circuit device | |
| US8780511B2 (en) | Electrostatic discharge protection circuit | |
| JP2008147376A (ja) | 半導体装置 | |
| US10861843B2 (en) | Electrostatic discharge protection device | |
| KR102001899B1 (ko) | 집적 회로에 적용되는 정전기 방전 보호 회로 | |
| JP2006210926A (ja) | Ｅｓｄ保護回路を備える半導体素子 | |
| KR100885375B1 (ko) | 정전기 방지 회로를 포함하는 반도체 소자 | |
| KR102082644B1 (ko) | 반도체 장치 | |
| KR101093623B1 (ko) | 반도체 장치의 과전압 보호 회로 및 그의 과전압 보호 방법 | |
| JP2008227369A (ja) | 静電破壊保護回路 | |
| JP2017216325A (ja) | 半導体装置 | |
| JP2011119415A (ja) | 半導体集積装置 | |
| JP2008166628A (ja) | 半導体装置の保護回路 | |
| WO2023190001A1 (ja) | 半導体装置 | |
| JP2010109165A (ja) | Ｅｓｄ保護回路およびｅｓｄ保護回路を有する半導体集積回路 | |
| TWI622155B (zh) | 靜電保護電路 | |
| JP2018056167A (ja) | 半導体装置 | |
| JP6466220B2 (ja) | 半導体素子、半導体装置および半導体素子のレイアウト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170410 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |