WO2012057464A2 - 정전기 방지용 다이오드 - Google Patents

정전기 방지용 다이오드 Download PDF

Info

Publication number
WO2012057464A2
WO2012057464A2 PCT/KR2011/007598 KR2011007598W WO2012057464A2 WO 2012057464 A2 WO2012057464 A2 WO 2012057464A2 KR 2011007598 W KR2011007598 W KR 2011007598W WO 2012057464 A2 WO2012057464 A2 WO 2012057464A2
Authority
WO
WIPO (PCT)
Prior art keywords
diode
type semiconductor
antistatic
pad
circuit
Prior art date
Application number
PCT/KR2011/007598
Other languages
English (en)
French (fr)
Other versions
WO2012057464A3 (ko
Inventor
박준영
박종훈
박창근
Original Assignee
숭실대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 숭실대학교산학협력단 filed Critical 숭실대학교산학협력단
Priority to US13/881,227 priority Critical patent/US8717724B2/en
Publication of WO2012057464A2 publication Critical patent/WO2012057464A2/ko
Publication of WO2012057464A3 publication Critical patent/WO2012057464A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Definitions

  • the present invention relates to an antistatic diode, and more particularly, to an antistatic diode capable of preventing static electricity from flowing into an internal circuit by forming an antistatic diode on an input / output pad on an integrated circuit.
  • FIG 1 shows an example of an antistatic circuit according to the prior art.
  • 101 is an antistatic diode
  • 102 is an input pad of an integrated circuit
  • 103 is an output pad of an integrated circuit.
  • 104 denotes a line connected to a pad for supply voltage supplying a supply voltage to the circuit
  • 105 denotes a line connected to a pad for grounding the circuit.
  • 106 is a circuit for flowing the electrostatic current generated at the input pad 102 by the power supply voltage line 104 or the ground line 105.
  • Numeral 107 is a circuit for flowing the electrostatic current generated at the output pad by 103 to the power supply voltage line by 104 or the ground line by 105.
  • 108 is a power clamp circuit for allowing electrostatic current to conduct between the power supply voltage line by 104 and the ground line by 105.
  • 109 generally represents an internal circuit with weak static resistance.
  • a circuit composed of antistatic elements such as a diode is called an antistatic network to protect an internal circuit having weak static electricity resistance.
  • FIG. 2 shows an example in which the antistatic network according to FIG. 1 operates.
  • FIG. 2 shows the flow of electrostatic current in the case where static electricity is generated in the input pad by 102 and needs to exit to the output pad by 103.
  • the static electricity generated at 102 flows to 108 through the power supply voltage line by 104 through the circuit of 106, and this electrostatic current passes out to the output pad by 103 through the circuit by 107 again.
  • the electrostatic current bypasses the internal circuit having weak electrostatic resistance and safely exits to the output pad by 103.
  • FIG. 3 shows another example of the anti-static network operation of FIG. 1.
  • the flow of the electrostatic current is shown as 303 with respect to the case where static electricity generated in the pad for grounding by 301 needs to escape to the pad for the power supply voltage by 302.
  • the electrostatic current starts from the pad for grounding by 301 and exits through the circuit by 107 to the pad for the power supply voltage by 302.
  • the antistatic network operates so that the electrostatic current flows through the internal circuits having weak static resistance.
  • the electrostatic current must pass through two diodes in the anti-static circuit by 107.
  • an electrostatic current passes through an antistatic device such as a diode
  • power dissipation occurs due to the parasitic resistance component of the antistatic device. This dissipated power is converted to heat. If the converted heat rises above the melting point of the antistatic device, the antistatic device is destroyed, and the entire circuit is destroyed by static electricity, which can no longer perform the desired function. There will be no. Therefore, it is important to configure the antistatic network so that the electrostatic current passes through the minimum antistatic element before it exits the circuit.
  • FIG. 4 illustrates an example of configuring an antistatic network so that when an electrostatic current occurs as shown in the example of FIG. 3, the electrostatic current may pass through only one antistatic element.
  • the P-type semiconductor portion of the diode by 401 is connected to the ground line by 105, and the N-type semiconductor portion is connected to a line for the power supply voltage by 104.
  • the electrostatic current is passed through the diode of 401. Will flow. That is, in FIG. 4, the number of diodes through which the electrostatic current must pass is reduced by one compared with the case of FIG. 3.
  • the electrostatic current when the same electrostatic current is applied to FIGS. 3 and 4, the electrostatic current must pass through two diodes in FIG. 3 and through one diode in FIG. 4. Therefore, ideally, the parasitic resistance component caused by the diode is reduced by half in the case of FIG. Therefore, when the same electrostatic current flows in FIG. 3 and FIG. 4, the power consumption by the electrostatic current is reduced by half compared to the case of FIG. 3. As a result, the temperature rise in the circuit is also reduced compared to FIG. As a result, the antistatic network according to FIG. 4 has a higher static resistance compared to the antistatic network according to FIG.
  • FIG. 5 shows a general antistatic diode.
  • FIG. 5A shows the layout of a diode, and
  • FIG. 5B shows a symbol.
  • the antistatic diode is composed of a combination of an N-type semiconductor by 501 and a P-type semiconductor by 502.
  • there is a certain resistance component inside such an N-type semiconductor and a P-type semiconductor and additionally, parasitic resistance components also exist at the junction of the N-type semiconductor and the P-type semiconductor.
  • parasitic resistance components also exist at the junction of the N-type semiconductor and the P-type semiconductor.
  • the antistatic network as shown in FIG. 4 has high static resistance compared to the antistatic network as shown in FIG. 3, the antistatic network according to FIG. 3 is generally preferred. This is because a diode according to 401 must be additionally connected to the antistatic network according to FIG. 3 in order to configure the antistatic network as shown in FIG. 4.
  • the size of the circuit is directly related to the cost of production, and the use of additional elements in the circuit increases the size of the circuit, which in turn increases the cost of production. Therefore, the antistatic network according to FIG. 4 has a problem that the production cost of the circuit may be higher than that of FIG. 3, although the antistatic network according to FIG. 3 has higher static resistance.
  • the first diode and the second diode are formed by bonding the N-type semiconductor of the first diode and the P-type semiconductor of the second diode to each other.
  • the diode prevents the static electricity from the input and output pads from flowing into the internal circuit, while the third diode prevents the static electricity from flowing into the internal circuit as it is conducted when the static electricity from the ground pad exits the pad for the supply voltage.
  • An object is to provide an antistatic diode.
  • the present invention provides an antistatic diode formed on an input / output pad on an integrated circuit, wherein an N-type semiconductor constituting the first diode is connected to a pad for a power supply voltage, and a P-type semiconductor constituting the first diode is connected to a signal line.
  • the N-type semiconductor constituting the second diode is connected to the signal line, and the P-type semiconductor constituting the second diode is connected to a pad for grounding, and the N-type semiconductor of the first diode and the second diode are Provided is an antistatic diode in which a P-type semiconductor is bonded to each other to form a third diode.
  • the third diode is formed by bonding the N-type semiconductor of the first diode and the P-type semiconductor of the second diode to each other, the first diode and the second diode are generated at the input / output pad.
  • the third diode can be conducted to prevent static electricity from flowing into the internal circuit.
  • an additional diode is formed between the conductive line for grounding and the conductive line for the power supply voltage, thereby improving the electrostatic resistance without increasing the area of the circuit.
  • FIG. 1 is a view showing an antistatic network constructed using an antistatic diode on an integrated circuit according to the prior art.
  • FIG. 2 is a diagram illustrating an example of a path in which an electrostatic current flows when static electricity is generated in a conventional antistatic network.
  • FIG. 3 is a diagram illustrating another example of a path in which an electrostatic current flows when static electricity is generated in an antistatic network according to the prior art.
  • FIG. 4 is a diagram illustrating an example of a path through which an electrostatic current flows when static electricity is generated when an antistatic diode is added to the configuration of FIG. 3.
  • FIG. 5A is a diagram showing an antistatic diode as an N-type semiconductor and a P-type semiconductor, and (B) is a diagram showing a symbol thereof.
  • FIG. 6A is a diagram of a part of the antistatic network shown in FIG. 1, and FIG. 6B is a diagram showing a diode used in FIG. 6A as a P-type semiconductor and an N-type semiconductor.
  • FIG. 7 is a diagram again illustrating FIG. 6B for convenience of description.
  • FIG 8 is a view showing an example in which the antistatic diode according to the present invention is applied to a circuit.
  • FIG. 9 is a circuit diagram illustrating the antistatic diode of the present invention of FIG. 8 using a diode symbol.
  • FIG. 6A is a diagram of a portion of FIG. 1 redrawn for convenience of description.
  • FIG. 6B illustrates a portion 106 of FIG. 6A in the form of a diode coupled to an N-type semiconductor and a P-type semiconductor like the 601 portion.
  • 602 denotes a diode symbol shown as 604 in FIG. 6A as a combination of an N-type semiconductor and a P-type semiconductor.
  • 603 denotes a diode symbol shown as 605 in FIG. 6A as a combination of an N-type semiconductor and a P-type semiconductor.
  • FIG. 7 is a drawing again for convenience of explaining the antistatic diode according to the present invention, and is the same circuit diagram as in FIG.
  • 801 of FIG. 8 shows an example of using the antistatic diode according to the present invention.
  • 801 of FIG. 8 shows an antistatic diode according to the present invention.
  • the P-type semiconductor of the diode forming 603 of FIG. 7 and the N-type semiconductor of the diode forming 602 can be bonded to each other to form an antistatic diode according to the present invention as shown in 801 of FIG. 8.
  • a portion in which a P-type semiconductor is bonded to a diode forming 603 of FIG. 7 and an N-type semiconductor is bonded to each other in a diode forming 602 is shown in 802 of FIG. 8. Accordingly, 801 of FIG. 8 forms three diodes using two N-type semiconductors and two P-type semiconductors.
  • the N-type semiconductor constituting the first diode is connected to 104 for the power supply voltage and the P-type semiconductor is connected to the signal line by 110.
  • the N-type semiconductor constituting the second diode is connected to a signal line by 110, and the P-type semiconductor is connected to 105 for ground.
  • the N-type semiconductor of the first diode and the P-type semiconductor of the second diode are bonded to each other as shown in 802 to form a third diode.
  • FIG. 9 is a diagram illustrating three PN junctions formed at 801 of FIG. 8 as diode symbols. Therefore, 901 of FIG. 9 is an equivalent circuit of 801 of FIG. As can be seen at 901, it can be seen that an additional diode by 902 is formed between 104 for the supply voltage and 105 for ground, which is not present in Figure 6 (A).
  • the diode according to the present invention such as 801
  • an additional diode is formed between the conductive line for grounding and the conductive line for the power supply voltage, thereby improving the static resistance without increasing the area of the circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 집적회로 상에서 입출력 패드에 형성되는 정전기 방지용 다이오드에 관한 것이다. 본 발명에 따르면, 제 1 다이오드를 구성하는 N형 반도체는 전원 전압을 위한 패드와 연결되고, 상기 제 1 다이오드를 구성하는 P형 반도체는 신호선과 연결되며, 제 2 다이오드를 구성하는 N형 반도체는 상기 신호선과 연결되며 상기 제 2 다이오드를 구성하는 P형 반도체는 접지를 위한 패드와 연결되며, 상기 제 1 다이오드의 N형 반도체와 상기 제 2 다이오드의 P형 반도체가 서로 접합되어 제 3 다이오드가 형성되는 정전기 방지용 다이오드를 제공한다. 상기 정전기 방지용 다이오드에 따르면, 제 1 다이오드와 제 2 다이오드는 입출력 패드에서 발생하는 정전기가 내부 회로로 흘러 들어가는 것을 방지할 뿐만 아니라, 접지 패드에서 발생한 정전기가 전원 전압을 위한 패드로 빠져나갈 때, 제 3 다이오드가 도통되어 정전기가 내부 회로로 흘러 들어가는 것을 방지할 수 있다.

Description

정전기 방지용 다이오드
본 발명은 정전기 방지용 다이오드에 관한 것으로서, 보다 상세하게는 집적회로상의 입출력 패드에 정전기 방지용 다이오드를 형성하여 정전기가 내부 회로로 흘러 들어가는 것을 방지할 수 있는 정전기 방지용 다이오드에 관한 것이다.
도 1은 종래 기술에 의한 정전기 방지 회로의 일 예를 보이고 있다.
도 1에서 101은 정전기 방지용 다이오드이고, 102는 집적 회로의 입력 패드이고, 103은 집적 회로의 출력 패드이다. 104는 회로에 전원 전압을 공급하는 전원 전압용 패드와 연결되는 선이고, 105는 회로의 접지를 위한 패드와 연결되는 선이다.
106은 102에 의한 입력 패드에서 발생된 정전기 전류를 104에 의한 전원 전압선, 혹은 105에 의한 접지 선으로 흘려 보내기 위한 회로이다. 107은 103에 의한 출력 패드에서 발생된 정전기 전류를 104에 의한 전원 전압선, 혹은 105에 의한 접지 선으로 흘려 보내기 위한 회로이다.
108은 104에 의한 전원 전압선과 105에 의한 접지선 사이에 정전기 전류가 도통할 수 있도록 하기 위한 파워 클램프 회로이다. 109는 일반적으로 정전기 내성이 약한 내부 회로를 나타낸다. 도 1과 같이 정전기 내성이 약한 내부 회로를 보호하기 위해 다이오드와 같은 정전기 방지용 소자들로 구성된 회로를 정전기 방지 네트웍이라고 한다.
도 2는 도 1에 의한 정전기 방지 네트웍이 동작하는 일 예를 보이고 있다. 도 2는 정전기가 102에 의한 입력 패드에서 발생하여, 103에 의한 출력 패드로 빠져 나가야 하는 경우의 정전기 전류의 흐름을 201로 나타내었다. 이 경우, 102에서 발생한 정전기는 106의 회로를 통하여 104에 의한 전원 전압 선을 통하여 108로 흘러가고, 이 정전기 전류는 다시 107에 의한 회로를 통하여 103에 의한 출력 패드로 빠져 나가게 된다. 도 2에서 예시한 바와 같이 정전기 전류는 정전기 내성이 약한 내부 회로를 우회하여 무사히 103에 의한 출력 패드로 빠져나가는 것을 알 수 있다.
도 3은 도 1에 의한 정전기 방지 네트웍 동작의 또 다른 일 예를 보이고 있다. 도 3의 경우는 301에 의한 접지를 위한 패드에서 발생한 정전기가 302에 의한 전원 전압을 위한 패드로 빠져 나가야 하는 경우에 대하여 정전기 전류의 흐름을 303과 같이 보이고 있다. 303과 같이 정전기 전류는 301에 의한 접지를 위한 패드로부터 출발하여 107에 의한 회로를 통하여 302에 의한 전원 전압을 위한 패드로 빠져 나가게 된다. 이 경우도 도 2에 의한 일 예와 같이 정전기 전류가 정전기 내성이 약한 내부 회로를 우회하여 흐르도록 정전기 방지 네트웍이 동작함을 알 수 있다.
만약 도 3에서 보인 예와 같이 301에 의한 접지를 위한 패드에서 발생한 정전기가 302에 의한 전원 전압을 위한 패드로 빠져 나가야 하는 경우 107에 의한 정전기 방지 회로에서 정전기 전류는 두 개의 다이오드를 통과하여야 한다. 일반적으로 정전기 전류가 다이오드와 같은 정전기 방지 소자를 통과할 때, 정전기 방지 소자의 기생 저항 성분으로 인하여, 전력 소모가 발생하게 된다. 이렇게 소모된 전력은 열로 변환되는데, 만약 변환된 열이 정전기 방지 소자의 녹는점보다 더욱 상승하게 되면 정전기 방지 소자가 파괴되고, 회로 전체가 정전기에 의하여 파괴되어, 결국 더 이상 원하는 기능을 수행할 수 없게 된다. 따라서, 정전기 전류가 회로 밖으로 빠져 나가기 까지 최소한의 정전기 방지 소자를 통과하도록 정전기 방지 네트웍을 구성하는 것이 중요하다.
도 4는 도 3에서 보인 예와 같이 정전기 전류가 발생한 경우, 정전기 전류가 정전기 방지 소자를 하나만 통과할 수 있도록 정전기 방지 네트웍을 구성한 일 예를 보이고 있다. 도 4에서는 401에 의한 다이오드의 P형 반도체 부분을 105에 의한 접지선에 연결시키고, N형 반도체 부분을 104에 의한 전원 전압을 위한 선에 연결 시킨 경우이다. 이 경우, 도 3의 경우와 마찬가지로, 301에 의한 접지를 위한 패드에서 발생한 정전기가 302에 의한 전원 전압을 위한 패드로 빠져 나가야 하는 경우, 도 3의 경우와는 달리 401에 의한 다이오드를 통하여 정전기 전류가 흐르게 된다. 즉, 도 4는 도 3의 경우와 비교하여, 정전기 전류가 통과해야 하는 다이오드의 개수가 하나 줄어들게 된다.
따라서, 동일한 정전기 전류가 도 3과 도 4에 인가되었을 때, 도 3의 경우 정전기 전류가 두 개의 다이오드를 통과해야 하고, 도 4의 경우, 하나의 다이오드를 통과해야 한다. 그러므로, 이상적으로 볼 때, 도 4 의 경우가 도 3의 경우에 비하여 다이오드에 의한 기생 저항 성분이 절반으로 줄어들게 된다. 따라서, 도 3과 도 4에 동일한 정전기 전류가 흐른다고 할 때, 정전기 전류에 의한 전력 소모가 도 4의 경우가 도 3의 경우에 비하여 절반으로 줄어들게 된다. 이에 따라, 회로 내의 온도 상승 또한 도 4가 도 3에 비하여 줄어들게 된다. 결과적으로, 도 4에 의한 정전기 방지 네트웍이 도 3에 의한 정전기 방지 네트웍에 비하여 높은 정전기 내성을 가지게 된다.
도 5는 일반적인 정전기 방지용 다이오드를 나타내고 있다. 도 5의 (A)는 다이오드의 레이아웃을 나타내며, 도 5의 (B)는 심볼을 나타낸다.
도 5의 (A)와 같이 정전기 방지용 다이오드는 501에 의한 N형 반도체와 502에 의한 P형 반도체의 결합으로 이루어진다. 실제적으로는 이러한 N형 반도체와 P형 반도체 내부에 일정한 저항 성분이 있으며, 추가적으로 N형 반도체와 P형 반도체의 접합 부분에서도 기생 저항 성분이 존재하게 된다. 정전기 전류가 이러한 다이오드를 통과하게 되면, 다이오드 내부에 존재하는 기생 저항 성분에 의하여 다이오드 양단에서는 전압 강하가 발생하게 된다. 이러한 전압 강하와 정전기 전류에 의하여 다이오드에서는 전력이 소모되어 PN 접합부의 온도는 상승하게 된다.
도 4와 같은 정전기 방지 네트웍이 도 3과 같은 정전기 방지 네트웍에 비하여 높은 정전기 내성을 가짐에도 불구하고, 일반적으로 도 3에 의한 정전기 방지 네트웍이 선호된다. 이는 도 4와 같은 정전기 방지 네트웍을 구성하기 위해서는 401에 의한 다이오드를 도 3에 의한 정전기 방지 네트웍에 추가적으로 연결해야 하기 때문이다.
현대의 집적 회로는 회로의 크기가 생산 단가와 직결되는데, 회로 내에서 추가적인 소자의 사용은 회로의 크기를 증가시키고, 이는 곧 생산 단가를 증가시킨다. 따라서, 도 4에 의한 정전기 방지 네트웍은 도 3에 의한 정전기 방지 네트웍에 비하여 높은 정전기 내성을 가짐에도 불구하고, 도 3에 비하여 회로의 생산 단가가 높아질 수 있는 문제점이 있다.
본 발명은 집적회로 상의 입출력 패드에 정전기 방지용 다이오드를 형성함에 있어 제 1 다이오드의 N형 반도체와 제 2 다이오드의 P형 반도체를 서로 접합시켜 제 3 다이오드가 형성되도록 함에 따라, 제 1 다이오드와 제 2 다이오드는 입출력 패드에서 발생하는 정전기가 내부 회로로 흘러 들어가는 것을 방지하고, 제 3 다이오드는 접지 패드에서 발생한 정전기가 전원 전압을 위한 패드로 빠져나갈 때 도통 됨에 따라 정전기가 내부 회로로 흘러 들어가는 것을 방지하는 정전기 방지용 다이오드를 제공하는데 목적이 있다.
본 발명은 집적회로 상에서 입출력 패드에 형성되는 정전기 방지용 다이오드에 있어서, 제 1 다이오드를 구성하는 N형 반도체는 전원 전압을 위한 패드와 연결되고, 상기 제 1 다이오드를 구성하는 P형 반도체는 신호선과 연결되며, 제 2 다이오드를 구성하는 N형 반도체는 상기 신호선과 연결되며 상기 제 2 다이오드를 구성하는 P형 반도체는 접지를 위한 패드와 연결되며, 상기 제 1 다이오드의 N형 반도체와 상기 제 2 다이오드의 P형 반도체가 서로 접합되어 제 3 다이오드가 형성되는 정전기 방지용 다이오드를 제공한다.
본 발명에 따른 정전기 방지용 다이오드에 따르면, 제 1 다이오드의 N형 반도체와 제 2 다이오드의 P형 반도체를 서로 접합시켜 제 3 다이오드가 형성되도록 함에 따라, 제 1 다이오드와 제 2 다이오드는 입출력 패드에서 발생하는 정전기가 내부 회로로 흘러 들어가는 것을 방지할 뿐만 아니라, 접지 패드에서 발생한 정전기가 전원 전압을 위한 패드로 빠져나갈 때, 제 3 다이오드가 도통되어 정전기가 내부 회로로 흘러 들어가는 것을 방지할 수 있다.
따라서, 추가적인 다이오드를 사용하지 않더라도, 접지를 위한 도선과 전원 전압을 위한 도선 사이에 추가적인 다이오드가 형성되어, 회로의 면적을 늘이지 않고도 정전기 내성을 향상시킬 수 있는 이점이 있다.
도 1은 종래 기술에 의한 집적 회로 상에서 정전기 방지용 다이오드를 이용하여 구성한 정전기 방지 네트웍을 나타내는 도면이다.
도 2는 종래 기술에 의한 정전기 방지 네트웍에서 정전기가 발생 했을 때, 정전기 전류가 흐르는 경로의 일 예를 나타내는 도면이다.
도 3은 종래 기술에 의한 정전기 방지 네트웍에서 정전기가 발생 했을 때, 정전기 전류가 흐르는 경로의 다른 예를 나타내는 도면이다.
도 4는 도 3의 구성에 정전기 방지용 다이오드를 하나 더 추가한 경우 정전기가 발생 했을 때, 정전기 전류가 흐르는 경로의 일 예를 나타내는 도면이다.
도 5의 (A)는 정전기 방지용 다이오드를 N형 반도체와 P형 반도체로 나타낸도면이며, (B)는 이의 심볼을 나타내는 도면이다.
도 6의 (A)는 도 1에 의한 정전기 방지 네트웍의 일부분을 다시 그린 도면이며, (B)는 도 6의 (A)에서 사용된 다이오드를 P형 반도체와 N형 반도체로 나타낸도면이다.
도 7은 도 6의 (B)를 설명의 편의를 위하여 다시 그린 도면이다.
도 8은 본 발명에 의한 정전기 방지용 다이오드를 회로에 적용한 일 예를 보이는 도면이다.
도 9는 도 8의 본 발명에 의한 정전기 방지용 다이오드를 다이오드 심볼을 이용하여 나타낸 회로도의 도면이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 6의 (A)는 설명의 편의상 도 1의 일부분을 다시 그린 도면이다. 도 6의 (B)는 도 6의 (A)에서 106 부분을 601 부분과 같이 N형 반도체와 P형 반도체로 결합된 다이오드 형태로 표현한 것이다. 602는 도 6의 (A)에서 604로 나타낸 다이오드 심볼을 N형 반도체와 P형 반도체의 결합으로 표현한 것이다. 그리고, 603은 도 6의 (A)에서 605로 나타낸 다이오드 심볼을 N형 반도체와 P형 반도체의 결합으로 표현한 것이다.
또한, 도 7은 도 6의 (B)에서 104에 의한 전원 전압을 위한 도선의 위치만 변경하여 다시 그린 것이다. 도 7은 본 발명에 의한 정전기 방지용 다이오드를 설명하기 위해 편의상 다시 그린 것이며, 도 6의 (B)와는 동일한 회로도이다.
도 8은 본 발명에 의한 정전기 방지용 다이오드를 사용한 일 예를 보이고 있다. 도 8의 801은 본 발명에 의한 정전기 방지용 다이오드를 나타낸다. 도 7의 603을 형성하고 있는 다이오드의 P형 반도체와, 602를 형성하고 있는 다이오드의 N형 반도체를 서로 접합시켜서, 도 8의 801과 같이 본 발명에 의한 정전기 방지용 다이오드를 형성할 수 있다. 도 7의 603을 형성하고 있는 다이오드에서 P형 반도체와, 602를 형성하고 있는 다이오드에서 N형 반도체를 서로 접합시킨 부분을 도 8의 802에 나타나 있다. 따라서, 도 8의 801은 두 개의 N형 반도체와 두 개의 P형 반도체를 이용하여 총 3개의 다이오드를 형성하고 있다.
즉, 제 1 다이오드를 구성하는 N형 반도체는 전원전압을 위한 104에 연결되고 P형 반도체는 110에 의한 신호선에 연결된다. 그리고, 제 2 다이오드를 구성하는 N형 반도체는 110에 의한 신호선에 연결되고, P형 반도체는 접지를 위한 105에 연결된다. 이와 동시에, 제 1 다이오드의 N형 반도체와 제 2 다이오드의 P형 반도체가 802와 같이 서로 접합되도록 하여 제 3 다이오드를 형성하고 있다.
도 9는 도 8의 801에서 형성된 세 개의 PN접합을 다이오드 심볼로 나타낸 도면이다. 따라서, 도 9의 901은 도 8의 801의 등가 회로이다. 901에서 알 수 있는 바와 같이, 전원 전압을 위한 104와 접지를 위한 105 사이에 902에 의한 추가적인 다이오드가 형성되었음을 알 수 있으며, 이는 도 6의 (A)에서는 존재하지 않는 부분이다.
따라서, 801과 같은 본 발명에 의한 다이오드를 사용할 경우, 추가적인 다이오드를 사용하지 않고도 도 4의 401에 의한 다이오드를 확보할 수 있는 이점이 있다. 다시 말해서, 추가적인 다이오드를 사용하지 않더라도, 접지를 위한 도선과 전원 전압을 위한 도선 사이에 추가적인 다이오드가 형성되어, 회로의 면적을 늘이지 않고도 정전기 내성을 향상시킬 수 있는 이점이 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (1)

  1. 정전기 방지용 다이오드에 있어서,
    제 1 다이오드를 구성하는 N형 반도체는 전원 전압을 위한 패드와 연결되고,
    상기 제 1 다이오드를 구성하는 P형 반도체는 신호선과 연결되며,
    제 2 다이오드를 구성하는 N형 반도체는 상기 신호선과 연결되며,
    상기 제 2 다이오드를 구성하는 P형 반도체는 접지를 위한 패드와 연결되며,
    상기 제 1 다이오드의 N형 반도체와 상기 제 2 다이오드의 P형 반도체가 서로 접합되어 제 3 다이오드가 형성되는 정전기 방지용 다이오드.
PCT/KR2011/007598 2010-10-28 2011-10-13 정전기 방지용 다이오드 WO2012057464A2 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/881,227 US8717724B2 (en) 2010-10-28 2011-10-13 Diode for electrostatic protection

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100106350A KR101159468B1 (ko) 2010-10-28 2010-10-28 정전기 방지용 다이오드
KR10-2010-0106350 2010-10-28

Publications (2)

Publication Number Publication Date
WO2012057464A2 true WO2012057464A2 (ko) 2012-05-03
WO2012057464A3 WO2012057464A3 (ko) 2012-07-05

Family

ID=45994508

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/007598 WO2012057464A2 (ko) 2010-10-28 2011-10-13 정전기 방지용 다이오드

Country Status (3)

Country Link
US (1) US8717724B2 (ko)
KR (1) KR101159468B1 (ko)
WO (1) WO2012057464A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128322B2 (en) 2016-07-04 2018-11-13 Samsung Display Co., Ltd. Organic light-emitting display device including conductive layer and manufacturing method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010108854A (ko) * 2000-05-31 2001-12-08 임기태 건축 내.외장도료의 기능성 개선 혼합물
US11735578B2 (en) * 2021-12-28 2023-08-22 International Business Machines Corporation Semiconductor quantum device ESD protection

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888326A (ja) * 1994-09-16 1996-04-02 Nippon Steel Corp 半導体装置の静電気保護構造
JP2005310993A (ja) * 2004-04-20 2005-11-04 Nec Electronics Corp 静電保護回路
JP2006100532A (ja) * 2004-09-29 2006-04-13 Toshiba Corp 静電保護回路
KR100631961B1 (ko) * 2005-09-22 2006-10-04 주식회사 하이닉스반도체 정전기 방전 보호 회로
KR20080003045A (ko) * 2006-06-30 2008-01-07 주식회사 하이닉스반도체 정전기 방전 보호 회로
KR20100052297A (ko) * 2008-11-10 2010-05-19 주식회사 하이닉스반도체 정전기 방전 보호 회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959820A (en) * 1998-04-23 1999-09-28 Taiwan Semiconductor Manufacturing Co., Ltd. Cascode LVTSCR and ESD protection circuit
TW519749B (en) * 2002-01-23 2003-02-01 United Microelectronics Corp Gateless diode device of ESD protection circuit and its manufacturing method
KR100532463B1 (ko) * 2003-08-27 2005-12-01 삼성전자주식회사 정전기 보호 소자와 파워 클램프로 구성된 입출력 정전기방전 보호 셀을 구비하는 집적 회로 장치
JP2007234718A (ja) * 2006-02-28 2007-09-13 Matsushita Electric Ind Co Ltd 半導体集積回路装置
KR101039856B1 (ko) * 2007-11-29 2011-06-09 주식회사 하이닉스반도체 정전기 방전 회로
US8039868B2 (en) * 2008-12-23 2011-10-18 International Business Machines Corporation Structure and method for an electrostatic discharge (ESD) silicon controlled rectifier (SCR) structure
US8368116B2 (en) * 2010-06-09 2013-02-05 Analog Devices, Inc. Apparatus and method for protecting electronic circuits

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888326A (ja) * 1994-09-16 1996-04-02 Nippon Steel Corp 半導体装置の静電気保護構造
JP2005310993A (ja) * 2004-04-20 2005-11-04 Nec Electronics Corp 静電保護回路
JP2006100532A (ja) * 2004-09-29 2006-04-13 Toshiba Corp 静電保護回路
KR100631961B1 (ko) * 2005-09-22 2006-10-04 주식회사 하이닉스반도체 정전기 방전 보호 회로
KR20080003045A (ko) * 2006-06-30 2008-01-07 주식회사 하이닉스반도체 정전기 방전 보호 회로
KR20100052297A (ko) * 2008-11-10 2010-05-19 주식회사 하이닉스반도체 정전기 방전 보호 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128322B2 (en) 2016-07-04 2018-11-13 Samsung Display Co., Ltd. Organic light-emitting display device including conductive layer and manufacturing method thereof

Also Published As

Publication number Publication date
US8717724B2 (en) 2014-05-06
KR20120044835A (ko) 2012-05-08
KR101159468B1 (ko) 2012-06-25
WO2012057464A3 (ko) 2012-07-05
US20130207224A1 (en) 2013-08-15

Similar Documents

Publication Publication Date Title
KR101870995B1 (ko) 반도체 집적회로의 ｅｓｄ 보호 회로
US10134724B2 (en) Electro-static discharge protection devices having a low trigger voltage
US20120243133A1 (en) Electrostatic discharge protection circuit
US10270242B2 (en) Multi-channel transient voltage suppressor
US20080080107A1 (en) ESD protection for integrated circuits with multiple power domains
EP2551907A1 (en) Semiconductor device
WO2012057464A2 (ko) 정전기 방지용 다이오드
US9437590B2 (en) Electrostatic discharge protection device and electrostatic discharge protection system
CN104009458A (zh) 用于电过应力/电涌/iec的钳位电路和装置
JP2015180050A (ja) 半導体集積回路装置及びそれを用いた電子機器
US6456472B1 (en) ESD protection in mixed signal ICs
JP2008147376A (ja) 半導体装置
EP3324439B1 (en) Electrostatic-discharge protection circuit applied to integrated circuit
US20180175020A1 (en) Electrostatic discharge protection device
KR100885375B1 (ko) 정전기 방지 회로를 포함하는 반도체 소자
KR101093623B1 (ko) 반도체 장치의 과전압 보호 회로 및 그의 과전압 보호 방법
KR101990093B1 (ko) 반도체 집적 회로 장치
JP2011119415A (ja) 半導体集積装置
JP6595948B2 (ja) 半導体装置
KR100631956B1 (ko) 정전기 방전 보호 회로
CN104779598A (zh) 瞬态电压抑制器
KR20010057940A (ko) 반도체장치의 정전기 방지회로
JP6168899B2 (ja) パワーモジュール
KR100716932B1 (ko) Ｎ-와이어 본딩을 통한 정전기 방지 레벨의 향상 방법 및장치
KR20230085878A (ko) 통합된 직렬 저항기들을 갖는 정전기 방전 보호 디바이스

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11836556

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 13881227

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11836556

Country of ref document: EP

Kind code of ref document: A2