KR20120035855A - 장치 - Google Patents

장치 Download PDF

Info

Publication number
KR20120035855A
KR20120035855A KR1020110092992A KR20110092992A KR20120035855A KR 20120035855 A KR20120035855 A KR 20120035855A KR 1020110092992 A KR1020110092992 A KR 1020110092992A KR 20110092992 A KR20110092992 A KR 20110092992A KR 20120035855 A KR20120035855 A KR 20120035855A
Authority
KR
South Korea
Prior art keywords
layer
wiring layer
wiring
copper
trench
Prior art date
Application number
KR1020110092992A
Other languages
English (en)
Other versions
KR101311032B1 (ko
Inventor
마꼬또 와다
유이찌 야마자끼
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20120035855A publication Critical patent/KR20120035855A/ko
Application granted granted Critical
Publication of KR101311032B1 publication Critical patent/KR101311032B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

일 실시예에 따르면, 장치는 제1 트렌치를 갖는 제1 절연층; 제1 트렌치 내의 제1 배선층 - 상기 제1 배선층은 구리를 포함하며 제1 배선층의 구리 내에 오목부를 포함함 -; 및 상기 오목부의 내면 상의 제1 그래핀 시트를 포함한다.

Description

장치{DEVICE}
본 출원은 2010년 10월 5일자로 출원된 일본 특허 공개 공보 제2010-226017호의 우선권에 기초하고 그 우선권의 이익을 주장하며, 그 전체 내용은 참조로서 본원에 원용된다.
본원에서 설명되는 실시예는 전체적으로 장치에 관한 것이다.
장치의 배선(interconnect) 구조로서, 다마신 배선 구조(damascene interconnect structure)가 알려져 있다. 이러한 구조는 소형화(miniaturization)에 의해 배선 내 보이드(void)가 발생하는 문제점이 있다. 보이드가 생성된 부분에서는 배선을 보다 얇게 하기 때문에, 이것은 배선 저항의 상승, 스트레스 마이그레이션(stress migration) 및 일렉트로 마이그레이션(electromigration)에 기인한 신뢰성의 저하, 및 쥴 열(Joule heat)의 발생에 기인한 단선 등의 문제를 야기한다.
본 발명은 보이드가 있는 경우에도 높은 신뢰성을 보장할 수 있는 배선 구조를 제공한다.
일반적으로, 일 실시예에 따르면, 장치는 제1 트렌치(trench)를 갖는 제1 절연층; 제1 트렌치 내의 제1 배선층 - 제1 배선층은 구리를 포함하며 제1 배선층의 구리 내에 오목부를 포함함 -; 및 상기 오목부의 내면 상의 제1 그래핀 시트를 포함한다.
실시예에 따르면, 보이드가 있는 경우에도 높은 신뢰성을 보장할 수 있는 배선 구조를 제공할 수 있다.
도 1은 제1 실시예에 따른 장치를 나타내는 사시도이다.
도 2는 도 1의 II-II선을 따라 자른 단면도이다.
도 3은 도 1의 III-III선을 따라 자른 단면도이다.
도 4는 그래핀(graphene) 층의 구조를 나타내는 도면이다.
도 5는 구리 다마신 배선층의 오목부 상의 콘택트 플러그를 나타내는 도면이다.
도 6은 제2 실시예에 따른 장치를 나타내는 사시도이다.
도 7은 도 6의 VII-VII선을 따라 자른 단면도이다.
도 8은 도 6의 VIII-VIII선을 따라 자른 단면도이다.
도 9는 제2 실시예에 따른 장치의 사시도이다.
도 10은 도 9의 X-X선을 따라 자른 단면도이다.
도 11은 도 9의 XI-XI선을 따라 자른 단면도이다.
도 12는 콘택트 플러그와 그래핀층의 접속 상태를 나타내는 도면이다.
도 13은 제3 실시예에 따른 장치를 나타내는 사시도이다.
도 14는 도 13의 XIV-XIV선을 따라 자른 단면도이다.
도 15는 도 13의 XV-XV선을 따라 자른 단면도이다.
도 16은 제4 실시예에 따른 장치를 나타내는 단면도이다.
도 17 내지 도 19는 제5 실시예에 따른 장치를 나타내는 단면도이다.
도 20 내지 도 27은 제조 방법의 예시를 나타내는 단면도이다.
도 28은 NAND 플래시 메모리에 적용한 예시를 나타내는 도면이다.
일 실시예에 따른 장치는 보이드를 포함하는 배선 구조가다. 그러한 배선 구조로서는, 다마신 배선 구조가 있다. 다마신 배선 구조에서는, 배선 트렌치에 도전 재료를 채워 넣음(embedding)으로써 배선층을 형성하기 때문에, 소형화에 의해 배선 트렌치의 폭이 좁아지면, 배선 트렌치의 전면 폭(frontage)에서 도전 재료가 핀치 오프(pinch-off)되어 보이드가 형성된다.
따라서, 실시예에서는, 보이드의 내면을 저저항의 그래핀층으로 커버하고, 그래핀층은 보이드가 형성된 부분에서 전자 전도를 행한다. 이로써, 보이드에 기인하는 배선 저항의 상승, 스트레스 마이그레이션 및 일렉트로 마이그레이션에 기인한 신뢰성의 저하, 쥴열의 발생에 의한 단선 등의 문제를 해결하여, 높은 신뢰성이 보장된다.
또한, 그래핀층은 소정의 촉매 상에 형성된다. 실시예에서는, 촉매로서 구리(Cu) 또는 구리 합금이 사용될 수 있다는 점을 제안한다. 구리 또는 구리 합금은 다마신 배선 구조의 재료로 사용되어, 구리/구리 합금과 그래핀층으로 형성되는 복합 배선을 형성하는데 바람직하다.
또한, 그래핀층은 촉매 상에 형성되는 1개 이상의 그래핀 시트(graphene sheet)로 형성된다. 그래핀 시트는 탄도 전도(ballistic conduction)를 행하는 기본 단위이며, 1개의 그래핀 내의 저항이 매우 낮다는 특징을 갖는다.
이하의 실시예에서, "그래핀층"이라는 용어는 1개 이상의 그래핀 시트를 나타낸다.
도 1은 제1 실시예에 따른 장치를 나타낸다. 도 2는 도 1의 II-II선을 따라 자른 단면도이고, 도 3은 도 1의 III-III선을 따라 자른 단면도이다.
본 실시예에서, 한 방향으로 연장되는 단일 배선은 도 2에서와 같이 오목부를 갖는 부분을 포함하고, 도 3에서와 같이 오목부를 갖지 않는 부분을 포함한다.
도 2는 다마신 배선 구조 내의 보이드가 형성된 영역을 나타내고, 도 3은 다마신 배선 구조 내의 정상 영역(보이드가 형성되지 않은 영역)을 나타낸다. 전술된 바와 같이, 1개의 배선이 보이드가 형성된 영역과 보이드가 형성되지 않은 영역을 포함하는 이유는, 배선이 얇아지고 길어졌기 때문에, 배선 폭에 변동(fluctuation)이 발생하기 때문이다. 특히, 좁은 배선을 갖는 영역에서는 보이드가 발생하기 쉽다. 또한, 배선의 단부는 테이퍼 형상이기 때문에, 배선의 단부에서도 보이드가 발생하기 쉽다.
본 실시예를 포함하는 이하의 모든 설명에서, 이러한 보이드를 포함하는 홀(hole)을 "오목부"라 칭한다. 이것은 이하의 모든 실시예가 보이드는 물론 위스커 형태(whisker shape)를 갖는 트렌치에도 적용 가능하기 때문이다.
반도체 기판 상에 형성되는 트랜지스터나 캐패시스턴스 등의 반도체 소자는 절연층(예를 들어, 산화 실리콘)(11)으로 커버된다. 절연층(11) 상에는 에칭 스토퍼로서 기능하는 절연층(예를 들어, 질화 실리콘)(12)이 형성된다.
절연층(12) 상에는 배선 트렌치(10)를 갖는 절연층(13)이 형성된다. 배선 트렌치(10)의 내면에는, 배선 트렌치(10)의 내면을 커버하는 장벽 금속층(14)이 형성된다. 장벽 금속층(14) 상에는, 상부가 오목부(16)를 갖고, 구리 또는 구리 합금으로 형성되는 배선층(이하, "구리 다마신 배선층"이라 칭함)(15)이 형성된다.
장벽 금속층(14)은 구리 다마신 배선층(15)을 형성하는 원소의 확산을 방지하는 기능을 갖는 재료, Ta와 Ti 등으로 형성된다.
구리 다마신 배선층(15)은 배선 트렌치(10)의 폭이 좁아졌기 때문에, 완전하게 배선 트렌치(10) 내에 채워 넣어지는 것이 어렵다. 예를 들어, 플래시 메모리 등의 비휘발성 반도체 메모리에서는, 배선 트렌치(10)의 폭이 10nm 이하일 수 있다.
구리 다마신 배선층(15)은 우선 스퍼터링법에 의해 구리 시드(Cu-seed)층을 배선 트렌치(10) 내에 퇴적하여, Cu-seed층을 구리 도금액에 담금으로써, Cu-seed층을 구리로 도금함에 의해 형성된다. 그러나, 배선 트렌치(10)의 정면의 폭이 좁아졌기 때문에, Cu-seed층을 형성하기 위한 스퍼터링 중에 Cu-seed층이 배선 트렌치(10)의 정면의 폭을 커버하거나 배선 트렌치(10)의 정면의 폭이 매우 작아져서, Cu-seed층 내에 닫힌 보이드(closed void)가 형성된다.
이러한 경우, 구리 도금액은 닫힌 보이드에 충분하게 진입할 수 없기 때문에, 보이드 내에 구리 도금층을 충분한 두께로 형성할 수 없다. 그 결과, 이후, CMP(chemical mechanical polishing)에 의해, Cu-seed층 및 구리 도금층으로 형성된 구리 다마신 배선층(15)이 배선 트렌치(10) 내에 형성될 경우, 구리 다마신 배선층(15)의 상부에는 오목부(16)가 형성된다.
본 실시예에서는, 구리 다마신 배선층(15)의 오목부(16)의 내면 상을 안정적인(stable) 저저항인 그래핀층(17)이 커버한다. 구체적으로, 그래핀층(17)은 오목부(16)가 형성된 부분에서 전자 전도를 행함으로써, 오목부(16)에 의한 배선 저항의 상승, 스트레스 마이그레이션 및 일렉트로 마이그레이션에 기인한 신뢰성의 저하, 쥴 열의 발생에 기인한 단선 등의 문제를 해결하여 높은 신뢰성을 얻는다.
또한, 그래핀층(17)은 구리 다마신 배선층(15)을 촉매로서 사용하여 성장될 수 있다. 따라서, 구리 다마신 배선층(15)과 그래핀층(17)으로 형성되는 복합 배선을 용이하게 형성할 수 있다.
도 4에 나타낸 바와 같이, 그래핀층(17)은 1개 이상의 그래핀 시트 17-1, 17-2, …, 17-n으로 형성된다. 각각의 그래핀 시트 17-1, 17-2, ..., 17-n은 탄도 전도를 행하는 기본 단위이며, 매우 얇고(약 0.34 nm), 저저항을 갖는다. 본 실시예에서는, 그래핀층(17)은 적어도 1개의 그래핀 시트로 형성되면 충분하다.
그래핀층(17)은 구리 다마신 배선층(15)을 촉매로서 사용하여 성장하기 때문에, 그래핀층(17)은, 오목부(16) 이외의 구리 다마신 배선층(15) 상, 예를 들어 도 3에 나타낸 배선층(15)의 맨 윗부분(top)과 배선층의 상단부에도 형성된다. 그래핀층(17)을 형성하는 적어도 1개의 그래핀 시트는 오목부(16) 내에서 구리 다마신 배선층(15)으로부터 오목부(16) 이외의 구리 다마신 배선층(15)의 다른 부분으로 연장된다.
콘택트 플러그(18)는 반도체 장치 상에 형성되는 트랜지스터, 캐패시터 등의 반도체 장치와 구리 다마신 배선층(15)을 접속시킨다.
제1 실시예에 따르면, 그래핀층(17)이 구리 다마신 배선층(15)의 오목부(16)의 내면을 커버하여 오목부(16)에서의 배선 저항의 상승을 억제할 수 있다. 또한, 그래핀층(17)은 전자 전도 경로로서 기능하기 때문에, 오목부(16)에서의 전류 밀도의 상승을 저감할 수 있고, 일렉트로 마이그레이션의 억제와, 쥴 열에 기인한 단선의 방지가 실현된다. 또한, 그래핀층(17)은 전류 밀도에 대한 내성이 매우 높기 때문에, 그래핀층(17)을 오목부(16)로부터 오목부(16)의 외부로 연장되는 연속적인 배선층(전자 전도 경로)으로서 이용하여, 전류 밀도 내성을 더 향상할 수 있다.
또한, 구리 또는 구리 합금은 스트레스에 의해 변형되기 쉽다. 특히, 구리 다마신 배선층(15)의 오목부(16)에서, 구리 다마신 배선층(15)의 스트레스 마이그레이션에 대한 내성이 저하한다. 본 실시예에 따르면, 오목부(16)의 내면을 안정한 구조를 갖는 그래핀층으로 커버함으로써, 오목부(16)에서의 스트레스 마이그레이션에 기인한 불량을 방지할 수 있다.
그래핀층(17)은 오목부(16) 이외의 구리 다마신 배선층(15) 상에도 형성된다. 그래핀층(17)은 오목부(16)의 내부로부터 오목부(16)의 외부로 연속적으로 연장되기 때문에, 구리 다마신 배선층(15)과 마찬가지로 그래핀층(17)을 배선층(전자 전도 경로)으로서 이용함으로써 구리 다마신 배선층(15)의 배선 저항보다 작게 그래핀층(17)의 배선 저항을 저감할 수 있다.
오목부(16) 이외에, 구리 다마신 배선층(15) 상에 그래핀층(17)을 또한 형성하는 것은 구리 다마신 배선층(15)의 상부면(구리 다마신 배선층과 절연층 사이의 인터페이스)에서 발생되는 일렉트로 마이그레이션을 방지하는데도 효과적이다. 이는 그래핀층(17)이 높은 내열성을 갖고 높은 기계적 강도를 갖는 안정한 재료이기 때문이다.
그래핀층(17)은 구리 다마신 배선층(15)의 상부면 및 오목부(16)의 내면의 전체를 커버하기 때문에, 그래핀층(17)은 구리 다마신 배선층(15)의 산화를 방지하는 보호층으로서도 기능한다.
도 5는 구리 다마신 배선층 및 구리 다마신 배선층과 접속되어 있는 콘택트 플러그를 나타낸다.
도 1 내지 도 3의 장치에서, 오목부(16) 상에 콘택트 플러그(22)가 접속될 때, 두가지 문제가 발생한다.
한가지 문제는 도 5의 (a)의 좌측에 나타낸 바와 같이 오목부(16) 내에 또는 오목부(16) 상에 에칭 스토퍼로서 기능하는 절연층(19) 및 층간 절연층(20)을 형성하고, 절연층들 내에 콘택트 홀을 형성할 때, 오목부(16)의 저면 상에 존재하는 그래핀층(17)이 제거된다는 문제이다.
이는 절연층(19) 및 층간 절연층(20)을 형성할 때, 공동(cavity)으로서 남는 오목부(16)에 의한 것이다. 콘택트 홀(21)을 형성하기 위한 에칭(RIE)에 있어서 이러한 공동을 통해 그래핀층(17)이 제거된다. 이러한 경우, 구리 다마신 배선층(15)의 오목부(16)의 내면을 커버하는 그래핀층(17)이 감소되어 상기 제1 실시예에 의해 얻을 수 있는 효과를 충분히 얻을 수 없을 수 있다.
다른 문제는 도 5의 (a)의 우측에 나타낸 바와 같이, 에칭에 의해 그래핀층(17)이 제거되지 않는 경우에도 콘택트 홀(21)의 저부에 구리 다마신 배선층(15)의 오목부(16)가 남아있어서, 이후, 콘택트 플러그(22)를 형성할 때 새로운 공동(23)이 형성된다는 문제이다.
공동(23)은 콘택트 플러그(22)를 채워 넣음에 있어서의 불량을 야기하고, 구리 다마신 배선층(15)과 콘택트 플러그(22) 사이의 콘택트 저항의 증가 및 둘 사이의 단선을 야기한다.
따라서, 도 5의 (b)에 나타낸 바와 같이, 제2 실시예는 구리 다마신 배선층(15)과 접속하려는 콘택트 플러그(22)가 구리 다마신 배선층(15) 상에 형성될 때, 구리 다마신 배선층(15)의 오목부를 절연층(24)으로 매립하는 구조를 제안한다.
오목부를 절연층(24)에 의해 매립할 경우, 그래핀층(17)은 절연층(24)에 의해 보호되므로, 콘택트 홀을 형성하기 위한 에칭에 의해 그래핀층(17)이 제거되지 않는다. 또한, 콘택트 홀(21)의 저부에는 구리 다마신 배선층(15)의 오목부(공동)가 존재하지 않기 때문에, 이후, 콘택트 플러그(22)를 형성할 때, 새로운 공동이 형성되지 않는다.
따라서, 콘택트 플러그(22)를 채워 넣음에 있어서의 불량이 저감되므로, 구리 다마신 배선층(15)과 콘택트 플러그(22) 사이의 콘택트 저항의 증가 및 둘 사이의 단선의 문제는 발생하지 않는다.
단, 이 경우, 콘택트 플러그(22)는 그래핀층(17)을 구성하는 적어도 1개의 그래핀 시트의 면 내 방향으로의(in-plane) 단부에 접속해야만 한다. 이는 그래핀 시트의 면 내 방향의 단부가 탄도 전도의 기점 또는 종점으로서 기능하기 때문이다.
콘택트 플러그(22)를 그래핀층(17)에 확실히 접속시키기 위해서, 예를 들어 콘택트 플러그(22)의 하단의 폭 W1을 배선 트렌치의 상단의 폭 W2과 동일하거나 크도록 설정하는 것으로 충분하다. 콘택트 플러그(22)의 하단의 폭 W1이 배선 트렌치의 상단의 폭 W2보다 작을 경우에도, 콘택트 플러그(22)가 그래핀층(17)에 접속하고 있으면 본 실시예의 효과를 얻을 수 있다.
콘택트 플러그(22)가 그래핀층(17)에 접속하고 있는 한, 콘택트 플러그(22)는, 그 이외의 층, 예를 들어 장벽 금속층(14), 구리 다마신 배선층(15), 및 절연층(24)에 동시에 접속할 수 있다.
구리 다마신 배선층(15)의 오목부를 매립할 수 있는 양호한 매립 특성(filling property)을 갖는 재료로 형성되면, 에칭 스토퍼로서 기능하는 절연층(19)을 절연층(24)으로서 사용할 수도 있다. 이 경우, 에칭 스토퍼로서 기능하는 절연층(19)은, 절연층(24)으로서, 구리 다마신 배선층(15)의 오목부를 매립한다.
절연층(24)의 재료는 층간 절연층(20)의 재료와 동일하거나 상이할 수 있다. 예를 들어, 절연층(24)은 SiN, SiCN, 또는 SiON 등으로 형성될 수 있고, 층간 절연층(20)은 TEOS 등으로 형성될 수 있다.
도 6은 제2 실시예에 따른 장치를 나타낸다. 도 7은 도 6의 VII-VII선을 따라 자른 단면도이고, 도 8은 도 6의 VIII-VIII선을 따라 자른 단면도이다.
본 실시예에서, 일 방향으로 연장되는 단일 배선은, 도 7에서는 절연층(19)으로 매립된 오목부를 갖는 부분을 갖고, 도 8에서는 오목부가 없는 부분을 갖는다.
도 7은 다마신 배선 구조 내의 보이드가 형성된 영역을 나타내고, 도 8은 다마신 배선 구조 내의 정상인 영역(보이드가 형성되지 않은 영역)을 나타낸다.
본 실시예에서는, 그래핀층(17)은 구리 다마신 배선층(15)의 오목부(16)를 매립하지 않기 때문에, 오목부(16)를 매립하는 절연층(19)은 그래핀층(17) 상에 형성된다. 본 실시예에서, 절연층(19)은 또한 에칭 스토퍼로서 기능하고, 절연층(13), 장벽 금속층(14), 배선층(15), 오목부(16) 및 그래핀층(17)의 맨 윗부분 상에 형성된다.
그래핀층(17)이 구리 다마신 배선층(15)을 촉매로서 사용하여 성장되기 때문에, 그래핀층(17)은 오목부(16) 이외의 구리 다마신 배선층(15) 상에 또한 형성된다. 그래핀층(17)을 형성하는 하나 이상의 그래핀 시트는 오목부(16) 내의 구리 다마신 배선층(15)으로부터 오목부(16)의 외측의 구리 다마신 배선층(15)으로 연장된다.
콘택트 플러그(18)는 반도체 기판 상에 형성되는 트랜지스터나 캐패시터 등의 반도체 소자를 구리 다마신 접속층(15)과 접속시킨다.
도 9는 도 6의 장치에 콘택트 플러그를 추가한 구조를 나타낸다. 도 10은 도 9의 X-X선을 따라 자른 단면도, 도 11은 도 9의 XI-XI선을 따라 자른 단면도이다.
도 10은 도 7에 대응하고, 다마신 배선 구조 내의 보이드가 형성된 영역을 나타낸다. 도 11은 도 8에 대응하고, 다마신 배선 구조 내의 정상인 영역(보이드가 형성되어 있지 않은 영역)을 나타낸다.
오목부를 매립하는 절연층(19) 상에는 층간 절연층(20)이 형성된다. 층간 절연층(20) 및 절연층(19)에는 콘택트 홀(21)이 형성되고, 각 콘택트 홀(21)에 콘택트 플러그(22)가 형성된다.
콘택트 플러그(22)는 그래핀층(17)을 구성하는 적어도 1개의 그래핀 시트의 면 내 방향의 단부와 접속된다.
예를 들어, 도 10에 나타낸 바와 같이, 구리 다마신 배선층(15)의 오목부상에서는, 콘택트 플러그(22)가 오목부 내의 그래핀층(17)을 형성하는 적어도 1개의 그래핀 시트의 면 내 방향의 단부와 접속된다.
도 12는 도 10의 영역 A를 상세하게 나타낸다. 그래핀층(17)은, 예를 들어, 1 내지 10층의 그래핀 시트로 형성되고, 콘택트 플러그(22)는 그래핀 시트의 면 내 방향의 단부와 접속된다.
또한, 도 11에 나타낸 바와 같이, 오목부 이외의 구리 다마신 배선층(15) 상에서는, 콘택트 플러그(22)가 구리 다마신 배선층(15) 상의 그래핀층(17)을 구성하는 적어도 1개의 그래핀 시트의 면 내 방향의 단부와 접속된다.
도 12는 도 11의 영역 B도 상세하게 나타낸다. 그래핀층(17)을 관통하도록 콘택트 홀을 형성함으로써, 콘택트 플러그(22)는 그래핀 시트의 면 내 방향의 단부에 접속한다.
제2 실시예에 따르면, 구리 다마신 배선층(15)의 오목부는 절연층(19)으로 매립된다. 따라서, 그래핀층(17)은 절연층(19)에 의해 보호되므로, 콘택트 홀을 형성하기 위한 에칭에서 그래핀층(17)은 제거되지 않는다.
또한, 콘택트 홀(21)의 저부에는 구리 다마신 배선층(15)의 오목부의 생성이 방지되기 때문에, 콘택트 플러그(22)을 형성할 때, 새로운 공동의 생성도 방지된다.
따라서, 콘택트 플러그(22)를 채워 넣음에 있어서의 불량이 방지되고, 구리 다마신 배선층(15)과 콘택트 플러그(22) 사이의 콘택트 저항의 증가 및 둘 사이의 단선과 같은 문제가 없다.
도 13은 제3 실시예에 따른 장치를 나타낸다. 도 14는 도 13의 XIV-XIV선을 따라 자른 단면도이고, 도 15는 도 13의 XV-XV선을 따라 자른 단면도이다.
본 실시예에서, 도 14는 다마신 배선 구조 내의 보이드가 형성된 영역을 나타내고, 도 15는 다마신 배선 구조 내의 정상인 영역(보이드가 형성되지 않은 영역)을 나타낸다.
본 실시예에서, 한 방향으로 연장되는 단일 배선은 도 14에서와 같이 그래핀층(17)으로 매립된 오목부를 갖는 부분을 포함하고, 도 15에서와 같이 오목부를 갖지 않는 부분을 포함한다.
제2 실시예에서는, 구리 다마신 배선층(15)의 오목부가 그래핀층(17)으로 완전하게 매립되지 않았기 때문에, 그래핀층(17)상에, 양호한 매립 특성을 가져서 구리 다마신 배선층(15)의 오목부를 완전하게 매립하는 절연층(19 및 24)을 형성한다. 이와 비교하여, 본 실시예는 그래핀층(17)에 의해 구리 다마신 배선층(15)의 오목부를 완전하게 매립하여 제2 실시예와 같은 효과를 얻는 구조를 제안한다.
본 실시예에서는, 그래핀층(17)이 구리 다마신 배선층(15)의 오목부(16)를 완전하게 매립하기 때문에, 구리 다마신 배선층(15) 상의 콘택트 홀을 형성하기 위한 에칭에서 오목부(16) 내 그래핀층(17)이 제거되지 않는다. 또한, 구리 다마신 배선층(15)의 오목부(공동)가 없기 때문에, 이후, 콘택트 플러그를 형성할 때 새로운 공동이 형성되지 않는다.
제3 실시예에 따르면, 그래핀층(17)은 구리 다마신 배선층(15)의 오목부(16)를 완전하게 매립하였으므로, 제2 실시예와 같은 방식으로, 구리 다마신 배선층(15) 상에 콘택트 홀을 형성하기 위한 에칭에서 오목부(16) 내의 그래핀층(17)이 제거되지 않는다. 또한, 오목부를 포함하는 구리 다마신 배선층(15)의 생성이 방지되기 때문에, 이후, 콘택트 플러그를 형성할 때 새로운 공동이 방지된다.
따라서, 콘택트 플러그를 채워 넣음에 있어서의 불량이 방지되고, 구리 다마신 배선층(15)과 그것과 접속된 콘택트 플러그 사이의 콘택트 저항의 증가, 및 둘 사이의 단선과 같은 문제가 없다.
제3 실시예는 제1 또는 제2 실시예를 조합하여 사용될 수 있다. 미세화된 장치에 사용되는 배선층은 보다 얇고 길게 이루어져 있고, 배선 폭은 변동된다. 이에 의해, 배선층에 형성되는 오목부의 크기도 다양하다. 또한, 장치에 사용되는 배선층에는, 넓은 배선층, 좁은 배선층 등, 다양한 종류가 존재한다. 배선층의 종류에 따라 배선층에 형성되는 오목부의 크기도 다양해 진다. 따라서, 작은 크기의 오목부는 그래핀층으로 매립되고, 큰 크기의 오목부는 그래핀층만으로는 매립되지 않을 수 있다.
상기 구조에서 본 실시예의 기본 효과(제1 실시예에 의해 얻어지는 효과)를 얻을 수 있기 때문에, 본 실시예는 상기 구조라도 유효하다 여겨질 수 있다. 단, 오목부의 크기와 상관없이, 그래핀층을 형성하는 그래핀 시트의 수를 제어하는 것에 의해, 모든 오목부를 그래핀층으로 매립하는 것이 가능하다.
도 16은 제4 실시예에 따른 장치를 나타낸다.
장치(LSI)가 소형화되고 배선 폭이 한층 더 좁아지면, 도 16의 (a)에 나타낸 바와 같이, 구리 그래핀 배선층(15)은 장벽 금속층(14)의 일부를 커버하지 않는 경우가 있다. 이러한 상태가 발생하면, 그래핀층을 구리 다마신 배선층(15)의 오목부(16)의 전체 내면 상에 형성하는 것이 어렵게 된다. 이는, 그래핀층이 구리 다마신 배선층(15)을 촉매로서 사용하여 성장되기 때문이다.
따라서, 제4 실시예에서는, 장벽 금속층(14)은 그래핀층의 촉매로서 사용될 수 있는 재료로 형성된다. 단, 장벽 금속층(14)은 구리 다마신 배선층(15)을 형성하는 원소의 확산을 방지하는 기능을 가져야 한다.
구리 다마신 배선층(구리 또는 구리 합금)(15)을 형성하는 원소의 확산을 방지하고, 그래핀층의 촉매로 사용될 수 있는 재료로서, 본 실시예에서는 코발트(Co) 또는 코발트 합금을 제안한다. 구체적으로, 장벽 금속층(14)은 코발트를 포함한다.
상기 구조에 따르면, 구리 다마신 배선층(15)이 오목부(16) 내에서 장벽 금속층(14)의 일부를 커버하지 않는 경우에도, 코발트를 포함하는 장벽 금속층(14)과 구리 다마신 배선층(15)이 그래핀층의 촉매로서 기능하여, 도 16의 (b)에 나타낸 바와 같이, 그래핀층(17)은 구리 다마신 배선층(15)의 오목부(16)의 전체 내면에 형성될 수 있다.
제4 실시예는 제1 내지 제3 실시예의 장벽 금속층에 적용 가능하다.
도 17 내지 도 19는 제5 실시예에 따른 장치를 나타낸다.
장치(LSIs)는 다른 배선 폭을 갖는 다양한 종류의 구리 다마신 배선층을 포함하는 것이 일반적이다. 구체적으로, 좁은 배선 폭을 갖는 구리 다마신 배선층에는 상기 오목부가 형성되고, 넓은 배선 폭을 갖는 구리 다마신 배선층에는 상기 오목부가 형성되지 않을 수 있다.
도 17의 예시는 제1 실시예의 구조(도 2 및 도 3)에 관한 것으로서, 오목부를 포함하는 구리 다마신 배선층(15)(좌측)과 배선 트렌치를 완전하게 매립한 정상인 구리 다마신 배선층(15)(우측)이 한 장치 내에 함께 존재하는 상태를 나타낸다.
정상인 부분에서, 그래핀층(적어도 1개의 그래핀 시트)(17)의 하단은 배선 트렌치의 상단보다 높다.
도 18의 예시는 제2 실시예의 구조(도 7 및 도 8)에 관한 것으로서, 오목부를 포함하는 구리 다마신 배선층(15)(좌측)과 배선 트렌치를 완전하게 매립한 정상인 구리 다마신 배선층(15)(우측)이 한 장치 내에 함께 존재하는 상태를 나타낸다.
본 예시에서도, 정상인 부분에서, 그래핀층(적어도 1개의 그래핀 시트)(17)의 하단은 배선 트렌치의 상단보다 높다.
도 19의 예시는, 제3 실시예의 구조(도 14 및 도 15)에 관한 것으로서, 오목부를 포함하는 구리 다마신 배선층(15)(좌측)과 배선 트렌치를 완전하게 매립한 정상인 구리 다마신 배선층(15)(우측)이 한 장치 내에 함께 존재하는 상태를 나타낸다.
본 예시에서도, 정상인 부분에서, 그래핀층(적어도 1개의 그래핀 시트)(17)의 하단은 배선 트렌치의 상단보다 높다.
도 20 내지 도 27은 제2 실시예에 따른 장치를 제조하는 방법을 나타낸다. 이하, 가장 많은 수의 구성 요소를 갖는 제2 실시예의 구조를 설명한다. 제1, 제3, 제4 및 제5 실시예에 따른 구조의 제조 방법은, 이하에 설명하는 제2 실시예에 따른 구조의 제조 방법을 적용함으로써 용이하게 실현될 수 있다.
우선, 도 20에 나타낸 바와 같이, 트랜지스터, 캐패시터 등의 반도체 장치가 형성되어 있는 반도체 기판이 절연층으로 커버되고, 절연층 상에 하부 배선층(25)이 형성된다. 이후, 하부 배선층(25) 상에 층간 절연층(11)이 형성되고, 층간 절연층(11)에 하부 배선층(25)에 도달하는 콘택트 플러그(18)가 형성된다.
본 예시는 하부 배선층(25) 상에 콘택트 플러그(18)가 접속되는 경우를 나타냈지만, 콘택트 플러그(18)는 반도체 기판, 반도체기판 상의 트랜지스터 또는 캐패시터와 직접 접속될 수 있다.
층간 절연층(11)은 TEOS 등의 실리콘을 포함하는 산화층으로 형성되고, 콘택트 플러그(18)는 W, Cu, Al 등의 단일 금속층으로 형성된다. 콘택트 플러그(18)를 형성하는 금속 원소의 확산을 방지할 목적으로, 콘택트 플러그(18)의 하층으로서 장벽 금속층을 형성할 수 있다. 장벽 금속층은 Ta, Ti, Ru, Mn, Co 등의 금속 재료와, 이것들의 질화물이나 산화물로 형성된다.
본 예시에서는, 콘택트 플러그(18)는 콘택트 플러그(18) 위에 형성되는 후술하는 구리 다마신 배선층(단일 다마신 배선층)과는 별도로 형성된다. 그러나, 콘택트 플러그(18)는 콘택트 플러그(18) 위에 형성되는 구리 다마신 배선층과 동시에 형성될 수 있다(듀얼(dual) 다마신 배선층).
이후, CVD법 등에 의해, 층간 절연층(11) 상에 에칭 스토퍼층(예를 들어, 질화 실리콘층)(12)이 형성된다. 이어서, CVD법에 의해, 에칭 스토퍼층(12) 상에 층간 절연층(예를 들어, TEOS 등의 실리콘을 포함하는 산화층)(13)이 형성된다.
에칭 스토퍼층(12)은 층간 절연층(11 및 13)에 대하여 에칭 선택비가 큰 재료로 형성된다. 단, 층간 절연층(11)과 층간 절연층(13)이 다른 재료로 형성되어 둘 사이의 에칭 선택비가 설정되어 있을 때는, 에칭 스토퍼층(12)을 생략할 수 있다,
다음으로, 도 21에 나타낸 바와 같이, PEP(photoengraving process) 등에 의해, 층간 절연층(13) 상에 레지스트 패턴을 형성한다. 레지스트 패턴을 마스크로서 사용하여, RIE(reactive ion etching) 등에 의해 층간 절연층(13)을 에칭되면, 층간 절연층(13)에는 콘택트 플러그(18)에 도달하는 배선 트렌치(10)가 형성된다.
우선, 층간 절연층(13)이 에칭되기 쉬운 조건 하에서 층간 절연층(13)을 에칭한 후, 에칭 스토퍼층(12)이 에칭되기 쉬운 조건 하에서 에칭 스토퍼층(12)을 에칭함으로써, 배선 트렌치(10)의 깊이를 균일하게 할 수 있다.
이후, 레지스트 패턴은 제거된다.
다음으로, 도 22에 나타낸 바와 같이, 층간 절연층(13)과 배선 트렌치(10)의 내면 상에, 장벽 금속층(14)이 형성된다. 장벽 금속층(14)은 구리 원소의 확산을 방지하는 기능을 갖는 금속 재료, 예를 들어 두께 약 5nm의 Ta로 형성된다. 장벽 금속층(14)은, PVD법, CVD법, ALD(atomic layer deposition)법 등의 방법을 사용하여 형성될 수 있다. 장벽 금속층(14)은 Ta 이외에도, Ti, Ru, Co, Mn 등의 금속 재료, 또는 이것들의 질화물이나 산화물로 형성될 수 있다.
이후, 장벽 금속층(14) 상에, 전계 도금의 캐소드극으로서 기능하는 구리 시드층(15A)이 형성된다. 구리 시드층(15A)은 일반적으로 스퍼터링법으로 형성된다. 이는 구리층이 증기압과 관련하여 CVD법에 의해 형성되기 어렵기 때문이다.
스퍼터링법의 커버리지(막 형성 균일성)가 CVD법의 커버리지보다 낮다고 알려져 있다. 따라서, 배선 트렌치(10)의 폭이 좁고, 예를 들어 10nm 이하가 되면, 배선 트렌치(10)의 정면의 폭에서의 구리의 형성 속도는 증가하고, 배선 트렌치(10)의 측면에서의 구리의 형성 속도는 감소한다. 이에 따라, 구리 시드층(15A)은 배선 트렌치(10)의 정면의 폭에서 핀치 오프되고, 배선 트렌치(10) 내에는 상부가 구리 시드층(15A)에 의해 닫혀진 보이드가 형성된다.
배선 트렌치(10)를 형성하기 위한 리소그래피 및 에칭에 있어서의 공정 변동(processing fluctuations)도 보이드의 생성 요인이 된다. 예를 들어, 배선 트렌치(10)에 보이드가 형성되지 않는 조건(배선 폭 및 구리의 퇴적 방법 등)하에서 구리 시드층(15A)이 형성된 경우에도, 상기 공정 변동에 의해 배선 트렌치(10)의 폭이 변동된다. 이러한 변동 때문에, 배선 트렌치(10)는 매립 불량이 발생하는 부분과 매립 불량이 발생하지 않는 부분을 포함한다.
도 22의 좌측은 배선 트렌치(10) 내에 보이드가 형성된 매립 불량의 상태(피복리지가 불량한 상태)을 나타내고, 도 22의 우측은 배선 트렌치(10) 내에 구리 시드층(15A)이 양호한 커버리지를 갖고 형성된 상태를 나타낸다.
다음으로, 도 23에 나타낸 바와 같이, 전기 도금(electroplating)법에 의해, 도 22의 구리 시드층(15A) 상에 구리층이 적층됨으로써, 구리 다마신 배선층(15)이 형성된다. 이 공정에서, 상부가 닫혀진 보이드를 갖는 매립 불량을 포함하는 부분(도 23의 좌측)에서는, 도금액이 보이드로 진입할 수 없다. 그 결과, 이 부분에 보이드가 남게 된다.
보이드의 상부가 열려 있어도, 개구부의 폭이 작을 때는, 도금액이 충분히 보이드로 진입할 수 없다. 이 때문에, 보이드를 완전하게 매립하도록 도금을 행하지 않을 수 있고, 보이드가 남을 수 있다.
이와 비교하여, 매립 불량이 발생하지 않는 정상인 부분(도 23의 우측)에서는, 도금액이 충분하게 배선 트렌치(10)를 매립함으로써, 그 부분이 구리 다마신 배선층(15)으로 매립된다.
다음으로, 도 24에 나타낸 바와 같이, CMP 등에 의해, 구리 다마신 배선층(15)이 연마되고, 층간 절연층(13) 상의 과잉 구리 다마신 배선층(15)을 제거한다. 그 결과, 도 24의 좌측에 나타낸 바와 같이, 매립 불량을 포함하는 부분에서는, 배선 트렌치(10)에 오목부(16)가 형성된다. 이와 비교하여, 정상인 부분에서는 배선 트렌치(10)에 배선 트렌치(10)를 완전하게 매립하는 구리 다마신 배선층(15)이 형성된다.
다음으로, 도 25에 나타낸 바와 같이, 구리 다마신 배선층(15)을 촉매로서 사용하여, CVD법에 의해 적어도 1개의 구리 다마신 배선층으로 형성되는 그래핀층(17)이 형성된다.
그 결과, 도 25의 좌측에 나타낸 바와 같이, 매립 불량을 포함하는 부분에서는, 배선 트렌치(10)의 오목부(16)의 내면 상, 즉, 구리 다마신 배선층(15) 상에, 오목부(16)를 매립하지 않은 그래핀층(17)이 형성된다. 이러한 구조에서, 그래핀층(17)은 오목부(16)을 완전하게 매립할 수 있다. 그러한 경우, 제3 실시예의 구조를 얻을 수 있다.
이와 비교하여, 도 25의 우측에 나타낸 바와 같이, 정상인 부분에서는, 배선 트렌치(10) 내의 구리 다마신 배선층(15) 상에 그래핀층(17)이 형성된다.
그래핀층(17)을 CVD법에 의해 형성하는데 사용되는 탄소 소스로서는, 메탄 및 에틸렌 등의 탄화 수소계 가스 또는 그 혼합 가스를 사용하고, 캐리어 가스로서 수소나 레어 가스(rare gas)를 사용한다. 그래핀층(17)을 형성하는 그래핀 시트 수는 1 내지 10의 범위 내로 하는 것이 바람직하다. 그래핀 시트수는 시트 간의 간섭을 방지하는 관점에서 될 수 있는 한 적은 쪽이 바람직하며, 1개일 수 있다.
다음으로, 도 26에 나타낸 바와 같이, 층간 절연층(13) 상에 에칭 스토퍼층(19)이 형성된다. 본 예시에서는, 에칭 스토퍼층(19)이 매립 불량을 포함하는 부분에 형성되는 오목부를 매립하는 절연층으로서 사용된다. 에칭 스토퍼층(19)은 오목부의 매립성을 향상시키기 위해서, ALD법 및 열 CVD법 등의 퇴적으로 형성된다. 에칭 스토퍼층(19)은, 예를 들어 미세한 구조를 가지는 SiN으로 형성된다.
본 예시에서 에칭 스토퍼층(19)을 배선 트렌치의 오목부를 매립하는 절연층으로서 사용하였지만, 에칭 스토퍼층(19)과는 별도로, 배선 트렌치의 오목부를 매립하기 위해서만의 절연층을 별도로 형성할 수 있다.
이후, 에칭 스토퍼층(19) 상에 층간 절연층(20)을 형성한다.
최후에, 도 27에 나타낸 바와 같이, PEP에 의해 층간 절연층(20) 상에 레지스트 패턴을 형성하고, 레지스트 패턴을 마스크로서 사용하여, RIE에 의해 구리 다마신 배선층(15)에 도달하는 콘택트 홀(21)이 형성된다.
콘택트 홀(21)을 형성하기 위해서, 우선, 층간 절연층(20)이 에칭되기 쉬운 조건 하에서 층간 절연층(20)을 에칭한 후, 에칭 스토퍼층(19)이 에칭되기 쉬운 조건 하에서 에칭 스토퍼층(19)을 에칭한다. 따라서, 콘택트 홀(21)의 깊이는 균일하게 된다.
이후, 레지스트 패턴은 제거된다.
그리고, 콘택트 플러그(22)는 각 콘택트 홀(21)을 매립함으로써, 제2 실시예의 배선 구조를 완성한다.
콘택트 플러그(22)는 콘택트 플러그(18)과 마찬가지로, W, Cu, 및 Al 등의 단일 금속층으로 형성된다. 또한, 콘택트 플러그(22)는 콘택트 플러그(22)를 구성하는 금속 원소의 확산을 방지할 목적으로, 장벽 금속층이 하층으로서 제공될 수 있다. 장벽 금속층은 Ta, Ti, Ru, Mn, Co 등의 금속 재료, 또는 이것들의 질화물이나 산화물로 형성된다.
상기는 각 실시예의 배선 구조를 실현하기 위한 공정의 흐름이다.
도 28은 제1 내지 제5 실시예를 NAND 플래시 메모리에 적용했을 경우를 나타낸다.
NAND 플래시 메모리의 주요 구성 요소는 메모리 셀 어레이와 주변 회로(논리 회로)이다. 메모리 셀 어레이의 대용량화 때문에, 메모리 셀 어레이는 최소 공정 크기로 형성되는 것이 일반적이다. 예를 들어, 워드선 또는 비트선은 좁고 길게 되는 경향이 있다. 워드선 또는 비트선은 변동에 의해 배선 폭이 다를 수 있다. 또한, 워드선 또는 비트선의 단부는 테이퍼 형상인 경향이 있고, 워드선 또는 비트선의 접속부는 단부 상에 제공된다. 구체적으로, 콘택트 플러그는 구리 다마신 배선층의 오목부 상에 제공되는 경우가 많다. 따라서, 제2 및 제3 실시예를 NAND 플래시 메모리의 워드선 또는 비트선에 적용하는 것은 매우 효과적이다.
한편, 주변 회로에는 메모리 셀 어레이의 워드선 또는 비트선의 폭보다 넓은 배선 폭을 갖는 구리 다마신 배선층(15)이 제공된다. 구리 다마신 배선층(15)이 배선 트렌치를 완전히 매립하기 때문에, 제1 내지 제3 실시예에서 설명된 바와 같이, 콘택트 플러그(22)가 구리 다마신 배선층(15) 상의 그래핀층(17)을 관통하는 방식으로 콘택트 플러그(22)가 구리 다마신 배선층(15)과 접속된다. 이러한 구조를 채택함으로써, 콘택트 플러그(22)는 그래핀층(17)을 형성하는 적어도 1개의 그래핀 시트의 면 내 방향의 단부와 접속되므로, 주변 회로에서의 구리 다마신 배선층(15)의 저저항화를 이루고, 신뢰성을 향상할 수 있다.
전술된 바와 같이, 실시예에 따르면, 보이드가 있더라도 높은 신뢰성을 보장할 수 있는 배선 구조를 제공할 수 있다.
특정 실시예가 설명되었지만, 이러한 실시예는 단지 예시로서 제시된 것이며, 본 발명의 범위를 한정시키려는 의도는 아니다. 즉, 본원에 설명된 새로운 방법 및 시스템은 다른 다양한 형태로 구현될 수 있다. 또한, 본 발명의 요지를 벗어나지 않고 본원에 설명된 방법 및 시스템의 형태에 여러 생략, 대체 및 변경이 가능하다. 첨부된 청구범위 및 그 등가물은 그러한 형태 또는 수정을 본원의 요지 및 범위 내에 있는 한 커버한다는 것을 의도한다.
11: 절연층
10: 에칭 스토퍼
14: 장벽 금속층
16: 오목부

Claims (15)

  1. 장치로서,
    제1 트렌치(trench)를 갖는 제1 절연층;
    상기 제1 트렌치 내의 제1 배선층(interconnect layer) - 상기 제1 배선층은 구리를 포함하며 상기 제1 배선층의 상기 구리 내에 오목부를 포함함 - ; 및
    상기 오목부의 내면 상의 제1 그래핀 시트(graphene sheet)
    를 포함하는, 장치.
  2. 제1항에 있어서,
    상기 제1 절연층의 제2 트렌치 내의 제2 배선층 - 상기 제2 배선층은 구리를 포함함 -; 및
    상기 제2 배선층 상의 제2 그래핀 시트 - 상기 제2 그래핀 시트는 상기 제2 트렌치의 상단보다 높은 하단을 가짐 - 를 더 포함하는, 장치.
  3. 제1항에 있어서,
    상기 제1 배선층의 상기 오목부 내에 형성된 제2 절연층을 더 포함하는, 장치.
  4. 제1항에 있어서,
    상기 오목부는 보이드(void)와 위스커 형태(whisker shape)를 갖는 트렌치 중 하나인, 장치.
  5. 제1항에 있어서,
    상기 제1 트렌치는 한 방향으로 연장되고, 상기 방향에 수직한 평면을 따라 자른 제1 단면도에서, 상기 오목부는 상기 제1 배선층의 상기 구리 내에 형성되어 있고, 상기 방향에 수직한 평면을 따라 자른 상기 제1 단면도가 아닌 제2 단면도에서, 상기 오목부는 상기 제1 배선층의 구리 내에 형성되지 않은, 장치.
  6. 제1항에 있어서,
    상기 제1 그래핀 시트 상의 제2 절연층 - 상기 제2 절연층은 상기 오목부를 매립함 -; 및
    상기 제1 그래핀 시트의 면 내 방향(in-plane direction)의 단부와 접속하는 콘택트 플러그를 더 포함하고,
    상기 제1 그래핀 시트는 상기 오목부를 제외하고 상기 제1 배선층 상에 제공되고, 상기 오목부를 매립하지 않는, 장치.
  7. 제6항에 있어서,
    상기 제1 절연층의 제2 트렌치 내의 제2 배선층 - 상기 제2 배선층은 구리를 포함함 -; 및
    상기 제2 배선층 상의 제2 그래핀 시트 - 상기 제2 그래핀 시트는 상기 제2 트렌치의 상단보다 높은 하단을 가짐 -
    를 더 포함하는, 장치.
  8. 제6항에 있어서,
    상기 오목부는 보이드와 위스커 형태를 갖는 트렌치 중 하나인, 장치.
  9. 제1항에 있어서,
    상기 제1 그래핀 시트의 면 내 방향의 단부와 접속하는 콘택트 플러그를 더 포함하고,
    상기 제1 그래핀 시트는 상기 오목부를 제외하고 제1 배선층 상에 제공되고, 상기 오목부를 매립하는, 장치.
  10. 제9항에 있어서,
    상기 제1 절연층의 제2 트렌치 내의 제2 배선층 - 상기 제2 배선층은 구리를 포함함 -; 및
    상기 제2 배선층 상의 제2 그래핀 시트 - 상기 제2 그래핀 시트는 상기 제2 트렌치의 상단보다 높은 하단을 가짐 -
    를 더 포함하는, 장치.
  11. 제9항에 있어서,
    상기 제1 배선층은 다마신(damascene) 배선 구조를 갖는, 장치.
  12. 제9항에 있어서,
    상기 오목부는 보이드와 위스커 형태를 갖는 트렌치 중 하나인, 장치.
  13. 제1항에 있어서,
    상기 제1 트렌치의 내면 상의 장벽 금속층 - 상기 장벽 금속층은 코발트를 포함하고 상기 제1 트렌치를 매립하지 않음 - 을 더 포함하고,
    상기 제1 배선층은 상기 장벽 금속층 상에 제공되고, 상기 오목부 내의 일 부에서는 상기 장벽 금속층을 커버하지 않는, 장치.
  14. 제13항에 있어서,
    상기 제1 절연층의 제2 트렌치 내의 제2 배선층 - 상기 제2 배선층은 구리를 포함함 -; 및
    상기 제2 배선층 상의 제2 그래핀 시트 - 상기 제2 그래핀 시트는 상기 제2 트렌치의 상단보다 높은 하단을 가짐 -
    를 더 포함하는, 장치.
  15. 제13항에 있어서,
    상기 오목부는 보이드와 위스커 형태를 갖는 트렌치 중 하나인, 장치.
KR1020110092992A 2010-10-05 2011-09-15 반도체 장치 KR101311032B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-226017 2010-10-05
JP2010226017A JP5637795B2 (ja) 2010-10-05 2010-10-05 装置

Publications (2)

Publication Number Publication Date
KR20120035855A true KR20120035855A (ko) 2012-04-16
KR101311032B1 KR101311032B1 (ko) 2013-09-24

Family

ID=45889096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110092992A KR101311032B1 (ko) 2010-10-05 2011-09-15 반도체 장치

Country Status (4)

Country Link
US (1) US8410608B2 (ko)
JP (1) JP5637795B2 (ko)
KR (1) KR101311032B1 (ko)
TW (1) TWI501299B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946903B2 (en) 2010-07-09 2015-02-03 Micron Technology, Inc. Electrically conductive laminate structure containing graphene region
JP2012199520A (ja) * 2011-03-10 2012-10-18 Toshiba Corp 半導体装置およびその製造方法
US8482126B2 (en) 2011-09-02 2013-07-09 Kabushiki Kaisha Toshiba Semiconductor device
WO2013096273A1 (en) * 2011-12-20 2013-06-27 University Of Florida Research Foundation, Inc. Graphene-based metal diffusion barrier
US9472450B2 (en) 2012-05-10 2016-10-18 Samsung Electronics Co., Ltd. Graphene cap for copper interconnect structures
US8647978B1 (en) * 2012-07-18 2014-02-11 International Business Machines Corporation Use of graphene to limit copper surface oxidation, diffusion and electromigration in interconnect structures
CN103632922A (zh) * 2012-08-20 2014-03-12 中国科学院微电子研究所 一种半导体结构及其制造方法
US8952258B2 (en) 2012-09-21 2015-02-10 International Business Machines Corporation Implementing graphene interconnect for high conductivity applications
US9293412B2 (en) 2012-12-17 2016-03-22 International Business Machines Corporation Graphene and metal interconnects with reduced contact resistance
US9202743B2 (en) * 2012-12-17 2015-12-01 International Business Machines Corporation Graphene and metal interconnects
US9437425B2 (en) * 2013-01-11 2016-09-06 Solan, LLC Methods for integrating lead and graphene growth and devices formed therefrom
JP5813678B2 (ja) * 2013-02-15 2015-11-17 株式会社東芝 半導体装置
JP5583236B1 (ja) * 2013-03-19 2014-09-03 株式会社東芝 グラフェン配線
JP5826783B2 (ja) * 2013-03-25 2015-12-02 株式会社東芝 半導体装置
US9209136B2 (en) * 2013-04-01 2015-12-08 Intel Corporation Hybrid carbon-metal interconnect structures
US9431346B2 (en) 2013-04-30 2016-08-30 GlobalFoundries, Inc. Graphene-metal E-fuse
US9257391B2 (en) * 2013-04-30 2016-02-09 GlobalFoundries, Inc. Hybrid graphene-metal interconnect structures
US9536830B2 (en) 2013-05-09 2017-01-03 Globalfoundries Inc. High performance refractory metal / copper interconnects to eliminate electromigration
US9171801B2 (en) 2013-05-09 2015-10-27 Globalfoundries U.S. 2 Llc E-fuse with hybrid metallization
US9305879B2 (en) 2013-05-09 2016-04-05 Globalfoundries Inc. E-fuse with hybrid metallization
JP2015138901A (ja) * 2014-01-23 2015-07-30 株式会社東芝 半導体装置及びその製造方法
JP6353308B2 (ja) * 2014-07-24 2018-07-04 株式会社カネカ 配線材料、配線材料の製造方法、および配線材料を用いた配線板の製造方法
KR20160020870A (ko) * 2014-08-14 2016-02-24 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2016063095A (ja) 2014-09-18 2016-04-25 株式会社東芝 配線及びその製造方法
JP2016063096A (ja) 2014-09-18 2016-04-25 株式会社東芝 グラフェン配線とその製造方法
US9252080B1 (en) * 2014-10-15 2016-02-02 Globalfoundries Inc. Dielectric cover for a through silicon via
US9412654B1 (en) 2015-04-27 2016-08-09 International Business Machines Corporation Graphene sacrificial deposition layer on beol copper liner-seed for mitigating queue-time issues between liner and plating step
JP2017050419A (ja) 2015-09-02 2017-03-09 株式会社東芝 半導体装置とその製造方法
JP6077076B1 (ja) 2015-09-11 2017-02-08 株式会社東芝 グラフェン配線構造及びグラフェン配線構造の作製方法
KR102310404B1 (ko) 2015-11-05 2021-10-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN107564888B (zh) 2016-07-01 2020-09-15 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
WO2018063289A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Graphene nanoribbon interconnects and interconnect liners
WO2018063281A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Graphene nanoribbon interconnects and interconnect liners
US11233030B1 (en) * 2017-06-30 2022-01-25 Rockwell Collins, Inc. Microfluidic manufactured mesoscopic microelectronics interconnect
JP2023531617A (ja) * 2020-06-23 2023-07-25 ラム リサーチ コーポレーション 阻害剤としてグラフェンを使用する選択的堆積
KR20220019175A (ko) 2020-08-07 2022-02-16 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
US20230090280A1 (en) * 2021-09-23 2023-03-23 Applied Materials, Inc. Selective graphene deposition

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020160111A1 (en) * 2001-04-25 2002-10-31 Yi Sun Method for fabrication of field emission devices using carbon nanotube film as a cathode
JP4338948B2 (ja) * 2002-08-01 2009-10-07 株式会社半導体エネルギー研究所 カーボンナノチューブ半導体素子の作製方法
JP2006120730A (ja) * 2004-10-19 2006-05-11 Fujitsu Ltd 層間配線に多層カーボンナノチューブを用いる配線構造及びその製造方法
JP2006148063A (ja) * 2004-10-22 2006-06-08 Renesas Technology Corp 配線構造、半導体装置、ｍｒａｍおよび半導体装置の製造方法
JP2009070911A (ja) * 2007-09-11 2009-04-02 Fujitsu Ltd 配線構造体、半導体装置および配線構造体の製造方法
US8467224B2 (en) * 2008-04-11 2013-06-18 Sandisk 3D Llc Damascene integration methods for graphitic films in three-dimensional memories and memories formed therefrom
JP5470779B2 (ja) * 2008-09-03 2014-04-16 富士通株式会社 集積回路装置の製造方法
JP2010212619A (ja) * 2009-03-12 2010-09-24 Toshiba Corp グラフェンの作製方法、グラフェン、グラフェン作製装置及び半導体素子
JP5395542B2 (ja) 2009-07-13 2014-01-22 株式会社東芝 半導体装置
JP5692794B2 (ja) * 2010-03-17 2015-04-01 独立行政法人産業技術総合研究所 透明導電性炭素膜の製造方法
JP5242643B2 (ja) 2010-08-31 2013-07-24 株式会社東芝 半導体装置
JP2012080005A (ja) 2010-10-05 2012-04-19 Toshiba Corp グラフェン配線およびその製造方法
JP5550515B2 (ja) 2010-10-05 2014-07-16 株式会社東芝 グラフェン配線およびその製造方法

Also Published As

Publication number Publication date
TWI501299B (zh) 2015-09-21
US8410608B2 (en) 2013-04-02
TW201232637A (en) 2012-08-01
JP5637795B2 (ja) 2014-12-10
JP2012080014A (ja) 2012-04-19
KR101311032B1 (ko) 2013-09-24
US20120080796A1 (en) 2012-04-05

Similar Documents

Publication Publication Date Title
KR101311032B1 (ko) 반도체 장치
TWI423327B (zh) 降低後段製程配線結構之整體介電常數的處理整合系統
US7348672B2 (en) Interconnects with improved reliability
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
JP2002289690A (ja) 集積回路および集積回路を製造する方法
KR100426904B1 (ko) 전극간의 접속 구조 및 그 제조 방법
KR20050015190A (ko) 보이드 발생이 방지되는 금속배선구조 및 금속배선방법
US8836126B2 (en) Semiconductor device having insulating layers containing oxygen and a barrier layer containing manganese
US9299643B2 (en) Ruthenium interconnect with high aspect ratio and method of fabrication thereof
KR100407449B1 (ko) 반도체 장치의 제조 방법
KR100562985B1 (ko) 반도체 소자의 금속배선 형성방법
KR100749367B1 (ko) 반도체 소자의 금속배선 및 그의 제조방법
US7902065B2 (en) Multi-layered metal line having an improved diffusion barrier of a semiconductor device and method for forming the same
JP2006196642A (ja) 半導体装置およびその製造方法
US20040256733A1 (en) Method for manufacturing a semiconductor device and a semiconductor device
KR100909176B1 (ko) 반도체 소자의 금속 배선 형성 방법
US8278758B1 (en) Multilevel reservoirs for integrated circuit interconnects
JP5424551B2 (ja) 半導体装置
KR100462759B1 (ko) 확산 장벽층을 갖는 금속 배선 및 그 제조 방법
CN109216265B (zh) 一种形成金属扩散阻挡层的方法
US20200043856A1 (en) Semiconductor device and method of manufacturing the same
JP2014183207A (ja) 半導体装置及びその製造方法
KR100703097B1 (ko) 반도체 장치
KR20080114057A (ko) 반도체 소자의 배선 및 그의 형성방법
KR20060038785A (ko) 반도체 소자의 콘택 구조 및 그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee