KR20050015190A - 보이드 발생이 방지되는 금속배선구조 및 금속배선방법 - Google Patents

보이드 발생이 방지되는 금속배선구조 및 금속배선방법

Info

Publication number
KR20050015190A
KR20050015190A KR1020030053890A KR20030053890A KR20050015190A KR 20050015190 A KR20050015190 A KR 20050015190A KR 1020030053890 A KR1020030053890 A KR 1020030053890A KR 20030053890 A KR20030053890 A KR 20030053890A KR 20050015190 A KR20050015190 A KR 20050015190A
Authority
KR
South Korea
Prior art keywords
layer
film
trench
pattern
contact hole
Prior art date
Application number
KR1020030053890A
Other languages
English (en)
Other versions
KR100555513B1 (ko
Inventor
안정훈
이효종
이경태
이경우
이수근
서봉석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030053890A priority Critical patent/KR100555513B1/ko
Priority to US10/891,062 priority patent/US6953745B2/en
Priority to JP2004222508A priority patent/JP4852234B2/ja
Priority to CNB2004100558141A priority patent/CN100392853C/zh
Publication of KR20050015190A publication Critical patent/KR20050015190A/ko
Application granted granted Critical
Publication of KR100555513B1 publication Critical patent/KR100555513B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal

Abstract

본 발명의 금속배선구조는, 제1 층간절연막 내에 배치된 하부금속배선막패턴을 포함한다. 제1 층간절연막 및 하부금속막패턴 위에는 하부금속막패턴의 일부표면을 노출시키는 비아컨택홀을 갖는 금속간절연막이 배치된다. 금속간절연막 위에는 비아컨택홀을 노출시키는 트랜치를 갖는 제2 층간절연막을 배치시킨다. 비아컨택홀의 측면 및 제2 하부금속배선막패턴의 노출표면 위에는 장벽금속층이 형성된다. 장벽금속층 위에는 비아컨택홀 내부를 채우고 트랜치의 일부를 채우는 제1 상부금속배선막패턴이 배치된다. 제1 상부금속배선막패턴 위에는 보이드확산방지막이 배치된다. 그리고 보이드확산방지막 위에는 트랜치 내부를 모두 채우는 제2 상부금속배선막패턴이 배치된다.

Description

보이드 발생이 방지되는 금속배선구조 및 금속배선방법{Metal Interconnection for avoiding void and method for fabricating the same}
본 발명은 반도체소자의 금속배선구조 및 금속배선방법에 관한 것으로서, 특히 비아컨택 내의 보이드 발생이 방지되는 금속배선구조 및 금속배선방법에 관한 것이다.
최근 반도체소자의 고속화에 대한 많은 요구로 인하여 금속배선으로서 기존의 알루미늄배선 대신에 구리배선이 각광받고 있다. 대략 2.74μΩ-㎝의 비저항을 갖는 알루미늄에 비하여 구리는 대략 1.72μΩ-㎝의 낮은 비저항을 가지므로, 구리배선이 채용된 반도체소자는 알루미늄배선을 채용한 반도체소자에 비하여 향상된 성능을 나타낼 수 있다. 이 외에도 구리배선은 저온공정으로 형성할 수 있으므로 금속간절연막으로서 저유전율을 갖는 물질막을 사용할 수 있으며, 이에 따라 신호전달지연(RC delay)을 현저하게 감소시킬 수 있다는 이점도 제공된다. 그러나 알루미늄배선패턴을 형성하는 것보다 구리배선패턴을 형성하는 것이 더 어려운데 그 이유는 구리가 알루미늄에 비하여 식각이 더 어렵기 때문이다. 그러나 최근에는 다마신(damascene)공정을 적용하여 구리배선패턴을 형성함으로써 이와 같은 문제가 제거되었으며, 거의 모든 반도체분야에서 알루미늄배선 대신 구리배선을 사용하고 있는 추세이다.
다마신공정을 사용하여 구리배선을 형성하기 위해서는, 먼저 하부구리배선막 위에 순차적으로 적층되는 금속간절연막패턴 및 층간절연막패턴을 형성한다. 금속간절연막패턴은 하부구리배선막의 일부 표면을 노출시키는 비아컨택홀을 가지며, 층간절연막패턴은 비아컨택홀을 노출시키는 트랜치를 갖는다. 이 상태에서 장벽금속층을 형성하고, 이어서 구리배선막을 트랜치 및 비아컨택홀 내부가 완전히 채워지도록 형성한다. 다음에 평탄화공정을 수행하여 상부구리배선막을 완성한다.
그런데 이와 같이 다마신공정을 사용하여 구리배선을 형성하는 과정에서, 열응력과 결정립성장에 따른 부피수축으로 인하여 구리배선 내에 응력(stress)이 발생한다. 이 응력은 상부구리배선막의 폭이 작은 경우, 즉 상부구리배선막 내의 공공(vacancy) 등이 적은 경우에는 큰 문제를 발생시키지 않는다. 그
본 발명이 이루고자 하는 기술적 과제는, 응력으로 인한 보이드가 비아컨택 내에 만들어지지 않는 구조를 갖는 금속배선구조를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 다마신공정을 사용하여 메탈배선구조를 형성하는데 있어서 비아컨택 내에 응력으로 인한 보이드가 발생되지 않도록 하는 금속배선방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예에 따른 금속배선구조는, 제1 층간절연막 내에 배치된 하부금속배선막패턴; 상기 제1 층간절연막 및 하부금속막패턴 위에서 상기 하부금속막패턴의 일부표면을 노출시키는 비아컨택홀을 갖는 금속간절연막; 상기 금속간절연막 위에서 상기 비아컨택홀을 노출시키는 트랜치를 갖는 제2 층간절연막; 상기 비아컨택홀의 측면 및 상기 제2 하부금속배선막패턴의 노출표면 위에 형성된 장벽금속층; 상기 장벽금속층 위에서 상기 비아컨택홀 내부를 채우고 상기 트랜치의 일부를 채우는 제1 두께의 제1 상부금속배선막패턴; 상기 제1 상부금속배선막패턴 위에 형성된 보이드확산방지막; 및 상기 보이드확산방지막 위에서 상기 트랜치 내부를 모두 채우는 제2 상부금속배선막패턴을 구비하는 것을 특징으로 한다.
상기 하부금속배선막패턴, 제1 상부금속배선막패턴 및 제2 상부금속배선막패턴은 구리막패턴인 것이 바람직하다.
상기 금속간절연막은 3이하의 유전율을 갖는 저유전체물질막인 것이 바람직하다.
상기 장벽금속층은 탄탈륨막, 탄탈륨나이트라이드막, 티타늄막 및 티타늄나이트라이드막 중 적어도 어느 하나를 포함하는 것이 바람직하다.
상기 보이드확산방지층은 탄탈륨막, 티타늄막 및 알루미늄막 중 적어도 어느 하나를 포함하는 것이 바람직하다.
상기 제2 상부금속배선막패턴의 제2 두께는 상기 제1 상부금속배선막패턴의 제1 두께의 5배 이상인 것이 바람직하다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예에 따른 금속배선구조는, 제1 층간절연막 내에서 상호 이격되도록 배치되는 제1 및 제2 하부금속배선막패턴; 상기 제1 층간절연막과 상기 제1 및 제2 하부금속배선막패턴 위에 형성되며, 상기 제1 하부금속배선막패턴의 일부표면을 노출시키는 제1 비아컨택홀 및 상기 제2 하부금속배선막패턴의 일부표면을 노출시키는 제2 비아컨택홀을 갖는 금속간절연막; 상기 금속간절연막 위에 형성되며, 상기 제1 비아컨택홀을 노출시키는 제1 폭의 제1 트랜치 및 상기 제2 비아컨택홀을 노출시키는 상기 제1 폭보다 큰 제2 폭의 제2 트랜치를 갖는 제2 층간 절연막; 상기 제1 트랜치 및 제1 비아컨택홀의 내부면과 상기 제1 하부금속배선막패턴의 노출표면 위에 형성된 제1 장벽금속층; 상기 제1 장벽금속층 위에서 상기 제1 트랜치 및 제1 비아컨택홀 내부를 채우는 제1 상부금속배선막패턴; 상기 제2 트랜치 및 제2 비아컨택홀의 내부면과 상기 제2 하부금속배선막패턴의 노출표면 위에 형성된 제2 장벽금속층; 상기 제2 장벽금속층 위에서 상기 제2 비아컨택홀 내부 및 상기 제2트랜치의 일부를 채움으로써 상기 제2 트랜치내의 제3 트랜치를 갖는 제2 상부금속배선막패턴; 상기 제2 상부금속배선막패턴 위에 형성된 보이드확산방지층; 및 상기 보이드확산방지층 위에서 상기 제3 트랜치를 채우는 제3 상부금속배선막패턴을 포함하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 또 다른 실시예에 따른 금속배선구조는, 제1 층간절연막 내에 배치된 하부금속배선막패턴; 상기 제1 층간절연막 및 하부금속막패턴 위에서 상기 하부금속막패턴의 일부표면을 노출시키는 비아컨택홀을 갖는 금속간절연막; 상기 비아컨택홀 내부면 및 상기 하부금속배선막패턴의 노출표면 위에 형성된 장벽금속층; 상기 장벽금속층 위에서 상기 비아컨택홀 내부를 채우는 비아컨택; 상기 금속간절연막 및 비아컨택 위에서 상기 금속간절연막의 일부표면 및 비아컨택의 상부표면을 노출시키는 트랜치를 갖는 제2 층간절연막; 상기 금속간절연막 및 상기 비아컨택 위에서 상기 트랜치의 일부를 채우는 제1 두께의 제1 상부금속배선막패턴; 상기 제1 상부금속배선막패턴 위에 형성된 보이드확산방지막; 및 상기 보이드확산방지막 위에서 상기 트랜치 내부를 모두 채우는 제2 두께의 제2 상부금속배선막패턴을 구비하는 것을 특징으로 한다.
상기 제2 상부금속배선막패턴의 제2 두께는 상기 제1 상부금속배선막패턴의 제1 두께의 5배 이상인 것이 바람직하다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 또 다른 실시예에 따른 금속배선구조는, 제1 층간절연막 내에서 상호 이격된 제1 영역 및 제2 영역에 각각 배치되는 제1 및 제2 하부금속배선막 패턴; 상기 제1 층간절연막과 상기 제1 및 제2 하부금속배선막패턴 위에 형성되며, 상기 제1 하부금속배선막패턴의 일부표면을 노출시키는 제1 비아컨택홀 및 상기 제2 하부금속배선막패턴의 일부표면을 노출시키는 제2 비아컨택홀을 갖는 금속간절연막; 상기 제1 비아컨택홀 및 제2 비아컨택홀 내에 각각 형성된 제1 및 제2 장벽금속층; 상기 제1 및 제2 장벽금속층 위에서 각각 제1 및 제2 비아컨택홀을 채우도록 형성된 제1 및 제2 비아컨택; 상기 금속간절연막 위에 형성되며, 상기 제1 비아컨택의 상부면을 노출시키는 제1 트랜치 및 상기 제2 비아컨택의 상부면을 노출시키는 제2 트랜치를 갖는 제2 층간절연막; 상기 제1 트랜치를 채우도록 형성된 제1 상부금속배선막패턴; 상기 제2 트랜치의 일부를 채움으로써 상기 제2 트랜치 내의 제3 트랜치가 형성되도록 하는 제2 상부금속배선막패턴; 상기 제2 상부금속배선막패턴 위에 형성된 보이드확산방지층; 및 상기 보이드확산방지층 위에서 상기 제3 트랜치를 채우는 제3 상부금속배선막패턴을 포함하는 것을 특징으로 한다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예에 따른 금속배선방법은, 제1 층간절연막 내에 상호 이격된 제1 및 제2 하부금속배선막패턴을 형성하는 단계; 상기 제1 층간절연막과 상기 제1 및 제2 하부금속배선막패턴 위에 금속간절연막을 형성하는 단계; 상기 금속간절연막 위에 제2 층간절연막을 형성하는 단계; 상기 제2 층간절연막의 일부를 식각하여 상기 금속간절연막의 일부표면을 노출시키는 제1 트랜치 및 제2 트랜치를 형성하는 단계; 제1 트랜치 및 제2 트랜치에 의해 노출되는 상기 금속간절연막의 일부를 식각하여 상기 제1 트랜치 내에서 상기 제1 하부금속배선막패턴의 일부표면을 노출시키는 제1 컨택홀 및 상기 제2 트랜치 내에서 상기 제2 하부금속배선막패턴의 일부표면을 노출시키는 제2 컨택홀을 형성하는 단계; 상기 제1 트랜치, 제2 트랜치, 제1 컨택홀 및 제2 컨택홀 내부표면과 상기 제1 및 제2 하부금속배선막패턴의 노출표면 위에 장벽금속층을 형성하는 단계; 상기 제1 컨택홀, 제2 컨택홀 및 제1 트랜치 내부가 채워지도록 상기 장벽금속층 위에 제1 상부금속배선막을 형성하되, 상기 제2 트랜치 내부에는 일부만이 채워져서 제3 트랜치가 형성되도록 하는 단계; 상기 제3 트랜치를 갖는 제1 상부금속배선막 위에 보이드확산방지층을 형성하는 단계; 상기 제3 트랜치가 채워지도록 상기 보이드확산방지층 위에 제2 상부금속배선막을 형성하는 단계; 및 상기 제1 상부금속배선막, 보이드확산방지층 및 제2 상부금속배선막의 일부를 제거하여 상기 제1 트랜치 내의 제1 상부금속배선막과 상기 제2 및 제3 트랜치 내의 제2 및 제2 상부금속배선막을 분리시키는 단계를 포함하는 것을 특징으로 한다.
상기 금속간절연막은, 3이하의 유전율을 갖는 저유전체물질막을 사용하여 형성하는 것이 바람직하다.
상기 제1 트랜치의 폭은 상기 제2 트랜치의 폭보다 작은 것이 바람직하다.
상기 제1 장벽금속층 및 제2 장벽금속층은 탄탈륨막, 탄탈륨나이트라이드막, 티타늄막 및 티타늄나이트라이드막 중 적어도 어느 하나가 포함되도록 형성하는 것이 바람직하다.
상기 제1 상부금속배선막은 전기도금법을 사용하여 형성하는 것이 바람직하다.
상기 보이드확산방지층은 탄탈륨막, 티타늄막 및 알루미늄막 중 적어도 어느 하나가 포함되도록 형성하는 것이 바람직하다.
상기 보이드확산방지층 형성은 물리적기상증착법, 화학적기상증착법 또는 원차층증착법을 사용하여 수행하는 것이 바람직하다.
상기 제1 상부금속배선막, 보이드확산방지층 및 제2 상부금속배선막의 일부를 제거하는 단계는 화학적기계적평탄화 방법을 사용하여 수행하는 것이 바람직하다.
상기 제1 상부금속배선막 및 제2 상부금속배선막은 구리막을 사용하여 형성하는 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예에 따른 금속배선방법은, 제1 층간절연막 내에 상호 이격된 제1 및 제2 하부금속배선막패턴을 형성하는 단계; 상기 제1 층간절연막과 상기 제1 및 제2 하부금속배선막패턴 위에 금속간절연막을 형성하는 단계; 상기 금속간절연막의 일부를 제거하여 상기 제1 및 제2 하부금속배선막패턴의 일부표면을 각각 노출시키는 제1 컨택홀 및 제2 컨택홀을 형성하는 단계; 상기 금속간절연막과 상기 제1 및 제2 하부금속배선막패턴의 노출표면 위에 장벽금속층을 형성하는 단계; 상기 제1 컨택홀 및 제2 컨택홀이 채워지도록 상기 상기 장벽금속층 위에 금속막을 형성하는 단계; 평탄화를 수행하여 상기 금속막을 상기 제1 컨택홀 내의 제1 비아컨택 및 상기 제2 컨택홀 내의 제2 비아컨택으로 분리시키는 단계; 상기 금속간절연막, 제1 비아컨택 및 제2 비아컨택 위에 제2 층간절연막을 형성하는 단계; 상기 제2 층간절연막의 일부를 제거하여 상기 제1 비아컨택 및 제2 비아컨택의 상부면을 각각 노출시키는 제1 트랜치 및 제2 트랜치를 형성하는 단계; 상기 제1 트랜치가 채워지도록 제1 상부금속배선막을 형성하되, 상기 제2 트랜치 내부에는 일부만이 채워져서 제3 트랜치가 형성되도록 하는 단계; 상기 제3 트랜치를 갖는 제1 상부금속배선막 위에 보이드확산방지층을 형성하는 단계; 상기 제3 트랜치가 채워지도록 상기 보이드확산방지층 위에 제2 상부금속배선막을 형성하는 단계; 및 평탄화를 수행하여 상기 제1 트랜치 내의 제1 상부금속배선막과 상기 제2 및 제3 트랜치 내의 제2 및 제3 상부금속배선막을 분리시키는 단계를 포함하는 것을 특징으로 한다.
이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명의 실시예들은 여러가지 다른 형태들로 변형될 수 있으며, 따라서 본 발명의 범위가 아래에서 상술되는 실시예들로 한정되는 것으로 해석되어져서는 안된다.
도 1은 본 발명에 따른 금속배선구조의 일 실시예를 나타내 보인 단면도이다.
도 1을 참조하면, 제1 층간절연막(106) 내에 상호 이격된 제1 하부금속배선막패턴(108a) 및 제2 하부금속배선막패턴(108b)이 배치된다. 도면상으로는, 제1 하부금속배선막패턴(108a) 및 제2 하부금속배선막패턴(108b)은 상호 이격되어 있으나, 미도시된 다른 부분에서 상호 연결될 수도 있다. 또한 제1 하부금속배선막패턴(108a) 및 제2 하부금속배선막패턴(108b)은 절연막(104)을 개재하여 반도체기판(102)으로부터 분리되어 있으나, 미도시된 다른 부분에서의 컨택 등을 통해 반도체기판(102)의 소정영역, 예컨대 액티브영역과 연결되는 것이 일반적이다. 제1 하부금속배선막패턴(108a) 및 제2 하부금속배선막패턴(108b)은 구리(Cu)막패턴이지만, 반드시 이에 한정되는 것은 아니다.
제1 층간절연막(106)과, 제1 하부금속배선막패턴(108a) 및 제2 하부금속배선막패턴(108b) 위에는 금속간절연막(112)이 배치된다. 금속간절연막(112)은 저유전율, 예컨대 3이하의 유전율을 갖는 저유전체물질막이다. 이와 같이 저유전율을 갖는 저유전체물질막을 금속간절연막(112)으로 사용함으로써 RC 지연시간을 감소시킬수 있다. 금속간절연막(112)은 제1 비아컨택홀(120a) 및 제2 비아컨택홀(120b)을 갖는다. 제1 비아컨택홀(120a)은 금속간절연막(112)을 관통하여 제1 하부금속배선막패턴(108a)의 일부표면을 노출시킨다. 제2 비아컨택홀(120b)은 금속간절연막(112)을 관통하여 제2 하부금속배선막패턴(108b)의 일부표면을 노출시킨다. 한편 금속간절연막(112) 하부에는 제1 식각정지막(110)이 배치된다. 제1 식각정지막(110)은 제1 비아컨택홀(120a) 및 제2 비아컨택홀(120b) 형성을 위한 식각공정시에 식각정지를 위해 만들어지는 막이다.
금속간절연막(112) 위에는 제2 층간절연막(116)이 배치된다. 제2 층간절연막(116)은 제1 트랜치(118a) 및 제2 트랜치(118b)를 갖는다. 제1 트랜치(118a)는 제2 층간절연막(116)을 관통하여 제1 비아컨택홀(120a)을 완전히 노출시킨다. 따라서 제1 트랜치(118a)의 폭 또는 단면넓이는 제1 비아컨택홀(120a)의 폭 또는 단면넓이보다 더 크다. 제2 트랜치(118b)는 제2 층간절연막(116)을 관통하여 제2 비아컨택홀(120b)을 완전히 노출시킨다. 따라서 제2 트랜치(118b)의 폭 또는 단면넓이는 제2 비아컨택홀(120b)의 폭 또는 단면넓이보다 더 크다. 제2 트랜치(118b)의 폭 또는 단면넓이는 제1 트랜치(118a)의 폭 또는 단면넓이보다 현저하게 큰데, 그 차이에 대해서는 후술하기로 한다. 한편 제2 층간절연막(116) 하부에는 제2 식각정지막(114)이 배치된다. 제2 식각정지막(114)은 제1 트랜치(118a) 및 제2 트랜치(118b) 형성을 위한 식각공정시에 식각정지를 위해 만들어지는 막이다.
제1 비아컨택홀(120a) 및 제1 트랜치(118a) 내부와 제1 하부금속배선막패턴(108a)의 노출표면 위에는 제1 장벽금속층(122a)이 배치된다. 제1 장벽금속층(122a)은 제1 비아컨택홀(120a) 내부를 채우는 제1 상부금속배선막(124a)로부터의 금속성분이 금속간절연막(112)으로 침투해들어가는 현상을 방지하기 위한 것이며, 이 외에도 잘 알려져 있는 여러가지 이점들을 제공한다. 제1 장벽금속층(122a)은, 탄탈륨막, 탄탈륨나이트라이드막, 티타늄막 및 티타늄나이트라이드막 중 적어도 어느 하나를 포함하는 단층막 또는 다층막이다. 제1 장벽금속층(122a) 위에는 제1 상부금속배선막패턴(124a)가 배치된다. 제1 상부금속배선막패턴(124a)은 제1 비아컨택홀(120a) 및 제1 트랜치(118a) 내부를 완전히 채운다. 제1 상부금속배선막패턴(124a)은 구리막패턴이지만, 반드시 이에 한정되는 것은 아니다.
제2 비아컨택홀(120b) 및 제2 트랜치(118b) 내부와 제2 하부금속배선막패턴(108b)의 노출표면 위에는 제2 장벽금속층(122b)이 배치된다. 제2 장벽금속층(122b)은, 앞서 설명한 제1 장벽금속층(122a)과 마찬가지로 제2 비아컨택홀(120b) 내부를 채우는 제2 상부금속배선막(124b)로부터의 금속성분이 금속간절연막(112)으로 침투해들어가는 현상을 방지하기 위한 것이며, 이 외에도 잘 알려져 있는 여러가지 이점들을 제공한다. 제2 장벽금속층(122a)도 탄탈륨막, 탄탈륨나이트라이드막, 티타늄막 및 티타늄나이트라이드막 중 적어도 어느 하나를 포함하는 단층막 또는 다층막이다.
제2 장벽금속층(122b) 위에는 제2 상부금속배선막패턴(124b)이 배치된다. 제2 상부금속배선막패턴(124b)은 구리막패턴이지만, 반드시 이에 한정되는 것은 아니다. 이 제2 상부금속배선막패턴(124b)은 제2 비아컨택홀(120b) 내부를 완전히 채우지만, 제2 트랜치(118b) 내부는 완전히 채우지 못하고 일부만을 채운다. 그 결과 제2 상부금속배선막패턴(124b)에 의해 제2 트랜치(118b) 내에는 제3 트랜치(126)가 만들어진다. 제3 트랜치(126)가 제2 트랜치(118b)보다 작은 폭 또는 단면넓이를 갖는다는 것은 당연하다. 제3 트랜치(126) 내에서 보이드확산방지막(128)이 제2 상부금속배선막패턴(124b) 위에 형성된다. 그리고 보이드확산방지막(128) 위에는 제3 상부금속배선막패턴(130b)가 제3 트랜치(126)를 채우면서 배치된다. 제3 상부금속배선막패턴(130b)은, 제2 상부금속배선막패턴(124b)와 같은 구리막패턴이지만, 반드시 이에 한정되는 것은 아니다. 제3 상부금속배선막패턴(130b)의 두께는 제2 상부금속배선막패턴(124b)의 두께의 적어도 5배 이상이다. 바람직하게는 제2 상부금속배선막패턴(124b)의 두께는 대략 1000Å 내외이며, 제3 상부금속배선막패턴(130b)의 두께는 대략 7000Å 내외이다. 상기 보이드확산방지막(128)은, 제3 상부금속배선막패턴(130b) 내에 존재하는 보이드들이 제2 비아컨택홀(120b) 내로 이동되지 못하도록 하기 위한 막이다. 이 보이드확산방지막(128)은, 탄탈륨막, 티타늄막 및 알루미늄막 중 적어도 어느 하나를 포함하는 단층막 또는 다층막이다.
상기 금속배선구조는, 듀얼다마신(dual damascene)공정에 의해 만들어질수 있는 금속배선구조이다. 듀얼다마신공정을 사용하여 금속배선구조를 형성하는데 있어서 상부금속배선막패턴이 충분한 폭 또는 넓이를 가지는 경우, 상부금속배선막패턴 내에 존재하는 보이드들이 응력구배에 의해 비아컨택홀 내로 유입되어 합쳐지고, 그 결과 비아컨택홀 내에 커다란 보이드가 만들어질 수 있다는 것은 이미 설명한 바가 있다. 그러나 본 실시예에 따른 금속배선구조에 있어서, 제1 상부금속배선막패턴(124a)은 비교적 작은 폭 또는 단면넓이를 갖는데, 그 정도는 제1 상부금속배선막패턴(124a) 내의 보이드밀도가 작아서, 비록 어느정도의 응력구배가 존재하더라도 보이드들이 제1 비아컨택홀(120a) 내부로 원활하게 유입되지 않는 정도이다. 반면에 제2 및 제3 상부금속배선막패턴(124b, 130b)은, 제1 상부금속배선막패턴(124a)에 비하여 비교적 넓은 폭 또는 단면넓이를 갖는데, 그 정도는 제2 및 제3 상부금속배선막패턴(124b, 130b) 내의 보이드밀도가 커서, 이 보이드들이 제2 비아컨택홀(120b) 내부로 원활하게 유입되는 정도이다.
본 실시예에 따른 금속배선구조에 있어서, 비교적 작은 폭 또는 단면넓이를 가져서 보이드밀도가 낮은 영역, 즉 도면의 왼측 배선영역에서는 별도의 보이드확산방지막이 없더라도 제1 비아컨택홀(120a) 내에 보이드가 발생되지 않는다. 그리고 비교적 큰 폭 또는 단면넓이를 가져서 보이드밀도가 높은 영역, 즉 도면의 오른쪽 배선영역에서는 제2 상부금속배선막패턴(124b)과 제3 상부금속배선막패턴(130b) 사이에 보이드확산방지막(128)이 배치됨으로 인하여, 제3 상부금속배선막패턴(130b) 내에 다량으로 분포하고 있는 보이드들이 제2 비아컨택홀(120b) 내부로 유입되지 못하며, 그 결과 제2 비아컨택홀(120b) 내에도 보이드가 발생되지 않는다.
도 2는 본 발명에 따른 금속배선구조의 다른 실시예를 나타내 보인 단면도이다. 본 실시예에 따른 금속배선구조는 싱글다마신(single damascene)공정을 적용하여 만들어지는 금속배선구조라는 점에서 듀얼다마신공정을 적용한 도 1의 실시예와는 상이하다.
도 2를 참조하면, 제1 층간절연막(206) 내에 상호 이격된 제1 하부금속배선막패턴(208a) 및 제2 하부금속배선막패턴(208b)이 배치된다. 도면상으로는, 제1 하부금속배선막패턴(208a) 및 제2 하부금속배선막패턴(208b)은 상호 이격되어 있으나, 미도시된 다른 부분에서 상호 연결될 수도 있다. 또한 제1 하부금속배선막패턴(208a) 및 제2 하부금속배선막패턴(208b)은 절연막(204)을 개재하여 반도체기판(202)으로부터 분리되어 있으나, 미도시된 다른 부분에서의 컨택 등을 통해 반도체기판(202)의 소정영역, 예컨대 액티브영역과 연결되는 것이 일반적이다. 제1 하부금속배선막패턴(208a) 및 제2 하부금속배선막패턴(208b)은 구리(Cu)막패턴이지만, 반드시 이에 한정되는 것은 아니다.
제1 층간절연막(206)과, 제1 하부금속배선막패턴(208a) 및 제2 하부금속배선막패턴(208b) 위에는 금속간절연막(212)이 배치된다. 금속간절연막(212)은 저유전율, 예컨대 3이하의 유전율을 갖는 저유전체물질막이다. 금속간절연막(212)은 제1 비아컨택홀(214a) 및 제2 비아컨택홀(214b)을 갖는다. 제1 비아컨택홀(214a)은 금속간절연막(212)을 관통하여 제1 하부금속배선막패턴(208a)의 일부표면을 노출시킨다. 제2 비아컨택홀(214b)은 금속간절연막(212)을 관통하여 제2 하부금속배선막패턴(208b)의 일부표면을 노출시킨다. 한편 금속간절연막(212) 하부에는 제1 식각정지막(210)이 배치된다. 제1 식각정지막(210)은 제1 비아컨택홀(214a) 및 제2 비아컨택홀(214b) 형성을 위한 식각공정시에 식각정지를 위해 만들어지는 막이다.
제1 비아컨택홀(214a) 내부면과 제1 하부금속배선막패턴(208a)의 노출면 위에는 제1 장벽금속층(216a)이 배치된다. 제1 장벽금속층(216a)은, 탄탈륨막, 탄탈륨나이트라이드막, 티타늄막 및 티타늄나이트라이드막 중 적어도 어느 하나를 포함하는 단층막 또는 다층막이다. 제1 장벽금속층(216a) 위에는 제1 비아컨택(218a)이 형성된다. 제1 비아컨택(218a)은 상하부의 금속배선패턴을 연결시키는 것으로서 금속막과 같은 도전성물질막이며, 제1 비아컨택홀(214a) 내부를 완전히 채운다. 마찬가지로 제2 장벽금속층(216b)이 제2 비아컨택홀(214b) 내부면과 제2 하부금속배선막패턴(208b)의 노출면 위에 배치된다. 제2 장벽금속층(1216b)은, 탄탈륨막, 탄탈륨나이트라이드막, 티타늄막 및 티타늄나이트라이드막 중 적어도 어느 하나를 포함하는 단층막 또는 다층막이다. 제2 장벽금속층(216b) 위에는 제2 비아컨택(218b)이 형성된다. 제2 비아컨택(218b)도 또한 상하부의 금속배선패턴을 연결시키는 것으로서 금속막과 같은 도전성물질막이며, 제2 비아컨택홀(214b) 내부를 완전히 채운다.
금속간절연막(212) 위에는 제2 층간절연막(222)이 배치된다. 제2 층간절연막(222)은 제1 트랜치(224a) 및 제2 트랜치(224b)를 갖는다. 제1 트랜치(224a)는 제2 층간절연막(222)을 관통하여 제1 비아컨택(218a)의 상부면과 그 주위의 금속간절연막(212)의 일부를 노출시킨다. 제2 트랜치(224b)는 제2 층간절연막(222)을 관통하여 제2 비아컨택(218b)의 상부면과 그 주위의 금속간절연막(212)의 일부를 노출시킨다. 제2 트랜치(224b)의 폭 또는 단면넓이는 제1 트랜치(224a)의 폭 또는 단면넓이보다 현저하게 큰데, 그 차이에 대해서는 앞서 설명한 바와 같이 보이드밀도의 차이와 관계가 있다. 한편 제2 층간절연막(222) 하부에는 제2 식각정지막(220)이 배치된다. 제2 식각정지막(220)은 제1 트랜치(224a) 및 제2 트랜치(224b) 형성을 위한 식각공정시에 식각정지를 위해 만들어지는 막이다.
제1 트랜치(224a) 내에는 제1 상부금속배선막패턴(226a)가 배치된다. 제1 상부금속배선막패턴(226a)의 하부면은 제1 비아컨택(218a)의 상부면과 컨택된다. 제2 상부금속배선막패턴(226a)은 구리막패턴이지만, 반드시 이에 한정되는 것은 아니다. 제2 트랜치(224b) 내에는 제2 상부금속배선막패턴(226b), 보이드확산방지막(230) 및 제3 상부금속배선막패턴(232b)이 순차적으로 배치된다. 제2 상부금속배선막패턴(226b)은 구리막패턴이지만, 반드시 이에 한정되는 것은 아니다. 구체적으로 제2 상부금속배선막패턴(226b)의 하부면은 제2 비아컨택(218b)의 상부면과 컨택되며, 제2 트랜치(224b) 내부를 완전히 채우지 못하고 일부만을 채운다. 그 결과 제2 상부금속배선막패턴(226b)에 의해 제2 트랜치(224b) 내에는 제3 트랜치(228)가 만들어진다. 제3 트랜치(228)가 제2 트랜치(224b)보다 작은 폭 또는 단면넓이를 갖는다는 것은 당연하다. 제3 트랜치(228) 내에서 보이드확산방지막(230)이 제2 상부금속배선막패턴(226b) 위에 형성되고, 보이드확산방지막(230) 위에는 제3 상부금속배선막패턴(232b)이 제3 트랜치(228)가 완전히 채워지도록 배치된다. 제3 상부금속배선막패턴(232b)은, 제2 상부금속배선막패턴(226b)과 같은 구리막패턴이지만, 반드시 이에 한정되는 것은 아니다. 제3 상부금속배선막패턴(232b)의 두께는 제2 상부금속배선막패턴(226b)의 두께의 적어도 5배 이상이다. 바람직하게는 제2 상부금속배선막패턴(226b)의 두께는 대략 1000Å 내외이며, 제3 상부금속배선막패턴(232b)의 두께는 대략 7000Å 내외이다. 상기 보이드확산방지막(230)은, 제3 상부금속배선막패턴(232b) 내에 존재하는 보이드들이 제2 비아컨택(218b) 내로 이동되지 못하도록 하기 위한 막이라는 것은 앞서 설명한 바와 동일하다. 이 보이드확산방지막(230)은, 탄탈륨막, 티타늄막 및 알루미늄막 중 적어도 어느 하나를 포함하는 단층막 또는 다층막이다.
도 3 내지 도 6은 본 발명에 따른 금속배선방법의 일 실시예를 설명하기 위하여 나타내 보인 단면도들이다. 본 실시예에 따른 금속배선방법은 듀얼다마신 공정을 적용하는 배선방법이다.
먼저 도 3을 참조하면, 제1 층간절연막(102) 내에 상호 이격된 제1 하부금속배선막패턴(108a) 및 제2 하북금속배선막패턴(108b)을 형성한다. 제1 하부금속배선막패턴(108a) 및 제2 하북금속배선막패턴(108b)은, 절연막(104)에 의해 반도체기판(102)과 분리된 것으로 도시되어 있지만, 실질적으로는 반도체기판(102) 내의 일정영역, 예컨대 액티브영역에 전기적으로 연결된다. 또한 제1 하부금속배선막패턴(108a) 및 제2 하북금속배선막패턴(108b)과 반도체기판(102) 사이에는 절연막(104) 이외에도 다른 복수개의 막들이 형성될 수도 있다. 상기 제1 하부금속배선막패턴(108a) 및 제2 하북금속배선막패턴(108b)은 구리막패턴으로 형성할 수 있다.
다음에 도 4를 참조하면, 제1 층간절연막(102), 제1 하부금속배선막패턴(108a) 및 제2 하북금속배선막패턴(108b) 위에 제1 비아컨택홀(120a) 및 제2 비아컨택홀(120b)을 갖는 금속간절연막(112)을 형성한다. 그리고 금속간절연막(112) 위에 제1 트랜치(118a) 및 제2 트랜치(118b)를 갖는 제2 층간절연막(116)을 형성한다. 이를 위하여 먼저 제1 층간절연막(102), 제1 하부금속배선막패턴(108a) 및 제2 하북금속배선막패턴(108b) 위에 제1 식각정지막(110), 금속간절연막(112), 제2 식각정지막(114) 및 제2 층간절연막(116)을 순차적으로 적층한다. 다음에 제2 층간절연막(116) 위에 제1 마스크막패턴(미도시)을 형성한다. 이 제1 마스크막패턴(미도시)은 제1 트랜치(118a) 및 제2 트랜치(118b)가 만들어질 부분의 제2 층간절연막(116)을 노출시킨다. 다음에 상기 제1 마스크막패턴(미도시)을 식각마스크로 한 식각공정을 수행하여 제2 층간절연막(116)의 노출부분을 제거한다. 이 식각공정은 제2 식각정지막(114)의 일부표면이 노출될 때까지 이루어진다. 그러면 비교적 좁은 폭의 제1 트랜치(118a) 및 비교적 넓은 폭의 제2 트랜치(118b)가 만들어진다. 제1 트랜치(118a) 및 제2 트랜치(118b)가 만들어지면, 제1 마스크막패턴(미도시)을 제거하고, 노출된 제2 식각정지막(114)을 제거하여 금속간절연막(112)의 일부표면이 노출되도록 한다. 경우에 따라서 제1 마스크막패턴은 제2 식각정지막(114)을 제거한 후에 제거할 수도 있다. 다음에 전면에 제2 마스크막패턴(미도시)을 형성한다. 이 제2 마스크막패턴(미도시)은 제1 비아컨택홀(120a) 및 제2 비아컨택홀(120b)이 만들어질 부분의 금속간절연막(112)을 노출시킨다. 다음에 상기 제2 마스크막패턴(미도시)을 식각마스크로 한 식각공정을 수행하여 금속간절연막(112)의 노출부분을 제거한다. 이 식각공정은 제1 식각정지막(110)의 일부표면이 노출될 때까지 이루어진다. 그러면 제1 트랜치(118a) 및 제2 트랜치(118b) 내에 각각 제1 비아컨택홀(120a) 및 제2 비아컨택홀(120b)이 형성된다. 다음에 제2 마스크막패턴(미도시)을 제거하고, 노출된 제1 식각정지막(110)을 제거하여 제1 하부금속배선막(108a) 및 제2 하부금속배선막(108b)의 일부표면이 노출되도록 한다. 경우에 따라서 제2 마스크막패턴은 제1 식각정지막(110)을 제거한 후에 제거할 수도 있다.
다음에 도 5를 참조하면, 전면에 장벽금속층(122)을 형성한다. 이 장벽금속층(122)은 탄탈륨막, 탄탈륨나이트라이드막, 티타늄막 및 티타늄나이트라이드막 중 적어도 어느 하나가 포함되도록 형성한다. 다음에 제1 상부금속배선막(124)을 형성한다. 제1 상부금속배선막(124)은, 전기도금(electroplating)법을 사용하여 형성한다. 즉 전면에 금속시드층을 형성하고, 이 금속시드층을 음극으로 하여 도금액과의 화학반응을 발생시킴으로써 도금액으로부터의 금속이온이 금속시드층 표면에 증착되도록 한다. 이 경우, 제1 비아컨택홀(120a) 및 제2 비아컨택홀(120b)의 내부는 제1 상부금속배선막(124)에 의해 완전히 채워진다. 그리고 제1 트랜치(118a)도 비교적 좁은 폭 또는 단면넓이를 가지므로 그 내부가 제1 상부금속배선막(124)에 의해 완전히 채워진다. 그러나 비교적 넓은 폭 또는 단면넓이를 갖는 제2 트랜치(118b)의 경우에는 제1 상부금속배선막(124)에 의해 그 내부가 완전히 채워지지 않으며, 따라서 제2 트랜치(118b) 내부의 제3 트랜치(126)가 만들어진다.
다음에 도 6을 참조하면, 제1 상부금속배선막(124) 위에 보이드확산방지막(128) 및 제2 상부금속배선막(130)을 순차적으로 형성한다. 이 보이드확산방지막(128)은, 제2 상부금속배선막(130) 내에 존재하는 보이드들이 제1 상부금속배선막(124)을 통해 제2 비아컨택홀(120b) 내로 유입되지 못하도록 하기 위한 것이다. 보이드확산방지막(128)은 탄탈륨(Ta)막, 티타늄(Ti)막 및 알루미늄(Al)막 중 적어도 어느 하나를 포함하며, 특히 알루미늄막은 금속배선막의 결정립계에 편석(segregation)되어 보이드와 확산방지에 보다 효과적이다. 보이드확산방지막(128)은 물리적기상증착(PVD; Physical Vapor Deposition)법, 화학적기상증착(CVD; Chemical Vapor Deposition)법 또는 원차층증착(ALD; Atomic Layer Deposition)법을 사용하여 형성한다. 보이드확산방지막(128) 및 제2 상부금속배선막(130)을 형성한 후에는 평탄화공정을 수행한다. 평탄화공정으로는 잘 알려져 있는 화학적기계적평탄화(CMP; Chemical Mechanical Polishing)방법을 사용하여 “A”로 나타낸 점선 위에 존재하는 모든 것을 제거한다. 그러면 도 1에 도시된 바와 같이, 제1 상부금속배선막(도 6의 124)은 제1 비아컨택홀(120a) 및 제1 트랜치(118a) 내의 제1 상부금속배선막패턴(124a)과, 제2 비아컨택홀(120b) 및 제2 트랜치(118b) 내의 제2 상부금속배선막패턴(124b)으로 분리되고, 제2 상부금속배선막(도 6의 130)은 제3 트랜치(126) 내의 제3 상부금속배선막패턴(130b)으로서만 남는다.
도 7 내지 도 9는 본 발명에 따른 금속배선방법의 다른 실시예를 설명하기 위하여 나타내 보인 단면도들이다. 본 실시예에 따른 금속배선방법은 싱글다마신 공정을 적용하는 배선방법이다.
먼저 도 7을 참조하면, 제1 층간절연막(202) 내에 상호 이격된 제1 하부금속배선막패턴(208a) 및 제2 하북금속배선막패턴(208b)을 형성한다. 본 실시예에 있어서도, 제1 하부금속배선막패턴(208a) 및 제2 하북금속배선막패턴(208b)은, 실질적으로 반도체기판(202) 내의 일정영역, 예컨대 액티브영역에 전기적으로 연결된다. 또한 제1 하부금속배선막패턴(208a) 및 제2 하북금속배선막패턴(208b)과 반도체기판(202) 사이에는 절연막(204) 이외에도 다른 복수개의 막들이 형성될 수도 있다. 상기 제1 하부금속배선막패턴(208a) 및 제2 하북금속배선막패턴(208b)은 구리막패턴으로 형성할 수 있다.
다음에 제1 층간절연막(202), 제1 하부금속배선막패턴(208a) 및 제2 하북금속배선막패턴(208b) 위에 제1 식각정지막(210) 및 금속간절연막(212)을 순차적으로 형성한다. 그리고 소정의 식각마스크막패턴을 이용한 식각공정을 수행하여 금속간절연막(212)의 일부를 제거한다. 이 식각공정은 제1 식각정지막(210)의 일부표면이 노출될 때까지 수행된다. 다음에 노출된 제1 식각정지막(210)을 제거하면, 제1 하부금속배선막패턴(208a)의 일부표면을 노출시키는 제1 비아컨택홀(214a) 및 제2 하부금속배선막패턴(208b)의 일부표면을 노출시키는 제2 비아컨택홀(214b)이 만들어진다. 다음에 장벽금속층을 전면에 형성하고 이어서 제1 비아컨택홀(214a) 및 제2 비아컨택홀(214b)이 채워지도록 컨택용금속막을 장벽금속층 위에 형성한다. 장벽금속층은 탄탈륨(Ta)막, 탄탈륨나이트라이드(TaN)막, 티타늄(Ti)막 및 티타늄나이트라이드(TiN)막 중 적어도 어느 하나가 포함되도록 형성한다. 다음에 1차 평탄화공정을 수행하여 금속간절연막(212)의 표면이 노출되도록 한다. 그러면 장벽금속층은 제1 비아컨택홀(214a) 내의 제1 장벽금속층(216a)과, 제2 비아컨택홀(214b) 내의 제2 장벽금속층(216b)으로 분리된다. 또한 컨택용금속막도 제1 비아컨택홀(214a) 내의 제1 비아컨택(218a)과, 제2 비아컨택홀(214b) 내의 제2 비아컨택(218b)으로 분리된다.
다음에 도 8을 참조하면, 금속간절연막(212), 제1 비아컨택(218a) 및 제2 비아컨택(218b)의 상부면 위에 제2 식각정지막(220) 및 제2 층간절연막(222)을 순차적으로 형성한다. 다음에 소정의 식각마스크막패턴을 이용한 식각공정을 수행하여 제2 층간절연막(222)의 일부를 제거한다. 이 식각공정은 제2 식각정지막(220)의 일부표면이 노출될 때까지 수행된다. 다음에 노출된 제2 식각정지막(220)을 제거하면, 제1 비아컨택(218a)의 상부면을 완전히 노출시키는 제1 트랜치(224a) 및 제2 비아컨택(218b)의 상부면을 완전히 노출시키는 제2 트랜치(224b)가 만들어진다. 제1 트랜치(224a)의 폭 또는 단면넓이는 제2 트랜치(224b)의 폭 또는 단면넓이보다 작다. 다음에 전면에 제1 상부금속배선막(226)을 형성한다. 제1 상부금속배선막(226)은, 전기도금법을 사용하여 형성한다. 즉 전면에 금속시드층을 형성하고, 이 금속시드층을 음극으로 하여 도금액과의 화학반응을 발생시킴으로써 도금액으로부터의 금속이온이 금속시드층 표면에 증착되도록 한다. 이 경우, 좁은 폭 또는 단면넓이를 갖는 제1 트랜치(224a) 내부는 제1 상부금속배선막(226)에 의해 완전히 채워진다. 그러나 넓은 폭 또는 단면넓이를 갖는 제2 트랜치(224b)의 경우에는 제1 상부금속배선막(226)에 의해 그 내부가 완전히 채워지지 않으며, 따라서 제2 트랜치(224b) 내부의 제3 트랜치(228)가 만들어진다.
다음에 도 9를 참조하면, 제1 상부금속배선막(226) 위에 보이드확산방지막(230) 및 제2 상부금속배선막(232)을 순차적으로 형성한다. 이 보이드확산방지막(230)은, 제2 상부금속배선막(232) 내에 존재하는 보이드들이 제1 상부금속배선막(226)을 통해 제2 비아컨택(218b) 내부로 유입되지 못하도록 하기 위한 것이다. 보이드확산방지막(230)은 탄탈륨(Ta)막, 티타늄(Ti)막 및 알루미늄(Al)막 중 적어도 어느 하나를 포함하며, 특히 알루미늄막은 금속배선막의 결정립계에 편석(segregation)되어 보이드와 확산방지에 보다 효과적이다. 보이드확산방지막(230)은 PVD법, CVD법 또는 ALD법을 사용하여 형성한다. 보이드확산방지막(230) 및 제2 상부금속배선막(232)을 형성한 후에는 평탄화공정을 수행한다. 평탄화공정으로는 CMP방법을 사용하여 “A”로 나타낸 점선 위에 존재하는 모든 것을 제거한다. 그러면 도 2에 도시된 바와 같이, 제1 상부금속배선막(도 9의 226)은 제1 트랜치(224a) 내의 제1 상부금속배선막패턴(226a)과, 제2 트랜치(224b) 내의 제2 상부금속배선막패턴(226b)으로 분리되고, 제2 상부금속배선막(도 9의 232)은 제3 트랜치(228) 내의 제3 상부금속배선막패턴(232b)으로서만 남는다.
이상의 설명에서와 같이, 본 발명에 따른 금속배선구조 및 금속배선방법에 의하면, 응력구배에 의해 상부금속배선막패턴 내의 보이드들이 하부의 비아컨택 내부로 확산되는 경로상에 보이드확산방지막을 배치시킴으로써, 비아컨택 내부에 보이드가 발생되지 않도록 하며, 이에 따라 소자의 안정성을 향상시킬 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능함은 당연하다.
도 1은 본 발명에 따른 금속배선구조의 일 실시예를 나타내 보인 단면도이다.
도 2는 본 발명에 따른 금속배선구조의 다른 실시예를 나타내 보인 단면도이다.
도 3 내지 도 6은 본 발명에 따른 금속배선방법의 일 실시예를 설명하기 위하여 나타내 보인 단면도들이다.
도 7 내지 도 9는 본 발명에 따른 금속배선방법의 다른 실시예를 설명하기 위하여 나타내 보인 단면도들이다.

Claims (20)

  1. 제1 층간절연막 내에 배치된 하부금속배선막패턴;
    상기 제1 층간절연막 및 하부금속막패턴 위에서 상기 하부금속막패턴의 일부표면을 노출시키는 비아컨택홀을 갖는 금속간절연막;
    상기 금속간절연막 위에서 상기 비아컨택홀을 노출시키는 트랜치를 갖는 제2 층간절연막;
    상기 비아컨택홀의 측면 및 상기 제2 하부금속배선막패턴의 노출표면 위에 형성된 장벽금속층;
    상기 장벽금속층 위에서 상기 비아컨택홀 내부를 채우고 상기 트랜치의 일부를 채우는 제1 두께의 제1 상부금속배선막패턴;
    상기 제1 상부금속배선막패턴 위에 형성된 보이드확산방지막; 및
    상기 보이드확산방지막 위에서 상기 트랜치 내부를 모두 채우는 제2 상부금속배선막패턴을 구비하는 것을 특징으로 하는 금속배선구조.
  2. 제1항에 있어서,
    상기 하부금속배선막패턴, 제1 상부금속배선막패턴 및 제2 상부금속배선막패턴은 구리막패턴인 것을 특징으로 하는 금속배선구조.
  3. 제1항에 있어서,
    상기 금속간절연막은 3이하의 유전율을 갖는 저유전체물질막인 것을 특징으로 하는 금속배선구조.
  4. 제1항에 있어서,
    상기 장벽금속층은 탄탈륨막, 탄탈륨나이트라이드막, 티타늄막 및 티타늄나이트라이드막 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 금속배선구조.
  5. 제1항에 있어서,
    상기 보이드확산방지층은 탄탈륨막, 티타늄막 및 알루미늄막 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 금속배선구조.
  6. 제1항에 있어서,
    상기 제2 상부금속배선막패턴의 제2 두께는 상기 제1 상부금속배선막패턴의 제1 두께의 5배 이상인 것을 특징으로 하는 금속배선구조.
  7. 제1 층간절연막 내에서 상호 이격되도록 배치되는 제1 및 제2 하부금속배선막패턴;
    상기 제1 층간절연막과 상기 제1 및 제2 하부금속배선막패턴 위에 형성되며, 상기 제1 하부금속배선막패턴의 일부표면을 노출시키는 제1 비아컨택홀 및 상기 제2 하부금속배선막패턴의 일부표면을 노출시키는 제2 비아컨택홀을 갖는 금속간절연막;
    상기 금속간절연막 위에 형성되며, 상기 제1 비아컨택홀을 노출시키는 제1 폭의 제1 트랜치 및 상기 제2 비아컨택홀을 노출시키는 상기 제1 폭보다 큰 제2 폭의 제2 트랜치를 갖는 제2 층간 절연막;
    상기 제1 트랜치 및 제1 비아컨택홀의 내부면과 상기 제1 하부금속배선막패턴의 노출표면 위에 형성된 제1 장벽금속층;
    상기 제1 장벽금속층 위에서 상기 제1 트랜치 및 제1 비아컨택홀 내부를 채우는 제1 상부금속배선막패턴;
    상기 제2 트랜치 및 제2 비아컨택홀의 내부면과 상기 제2 하부금속배선막패턴의 노출표면 위에 형성된 제2 장벽금속층;
    상기 제2 장벽금속층 위에서 상기 제2 비아컨택홀 내부 및 상기 제2트랜치의 일부를 채움으로써 상기 제2 트랜치내의 제3 트랜치를 갖는 제2 상부금속배선막패턴;
    상기 제2 상부금속배선막패턴 위에 형성된 보이드확산방지층; 및
    상기 보이드확산방지층 위에서 상기 제3 트랜치를 채우는 제3 상부금속배선막패턴을 포함하는 것을 특징으로 하는 금속배선구조.
  8. 제1 층간절연막 내에 배치된 하부금속배선막패턴;
    상기 제1 층간절연막 및 하부금속막패턴 위에서 상기 하부금속막패턴의 일부표면을 노출시키는 비아컨택홀을 갖는 금속간절연막;
    상기 비아컨택홀 내부면 및 상기 하부금속배선막패턴의 노출표면 위에 형성된 장벽금속층;
    상기 장벽금속층 위에서 상기 비아컨택홀 내부를 채우는 비아컨택;
    상기 금속간절연막 및 비아컨택 위에서 상기 금속간절연막의 일부표면 및 비아컨택의 상부표면을 노출시키는 트랜치를 갖는 제2 층간절연막;
    상기 금속간절연막 및 상기 비아컨택 위에서 상기 트랜치의 일부를 채우는 제1 두께의 제1 상부금속배선막패턴;
    상기 제1 상부금속배선막패턴 위에 형성된 보이드확산방지막; 및
    상기 보이드확산방지막 위에서 상기 트랜치 내부를 모두 채우는 제2 두께의 제2 상부금속배선막패턴을 구비하는 것을 특징으로 하는 금속배선구조.
  9. 제8항에 있어서,
    상기 제2 상부금속배선막패턴의 제2 두께는 상기 제1 상부금속배선막패턴의 제1 두께의 5배 이상인 것을 특징으로 하는 금속배선구조.
  10. 제1 층간절연막 내에서 상호 이격된 제1 영역 및 제2 영역에 각각 배치되는 제1 및 제2 하부금속배선막 패턴;
    상기 제1 층간절연막과 상기 제1 및 제2 하부금속배선막패턴 위에 형성되며, 상기 제1 하부금속배선막패턴의 일부표면을 노출시키는 제1 비아컨택홀 및 상기 제2 하부금속배선막패턴의 일부표면을 노출시키는 제2 비아컨택홀을 갖는 금속간절연막;
    상기 제1 비아컨택홀 및 제2 비아컨택홀 내에 각각 형성된 제1 및 제2 장벽금속층;
    상기 제1 및 제2 장벽금속층 위에서 각각 제1 및 제2 비아컨택홀을 채우도록 형성된 제1 및 제2 비아컨택;
    상기 금속간절연막 위에 형성되며, 상기 제1 비아컨택의 상부면을 노출시키는 제1 트랜치 및 상기 제2 비아컨택의 상부면을 노출시키는 제2 트랜치를 갖는 제2 층간절연막;
    상기 제1 트랜치를 채우도록 형성된 제1 상부금속배선막패턴;
    상기 제2 트랜치의 일부를 채움으로써 상기 제2 트랜치 내의 제3 트랜치가 형성되도록 하는 제2 상부금속배선막패턴;
    상기 제2 상부금속배선막패턴 위에 형성된 보이드확산방지층; 및
    상기 보이드확산방지층 위에서 상기 제3 트랜치를 채우는 제3 상부금속배선막패턴을 포함하는 것을 특징으로 하는 금속배선막구조.
  11. 제1 층간절연막 내에 상호 이격된 제1 및 제2 하부금속배선막패턴을 형성하는 단계;
    상기 제1 층간절연막과 상기 제1 및 제2 하부금속배선막패턴 위에 금속간절연막을 형성하는 단계;
    상기 금속간절연막 위에 제2 층간절연막을 형성하는 단계;
    상기 제2 층간절연막의 일부를 식각하여 상기 금속간절연막의 일부표면을 노출시키는 제1 트랜치 및 제2 트랜치를 형성하는 단계;
    제1 트랜치 및 제2 트랜치에 의해 노출되는 상기 금속간절연막의 일부를 식각하여 상기 제1 트랜치 내에서 상기 제1 하부금속배선막패턴의 일부표면을 노출시키는 제1 컨택홀 및 상기 제2 트랜치 내에서 상기 제2 하부금속배선막패턴의 일부표면을 노출시키는 제2 컨택홀을 형성하는 단계;
    상기 제1 트랜치, 제2 트랜치, 제1 컨택홀 및 제2 컨택홀 내부표면과 상기 제1 및 제2 하부금속배선막패턴의 노출표면 위에 장벽금속층을 형성하는 단계;
    상기 제1 컨택홀, 제2 컨택홀 및 제1 트랜치 내부가 채워지도록 상기 장벽금속층 위에 제1 상부금속배선막을 형성하되, 상기 제2 트랜치 내부에는 일부만이 채워져서 제3 트랜치가 형성되도록 하는 단계;
    상기 제3 트랜치를 갖는 제1 상부금속배선막 위에 보이드확산방지층을 형성하는 단계;
    상기 제3 트랜치가 채워지도록 상기 보이드확산방지층 위에 제2 상부금속배선막을 형성하는 단계; 및
    상기 제1 상부금속배선막, 보이드확산방지층 및 제2 상부금속배선막의 일부를 제거하여 상기 제1 트랜치 내의 제1 상부금속배선막과 상기 제2 및 제3 트랜치 내의 제2 및 제2 상부금속배선막을 분리시키는 단계를 포함하는 것을 특징으로 하는 금속배선방법.
  12. 제11항에 있어서,
    상기 금속간절연막은, 3이하의 유전율을 갖는 저유전체물질막을 사용하여 형성하는 것을 특징으로 하는 금속배선방법.
  13. 제11항에 있어서,
    상기 제1 트랜치의 폭은 상기 제2 트랜치의 폭보다 작은 것을 특징으로 하는 금속배선방법.
  14. 제11항에 있어서,
    상기 제1 장벽금속층 및 제2 장벽금속층은 탄탈륨막, 탄탈륨나이트라이드막, 티타늄막 및 티타늄나이트라이드막 중 적어도 어느 하나가 포함되도록 형성하는 것을 특징으로 하는 금속배선방법.
  15. 제11항에 있어서,
    상기 제1 상부금속배선막은 전기도금법을 사용하여 형성하는 것을 특징으로 하는 금속배선방법.
  16. 제11항에 있어서,
    상기 보이드확산방지층은 탄탈륨막, 티타늄막 및 알루미늄막 중 적어도 어느 하나가 포함되도록 형성하는 것을 특징으로 하는 금속배선방법.
  17. 제11항에 있어서,
    상기 보이드확산방지층 형성은 물리적기상증착법, 화학적기상증착법 또는 원차층증착법을 사용하여 수행하는 것을 특징으로 하는 금속배선방법.
  18. 제11항에 있어서,
    상기 제1 상부금속배선막, 보이드확산방지층 및 제2 상부금속배선막의 일부를 제거하는 단계는 화학적기계적평탄화 방법을 사용하여 수행하는 것을 특징으로 하는 금속배선방법.
  19. 제11항에 있어서,
    상기 제1 상부금속배선막 및 제2 상부금속배선막은 구리막을 사용하여 형성하는 것을 특징으로 하는 금속배선방법.
  20. 제1 층간절연막 내에 상호 이격된 제1 및 제2 하부금속배선막패턴을 형성하는 단계;
    상기 제1 층간절연막과 상기 제1 및 제2 하부금속배선막패턴 위에 금속간절연막을 형성하는 단계;
    상기 금속간절연막의 일부를 제거하여 상기 제1 및 제2 하부금속배선막패턴의 일부표면을 각각 노출시키는 제1 컨택홀 및 제2 컨택홀을 형성하는 단계;
    상기 금속간절연막과 상기 제1 및 제2 하부금속배선막패턴의 노출표면 위에 장벽금속층을 형성하는 단계;
    상기 제1 컨택홀 및 제2 컨택홀이 채워지도록 상기 상기 장벽금속층 위에 금속막을 형성하는 단계;
    평탄화를 수행하여 상기 금속막을 상기 제1 컨택홀 내의 제1 비아컨택 및 상기 제2 컨택홀 내의 제2 비아컨택으로 분리시키는 단계;
    상기 금속간절연막, 제1 비아컨택 및 제2 비아컨택 위에 제2 층간절연막을 형성하는 단계;
    상기 제2 층간절연막의 일부를 제거하여 상기 제1 비아컨택 및 제2 비아컨택의 상부면을 각각 노출시키는 제1 트랜치 및 제2 트랜치를 형성하는 단계;
    상기 제1 트랜치가 채워지도록 제1 상부금속배선막을 형성하되, 상기 제2 트랜치 내부에는 일부만이 채워져서 제3 트랜치가 형성되도록 하는 단계;
    상기 제3 트랜치를 갖는 제1 상부금속배선막 위에 보이드확산방지층을 형성하는 단계;
    상기 제3 트랜치가 채워지도록 상기 보이드확산방지층 위에 제2 상부금속배선막을 형성하는 단계; 및
    평탄화를 수행하여 상기 제1 트랜치 내의 제1 상부금속배선막과 상기 제2 및 제3 트랜치 내의 제2 및 제3 상부금속배선막을 분리시키는 단계를 포함하는 것을 특징으로 하는 금속배선방법.
KR1020030053890A 2003-08-04 2003-08-04 보이드 발생이 방지되는 금속배선구조 및 금속배선방법 KR100555513B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030053890A KR100555513B1 (ko) 2003-08-04 2003-08-04 보이드 발생이 방지되는 금속배선구조 및 금속배선방법
US10/891,062 US6953745B2 (en) 2003-08-04 2004-07-15 Void-free metal interconnection structure and method of forming the same
JP2004222508A JP4852234B2 (ja) 2003-08-04 2004-07-29 ボイド発生が防止される金属配線構造及び金属配線方法
CNB2004100558141A CN100392853C (zh) 2003-08-04 2004-08-04 无孔隙金属互连结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030053890A KR100555513B1 (ko) 2003-08-04 2003-08-04 보이드 발생이 방지되는 금속배선구조 및 금속배선방법

Publications (2)

Publication Number Publication Date
KR20050015190A true KR20050015190A (ko) 2005-02-21
KR100555513B1 KR100555513B1 (ko) 2006-03-03

Family

ID=34114250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030053890A KR100555513B1 (ko) 2003-08-04 2003-08-04 보이드 발생이 방지되는 금속배선구조 및 금속배선방법

Country Status (4)

Country Link
US (1) US6953745B2 (ko)
JP (1) JP4852234B2 (ko)
KR (1) KR100555513B1 (ko)
CN (1) CN100392853C (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101030663B1 (ko) * 2008-06-27 2011-04-20 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR20120058114A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 반도체 장치, 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
US8710660B2 (en) 2012-07-20 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect scheme including aluminum metal line in low-k dielectric
KR101411231B1 (ko) * 2011-11-22 2014-06-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 다마신 상호연결 구조물들을 형성하는 메커니즘들

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI229411B (en) * 2004-04-20 2005-03-11 Powerchip Semiconductor Corp Method of manufacturing a semiconductor device
US20060128147A1 (en) * 2004-12-09 2006-06-15 Honeywell International Inc. Method of fabricating electrically conducting vias in a silicon wafer
JP2007081130A (ja) * 2005-09-14 2007-03-29 Toshiba Corp 半導体装置の製造方法
KR100660325B1 (ko) * 2005-11-15 2006-12-22 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
US7514354B2 (en) 2005-12-30 2009-04-07 Samsung Electronics Co., Ltd Methods for forming damascene wiring structures having line and plug conductors formed from different materials
KR100928507B1 (ko) * 2007-12-03 2009-11-26 주식회사 동부하이텍 반도체 소자의 제조 방법
JP2009278000A (ja) * 2008-05-16 2009-11-26 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2010171170A (ja) * 2009-01-22 2010-08-05 Hitachi Cable Ltd 銅回路配線基板およびその製造方法
TWI392405B (zh) * 2009-10-26 2013-04-01 Unimicron Technology Corp 線路結構
KR101300587B1 (ko) * 2009-12-09 2013-08-28 한국전자통신연구원 반도체 소자의 제조 방법
US8304863B2 (en) * 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
CN102196673B (zh) * 2010-03-05 2013-10-16 欣兴电子股份有限公司 线路结构的制作方法
CN102420171A (zh) * 2011-05-13 2012-04-18 上海华力微电子有限公司 用于超厚顶层金属的双大马士革制造工艺
US8772934B2 (en) * 2012-08-28 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum interconnection apparatus
US9252110B2 (en) * 2014-01-17 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming same
US9530737B1 (en) * 2015-09-28 2016-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9824970B1 (en) * 2016-06-27 2017-11-21 Globalfoundries Inc. Methods that use at least a dual damascene process and, optionally, a single damascene process to form interconnects with hybrid metallization and the resulting structures
CN110137153B (zh) * 2018-02-09 2021-03-30 联华电子股份有限公司 半导体装置及其形成方法
US10811353B2 (en) * 2018-10-22 2020-10-20 International Business Machines Corporation Sub-ground rule e-Fuse structure
US10734338B2 (en) * 2018-11-23 2020-08-04 Nanya Technology Corporation Bonding pad, semiconductor structure, and method of manufacturing semiconductor structure
KR20210077064A (ko) * 2019-12-16 2021-06-25 삼성전자주식회사 반도체 소자
CN114126225A (zh) * 2020-08-31 2022-03-01 庆鼎精密电子（淮安）有限公司 电路基板的制造方法、电路板及其制造方法
US11488905B2 (en) 2020-12-08 2022-11-01 Nanya Technology Corporation Semiconductor device structure with manganese-containing conductive plug and method for forming the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3391933B2 (ja) * 1995-04-27 2003-03-31 沖電気工業株式会社 半導体素子とその製造方法
US6174810B1 (en) * 1998-04-06 2001-01-16 Motorola, Inc. Copper interconnect structure and method of formation
US6214696B1 (en) * 1998-04-22 2001-04-10 Texas Instruments - Acer Incorporated Method of fabricating deep-shallow trench isolation
JP2943805B1 (ja) * 1998-09-17 1999-08-30 日本電気株式会社 半導体装置及びその製造方法
JP4044236B2 (ja) * 1999-03-11 2008-02-06 株式会社東芝 半導体装置の製造方法
US6144099A (en) * 1999-03-30 2000-11-07 Advanced Micro Devices, Inc. Semiconductor metalization barrier
JP3365495B2 (ja) * 1999-06-30 2003-01-14 日本電気株式会社 半導体装置およびその製造方法
JP2001110809A (ja) * 1999-10-04 2001-04-20 Toshiba Corp 半導体装置
US6184128B1 (en) * 2000-01-31 2001-02-06 Advanced Micro Devices, Inc. Method using a thin resist mask for dual damascene stop layer etch
JP2002050688A (ja) * 2000-08-03 2002-02-15 Seiko Epson Corp 半導体装置およびその製造方法
KR20020053610A (ko) 2000-12-27 2002-07-05 박종섭 반도체장치의 배선 및 배선연결부 제조방법
US6713874B1 (en) * 2001-03-27 2004-03-30 Advanced Micro Devices, Inc. Semiconductor devices with dual nature capping/arc layers on organic-doped silica glass inter-layer dielectrics
US6486059B2 (en) * 2001-04-19 2002-11-26 Silicon Intergrated Systems Corp. Dual damascene process using an oxide liner for a dielectric barrier layer
JP2003031574A (ja) * 2001-07-13 2003-01-31 Toshiba Corp 半導体装置およびその製造方法
JP3540302B2 (ja) * 2001-10-19 2004-07-07 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP3886779B2 (ja) * 2001-11-02 2007-02-28 富士通株式会社 絶縁膜形成用材料及び絶縁膜の形成方法
JP2003218201A (ja) * 2002-01-24 2003-07-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003282703A (ja) * 2002-03-26 2003-10-03 Hitachi Ltd 半導体装置の製造方法および半導体装置
AU2003220989A1 (en) * 2003-03-28 2004-10-25 Fujitsu Limited Semiconductor device
JP2004311865A (ja) * 2003-04-10 2004-11-04 Renesas Technology Corp 配線構造

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101030663B1 (ko) * 2008-06-27 2011-04-20 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR20120058114A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 반도체 장치, 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
US9941196B2 (en) 2010-11-29 2018-04-10 Samsung Electronics Co., Ltd. Semiconductor device, fabricating method thereof and semiconductor package including the semiconductor device
KR101411231B1 (ko) * 2011-11-22 2014-06-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 다마신 상호연결 구조물들을 형성하는 메커니즘들
US9269612B2 (en) 2011-11-22 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of forming damascene interconnect structures
US9953868B2 (en) 2011-11-22 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of forming damascene interconnect structures
US8710660B2 (en) 2012-07-20 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect scheme including aluminum metal line in low-k dielectric
KR101411198B1 (ko) * 2012-07-20 2014-06-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 하이브리드 상호접속 스킴 및 그 형성 방법
US9362164B2 (en) 2012-07-20 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect scheme and methods for forming the same
US9966336B2 (en) 2012-07-20 2018-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect scheme and methods for forming the same

Also Published As

Publication number Publication date
CN1581476A (zh) 2005-02-16
CN100392853C (zh) 2008-06-04
US20050029010A1 (en) 2005-02-10
JP2005057277A (ja) 2005-03-03
KR100555513B1 (ko) 2006-03-03
JP4852234B2 (ja) 2012-01-11
US6953745B2 (en) 2005-10-11

Similar Documents

Publication Publication Date Title
KR100555513B1 (ko) 보이드 발생이 방지되는 금속배선구조 및 금속배선방법
US7365001B2 (en) Interconnect structures and methods of making thereof
US9099535B1 (en) Method of depositing a diffusion barrier for copper interconnect applications
US6509267B1 (en) Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer
US7335590B2 (en) Method of fabricating semiconductor device by forming diffusion barrier layer selectively and semiconductor device fabricated thereby
US6607977B1 (en) Method of depositing a diffusion barrier for copper interconnect applications
US7393777B2 (en) Sacrificial metal spacer damascene process
US7193327B2 (en) Barrier structure for semiconductor devices
KR100465982B1 (ko) 촉매와 화학적 기상 증착 방법을 이용하여 구리 배선과박막을 형성하는 방법
JP3887282B2 (ja) 金属−絶縁体−金属キャパシタ及びダマシン配線構造を有する半導体素子の製造方法
US6239021B1 (en) Dual barrier and conductor deposition in a dual damascene process for semiconductors
US6265313B1 (en) Method of manufacturing copper interconnect
US7312532B2 (en) Dual damascene interconnect structure with improved electro migration lifetimes
US7105445B2 (en) Interconnect structures with encasing cap and methods of making thereof
US6555461B1 (en) Method of forming low resistance barrier on low k interconnect
KR20010076659A (ko) 반도체 소자의 배선형성 방법
US7498677B2 (en) Semiconductor device
US6255192B1 (en) Methods for barrier layer formation
US20100203722A1 (en) Semiconductor Device Having a Second Level of Metallization Formed over a First Level with Minimal Damage to the First Level and Method
KR100749367B1 (ko) 반도체 소자의 금속배선 및 그의 제조방법
KR20040012912A (ko) 증착 공정에 의해 배선 영역들을 선택적으로 합급하는 방법
US20040192008A1 (en) Semiconductor device including interconnection and capacitor, and method of manufacturing the same
US20050184288A1 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
US6841471B2 (en) Fabrication method of semiconductor device
KR100571386B1 (ko) 반도체 소자의 구리 배선 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 15